JP3245544B2 - 電源装置 - Google Patents
電源装置Info
- Publication number
- JP3245544B2 JP3245544B2 JP09078497A JP9078497A JP3245544B2 JP 3245544 B2 JP3245544 B2 JP 3245544B2 JP 09078497 A JP09078497 A JP 09078497A JP 9078497 A JP9078497 A JP 9078497A JP 3245544 B2 JP3245544 B2 JP 3245544B2
- Authority
- JP
- Japan
- Prior art keywords
- transformer
- period
- power
- switching element
- switching means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、交流電力を同期整
流によって直流電力に変換して負荷に供給する電源装置
に関する。
流によって直流電力に変換して負荷に供給する電源装置
に関する。
【０００２】
【従来の技術】情報機器や通信機器などに直流電力を供
給する電源装置には、負荷の変動などによる電圧変動を
補償し、安定した直流電力を供給するスイッチングレギ
ュレータ方式が採用されている。近年、このような電源
装置では、パワートランジスタやＦＥＴなどスイッチン
グの高速化および導通損失の低減が可能なスイッチング
素子を用いることによって、損失の低減がはかられてい
る。
給する電源装置には、負荷の変動などによる電圧変動を
補償し、安定した直流電力を供給するスイッチングレギ
ュレータ方式が採用されている。近年、このような電源
装置では、パワートランジスタやＦＥＴなどスイッチン
グの高速化および導通損失の低減が可能なスイッチング
素子を用いることによって、損失の低減がはかられてい
る。
【０００３】図６は、従来の電源装置の構成を示す図で
ある。図において、トランスＴの一次側巻線Ｎ１の一端
は入力電源Ｅの陽極に接続され、トランスＴの一次側巻
線Ｎ１の他端は主スイッチＱ１のドレインに接続され
る。主スイッチＱ１のソースは入力電源Ｅの陰極に接続
され、主スイッチＱ１のゲートは制御回路１００の出力
に接続される。
ある。図において、トランスＴの一次側巻線Ｎ１の一端
は入力電源Ｅの陽極に接続され、トランスＴの一次側巻
線Ｎ１の他端は主スイッチＱ１のドレインに接続され
る。主スイッチＱ１のソースは入力電源Ｅの陰極に接続
され、主スイッチＱ１のゲートは制御回路１００の出力
に接続される。
【０００４】トランスＴの二次側巻線Ｎ２の一端は、整
流側同期整流器（ＦＥＴ）Ｑ２のゲートと、転流側同期
整流器（ＦＥＴ）Ｑ３のドレインと、チョークコイルＬ
の一端とに接続される。また、トランスＴの二次側巻線
Ｎ２の他端は、整流側同期整流器Ｑ２のドレインおよび
転流側同期整流器Ｑ３のゲートに接続される。整流側同
期整流器Ｑ２のソースと転流側同期整流器Ｑ３のソース
とは、負荷およびコンデンサＣ２の一端と制御回路１０
０の一方の入力とに接続される。チョークコイルＬの他
端は、負荷およびコンデンサＣ２の他端と制御回路１０
０の他方の入力とに接続される。
流側同期整流器（ＦＥＴ）Ｑ２のゲートと、転流側同期
整流器（ＦＥＴ）Ｑ３のドレインと、チョークコイルＬ
の一端とに接続される。また、トランスＴの二次側巻線
Ｎ２の他端は、整流側同期整流器Ｑ２のドレインおよび
転流側同期整流器Ｑ３のゲートに接続される。整流側同
期整流器Ｑ２のソースと転流側同期整流器Ｑ３のソース
とは、負荷およびコンデンサＣ２の一端と制御回路１０
０の一方の入力とに接続される。チョークコイルＬの他
端は、負荷およびコンデンサＣ２の他端と制御回路１０
０の他方の入力とに接続される。
【０００５】このような構成の電源装置では、主スイッ
チＱ１がターンオンすると、一次側巻線Ｎ１には電磁エ
ネルギーを蓄積され、入力電源Ｅから供給される直流電
力が二次側に供給される。トランスＴの二次側では、主
スイッチＱ１がＯＮ状態の場合、一次側巻線Ｎ１から供
給される電力によって整流側同期整流器Ｑ２がバイアス
される。このようにして整流側同期整流器Ｑ２がバイア
スされると、トランスＴの二次側では、チョークコイル
Ｌを介して負荷に電流が流れる。また、チョークコイル
Ｌには電磁エネルギーが蓄積され、コンデンサＣ２は充
電される。
チＱ１がターンオンすると、一次側巻線Ｎ１には電磁エ
ネルギーを蓄積され、入力電源Ｅから供給される直流電
力が二次側に供給される。トランスＴの二次側では、主
スイッチＱ１がＯＮ状態の場合、一次側巻線Ｎ１から供
給される電力によって整流側同期整流器Ｑ２がバイアス
される。このようにして整流側同期整流器Ｑ２がバイア
スされると、トランスＴの二次側では、チョークコイル
Ｌを介して負荷に電流が流れる。また、チョークコイル
Ｌには電磁エネルギーが蓄積され、コンデンサＣ２は充
電される。
【０００６】一方、主スイッチＱ１がターンオフする
と、トランスＴの二次側では、転流側同期整流器Ｑ３が
バイアスされる。このようにして転流側同期整流器Ｑ３
がバイアスされると、トランスＴの二次側では、チョー
クコイルＬに蓄えられていた電磁エネルギーが転流側同
期整流器Ｑ３を介して放出され、負荷に電流が流れる。
すなわち、トランスＴの二次側では、極性の異なる電圧
が交互に誘起され、整流側同期整流器Ｑ２および転流側
同期整流器Ｑ３が交互に導通することによって、整流が
行われる。
と、トランスＴの二次側では、転流側同期整流器Ｑ３が
バイアスされる。このようにして転流側同期整流器Ｑ３
がバイアスされると、トランスＴの二次側では、チョー
クコイルＬに蓄えられていた電磁エネルギーが転流側同
期整流器Ｑ３を介して放出され、負荷に電流が流れる。
すなわち、トランスＴの二次側では、極性の異なる電圧
が交互に誘起され、整流側同期整流器Ｑ２および転流側
同期整流器Ｑ３が交互に導通することによって、整流が
行われる。
【０００７】なお、制御回路１００は、主スイッチＱ１
に高周波のパルス信号を与えると共に、負荷に印加され
る電圧を常時監視する。また、制御回路１００は、この
ような監視の結果、負荷に印加される直流電圧が変動し
たことを認識した場合には、パルス信号のデューティ比
を調整するＰＷＭ制御を行うことによって、その電圧の
変動を補償する。
に高周波のパルス信号を与えると共に、負荷に印加され
る電圧を常時監視する。また、制御回路１００は、この
ような監視の結果、負荷に印加される直流電圧が変動し
たことを認識した場合には、パルス信号のデューティ比
を調整するＰＷＭ制御を行うことによって、その電圧の
変動を補償する。
【０００８】
【発明が解決しようとする課題】しかし、このような従
来例では、高速のスイッチング動作が行われてスイッチ
ング損失が増加し、また、ＰＷＭ制御によって主スイッ
チＱ１のＯＮ状態の期間が増減したり、入力電源Ｅの起
電力に変動が伴うため、一次側巻線Ｎ１に蓄積される電
磁エネルギーは一定とはならない。
来例では、高速のスイッチング動作が行われてスイッチ
ング損失が増加し、また、ＰＷＭ制御によって主スイッ
チＱ１のＯＮ状態の期間が増減したり、入力電源Ｅの起
電力に変動が伴うため、一次側巻線Ｎ１に蓄積される電
磁エネルギーは一定とはならない。
【０００９】したがって、主スイッチＱ１がＯＦＦ状態
の期間には、主スイッチＱ１がターンオンするまで、転
流側同期整流器Ｑ３に対して印加されるべきバイアス電
圧が維持されず、整流の効率が低下するという問題があ
った。そこで、本発明は、基本的な回路の構成を変更す
ることなく整流効率を高く維持できる電源装置を提供す
ることを目的とする。
の期間には、主スイッチＱ１がターンオンするまで、転
流側同期整流器Ｑ３に対して印加されるべきバイアス電
圧が維持されず、整流の効率が低下するという問題があ
った。そこで、本発明は、基本的な回路の構成を変更す
ることなく整流効率を高く維持できる電源装置を提供す
ることを目的とする。
【００１０】
【課題を解決するための手段】図１は、請求項１に記載
の発明の原理ブロック図である。請求項１に記載の発明
は、トランス１０と、内蔵されたスイッチング素子によ
って直流電力の入力を断続して、前記トランス１０の一
次側の巻線に交流電力を供給するスイッチング手段１２
と、前記スイッチング手段１２に内蔵されたスイッチン
グ素子が遮断する期間に、前記トランス１０の一次側の
巻線と共に環状の直流共振回路を形成するスナバ回路１
４と、前記トランス１０の二次側の巻線に誘起される電
圧の極性に応じて交互に導通する複数の素子を内蔵し、
かつ前記スイッチング手段１２から供給されて前記トラ
ンス１０によって伝達された交流電力をこれらの素子を
介して整流し、直流電力を生成する整流手段１６とを備
え、前記スナバ回路１４によって形成される直流共振回
路の共振周期Ｔは、前記スイッチング手段１２に内蔵さ
れたスイッチング素子が遮断する期間の長さτに対して
２τ≦Ｔ≦４τの不等式を満たす値に設定されることを
特徴とする。
の発明の原理ブロック図である。請求項１に記載の発明
は、トランス１０と、内蔵されたスイッチング素子によ
って直流電力の入力を断続して、前記トランス１０の一
次側の巻線に交流電力を供給するスイッチング手段１２
と、前記スイッチング手段１２に内蔵されたスイッチン
グ素子が遮断する期間に、前記トランス１０の一次側の
巻線と共に環状の直流共振回路を形成するスナバ回路１
４と、前記トランス１０の二次側の巻線に誘起される電
圧の極性に応じて交互に導通する複数の素子を内蔵し、
かつ前記スイッチング手段１２から供給されて前記トラ
ンス１０によって伝達された交流電力をこれらの素子を
介して整流し、直流電力を生成する整流手段１６とを備
え、前記スナバ回路１４によって形成される直流共振回
路の共振周期Ｔは、前記スイッチング手段１２に内蔵さ
れたスイッチング素子が遮断する期間の長さτに対して
２τ≦Ｔ≦４τの不等式を満たす値に設定されることを
特徴とする。
【００１１】図２は、請求項２に記載の発明の原理ブロ
ック図である。請求項２に記載の発明は、トランス２０
と、直流電力の入力を断続するスイッチング素子を内蔵
し、かつそのスイッチング素子が遮断する期間の長さτ
を増減することによって前記トランス２０の一次側の巻
線に所望のレベルの交流電力を供給するスイッチング手
段２２と、前記スイッチング手段２２に内蔵されたスイ
ッチング素子が遮断する期間に、前記トランス２０の一
次側の巻線と共に環状の直流共振回路を形成するスナバ
回路２４と、前記トランス２０の二次側の巻線に誘起さ
れる電圧の極性に応じて交互に導通する複数の素子を内
蔵し、かつ前記スイッチング手段２２から供給されて前
記トランス２０によって伝達された交流電力をこれらの
素子を介して整流し、直流電力を生成する整流手段２６
と、前記スイッチング手段２２に内蔵されたスイッチン
グ素子が遮断する期間を検出し、かつその期間の長さτ
に対し、前記スナバ回路２４によって形成される直流共
振回路の共振周期Ｔを２τ≦Ｔ≦４τの不等式を満たす
値に設定する制御手段２８とを備えたことを特徴とす
る。
ック図である。請求項２に記載の発明は、トランス２０
と、直流電力の入力を断続するスイッチング素子を内蔵
し、かつそのスイッチング素子が遮断する期間の長さτ
を増減することによって前記トランス２０の一次側の巻
線に所望のレベルの交流電力を供給するスイッチング手
段２２と、前記スイッチング手段２２に内蔵されたスイ
ッチング素子が遮断する期間に、前記トランス２０の一
次側の巻線と共に環状の直流共振回路を形成するスナバ
回路２４と、前記トランス２０の二次側の巻線に誘起さ
れる電圧の極性に応じて交互に導通する複数の素子を内
蔵し、かつ前記スイッチング手段２２から供給されて前
記トランス２０によって伝達された交流電力をこれらの
素子を介して整流し、直流電力を生成する整流手段２６
と、前記スイッチング手段２２に内蔵されたスイッチン
グ素子が遮断する期間を検出し、かつその期間の長さτ
に対し、前記スナバ回路２４によって形成される直流共
振回路の共振周期Ｔを２τ≦Ｔ≦４τの不等式を満たす
値に設定する制御手段２８とを備えたことを特徴とす
る。
【００１２】（作用）請求項１に記載の発明にかかわる
電源装置では、スイッチング手段１２に内臓されたスイ
ッチング素子が導通すると二次側に直流電力が供給され
る。一方、スイッチング素子が遮断すると、トランス１
０の一次側の巻線に蓄積された電磁エネルギーが放出さ
れるため、トランス１０の一次側に流れる電流は単調に
減少する。
電源装置では、スイッチング手段１２に内臓されたスイ
ッチング素子が導通すると二次側に直流電力が供給され
る。一方、スイッチング素子が遮断すると、トランス１
０の一次側の巻線に蓄積された電磁エネルギーが放出さ
れるため、トランス１０の一次側に流れる電流は単調に
減少する。
【００１３】また、スイッチング素子が遮断する期間で
は、スナバ回路１４によってトランス１０の一次側に直
流共振回路が形成されるため、トランス１０の一次側と
二次側とに誘起する電圧の波形は、上述した電流の変化
率に比例し、かつ直流共振回路の共振周期Ｔに同期して
共振する正弦波状になる。すなわち、このような電圧の
波形は、スイッチング素子が遮断する時点を基点とし
て、Ｔ／２毎に極性が反転する正弦波状になる。
は、スナバ回路１４によってトランス１０の一次側に直
流共振回路が形成されるため、トランス１０の一次側と
二次側とに誘起する電圧の波形は、上述した電流の変化
率に比例し、かつ直流共振回路の共振周期Ｔに同期して
共振する正弦波状になる。すなわち、このような電圧の
波形は、スイッチング素子が遮断する時点を基点とし
て、Ｔ／２毎に極性が反転する正弦波状になる。
【００１４】したがって、スイッチング素子が遮断する
期間の長さτとＴとの間に２τ≦Ｔの不等式が成立する
場合、トランス１０の二次側の巻線に誘起される電圧の
極性は、スイッチング素子が導通するまで反転すること
がない。また、τとＴとの間にＴ≦４τの不等式が成立
する場合には、トランス１０の一次側に流れる電流の極
性が反転するまで、スイッチング素子が遮断する期間が
維持されるため、トランス１０の磁気的な飽和が回避さ
れる。
期間の長さτとＴとの間に２τ≦Ｔの不等式が成立する
場合、トランス１０の二次側の巻線に誘起される電圧の
極性は、スイッチング素子が導通するまで反転すること
がない。また、τとＴとの間にＴ≦４τの不等式が成立
する場合には、トランス１０の一次側に流れる電流の極
性が反転するまで、スイッチング素子が遮断する期間が
維持されるため、トランス１０の磁気的な飽和が回避さ
れる。
【００１５】したがって、Ｔが２τ≦Ｔ≦４τの不等式
を満たす値に設定された場合、トランスの二次側の巻線
に誘起される電圧がスイッチング素子の断続に同期して
確実に反転するため、整流手段１６では、このような電
圧の反転に応じて交互に導通する素子を介して交流電圧
を効率よく整流することができる。
を満たす値に設定された場合、トランスの二次側の巻線
に誘起される電圧がスイッチング素子の断続に同期して
確実に反転するため、整流手段１６では、このような電
圧の反転に応じて交互に導通する素子を介して交流電圧
を効率よく整流することができる。
【００１６】請求項２に記載の発明にかかわる電源装置
では、スイッチング手段２２に内臓されたスイッチング
素子が導通すると二次側に直流電力が供給される。一
方、スイッチング素子が遮断すると、トランス２０の一
次側の巻線に蓄積された電磁エネルギーが放出されるた
め、トランス２０の一次側に流れる電流は単調に減少す
る。
では、スイッチング手段２２に内臓されたスイッチング
素子が導通すると二次側に直流電力が供給される。一
方、スイッチング素子が遮断すると、トランス２０の一
次側の巻線に蓄積された電磁エネルギーが放出されるた
め、トランス２０の一次側に流れる電流は単調に減少す
る。
【００１７】また、スイッチング素子が遮断する期間で
は、スナバ回路２４によってトランス２０の一次側に直
流共振回路が形成されるため、トランス２０の一次側と
二次側とに誘起する電圧の波形は、上述した電流の変化
率に比例し、かつ直流共振回路の共振周期Ｔに同期して
共振する正弦波状になる。すなわち、このような電圧の
波形は、スイッチング素子が遮断する時点を基点とし
て、Ｔ／２毎に極性が反転する正弦波を示す。
は、スナバ回路２４によってトランス２０の一次側に直
流共振回路が形成されるため、トランス２０の一次側と
二次側とに誘起する電圧の波形は、上述した電流の変化
率に比例し、かつ直流共振回路の共振周期Ｔに同期して
共振する正弦波状になる。すなわち、このような電圧の
波形は、スイッチング素子が遮断する時点を基点とし
て、Ｔ／２毎に極性が反転する正弦波を示す。
【００１８】制御手段２８では、スイッチング素子が遮
断する期間の長さτの増減に応じて、共振周期Ｔが２τ
≦Ｔ≦４τの不等式を満たす値に設定される。したがっ
て、２τ≦Ｔの不等式が成立する場合、トランス２０の
二次側の巻線に誘起される電圧の極性は、スイッチング
素子が導通するまで反転することがない。
断する期間の長さτの増減に応じて、共振周期Ｔが２τ
≦Ｔ≦４τの不等式を満たす値に設定される。したがっ
て、２τ≦Ｔの不等式が成立する場合、トランス２０の
二次側の巻線に誘起される電圧の極性は、スイッチング
素子が導通するまで反転することがない。
【００１９】また、Ｔ≦４τの不等式が成立する場合に
は、トランス２０の一次側に流れる電流の極性が反転す
るまで、スイッチング素子が遮断する期間が維持される
ため、トランス２０の磁気的な飽和が回避される。した
がって、τを増減して交流電力のレベルを調整した場合
であっても、Ｔが２τ≦Ｔ≦４τの不等式を満たす値に
設定されるため、整流手段２６では、トランス２０の二
次側の巻線に誘起される電圧の反転に応じて交互に導通
する素子を介して交流電圧を効率よく整流することがで
きる。
は、トランス２０の一次側に流れる電流の極性が反転す
るまで、スイッチング素子が遮断する期間が維持される
ため、トランス２０の磁気的な飽和が回避される。した
がって、τを増減して交流電力のレベルを調整した場合
であっても、Ｔが２τ≦Ｔ≦４τの不等式を満たす値に
設定されるため、整流手段２６では、トランス２０の二
次側の巻線に誘起される電圧の反転に応じて交互に導通
する素子を介して交流電圧を効率よく整流することがで
きる。
【００２０】
【発明の実施の形態】以下、図面に基づいて本発明の実
施形態について詳細を説明する。図３は、請求項１に記
載の発明に対応した実施形態の構成を示す図である。図
において、機能が図６に示す従来例と同じものについて
は、同じ符号を付与し、ここでは構成の説明を省略す
る。
施形態について詳細を説明する。図３は、請求項１に記
載の発明に対応した実施形態の構成を示す図である。図
において、機能が図６に示す従来例と同じものについて
は、同じ符号を付与し、ここでは構成の説明を省略す
る。
【００２１】なお、本実施形態と図６に示す従来例との
構成の相違点は、トランスＴの一次側にスナバ回路２０
０が付加された点である。スナバ回路２００は、入力電
源Ｅの極性に対して逆方向に接続された２つのダイオー
ド（ダイオードＤａ１およびダイオードＤａ２）、これ
らのダイオードの間に直列に接続されたインダクタンス
Ｌａ、そのインダクタンスＬａとダイオードＤａ１との
接続点と主スイッチＱ１のドレインとの間に接続された
コンデンサＣ１で構成される。
構成の相違点は、トランスＴの一次側にスナバ回路２０
０が付加された点である。スナバ回路２００は、入力電
源Ｅの極性に対して逆方向に接続された２つのダイオー
ド（ダイオードＤａ１およびダイオードＤａ２）、これ
らのダイオードの間に直列に接続されたインダクタンス
Ｌａ、そのインダクタンスＬａとダイオードＤａ１との
接続点と主スイッチＱ１のドレインとの間に接続された
コンデンサＣ１で構成される。
【００２２】また、図１に示す原理ブロック図と本実施
形態との対応関係については、トランス１０はトランス
Ｔに対応し、スイッチング手段１２は主スイッチＱ１お
よび制御回路１００内のパルス信号を発生する回路に対
応し、スナバ回路１４はスナバ回路２００に対応し、整
流手段１６は整流側同期整流器（ＦＥＴ）Ｑ２、転流側
同期整流器（ＦＥＴ）Ｑ３、チョークコイルＬおよびコ
ンデンサＣ２に対応する。
形態との対応関係については、トランス１０はトランス
Ｔに対応し、スイッチング手段１２は主スイッチＱ１お
よび制御回路１００内のパルス信号を発生する回路に対
応し、スナバ回路１４はスナバ回路２００に対応し、整
流手段１６は整流側同期整流器（ＦＥＴ）Ｑ２、転流側
同期整流器（ＦＥＴ）Ｑ３、チョークコイルＬおよびコ
ンデンサＣ２に対応する。
【００２３】図４は、請求項１に記載の発明に対応した
実施形態の動作波形を示す図である。なお、図におい
て、ＴONは主スイッチＱ１がＯＮ状態の期間を示し、Ｔ
OFF はＯＦＦ状態の期間を示す。以下、図３および図４
を参照して請求項１に記載の発明に対応した実施形態の
動作を説明する。
実施形態の動作波形を示す図である。なお、図におい
て、ＴONは主スイッチＱ１がＯＮ状態の期間を示し、Ｔ
OFF はＯＦＦ状態の期間を示す。以下、図３および図４
を参照して請求項１に記載の発明に対応した実施形態の
動作を説明する。
【００２４】トランスＴの一次側では、主スイッチＱ１
がターンオンした場合、一次側巻線Ｎ１によって二次側
に直流電力が供給される共に励磁する。このような過程
では、コンデンサＣ１は一旦充電された後、主スイッチ
Ｑ１を介して接地される。そのため、ダイオードＤａ２
が導通することによってコンデンサＣ１とインダクタン
スＬａとからなる環状の回路が形成される。
がターンオンした場合、一次側巻線Ｎ１によって二次側
に直流電力が供給される共に励磁する。このような過程
では、コンデンサＣ１は一旦充電された後、主スイッチ
Ｑ１を介して接地される。そのため、ダイオードＤａ２
が導通することによってコンデンサＣ１とインダクタン
スＬａとからなる環状の回路が形成される。
【００２５】また、主スイッチＱ１がターンオフした場
合、サージ電圧は一次側巻線Ｎ１−コンデンサＣ１−ダ
イオードＤａ１にてサージ吸収される。また、ダイオー
ドＤａ１が導通して一次側巻線Ｎ１とコンデンサＣ１と
によってＬＣ振動が発生し、主スイッチＱ１の電圧ＶDS
の波形は、図４に示すように正弦波状に変化する。な
お、図４は、正弦波の半周期がＴOFF 期間と一致した場
合を示す。
合、サージ電圧は一次側巻線Ｎ１−コンデンサＣ１−ダ
イオードＤａ１にてサージ吸収される。また、ダイオー
ドＤａ１が導通して一次側巻線Ｎ１とコンデンサＣ１と
によってＬＣ振動が発生し、主スイッチＱ１の電圧ＶDS
の波形は、図４に示すように正弦波状に変化する。な
お、図４は、正弦波の半周期がＴOFF 期間と一致した場
合を示す。
【００２６】さらに、一次側巻線Ｎ１には、図４に示す
ように、時刻ｔ０から時刻ｔ２までを１周期とする交流
電流ＩL が流れる。また、トランスＴの二次側に誘起さ
れる電圧Ｖ2 の波形は、ＴOFF 期間には、図４に示すよ
うに、主スイッチＱ１のドレイン−ソース間の電圧ＶDS
の波形と逆相の信号となる。
ように、時刻ｔ０から時刻ｔ２までを１周期とする交流
電流ＩL が流れる。また、トランスＴの二次側に誘起さ
れる電圧Ｖ2 の波形は、ＴOFF 期間には、図４に示すよ
うに、主スイッチＱ１のドレイン−ソース間の電圧ＶDS
の波形と逆相の信号となる。
【００２７】このような電圧Ｖ2 は、転流側同期整流器
Ｑ３のバイアス電圧として印加される。したがって、そ
の電圧Ｖ2 の波形が０[Ｖ]未満である期間（ここでは、
ＬＣ振動の半周期に相当する。）がＴOFF 期間よりも長
く設定されること（以下、「条件１」とする。）によっ
て、転流側同期整流器Ｑ３には、時刻ｔ２までバイアス
電圧が確実に印加される。
Ｑ３のバイアス電圧として印加される。したがって、そ
の電圧Ｖ2 の波形が０[Ｖ]未満である期間（ここでは、
ＬＣ振動の半周期に相当する。）がＴOFF 期間よりも長
く設定されること（以下、「条件１」とする。）によっ
て、転流側同期整流器Ｑ３には、時刻ｔ２までバイアス
電圧が確実に印加される。
【００２８】ところで、一般に、ＬＣ振動による共振周
波数ｆは、 ｆ＝１／（２π(ＬＣ)1/2） ・・・（１） で与えられる。したがって、コンデンサＣ１のキャパシ
タンスおよび一次側巻線Ｎ１のインダクタンスをそれぞ
れＣａおよびＬｍとすると、ＬＣ振動の周期Ｔは、 Ｔ＝２π(ＬｍＣａ)1/2 ・・・（２） となる。
波数ｆは、 ｆ＝１／（２π(ＬＣ)1/2） ・・・（１） で与えられる。したがって、コンデンサＣ１のキャパシ
タンスおよび一次側巻線Ｎ１のインダクタンスをそれぞ
れＣａおよびＬｍとすると、ＬＣ振動の周期Ｔは、 Ｔ＝２π(ＬｍＣａ)1/2 ・・・（２） となる。
【００２９】なお、ここでは簡単のため、Ｃａにはトラ
ンスＴの二次側との結合容量を含むこととする。ここ
で、Ｌｍが一定であると仮定してＣａを変えた場合、電
圧Ｖ2の波形は図４に示すように変化する。したがっ
て、上述した「条件１」を満足するためには、 Ｔ／２≧ＴOFF ・・・（３） が成立する必要がある。
ンスＴの二次側との結合容量を含むこととする。ここ
で、Ｌｍが一定であると仮定してＣａを変えた場合、電
圧Ｖ2の波形は図４に示すように変化する。したがっ
て、上述した「条件１」を満足するためには、 Ｔ／２≧ＴOFF ・・・（３） が成立する必要がある。
【００３０】また、トランスＴは、ＴOFF 期間内に一次
側巻線Ｎ１を流れる電流の方向が反転しない場合、磁気
的に飽和する。したがって、トランスＴを飽和させない
ためには、時刻ｔ１から主スイッチＱ１の電圧が極大と
なる時刻に至る期間（ここではＬＣ振動の４分の１周期
に相当する。）をＴOFF 期間よりも短くする（以下、
「条件２」とする。）必要がある。
側巻線Ｎ１を流れる電流の方向が反転しない場合、磁気
的に飽和する。したがって、トランスＴを飽和させない
ためには、時刻ｔ１から主スイッチＱ１の電圧が極大と
なる時刻に至る期間（ここではＬＣ振動の４分の１周期
に相当する。）をＴOFF 期間よりも短くする（以下、
「条件２」とする。）必要がある。
【００３１】すなわち、このような「条件２」を満足す
るためには、 Ｔ／４≦ＴOFF ・・・（４） が成立する必要がある。ここで、式（３）および式
（４）に、それぞれ式（２）を代入すると、 Ｃａ≧（ＴOFF ／π）2／Ｌｍ ・・・（５） Ｃａ≦（２ＴOFF ／π）2／Ｌｍ ・・・（６） が得られる。
るためには、 Ｔ／４≦ＴOFF ・・・（４） が成立する必要がある。ここで、式（３）および式
（４）に、それぞれ式（２）を代入すると、 Ｃａ≧（ＴOFF ／π）2／Ｌｍ ・・・（５） Ｃａ≦（２ＴOFF ／π）2／Ｌｍ ・・・（６） が得られる。
【００３２】式（５）および式（６）より、「条件１」
および「条件２」を満足するＣａの範囲は、 （ＴOFF ／π）2／Ｌｍ≦Ｃａ≦（２ＴOFF ／π）2／Ｌｍ ・・・（７） で示される。すなわち、スナバ回路２００を構成するコ
ンデンサＣ１のキャパシタンスが式（７）を満たすこと
によって、トランスＴを飽和させることなく、主スイッ
チＱ１がターンオンするまで転流側同期整流器Ｑ３にバ
イアス電圧を供給し続けることができる。
および「条件２」を満足するＣａの範囲は、 （ＴOFF ／π）2／Ｌｍ≦Ｃａ≦（２ＴOFF ／π）2／Ｌｍ ・・・（７） で示される。すなわち、スナバ回路２００を構成するコ
ンデンサＣ１のキャパシタンスが式（７）を満たすこと
によって、トランスＴを飽和させることなく、主スイッ
チＱ１がターンオンするまで転流側同期整流器Ｑ３にバ
イアス電圧を供給し続けることができる。
【００３３】したがって、整流側同期整流器Ｑ２と転流
側同期整流器Ｑ３とが交互に導通することによって、整
流を効率よく行うことができる。なお、本実施形態で
は、一石フォワードコンバータに本発明が適用されてい
るが、本発明は、多石のコンバータや昇圧形コンバータ
に適用してもよく、スイッチングレギュレータ方式のコ
ンバータであるならば如何なるコンバータに適用するこ
とも可能である。
側同期整流器Ｑ３とが交互に導通することによって、整
流を効率よく行うことができる。なお、本実施形態で
は、一石フォワードコンバータに本発明が適用されてい
るが、本発明は、多石のコンバータや昇圧形コンバータ
に適用してもよく、スイッチングレギュレータ方式のコ
ンバータであるならば如何なるコンバータに適用するこ
とも可能である。
【００３４】また、本実施形態では、図３に示すような
構成のスナバ回路２００が適用されている、主スイッチ
Ｑ１がＯＦＦ状態の場合に一次側巻線Ｎ１を含む直流共
振回路が形成するならば、如何なる構成のスナバ回路が
適用されてもよい。図５は、請求項２に記載の発明に対
応した実施形態の構成を示す図である。図において、機
能が図３に示す実施形態と同じものについては、同じ符
号を付与し、ここでは構成の説明を省略する。
構成のスナバ回路２００が適用されている、主スイッチ
Ｑ１がＯＦＦ状態の場合に一次側巻線Ｎ１を含む直流共
振回路が形成するならば、如何なる構成のスナバ回路が
適用されてもよい。図５は、請求項２に記載の発明に対
応した実施形態の構成を示す図である。図において、機
能が図３に示す実施形態と同じものについては、同じ符
号を付与し、ここでは構成の説明を省略する。
【００３５】なお、本実施形態と図３に示す実施形態と
の構成の相違点は、コンデンサＣ１が可変容量素子で構
成され、かつその可変容量素子の制御端子に制御回路１
００の対応する出力が接続された点にある。また、図２
に示す原理ブロック図と本実施形態との対応関係につい
ては、トランス２０はトランスＴに対応し、スイッチン
グ手段２２は主スイッチＱ１および制御回路１００のパ
ルス信号を発生する機能に対応し、スナバ回路２４はス
ナバ回路２００に対応し、整流手段２６は整流側同期整
流器（ＦＥＴ）Ｑ２、転流側同期整流器（ＦＥＴ）Ｑ
３、チョークコイルＬおよびコンデンサＣ２に対応し、
制御手段２８は制御回路１００内のＰＷＭ制御を行う回
路およびコンデンサＣ１のキャパシタンスを制御する回
路に対応する。
の構成の相違点は、コンデンサＣ１が可変容量素子で構
成され、かつその可変容量素子の制御端子に制御回路１
００の対応する出力が接続された点にある。また、図２
に示す原理ブロック図と本実施形態との対応関係につい
ては、トランス２０はトランスＴに対応し、スイッチン
グ手段２２は主スイッチＱ１および制御回路１００のパ
ルス信号を発生する機能に対応し、スナバ回路２４はス
ナバ回路２００に対応し、整流手段２６は整流側同期整
流器（ＦＥＴ）Ｑ２、転流側同期整流器（ＦＥＴ）Ｑ
３、チョークコイルＬおよびコンデンサＣ２に対応し、
制御手段２８は制御回路１００内のＰＷＭ制御を行う回
路およびコンデンサＣ１のキャパシタンスを制御する回
路に対応する。
【００３６】以下、図５を参照して請求項２に記載の発
明に対応した実施形態の動作を説明する。制御回路１０
０では、従来例と同様に負荷に印加される直流電圧が監
視され、直流電圧が変動したことを認識した場合には、
ＰＷＭ制御によってパルス信号のデューティ比が調整さ
れる。
明に対応した実施形態の動作を説明する。制御回路１０
０では、従来例と同様に負荷に印加される直流電圧が監
視され、直流電圧が変動したことを認識した場合には、
ＰＷＭ制御によってパルス信号のデューティ比が調整さ
れる。
【００３７】制御回路１００は、このようにしてパルス
信号のデューティ比を調整した場合には、調整したデュ
ーティ比に基づきＴOFF 期間を求め、コンデンサＣ１の
キャパシタンスを上述した式（７）を満足する値に変更
する。したがって、本実施形態によれば、負荷の変動に
対して柔軟に電圧の安定化がはかられると共に、整流効
率が確実に高く維持される。
信号のデューティ比を調整した場合には、調整したデュ
ーティ比に基づきＴOFF 期間を求め、コンデンサＣ１の
キャパシタンスを上述した式（７）を満足する値に変更
する。したがって、本実施形態によれば、負荷の変動に
対して柔軟に電圧の安定化がはかられると共に、整流効
率が確実に高く維持される。
【００３８】なお、本実施形態では、コンデンサＣ１の
キャパシタンスＣａを変える場合を示したが、一次側巻
線Ｎ１に直結する可変インダクタンス素子を設けてイン
ダクタンスＬｍを変えることによってＬＣ振動の周期の
最適化をはかることも可能である。また、本実施形態で
は、ＰＷＭ制御が適用されてＴOFF 期間の長さが調整さ
れているが、ＴOFF 期間の長さはＰＦＭ制御によって調
整されてもよい。
キャパシタンスＣａを変える場合を示したが、一次側巻
線Ｎ１に直結する可変インダクタンス素子を設けてイン
ダクタンスＬｍを変えることによってＬＣ振動の周期の
最適化をはかることも可能である。また、本実施形態で
は、ＰＷＭ制御が適用されてＴOFF 期間の長さが調整さ
れているが、ＴOFF 期間の長さはＰＦＭ制御によって調
整されてもよい。
【００３９】
【発明の効果】上述したように請求項１に記載の発明で
は、トランスの磁気的な飽和を回避しつつ、トランスの
二次側の巻線に誘起される電圧がスイッチング素子の断
続に同期して確実に反転するため、このような電圧の反
転に応じて交互に導通する素子を介して交流電圧を効率
よく整流することができる。
は、トランスの磁気的な飽和を回避しつつ、トランスの
二次側の巻線に誘起される電圧がスイッチング素子の断
続に同期して確実に反転するため、このような電圧の反
転に応じて交互に導通する素子を介して交流電圧を効率
よく整流することができる。
【００４０】また、請求項２に記載の発明では、スイッ
チング素子が遮断する期間の長さを増減することによっ
て交流電力のレベルを調整した場合であっても、その交
流電力を請求項１に記載の発明と同様に効率よく整流す
ることができる。したがって、これらの発明が適用され
た電源装置では、スイッチング素子が遮断する期間に直
流共振回路を形成するスナバ回路を設けることによっ
て、既存の回路の基本的な構成を変更することなく同期
整流の効率が確実に高められる。
チング素子が遮断する期間の長さを増減することによっ
て交流電力のレベルを調整した場合であっても、その交
流電力を請求項１に記載の発明と同様に効率よく整流す
ることができる。したがって、これらの発明が適用され
た電源装置では、スイッチング素子が遮断する期間に直
流共振回路を形成するスナバ回路を設けることによっ
て、既存の回路の基本的な構成を変更することなく同期
整流の効率が確実に高められる。
【図１】請求項１に記載の発明の原理ブロック図であ
る。
る。
【図２】請求項２に記載の発明の原理ブロック図であ
る。
る。
【図３】請求項１に記載の発明に対応した実施形態の構
成を示す図である。
成を示す図である。
【図４】請求項１に記載の発明に対応した実施形態の動
作波形を示す図である。
作波形を示す図である。
【図５】請求項２に記載の発明に対応した実施形態の構
成を示す図である。
成を示す図である。
【図６】従来の電源装置の構成を示す図である。
１０、２０、Ｔ トランス １２、２２ スイッチング手段 １４、２４、２００ スナバ回路 １６、２６ 整流手段 ２８ 制御手段 Ｅ 入力電源 Ｎ１ 一次側巻線 Ｑ１ 主スイッチ Ｄａ１、Ｄａ２ ダイオード Ｌａ インダクタンス Ｃ１ コンデンサ １００ 制御回路 Ｎ２ 二次側巻線 Ｑ１ 整流側同期整流器（ＦＥＴ） Ｑ２ 転流側同期整流器（ＦＥＴ） Ｌ チョークコイル Ｃ２ コンデンサ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 斉藤 義勝 神奈川県川崎市高津区坂戸１丁目17番３ 号 富士通電装株式会社内 (56)参考文献 特開 平５−328719（ＪＰ，Ａ) 特開 平５−304776（ＪＰ，Ａ) 実開 平４−72882（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 3/28 H02M 7/21
Claims (2)
- 【請求項１】 トランスと、 内蔵されたスイッチング素子によって直流電力の入力を
断続して、前記トランスの一次側の巻線に交流電力を供
給するスイッチング手段と、 前記スイッチング手段に内蔵されたスイッチング素子が
遮断する期間に、前記トランスの一次側の巻線と共に環
状の直列共振回路を形成するスナバ回路と、 前記トランスの二次側に設けられ、該トランスの二次側
の巻線に誘起される電圧の極性に応じて交互に導通する
複数の素子を内蔵し、かつ前記スイッチング手段から供
給されて前記トランスによって伝達された交流電力をこ
れらの素子を介して整流し、直流電力を生成する整流手
段とを備え、 前記スナバ回路によって形成される直列共振回路の共振
周期Ｔは、前記スイッチング手段に内蔵されたスイッチ
ング素子が遮断する期間の長さτに対して２τ≦Ｔ≦４
τの不等式を満たす値に設定されることを特徴とする電
源装置。 - 【請求項２】 トランスと、 直流電力の入力を断続するスイッチング素子を内蔵し、
かつそのスイッチング素子が遮断する期間の長さτを増
減することによって前記トランスの一次側の巻線に所望
のレベルの交流電力を供給するスイッチング手段と、 前記スイッチング手段に内蔵されたスイッチング素子が
遮断する期間に、前記トランスの一次側の巻線と共に環
状の直列共振回路を形成するスナバ回路と、 前記トランスの二次側に設けられ、該トランスの二次側
の巻線に誘起される電圧の極性に応じて交互に導通する
複数の素子を内蔵し、かつ前記スイッチング手段から供
給されて前記トランスによって伝達された交流電力をこ
れらの素子を介して整流し、直流電力を生成する整流手
段と、 前記スイッチング手段に内蔵されたスイッチング素子が
遮断する期間を検出し、かつその期間の長さτに対し、
前記スナバ回路によって形成される直列共振回路の共振
周期Ｔを２τ≦Ｔ≦４τの不等式を満たす値に設定する
制御手段とを備えたことを特徴とする電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09078497A JP3245544B2 (ja) | 1997-04-09 | 1997-04-09 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09078497A JP3245544B2 (ja) | 1997-04-09 | 1997-04-09 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10285922A JPH10285922A (ja) | 1998-10-23 |
| JP3245544B2 true JP3245544B2 (ja) | 2002-01-15 |
Family
ID=14008235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09078497A Expired - Fee Related JP3245544B2 (ja) | 1997-04-09 | 1997-04-09 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3245544B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4665278B2 (ja) * | 1999-11-17 | 2011-04-06 | 大平電子株式会社 | スイッチング電源装置 |
-
1997
- 1997-04-09 JP JP09078497A patent/JP3245544B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10285922A (ja) | 1998-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1120896B1 (en) | Resonant power converter | |
| US7330365B2 (en) | Synchronous commutation DC-DC converter | |
| JP4844674B2 (ja) | スイッチング電源装置 | |
| US6396717B2 (en) | Switching power supply having an improved power factor by voltage feedback | |
| JP6103445B2 (ja) | 非接触充電装置の給電装置 | |
| EP0658968B1 (en) | Switching regulator | |
| US20120314454A1 (en) | Switching power supply apparatus | |
| JP2001298950A (ja) | スイッチング電源装置 | |
| US7019986B2 (en) | Power conversion apparatus and dead time generator | |
| JP3245544B2 (ja) | 電源装置 | |
| JPH09131058A (ja) | 同調スイッチ・モード電源装置 | |
| JP3477029B2 (ja) | 同期倍電流電源 | |
| JP2001292571A (ja) | 同期整流回路 | |
| JP3254688B2 (ja) | 電磁誘導式非接触電力伝送装置 | |
| JP4430188B2 (ja) | 共振型電源装置 | |
| US8018749B2 (en) | Synchronous rectifier | |
| JP2936561B2 (ja) | 直流コンバータ装置 | |
| JP2004328948A (ja) | スイッチング電源回路およびこれを備えたスイッチングレギュレータ | |
| JPH11225474A (ja) | Ｄｃ−ｄｃコンバータ | |
| KR100323540B1 (ko) | 전원공급장치 | |
| JP2803150B2 (ja) | スイッチング電源装置 | |
| JPH06311745A (ja) | スイッチング電源装置 | |
| JPH0254034B2 (ja) | ||
| JPH0638524A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2005168199A (ja) | 負荷回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081026 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091026 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091026 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |