JP3243076U - ワイヤボンディング耐久性を向上させるチップパッケージのバンプ構造 - Google Patents

ワイヤボンディング耐久性を向上させるチップパッケージのバンプ構造 Download PDF

Info

Publication number
JP3243076U
JP3243076U JP2023001932U JP2023001932U JP3243076U JP 3243076 U JP3243076 U JP 3243076U JP 2023001932 U JP2023001932 U JP 2023001932U JP 2023001932 U JP2023001932 U JP 2023001932U JP 3243076 U JP3243076 U JP 3243076U
Authority
JP
Japan
Prior art keywords
bump
chip
layer
chip package
wire bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023001932U
Other languages
English (en)
Inventor
鴻棋 ▲ウ▼
俊栄 林
瑞庭 古
Original Assignee
華東科技股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華東科技股▲ふん▼有限公司 filed Critical 華東科技股▲ふん▼有限公司
Application granted granted Critical
Publication of JP3243076U publication Critical patent/JP3243076U/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】ワイヤボンディング耐久性を向上させるチップパッケージのバンプ構造を提供する。【解決手段】チップパッケージの少なくとも１つのバンプは、特定の厚さを有する金属積層構造であり、各前記バンプの全体の厚さは４．５～２０マイクロメートル（μｍ）に設定されているため、各前記バンプの構造強度が向上し、ワイヤボンディング（ＷｉｒｅＢｏｎｄｉｎｇ）作業又は第１はんだ接合点の形成時に発生する正圧に耐え、前記チップの少なくとも１つの内部回路が前記正圧によって損傷されることがなく、各前記内部回路を前記チップの少なくとも１つのダイパッド（Ｄｉｅ Ｐａｄ）の下方に通過又は配置可能にする。製造側がチップの内部回路の設計を再調整しなければならず、製造コストが増加するという問題を効果的に解決し、製造側のコストを低減する。【選択図】図１

Description

本考案は、チップパッケージのバンプ構造に関し、特にワイヤボンディング耐性性を向上させるチップパッケージのバンプ構造に関する。
チップパッケージの分野では、チップパッケージと電子部材を電気的接続する場合、ワイヤボンディング（ＷｉｒｅＢｏｎｄｉｎｇ）技術によって実現することができ、即ち、チップパッケージの各ダイパッドに１つのはんだ接合点を形成し、電子部材にもう１つのはんだ接合点を形成することで、チップパッケージ構造と電子部材を電気的に接続する。しかし、ワイヤボンディング作業が行われる場合、従来のチップパッケージ構造は、ワイヤボンディング作業又は前記はんだ接合点の形成時に発生する正圧を受けることが必須であり、チップの内部回路が正圧によって損傷し、内部回路をチップパッケージの各ダイパッドの下方に通過又は配置することが困難又は不可能であるため、製造側がチップの内部回路の設計を再調整する必要が生じ、製造コストの増加を招く。
そこで、製造業者がチップの内部回路を再調整することが容易でないという問題を解決するワイヤボンディング耐久性を向上させるチップパッケージのバンプ構造を提供することが、現在の関連業界の喫緊の課題となっている。
特開平１０－２０９３７０号公報
本考案の目的は、ワイヤボンディング耐久性を向上させるチップパッケージのバンプ構造を提供することであり、前記チップパッケージの少なくとも１つのバンプは、特定の厚さを有する金属積層構造であり、各前記バンプの全体の厚さは４．５～２０マイクロメートル（μｍ）に設定されているため、各前記バンプの構造強度が向上し、ワイヤボンディング（ＷｉｒｅＢｏｎｄｉｎｇ）作業又は第１はんだ接合点の形成時に発生する正圧に耐え、前記チップの少なくとも１つの内部回路が前記正圧によって損傷されることがなくさせ、各前記内部回路を前記チップの少なくとも１つのダイパッド（Ｄｉｅ Ｐａｄ）の下方に通過又は配置可能にさせ、製造側がチップの内部回路の設計を再調整しなければならず、製造コストが増加するという問題を効果的に解決する。
上記の目的を達成するために、本考案は、ワイヤボンディング耐久性を向上させるチップパッケージのバンプ構造を提供し、前記チップパッケージは、チップ、少なくとも１つの誘電層及び少なくとも１つのバンプを含み、前記チップは、第１面及び少なくとも１つの内部回路を有し、前記第１面には少なくとも１つのダイパッド（Ｄｉｅ Ｐａｄ）及び少なくとも１つの保護層が設けられ、前記チップは、ウェーハから分割して形成され、各前記誘電層は、前記チップの前記第１面を対応して覆うように設けられ、各前記誘電層は、少なくとも１つの開口を有し、各前記開口及び前記チップの各前記ダイパッドの位置に対応し、各前記バンプは、各前記誘電層の各前記開口内に設けられ、上向きに露出し、且つ各前記バンプは、層状積層構造体であり且つ前記チップの各前記ダイパッドの上面に電気的に接続するように設けられ、ワイヤボンディング（Ｗｉｒｅ Ｂｏｎｄｉｎｇ）作業を行う場合、溶接ワイヤを使用して各前記バンプに第１はんだ接合点を形成し、電子部材上に第２はんだ接合点を形成し、前記チップパッケージを前記電子部材と電気的に接続させ、前記チップパッケージは、各前記バンプは、各前記ダイパッドの上面から上向きにニッケル（Ｎｉ）層と金（Ａｕ）層からなり且つ一定の厚みを有する金属積層構造体であり、各前記バンプの全体の厚さは４．５～２０マイクロメートル（μｍ）に設定され、ワイヤボンディング作業又は前記第１はんだ接合点を形成する時に生成される正圧に耐えるように各前記バンプの構造強度を向上させ、前記チップの各前記内部回路に前記正圧によって損傷を受けることがなく、各前記内部回路を前記ダイパッドの下方に通過又は配置可能にさせるワイヤボンディング耐久性を向上させることを特徴とし、製造側のコストを効果的に低減する。
本考案の好適実施形態において、前記金（Ａｕ）層の各前記バンプ内に占める厚さは０．００５～０．２マイクロメートル（μｍ）であり、残りの各前記バンプの厚さは、前記ニッケル（Ｎｉ）層の厚さである。
上記目的を達成するため、本考案は、更に、ワイヤボンディング耐久性を向上させるチップパッケージのバンプ構造を提供し、前記チップパッケージは、チップ、少なくとも１つの誘電層及び少なくとも１つのバンプを含み、前記チップは、第１面及び少なくとも１つの内部回路を有し、前記第１面には少なくとも１つのダイパッド（Ｄｉｅ Ｐａｄ）及び少なくとも１つの保護層が設けられ、前記チップは、ウェーハから分割されて形成され、各前記誘電層は、前記チップの前記第１面を対応して覆うように設けられ、各前記誘電層は、少なくとも１つの開口を有し、各前記開口及び前記チップの各前記ダイパッドの位置に対応し、各前記バンプは、各前記誘電層の各前記開口内に設けられ、上向きに露出し、且つ各前記バンプは、層状積層構造体であり且つ前記チップの各前記ダイパッドの上面に電気的に接続するように設けられ、ワイヤボンディング（Ｗｉｒｅ Ｂｏｎｄｉｎｇ）作業を行う場合、溶接ワイヤを使用して各前記バンプに第１はんだ接合点を形成し、電子部材上に第２はんだ接合点を形成し、前記チップパッケージを前記電子部材と電気的に接続させ、各前記バンプは、各前記ダイパッドの上面から上向きにニッケル（Ｎｉ）層、パラジウム（Ｐｄ）層及び金（Ａｕ）層からなり且つ一定の厚みを有する金属積層構造体であり、各前記バンプの全体の厚さは４．５～２０マイクロメートル（μｍ）に設定され、ワイヤボンディング作業又は前記第１はんだ接合点を形成する時に生成される正圧に耐えるように各前記バンプの構造強度を向上させ、前記チップの各前記内部回路に前記正圧によって損傷を受けることがなく、各内部回路を前記ダイパッドの下方に通過又は配置可能にさせるワイヤボンディング耐久性を向上させることを特徴とし、製造側のコストを効果的に低減する。
本考案の好適実施形態において、前記金（Ａｕ）層の各前記バンプ内に占める厚さは０．００５～０．２マイクロメートル（μｍ）であり、前記パラジウム（Ｐｄ）層は、各前記バンプ内に占める厚さは、０．００５～０．３マイクロメートル（μｍ）であり、残りの各前記バンプの厚さは、前記ニッケル（Ｎｉ）層の厚さである。
本考案のワイヤボンディング耐久性を向上させるチップパッケージのバンプ構造は、前記チップパッケージの少なくとも１つのバンプが、特定の厚さを有する金属積層構造であり、各前記バンプの全体の厚さは４．５～２０マイクロメートル（μｍ）に設定されているため、各前記バンプの構造強度が向上し、ワイヤボンディング（ＷｉｒｅＢｏｎｄｉｎｇ）作業又は第１はんだ接合点の形成時に発生する正圧に耐え、前記チップの少なくとも１つの内部回路が前記正圧によって損傷されることがなくさせ、各前記内部回路を前記チップの少なくとも１つのダイパッド（Ｄｉｅ Ｐａｄ）の下方に通過又は配置可能にさせ、製造側がチップの内部回路の設計を再調整しなければならず、製造コストが増加するという問題を効果的に解決する。
本考案の第１実施形態の側面断面説明図である。 第１実施形態のチップのウェーハから分割された側面断面説明図である。 本考案の第２実施形態の側面断面説明図である。 第２実施形態のチップのウェーハから分割された側面断面説明図である。 第１実施形態のチップパッケージの側面断面説明図である。 第２実施形態のチップパッケージの側面断面説明図である。 図５の部分拡大説明図である。 図６の部分拡大説明図である。 本考案の内部回路の上面説明図である。 本考案のチップパッケージの上面説明図である。
図面と併せて、本考案の構造及びその技術的特徴を以下に詳しく説明するが、各図面は、本考案の構造関係及び関連機能を説明するものであるため、各図面中の各部材の寸法は、実際の割合に基づくものではなく、本考案を限定するものではない。
図１、図３、図５及び図６を参照し、本考案は、ワイヤボンディング耐久性を向上させるチップパッケージのバンプ構造を提供するものであり、前記チップパッケージ１、１ａは、チップ１０、少なくとも１つの誘電層２０及び少なくとも１つのバンプ３０を含む。前記チップ１０は、第１面１０ａ及び少なくとも１つの内部回路１３を有し、前記第１面１０ａには、少なくとも１つのダイパッド（Ｄｉｅ Ｐａｄ）１１及び少なくとも１つの保護層１２が設けられ、前記チップ１０は、ウェーハ２から分割して形成される（図２及び図４参照）。ここで、各前記誘電層２０は、前記チップ１０の前記第１面１０ａ上を対応して覆うように設けられ、各前記誘電層２０は、少なくとも１つの開口２１を有し、且つ各前記開口２１は、チップ１０の各前記ダイパッド１１と対応する。各前記バンプ３０は、前記誘電層２０の各前記開口２１内に設けられ、上向きに露出し、且つ各前記バンプ３０は、層状積層構造体であり、前記チップ１０の各ダイパッド１１の上面に電気的に接続するように設けられる。ワイヤボンディング（ＷｉｒｅＢｏｎｄｉｎｇ）作用を行う場合、図１及び図３に示すように、溶接ワイヤ３によって各前記バンプ３０上に第１はんだ接合部３１が形成され、電子部材４上に第２はんだ接合点４ａが形成され、図１及び図３に示すように、前記チップパッケージ１、１ａと前記電子部材４とが電気的に接続される。
各前記内部回路１３は、図９及び図１０に示すように、アレイ領域（Ａｒｒａｙ）１３ａ、回路領域（Ｃｉｒｃｕｉｔｒｙａｒｅａ）１３ｂ又は回路セル（Ｃｅｌｌ）（図示せず）を含むが、これに限定するものではない。
本考案の各前記バンプ３０の層状積層構造の構成材料又は成分の違いにより、図１及び図３に示すように、第１実施形態（前記チップパッケージ１）及び第２実施形態（前記チップパッケージ１ａ）にさらに分けることができる。前記チップ１０及び各誘電層２０は、第１実施形態（前記チップパッケージ１）又は第２実施形態（前記チップパッケージ１ａ）における構造又は技術的特徴において何れも同じである。
図１、図２、図５及び図７に示す実施形態は、本考案の第１実施形態（前記チップパッケージ１）であり、第１実施形態では、各前記バンプ３０は、図１及び図５に示すように、各前記ダイパッド１１の上面から上に向かって順にニッケル（Ｎｉ）層３２と金（Ａｕ）層３３を含んでなり、且つ一定の厚さを有する金属積層構造を有し、各前記バンプ３０の全体の厚さは、図７に示されるように、４．５～２０マイクロメートル（μｍ）に設定され、これにより、各前記バンプ３０の構造的強度が増大し、ワイヤボンディング作業時又は前記第１はんだ接合点３１を形成する時に発生する正圧Ｎ（図１参照）に耐え、前記チップ１０の各前記内部回路１３は正圧Ｎ（図１参照）によって損傷を受けることはなく、各前記内部回路１３を図１及び図１０に示すように、各前記ダイパッド１１の下方に通過又は配置可能にさせる。
図７に示すように、各前記バンプ３０に占める前記金（Ａｕ）層３３の厚さは０．００５～０．２マイクロメートル（μｍ）であるが、これに限定するものではなく、残りの各前記バンプ３０の厚さは、前記ニッケル（Ｎｉ）層３２の厚さであり、このような割合の分配は、高コストの前記金（Ａｕ）層３３の使用量を低減し、各前記バンプ３０が一定の構造強度を失うことを防ぐことができ、製造コストの削減に有利である。
図３、図４、図６及び図８に示す実施形態は、本考案の第２実施形態（前記チップパッケージ１ａ）であり、第２実施形態では、各前記バンプ３０は、図３及び図６に示すように、各前記ダイパッド１１の上面に上に向かって順にニッケル（Ｎｉ）層３２、パラジウム（Ｐｄ）層３４及び金（Ａｕ）層３３を含んでなり、且つ一定の厚みを有する金属積層構造であり、ここで、各前記バンプ３０の全体の厚さは、図８に示すように、４．５～２０マイクロメートル（μｍ）に設定され、これにより、各前記バンプ３０の構造的強度が増大し、ワイヤボンディング作業時又は前記第１はんだ接合点３１の形成時に発生する正圧Ｎ（図３参照）に耐え、前記チップ１０の各前記内部回路１３は、正圧Ｎ（図３参照）によって損傷を受けることがなく、各前記内部回路１３を図３及び図１０に示すように、各前記ダイパッド１１の下方に通過又は配置可能させる。
各前記バンプ３０に占める前記金（Ａｕ）層３３の厚さは、図８に示すように、０．００５～０．２マイクロメートル（μｍ）であるが、これに限定するものではなく、各前記バンプ３０に占める前記パラジウム（Ｐｄ）層３４の厚さは、図８に示すように、０．００５～０．３マイクロメートル（μｍ）であるが、これに限定するものではなく、残りの各前記バンプ３０の厚さは、前記ニッケル（Ｎｉ）層３２の厚さであり、このような割合の分配は、高コストの前記金（Ａｕ）層３３の使用量を低減し、各前記バンプ３０が一定の構造強度を失うことを防ぐことができ、製造コストの削減に有利である。
なお、本考案では好ましい実施例を前述の通り開示したが、これらは決して本考案に限定するものではなく、当該技術を熟知する者なら誰でも、本考案の精神と領域を脱しない均等の範囲内で各種の変動や潤色を加えることができることは勿論である。
１ チップパッケージ
１ａ チップパッケージ
１０ チップ
１０ａ 第１面
１１ ダイパッド
１２ 保護層
１３ 内部回路
１３ａ アレイ領域
１３ｂ 回路領域
２０ 誘電層
２１ 開口
３０ バンプ
３１ 第１はんだ接合点
３２ ニッケル層
３３ 金層
３４ パラジウム層
２ ウェーハ
３ 溶接ワイヤ
４ 電子部材
４ａ 第２はんだ接合点

Claims (4)

  1. ワイヤボンディング耐久性を向上させるチップパッケージのバンプ構造であって、前記チップパッケージは、チップ、少なくとも１つの誘電層及び少なくとも１つのバンプを含み、前記チップは、第１面及び少なくとも１つの内部回路を有し、前記第１面には少なくとも１つのダイパッド（Ｄｉｅ Ｐａｄ）及び少なくとも１つの保護層が設けられ、前記チップは、ウェーハから分割して形成され、各前記誘電層は、前記チップの前記第１面を対応して覆うように設けられ、各前記誘電層は、少なくとも１つの開口を有し、各前記開口及び前記チップの各前記ダイパッドの位置に対応し、各前記バンプは、各前記誘電層の各前記開口内に設けられ、上向きに露出し、且つ各前記バンプは、層状積層構造体であり且つ前記チップの各前記ダイパッドの上面に電気的に接続するように設けられ、ワイヤボンディング（Ｗｉｒｅ Ｂｏｎｄｉｎｇ）作業を行う場合、溶接ワイヤを使用して各前記バンプに第１はんだ接合点を形成し、電子部材上に第２はんだ接合点を形成し、前記チップパッケージを前記電子部材と電気的に接続させ、
    各前記バンプは、各前記ダイパッドの上面から上向きにニッケル（Ｎｉ）層と金（Ａｕ）層からなり且つ一定の厚みを有する金属積層構造体であり、各前記バンプの全体の厚さは４．５～２０マイクロメートル（μｍ）に設定され、ワイヤボンディング作業又は前記第１はんだ接合点を形成する時に生成される正圧に耐えるように各前記バンプの構造強度を向上させ、前記チップの各前記内部回路に前記正圧によって損傷を受けることがなく、各前記内部回路を前記ダイパッドの下方に通過又は配置可能にさせるワイヤボンディング耐久性を向上させることを特徴とするチップパッケージのバンプ構造。
  2. 前記金（Ａｕ）層の各前記バンプ内に占める厚さは０．００５～０．２マイクロメートル（μｍ）であり、残りの各前記バンプの厚さは、前記ニッケル（Ｎｉ）層の厚さである、請求項１に記載のチップパッケージのバンプ構造。
  3. ワイヤボンディング耐久性を向上させるチップパッケージのバンプ構造であって、前記チップパッケージは、チップ、少なくとも１つの誘電層及び少なくとも１つのバンプを含み、前記チップは、第１面及び少なくとも１つの内部回路を有し、前記第１面には少なくとも１つのダイパッド（Ｄｉｅ Ｐａｄ）及び少なくとも１つの保護層が設けられ、前記チップは、ウェーハから分割されて形成され、各前記誘電層は、前記チップの前記第１面を対応して覆うように設けられ、各前記誘電層は、少なくとも１つの開口を有し、各前記開口及び前記チップの各前記ダイパッドの位置に対応し、各前記バンプは、各前記誘電層の各前記開口内に設けられ、上向きに露出し、且つ各前記バンプは、層状積層構造体であり且つ前記チップの各前記ダイパッドの上面に電気的に接続するように設けられ、ワイヤボンディング（Ｗｉｒｅ Ｂｏｎｄｉｎｇ）作業を行う場合、溶接ワイヤを使用して各前記バンプに第１はんだ接合点を形成し、電子部材上に第２はんだ接合点を形成し、前記チップパッケージを前記電子部材と電気的に接続させ、
    各前記バンプは、各前記ダイパッドの上面から上向きにニッケル（Ｎｉ）層、パラジウム（Ｐｄ）層及び金（Ａｕ）層からなり且つ一定の厚みを有する金属積層構造体であり、各前記バンプの全体の厚さは４．５～２０マイクロメートル（μｍ）に設定され、ワイヤボンディング作業又は前記第１はんだ接合点を形成する時に生成される正圧に耐えるように各前記バンプの構造強度を向上させ、前記チップの各前記内部回路に前記正圧によって損傷を受けることがなく、各内部回路を前記ダイパッドの下方に通過又は配置可能にさせるワイヤボンディング耐久性を向上させることを特徴とするチップパッケージのバンプ構造。
  4. 前記金（Ａｕ）層の各前記バンプ内に占める厚さは０．００５～０．２マイクロメートル（μｍ）であり、前記パラジウム（Ｐｄ）層は、各前記バンプ内に占める厚さは、０．００５～０．３マイクロメートル（μｍ）であり、残りの各前記バンプの厚さは、前記ニッケル（Ｎｉ）層の厚さである、請求項３に記載のチップパッケージのバンプ構造。
JP2023001932U 2022-06-07 2023-06-05 ワイヤボンディング耐久性を向上させるチップパッケージのバンプ構造 Active JP3243076U (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW111121072A TWI819644B (zh) 2022-06-07 2022-06-07 增進打線接合承受力之晶片封裝的凸塊結構
TW111121072 2022-06-07

Publications (1)

Publication Number Publication Date
JP3243076U true JP3243076U (ja) 2023-08-02

Family

ID=87468657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023001932U Active JP3243076U (ja) 2022-06-07 2023-06-05 ワイヤボンディング耐久性を向上させるチップパッケージのバンプ構造

Country Status (4)

Country Link
US (1) US20230395537A1 (ja)
JP (1) JP3243076U (ja)
KR (1) KR20230002362U (ja)
TW (1) TWI819644B (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6100569B2 (ja) * 2013-03-21 2017-03-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
TW202349615A (zh) 2023-12-16
US20230395537A1 (en) 2023-12-07
TWI819644B (zh) 2023-10-21
KR20230002362U (ko) 2023-12-14

Similar Documents

Publication Publication Date Title
US8298947B2 (en) Semiconductor device having solder-free gold bump contacts for stability in repeated temperature cycles
US5793108A (en) Semiconductor integrated circuit having a plurality of semiconductor chips
JP3865055B2 (ja) 半導体装置の製造方法
JP6125332B2 (ja) 半導体装置
JP4635202B2 (ja) 両面電極パッケージの製造方法
JP2010529681A (ja) 集積回路のためのコンタクトパッドおよびコンタクトパッドの形成方法
CN107507809B (zh) 倒装芯片
TW201505145A (zh) 半導體裝置及其製造方法
JP6161380B2 (ja) 半導体装置の製造方法
JP2006134912A (ja) 半導体モジュールおよびその製造方法、ならびにフィルムインターポーザ
JP3243076U (ja) ワイヤボンディング耐久性を向上させるチップパッケージのバンプ構造
JP5621712B2 (ja) 半導体チップ
JP3833136B2 (ja) 半導体構造およびボンディング方法
JP4829853B2 (ja) 半導体ｐｏｐ装置
JP4602223B2 (ja) 半導体装置とそれを用いた半導体パッケージ
US20030127717A1 (en) Multi-chip stacking package
KR20110138788A (ko) 적층형 반도체 패키지
JP2010050288A (ja) 樹脂封止型半導体装置およびその製造方法
JP3243105U (ja) チップパッケージ構造
CN218333784U (zh) 增进打线接合承受力的芯片封装的凸块结构
JP4646789B2 (ja) 半導体装置
CN117293106A (zh) 增进打线接合承受力的芯片封装的凸块结构
JP2020031081A (ja) 半導体装置
JP3247728U (ja) プローブ検査作業時のダイのアルミニウムダイパッドの損傷を防ぐウエハパッケージ
JP3243078U (ja) ワイヤボンディング耐久性を向上させるチップパッケージ構造

Legal Events

Date Code Title Description
R150 Certificate of patent or registration of utility model

Ref document number: 3243076

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150