JP3242672B2 - 昇圧形アクティブフィルタシステム及び昇圧形アクティブフィルタの制御装置 - Google Patents
昇圧形アクティブフィルタシステム及び昇圧形アクティブフィルタの制御装置Info
- Publication number
- JP3242672B2 JP3242672B2 JP51993299A JP51993299A JP3242672B2 JP 3242672 B2 JP3242672 B2 JP 3242672B2 JP 51993299 A JP51993299 A JP 51993299A JP 51993299 A JP51993299 A JP 51993299A JP 3242672 B2 JP3242672 B2 JP 3242672B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- signal
- circuit
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
- H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Description
【発明の詳細な説明】 技術分野 この発明は、負荷の直流電源回路として機能する昇圧
形アクティブフィルタを利用したシステム技術及び当該
アクティブフィルタの制御技術に関する。
形アクティブフィルタを利用したシステム技術及び当該
アクティブフィルタの制御技術に関する。
（１） 先ず、本発明は、直流出力電圧の制御、電
源の力率改善及び電源高調波対策を行なう、AC−DC変
換器，又はDC−DC変換器としての昇圧形アクティブフィ
ルタを用いたシステム及び当該アクティブフィルタの制
御装置に関する。
源の力率改善及び電源高調波対策を行なう、AC−DC変
換器，又はDC−DC変換器としての昇圧形アクティブフィ
ルタを用いたシステム及び当該アクティブフィルタの制
御装置に関する。
より具体的には、本発明は、そのようなアクティブフ
ィルタにおいて、負荷条件が無負荷又は軽負荷から定格
負荷ないし重負荷へと大きく変わる場合や、その逆の場
合をも含めて、その全負荷範囲にわたって、直流出力電
圧の変動をその設定値から一定の範囲内に確実に抑える
ことを可能としうる技術に関している。
ィルタにおいて、負荷条件が無負荷又は軽負荷から定格
負荷ないし重負荷へと大きく変わる場合や、その逆の場
合をも含めて、その全負荷範囲にわたって、直流出力電
圧の変動をその設定値から一定の範囲内に確実に抑える
ことを可能としうる技術に関している。
（２） 更にこの発明は、可変な直流出力電圧の制
御，電源の力率改善及び電源高調波対策を行なうAC
−DC変換器又はDC−DC変換器としての昇圧形アクティブ
フィルタを用いて直流出力電圧を負荷に供給するシステ
ム、及び当該アクティブフィルタの制御装置にも関して
いる。
御，電源の力率改善及び電源高調波対策を行なうAC
−DC変換器又はDC−DC変換器としての昇圧形アクティブ
フィルタを用いて直流出力電圧を負荷に供給するシステ
ム、及び当該アクティブフィルタの制御装置にも関して
いる。
より具体的に言えば、この発明は、負荷条件が軽負荷
或いは無負荷から定格負荷ないしは重負荷へ大きく変化
する場合やその逆の場合をも含めて、その全負荷範囲内
において、可変直流出力電圧をある設定値から一定の範
囲内に確実に制御でき、且つ、設定電圧を変更しても、
その変更後の新たな設定電圧に追随可能な過電圧抑制制
御機能を有する昇圧形アクティブフィルタシステム及び
当該アクティブフィルタの制御装置に関するものであ
る。
或いは無負荷から定格負荷ないしは重負荷へ大きく変化
する場合やその逆の場合をも含めて、その全負荷範囲内
において、可変直流出力電圧をある設定値から一定の範
囲内に確実に制御でき、且つ、設定電圧を変更しても、
その変更後の新たな設定電圧に追随可能な過電圧抑制制
御機能を有する昇圧形アクティブフィルタシステム及び
当該アクティブフィルタの制御装置に関するものであ
る。
背景技術 昇圧形アクティブフィルタの基本回路構成自体は従来
より研究されており、それは公知となっている。例え
ば、その基本回路構成は日本国特許第2624793号（特公
平７−89743号公報）に開示されており、その基本回路
に相当する主回路の構成を図13に示す。
より研究されており、それは公知となっている。例え
ば、その基本回路構成は日本国特許第2624793号（特公
平７−89743号公報）に開示されており、その基本回路
に相当する主回路の構成を図13に示す。
同図13に示す通り、主回路は、全波整流回路をなすコ
ンバータダイオードD1〜D4,直流リアクトルL,スイッチ
ング素子Q1,整流ダイオードD5,負荷キャパシタC,及び負
荷Ｒによって構成される。
ンバータダイオードD1〜D4,直流リアクトルL,スイッチ
ング素子Q1,整流ダイオードD5,負荷キャパシタC,及び負
荷Ｒによって構成される。
この主回路を制御する方式もまたいくつか提案されて
おり、それは実用化されている。そして、この制御方式
を実現する専用ICも、多く市販されている。一例とし
て、そのような実用化されたアクティブフィルタシステ
ム全体の回路構成を、図14に示す。
おり、それは実用化されている。そして、この制御方式
を実現する専用ICも、多く市販されている。一例とし
て、そのような実用化されたアクティブフィルタシステ
ム全体の回路構成を、図14に示す。
図14に示す通り、同システムは、大別して単相交流電
源１、ノイズフィルタ25、主回路（アクティブフィル
タ）100、主回路100の制御回路200P及び負荷10とから構
成される。これらの内、主回路100は、単相全波整流回
路を構成するダイオード２〜５、リアクトル６、スイッ
チング素子７、整流ダイオード９、負荷10に並列に接続
される負荷キャパシタ11、電流検出抵抗12によって構成
されている。又、制御回路200Pは、直流出力電圧vOを分
圧する抵抗29〜32、負荷電圧の設定値を指令する電圧設
定器13、負荷電圧と電圧設定値の差分を増幅する電圧増
幅器（差動増幅器）14、交流電源電流を全波整流した後
の電流を一方の入力とし、電圧増幅器14の出力を他方の
入力として、それらの積を演算し出力する、掛算器15を
備える。
源１、ノイズフィルタ25、主回路（アクティブフィル
タ）100、主回路100の制御回路200P及び負荷10とから構
成される。これらの内、主回路100は、単相全波整流回
路を構成するダイオード２〜５、リアクトル６、スイッ
チング素子７、整流ダイオード９、負荷10に並列に接続
される負荷キャパシタ11、電流検出抵抗12によって構成
されている。又、制御回路200Pは、直流出力電圧vOを分
圧する抵抗29〜32、負荷電圧の設定値を指令する電圧設
定器13、負荷電圧と電圧設定値の差分を増幅する電圧増
幅器（差動増幅器）14、交流電源電流を全波整流した後
の電流を一方の入力とし、電圧増幅器14の出力を他方の
入力として、それらの積を演算し出力する、掛算器15を
備える。
更に、制御回路200Pは、電流検出抵抗12によって検知
される交流電源電流と、掛算器15の出力との差分を増幅
する電流増幅器16、三角波の波形の信号を発振する発振
器17、及び発振器17の出力をその一方の入力とし、電流
増幅器16の出力にそのカソードが接続されたダイオード
28のアノードと定電流源26との接続点ａをその他方の入
力とするコンパレータ18を備える。
される交流電源電流と、掛算器15の出力との差分を増幅
する電流増幅器16、三角波の波形の信号を発振する発振
器17、及び発振器17の出力をその一方の入力とし、電流
増幅器16の出力にそのカソードが接続されたダイオード
28のアノードと定電流源26との接続点ａをその他方の入
力とするコンパレータ18を備える。
コンパレータ18は両入力信号の比較動作を行い、これ
によって、一定周波数の、上記比較結果に応じてその波
形のduty比が変わる制御信号を出力する。その制御信号
は、一旦ゲートドライバー19によって増幅された上で、
スイッチング素子７のゲート電極に印加され、スイッチ
ング素子７は、制御信号のduty比に対応した、オン，オ
フ動作を行う。
によって、一定周波数の、上記比較結果に応じてその波
形のduty比が変わる制御信号を出力する。その制御信号
は、一旦ゲートドライバー19によって増幅された上で、
スイッチング素子７のゲート電極に印加され、スイッチ
ング素子７は、制御信号のduty比に対応した、オン，オ
フ動作を行う。
スイッチング素子７がオン動作となった場合は、交流
電源１より入力する電流は、整流ダイオード２〜５から
リアクトル６、スイッチング素子７及び電流検出抵抗12
より成る閉回路に流れる。その後、スイッチング素子７
がオフすると、リアクトル６に流れる電流は、スイッチ
ング素子７側に流れることができないため、整流ダイオ
ード９を通って、負荷10及び負荷10と並列に接続された
負荷キャパシタ11に流れる。これにより、負荷キャパシ
タ11は充電され、直流出力電圧ないし負荷電圧vOは上昇
する。その結果、スイッチング素子７がオン状態にある
期間中は、整流ダイオード９は負荷キャパシタ11の充電
電圧によって逆バイアスされることとなり、電流は流れ
なくなる。このため、スイッチング素子７のオン期間中
に、負荷キャパシタ11より負荷10へ電荷が放電され、負
荷10に電流が供給される。
電源１より入力する電流は、整流ダイオード２〜５から
リアクトル６、スイッチング素子７及び電流検出抵抗12
より成る閉回路に流れる。その後、スイッチング素子７
がオフすると、リアクトル６に流れる電流は、スイッチ
ング素子７側に流れることができないため、整流ダイオ
ード９を通って、負荷10及び負荷10と並列に接続された
負荷キャパシタ11に流れる。これにより、負荷キャパシ
タ11は充電され、直流出力電圧ないし負荷電圧vOは上昇
する。その結果、スイッチング素子７がオン状態にある
期間中は、整流ダイオード９は負荷キャパシタ11の充電
電圧によって逆バイアスされることとなり、電流は流れ
なくなる。このため、スイッチング素子７のオン期間中
に、負荷キャパシタ11より負荷10へ電荷が放電され、負
荷10に電流が供給される。
更に制御回路200Pは、起動指令信号ONの入力直後のソ
フトスタート及び当該ソフトスタート後の起動を主回路
側に指令するソフトスタート直流電源23と、起動指令信
号ONの入力に応じて定電流源26と直列接続されたダイオ
ード27のカソードに上記直流電源23を接続する起動スイ
ッチ22とを備える。起動スイッチ22の動作によって、ソ
フトスタート直流電源23の電源電圧が点ｂに印加される
と、本制御回路200P、従って、アクティブフィルタを含
むシステム全体が起動する。逆に当該システム全体を停
止させる場合には、起動停止指令信号OFFの入力によっ
て起動スイッチ22をグランド電位側へと制御すれば良
い。
フトスタート及び当該ソフトスタート後の起動を主回路
側に指令するソフトスタート直流電源23と、起動指令信
号ONの入力に応じて定電流源26と直列接続されたダイオ
ード27のカソードに上記直流電源23を接続する起動スイ
ッチ22とを備える。起動スイッチ22の動作によって、ソ
フトスタート直流電源23の電源電圧が点ｂに印加される
と、本制御回路200P、従って、アクティブフィルタを含
むシステム全体が起動する。逆に当該システム全体を停
止させる場合には、起動停止指令信号OFFの入力によっ
て起動スイッチ22をグランド電位側へと制御すれば良
い。
更に、本制御回路200Pは、後述する目的のためにヒス
テリシスコンパレータ20を有しており、同コンパレータ
20は、直流出力電圧vOを抵抗31,32によって分圧して得
られる電圧が設定値24で定まる過電圧判定用基準レベル
（トリップ動作点）よりオーバーした場合に過電圧検出
信号をフリップフロップ21に出力して、フリップフロッ
プ21をラッチする。これに応じて、過電圧検出信号F0が
外部へ出力される。
テリシスコンパレータ20を有しており、同コンパレータ
20は、直流出力電圧vOを抵抗31,32によって分圧して得
られる電圧が設定値24で定まる過電圧判定用基準レベル
（トリップ動作点）よりオーバーした場合に過電圧検出
信号をフリップフロップ21に出力して、フリップフロッ
プ21をラッチする。これに応じて、過電圧検出信号F0が
外部へ出力される。
外部側のマイクロコンピュータは、上記信号F0の出力
を検知した後、起動停止指令信号OFFを生成してそれを
起動スイッチ22へ送信し、起動スイッチ22をグランド電
位側にスイッチングさせる。
を検知した後、起動停止指令信号OFFを生成してそれを
起動スイッチ22へ送信し、起動スイッチ22をグランド電
位側にスイッチングさせる。
このように、従来のシステムでは、負荷端子間の直流
出力電圧を両抵抗31,32によって分圧して得られる電圧
が、過電圧に相当するものとして設定されたレベル（ト
リップ動作点）以上にまで上昇すると、外部からの制御
によって本システム全体が停止する仕組みとなってい
る。
出力電圧を両抵抗31,32によって分圧して得られる電圧
が、過電圧に相当するものとして設定されたレベル（ト
リップ動作点）以上にまで上昇すると、外部からの制御
によって本システム全体が停止する仕組みとなってい
る。
この従来回路では、負荷10が定格たる重負荷条件から
軽負荷或いは無負荷の条件に変わった場合、アクティブ
フィルタの出力電圧vOは、後述するメカニズムによっ
て、出力電圧を一定に制御しうる制御範囲を越えて、ど
んどん上昇していく。
軽負荷或いは無負荷の条件に変わった場合、アクティブ
フィルタの出力電圧vOは、後述するメカニズムによっ
て、出力電圧を一定に制御しうる制御範囲を越えて、ど
んどん上昇していく。
ここで、「重負荷条件」とは、定格に対して負荷が10
0％の条件を満足して動作する場合を意味し、「軽負荷
条件」とは、定格の５％〜10％の状態で負荷が動作する
条件を言うものと定義している。又、「無負荷条件」と
は、定格の０％の状態に当たる。
0％の条件を満足して動作する場合を意味し、「軽負荷
条件」とは、定格の５％〜10％の状態で負荷が動作する
条件を言うものと定義している。又、「無負荷条件」と
は、定格の０％の状態に当たる。
このようなアクティブフィルタの出力電圧vOの上昇
は、その昇圧値と出力端子間に接続された負荷キャパシ
タ11（例えば電解コンデンサ）の耐圧との関係で、当該
負荷キャパシタ11の性能を劣化させてしまうという問題
点を顕在化させる。
は、その昇圧値と出力端子間に接続された負荷キャパシ
タ11（例えば電解コンデンサ）の耐圧との関係で、当該
負荷キャパシタ11の性能を劣化させてしまうという問題
点を顕在化させる。
そこで、この対策として、出力電圧を検知し、出力電
圧がある一定以上の過電圧に上昇した場合には、上記制
御回路自体を外部のマイクロコンピュータによって強制
的にオフ状態に制御してアクティブフィルタ動作を停止
させてしまうことで、出力電圧の上昇を抑えるという、
方式が採用されている。この方式を実現する部分が図14
の過電圧検出回路であり、それはヒステリシスコンパレ
ータ20とフリップフロップ21と両抵抗31,32とから成
る。
圧がある一定以上の過電圧に上昇した場合には、上記制
御回路自体を外部のマイクロコンピュータによって強制
的にオフ状態に制御してアクティブフィルタ動作を停止
させてしまうことで、出力電圧の上昇を抑えるという、
方式が採用されている。この方式を実現する部分が図14
の過電圧検出回路であり、それはヒステリシスコンパレ
ータ20とフリップフロップ21と両抵抗31,32とから成
る。
ここで、軽負荷時ないしは無負荷時に出力電圧vOが徐
々に上昇していくメカニズムについて、詳細に説明しよ
う。
々に上昇していくメカニズムについて、詳細に説明しよ
う。
従来のアクティブフィルタシステムの回路図14におい
て、発振器17の周波数は10kHz〜50kHz程度に選定されて
いる。それは、スイッチング素子７のスイッチング能力
と、リアクトル６の周波数特性とから、決められる。こ
こで、図３（Ａ）は、発振器17の出力波形の一例を示
す。同図３（Ａ）では、発振周波数は20kHz、従って、
周期は50μｓである。そして、三角波の谷電圧（第１レ
ベル）が2.0V,その三角波のピーク電圧（第２レベル）
が3.0Vとなるように、発振器17自体は設計されている。
て、発振器17の周波数は10kHz〜50kHz程度に選定されて
いる。それは、スイッチング素子７のスイッチング能力
と、リアクトル６の周波数特性とから、決められる。こ
こで、図３（Ａ）は、発振器17の出力波形の一例を示
す。同図３（Ａ）では、発振周波数は20kHz、従って、
周期は50μｓである。そして、三角波の谷電圧（第１レ
ベル）が2.0V,その三角波のピーク電圧（第２レベル）
が3.0Vとなるように、発振器17自体は設計されている。
この三角波の出力信号は、既述の通り、コンパレータ
18の一方の入力となる。又、電流増幅器16の出力端に接
続されたダイオード28と定電流源26との接続点ａがコン
パレータ18の他方の入力となり、それらの比較に応じ
て、コンパレータ18は、スイッチング素子７のオン時間
とオフ時間との比率を与える、制御信号のduty比を変え
る。即ち、接続点ａの電位が2.0Vの場合には、コンパレ
ータ18は制御信号のduty比を０％に設定する。これに対
して、接続点ａの電位が3.0Vの場合には、コンパレータ
18は、そのduty比が100％となる波形の制御信号を出力
する。
18の一方の入力となる。又、電流増幅器16の出力端に接
続されたダイオード28と定電流源26との接続点ａがコン
パレータ18の他方の入力となり、それらの比較に応じ
て、コンパレータ18は、スイッチング素子７のオン時間
とオフ時間との比率を与える、制御信号のduty比を変え
る。即ち、接続点ａの電位が2.0Vの場合には、コンパレ
ータ18は制御信号のduty比を０％に設定する。これに対
して、接続点ａの電位が3.0Vの場合には、コンパレータ
18は、そのduty比が100％となる波形の制御信号を出力
する。
コンパレータ18の特性図を図４に示す。図４に示す通
り、接続点ａの電位が2.0V〜3.0Vの範囲内で変動する
と、従って、ダイオード27,28の順方向降下電圧が共に
0.6Vであるので、電流増幅器16の出力端の電位AOUTが1.
4V〜2.4Vの範囲内で変わると、コンパレータ18は、その
duty比が０％〜100％の範囲内で線形的に変わる波形を
有する制御信号を出力する。この場合、duty比が０％の
ときには、発振器17の出力波の一周期に対する、スイッ
チング素子７のオン時間の比率は０％であり、他方、制
御信号のduty比が100％の場合には、スイッチング素子
７のオン時間の比率は100％となる。
り、接続点ａの電位が2.0V〜3.0Vの範囲内で変動する
と、従って、ダイオード27,28の順方向降下電圧が共に
0.6Vであるので、電流増幅器16の出力端の電位AOUTが1.
4V〜2.4Vの範囲内で変わると、コンパレータ18は、その
duty比が０％〜100％の範囲内で線形的に変わる波形を
有する制御信号を出力する。この場合、duty比が０％の
ときには、発振器17の出力波の一周期に対する、スイッ
チング素子７のオン時間の比率は０％であり、他方、制
御信号のduty比が100％の場合には、スイッチング素子
７のオン時間の比率は100％となる。
ここで、図３（Ｂ）は、負荷10が重負荷条件にある時
の接続点ａの電位の波形を、同図（Ａ）の発振器17の三
角波電圧波形との関係で示す図である。即ち、同図３
（Ｂ）では、発振器17の三角波のピーク電圧は3.0V、そ
の谷電圧は2.0V、その周波数は20kHzである場合の、接
続点ａの電位波形として描かれている。
の接続点ａの電位の波形を、同図（Ａ）の発振器17の三
角波電圧波形との関係で示す図である。即ち、同図３
（Ｂ）では、発振器17の三角波のピーク電圧は3.0V、そ
の谷電圧は2.0V、その周波数は20kHzである場合の、接
続点ａの電位波形として描かれている。
同図３（Ｂ）に示す通り、接続点ａの電位、従って、
電流増幅器16の出力AOUTは、掛算器15の一方の入力端
の波形が抵抗33での電圧降下を介して交流電源電圧を取
り込んでいることと、電流検出抵抗12の出力波形が交
流電源１の電源波形と相似であることから、同様に交流
電源１の全波整流波形に相似した波形を示す。そのた
め、重負荷時には、接続点ａにおけるピーク電圧は3.0V
に、その谷電圧は2.5Vとなる。従って、コンパレータ18
は、接続点ａの電圧がピーク電圧3.0Vにあるときに、du
ty比が100％の波形の制御信号を生成し、接続点ａの電
圧が谷電圧2.5Vのときに、duty比が50％となる波形の制
御信号を出力する。この場合、接続点ａの電位は、電源
電圧の半波の期間（交流電源１の周波数を50Hzとしたと
きは10ms）に3.0V〜2.5Vの範囲内で変化しているので、
この半波の期間内に、100％〜50％の範囲内で、コンパ
レータ18が出力する制御信号（それはオンレベルとオフ
レベルとの間を発振器17の発振出力と同じ周波数で変動
する）のduty比が変わる。その結果、制御信号のduty比
の変動に応じて、スイッチング素子７のオン時間及びオ
フ時間の比率も変わる。
電流増幅器16の出力AOUTは、掛算器15の一方の入力端
の波形が抵抗33での電圧降下を介して交流電源電圧を取
り込んでいることと、電流検出抵抗12の出力波形が交
流電源１の電源波形と相似であることから、同様に交流
電源１の全波整流波形に相似した波形を示す。そのた
め、重負荷時には、接続点ａにおけるピーク電圧は3.0V
に、その谷電圧は2.5Vとなる。従って、コンパレータ18
は、接続点ａの電圧がピーク電圧3.0Vにあるときに、du
ty比が100％の波形の制御信号を生成し、接続点ａの電
圧が谷電圧2.5Vのときに、duty比が50％となる波形の制
御信号を出力する。この場合、接続点ａの電位は、電源
電圧の半波の期間（交流電源１の周波数を50Hzとしたと
きは10ms）に3.0V〜2.5Vの範囲内で変化しているので、
この半波の期間内に、100％〜50％の範囲内で、コンパ
レータ18が出力する制御信号（それはオンレベルとオフ
レベルとの間を発振器17の発振出力と同じ周波数で変動
する）のduty比が変わる。その結果、制御信号のduty比
の変動に応じて、スイッチング素子７のオン時間及びオ
フ時間の比率も変わる。
このように、重負荷時には、スイッチング素子７をオ
ン動作させる期間を長く設定しており、これによりリア
クトル６に貯えられるエネルギーを大きくして、そのエ
ネルギーをスイッチング素子７のオフ期間中に出力側へ
と放出することにより、負荷キャパシタ11の充電圧を大
きくしている。この動作によって、重負荷時において、
出力電圧を一定に制御する。
ン動作させる期間を長く設定しており、これによりリア
クトル６に貯えられるエネルギーを大きくして、そのエ
ネルギーをスイッチング素子７のオフ期間中に出力側へ
と放出することにより、負荷キャパシタ11の充電圧を大
きくしている。この動作によって、重負荷時において、
出力電圧を一定に制御する。
他方、図３（Ｃ）は、軽負荷時或いは無負荷時の接続
点ａの電圧波形を示す図である。ここでも、発振器17の
出力波形は、図３（Ａ）に示す通りである。この場合に
は、接続点ａの電圧波形における谷電圧及びピーク電圧
は、共に2.0Vよりも僅かだけ大きい値を示している。こ
れは、次の理由による。即ち、直流出力電圧がその設定
値にまで昇圧して負荷10が重負荷状態から無負荷又は軽
負荷の状態に移行すると、電圧増幅器14の出力は0Vを示
し、従って、掛算器15は、その出力が極力小さくなるよ
うに動作し、その結果、電流増幅器16は、接続点ａの電
圧が発振器17の三角波の谷電圧2.0Vに極力近づいた値と
なるようなレベル（それは1.4V近傍の値）の出力信号を
出力することによる。その結果、コンパレータ18は直流
出力電圧が一定となるように動作する。しかし、完全に
制御信号のduty比が０％になることはなく、それは最小
のduty比となって、この最小のduty比でコンパレータ18
がオン，オフ動作を行い、制御信号を出力する。これに
応答して、スイッチング素子７がオン，オフ動作をする
ので、僅かな電流が負荷10及び負荷キャパシタ11に供給
されることとなる。そして、その電流値が、負荷10が軽
負荷時、或いは無負荷時に要求する電流値以上であれ
ば、その差の余った電流が負荷キャパシタ11を充電し続
け、出力電圧vOは徐々に上昇していく。この昇圧によ
り、出力電圧は負荷電圧を一定に制御しうるレベル値を
越えて、上昇していく。もし、この昇圧状態を放置して
おくならば、いつまでも出力電圧は上昇し続けるため、
やがては出力電圧vOは負荷キャパシタ11の耐圧を越える
こととなり、負荷キャパシタ11の性能が劣化してしまう
という問題点が発生する。このために、図14の従来回路
では、既述した通り、出力電圧が過電圧であるものと設
定されたレベル以上になれば、それを検出し、外部では
その異常を判定して、外部からの起動停止指令によりア
クティブフィルタ及びその制御回路を完全にオフ状態に
することで、上記問題点の発生を未然に防止している。
点ａの電圧波形を示す図である。ここでも、発振器17の
出力波形は、図３（Ａ）に示す通りである。この場合に
は、接続点ａの電圧波形における谷電圧及びピーク電圧
は、共に2.0Vよりも僅かだけ大きい値を示している。こ
れは、次の理由による。即ち、直流出力電圧がその設定
値にまで昇圧して負荷10が重負荷状態から無負荷又は軽
負荷の状態に移行すると、電圧増幅器14の出力は0Vを示
し、従って、掛算器15は、その出力が極力小さくなるよ
うに動作し、その結果、電流増幅器16は、接続点ａの電
圧が発振器17の三角波の谷電圧2.0Vに極力近づいた値と
なるようなレベル（それは1.4V近傍の値）の出力信号を
出力することによる。その結果、コンパレータ18は直流
出力電圧が一定となるように動作する。しかし、完全に
制御信号のduty比が０％になることはなく、それは最小
のduty比となって、この最小のduty比でコンパレータ18
がオン，オフ動作を行い、制御信号を出力する。これに
応答して、スイッチング素子７がオン，オフ動作をする
ので、僅かな電流が負荷10及び負荷キャパシタ11に供給
されることとなる。そして、その電流値が、負荷10が軽
負荷時、或いは無負荷時に要求する電流値以上であれ
ば、その差の余った電流が負荷キャパシタ11を充電し続
け、出力電圧vOは徐々に上昇していく。この昇圧によ
り、出力電圧は負荷電圧を一定に制御しうるレベル値を
越えて、上昇していく。もし、この昇圧状態を放置して
おくならば、いつまでも出力電圧は上昇し続けるため、
やがては出力電圧vOは負荷キャパシタ11の耐圧を越える
こととなり、負荷キャパシタ11の性能が劣化してしまう
という問題点が発生する。このために、図14の従来回路
では、既述した通り、出力電圧が過電圧であるものと設
定されたレベル以上になれば、それを検出し、外部では
その異常を判定して、外部からの起動停止指令によりア
クティブフィルタ及びその制御回路を完全にオフ状態に
することで、上記問題点の発生を未然に防止している。
上述した機能は、あくまでも異常動作に対する保護機
能である。しかし、負荷10が軽負荷或いは無負荷の状態
になることは、実際上、十分有り得るものと考えねばな
らない。例えば、負荷10が家庭用エアコン用のインバー
タであるものと仮定すると、エアコンは、その制御する
室内温度が設定温度よりも下がり過ぎた場合等において
は、コンプレッサーを停止して無負荷状態とし、室温を
上げる動作を行なう。そして、かかる動作は度々発生す
るのである。従って、この度々発生する現象をその都度
異常と判定することには大いに問題がある。負荷が軽負
荷、或いは無負荷の状態になったとしても、アクティブ
フィルタの出力電圧を常に一定に制御することが望まれ
る。
能である。しかし、負荷10が軽負荷或いは無負荷の状態
になることは、実際上、十分有り得るものと考えねばな
らない。例えば、負荷10が家庭用エアコン用のインバー
タであるものと仮定すると、エアコンは、その制御する
室内温度が設定温度よりも下がり過ぎた場合等において
は、コンプレッサーを停止して無負荷状態とし、室温を
上げる動作を行なう。そして、かかる動作は度々発生す
るのである。従って、この度々発生する現象をその都度
異常と判定することには大いに問題がある。負荷が軽負
荷、或いは無負荷の状態になったとしても、アクティブ
フィルタの出力電圧を常に一定に制御することが望まれ
る。
以上述べたように、負荷10が軽負荷或いは無負荷状態
になることは、しばしば生じる。ところが、従来の技術
では、その度に、異常状態と判定してアクティブフィル
タを完全に停止させているのである。これは、制御方式
としては非常に使いづらいものと言える。
になることは、しばしば生じる。ところが、従来の技術
では、その度に、異常状態と判定してアクティブフィル
タを完全に停止させているのである。これは、制御方式
としては非常に使いづらいものと言える。
図15のタイミングチャートは、図14に示した従来回路
の各部の動作をreviewした結果、得られた波形を示して
いる。同図15中、（ａ）の記号viは交流電源１の電圧波
形を示す。又、図15（ｂ）のiiは交流電源１より流れる
電流波形を示す。この交流電流iiを全波整流して得られ
た波形は、電流検知器12において電圧として表わされ
る。図15（ｃ）の記号vOは、アクティブフィルタ出力端
子間の出力電圧波形を示す。図15（ｆ）の記号ON/OFFは
起動スイッチ22のオン，オフ動作を示し、図14のｂ点に
おける電圧波形を図15（ｄ）に電圧Vbとして示す。図15
（ｇ）の記号VOUTは電圧増幅器14の出力波形を示し、図
15（ｈ）の記号AOUTは電流増幅器16の出力波形を示す。
の各部の動作をreviewした結果、得られた波形を示して
いる。同図15中、（ａ）の記号viは交流電源１の電圧波
形を示す。又、図15（ｂ）のiiは交流電源１より流れる
電流波形を示す。この交流電流iiを全波整流して得られ
た波形は、電流検知器12において電圧として表わされ
る。図15（ｃ）の記号vOは、アクティブフィルタ出力端
子間の出力電圧波形を示す。図15（ｆ）の記号ON/OFFは
起動スイッチ22のオン，オフ動作を示し、図14のｂ点に
おける電圧波形を図15（ｄ）に電圧Vbとして示す。図15
（ｇ）の記号VOUTは電圧増幅器14の出力波形を示し、図
15（ｈ）の記号AOUTは電流増幅器16の出力波形を示す。
同図15に示す通り、時間t1において起動スイッチ22が
オン状態へと動作すると、ソフトスタート直流電源23が
ダイオード27側に接続され、図15（ｄ）に示すように接
続点ｂの電位Vbは上昇し、それに応じて定電流源26側か
らダイオード28側へと電流が流れ込み、コンパレータ18
及びゲートドライバ19はその駆動を開始し、スイッチン
グ素子７がオンする。当初、負荷キャパシタ11には、交
流電源１の電源電圧の尖頭値に相当する電圧が充電され
ている。そこで、電圧設定器13の電圧設定値が、この交
流電源１の電源電圧の尖頭値よりも十分高い場合には、
コンパレータ18は、duty比が100％近くとなるような波
形の制御信号を出力して、スイッチング素子７をオンす
る。その結果、大きな交流電流が流れ、負荷キャパシタ
11は急速に充電される。
オン状態へと動作すると、ソフトスタート直流電源23が
ダイオード27側に接続され、図15（ｄ）に示すように接
続点ｂの電位Vbは上昇し、それに応じて定電流源26側か
らダイオード28側へと電流が流れ込み、コンパレータ18
及びゲートドライバ19はその駆動を開始し、スイッチン
グ素子７がオンする。当初、負荷キャパシタ11には、交
流電源１の電源電圧の尖頭値に相当する電圧が充電され
ている。そこで、電圧設定器13の電圧設定値が、この交
流電源１の電源電圧の尖頭値よりも十分高い場合には、
コンパレータ18は、duty比が100％近くとなるような波
形の制御信号を出力して、スイッチング素子７をオンす
る。その結果、大きな交流電流が流れ、負荷キャパシタ
11は急速に充電される。
そして、時間t2において負荷キャパシタ11の充電電圧
が上記電圧設定値に達すると、本制御回路200Pの負帰還
制御によって、交流電源電流iiの値は、大きな電流値か
ら、負荷10が要求する電流値にまで急速に減衰する。こ
のとき、負荷10が軽負荷状態、或いは無負荷状態の場合
には、この交流電源電流は、極小となるように絞られた
値（重負荷時の電流の５％〜10％程度以下）に制御さ
れ、電圧増幅器14の出力VOUTは最大の電圧から0Vに向か
って降下する。
が上記電圧設定値に達すると、本制御回路200Pの負帰還
制御によって、交流電源電流iiの値は、大きな電流値か
ら、負荷10が要求する電流値にまで急速に減衰する。こ
のとき、負荷10が軽負荷状態、或いは無負荷状態の場合
には、この交流電源電流は、極小となるように絞られた
値（重負荷時の電流の５％〜10％程度以下）に制御さ
れ、電圧増幅器14の出力VOUTは最大の電圧から0Vに向か
って降下する。
ここでは、ｂ点の電位Ｖｂは、約3.0V（厳密には3.0V
−0.6V）を最大値とする交流波形を示す。又、電流増幅
器16の出力電圧AOUTは、接続点ａの電位よりもダイオー
ド28の順方向降下電圧分（0.6V）だけ低い約2.4Vをピー
ク電圧とする交流波形を示す。しかし、時刻t2で出力電
圧vOがその電圧設定値に達するので、電圧VOUTは0Vに近
い値になる結果、電圧AOUTは、約1.4Vをその谷電圧とす
る、交流全波整流波形と相似した波形の電圧値へと移行
して、電流増幅器16はスイッチング素子７のオン時間を
できる限り小さくさせる動作を行なう。その結果、アク
ティブフィルタの出力端子へ流れる電流は小さくなり、
既述した理由により負荷キャパシタ11の電圧は徐々に上
昇していく。
−0.6V）を最大値とする交流波形を示す。又、電流増幅
器16の出力電圧AOUTは、接続点ａの電位よりもダイオー
ド28の順方向降下電圧分（0.6V）だけ低い約2.4Vをピー
ク電圧とする交流波形を示す。しかし、時刻t2で出力電
圧vOがその電圧設定値に達するので、電圧VOUTは0Vに近
い値になる結果、電圧AOUTは、約1.4Vをその谷電圧とす
る、交流全波整流波形と相似した波形の電圧値へと移行
して、電流増幅器16はスイッチング素子７のオン時間を
できる限り小さくさせる動作を行なう。その結果、アク
ティブフィルタの出力端子へ流れる電流は小さくなり、
既述した理由により負荷キャパシタ11の電圧は徐々に上
昇していく。
時間t3で出力電圧が過電圧として設定された電圧に達
すると、ヒステリシスコンパレータ20が動作し、フリッ
プフロップ21が動作して検出信号F0を外部へ出力する。
この検出信号F0の出力によって、外部のマイクロコンピ
ュータは、異常が発生したものと判断し、起動スイッチ
22をオフさせるように起動停止指令信号OFFを出力し、
ｂ点電位Vbをグランド電位とする。これにより、スイッ
チング素子７の動作は停止し、出力電圧vOの上昇はスト
ップする。その後、負荷キャパシタ11の放電によって、
出力電圧vOは徐々に減少していく。
すると、ヒステリシスコンパレータ20が動作し、フリッ
プフロップ21が動作して検出信号F0を外部へ出力する。
この検出信号F0の出力によって、外部のマイクロコンピ
ュータは、異常が発生したものと判断し、起動スイッチ
22をオフさせるように起動停止指令信号OFFを出力し、
ｂ点電位Vbをグランド電位とする。これにより、スイッ
チング素子７の動作は停止し、出力電圧vOの上昇はスト
ップする。その後、負荷キャパシタ11の放電によって、
出力電圧vOは徐々に減少していく。
時間t5で、出力電圧vOがヒステリシスコンパレータ20
のリセット電圧にまで到達すると、同コンパレータ20は
リセットされ、その後、外部のマイクロコンピュータが
再び起動指令信号ONを起動スイッチ22に出力して同スイ
ッチ22を再投入すると、再び主回路100はアクティブフ
ィルタ動作を行なう。
のリセット電圧にまで到達すると、同コンパレータ20は
リセットされ、その後、外部のマイクロコンピュータが
再び起動指令信号ONを起動スイッチ22に出力して同スイ
ッチ22を再投入すると、再び主回路100はアクティブフ
ィルタ動作を行なう。
しかし、この場合、時間t3〜t5の間に、出力電圧AOUT
が当初の最大レベルへ向けて上昇しており、即ち、コン
パレータ18の出力が約100％のduty比の波形となる条件
以上に出力電圧AOUTが上昇しておれば、起動スイッチ22
の再投入時（時間t5）にスイッチング素子７には再び大
きな交流電流iiが流れる。この時、負荷10が軽い状態に
あると、残余の大きな電流が負荷キャパシタ11を急速に
充電し、時間t6において出力電圧vOは再び過電圧設定値
をオーバーすることとなるので、ヒステリシスコンパレ
ータ20は即動作する。その結果、フリップフロップ21よ
り検出信号F0が再び出力され、外部のマイクロコンピュ
ータでは、これを異常発生として検知し、再び起動スイ
ッチ22を制御して点ｂの電位Vbを強制的にグランド電位
に降圧させるので、再びアクティブフィルタ100は異常
発生として停止する。この間（時間t5〜t6）、上記の過
大電流が突入電流としてリアクトル６に流れて、リアク
トル６が異音を発生する原因ともなる。
が当初の最大レベルへ向けて上昇しており、即ち、コン
パレータ18の出力が約100％のduty比の波形となる条件
以上に出力電圧AOUTが上昇しておれば、起動スイッチ22
の再投入時（時間t5）にスイッチング素子７には再び大
きな交流電流iiが流れる。この時、負荷10が軽い状態に
あると、残余の大きな電流が負荷キャパシタ11を急速に
充電し、時間t6において出力電圧vOは再び過電圧設定値
をオーバーすることとなるので、ヒステリシスコンパレ
ータ20は即動作する。その結果、フリップフロップ21よ
り検出信号F0が再び出力され、外部のマイクロコンピュ
ータでは、これを異常発生として検知し、再び起動スイ
ッチ22を制御して点ｂの電位Vbを強制的にグランド電位
に降圧させるので、再びアクティブフィルタ100は異常
発生として停止する。この間（時間t5〜t6）、上記の過
大電流が突入電流としてリアクトル６に流れて、リアク
トル６が異音を発生する原因ともなる。
この一連の動作は負荷キャパシタ11を過電圧より即座
に保護する働きをするが、この動作の度にアクティブフ
ィルタ100とその制御回路200Pとがそれらの動作を停止
してしまい、再起動の手順が必要となり、その再起動を
行う毎に、即座に過電圧状態の発生が起こる。
に保護する働きをするが、この動作の度にアクティブフ
ィルタ100とその制御回路200Pとがそれらの動作を停止
してしまい、再起動の手順が必要となり、その再起動を
行う毎に、即座に過電圧状態の発生が起こる。
しかも、この現象はある周期で発生するので、異音と
して大きく認識され、製品としては、問題は大きい。
して大きく認識され、製品としては、問題は大きい。
上述した問題点は、次に述べる問題点も加わって、よ
り深刻となる。
り深刻となる。
即ち、アクティブフィルタの直流出力電圧としては、
固定電圧制御が要求されることもあるが、それを可変電
圧制御することによって、アクティブフィルタの負荷と
なるインバータをPAM制御（Pulse Amplitude Modulatio
n）することが要求されるようになってきている。何故
ならば、PAM制御することによって、アクティブフィル
タと上記インバータとインバータの負荷モータとを含む
制御システム全体の効率を格段に改善することが可能と
なってきたからである。そのため、アクティブフィル
タに対しては、その直流出力電圧を外部から自由に可変
設定できる機能を具備することが要求されるに至ってい
る。しかも、前述したように、設定電圧を変えても、
軽負荷或いは無負荷から定格負荷までの全負荷領域にわ
たって、設定電圧を所定の範囲内に一定制御できること
も、強く要求されるに至っている。
固定電圧制御が要求されることもあるが、それを可変電
圧制御することによって、アクティブフィルタの負荷と
なるインバータをPAM制御（Pulse Amplitude Modulatio
n）することが要求されるようになってきている。何故
ならば、PAM制御することによって、アクティブフィル
タと上記インバータとインバータの負荷モータとを含む
制御システム全体の効率を格段に改善することが可能と
なってきたからである。そのため、アクティブフィル
タに対しては、その直流出力電圧を外部から自由に可変
設定できる機能を具備することが要求されるに至ってい
る。しかも、前述したように、設定電圧を変えても、
軽負荷或いは無負荷から定格負荷までの全負荷領域にわ
たって、設定電圧を所定の範囲内に一定制御できること
も、強く要求されるに至っている。
ところが、上述した従来のアクティブフィルタシステ
ムでは、出力電圧が固定値の場合ですら、負荷が軽負荷
又は無負荷の状態に移ったときには上記問題点を発生さ
せることなく出力電圧を一定範囲に制御することができ
ないのである。即ち、上記問題点を発生させることな
く、上記要求，を満足することは到底不可能な状態
にあるのが、現実である。
ムでは、出力電圧が固定値の場合ですら、負荷が軽負荷
又は無負荷の状態に移ったときには上記問題点を発生さ
せることなく出力電圧を一定範囲に制御することができ
ないのである。即ち、上記問題点を発生させることな
く、上記要求，を満足することは到底不可能な状態
にあるのが、現実である。
以上述べた従来回路の問題点を要約すると、次の通り
となる。
となる。
（第１の問題点） 先ず第１に、過電圧設定値を越える出力電圧の検出
後、アクティブフィルタ動作を停止して出力電圧を一定
範囲内に制御する点は良いとしても、そのために、上記
検出結果を以て異常状態の発生と捉え、その度に制御回
路の停止及び起動を外部より指示している点は、制御性
の観点からみた場合、本アクティブフィルタのユーザに
とって大変使いづらいものであるという問題点がある。
出力電圧が過電圧設定値のレベルにまで昇圧するという
現象は、負荷が重負荷条件から軽負荷又は無負荷の条件
に移行した場合を考えるならば、頻発するものと考えな
ければならず、それをシステムの停止へと結びつく「異
常事態の発生」として認識する必然性があるのか否かが
問われなければならない。その意味で発想の転換が求め
られているのである。
後、アクティブフィルタ動作を停止して出力電圧を一定
範囲内に制御する点は良いとしても、そのために、上記
検出結果を以て異常状態の発生と捉え、その度に制御回
路の停止及び起動を外部より指示している点は、制御性
の観点からみた場合、本アクティブフィルタのユーザに
とって大変使いづらいものであるという問題点がある。
出力電圧が過電圧設定値のレベルにまで昇圧するという
現象は、負荷が重負荷条件から軽負荷又は無負荷の条件
に移行した場合を考えるならば、頻発するものと考えな
ければならず、それをシステムの停止へと結びつく「異
常事態の発生」として認識する必然性があるのか否かが
問われなければならない。その意味で発想の転換が求め
られているのである。
（第２の問題点） 第２は、上記第１の問題点に起因したものである。即
ち、従来技術は、アクティブフィルタの動作停止後、出
力電圧が降下し、それが設定リセット電圧にまで達する
と、それを検出して、アクティブフィルタを再起動させ
ているが、その時に、過大な電流が流れるという問題点
を指摘することができる。そのため、リアクトルにおい
て異音が発生する。しかも、再起動後、まもなく再び過
電圧状態に陥り、再び起動を停止せざるを得ないとい
う、悪循環に陥ってしまうのである。
ち、従来技術は、アクティブフィルタの動作停止後、出
力電圧が降下し、それが設定リセット電圧にまで達する
と、それを検出して、アクティブフィルタを再起動させ
ているが、その時に、過大な電流が流れるという問題点
を指摘することができる。そのため、リアクトルにおい
て異音が発生する。しかも、再起動後、まもなく再び過
電圧状態に陥り、再び起動を停止せざるを得ないとい
う、悪循環に陥ってしまうのである。
（第３の問題点） 負荷キャパシタを過電圧から保護するという意味にお
いて、保護設定値は固定された電圧でよいが、一方で
は、負荷側のPAM制御の実現という要望を満足させるた
めには、アクティブフィルタの直流出力電圧を自由に設
定可能に制御できることが求められている。
いて、保護設定値は固定された電圧でよいが、一方で
は、負荷側のPAM制御の実現という要望を満足させるた
めには、アクティブフィルタの直流出力電圧を自由に設
定可能に制御できることが求められている。
そこで、図14に示した従来の回路で以てかかる要求を
実現できるかを考えてみよう。例えば、過電圧保護設定
値を固定値の400Vとし、アクティブフィルタの直流出力
電圧を図14の回路13の設定値を変えることで200V〜380V
の範囲内で自由に制御できるものと、仮定的に考える。
この場合において、一例として、出力電圧を200Vに選定
した場合、負荷が定格負荷から軽負荷ないし無負荷へと
急変すると、直流出力電圧は200Vから400Vへと上昇して
過電圧が検出される。この場合、出力電圧の制御範囲は
200Vである。他の例として、直流出力電圧の設定値が30
0Vの場合には、直流出力電圧は300Vから400Vへと上昇し
て、過電圧が検出される。このときは、直流出力電圧の
制御範囲は100Vである。このような制御は直流出力型一
定制御であるとは、とても言い難い。
実現できるかを考えてみよう。例えば、過電圧保護設定
値を固定値の400Vとし、アクティブフィルタの直流出力
電圧を図14の回路13の設定値を変えることで200V〜380V
の範囲内で自由に制御できるものと、仮定的に考える。
この場合において、一例として、出力電圧を200Vに選定
した場合、負荷が定格負荷から軽負荷ないし無負荷へと
急変すると、直流出力電圧は200Vから400Vへと上昇して
過電圧が検出される。この場合、出力電圧の制御範囲は
200Vである。他の例として、直流出力電圧の設定値が30
0Vの場合には、直流出力電圧は300Vから400Vへと上昇し
て、過電圧が検出される。このときは、直流出力電圧の
制御範囲は100Vである。このような制御は直流出力型一
定制御であるとは、とても言い難い。
このように、従来の技術を以てしては、第３の問題点
をも解決することができないのである。
をも解決することができないのである。
発明の開示 本発明は、従来回路が有している上記問題点を解決す
べくなされたものである。即ち、本発明の目的とすると
ころは、以下の点に要約される。
べくなされたものである。即ち、本発明の目的とすると
ころは、以下の点に要約される。
1. 先ず第１の目的は、アクティブフィルタの起動・停
止のみを自動的に行なわさせて直流出力電圧を一定に制
御可能とし、外部からの起動・停止の制御を不要とする
点にある。
止のみを自動的に行なわさせて直流出力電圧を一定に制
御可能とし、外部からの起動・停止の制御を不要とする
点にある。
即ち、本発明は、負荷が急変し、軽負荷或いは無負荷
状態になった場合に、直流出力電圧の上昇をある電圧以
内に抑えるために、アクティブフィルタ自体の動作のみ
を自動的に停止させ、負荷キャパシタの充電圧の放電に
よって、直流出力電圧が一定の制御電圧（リセットレベ
ル）にまで降下すると、再び正常なアクティブフィルタ
動作を自動的に行なわせようとするものである。
状態になった場合に、直流出力電圧の上昇をある電圧以
内に抑えるために、アクティブフィルタ自体の動作のみ
を自動的に停止させ、負荷キャパシタの充電圧の放電に
よって、直流出力電圧が一定の制御電圧（リセットレベ
ル）にまで降下すると、再び正常なアクティブフィルタ
動作を自動的に行なわせようとするものである。
2. その第２は、アクティブフィルタ動作の再起動時
に、過大な電流を発生させることなく、直流出力電圧を
一定範囲内に安定的に制御可能とすることにある。これ
により、本発明は、異音の発生を防止しようとするもの
である。
に、過大な電流を発生させることなく、直流出力電圧を
一定範囲内に安定的に制御可能とすることにある。これ
により、本発明は、異音の発生を防止しようとするもの
である。
3. 第３の目的は、アクティブフィルタシステムを上記
目的1.2を満足させつつPAM制御に対応可能とすることに
ある。即ち、本発明は、アクティブフィルタの直流出力
電圧設定値の変更に追随して、その設定値より一定の電
圧だけ高いトリップ電圧においてアクティブフィルタの
動作のみを停止させ、かつ、その設定値より一定のレベ
ルだけ高いリセット電圧においてアクティブフィルタの
動作のみを再起動させて、直流出力電圧の変動量を、そ
の設定値の変更に拘わらず、ほぼ一定範囲内に制御する
ことにある。
目的1.2を満足させつつPAM制御に対応可能とすることに
ある。即ち、本発明は、アクティブフィルタの直流出力
電圧設定値の変更に追随して、その設定値より一定の電
圧だけ高いトリップ電圧においてアクティブフィルタの
動作のみを停止させ、かつ、その設定値より一定のレベ
ルだけ高いリセット電圧においてアクティブフィルタの
動作のみを再起動させて、直流出力電圧の変動量を、そ
の設定値の変更に拘わらず、ほぼ一定範囲内に制御する
ことにある。
4. 更に第４の目的は、上記第３の目的に関して、直流
出力電圧の制御範囲をより狭くして、より一層の安定動
作を行う、PAM制御対応のアクティブフィルタないしそ
のシステムを実現することにある。
出力電圧の制御範囲をより狭くして、より一層の安定動
作を行う、PAM制御対応のアクティブフィルタないしそ
のシステムを実現することにある。
5. 第５の目的は、上記第１〜第４の目的を満足するア
クティブフィルタないしそのシステムを三相交流の場合
にも適用可能とすることにある。
クティブフィルタないしそのシステムを三相交流の場合
にも適用可能とすることにある。
上記第１目的を達成するため、本発明は、以下の第１
局面ないし第16局面として実現される。
局面ないし第16局面として実現される。
又、上記第２目的を達成するのが、以下の本発明の第
１局面ないし第４局面及び第10局面ないし第16局面であ
る。
１局面ないし第４局面及び第10局面ないし第16局面であ
る。
更に、上記第３目的を達するのが、第３局面，第４局
面，第11局面，第12局面，第15局面，第16局面である。
面，第11局面，第12局面，第15局面，第16局面である。
更に、上記第４目的を達成するのが、第４局面，第12
局面及び第16局面であり、第５目的は、第６局面で実現
される。
局面及び第16局面であり、第５目的は、第６局面で実現
される。
本発明の着眼点は、図14に示した従来回路の場合に
は、図15において検討したように、時間t3以降におい
て、電流増幅器の出力電圧AOUTが徐々に上昇し、再起動
時の時間t5においては、コンパレータの出力波形が最大
duty100％となるようなレベルにまで、出力電圧AOUTが
上昇してしまうのを容認している点にある。かかる点が
上述した従来技術の問題点の根源になっているものと、
本願発明者は考える。そこで、本発明は、次の各局面を
採用することで、この点の克服を実現して上記第１〜第
４目的を達成している。
は、図15において検討したように、時間t3以降におい
て、電流増幅器の出力電圧AOUTが徐々に上昇し、再起動
時の時間t5においては、コンパレータの出力波形が最大
duty100％となるようなレベルにまで、出力電圧AOUTが
上昇してしまうのを容認している点にある。かかる点が
上述した従来技術の問題点の根源になっているものと、
本願発明者は考える。そこで、本発明は、次の各局面を
採用することで、この点の克服を実現して上記第１〜第
４目的を達成している。
先ず、この発明の第１局面では、アクティブフィルタ
システムにおいて、電源と、前記電源の電源電圧を入力
する入力信号線と、負荷と、その入力端が前記入力信号
線に接続され、その出力端が前記負荷に接続されてお
り、前記電源電圧を直流電圧に変換して前記直流電圧を
出力電圧として出力する主回路とを備え、前記主回路
は、前記入力信号線に接続された全波整流回路と、前記
全波整流回路の第１出力端にその第１端が接続されたリ
アクトルと、前記リアクトルの第２端にそのアノード電
極が接続され、そのカソード電極が前記出力回路の前記
出力端に接続された整流ダイオードと、前記主回路の前
記出力端にその第１端が接続され、その第２端が接地さ
れた負荷キャパシタと、その第１主電極が前記リアクト
ルの前記第２端に接続され、その第２主電極が前記負荷
キャパシタの前記第２端に接続され、その制御電極に印
加された制御電圧がオンレベルのときにはオン動作を行
い、前記制御電圧がオフレベルのときにはオフ動作を行
う、スイッチング素子と、前記スイッチング素子の前記
第２主電極にその第１端が接続され、前記全波整流回路
の第２出力端にその第２端が接続される電流検出抵抗と
を備えており、前記出力電圧を与える信号を受信して、
前記出力電圧と当該出力電圧の設定値よりも所定のレベ
ルだけ高い過電圧レベルとの比較処理を実行し、前記出
力電圧が前記過電圧レベルにまで昇圧するときに過電圧
検出信号をその出力端より出力する過電圧検出回路と、
主回路の前記出力端に接続された第１入力端と、前記過
電圧検出回路の前記出力端に接続された第２入力端とを
備え、前記過電圧検出信号が入力していないときには前
記出力電圧の負帰還に基いて前記スイッチング素子の前
記制御電圧のduty比を制御する一方、前記過電圧検出信
号が入力するときには、前記制御電圧の前記duty比を０
％に制御して前記スイッチング素子を強制的にオフ状態
にする、負帰還制御回路とを更に備える。
システムにおいて、電源と、前記電源の電源電圧を入力
する入力信号線と、負荷と、その入力端が前記入力信号
線に接続され、その出力端が前記負荷に接続されてお
り、前記電源電圧を直流電圧に変換して前記直流電圧を
出力電圧として出力する主回路とを備え、前記主回路
は、前記入力信号線に接続された全波整流回路と、前記
全波整流回路の第１出力端にその第１端が接続されたリ
アクトルと、前記リアクトルの第２端にそのアノード電
極が接続され、そのカソード電極が前記出力回路の前記
出力端に接続された整流ダイオードと、前記主回路の前
記出力端にその第１端が接続され、その第２端が接地さ
れた負荷キャパシタと、その第１主電極が前記リアクト
ルの前記第２端に接続され、その第２主電極が前記負荷
キャパシタの前記第２端に接続され、その制御電極に印
加された制御電圧がオンレベルのときにはオン動作を行
い、前記制御電圧がオフレベルのときにはオフ動作を行
う、スイッチング素子と、前記スイッチング素子の前記
第２主電極にその第１端が接続され、前記全波整流回路
の第２出力端にその第２端が接続される電流検出抵抗と
を備えており、前記出力電圧を与える信号を受信して、
前記出力電圧と当該出力電圧の設定値よりも所定のレベ
ルだけ高い過電圧レベルとの比較処理を実行し、前記出
力電圧が前記過電圧レベルにまで昇圧するときに過電圧
検出信号をその出力端より出力する過電圧検出回路と、
主回路の前記出力端に接続された第１入力端と、前記過
電圧検出回路の前記出力端に接続された第２入力端とを
備え、前記過電圧検出信号が入力していないときには前
記出力電圧の負帰還に基いて前記スイッチング素子の前
記制御電圧のduty比を制御する一方、前記過電圧検出信
号が入力するときには、前記制御電圧の前記duty比を０
％に制御して前記スイッチング素子を強制的にオフ状態
にする、負帰還制御回路とを更に備える。
第１局面によれば、新たな過電圧検出回路及び新たな
負帰還制御回路を設けたので、特に負荷が定格条件から
軽負荷ないしは無負荷の条件に移行したときに、外部か
らの起動停止指令を受ける必要性なく、自動的にスイッ
チング素子をオフ動作させて、アクティブフィルタ動作
のみの停止を行うことができるという、顕著な作用・効
果を奏する。
負帰還制御回路を設けたので、特に負荷が定格条件から
軽負荷ないしは無負荷の条件に移行したときに、外部か
らの起動停止指令を受ける必要性なく、自動的にスイッ
チング素子をオフ動作させて、アクティブフィルタ動作
のみの停止を行うことができるという、顕著な作用・効
果を奏する。
即ち、かかる場合には、出力電圧は、負荷キャパシタ
の性能を劣化させうる過電圧レベルへ向けて上昇する。
このとき、過電圧検出回路は受信した出力電圧に相当す
る信号と予め定められた過電圧レベルに相当する基準電
圧との比較を行って出力電圧の上昇を監視しており、出
力電圧が過電圧レベルに達したことを検出して過電圧検
出信号を負帰還制御回路へ出力する。これを受ける負帰
還制御回路はオン動作状態にあり、上記過電圧検出信号
の入力に応じて制御信号の波形のduty比を０％に制御
し、当該duty比が０％の制御信号をスイッチング素子の
制御電極に印加する。これにより、スイッチング素子は
オフ動作となり、主回路はアクティブフィルタ動作を停
止し、出力電圧は、それ以後は、負荷キャパシタの放電
によって下降する。このとき、負帰還制御回路は常にオ
ン動作状態にある。
の性能を劣化させうる過電圧レベルへ向けて上昇する。
このとき、過電圧検出回路は受信した出力電圧に相当す
る信号と予め定められた過電圧レベルに相当する基準電
圧との比較を行って出力電圧の上昇を監視しており、出
力電圧が過電圧レベルに達したことを検出して過電圧検
出信号を負帰還制御回路へ出力する。これを受ける負帰
還制御回路はオン動作状態にあり、上記過電圧検出信号
の入力に応じて制御信号の波形のduty比を０％に制御
し、当該duty比が０％の制御信号をスイッチング素子の
制御電極に印加する。これにより、スイッチング素子は
オフ動作となり、主回路はアクティブフィルタ動作を停
止し、出力電圧は、それ以後は、負荷キャパシタの放電
によって下降する。このとき、負帰還制御回路は常にオ
ン動作状態にある。
この発明の第１局面では更に、前記過電圧検出回路
は、前記過電圧レベルよりも低いリセットレベルと前記
出力電圧との比較処理を更に実行し、前記過電圧レベル
にまで昇圧した前記出力電圧が前記リセットレベルにま
で降圧するまでは前記過電圧検出信号の出力を維持し続
け、前記出力電圧が前記リセットレベルに到達したとき
に前記過電圧検出信号の前記出力を停止する一方、前記
負帰還制御回路は、前記過電圧検出信号が入力している
間は前記制御電圧の前記duty比を前記０％に制御し続け
ることを特徴とする。
は、前記過電圧レベルよりも低いリセットレベルと前記
出力電圧との比較処理を更に実行し、前記過電圧レベル
にまで昇圧した前記出力電圧が前記リセットレベルにま
で降圧するまでは前記過電圧検出信号の出力を維持し続
け、前記出力電圧が前記リセットレベルに到達したとき
に前記過電圧検出信号の前記出力を停止する一方、前記
負帰還制御回路は、前記過電圧検出信号が入力している
間は前記制御電圧の前記duty比を前記０％に制御し続け
ることを特徴とする。
更に第１局面によれば、外部からの再起動指令の生成
・入力を一切必要とすることなく、システム内部におい
て、出力電圧の設定値への降下に応じてスイッチング素
子を自動的にオン動作へ制御して、主回路のアクティブ
フィルタ動作を自動的に再起動させることができるとい
う効果を奏する。そして、再起動後、再び出力電圧が過
電圧レベルにまで達すると、システム内部において自動
的に主回路のアクティブフィルタ動作のみを再停止させ
ることができる。特に、主回路のアクティブフィルタ動
作の停止から再起動に至る期間中も負帰還制御回路は常
にオン動作状態にあるので、アクティブフィルタ動作の
再起動時に、従来技術では生じていた過大な突入電流は
生じなく、この突入電流に起因したリアクトルでの異音
発生もなくなるという、顕著な効果がある。
・入力を一切必要とすることなく、システム内部におい
て、出力電圧の設定値への降下に応じてスイッチング素
子を自動的にオン動作へ制御して、主回路のアクティブ
フィルタ動作を自動的に再起動させることができるとい
う効果を奏する。そして、再起動後、再び出力電圧が過
電圧レベルにまで達すると、システム内部において自動
的に主回路のアクティブフィルタ動作のみを再停止させ
ることができる。特に、主回路のアクティブフィルタ動
作の停止から再起動に至る期間中も負帰還制御回路は常
にオン動作状態にあるので、アクティブフィルタ動作の
再起動時に、従来技術では生じていた過大な突入電流は
生じなく、この突入電流に起因したリアクトルでの異音
発生もなくなるという、顕著な効果がある。
即ち、出力電圧が過電圧レベルよりも低くリセットレ
ベルよりも高い状態においては、過電圧検出回路は依然
として過電圧検出信号を出力し続けているので、負帰還
制御回路は、duty比が０％の制御信号を出力するよう
に、過電圧検出回路によって制御され続けている。この
ため、主回路はそのアクティブフィルタ動作を停止し続
けている。その後、過電圧検出回路が出力電圧がリセッ
トレベルに達したことを検出すると、この段階で過電圧
検出回路はようやく過電圧検出信号の出力を停止する。
これに応じて、負帰還制御回路は過電圧検出回路による
制御から開放されて本来の負帰還動作に復帰する。そし
て、出力電圧がその設定値に達すると、出力電圧をその
設定値に維持すべく、負帰還制御回路は、制御電圧のdu
ty比を適切な範囲内で制御をするが、軽負荷ないし無負
荷状態にある負荷の駆動に必要な値を差し引いた電流分
が負荷キャパシタを充電するため、出力電圧が過電圧へ
向けて徐々に上昇し、再び一連の動作が繰り返される。
ベルよりも高い状態においては、過電圧検出回路は依然
として過電圧検出信号を出力し続けているので、負帰還
制御回路は、duty比が０％の制御信号を出力するよう
に、過電圧検出回路によって制御され続けている。この
ため、主回路はそのアクティブフィルタ動作を停止し続
けている。その後、過電圧検出回路が出力電圧がリセッ
トレベルに達したことを検出すると、この段階で過電圧
検出回路はようやく過電圧検出信号の出力を停止する。
これに応じて、負帰還制御回路は過電圧検出回路による
制御から開放されて本来の負帰還動作に復帰する。そし
て、出力電圧がその設定値に達すると、出力電圧をその
設定値に維持すべく、負帰還制御回路は、制御電圧のdu
ty比を適切な範囲内で制御をするが、軽負荷ないし無負
荷状態にある負荷の駆動に必要な値を差し引いた電流分
が負荷キャパシタを充電するため、出力電圧が過電圧へ
向けて徐々に上昇し、再び一連の動作が繰り返される。
この発明の第２局面は、第１局面の改良形に属してお
り、前記負帰還制御回路は、前記出力電圧を伝送する第
１信号線と、前記出力電圧の前記設定値を所定の値とし
て与える出力電圧設定値信号を出力する電圧設定回路
と、前記第１信号線の出力端にその負側入力端が接続さ
れ、前記電圧設定回路の出力端にその正側入力端が接続
された第１差動増幅回路と、前記全波整流回路の前記第
１出力端にその一端が接続され、全波整流された電流を
与える全波整流電流信号を伝送する第２信号線と、前記
第１差動増幅回路の出力端及び前記第２信号線の他端に
その入力端が接続され、前記第１差動増幅回路の出力信
号と前記全波整流電流信号との掛算を行う掛算回路と、
前記電流検出抵抗の前記第２端にその一端が接続された
第３信号線と、前記第３信号線の他端にその負側入力端
が接続され、前記掛算回路の出力端にその正側入力端が
接続された第２差動増幅回路と、前記第２差動増幅回路
の出力端にその一端が接続された第４信号線と、第１レ
ベルを谷電圧とし、第２レベルをピーク電圧とする所定
の波形を有する、所定の周波数の信号を発振する発振器
と、前記第４信号線の他端にその第１入力端が接続さ
れ、前記発振器の出力端にその第２入力端が接続され、
前記第４信号線の前記他端に於ける信号が前記第１レベ
ルに等しいときには前記duty比が前記０パーセントの前
記制御電圧を出力し、前記第４信号線の前記他端に於け
る前記信号が前記第２レベルに等しいときには前記duty
比が100％の前記制御電圧を出力し、前記第４信号線の
前記他端に於ける前記信号が前記第１レベルよりも大き
く且つ前記第２レベルよりも小さい範囲内にあるときに
は前記第４信号線の前記他端に於ける前記信号に比例し
て前記duty比を変化させる、比較器と、前記比較器の出
力端にその一端が接続され、前記スイッチング素子の前
記制御電極にその他端が接続された第５信号線と、その
一端が前記過電圧検出回路の前記出力端に接続され、そ
の他端が前記第２差動増幅回路の前記出力端に接続され
た第６信号線とを備え、前記過電圧検出回路は、前記第
４信号線の前記他端に於ける前記信号を前記第１レベル
以下にするような所定のレベルにある前記過電圧検出信
号を出力することを特徴とする。
り、前記負帰還制御回路は、前記出力電圧を伝送する第
１信号線と、前記出力電圧の前記設定値を所定の値とし
て与える出力電圧設定値信号を出力する電圧設定回路
と、前記第１信号線の出力端にその負側入力端が接続さ
れ、前記電圧設定回路の出力端にその正側入力端が接続
された第１差動増幅回路と、前記全波整流回路の前記第
１出力端にその一端が接続され、全波整流された電流を
与える全波整流電流信号を伝送する第２信号線と、前記
第１差動増幅回路の出力端及び前記第２信号線の他端に
その入力端が接続され、前記第１差動増幅回路の出力信
号と前記全波整流電流信号との掛算を行う掛算回路と、
前記電流検出抵抗の前記第２端にその一端が接続された
第３信号線と、前記第３信号線の他端にその負側入力端
が接続され、前記掛算回路の出力端にその正側入力端が
接続された第２差動増幅回路と、前記第２差動増幅回路
の出力端にその一端が接続された第４信号線と、第１レ
ベルを谷電圧とし、第２レベルをピーク電圧とする所定
の波形を有する、所定の周波数の信号を発振する発振器
と、前記第４信号線の他端にその第１入力端が接続さ
れ、前記発振器の出力端にその第２入力端が接続され、
前記第４信号線の前記他端に於ける信号が前記第１レベ
ルに等しいときには前記duty比が前記０パーセントの前
記制御電圧を出力し、前記第４信号線の前記他端に於け
る前記信号が前記第２レベルに等しいときには前記duty
比が100％の前記制御電圧を出力し、前記第４信号線の
前記他端に於ける前記信号が前記第１レベルよりも大き
く且つ前記第２レベルよりも小さい範囲内にあるときに
は前記第４信号線の前記他端に於ける前記信号に比例し
て前記duty比を変化させる、比較器と、前記比較器の出
力端にその一端が接続され、前記スイッチング素子の前
記制御電極にその他端が接続された第５信号線と、その
一端が前記過電圧検出回路の前記出力端に接続され、そ
の他端が前記第２差動増幅回路の前記出力端に接続され
た第６信号線とを備え、前記過電圧検出回路は、前記第
４信号線の前記他端に於ける前記信号を前記第１レベル
以下にするような所定のレベルにある前記過電圧検出信
号を出力することを特徴とする。
この発明の第２局面によれば、過電圧検出回路が出力
する過電圧検出信号は直接に第２差動増幅回路の出力端
に印加されるので、出力電圧が過電圧レベル以下でリセ
ットレベルよりも大の範囲内にある間（出力電圧が降圧
状態にある期間）は、比較器の第１入力端には第１レベ
ル以下の電圧が印加され続けている。このため、比較器
はduty比が０％の制御信号を生成し出力し続けているの
で、主回路内のスイッチング素子はオフ状態を維持して
いる。そして、出力電圧がリセットレベルにまで降下
し、過電圧検出回路が過電圧検出信号の出力を停止する
と、第２差動増幅回路の出力端の電位は第１レベル以下
の電圧から開放され、第１レベル以上に向けて緩やかに
上昇し、負帰還制御回路は本来の負帰還動作を開始す
る。その結果、比較回路の第１入力端に印加される信号
は第１レベルを谷電圧とする信号となり、比較回路はdu
ty比が０％近傍となる制御信号を出力する。
する過電圧検出信号は直接に第２差動増幅回路の出力端
に印加されるので、出力電圧が過電圧レベル以下でリセ
ットレベルよりも大の範囲内にある間（出力電圧が降圧
状態にある期間）は、比較器の第１入力端には第１レベ
ル以下の電圧が印加され続けている。このため、比較器
はduty比が０％の制御信号を生成し出力し続けているの
で、主回路内のスイッチング素子はオフ状態を維持して
いる。そして、出力電圧がリセットレベルにまで降下
し、過電圧検出回路が過電圧検出信号の出力を停止する
と、第２差動増幅回路の出力端の電位は第１レベル以下
の電圧から開放され、第１レベル以上に向けて緩やかに
上昇し、負帰還制御回路は本来の負帰還動作を開始す
る。その結果、比較回路の第１入力端に印加される信号
は第１レベルを谷電圧とする信号となり、比較回路はdu
ty比が０％近傍となる制御信号を出力する。
このように、本局面によれば、主回路のアクティブフ
ィルタ動作の再開時に第２差動増幅回路の出力端の電位
を第１レベル以下の所定電圧より第１レベルへ向けて緩
やかに立ち上げることができるので、アクティブフィル
タ動作の再起動ないし再開時に過大な突入電流の発生を
完全に防止することができる。これにより、主回路が本
来有する、力率改善及び高調波成分抑圧という利点を保
持しつつ、全負荷条件にわたって、出力電圧を一定範囲
内に安定して制御することが可能となる。
ィルタ動作の再開時に第２差動増幅回路の出力端の電位
を第１レベル以下の所定電圧より第１レベルへ向けて緩
やかに立ち上げることができるので、アクティブフィル
タ動作の再起動ないし再開時に過大な突入電流の発生を
完全に防止することができる。これにより、主回路が本
来有する、力率改善及び高調波成分抑圧という利点を保
持しつつ、全負荷条件にわたって、出力電圧を一定範囲
内に安定して制御することが可能となる。
この発明の第３局面は、第１局面の改良形に属する。
即ち、前記負帰還制御回路は、前記主回路の前記出力端
にその一端が接続された第１抵抗と、前記第１抵抗の他
端にその一端が接続された第２抵抗と、前記第２抵抗の
他端に接続され、その直流電源値を可変に設定可能な制
御電源と、前記第１抵抗の前記他端にその負側入力端が
接続され、その正側入力端に一定の基準電圧が印加され
ており、前記第１抵抗の前記他端のレベルと前記基準電
圧とを比較してその差分信号を出力する第１差動増幅回
路と、前記第１差動増幅回路の出力端に第１入力端が接
続され、第３抵抗を介して前記全波整流回路の前記第１
出力端に第２入力端が接続されており、前記第１差動増
幅回路の出力信号と全波整流電流信号との掛算を行う掛
算回路と、前記電流検出抵抗の前記第２端にその負側入
力端が接続され、前記掛算回路の出力端にその正側入力
端が接続された第２差動増幅回路と、前記第２差動増幅
回路の出力端にその一端が接続された第２差動増幅回路
出力信号線と、第１レベルを谷電圧とし、第２レベルを
ピーク電圧とする所定の波形を有し、所定の周波数のク
ロックを発振する発振器と、前記第２差動増幅回路出力
信号線の他端にその第１入力端が接続され、前記発振器
の出力端にその第２入力端が接続されており、前記第２
差動増幅回路出力信号線の前記他端に於ける信号が前記
第１レベルに等しいときには前記duty比が前記０％の前
記制御電圧を出力し、前記第２差動増幅回路出力信号線
の前記他端に於ける前記信号が前記第２レベルに等しい
ときには前記duty比が100％の前記制御電圧を出力し、
前記第２差動増幅回路出力信号線の前記他端に於ける前
記信号が前記第１レベルよりも大きく且つ前記第２レベ
ルよりも小さい範囲内にあるときには前記第２差動増幅
回路出力信号線の前記他端に於ける前記信号に比例して
前記duty比を変化させる、比較器と、前記比較器の出力
端にその一端が接続され、前記スイッチング素子の前記
制御電極にその他端が接続された制御信号出力線と、そ
の一端が前記過電圧検出回路の前記出力端に接続され、
その他端が前記第２差動増幅回路の前記出力端に接続さ
れた過電圧検出信号線とを備え、前記過電圧検出回路
は、その入力端が前記第１抵抗の前記他端に接続されて
おり、前記第２差動増幅回路出力信号線の前記他端に於
ける前記信号を前記第１レベル以下とさせるような所定
レベルにある前記過電圧検出信号を出力することを特徴
とする。
即ち、前記負帰還制御回路は、前記主回路の前記出力端
にその一端が接続された第１抵抗と、前記第１抵抗の他
端にその一端が接続された第２抵抗と、前記第２抵抗の
他端に接続され、その直流電源値を可変に設定可能な制
御電源と、前記第１抵抗の前記他端にその負側入力端が
接続され、その正側入力端に一定の基準電圧が印加され
ており、前記第１抵抗の前記他端のレベルと前記基準電
圧とを比較してその差分信号を出力する第１差動増幅回
路と、前記第１差動増幅回路の出力端に第１入力端が接
続され、第３抵抗を介して前記全波整流回路の前記第１
出力端に第２入力端が接続されており、前記第１差動増
幅回路の出力信号と全波整流電流信号との掛算を行う掛
算回路と、前記電流検出抵抗の前記第２端にその負側入
力端が接続され、前記掛算回路の出力端にその正側入力
端が接続された第２差動増幅回路と、前記第２差動増幅
回路の出力端にその一端が接続された第２差動増幅回路
出力信号線と、第１レベルを谷電圧とし、第２レベルを
ピーク電圧とする所定の波形を有し、所定の周波数のク
ロックを発振する発振器と、前記第２差動増幅回路出力
信号線の他端にその第１入力端が接続され、前記発振器
の出力端にその第２入力端が接続されており、前記第２
差動増幅回路出力信号線の前記他端に於ける信号が前記
第１レベルに等しいときには前記duty比が前記０％の前
記制御電圧を出力し、前記第２差動増幅回路出力信号線
の前記他端に於ける前記信号が前記第２レベルに等しい
ときには前記duty比が100％の前記制御電圧を出力し、
前記第２差動増幅回路出力信号線の前記他端に於ける前
記信号が前記第１レベルよりも大きく且つ前記第２レベ
ルよりも小さい範囲内にあるときには前記第２差動増幅
回路出力信号線の前記他端に於ける前記信号に比例して
前記duty比を変化させる、比較器と、前記比較器の出力
端にその一端が接続され、前記スイッチング素子の前記
制御電極にその他端が接続された制御信号出力線と、そ
の一端が前記過電圧検出回路の前記出力端に接続され、
その他端が前記第２差動増幅回路の前記出力端に接続さ
れた過電圧検出信号線とを備え、前記過電圧検出回路
は、その入力端が前記第１抵抗の前記他端に接続されて
おり、前記第２差動増幅回路出力信号線の前記他端に於
ける前記信号を前記第１レベル以下とさせるような所定
レベルにある前記過電圧検出信号を出力することを特徴
とする。
第３局面によれば、過電圧検出回路は、第１抵抗と
第２抵抗との接続点の電圧と過電圧レベルに相当する基
準電圧との第１比較、及び上記接続点の電圧とリセッ
トレベルに相当する基準電圧との第２比較を行う。しか
も、上記接続点の電圧は、負帰還制御回路による負帰還
動作によって出力電圧が設定値に等しくなるように制御
されている結果として、第１差動増幅回路に印加されて
いる基準電圧と等しくなる。従って、上記接続点の電圧
変動は、出力電圧の変動に相等しいこととなる。という
ことは、過電圧検出回路による上記第１比較は出力電圧
と過電圧レベルとの比較に該当し、上記第２比較は出力
電圧とリセットレベルとの比較に該当している。このた
め、過電圧検出回路における過電圧レベル基準電圧とリ
セットレベル基準電圧とを固定値に定めても、出力電圧
の設定値の変更に拘わらず、過電圧検出回路は、その時
々の出力電圧の設定値について、出力電圧の過電圧状態
の検出と出力電圧のリセットレベルへの降圧とを確実に
検出することができる。
第２抵抗との接続点の電圧と過電圧レベルに相当する基
準電圧との第１比較、及び上記接続点の電圧とリセッ
トレベルに相当する基準電圧との第２比較を行う。しか
も、上記接続点の電圧は、負帰還制御回路による負帰還
動作によって出力電圧が設定値に等しくなるように制御
されている結果として、第１差動増幅回路に印加されて
いる基準電圧と等しくなる。従って、上記接続点の電圧
変動は、出力電圧の変動に相等しいこととなる。という
ことは、過電圧検出回路による上記第１比較は出力電圧
と過電圧レベルとの比較に該当し、上記第２比較は出力
電圧とリセットレベルとの比較に該当している。このた
め、過電圧検出回路における過電圧レベル基準電圧とリ
セットレベル基準電圧とを固定値に定めても、出力電圧
の設定値の変更に拘わらず、過電圧検出回路は、その時
々の出力電圧の設定値について、出力電圧の過電圧状態
の検出と出力電圧のリセットレベルへの降圧とを確実に
検出することができる。
以上により、第３局面では、出力電圧の設定値を自由
に可変することができ、しかも、出力電圧の変更に拘わ
らず、出力電圧の変動量を常に一定範囲内に抑えること
ができ、且つ、その際に、システム内部で自動的にスイ
ッチング素子のみをオン・オフ動作に制御するのみであ
って、過大な突入電流による異音を生じさせることもな
いという、効果が得られる。即ち、本局面のシステムに
おいては、アクティブフィルタの出力電圧を自由に設定
可能な制御方式において、その設定出力電圧の全領域に
わたって、過電圧レベル及びリセットレベルが出力電圧
の設定値に追随して可変とすることができる制御方式で
提供される。これにより、PAM制御に適したアクティブ
フィルタシステムを実現することができる。
に可変することができ、しかも、出力電圧の変更に拘わ
らず、出力電圧の変動量を常に一定範囲内に抑えること
ができ、且つ、その際に、システム内部で自動的にスイ
ッチング素子のみをオン・オフ動作に制御するのみであ
って、過大な突入電流による異音を生じさせることもな
いという、効果が得られる。即ち、本局面のシステムに
おいては、アクティブフィルタの出力電圧を自由に設定
可能な制御方式において、その設定出力電圧の全領域に
わたって、過電圧レベル及びリセットレベルが出力電圧
の設定値に追随して可変とすることができる制御方式で
提供される。これにより、PAM制御に適したアクティブ
フィルタシステムを実現することができる。
この発明の第４局面は、第３局面の改良形に属する。
即ち、前記第１差動増幅回路の前記出力端は第７信号線
を介して前記過電圧検出信号線の前記他端にも接続され
ており、前記過電圧検出信号の前記所定レベルはグラン
ド電位に相当する。
即ち、前記第１差動増幅回路の前記出力端は第７信号線
を介して前記過電圧検出信号線の前記他端にも接続され
ており、前記過電圧検出信号の前記所定レベルはグラン
ド電位に相当する。
第４局面によれば、第１差動増幅回路の出力端の電位
も過電圧検出回路によって制御され、過電圧検出回路が
過電圧検出信号を出力しているときは、第１差動増幅回
路の出力電圧も強制的にグランド電位に設定されること
となり、負帰還制御回路は負帰還動作を実行しえないこ
ととなる。このことは、リセットレベルを出力電圧の設
定値よりも低い値に設定可能とさせる。逆に言えば、出
力電圧の設定値を第１及び第２抵抗で分圧して得られる
電圧が過電圧レベルの動作点とリセットレベルの動作点
との間にあっても、本発明の第３局面が有する効果をそ
のまま発揮させることができ、しかも、出力電圧の設定
値と過電圧レベルとの差をより小さく設定することが可
能となるので、その変動幅の小さい、より一層安定した
出力電圧を生成することができる。
も過電圧検出回路によって制御され、過電圧検出回路が
過電圧検出信号を出力しているときは、第１差動増幅回
路の出力電圧も強制的にグランド電位に設定されること
となり、負帰還制御回路は負帰還動作を実行しえないこ
ととなる。このことは、リセットレベルを出力電圧の設
定値よりも低い値に設定可能とさせる。逆に言えば、出
力電圧の設定値を第１及び第２抵抗で分圧して得られる
電圧が過電圧レベルの動作点とリセットレベルの動作点
との間にあっても、本発明の第３局面が有する効果をそ
のまま発揮させることができ、しかも、出力電圧の設定
値と過電圧レベルとの差をより小さく設定することが可
能となるので、その変動幅の小さい、より一層安定した
出力電圧を生成することができる。
この発明の第５局面は、第１局面における前記電源が
単相交流電源であることを特徴とする。
単相交流電源であることを特徴とする。
本局面によれば、全負荷条件にわたって、出力電圧の
オーバーシュート電圧を生じさせることなく、しかも、
突入電流による異音をも発生させることなく、出力電圧
を安定して一定範囲内に制御可能な、AC−DC変換回路が
得られる。
オーバーシュート電圧を生じさせることなく、しかも、
突入電流による異音をも発生させることなく、出力電圧
を安定して一定範囲内に制御可能な、AC−DC変換回路が
得られる。
この発明の第６局面は、第５局面の改良形であり、前
記電源を第１交流電源に定義し、前記主回路を第１主回
路に定義し、前記第１交流電源に対して120度だけ位相
がシフトした第２交流電源と、前記第１交流電源に対し
て240度だけ位相がシフトした第３交流電源と、前記第
２交流電源の第２交流電源電圧を入力する第２入力信号
線と、前記第３交流電源の第３交流電源電圧を入力する
第３入力信号線と、その入力端が前記第２入力信号線に
接続され、その出力端が前記負荷に接続されており、前
記第２交流電源電圧を第２直流電圧に変換して前記第２
直流電圧を前記出力電圧として出力する第２主回路と、
その入力端が前記第３入力信号線に接続され、その出力
端が前記負荷に接続されており、前記第３交流電源電圧
を第３直流電圧に変換して前記第３直流電圧を前記出力
電圧として出力する第３主回路とを更に備え、前記第２
主回路は、前記第２入力信号線に接続され、その第２出
力端が前記負荷キャパシタの前記第２端に接続された第
２全波整流回路と、前記第２全波整流回路の第１出力端
にその第１端が接続された第２リアクトルと、前記第２
リアクトルの第２端にそのアノード電極が接続され、そ
のカソード電極が前記第２主回路の前記出力端に接続さ
れた第２整流ダイオードと、その第１主電極が前記第２
リアクトルの前記第２端に接続され、その第２主電極が
前記負荷キャパシタの前記第２端に接続され、その制御
電極に印加される第２制御電圧がオンレベルのときには
オン動作を行い、前記第２制御電圧がオフレベルのとき
にはオフ動作を行う、第２スイッチング素子とを備えて
おり、前記第３主回路は、前記第３入力信号線に接続さ
れ、その第２出力端が前記負荷キャパシタの前記第２端
に接続された第３全波整流回路と、前記第３全波整流回
路の第１出力端にその第１端が接続された第３リアクト
ルと、前記第３リアクトルの第２端にそのアノード電極
が接続され、そのカソード電極が前記第３主回路の前記
出力端に接続された第３整流ダイオードと、その第１主
電極が前記第３リアクトルの前記第２端に接続され、そ
の第２主電極が前記負荷キャパシタの前記第２端に接続
され、その制御電極に印加される第３制御電圧がオンレ
ベルのときにはオン動作を行い、前記第３制御電圧がオ
フレベルのときにはオフ動作を行う、第３スイッチング
素子とを備えており、前記負帰還制御回路は、前記第５
信号線の前記一端にその一端が接続され、前記第２スイ
ッチング素子の前記制御電極にその他端が接続されてお
り、前記比較器が出力する前記制御電圧の位相を120度
だけシフトさせてシフト後の前記制御電圧を前記第２制
御電圧として伝送する第８信号線と、前記第５信号線の
前記一端にその一端が接続され、前記第３スイッチング
素子の前記制御電極にその他端が接続されており、前記
比較器が出力する前記制御電圧の位相を240度だけシフ
トさせてシフト後の前記制御電圧を前記第３制御電圧と
して伝送する第９信号線とを更に備えたことを特徴とす
る。
記電源を第１交流電源に定義し、前記主回路を第１主回
路に定義し、前記第１交流電源に対して120度だけ位相
がシフトした第２交流電源と、前記第１交流電源に対し
て240度だけ位相がシフトした第３交流電源と、前記第
２交流電源の第２交流電源電圧を入力する第２入力信号
線と、前記第３交流電源の第３交流電源電圧を入力する
第３入力信号線と、その入力端が前記第２入力信号線に
接続され、その出力端が前記負荷に接続されており、前
記第２交流電源電圧を第２直流電圧に変換して前記第２
直流電圧を前記出力電圧として出力する第２主回路と、
その入力端が前記第３入力信号線に接続され、その出力
端が前記負荷に接続されており、前記第３交流電源電圧
を第３直流電圧に変換して前記第３直流電圧を前記出力
電圧として出力する第３主回路とを更に備え、前記第２
主回路は、前記第２入力信号線に接続され、その第２出
力端が前記負荷キャパシタの前記第２端に接続された第
２全波整流回路と、前記第２全波整流回路の第１出力端
にその第１端が接続された第２リアクトルと、前記第２
リアクトルの第２端にそのアノード電極が接続され、そ
のカソード電極が前記第２主回路の前記出力端に接続さ
れた第２整流ダイオードと、その第１主電極が前記第２
リアクトルの前記第２端に接続され、その第２主電極が
前記負荷キャパシタの前記第２端に接続され、その制御
電極に印加される第２制御電圧がオンレベルのときには
オン動作を行い、前記第２制御電圧がオフレベルのとき
にはオフ動作を行う、第２スイッチング素子とを備えて
おり、前記第３主回路は、前記第３入力信号線に接続さ
れ、その第２出力端が前記負荷キャパシタの前記第２端
に接続された第３全波整流回路と、前記第３全波整流回
路の第１出力端にその第１端が接続された第３リアクト
ルと、前記第３リアクトルの第２端にそのアノード電極
が接続され、そのカソード電極が前記第３主回路の前記
出力端に接続された第３整流ダイオードと、その第１主
電極が前記第３リアクトルの前記第２端に接続され、そ
の第２主電極が前記負荷キャパシタの前記第２端に接続
され、その制御電極に印加される第３制御電圧がオンレ
ベルのときにはオン動作を行い、前記第３制御電圧がオ
フレベルのときにはオフ動作を行う、第３スイッチング
素子とを備えており、前記負帰還制御回路は、前記第５
信号線の前記一端にその一端が接続され、前記第２スイ
ッチング素子の前記制御電極にその他端が接続されてお
り、前記比較器が出力する前記制御電圧の位相を120度
だけシフトさせてシフト後の前記制御電圧を前記第２制
御電圧として伝送する第８信号線と、前記第５信号線の
前記一端にその一端が接続され、前記第３スイッチング
素子の前記制御電極にその他端が接続されており、前記
比較器が出力する前記制御電圧の位相を240度だけシフ
トさせてシフト後の前記制御電圧を前記第３制御電圧と
して伝送する第９信号線とを更に備えたことを特徴とす
る。
本局面によれば、全負荷条件にわたって、出力電圧の
オーバーシュート電圧を生じさせることなく、しかも、
突入電流による異音をも発生させることなく、出力電圧
を安定して一定範囲内に制御可能な、単相交流電源用の
アクティブフィルタ構成をそのまま用いているので、同
様な効果を奏する三相交流電源用のアクティブフィルタ
システムを実現することができる。
オーバーシュート電圧を生じさせることなく、しかも、
突入電流による異音をも発生させることなく、出力電圧
を安定して一定範囲内に制御可能な、単相交流電源用の
アクティブフィルタ構成をそのまま用いているので、同
様な効果を奏する三相交流電源用のアクティブフィルタ
システムを実現することができる。
この発明の第７局面は、第５局面の前記負荷がインバ
ータ回路であることを特徴とする。
ータ回路であることを特徴とする。
本局面によれば、全負荷条件にわたって、出力電圧の
オーバーシュート電圧を生じさせることなく、しかも、
突入電流による異音をも発生させることなく、出力電圧
を安定して一定範囲内に制御可能なアクティブフィルタ
を有する、インバータ回路が得られる。
オーバーシュート電圧を生じさせることなく、しかも、
突入電流による異音をも発生させることなく、出力電圧
を安定して一定範囲内に制御可能なアクティブフィルタ
を有する、インバータ回路が得られる。
この発明の第８局面は、第５局面の前記負荷がACサー
ボモータであることを特徴とする。
ボモータであることを特徴とする。
本局面によれば、全負荷条件にわたって、出力電圧の
オーバーシュート電圧を生じさせることなく、しかも、
突入電流による異音をも発生させることなく、出力電圧
を安定して一定範囲内に制御可能なアクティブフィルタ
を有する、ACサーボモータが得られる。
オーバーシュート電圧を生じさせることなく、しかも、
突入電流による異音をも発生させることなく、出力電圧
を安定して一定範囲内に制御可能なアクティブフィルタ
を有する、ACサーボモータが得られる。
この発明の第９局面は、第１局面の前記電源が所定の
直流電源であることを特徴とする。
直流電源であることを特徴とする。
これにより、全負荷条件にわたって、出力電圧のオー
バーシュート電圧を生じさせることなく、しかも、突入
電流による異音をも発生させることなく、出力電圧を安
定して一定範囲内に制御可能な、DC−DC変換回路が得ら
れる。
バーシュート電圧を生じさせることなく、しかも、突入
電流による異音をも発生させることなく、出力電圧を安
定して一定範囲内に制御可能な、DC−DC変換回路が得ら
れる。
この発明の第10局面は、外部の電源が出力する電源信
号を受信して前記電源信号を全波整流回路によって全波
整流し、スイッチング素子がオン動作状態にあるときに
は全波整流をリアクトルと前記スイッチング素子と電流
検出抵抗と前記全波整流回路とから成るループへ流し、
前記スイッチング素子がオフ動作状態にあるときには前
記全波整流を前記リアクトルと整流ダイオードとを介し
て負荷に並列接続された負荷キャパシタへ流す、昇圧形
アクティブフィルタを制御する装置であって、前記負荷
に供給される出力電圧を与える信号を受信して、前記出
力電圧と当該出力電圧の設定値よりも所定のレベルだけ
高い過電圧レベルとの第１比較処理を実行し、前記出力
電圧が前記過電圧レベルにまで昇圧するときに過電圧検
出信号をその出力端より出力する過電圧検出手段と、前
記出力電圧と前記過電圧検出信号と外部において生成さ
れた起動指令信号とを受信し、前記起動指令信号の入力
に応じてその動作を起動すると共に、前記起動指令信号
が入力されている間はそのオン動作状態を維持してお
り、しかも、前記オン動作状態に於いて前記過電圧検出
信号が入力していないときには前記出力電圧の負帰還処
理に基いて前記スイッチング素子の制御電圧のduty比を
制御する一方、前記オン動作状態に於いて前記過電圧検
出信号が入力するときには、前記制御電圧の前記duty比
を０％に制御して前記スイッチング素子を強制的にオフ
状態に維持する、負帰還制御手段とを備えたことを特徴
とする。
号を受信して前記電源信号を全波整流回路によって全波
整流し、スイッチング素子がオン動作状態にあるときに
は全波整流をリアクトルと前記スイッチング素子と電流
検出抵抗と前記全波整流回路とから成るループへ流し、
前記スイッチング素子がオフ動作状態にあるときには前
記全波整流を前記リアクトルと整流ダイオードとを介し
て負荷に並列接続された負荷キャパシタへ流す、昇圧形
アクティブフィルタを制御する装置であって、前記負荷
に供給される出力電圧を与える信号を受信して、前記出
力電圧と当該出力電圧の設定値よりも所定のレベルだけ
高い過電圧レベルとの第１比較処理を実行し、前記出力
電圧が前記過電圧レベルにまで昇圧するときに過電圧検
出信号をその出力端より出力する過電圧検出手段と、前
記出力電圧と前記過電圧検出信号と外部において生成さ
れた起動指令信号とを受信し、前記起動指令信号の入力
に応じてその動作を起動すると共に、前記起動指令信号
が入力されている間はそのオン動作状態を維持してお
り、しかも、前記オン動作状態に於いて前記過電圧検出
信号が入力していないときには前記出力電圧の負帰還処
理に基いて前記スイッチング素子の制御電圧のduty比を
制御する一方、前記オン動作状態に於いて前記過電圧検
出信号が入力するときには、前記制御電圧の前記duty比
を０％に制御して前記スイッチング素子を強制的にオフ
状態に維持する、負帰還制御手段とを備えたことを特徴
とする。
本局面によれば、既述した第１局面と同様な作用・効
果を有するアクティブフィルタを実現することができ
る。
果を有するアクティブフィルタを実現することができ
る。
更にこの発明の第10局面では、前記過電圧検出手段
は、前記過電圧レベルよりも低いリセットレベルと前記
出力電圧との第２比較処理をも前記第１比較処理の実行
に引き続いて実行し、前記過電圧レベルにまで昇圧した
前記出力電圧が前記リセットレベルにまで降圧するまで
は前記過電圧検出信号の出力を維持し続け、前記出力電
圧が前記リセットレベルに到達したときに前記過電圧検
出信号の前記出力を停止する一方、前記負帰還制御手段
は、前記過電圧検出信号が入力している間は前記オン動
作状態のままで前記制御電圧の前記duty比を前記０％に
制御し続けることを特徴とする。
は、前記過電圧レベルよりも低いリセットレベルと前記
出力電圧との第２比較処理をも前記第１比較処理の実行
に引き続いて実行し、前記過電圧レベルにまで昇圧した
前記出力電圧が前記リセットレベルにまで降圧するまで
は前記過電圧検出信号の出力を維持し続け、前記出力電
圧が前記リセットレベルに到達したときに前記過電圧検
出信号の前記出力を停止する一方、前記負帰還制御手段
は、前記過電圧検出信号が入力している間は前記オン動
作状態のままで前記制御電圧の前記duty比を前記０％に
制御し続けることを特徴とする。
本局面によれば、既述の第１局面と同様な作用・効果
を有するアクティブフィルタを実現することができる。
を有するアクティブフィルタを実現することができる。
この発明の第11局面は、第10局面の昇圧形アクティブ
フィルタの制御装置の改良形であって、前記負帰還制御
手段は、前記負荷の一端にその一端が接続された第１抵
抗手段と、前記第１抵抗手段の他端にその一端が接続さ
れた第２抵抗手段と、前記第２抵抗手段の他端にその一
端が接続され、その他端が接地された可変直流電源手段
とを備えており、前記負帰還制御手段は、前記第１抵抗
手段の前記他端の電圧を前記出力電圧を与える負帰還信
号に設定して前記負帰還処理を行い、当該負帰還処理に
よって前記制御電圧の前記duty比を制御するとともに、
前記可変直流電源手段の電圧を変更することにより前記
出力電圧の前記設定値を自由に可変することができ、前
記過電圧検出手段は、前記第１抵抗手段の前記他端の前
記電圧を前記出力電圧を与える前記信号として前記第１
比較処理を実行するとともに、前記第１比較処理におけ
る前記所定のレベルは常に一定値に設定されていること
を特徴とする。
フィルタの制御装置の改良形であって、前記負帰還制御
手段は、前記負荷の一端にその一端が接続された第１抵
抗手段と、前記第１抵抗手段の他端にその一端が接続さ
れた第２抵抗手段と、前記第２抵抗手段の他端にその一
端が接続され、その他端が接地された可変直流電源手段
とを備えており、前記負帰還制御手段は、前記第１抵抗
手段の前記他端の電圧を前記出力電圧を与える負帰還信
号に設定して前記負帰還処理を行い、当該負帰還処理に
よって前記制御電圧の前記duty比を制御するとともに、
前記可変直流電源手段の電圧を変更することにより前記
出力電圧の前記設定値を自由に可変することができ、前
記過電圧検出手段は、前記第１抵抗手段の前記他端の前
記電圧を前記出力電圧を与える前記信号として前記第１
比較処理を実行するとともに、前記第１比較処理におけ
る前記所定のレベルは常に一定値に設定されていること
を特徴とする。
本局面によれば、既述の第３局面と同様な作用・効果
を有するアクティブフィルタを実現することができる。
を有するアクティブフィルタを実現することができる。
この発明の第12局面は、第11局面の昇圧形アクティブ
フィルタの制御装置の改良形であって、前記リセットレ
ベルは、前記負荷に供給されている前記出力電圧の値が
前記設定値であるときの前記第１抵抗手段の前記他端の
前記電圧よりも低い値に基づき設定されていることを特
徴とする。
フィルタの制御装置の改良形であって、前記リセットレ
ベルは、前記負荷に供給されている前記出力電圧の値が
前記設定値であるときの前記第１抵抗手段の前記他端の
前記電圧よりも低い値に基づき設定されていることを特
徴とする。
本局面によれば、既述の第４局面と同様な作用・効果
を有するアクティブフィルタを実現することができる。
を有するアクティブフィルタを実現することができる。
この発明の第13局面は、外部の電源が出力する電源信
号を受信して前記電源信号を全波整流回路によって全波
整流し、スイッチング素子がオン動作状態にあるときに
は全波整流をリアクトルと前記スイッチング素子と電流
検出抵抗と前記全波整流回路とから成るループへ流し、
前記スイッチング素子７がオフ動作状態にあるときには
前記全波整流を前記リアクトルと整流ダイオードとを介
して負荷に並列接続された負荷キャパシタへ流す、昇圧
形アクティブフィルタを制御する装置であって、前記負
荷に供給される前記昇圧形アクティブフィルタの出力電
圧を与える信号を受信して、前記出力電圧と当該出力電
圧の設定値よりも所定のレベルだけ高い過電圧レベルと
の第１比較処理を実行し、前記出力電圧が前記過電圧レ
ベルにまで昇圧するときに過電圧検出信号をその出力端
より出力すると共に、更に前記過電圧レベルよりも低い
リセットレベルと前記出力電圧との第２比較処理を前記
第１比較処理の実行に引き続いて実行し、前記過電圧レ
ベルにまで昇圧した前記出力電圧が前記リセットレベル
にまで降圧するまでは前記過電圧検出信号の出力を維持
し続け、前記出力電圧が前記リセットレベルに到達した
ときに前記過電圧検出信号の前記出力を停止する、過電
圧検出回路と、前記過電圧検出信号が入力していないと
きには前記出力電圧の負帰還に基いて前記スイッチング
素子の制御電圧のduty比を制御する一方、前記過電圧検
出信号が入力するときには、前記制御電圧の前記duty比
を０パーセントに制御して前記スイッチング素子を強制
的にオフ状態にし、かつ、前記過電圧検出信号が入力し
ている間は前記制御電圧の前記duty比を前記０パーセン
トに制御し続ける、負帰還制御回路とを備える。
号を受信して前記電源信号を全波整流回路によって全波
整流し、スイッチング素子がオン動作状態にあるときに
は全波整流をリアクトルと前記スイッチング素子と電流
検出抵抗と前記全波整流回路とから成るループへ流し、
前記スイッチング素子７がオフ動作状態にあるときには
前記全波整流を前記リアクトルと整流ダイオードとを介
して負荷に並列接続された負荷キャパシタへ流す、昇圧
形アクティブフィルタを制御する装置であって、前記負
荷に供給される前記昇圧形アクティブフィルタの出力電
圧を与える信号を受信して、前記出力電圧と当該出力電
圧の設定値よりも所定のレベルだけ高い過電圧レベルと
の第１比較処理を実行し、前記出力電圧が前記過電圧レ
ベルにまで昇圧するときに過電圧検出信号をその出力端
より出力すると共に、更に前記過電圧レベルよりも低い
リセットレベルと前記出力電圧との第２比較処理を前記
第１比較処理の実行に引き続いて実行し、前記過電圧レ
ベルにまで昇圧した前記出力電圧が前記リセットレベル
にまで降圧するまでは前記過電圧検出信号の出力を維持
し続け、前記出力電圧が前記リセットレベルに到達した
ときに前記過電圧検出信号の前記出力を停止する、過電
圧検出回路と、前記過電圧検出信号が入力していないと
きには前記出力電圧の負帰還に基いて前記スイッチング
素子の制御電圧のduty比を制御する一方、前記過電圧検
出信号が入力するときには、前記制御電圧の前記duty比
を０パーセントに制御して前記スイッチング素子を強制
的にオフ状態にし、かつ、前記過電圧検出信号が入力し
ている間は前記制御電圧の前記duty比を前記０パーセン
トに制御し続ける、負帰還制御回路とを備える。
本局面によれば、既述の第１局面と同様な作用・効果
を有するアクティブフィルタを実現することができる。
を有するアクティブフィルタを実現することができる。
この発明の第14局面は、第13局面の昇圧形アクティブ
フィルタの制御装置の改良形であって、前記負帰還制御
回路は、前記出力電圧を伝送する第１信号線と、前記昇
圧形アクティブフィルタの前記出力電圧の設定値を所定
の値として与える出力電圧設定値信号を出力する電圧設
定回路と、前記第１信号線の出力端にその負側入力端が
接続され、前記電圧設定回路の出力端にその正側入力端
が接続された第１差動増幅回路と、前記全波整流回路の
前記リアクトル側の第１出力端にその一端が接続され、
前記全波整流電流を与える全波整流電流信号を伝送する
第２信号線と、前記第１差動増幅回路の出力端及び前記
第２信号線の他端にその入力端が接続され、前記第１差
動増幅回路の出力信号と前記全波整流電流信号との掛算
を行う掛算回路と、前記電流検出抵抗の前記全波整流回
路側の一端にその一端が接続された第３信号線と、前記
第３信号線の他端にその負側入力端が接続され、前記掛
算回路の出力端にその正側入力端が接続された第２差動
増幅回路と、前記第２差動増幅回路の出力端にその一端
が接続された第４信号線と、第１レベルを谷電圧とし、
第２レベルをピーク電圧とする所定の波形を有し、所定
の周波数のクロックを発振する発振器と、前記第４信号
線の他端にその第１入力端が接続され、前記発振器の出
力端にその第２入力端が接続され、前記第４信号線の前
記他端に於ける信号が前記第１レベルに等しいときには
前記duty比が前記０％の前記制御電圧を出力し、前記第
４信号線の前記他端に於ける前記信号が前記第２レベル
に等しいときには前記duty比が100％の前記制御電圧を
出力し、前記第４信号線の前記他端に於ける前記信号が
前記第１レベルよりも大きく且つ前記第２レベルよりも
小さい範囲内にあるときには前記第４信号線の前記他端
に於ける前記信号に比例して前記duty比を変化させる、
比較器と、前記比較器の出力端にその一端が接続され、
前記スイッチング素子の制御電極にその他端が接続され
た第５信号線と、その一端が前記過電圧検出回路の前記
出力端に接続され、その他端が前記第２差動増幅回路の
前記出力端に接続された第６信号線とを備え、前記過電
圧検出回路は、前記第４信号線の前記他端に於ける前記
信号が前記第１レベル以下となるような所定のレベルに
ある前記過電圧検出信号を出力することを特徴とする。
フィルタの制御装置の改良形であって、前記負帰還制御
回路は、前記出力電圧を伝送する第１信号線と、前記昇
圧形アクティブフィルタの前記出力電圧の設定値を所定
の値として与える出力電圧設定値信号を出力する電圧設
定回路と、前記第１信号線の出力端にその負側入力端が
接続され、前記電圧設定回路の出力端にその正側入力端
が接続された第１差動増幅回路と、前記全波整流回路の
前記リアクトル側の第１出力端にその一端が接続され、
前記全波整流電流を与える全波整流電流信号を伝送する
第２信号線と、前記第１差動増幅回路の出力端及び前記
第２信号線の他端にその入力端が接続され、前記第１差
動増幅回路の出力信号と前記全波整流電流信号との掛算
を行う掛算回路と、前記電流検出抵抗の前記全波整流回
路側の一端にその一端が接続された第３信号線と、前記
第３信号線の他端にその負側入力端が接続され、前記掛
算回路の出力端にその正側入力端が接続された第２差動
増幅回路と、前記第２差動増幅回路の出力端にその一端
が接続された第４信号線と、第１レベルを谷電圧とし、
第２レベルをピーク電圧とする所定の波形を有し、所定
の周波数のクロックを発振する発振器と、前記第４信号
線の他端にその第１入力端が接続され、前記発振器の出
力端にその第２入力端が接続され、前記第４信号線の前
記他端に於ける信号が前記第１レベルに等しいときには
前記duty比が前記０％の前記制御電圧を出力し、前記第
４信号線の前記他端に於ける前記信号が前記第２レベル
に等しいときには前記duty比が100％の前記制御電圧を
出力し、前記第４信号線の前記他端に於ける前記信号が
前記第１レベルよりも大きく且つ前記第２レベルよりも
小さい範囲内にあるときには前記第４信号線の前記他端
に於ける前記信号に比例して前記duty比を変化させる、
比較器と、前記比較器の出力端にその一端が接続され、
前記スイッチング素子の制御電極にその他端が接続され
た第５信号線と、その一端が前記過電圧検出回路の前記
出力端に接続され、その他端が前記第２差動増幅回路の
前記出力端に接続された第６信号線とを備え、前記過電
圧検出回路は、前記第４信号線の前記他端に於ける前記
信号が前記第１レベル以下となるような所定のレベルに
ある前記過電圧検出信号を出力することを特徴とする。
本局面によれば、既述の第２局面と同様な作用・効果
を有するアクティブフィルタを実現することができる。
を有するアクティブフィルタを実現することができる。
この発明の第15局面は、第13局面の昇圧形アクティブ
フィルタ制御装置の改良形であって、前記負帰還制御回
路は、前記昇圧形アクティブフィルタの出力端である前
記負荷の一端にその一端が接続された第１抵抗と、前記
第１抵抗の他端にその一端が接続された第２抵抗と、前
記第２抵抗の他端に接続され、その直流電源値を可変に
設定可能な制御電源と、前記第１抵抗の前記他端にその
負側入力端が接続され、その正側入力端に一定の基準電
圧が印加されており、前記第１抵抗の前記他端のレベル
と前記基準電圧とを比較してその差分信号を出力する第
１差動増幅回路と、前記第１差動増幅回路の出力端に第
１入力端が接続され、第３抵抗を介して前記全波整流回
路の前記リアクトル側の第１出力端に第２入力端が接続
されており、前記第１差動増幅回路の出力信号と前記全
波整流電流を与える全波整流電流信号との掛算を行う掛
算回路と、前記全波整流回路の前記電流検出抵抗側の第
２出力端にその負側入力端が接続され、前記掛算回路の
出力端にその正側入力端が接続された第２差動増幅回路
と、前記第２差動増幅回路の出力端にその一端が接続さ
れた第２差動増幅回路出力信号線と、第１レベルを谷電
圧とし、第２レベルをピーク電圧とする所定の波形を有
し、所定の周波数のクロックを発振する発振器と、前記
第２差動増幅回路出力信号線の他端にその第１入力端が
接続され、前記発振器の出力端にその第２入力端が接続
されており、前記第２差動増幅回路出力信号線の前記他
端に於ける信号が前記第１レベルに等しいときには前記
duty比が前記０％の前記制御電圧を出力し、前記第２差
動増幅回路出力信号線の前記他端に於ける前記信号が前
記第２レベルに等しいときには前記duty比が100％の前
記制御電圧を出力し、前記第２差動増幅回路出力信号線
の前記他端に於ける前記信号が前記第１レベルよりも大
きく且つ前記第２レベルよりも小さい範囲内にあるとき
には前記第２差動増幅回路出力信号線の前記他端に於け
る前記信号に比例して前記duty比を変化させる、比較器
と、前記比較器の出力端にその一端が接続され、前記ス
イッチング素子の制御電極にその他端が接続された制御
信号出力線と、その一端が前記過電圧検出回路の前記出
力端に接続され、その他端が前記第２差動増幅回路の前
記出力端に接続された過電圧検出信号線とを備え、前記
過電圧検出回路は、その入力端が前記第１抵抗の前記他
端に接続されており、前記第２差動増幅回路出力信号線
の前記他端に於ける前記信号を前記第１レベル以下とさ
せるような所定レベルにある前記過電圧検出信号を出力
することを特徴とする。
フィルタ制御装置の改良形であって、前記負帰還制御回
路は、前記昇圧形アクティブフィルタの出力端である前
記負荷の一端にその一端が接続された第１抵抗と、前記
第１抵抗の他端にその一端が接続された第２抵抗と、前
記第２抵抗の他端に接続され、その直流電源値を可変に
設定可能な制御電源と、前記第１抵抗の前記他端にその
負側入力端が接続され、その正側入力端に一定の基準電
圧が印加されており、前記第１抵抗の前記他端のレベル
と前記基準電圧とを比較してその差分信号を出力する第
１差動増幅回路と、前記第１差動増幅回路の出力端に第
１入力端が接続され、第３抵抗を介して前記全波整流回
路の前記リアクトル側の第１出力端に第２入力端が接続
されており、前記第１差動増幅回路の出力信号と前記全
波整流電流を与える全波整流電流信号との掛算を行う掛
算回路と、前記全波整流回路の前記電流検出抵抗側の第
２出力端にその負側入力端が接続され、前記掛算回路の
出力端にその正側入力端が接続された第２差動増幅回路
と、前記第２差動増幅回路の出力端にその一端が接続さ
れた第２差動増幅回路出力信号線と、第１レベルを谷電
圧とし、第２レベルをピーク電圧とする所定の波形を有
し、所定の周波数のクロックを発振する発振器と、前記
第２差動増幅回路出力信号線の他端にその第１入力端が
接続され、前記発振器の出力端にその第２入力端が接続
されており、前記第２差動増幅回路出力信号線の前記他
端に於ける信号が前記第１レベルに等しいときには前記
duty比が前記０％の前記制御電圧を出力し、前記第２差
動増幅回路出力信号線の前記他端に於ける前記信号が前
記第２レベルに等しいときには前記duty比が100％の前
記制御電圧を出力し、前記第２差動増幅回路出力信号線
の前記他端に於ける前記信号が前記第１レベルよりも大
きく且つ前記第２レベルよりも小さい範囲内にあるとき
には前記第２差動増幅回路出力信号線の前記他端に於け
る前記信号に比例して前記duty比を変化させる、比較器
と、前記比較器の出力端にその一端が接続され、前記ス
イッチング素子の制御電極にその他端が接続された制御
信号出力線と、その一端が前記過電圧検出回路の前記出
力端に接続され、その他端が前記第２差動増幅回路の前
記出力端に接続された過電圧検出信号線とを備え、前記
過電圧検出回路は、その入力端が前記第１抵抗の前記他
端に接続されており、前記第２差動増幅回路出力信号線
の前記他端に於ける前記信号を前記第１レベル以下とさ
せるような所定レベルにある前記過電圧検出信号を出力
することを特徴とする。
本局面によれば、既述の第３局面と同様な作用・効果
を有するアクティブフィルタを実現することができる。
を有するアクティブフィルタを実現することができる。
この発明の第16局面は、第15局面の昇圧形アクティブ
フィルタの制御装置の改良形であって、前記第１差動増
幅回路の前記出力端は前記過電圧検出信号線の前記他端
にも接続されていることを特徴とする。
フィルタの制御装置の改良形であって、前記第１差動増
幅回路の前記出力端は前記過電圧検出信号線の前記他端
にも接続されていることを特徴とする。
本局面によれば、既述の第４局面と同様な作用・効果
を有するアクティブフィルタを実現することができる。
を有するアクティブフィルタを実現することができる。
本発明の上記及びその他の、目的，特徴，局面及び利
点は、添付図面を参照してなされる以下の詳細な本発明
の記述によって、より明白となるであろう。
点は、添付図面を参照してなされる以下の詳細な本発明
の記述によって、より明白となるであろう。
図面の簡単な説明 図１は、実施の形態１に係るアクティブフィルタシス
テムの全体構成を示すブロック図である。
テムの全体構成を示すブロック図である。
図２は、実施の形態１に係るアクティブフィルタシス
テムの具体的な構成を示す回路図である。
テムの具体的な構成を示す回路図である。
図３は、発振器の出力波形とコンパレータの一方の入
力電圧波形とを示す図である。
力電圧波形とを示す図である。
図４は、コンパレータの、入力電圧に対する出力波形
のduty比との関係を示す図である。
のduty比との関係を示す図である。
図５は、図２の回路の各部の波形を示すタイミングチ
ャートである。
ャートである。
図６は、実施の形態２に係るアクティブフィルタシス
テムの全体構成を示すブロック図である。
テムの全体構成を示すブロック図である。
図７は、実施の形態２に係るアクティブフィルタシス
テムの具体的な構成を示す回路図である。
テムの具体的な構成を示す回路図である。
図８は、制御電源電圧と直流出力電圧との関係を示す
図である。
図である。
図９は、図７の回路の各部の波形を示すタイミングチ
ャートである。
ャートである。
図10は、実施の形態２の変形例に係るアクティブフィ
ルタシステムの回路図である。
ルタシステムの回路図である。
図11は、図10に示す変形例の着眼点を示す図である。
図12は、本発明を三相交流電源へ適用した一例を示す
回路図である。
回路図である。
図13及び図14は、従来技術を示す図である。
図15は、図14の従来技術の問題点を指摘するタイミン
グチャートである。
グチャートである。
発明を実施するための最良の形態 （実施の形態１） 図１は、この発明に係るアクティブフィルタシステム
全体の構成を概観するブロック図である。同図１に示す
通り、本システムは、大別して、単相交流電源１、ノイ
ズフィルタ25、交流電源電圧viを入力する入力信号線5
0、アクティブフィルタとしての主回路100、負荷10及び
アクティブフィルタの制御回路200から成る。又、図１
には、本システムの外部系として、マイクロコンピュー
タ500を図示している。マイクロコンピュータ500は、制
御回路200を起動・停止させるための制御信号ON/OFFを
生成し、同信号ON/OFFを制御回路200の第３入力端53へ
出力する。図１に示す通り、制御回路200は、更に負帰
還制御回路300と過電圧検出回路400とに大別される。
全体の構成を概観するブロック図である。同図１に示す
通り、本システムは、大別して、単相交流電源１、ノイ
ズフィルタ25、交流電源電圧viを入力する入力信号線5
0、アクティブフィルタとしての主回路100、負荷10及び
アクティブフィルタの制御回路200から成る。又、図１
には、本システムの外部系として、マイクロコンピュー
タ500を図示している。マイクロコンピュータ500は、制
御回路200を起動・停止させるための制御信号ON/OFFを
生成し、同信号ON/OFFを制御回路200の第３入力端53へ
出力する。図１に示す通り、制御回路200は、更に負帰
還制御回路300と過電圧検出回路400とに大別される。
本システムの内で、主回路100は、後述するように、
図13に示した従来のアクティブフィルタの基本回路と同
様の構成を有しており、その入力端が入力信号線50に接
続され、その出力端51が負荷10に接続されており、交流
電源電圧viを直流電圧に変換して、その直流電圧voを出
力電圧として出力する。より具体的には、同回路100
は、外部の交流電源１が出力する電源信号を受信して電
源信号を全波整流回路によって全波整流し、スイッチン
グ素子がオン動作状態にあるときには全波整流をリアク
トルとスイッチング素子と電流検出抵抗と全波整流回路
とから成る閉ループへ流し、一方、スイッチング素子が
オフ動作状態にあるときには全波整流をリアクトルと整
流ダイオードとを介して負荷10に並列接続された負荷キ
ャパシタへ流すという、アクティブフィルタないしAC−
DC変換回路として機能する。従って、主回路100は、従
来技術が有する効果、即ち、電源の力率の増大化（力
率＝１），高周波成分含有率の低減化（３次波以上を
減衰）という優れた効果を、そのまま維持している。
図13に示した従来のアクティブフィルタの基本回路と同
様の構成を有しており、その入力端が入力信号線50に接
続され、その出力端51が負荷10に接続されており、交流
電源電圧viを直流電圧に変換して、その直流電圧voを出
力電圧として出力する。より具体的には、同回路100
は、外部の交流電源１が出力する電源信号を受信して電
源信号を全波整流回路によって全波整流し、スイッチン
グ素子がオン動作状態にあるときには全波整流をリアク
トルとスイッチング素子と電流検出抵抗と全波整流回路
とから成る閉ループへ流し、一方、スイッチング素子が
オフ動作状態にあるときには全波整流をリアクトルと整
流ダイオードとを介して負荷10に並列接続された負荷キ
ャパシタへ流すという、アクティブフィルタないしAC−
DC変換回路として機能する。従って、主回路100は、従
来技術が有する効果、即ち、電源の力率の増大化（力
率＝１），高周波成分含有率の低減化（３次波以上を
減衰）という優れた効果を、そのまま維持している。
他方、過電圧検出回路400は、直流出力電圧（以下、
単に出力電圧と称す）を与える信号を受信して、出力電
圧と当該出力電圧の設定値よりも所定のレベル（一定
値）だけ高い過電圧レベルとの比較にあたる第１比較処
理を実行し、出力電圧が過電圧レベルにまで昇圧すると
きに、過電圧検出信号Vfoをその出力端より出力する機
能を有する。加えて、同回路400は、過電圧レベルより
も低いリセットレベルに相当する基準電圧値を更に有し
ており、出力電圧とリセットレベルとの比較にあたる第
２比較処理を更に実行し、過電圧レベルにまで昇圧した
出力電圧がリセットレベルにまで降圧するまでは過電圧
検出信号Ｖfoの出力を維持し続け、出力電圧がリセット
レベルに到達したときに過電圧検出信号Vfoの出力を停
止するという機能をも有する。
単に出力電圧と称す）を与える信号を受信して、出力電
圧と当該出力電圧の設定値よりも所定のレベル（一定
値）だけ高い過電圧レベルとの比較にあたる第１比較処
理を実行し、出力電圧が過電圧レベルにまで昇圧すると
きに、過電圧検出信号Vfoをその出力端より出力する機
能を有する。加えて、同回路400は、過電圧レベルより
も低いリセットレベルに相当する基準電圧値を更に有し
ており、出力電圧とリセットレベルとの比較にあたる第
２比較処理を更に実行し、過電圧レベルにまで昇圧した
出力電圧がリセットレベルにまで降圧するまでは過電圧
検出信号Ｖfoの出力を維持し続け、出力電圧がリセット
レベルに到達したときに過電圧検出信号Vfoの出力を停
止するという機能をも有する。
ここで、過電圧検出信号Vfoとは、後述する第４信号
線66の他端における信号を後述する発振波形の谷電圧た
る第１レベル以下とするような、所定のレベルを有する
信号である。
線66の他端における信号を後述する発振波形の谷電圧た
る第１レベル以下とするような、所定のレベルを有する
信号である。
又、負帰還制御回路300は、主回路100の出力端に接続
された第１入力端51と、過電圧検出回路400の出力端に
接続された第２入力端52と、外部の起動指令信号を受信
する第３入力端53とを備えており、起動指令信号ONの入
力に応じてその動作を起動すると共に、起動指令信号ON
が入力されている間はそのオン動作状態を維持する。し
かも、同回路300は、そのオン動作状態に於いて過電圧
検出信号Vfoが入力していないときには、出力電圧の負
帰還に基づいて主回路のスイッチング素子の制御電圧VG
の波形のduty比を制御する一方、そのオン動作状態にお
いて過電圧検出信号Vfoが入力するときには、制御電圧V
Gの波形のduty比を０％に制御して上記スイッチング素
子を強制的にオフ状態にすると共に、過電圧検出信号V
foが入力している間は制御電圧VGの波形のduty比を０％
に制御し続けることを特徴とする。
された第１入力端51と、過電圧検出回路400の出力端に
接続された第２入力端52と、外部の起動指令信号を受信
する第３入力端53とを備えており、起動指令信号ONの入
力に応じてその動作を起動すると共に、起動指令信号ON
が入力されている間はそのオン動作状態を維持する。し
かも、同回路300は、そのオン動作状態に於いて過電圧
検出信号Vfoが入力していないときには、出力電圧の負
帰還に基づいて主回路のスイッチング素子の制御電圧VG
の波形のduty比を制御する一方、そのオン動作状態にお
いて過電圧検出信号Vfoが入力するときには、制御電圧V
Gの波形のduty比を０％に制御して上記スイッチング素
子を強制的にオフ状態にすると共に、過電圧検出信号V
foが入力している間は制御電圧VGの波形のduty比を０％
に制御し続けることを特徴とする。
上記した両回路300,400の機能は、後述する図２〜図
５に基づく説明において、より一層明確となるであろ
う。
５に基づく説明において、より一層明確となるであろ
う。
次に、図１に示した本システムの具体的な構成例を、
図２に示す。
図２に示す。
主回路100を構成する各部分は、次の通りである。先
ず、上記した入力信号線50が、交流電源１の電源信号
（電圧Vf,電流ii）をノズルフィルタ25を介して主回路1
00の入力端54,55に伝送する。入力信号線50に接続され
た全波整流回路56はダイオード２〜５より構成されてお
り、全波整流回路56の第１出力端57に、リアクトル６の
第１端が接続されている。又、リアクトル６の第２端59
に整流ダイオード９のアノード電極が接続され、そのカ
ソード電極が主回路100の出力端60に接続されており、
主回路100の出力端60に負荷キャパシタ11の第１端が接
続され、その第２端が接地されている。更に、ここで
は、IGBTより成るスイッチング素子７の第１主電極（コ
レクタ）Ｃがリアクトル６の第２端59に接続され、その
第２主電極（エミッタ）Ｅが負荷キャパシタ11の接地さ
れた第２端に接続され、その制御電極（ゲート）Ｇに制
御電圧VGが印加される。同素子７は、制御電圧VGがオン
レベルのときにはオン動作を行い、制御電圧VGがオフレ
ベルのときにはオフ動作を行う。更に、スイッチング素
子７の第２主電極Ｅに電流検出抵抗12の第１端が接続さ
れており、全波整流回路56の第２出力端58にその第２端
61が接続されている。
ず、上記した入力信号線50が、交流電源１の電源信号
（電圧Vf,電流ii）をノズルフィルタ25を介して主回路1
00の入力端54,55に伝送する。入力信号線50に接続され
た全波整流回路56はダイオード２〜５より構成されてお
り、全波整流回路56の第１出力端57に、リアクトル６の
第１端が接続されている。又、リアクトル６の第２端59
に整流ダイオード９のアノード電極が接続され、そのカ
ソード電極が主回路100の出力端60に接続されており、
主回路100の出力端60に負荷キャパシタ11の第１端が接
続され、その第２端が接地されている。更に、ここで
は、IGBTより成るスイッチング素子７の第１主電極（コ
レクタ）Ｃがリアクトル６の第２端59に接続され、その
第２主電極（エミッタ）Ｅが負荷キャパシタ11の接地さ
れた第２端に接続され、その制御電極（ゲート）Ｇに制
御電圧VGが印加される。同素子７は、制御電圧VGがオン
レベルのときにはオン動作を行い、制御電圧VGがオフレ
ベルのときにはオフ動作を行う。更に、スイッチング素
子７の第２主電極Ｅに電流検出抵抗12の第１端が接続さ
れており、全波整流回路56の第２出力端58にその第２端
61が接続されている。
一方、過電圧検出回路400は、ヒステリシス特性を有
するヒステリシスコンパレータ20を中核として、その他
に、出力電圧vOを分圧する２つの抵抗31,32より構成さ
れる。ヒステリシスコンパレータ20は、出力電圧vOの設
定値vOSよりも所定のレベル（ここでは、設計のバラツ
キを含めて10V〜20V程度）だけ高い過電圧に相当する過
電圧基準レベルVref1（トリップレベル）と、それ（V
ref1）よりも低くかつ出力電圧vOの設定値vOSよりも所
定のレベル（ここでは、5V程度）だけ高い、リセットレ
ベル（Vref2）とを有する（vOS＜Vref2＜Vref1）。特
に、図２中の電源24は、上記過電圧基準レベルVref1を
設定するものである。これに対して、リセットレベル
（Vref2）は同コンパレータ20内部で設定されるレベル
である。ここで抵抗31,32の値を記号R31,R32として表わ
せば、vO≧（R31＋R32）/R32×Vref1の関係が成立する
ときに、同コンパレータ20は過電圧検出信号Vfoを出力
し、vO≦（R31＋R32）/R32×Vref2の条件を出力電圧vO
が満たすときに、同コンパレータ20は、上記信号Vfoの
出力を停止する。
するヒステリシスコンパレータ20を中核として、その他
に、出力電圧vOを分圧する２つの抵抗31,32より構成さ
れる。ヒステリシスコンパレータ20は、出力電圧vOの設
定値vOSよりも所定のレベル（ここでは、設計のバラツ
キを含めて10V〜20V程度）だけ高い過電圧に相当する過
電圧基準レベルVref1（トリップレベル）と、それ（V
ref1）よりも低くかつ出力電圧vOの設定値vOSよりも所
定のレベル（ここでは、5V程度）だけ高い、リセットレ
ベル（Vref2）とを有する（vOS＜Vref2＜Vref1）。特
に、図２中の電源24は、上記過電圧基準レベルVref1を
設定するものである。これに対して、リセットレベル
（Vref2）は同コンパレータ20内部で設定されるレベル
である。ここで抵抗31,32の値を記号R31,R32として表わ
せば、vO≧（R31＋R32）/R32×Vref1の関係が成立する
ときに、同コンパレータ20は過電圧検出信号Vfoを出力
し、vO≦（R31＋R32）/R32×Vref2の条件を出力電圧vO
が満たすときに、同コンパレータ20は、上記信号Vfoの
出力を停止する。
他方、負帰還制御回路300は、出力電圧vOを分圧抵抗2
9,30を介して伝送する第１信号線62と、出力電圧vOの設
定値vOSを所定の値として与える出力電圧設定値信号v
OS1を出力する電圧設定回路13と、第１信号線62の出力
端にその負側入力端（−）が接続され、電圧設定回路13
の出力端にその正側入力端（＋）が接続された第１差動
増幅回路14と、全波整流回路56の第１出力端57にその一
端が接続され、抵抗33を介して全波整流された電流を与
える全波整流電流信号Vi1を伝送する第２信号線63と、
第１差動増幅回路14の出力端64及び第２信号線63の他端
にその入力端が接続され、第１差動増幅回路14の出力信
号VOUTと全波整流電流信号Vi1との掛算を行う掛算回路1
5とを有している。ここで、上記第１信号線62は分圧抵
抗29,30を含む概念として定義される。又、上記出力電
圧設定値信号vOS1は、分圧抵抗29,30の値を記号R29,R30
として表わせば、vOS/（R29＋R30）×R30で以て与えら
れる。逆に言えば、設定値vOSは、vOS1×（R29＋R30）/
R30として、上記回路13により設定される。
9,30を介して伝送する第１信号線62と、出力電圧vOの設
定値vOSを所定の値として与える出力電圧設定値信号v
OS1を出力する電圧設定回路13と、第１信号線62の出力
端にその負側入力端（−）が接続され、電圧設定回路13
の出力端にその正側入力端（＋）が接続された第１差動
増幅回路14と、全波整流回路56の第１出力端57にその一
端が接続され、抵抗33を介して全波整流された電流を与
える全波整流電流信号Vi1を伝送する第２信号線63と、
第１差動増幅回路14の出力端64及び第２信号線63の他端
にその入力端が接続され、第１差動増幅回路14の出力信
号VOUTと全波整流電流信号Vi1との掛算を行う掛算回路1
5とを有している。ここで、上記第１信号線62は分圧抵
抗29,30を含む概念として定義される。又、上記出力電
圧設定値信号vOS1は、分圧抵抗29,30の値を記号R29,R30
として表わせば、vOS/（R29＋R30）×R30で以て与えら
れる。逆に言えば、設定値vOSは、vOS1×（R29＋R30）/
R30として、上記回路13により設定される。
更に負帰還制御回路300は、電流検出抵抗12の第２端6
1にその一端が接続された第３信号線65と、第３信号線6
5の他端にその負側入力端（−）が接続され、掛算回路1
5の出力端にその正側入力端（＋）が接続された第２差
動増幅回路ないし電流増幅器16と、第２差動増幅回路16
の出力端67にその一端が接続されており、かつダイオー
ド28を含む第４信号線66とを備える。
1にその一端が接続された第３信号線65と、第３信号線6
5の他端にその負側入力端（−）が接続され、掛算回路1
5の出力端にその正側入力端（＋）が接続された第２差
動増幅回路ないし電流増幅器16と、第２差動増幅回路16
の出力端67にその一端が接続されており、かつダイオー
ド28を含む第４信号線66とを備える。
更に、負帰還制御回路300は、第１レベルを谷電圧と
し、第２レベルを山側のピーク電圧とする所定の波形
（ここでは、三角波であるが、鋸波でも良い）の、所定
の周波数（ここでは10kHz〜50kHz）の信号を発振する発
振器17と、第４信号線66の他端ａにその第１入力端が接
続され、発振器17の出力端にその第２入力端が接続され
たコンパレータ18と、コンパレータ18の第１入力端に接
続された定電流源26と、コンパレータ18の第１入力端に
その一端が接続されており、かつダイオード27を含む第
10信号線68と、起動用のソフトスタート直流電源23と、
第３端子53と第10信号線68の他端とに接続され、起動指
令信号ONが入力するときにのみソフトスタート直流電源
23を第10信号線68の他端に接続し、起動指令信号ONが入
力しないとき、即ち信号OFFが入力しているときには第1
0信号線68の他端を接地し続ける起動スイッチ回路22
と、コンパレータ18の出力端にその一端が接続され、ス
イッチング素子７の制御電極Ｇにその他端が接続されて
おり、ゲートドライバ19を含む、第５信号線69と、その
一端がヒステリシスコンパレータ20の出力端に接続さ
れ、その他端が第２差動増幅回路16の出力端67に接続さ
れた第６信号線70とを備えている。
し、第２レベルを山側のピーク電圧とする所定の波形
（ここでは、三角波であるが、鋸波でも良い）の、所定
の周波数（ここでは10kHz〜50kHz）の信号を発振する発
振器17と、第４信号線66の他端ａにその第１入力端が接
続され、発振器17の出力端にその第２入力端が接続され
たコンパレータ18と、コンパレータ18の第１入力端に接
続された定電流源26と、コンパレータ18の第１入力端に
その一端が接続されており、かつダイオード27を含む第
10信号線68と、起動用のソフトスタート直流電源23と、
第３端子53と第10信号線68の他端とに接続され、起動指
令信号ONが入力するときにのみソフトスタート直流電源
23を第10信号線68の他端に接続し、起動指令信号ONが入
力しないとき、即ち信号OFFが入力しているときには第1
0信号線68の他端を接地し続ける起動スイッチ回路22
と、コンパレータ18の出力端にその一端が接続され、ス
イッチング素子７の制御電極Ｇにその他端が接続されて
おり、ゲートドライバ19を含む、第５信号線69と、その
一端がヒステリシスコンパレータ20の出力端に接続さ
れ、その他端が第２差動増幅回路16の出力端67に接続さ
れた第６信号線70とを備えている。
上記発振器17の出力波形の一例（周波数20kHz）を、
図３（Ａ）に示す。
図３（Ａ）に示す。
上記コンパレータ18は、第４信号線66の他端ａにおけ
る信号が第１レベル以下に等しいときには、duty比が０
％の制御電圧VGを出力し、第４信号線66の他端ａにおけ
る信号が第２レベル以上に等しいときには、duty比が10
0％の制御電圧VGを出力し、第４信号線66の他端ａにお
ける信号が第１レベルよりも大きく且つ第２レベルより
も小さい範囲内にあるときには、第４信号線66の他端ａ
における信号に比例してduty比を線形的に変化させる。
この様子を、既述の図４に示す。
る信号が第１レベル以下に等しいときには、duty比が０
％の制御電圧VGを出力し、第４信号線66の他端ａにおけ
る信号が第２レベル以上に等しいときには、duty比が10
0％の制御電圧VGを出力し、第４信号線66の他端ａにお
ける信号が第１レベルよりも大きく且つ第２レベルより
も小さい範囲内にあるときには、第４信号線66の他端ａ
における信号に比例してduty比を線形的に変化させる。
この様子を、既述の図４に示す。
以上述べた図２の各部分中、図14と同一符号の部分
は、対応する図14中の各部分と同一のものである。従っ
て、図２に示す本システムでは、図14に示すヒステリ
シスコンパレータ20とフリップフロップ21との組合せに
代わってヒステリシスコンパレータ20のみが用いられて
いる点、ヒステリシスコンパレータ20の出力信号Vfo
が直接に第２差動増幅回路16の出力端67に印加されて、
同回路16の動作をヒステリシスコンパレータ20が直接制
御する点、及び起動指令信号ON及び起動停止信号OFF
の入出力はヒステリシスコンパレータ20の出力とは全く
無関係に設定されている点を除いては、その構成は図14
に示した従来回路と共通している。しかし、上記〜
の相違点が、後述の通り、決定的な効果上の相違をもた
らすのである。
は、対応する図14中の各部分と同一のものである。従っ
て、図２に示す本システムでは、図14に示すヒステリ
シスコンパレータ20とフリップフロップ21との組合せに
代わってヒステリシスコンパレータ20のみが用いられて
いる点、ヒステリシスコンパレータ20の出力信号Vfo
が直接に第２差動増幅回路16の出力端67に印加されて、
同回路16の動作をヒステリシスコンパレータ20が直接制
御する点、及び起動指令信号ON及び起動停止信号OFF
の入出力はヒステリシスコンパレータ20の出力とは全く
無関係に設定されている点を除いては、その構成は図14
に示した従来回路と共通している。しかし、上記〜
の相違点が、後述の通り、決定的な効果上の相違をもた
らすのである。
本実施の形態１の骨子は、次の点にある。即ち、出力
電圧vOが上昇し、規定された電圧以上になったことをヒ
ステリシスコンパレータ20で検出し、その出力信号Vfo
によって電流増幅器16の出力電圧AOUTを発振器17の出力
波形の第１レベル以下、ここではグランド電位近くのレ
ベルにまで下げて、アクティブフィルタ100のスイッチ
ング素子７の動作のみを強制的にオフ状態にさせる。そ
の後、出力電圧vOが減少して、ヒステリシスコンパレー
タ20に設定されたリセット動作点にVref2相当するリセ
ット電圧にまで降下したときに、この状態をヒステリシ
スコンパレータ20によって検出し、その出力Vfをオフに
して電流増幅器16の出力端67に印加する。これにより、
出力電圧AOUTはグランド電位近くのレベルに保持されて
いる状態から開放され、そのレベルをグランド電位近く
のレベルから上記第１レベルに向けて徐々に上昇させ
る。即ち、コンパレータ18の出力波形のduty比が０％よ
り徐々に大きくなる方向へと出力電圧AOUTを上昇させ、
スイッチング素子７を再度オン状態に復帰させる。そし
て、本実施の形態１のシステムでは、自動的にこの一連
の動作を行なわさせる点に、その特徴点がある。
電圧vOが上昇し、規定された電圧以上になったことをヒ
ステリシスコンパレータ20で検出し、その出力信号Vfo
によって電流増幅器16の出力電圧AOUTを発振器17の出力
波形の第１レベル以下、ここではグランド電位近くのレ
ベルにまで下げて、アクティブフィルタ100のスイッチ
ング素子７の動作のみを強制的にオフ状態にさせる。そ
の後、出力電圧vOが減少して、ヒステリシスコンパレー
タ20に設定されたリセット動作点にVref2相当するリセ
ット電圧にまで降下したときに、この状態をヒステリシ
スコンパレータ20によって検出し、その出力Vfをオフに
して電流増幅器16の出力端67に印加する。これにより、
出力電圧AOUTはグランド電位近くのレベルに保持されて
いる状態から開放され、そのレベルをグランド電位近く
のレベルから上記第１レベルに向けて徐々に上昇させ
る。即ち、コンパレータ18の出力波形のduty比が０％よ
り徐々に大きくなる方向へと出力電圧AOUTを上昇させ、
スイッチング素子７を再度オン状態に復帰させる。そし
て、本実施の形態１のシステムでは、自動的にこの一連
の動作を行なわさせる点に、その特徴点がある。
このような構成を採るならば、従来回路のように起動
スイッチ回路によって、その都度、システムを再起動さ
せることは一切必要なく、起動スイッチ回路22をオン状
態のままに保持しつつ、出力電圧vOが設定値vOSよりも
僅かの値だけ超えた出力電圧レベルにおいて、本システ
ム内部で自動的にアクティブフィルタ動作のみをオン・
オフさせることが、可能となる。
スイッチ回路によって、その都度、システムを再起動さ
せることは一切必要なく、起動スイッチ回路22をオン状
態のままに保持しつつ、出力電圧vOが設定値vOSよりも
僅かの値だけ超えた出力電圧レベルにおいて、本システ
ム内部で自動的にアクティブフィルタ動作のみをオン・
オフさせることが、可能となる。
尚、図２の構成要素26,27,68,22,23から成る回路部分
は負帰還制御回路300のソフトスタート（起動）のみに
係わる部分であり、しかも他の回路構成でも実現可能な
部分であるから、これらの構成要素からなる上記回路部
分は上述した本システムの特徴を実現するにあたって本
質的な必須の部分をなすものではない。同様に、ダイオ
ード28も非必須部分である。この点は、後述する他の実
施の形態やその変形例で示されるシステムについても同
様に妥当する。
は負帰還制御回路300のソフトスタート（起動）のみに
係わる部分であり、しかも他の回路構成でも実現可能な
部分であるから、これらの構成要素からなる上記回路部
分は上述した本システムの特徴を実現するにあたって本
質的な必須の部分をなすものではない。同様に、ダイオ
ード28も非必須部分である。この点は、後述する他の実
施の形態やその変形例で示されるシステムについても同
様に妥当する。
図５は、図２に示した本システムの各部分の出力波形
を示すタイミングチャートである。図５中、（ａ）の交
流電源電圧viの全波整流波形と（ｈ）の出力電圧AOUTの
波形とは、図２の掛算回路15が全波整流電流信号vi1を
入力しているので、互いに同期し合っている。以下、図
2,図５に基づき、本システムの動作を詳述する。
を示すタイミングチャートである。図５中、（ａ）の交
流電源電圧viの全波整流波形と（ｈ）の出力電圧AOUTの
波形とは、図２の掛算回路15が全波整流電流信号vi1を
入力しているので、互いに同期し合っている。以下、図
2,図５に基づき、本システムの動作を詳述する。
時間t1以前においては、負荷キャパシタ11の端子間電
圧、即ち出力電圧vOは、交流電源電圧Viの実効値の の電圧に充電されている。電源電流iiは、負荷10が軽負
荷状態の時には、僅かな電流となり、又、無負荷の場合
には電流iiは０となる。そして、出力信号VOUT及びAOUT
は共に最大の出力電圧を示している。
圧、即ち出力電圧vOは、交流電源電圧Viの実効値の の電圧に充電されている。電源電流iiは、負荷10が軽負
荷状態の時には、僅かな電流となり、又、無負荷の場合
には電流iiは０となる。そして、出力信号VOUT及びAOUT
は共に最大の出力電圧を示している。
この状態にある時間t1で、起動指令信号ONを第３入力
端子53より入力して起動スイッチ22をオンさせると、第
10信号線68は電源23に接続され、点ｂの電位Vbは、電源
23の電源電圧（約3.0V）にまで急上昇する。その結果、
定電流源26からダイオード28を介して電流増幅器16側へ
と電流が流れ込み、出力電圧AOUTは、2.4Vをピーク電圧
とする、図３（Ｂ）に示すような波形となり、コンパレ
ータ18の出力波形のduty比は最大duty比となり、それに
対応してスイッチング素子７はオン、オフ動作を行う。
その結果、最大電流の交流電源電流iiが流れ、その電流
はアクティブフィルタ100の出力に供給される。その結
果、負荷キャパシタ11は急速に充電され、出力電圧vOは
出力電圧設定値vOSに向けて昇圧し続ける。
端子53より入力して起動スイッチ22をオンさせると、第
10信号線68は電源23に接続され、点ｂの電位Vbは、電源
23の電源電圧（約3.0V）にまで急上昇する。その結果、
定電流源26からダイオード28を介して電流増幅器16側へ
と電流が流れ込み、出力電圧AOUTは、2.4Vをピーク電圧
とする、図３（Ｂ）に示すような波形となり、コンパレ
ータ18の出力波形のduty比は最大duty比となり、それに
対応してスイッチング素子７はオン、オフ動作を行う。
その結果、最大電流の交流電源電流iiが流れ、その電流
はアクティブフィルタ100の出力に供給される。その結
果、負荷キャパシタ11は急速に充電され、出力電圧vOは
出力電圧設定値vOSに向けて昇圧し続ける。
そして、時間t2において、出力電圧vOが出力電圧設定
値vOS以上となり、それ以降に流れる電流iiは、制御回
路300による負帰還制御により、最小となるように絞ら
れる。以降、負荷10は軽負荷状態へと移行するので、そ
のときの電流iiより負荷10が要求する電流分を差し引い
ただけの電流によって、負荷キャパシタ11が徐々に充電
される。
値vOS以上となり、それ以降に流れる電流iiは、制御回
路300による負帰還制御により、最小となるように絞ら
れる。以降、負荷10は軽負荷状態へと移行するので、そ
のときの電流iiより負荷10が要求する電流分を差し引い
ただけの電流によって、負荷キャパシタ11が徐々に充電
される。
その結果、時間t3において、負荷キャパシタ11の充電
電圧、従って抵抗32で生ずる電圧が過電圧設定値24（V
ref1）に達すると、ヒステリシスコンパレータ20がオン
状態に動作して、グランド電位レベル“0"の出力信号V
foを出力し、これにより、第２差動増幅器、即ち、電流
増幅器16の出力端67の電位は強制的にグランド電位レベ
ル近くに下がる。その結果、谷電圧が1.4Vのレベルにあ
った出力電圧AOUT（図３（Ｃ））は、0V近辺にまで下げ
られることとなる。当然に、接続点ａの電位は発振器17
の発振波の谷電圧（＝2.0V）以下となるため、コンパレ
ータ18の出力はオフ状態となり、それに対応して、ゲー
トドライバ19につながれたスイッチング素子７はオフ状
態となる。そして、それ以後、ヒステリシスコンパレー
タ20は“0"レベルないしＬレベルの過電圧検出信号Vfを
出力し続けるので、スイッチング素子７のオフ状態は時
間t4まで維持される。
電圧、従って抵抗32で生ずる電圧が過電圧設定値24（V
ref1）に達すると、ヒステリシスコンパレータ20がオン
状態に動作して、グランド電位レベル“0"の出力信号V
foを出力し、これにより、第２差動増幅器、即ち、電流
増幅器16の出力端67の電位は強制的にグランド電位レベ
ル近くに下がる。その結果、谷電圧が1.4Vのレベルにあ
った出力電圧AOUT（図３（Ｃ））は、0V近辺にまで下げ
られることとなる。当然に、接続点ａの電位は発振器17
の発振波の谷電圧（＝2.0V）以下となるため、コンパレ
ータ18の出力はオフ状態となり、それに対応して、ゲー
トドライバ19につながれたスイッチング素子７はオフ状
態となる。そして、それ以後、ヒステリシスコンパレー
タ20は“0"レベルないしＬレベルの過電圧検出信号Vfを
出力し続けるので、スイッチング素子７のオフ状態は時
間t4まで維持される。
その後、出力電圧vOが徐々に減衰し、時間t4になって
出力電圧vO、従って、抵抗32での電圧がヒステリシスコ
ンパレータ20に設定されたリセット電圧用基準電圧V
ref2にまで下降して、はじめてヒステリシスコンパレー
タ20がオン状態よりオフ状態に移行し、同コンパレータ
20は“0"レベルの過電圧検出信号Vfoの出力を停止す
る。このとき、電流増幅器16の出力AOUTはグランド電位
レベルより開放され、推移期間t4〜t5を経て、軽負荷時
での正常なアクティブフィルタ動作レベル、即ち、谷電
圧を1.4Vとする、図３（Ｃ）のような出力レベルに戻
る。
出力電圧vO、従って、抵抗32での電圧がヒステリシスコ
ンパレータ20に設定されたリセット電圧用基準電圧V
ref2にまで下降して、はじめてヒステリシスコンパレー
タ20がオン状態よりオフ状態に移行し、同コンパレータ
20は“0"レベルの過電圧検出信号Vfoの出力を停止す
る。このとき、電流増幅器16の出力AOUTはグランド電位
レベルより開放され、推移期間t4〜t5を経て、軽負荷時
での正常なアクティブフィルタ動作レベル、即ち、谷電
圧を1.4Vとする、図３（Ｃ）のような出力レベルに戻
る。
出力電圧vOがその設定値vOSにまで下降したときの時
間t5においては、接続点ａの電圧はほぼ2Vの谷電圧を有
するので、コンパレータ18の出力波形のduty比は０％近
くとなる。従って、スイッチング素子７のオン時間は極
めて小さくなり、アクティブフィルタ100の出力端60に
流れる電流は、図５（ｂ）に示すように、図15（ｂ）の
場合と比べて格段に小さい値となる。即ち、従来回路の
図15（ｂ）に示したような、再起動時の大きな突入電流
は流れない。従って、リアクトル６が異音を発生するこ
ともない。また、出力電圧vOのオーバーシュートは、負
荷10が無負荷の状態であっても、殆ど生じない。
間t5においては、接続点ａの電圧はほぼ2Vの谷電圧を有
するので、コンパレータ18の出力波形のduty比は０％近
くとなる。従って、スイッチング素子７のオン時間は極
めて小さくなり、アクティブフィルタ100の出力端60に
流れる電流は、図５（ｂ）に示すように、図15（ｂ）の
場合と比べて格段に小さい値となる。即ち、従来回路の
図15（ｂ）に示したような、再起動時の大きな突入電流
は流れない。従って、リアクトル６が異音を発生するこ
ともない。また、出力電圧vOのオーバーシュートは、負
荷10が無負荷の状態であっても、殆ど生じない。
その後、再び出力電圧vOが徐々に上昇し、時間t6にお
いて再び過電圧設定値に出力電圧vOが達すると、アクテ
ィブフィルタ動作のみ、即ち、スイッチング素子７のみ
が停止し、時間t7において、再びアクティブフィルタ10
0がオン状態に移行する動作を行なう。
いて再び過電圧設定値に出力電圧vOが達すると、アクテ
ィブフィルタ動作のみ、即ち、スイッチング素子７のみ
が停止し、時間t7において、再びアクティブフィルタ10
0がオン状態に移行する動作を行なう。
このように、本実施の形態に係るアクティブフィルタ
では、負荷10が重負荷状態から軽負荷ないし無負荷の状
態に移行しても、制御回路300自体の起動のオン・オフ
を繰り返す必要は一切なく、自動的にアクティブフィル
タ動作のオン・オフのみを安定して繰り返す。しかも、
予め設定された２つの基準値、即ち、過電圧値Vref1と
リセット電圧値Vref2との間において、その動作は繰り
返される。その際に、従来技術のような過電流の発生及
び異音の発生は一切生じない。この間において、仮に負
荷10が軽負荷或いは無負荷状態から大きく変化したとし
ても、制御回路200は出力電圧vOを過電圧値より出力電
圧設定値vOSへとスムーズに下げるだけで、システム全
体の動作においてはなんら支障は生じなく、本システム
は、アクティブフィルタの出力電圧vOを設定された電圧
vOSに一定制御しようとする。
では、負荷10が重負荷状態から軽負荷ないし無負荷の状
態に移行しても、制御回路300自体の起動のオン・オフ
を繰り返す必要は一切なく、自動的にアクティブフィル
タ動作のオン・オフのみを安定して繰り返す。しかも、
予め設定された２つの基準値、即ち、過電圧値Vref1と
リセット電圧値Vref2との間において、その動作は繰り
返される。その際に、従来技術のような過電流の発生及
び異音の発生は一切生じない。この間において、仮に負
荷10が軽負荷或いは無負荷状態から大きく変化したとし
ても、制御回路200は出力電圧vOを過電圧値より出力電
圧設定値vOSへとスムーズに下げるだけで、システム全
体の動作においてはなんら支障は生じなく、本システム
は、アクティブフィルタの出力電圧vOを設定された電圧
vOSに一定制御しようとする。
以上の通り、本実施の形態では、（ｉ）負帰還制御回
路300と、（ii）負荷10が軽負荷時、或いは無負荷時に
出力電圧vOが過電圧レベル以上に上昇していくのを検出
して、それに応答して、電流増幅器16の出力電圧を強制
的にグランド電位近くにまで下げてスイッチング素子７
のオン・オフ動作を制御する過電圧検出回路400とを、
アクティブフィルタ100の出力端60に対して互いに並列
に配置している。これによって、アクティブフィルタ出
力電圧vOをスムーズに一定範囲内に安定して制御するこ
とができる。しかも、アクティブフィルタとしての基本
回路、即ち主回路100の構成は従来技術と同様であるの
で、従来のアクティブフィルタが有している。力率は10
0％近くであり、かつ高調波は格段に低く抑えた制御が
可能という特性をそのまま生かした状態で以て、アクテ
ィブフィルタ出力電圧の一定、かつ安定な制御を、過大
な突入電流を発生させることなく、同システム内部で自
動的に行うことができる。
路300と、（ii）負荷10が軽負荷時、或いは無負荷時に
出力電圧vOが過電圧レベル以上に上昇していくのを検出
して、それに応答して、電流増幅器16の出力電圧を強制
的にグランド電位近くにまで下げてスイッチング素子７
のオン・オフ動作を制御する過電圧検出回路400とを、
アクティブフィルタ100の出力端60に対して互いに並列
に配置している。これによって、アクティブフィルタ出
力電圧vOをスムーズに一定範囲内に安定して制御するこ
とができる。しかも、アクティブフィルタとしての基本
回路、即ち主回路100の構成は従来技術と同様であるの
で、従来のアクティブフィルタが有している。力率は10
0％近くであり、かつ高調波は格段に低く抑えた制御が
可能という特性をそのまま生かした状態で以て、アクテ
ィブフィルタ出力電圧の一定、かつ安定な制御を、過大
な突入電流を発生させることなく、同システム内部で自
動的に行うことができる。
（実施の形態２） 実施の形態２に係るアクティブフィルタシステム全体
の概観を、図６のブロック図に示す。同図６において
も、本システムの外部の装置として、マイクロコンピュ
ータ500を図示しているが、本システムを構成する中核
もまた、実施の形態１の場合と同様に、アクティブフィ
ルタ本体としての主回路100、交流電源１、ノイズフィ
ルタ25を含む入力信号線50、出力端51、負荷10及び制御
回路200より成る。但し、本実施の形態に係るシステム
では、実施の形態１で実現された機能を基本的に維持
した上で、それらの機能を既述したPAM制御にも対応
可能とさせる点に、その目的があるので、制御回路200
の構成については実施の形態１のそれと相違している。
その他の部分の構成は全て実施の形態１のそれらと同一
であり、従って、主回路100の構成もまた、従来技術
（図13参照）と同一である。以下、実施の形態１と相違
する点を中心に、本システムの構成を説明しよう。
の概観を、図６のブロック図に示す。同図６において
も、本システムの外部の装置として、マイクロコンピュ
ータ500を図示しているが、本システムを構成する中核
もまた、実施の形態１の場合と同様に、アクティブフィ
ルタ本体としての主回路100、交流電源１、ノイズフィ
ルタ25を含む入力信号線50、出力端51、負荷10及び制御
回路200より成る。但し、本実施の形態に係るシステム
では、実施の形態１で実現された機能を基本的に維持
した上で、それらの機能を既述したPAM制御にも対応
可能とさせる点に、その目的があるので、制御回路200
の構成については実施の形態１のそれと相違している。
その他の部分の構成は全て実施の形態１のそれらと同一
であり、従って、主回路100の構成もまた、従来技術
（図13参照）と同一である。以下、実施の形態１と相違
する点を中心に、本システムの構成を説明しよう。
尚、図６に示す通り、ここでは、過電圧検出回路400
の入力端は、負帰還制御回路300内の出力電圧分圧用
の、第１抵抗器36と第２抵抗器37との接続点ｃに接続さ
れているが、後述の説明から理解される通り、同回路40
0の機能自体は実施の形態１のそれとなんら異なるとこ
ろはない。即ち、本システムでも、同回路400は、出力
電圧を与える信号ないしは出力電圧に相当する信号を受
信して、出力電圧と、それよりも一定のレベルだけ高い
過電圧レベルとの比較に相当する第１比較処理を、上記
出力電圧相当信号と過電圧レベル用基準電圧との比較に
よって実行し、出力電圧が過電圧レベル以上に達すると
きには過電圧検出信号Vfoを出力すると共に、その後、
出力電圧がリセットレベルにまで下降するまでは上記信
号Vfoの出力状態を維持し、出力電圧がリセットレベル
に達したときに始めて上記信号Vfoの出力を停止する。
ここで、上記信号Vfoのレベルは実施の形態１と同様で
あり、既述した発振器17の発振波形の谷電圧（＝2.0V）
以下にある。又、過電圧レベルと出力電圧設定値vOSと
の差は過電圧検出回路400の設定値24で以て定まり、そ
れは、設計のバラツキを含めても、10V〜20Vの範囲内の
値である。又、リセットレベルと出力電圧設定値vOSと
の差も、同回路400内の基準値Vref2によって一定値に設
定されている（ここでは、5V程度）。
の入力端は、負帰還制御回路300内の出力電圧分圧用
の、第１抵抗器36と第２抵抗器37との接続点ｃに接続さ
れているが、後述の説明から理解される通り、同回路40
0の機能自体は実施の形態１のそれとなんら異なるとこ
ろはない。即ち、本システムでも、同回路400は、出力
電圧を与える信号ないしは出力電圧に相当する信号を受
信して、出力電圧と、それよりも一定のレベルだけ高い
過電圧レベルとの比較に相当する第１比較処理を、上記
出力電圧相当信号と過電圧レベル用基準電圧との比較に
よって実行し、出力電圧が過電圧レベル以上に達すると
きには過電圧検出信号Vfoを出力すると共に、その後、
出力電圧がリセットレベルにまで下降するまでは上記信
号Vfoの出力状態を維持し、出力電圧がリセットレベル
に達したときに始めて上記信号Vfoの出力を停止する。
ここで、上記信号Vfoのレベルは実施の形態１と同様で
あり、既述した発振器17の発振波形の谷電圧（＝2.0V）
以下にある。又、過電圧レベルと出力電圧設定値vOSと
の差は過電圧検出回路400の設定値24で以て定まり、そ
れは、設計のバラツキを含めても、10V〜20Vの範囲内の
値である。又、リセットレベルと出力電圧設定値vOSと
の差も、同回路400内の基準値Vref2によって一定値に設
定されている（ここでは、5V程度）。
本システムのより詳細な構成を図７に示す。同図７に
おいて、図２と同一符号のものは同一のものを示す。従
って、主回路100は、コンバータダイオード２〜5,リア
クトル6,スイッチング素子７（例えばトランジスタ,IGB
T,MOSFET等），電流ダイオード9,負荷10,負荷キャパシ
タ11及び電流検出用抵抗器12より成る。
おいて、図２と同一符号のものは同一のものを示す。従
って、主回路100は、コンバータダイオード２〜5,リア
クトル6,スイッチング素子７（例えばトランジスタ,IGB
T,MOSFET等），電流ダイオード9,負荷10,負荷キャパシ
タ11及び電流検出用抵抗器12より成る。
他方、この主回路100を制御する負帰還制御回路300
は、実施の形態１の場合とは相違する部分として、主
回路100の出力端51（60）にその一端が接続された第１
抵抗器36と、第１抵抗器36の他端ｃにその一端が接続
された第２抵抗器37と、第２抵抗器37の他端に接続さ
れ、その直流電源値Vctr1を可変に設定可能な制御電源3
8と、第１抵抗器36の他端ｃにその負側入力端が接続
され、その正側入力端に基準電圧源39の一定の基準電圧
ESが印加されており、第１抵抗器36の他端ｃのレベルと
基準電圧ESとを比較してその差分信号VOUTを出力する第
１差動増幅回路ないし電圧増幅器14Aと、第１差動増
幅回路14Aの出力端に第１入力端が接続され、第３抵抗
器33を介して全波整流回路56の第１出力端57に第２入力
端が接続されており、第１差動増幅回路14Aの出力信号V
OUTと全波整流電流信号Vi1との掛算を行う掛算回路15と
を備えている。
は、実施の形態１の場合とは相違する部分として、主
回路100の出力端51（60）にその一端が接続された第１
抵抗器36と、第１抵抗器36の他端ｃにその一端が接続
された第２抵抗器37と、第２抵抗器37の他端に接続さ
れ、その直流電源値Vctr1を可変に設定可能な制御電源3
8と、第１抵抗器36の他端ｃにその負側入力端が接続
され、その正側入力端に基準電圧源39の一定の基準電圧
ESが印加されており、第１抵抗器36の他端ｃのレベルと
基準電圧ESとを比較してその差分信号VOUTを出力する第
１差動増幅回路ないし電圧増幅器14Aと、第１差動増
幅回路14Aの出力端に第１入力端が接続され、第３抵抗
器33を介して全波整流回路56の第１出力端57に第２入力
端が接続されており、第１差動増幅回路14Aの出力信号V
OUTと全波整流電流信号Vi1との掛算を行う掛算回路15と
を備えている。
更に、同回路300は、実施の形態１と共通した構成部
分として、電流増幅器ないし第２差動増幅回路16、三角
波発振器17、コンパレータ18、ゲートドライバ19、ダイ
オード27,28、定電流源26、起動スイッチ22、ソフトス
タート直流電源23、第３入力端子53、第２入力端子とし
て過電圧検出回路400の出力端に接続された、第６信号
線ないしは過電圧検出信号線70、第５信号線としての制
御信号出力線69、第10信号線としての起動用信号線68、
第４信号線としての第２差動増幅回路出力信号線66より
成る。本システムでも、起動を指令する、電源23の電源
電圧で以て起動時電圧を可変にし、アクティブフィルタ
動作のソフトスタートを行う。尚、符号34は抵抗器を、
35はキャパシタを示しており、この抵抗器34とキャパシ
タ35とによって、発振器17の発振周波数が決定される
（それは、実施の形態１や図15の回路の場合と同様に、
スイッチング素子７の性能等により決まり、ここでは10
kHz〜50kHzの範囲内で決定される）。
分として、電流増幅器ないし第２差動増幅回路16、三角
波発振器17、コンパレータ18、ゲートドライバ19、ダイ
オード27,28、定電流源26、起動スイッチ22、ソフトス
タート直流電源23、第３入力端子53、第２入力端子とし
て過電圧検出回路400の出力端に接続された、第６信号
線ないしは過電圧検出信号線70、第５信号線としての制
御信号出力線69、第10信号線としての起動用信号線68、
第４信号線としての第２差動増幅回路出力信号線66より
成る。本システムでも、起動を指令する、電源23の電源
電圧で以て起動時電圧を可変にし、アクティブフィルタ
動作のソフトスタートを行う。尚、符号34は抵抗器を、
35はキャパシタを示しており、この抵抗器34とキャパシ
タ35とによって、発振器17の発振周波数が決定される
（それは、実施の形態１や図15の回路の場合と同様に、
スイッチング素子７の性能等により決まり、ここでは10
kHz〜50kHzの範囲内で決定される）。
又、上述したように、制御電源38は、アクティブフィ
ルタ100の直流出力電圧vOの設定値を決めるものであ
る。
ルタ100の直流出力電圧vOの設定値を決めるものであ
る。
更に、同図７中、記号Vrosが電源を示しており、節点
a,b,c,dは、以下の動作説明を助けるために指定した記
号であり、記号Vctr1は制御電源38の直流電源値を示
し、記号ESは電圧増幅器39に印加される基準電圧値を示
す。更に記号ECは、ヒステリシスコンパレータ20のトリ
ップ動作点（それは過電圧レベルに対応する）を決める
電圧源24の電圧値を示す。記号R1とR2とは、それぞれ第
1,第２抵抗器36,37の抵抗値を示す。
a,b,c,dは、以下の動作説明を助けるために指定した記
号であり、記号Vctr1は制御電源38の直流電源値を示
し、記号ESは電圧増幅器39に印加される基準電圧値を示
す。更に記号ECは、ヒステリシスコンパレータ20のトリ
ップ動作点（それは過電圧レベルに対応する）を決める
電圧源24の電圧値を示す。記号R1とR2とは、それぞれ第
1,第２抵抗器36,37の抵抗値を示す。
次に、本システムの詳細な動作原理について説明す
る。
る。
ここで、アクティブフィルタ100の直流出力電圧をvO
として表わすと、制御電源38には、 で与えられる電流が流れる。従って、節点ｃの電位V
Cは、 で与えられ、この値VCが電圧増幅器14Aの基準電圧ESと
比較され、差分が生じないように、アクティブフィルタ
全体が制御される。即ち、 従って、出力電圧vOは、 例えば、基準電圧ESが2.5Vのときに、R1＝940kΩ,R2＝
6.2kΩとすると、出力電圧vOは、vO＝381.5−151.6V
ctr1として与えられる。
として表わすと、制御電源38には、 で与えられる電流が流れる。従って、節点ｃの電位V
Cは、 で与えられ、この値VCが電圧増幅器14Aの基準電圧ESと
比較され、差分が生じないように、アクティブフィルタ
全体が制御される。即ち、 従って、出力電圧vOは、 例えば、基準電圧ESが2.5Vのときに、R1＝940kΩ,R2＝
6.2kΩとすると、出力電圧vOは、vO＝381.5−151.6V
ctr1として与えられる。
この関係をグラフに示すと、図８に示すようになる。
上記（４）式の関係式を、PAM制御対応の、出力電圧
可変な昇圧形アクティブフィルタの動作を実現するため
に応用することができる。即ち、図８に破線で示してい
る通り、出力電圧vOが交流電源１のピーク電圧以下の範
囲、例えば交流電源電圧Viの実効値が100Vであれば、 以下の範囲にまでは、上記関係式を適用することができ
ないが、節点ｃの電圧VCが、出力電圧vOが変化しようと
も一定に制御されている条件においては、当該電圧VOは
基準電圧ESと等しい。従って、この節点ｃの電圧VCをヒ
ステリシスコンパレータ20の入力信号とすれば、電圧V
ctr1の変更によって出力電圧vOの設定値vOSを変えて
も、ヒステリシスコンパレータ20の入力信号は不変とな
り、それは、負荷10が軽負荷ないし無負荷状態へ移行す
るのに伴って生ずる出力電圧vOの上昇分だけ変動するこ
ととなる。従って、この点を利用すれば、出力電圧ｖvo
の設定値vOSが変わっても、ヒステリシスコンパレータ2
0に設定すべき２つの基準電圧Vref1,Vref2を一定にする
ことができ、出力電圧設定値vOSの変更に拘わらず、常
に出力電圧vOの変動量を一定の範囲内に制御することが
できる。本実施の形態は、正にこの点を利用しているの
である。
可変な昇圧形アクティブフィルタの動作を実現するため
に応用することができる。即ち、図８に破線で示してい
る通り、出力電圧vOが交流電源１のピーク電圧以下の範
囲、例えば交流電源電圧Viの実効値が100Vであれば、 以下の範囲にまでは、上記関係式を適用することができ
ないが、節点ｃの電圧VCが、出力電圧vOが変化しようと
も一定に制御されている条件においては、当該電圧VOは
基準電圧ESと等しい。従って、この節点ｃの電圧VCをヒ
ステリシスコンパレータ20の入力信号とすれば、電圧V
ctr1の変更によって出力電圧vOの設定値vOSを変えて
も、ヒステリシスコンパレータ20の入力信号は不変とな
り、それは、負荷10が軽負荷ないし無負荷状態へ移行す
るのに伴って生ずる出力電圧vOの上昇分だけ変動するこ
ととなる。従って、この点を利用すれば、出力電圧ｖvo
の設定値vOSが変わっても、ヒステリシスコンパレータ2
0に設定すべき２つの基準電圧Vref1,Vref2を一定にする
ことができ、出力電圧設定値vOSの変更に拘わらず、常
に出力電圧vOの変動量を一定の範囲内に制御することが
できる。本実施の形態は、正にこの点を利用しているの
である。
本実施の形態のシステムにおける各部分の出力波形
を、図９のタイミングチャートに示す。この波形図に基
づき、動作を詳細に説明する。
を、図９のタイミングチャートに示す。この波形図に基
づき、動作を詳細に説明する。
図９中、記号Viは交流電源１の電圧波形を示す。記号
iiは交流電源１に流れる電流波形を示す。記号vOはアク
ティブフィルタ100の直流出力電圧であり、図７中の接
続点ｄの電位を示す。同図９の（ｂ）〜（ｄ）では、実
線と点線の２つの波形が示されているが、これは、制御
電源38の制御電圧Vctr1をそれぞれ実線と点線で示され
る波形に変えたときの、各部の出力波形の変化を、特に
出力電圧vOとその設定値vOSとの差が常に一定に保たれ
ている点を明示するためである。例えば、Vctr1＝0.86V
に設定し、直流出力電圧vO＝250Vとしたときの各部の出
力波形が実線波形で与えられ、Vctr1＝0.538Vに設定
し、直流出力電圧vO＝300Vとしたときの出力波形が、点
線波形である。図９の（ｅ）が図７のｂ点の電圧波形で
ある。図９の（ｆ）は信号ON/OFFの波形を、従って、起
動スイッチ22の動作を示している。
iiは交流電源１に流れる電流波形を示す。記号vOはアク
ティブフィルタ100の直流出力電圧であり、図７中の接
続点ｄの電位を示す。同図９の（ｂ）〜（ｄ）では、実
線と点線の２つの波形が示されているが、これは、制御
電源38の制御電圧Vctr1をそれぞれ実線と点線で示され
る波形に変えたときの、各部の出力波形の変化を、特に
出力電圧vOとその設定値vOSとの差が常に一定に保たれ
ている点を明示するためである。例えば、Vctr1＝0.86V
に設定し、直流出力電圧vO＝250Vとしたときの各部の出
力波形が実線波形で与えられ、Vctr1＝0.538Vに設定
し、直流出力電圧vO＝300Vとしたときの出力波形が、点
線波形である。図９の（ｅ）が図７のｂ点の電圧波形で
ある。図９の（ｆ）は信号ON/OFFの波形を、従って、起
動スイッチ22の動作を示している。
ここでは、時間t1においてアクティブフィルタ100を
起動させるべく、起動指令信号ONを外部のマイクロコン
ピュータ500から入力して起動スイッチ22をオンの状態
とし、起動を指令する電源電圧23を起動スイッチ22を介
してｂ点に加える。これにより、ｂ点の電圧はグランド
レベルの電位より立ち上がり、接続点ａの電位は、発振
器17より出力される三角波の電圧波形の谷電圧である2V
（第１レベル）以上となり、アクティブフィルタ100は
起動する。
起動させるべく、起動指令信号ONを外部のマイクロコン
ピュータ500から入力して起動スイッチ22をオンの状態
とし、起動を指令する電源電圧23を起動スイッチ22を介
してｂ点に加える。これにより、ｂ点の電圧はグランド
レベルの電位より立ち上がり、接続点ａの電位は、発振
器17より出力される三角波の電圧波形の谷電圧である2V
（第１レベル）以上となり、アクティブフィルタ100は
起動する。
他方、電圧増幅器14Aの出力信号VOUTの電位は、起動
スイッチ22の起動動作に応じて、最大の電圧から0Vへ向
かって減衰していく。それに応じて、電流増幅器16の出
力信号AOUTの電位も、起動スイッチ22の起動動作に応じ
て、その最大の電圧から降下し、定電流源26からダイオ
ード28を介して電流増幅器16の出力端側へと電流が流れ
込み、ａ点の電位が約3.0Vをピーク電圧とする交流波形
を示すので、出力信号AOUTは、ａ点の電位よりもダイオ
ード28の電圧降下分（0.6V）だけ低い約2.4Vをピーク電
圧とする交流波形を示す。アクティブフィルタ100は起
動し、初めは比較的大きな電流ｉｉが交流電源１に流
れ、直流出力電圧vOが制御電圧Vctr1によって設定され
た電圧vOSに到達するまでは、負荷キャパシタ11に電流
が流れ込み、同キャパシタ11は充電される。出力電圧vO
が設定電圧vOSに達する時間が、ここでは時間t2であ
る。
スイッチ22の起動動作に応じて、最大の電圧から0Vへ向
かって減衰していく。それに応じて、電流増幅器16の出
力信号AOUTの電位も、起動スイッチ22の起動動作に応じ
て、その最大の電圧から降下し、定電流源26からダイオ
ード28を介して電流増幅器16の出力端側へと電流が流れ
込み、ａ点の電位が約3.0Vをピーク電圧とする交流波形
を示すので、出力信号AOUTは、ａ点の電位よりもダイオ
ード28の電圧降下分（0.6V）だけ低い約2.4Vをピーク電
圧とする交流波形を示す。アクティブフィルタ100は起
動し、初めは比較的大きな電流ｉｉが交流電源１に流
れ、直流出力電圧vOが制御電圧Vctr1によって設定され
た電圧vOSに到達するまでは、負荷キャパシタ11に電流
が流れ込み、同キャパシタ11は充電される。出力電圧vO
が設定電圧vOSに達する時間が、ここでは時間t2であ
る。
時間t2以降は、少なくとも負荷10が要求する電流が流
れる。負荷10が軽負荷或いは無負荷の状態であれば、交
流電源１に流れる電流iiが急速に絞られる。そのために
出力信号AOUTの電圧は、コンパレータ18の出力波形のdu
ty比を最小とするべく、低下する。時間t2〜時間t3にお
ける図９（ｈ）の波形がそれを示す。即ち、出力信号A
OUTの波形は、1.4Vを谷電圧とする、図３（ｃ）に示し
たものとなる。しかし、コンパレータ18の出力波形のdu
ty比を最小に絞り込んだときに流れる電流iiが負荷10が
要求する以上の電流であれば、その差分は負荷キャパシ
タ11を充電していく。その結果、徐々に負荷キャパシタ
11が充電され、その端子間電圧vOが徐々に上昇してい
く。この上昇時間、即ち、時間t2〜時間t3の期間中は、
直流出力電圧vOを一定制御しようとするアクティブフィ
ルタの本来の制御範囲を越えた状況にある。即ち、直流
出力電圧vOを一定の設定値vOSに制御しているときに
は、節点ｃの電圧は電圧増幅器14Aの基準電圧ESとほぼ
等しくなるけれども、時間t2〜時間t3の間においては、
ｃ点の電圧は基準電圧ESから徐々に高くなっていく。こ
れは、直流出力電圧vOが徐々に高くなっていくためであ
る。
れる。負荷10が軽負荷或いは無負荷の状態であれば、交
流電源１に流れる電流iiが急速に絞られる。そのために
出力信号AOUTの電圧は、コンパレータ18の出力波形のdu
ty比を最小とするべく、低下する。時間t2〜時間t3にお
ける図９（ｈ）の波形がそれを示す。即ち、出力信号A
OUTの波形は、1.4Vを谷電圧とする、図３（ｃ）に示し
たものとなる。しかし、コンパレータ18の出力波形のdu
ty比を最小に絞り込んだときに流れる電流iiが負荷10が
要求する以上の電流であれば、その差分は負荷キャパシ
タ11を充電していく。その結果、徐々に負荷キャパシタ
11が充電され、その端子間電圧vOが徐々に上昇してい
く。この上昇時間、即ち、時間t2〜時間t3の期間中は、
直流出力電圧vOを一定制御しようとするアクティブフィ
ルタの本来の制御範囲を越えた状況にある。即ち、直流
出力電圧vOを一定の設定値vOSに制御しているときに
は、節点ｃの電圧は電圧増幅器14Aの基準電圧ESとほぼ
等しくなるけれども、時間t2〜時間t3の間においては、
ｃ点の電圧は基準電圧ESから徐々に高くなっていく。こ
れは、直流出力電圧vOが徐々に高くなっていくためであ
る。
このｃ点の電位VCをヒステリシスコンパレータ20の入
力端に取り込んでいるので、時間t3において、ｃ点の電
圧VCがトリップ動作点を決める電圧源24の電圧Ｅｃに達
すると、ヒステリシスコンパレータ20がオン状態に作動
し、同コンパレータ20は電流増幅器16の出力端の電位、
即ち出力信号AOUTを強制的にグランドレベル近くにまで
落とす。図９の（ｈ）において、時間t3での出力信号A
OUTの電圧波形が、それを示している。これによって、
コンパレータ18の出力波形のduty比は０％となり、スイ
ッチング素子７がオフし、アクティブフィルタ100が停
止する。これにより、負荷キャパシタ11の充電が止ま
り、今度は、負荷キャパシタ11に充電された電荷が徐々
に放電されていく。
力端に取り込んでいるので、時間t3において、ｃ点の電
圧VCがトリップ動作点を決める電圧源24の電圧Ｅｃに達
すると、ヒステリシスコンパレータ20がオン状態に作動
し、同コンパレータ20は電流増幅器16の出力端の電位、
即ち出力信号AOUTを強制的にグランドレベル近くにまで
落とす。図９の（ｈ）において、時間t3での出力信号A
OUTの電圧波形が、それを示している。これによって、
コンパレータ18の出力波形のduty比は０％となり、スイ
ッチング素子７がオフし、アクティブフィルタ100が停
止する。これにより、負荷キャパシタ11の充電が止ま
り、今度は、負荷キャパシタ11に充電された電荷が徐々
に放電されていく。
時間t4に達すると、ｃ点の電位VCがヒステリシスコン
パレータ20のリセットレベルVref2に達し、ヒステリシ
スコンパレータ20はオン状態からオフ状態へと移行す
る。従って、電流増幅器16の出力端はグランドレベルか
ら開放され、出力信号AOUTの電圧はグランドレベルより
徐々に上昇し、時間t5において出力電圧vOが設定値vOS
にまで達すると、コンパレータ18が再度、その出力波形
のduty比に基づくスイッチング素子７の制御を開始す
る。このとき、負荷10が軽負荷或いは無負荷の状態にあ
れば、コンパレータ18はその出力波形のduty比を最小に
絞り込んだ動作を行ない、交流電源１に僅かな電流が流
れる。これにより、再び負荷キャパシタ11が充電されは
じめ、直流出力電圧vOは徐々に上昇していく。そして、
時間t6において、出力電圧vOが過電圧レベルにまで達す
ると、再々度、アクティブフィルタ100のみが停止動作
を行なう。このとき、起動指令信号ONは入力されたまま
の状態にある。
パレータ20のリセットレベルVref2に達し、ヒステリシ
スコンパレータ20はオン状態からオフ状態へと移行す
る。従って、電流増幅器16の出力端はグランドレベルか
ら開放され、出力信号AOUTの電圧はグランドレベルより
徐々に上昇し、時間t5において出力電圧vOが設定値vOS
にまで達すると、コンパレータ18が再度、その出力波形
のduty比に基づくスイッチング素子７の制御を開始す
る。このとき、負荷10が軽負荷或いは無負荷の状態にあ
れば、コンパレータ18はその出力波形のduty比を最小に
絞り込んだ動作を行ない、交流電源１に僅かな電流が流
れる。これにより、再び負荷キャパシタ11が充電されは
じめ、直流出力電圧vOは徐々に上昇していく。そして、
時間t6において、出力電圧vOが過電圧レベルにまで達す
ると、再々度、アクティブフィルタ100のみが停止動作
を行なう。このとき、起動指令信号ONは入力されたまま
の状態にある。
このように、外部から停止指令を与えることなく、シ
ステム内部においてアクティブフィルタ100のみを自動
的に停止したり、起動したりを行ないながら、出力電圧
vOを、その時々の各設定値vOSの電圧よりも僅かだけ高
い値内に、例えば、10V〜5V程度だけ設定値よりも上に
あるレベルと当該設定値とで定まる範囲内に、納めるこ
とができる。しかも、このとき、従来技術のようにアク
ティブフィルタを再起動するときに大きな交流電流が流
れて異音が発生するという事態は、一切生じない。そし
て、このような軽負荷又は無負荷の条件から負荷10が重
くなった場合には、本システムによれば、直ちに出力電
圧vOは、その設定値vOSに移行する。負荷10が重くなっ
たときには、ヒステリシスコンパレータ20は動作せず、
待期状態にあり、アクティブフィルタ本来の高力率で且
つ高調波含有率を低く抑えた制御を行なう。
ステム内部においてアクティブフィルタ100のみを自動
的に停止したり、起動したりを行ないながら、出力電圧
vOを、その時々の各設定値vOSの電圧よりも僅かだけ高
い値内に、例えば、10V〜5V程度だけ設定値よりも上に
あるレベルと当該設定値とで定まる範囲内に、納めるこ
とができる。しかも、このとき、従来技術のようにアク
ティブフィルタを再起動するときに大きな交流電流が流
れて異音が発生するという事態は、一切生じない。そし
て、このような軽負荷又は無負荷の条件から負荷10が重
くなった場合には、本システムによれば、直ちに出力電
圧vOは、その設定値vOSに移行する。負荷10が重くなっ
たときには、ヒステリシスコンパレータ20は動作せず、
待期状態にあり、アクティブフィルタ本来の高力率で且
つ高調波含有率を低く抑えた制御を行なう。
更に制御電源電圧Vctr1を変化させて、直流出力電圧v
Oの設定値vOSをより高い値に設定した場合を考える。例
えば、vO＝300V,Vctr1＝0.538Vに設定したものとする。
図９の点線波形が、その時の動作波形である。
Oの設定値vOSをより高い値に設定した場合を考える。例
えば、vO＝300V,Vctr1＝0.538Vに設定したものとする。
図９の点線波形が、その時の動作波形である。
出力電圧vOは、時間t2において、その設定値300Vに達
する。それ以降は負荷10が軽負荷或いは無負荷の状態に
あるものとすれば、前述同様に、出力電圧vOは上昇して
いく。時間t3でｃ点の電位VCがヒステリシスコンパレー
タ20のトリップ動作点の電圧（過電圧レベルに相当）EC
に達すると、同コンパレータ20はオンし、電流増幅器16
の出力AOUTはグランドレベルに降下し、コンパレータ18
がオフとなり、スイッチング素子７もオフし、アクティ
ブフィルタ100は停止する。
する。それ以降は負荷10が軽負荷或いは無負荷の状態に
あるものとすれば、前述同様に、出力電圧vOは上昇して
いく。時間t3でｃ点の電位VCがヒステリシスコンパレー
タ20のトリップ動作点の電圧（過電圧レベルに相当）EC
に達すると、同コンパレータ20はオンし、電流増幅器16
の出力AOUTはグランドレベルに降下し、コンパレータ18
がオフとなり、スイッチング素子７もオフし、アクティ
ブフィルタ100は停止する。
このように、出力電圧設定値vOSを300Vに引き上げた
場合にも、本システムは先に示した一連の動作と同じ動
作を行なう。即ち、ヒステリシスコンパレータ20のオン
・オフ動作は、出力電圧設定値300Vよりも10V〜5Vだけ
上のレベルで実行されているのと等価になる。このよう
な利点が得られるのは、既述した通り、本システムでは
ｃ点の電位Ｖｃと基準電圧Ｅｓ、Vref2との比較を行っ
ているからである。
場合にも、本システムは先に示した一連の動作と同じ動
作を行なう。即ち、ヒステリシスコンパレータ20のオン
・オフ動作は、出力電圧設定値300Vよりも10V〜5Vだけ
上のレベルで実行されているのと等価になる。このよう
な利点が得られるのは、既述した通り、本システムでは
ｃ点の電位Ｖｃと基準電圧Ｅｓ、Vref2との比較を行っ
ているからである。
ここで、出力電圧設定値vOSを250V〜300Vの範囲内で
変えても、上述のトリップ動作点とリセット動作点とは
変わらない。即ち、出力電圧設定値vOSを250Vに設定し
た場合、この設定値250Vよりも100V（過電圧レベルに対
応）〜5V（リセットレベルに対応）だけ上のレベルで動
作させるように、ヒステリシスコンパレータ20の両動作
点を設計すれば、出力電圧設定値vOSをその後、300Vに
変更した場合においても、その設定値300Vより10V（過
電圧レベルに対応）〜5V（リセットレベルに対応）だけ
上のレベルでヒステリシスコンパレータ20がオン・オフ
動作を行うことになり、出力電圧に追随して過電圧保護
動作を行なうことができる。本システムでは、実施の形
態１とは違って、出力電圧が過電圧レベルに達したこと
を判定するときの、出力電圧と直接に比較される電圧値
が固定値になっていないため（但し、ヒステリシスコン
パレータ20に設定される基準電圧値は一定）、直流出力
電圧vOの全可変範囲にわたって、負荷変動があっても、
そのときの設定値vOSからほぼ一定の範囲内に出力電圧v
Oを安定して制御することができる。既述した通り、PAM
制御においては、直流出力電圧vOを自由に変えて、最大
効率・省エネルギー制御が要求されている。従って、PA
M制御を行う際の電源供給装置として、本実施の形態に
係るアクティブフィルタは最適なものであると言える。
変えても、上述のトリップ動作点とリセット動作点とは
変わらない。即ち、出力電圧設定値vOSを250Vに設定し
た場合、この設定値250Vよりも100V（過電圧レベルに対
応）〜5V（リセットレベルに対応）だけ上のレベルで動
作させるように、ヒステリシスコンパレータ20の両動作
点を設計すれば、出力電圧設定値vOSをその後、300Vに
変更した場合においても、その設定値300Vより10V（過
電圧レベルに対応）〜5V（リセットレベルに対応）だけ
上のレベルでヒステリシスコンパレータ20がオン・オフ
動作を行うことになり、出力電圧に追随して過電圧保護
動作を行なうことができる。本システムでは、実施の形
態１とは違って、出力電圧が過電圧レベルに達したこと
を判定するときの、出力電圧と直接に比較される電圧値
が固定値になっていないため（但し、ヒステリシスコン
パレータ20に設定される基準電圧値は一定）、直流出力
電圧vOの全可変範囲にわたって、負荷変動があっても、
そのときの設定値vOSからほぼ一定の範囲内に出力電圧v
Oを安定して制御することができる。既述した通り、PAM
制御においては、直流出力電圧vOを自由に変えて、最大
効率・省エネルギー制御が要求されている。従って、PA
M制御を行う際の電源供給装置として、本実施の形態に
係るアクティブフィルタは最適なものであると言える。
（実施の形態２の変形例） 図10は、実施の形態２の変形例を示す、アクティブフ
ィルタシステムの回路図である。図10の回路と図７に示
した回路との相違点は、ヒステリシスコンパレータ20の
出力端を、電流増幅器16の出力端67のみならず、電圧増
幅器14Aの出力端にも接続している点にある。
ィルタシステムの回路図である。図10の回路と図７に示
した回路との相違点は、ヒステリシスコンパレータ20の
出力端を、電流増幅器16の出力端67のみならず、電圧増
幅器14Aの出力端にも接続している点にある。
このような接続を実現することによって、ヒステリシ
スコンパレータ20のトリップ動作点Vref1（それは過電
圧レベルに対応する基準値）とリセット動作点V
ref2（それはリセットレベルに相当する基準値）との間
に直流出力電圧vOの設定値vOSが設定されたとしても、
負荷が軽負荷ないし無負荷状態に移行して出力電圧vOS
が上昇することに起因してアクティブフィルタ100をシ
ステム内部で自動的に起動、停止させるときに、過大電
流は全く流れず（従って、異音が生じない）、安定なア
クティブフィルタ動作を実現することができる。
スコンパレータ20のトリップ動作点Vref1（それは過電
圧レベルに対応する基準値）とリセット動作点V
ref2（それはリセットレベルに相当する基準値）との間
に直流出力電圧vOの設定値vOSが設定されたとしても、
負荷が軽負荷ないし無負荷状態に移行して出力電圧vOS
が上昇することに起因してアクティブフィルタ100をシ
ステム内部で自動的に起動、停止させるときに、過大電
流は全く流れず（従って、異音が生じない）、安定なア
クティブフィルタ動作を実現することができる。
即ち、図11に例示するように、トリップ動作点Vref1
を出力電圧設定値vOSよりも例えば5Vだけ高いレベルと
して、出力電圧vOの設定値vOSに対する変動量をより一
層小さく制御可能にしようとすると、ヒステリシスコン
パレータ20のリセット動作点Vref2を出力電圧設定値vOS
よりも小さな値に設定する必要がある。この観点から、
図７の回路をみると、信号Vfの出力によって電流増幅器
16の出力端67を強制的にグランドレベル近くにまで設定
しても、同増幅器16の入力信号ないし電圧増幅器14の出
力VOUTは0Vではない。そこで、出力VOUTを完全に0Vに設
定しうるならば、負帰還はかからなくなり、過電圧状態
検出時以後は増幅器16の出力端電圧は完全に0Vとなり、
出力電圧vOが降下してその設定値VOSよりも小さくな
り、リセット動作点Vref2にまで達したときに、電流増
幅器16の出力端67は0Vから開放され、当該出力端67の電
位は上昇することとなり、そのときの再起動時に大きな
電流i1も生じなく、実施の形態1,2で述べた作用・効果
がそのまま得られる。しかも、トリップ動作点Vref1を
設定値vOSから、例えば5V程度という、より小さな値だ
け上のレベルに設定することが可能となるので、出力電
圧vOSをより一層安定して一定に制御することができ
る。
を出力電圧設定値vOSよりも例えば5Vだけ高いレベルと
して、出力電圧vOの設定値vOSに対する変動量をより一
層小さく制御可能にしようとすると、ヒステリシスコン
パレータ20のリセット動作点Vref2を出力電圧設定値vOS
よりも小さな値に設定する必要がある。この観点から、
図７の回路をみると、信号Vfの出力によって電流増幅器
16の出力端67を強制的にグランドレベル近くにまで設定
しても、同増幅器16の入力信号ないし電圧増幅器14の出
力VOUTは0Vではない。そこで、出力VOUTを完全に0Vに設
定しうるならば、負帰還はかからなくなり、過電圧状態
検出時以後は増幅器16の出力端電圧は完全に0Vとなり、
出力電圧vOが降下してその設定値VOSよりも小さくな
り、リセット動作点Vref2にまで達したときに、電流増
幅器16の出力端67は0Vから開放され、当該出力端67の電
位は上昇することとなり、そのときの再起動時に大きな
電流i1も生じなく、実施の形態1,2で述べた作用・効果
がそのまま得られる。しかも、トリップ動作点Vref1を
設定値vOSから、例えば5V程度という、より小さな値だ
け上のレベルに設定することが可能となるので、出力電
圧vOSをより一層安定して一定に制御することができ
る。
かかる観点から、図10の回路では、第１差動増幅14の
出力端を、２つのインバータ回路81,82を含む第７信号
線80を介して過電圧検出信号線70の他端70Eにも接続し
ているのである。これにより、ヒステリシスコンパレー
タ20が動作して信号Vfoを出力するときにのみ、両出力
信号VOUT,AOUTは同時にグランド電位レベル近くへと降
下する。
出力端を、２つのインバータ回路81,82を含む第７信号
線80を介して過電圧検出信号線70の他端70Eにも接続し
ているのである。これにより、ヒステリシスコンパレー
タ20が動作して信号Vfoを出力するときにのみ、両出力
信号VOUT,AOUTは同時にグランド電位レベル近くへと降
下する。
尚、上記信号線70を「第１過電圧検出信号線」と定義
すれば、第７信号線80も過電圧検出信号を、そのレベル
を変えることなく伝送するので、同信号線80を「第２過
電圧検出信号線」と定義することもできる。
すれば、第７信号線80も過電圧検出信号を、そのレベル
を変えることなく伝送するので、同信号線80を「第２過
電圧検出信号線」と定義することもできる。
（実施の形態1,2に共通な変形例） 実施の形態1,2では、いずれも電源は単相交流電源で
あった。しかし、これらの実施の形態で述べられたアク
ティブフィルタ100とその制御回路200を用いて、三相交
流電源の場合のアクティブフィルタを構成することも可
能である。
あった。しかし、これらの実施の形態で述べられたアク
ティブフィルタ100とその制御回路200を用いて、三相交
流電源の場合のアクティブフィルタを構成することも可
能である。
図12は、そのような三相交流電源を電源とするアクテ
ィブフィルタシステムの一例であり、ここでは実施の形
態１のアクティブフィルタ制御装置を利用した場合であ
る。三相交流電源端子R,S,Tには、それぞれ単相交流電
源用アクティブフィルタをベースとする三相分のアクテ
ィブフィルタが接続されている（各端R,S,Tは、それぞ
れ、互いに位相が120度ずつ異なる第1,第2,第３交流電
源の出力端子にあたる）。Ｕ相用のアクティブフィルタ
100U（第１主回路）は、実施の形態１で述べたものと全
く同一構成の単相アクティブフィルタである。これに対
して、Ｖ相用のアクティブフィルタ100V（第２主回路）
は、その主回路構成において、Ｕ相用の電流検出器12に
相当するものがなく、Ｗ相用のアクティブフィルタ100W
（第３主回路）においても同様に、その主回路構成にお
いてはＵ相用の電流検出器12に相当するものが存在して
いない。即ち、ここでは、アクティブフィルタ制御装置
300はＵ相用のアクティブフィルタ100Uにのみに設けら
れており、その第１スイッチング素子7Uに加えられるオ
ンオフパルス（第１制御信号）VGから、位相（交流電
源）がそれぞれ120度及び240度だけ遅れた第２及び第３
制御信号をそれぞれ遅延用ドライバ19V,19Wによって作
り、第2,第３制御信号のそれぞれを、Ｖ相及びＷ相の第
2,第３スイッチング素子7V,7Wに印加することによっ
て、三相交流電源をその入力電源とするアクティブフィ
ルタシステムを構築している。
ィブフィルタシステムの一例であり、ここでは実施の形
態１のアクティブフィルタ制御装置を利用した場合であ
る。三相交流電源端子R,S,Tには、それぞれ単相交流電
源用アクティブフィルタをベースとする三相分のアクテ
ィブフィルタが接続されている（各端R,S,Tは、それぞ
れ、互いに位相が120度ずつ異なる第1,第2,第３交流電
源の出力端子にあたる）。Ｕ相用のアクティブフィルタ
100U（第１主回路）は、実施の形態１で述べたものと全
く同一構成の単相アクティブフィルタである。これに対
して、Ｖ相用のアクティブフィルタ100V（第２主回路）
は、その主回路構成において、Ｕ相用の電流検出器12に
相当するものがなく、Ｗ相用のアクティブフィルタ100W
（第３主回路）においても同様に、その主回路構成にお
いてはＵ相用の電流検出器12に相当するものが存在して
いない。即ち、ここでは、アクティブフィルタ制御装置
300はＵ相用のアクティブフィルタ100Uにのみに設けら
れており、その第１スイッチング素子7Uに加えられるオ
ンオフパルス（第１制御信号）VGから、位相（交流電
源）がそれぞれ120度及び240度だけ遅れた第２及び第３
制御信号をそれぞれ遅延用ドライバ19V,19Wによって作
り、第2,第３制御信号のそれぞれを、Ｖ相及びＷ相の第
2,第３スイッチング素子7V,7Wに印加することによっ
て、三相交流電源をその入力電源とするアクティブフィ
ルタシステムを構築している。
実施の形態２に係るアクティブフィルタ制御装置を用
いる場合も、その基本的な考え方は同一である。即ち、
図12のＵ相用のアクティブフィルタにのみ実施の形態２
で述べた図7,又は図10の制御回路200が適用され、同回
路200が出力する第１制御信号の位相を120度及び240度
だけ遅延させた第2,第３制御信号を、Ｖ相及びＷ相用の
各スイッチング素子に印加すればよい。
いる場合も、その基本的な考え方は同一である。即ち、
図12のＵ相用のアクティブフィルタにのみ実施の形態２
で述べた図7,又は図10の制御回路200が適用され、同回
路200が出力する第１制御信号の位相を120度及び240度
だけ遅延させた第2,第３制御信号を、Ｖ相及びＷ相用の
各スイッチング素子に印加すればよい。
図12中、符号19V,19Wは、それぞれ第１制御信号VGの
位相をそれぞれ120度,240度だけ遅延させる第2,第３ゲ
ートドライバであり、符号71,72はそれぞれ第８及び第
９信号線である。
位相をそれぞれ120度,240度だけ遅延させる第2,第３ゲ
ートドライバであり、符号71,72はそれぞれ第８及び第
９信号線である。
産業上の利用の可能性 この発明における負荷としては、家電製品に一般的に
使われている汎用インバータや、ACサーボモータや、DC
−DCインバータを挙げることができる。
使われている汎用インバータや、ACサーボモータや、DC
−DCインバータを挙げることができる。
従って、本発明では、入力電源は交流電源でも良い
し、直流電源でも良い。本発明は、昇圧形の、AC−DC変
換回路及びDC−DC変換回路として、即ち、様々な電気機
器の電源回路として、利用可能である。
し、直流電源でも良い。本発明は、昇圧形の、AC−DC変
換回路及びDC−DC変換回路として、即ち、様々な電気機
器の電源回路として、利用可能である。
以上、本発明の特徴を図面を用いて詳述したが、これ
らの技術は本発明の発現形態の一面を例示するものにす
ぎないことに留意すべきである。本発明の特徴は、これ
らの記述内容に限定されるものではなく、ここに例示し
たもの以外の様々な修正や変形例が、本発明のscopeか
ら逸脱しない限りにおいて、実現可能である。
らの技術は本発明の発現形態の一面を例示するものにす
ぎないことに留意すべきである。本発明の特徴は、これ
らの記述内容に限定されるものではなく、ここに例示し
たもの以外の様々な修正や変形例が、本発明のscopeか
ら逸脱しない限りにおいて、実現可能である。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/217
Claims (16)
- 【請求項１】電源（１）と、 前記電源の電源電圧を入力する入力信号線（50）と、 負荷（10）と、 その入力端が前記入力信号線に接続され、その出力端が
前記負荷に接続されており、前記電源電圧を直流電圧に
変換して前記直流電圧を出力電圧（vO）として出力する
主回路（100）とを備え、 前記主回路（100）は、 前記入力信号線に接続された全波整流回路（56）と、 前記全波整流回路の第１出力端にその第１端が接続され
たリアクトル（６）と、 前記リアクトルの第２端にそのアノード電極が接続さ
れ、そのカソード電極が前記主回路の前記出力端に接続
された整流ダイオード（９）と、 前記主回路の前記出力端にその第１端が接続され、その
第２端が接地された負荷キャパシタ（11）と、 その第１主電極が前記リアクトルの前記第２端に接続さ
れ、その第２主電極が前記負荷キャパシタの前記第２端
に接続され、その制御電極に印加される制御電圧（vG）
がオンレベルのときにはオン動作を行い、前記制御電圧
がオフレベルのときにはオフ動作を行う、スイッチング
素子（７）と、 前記スイッチング素子の前記第２主電極にその第１端が
接続され、前記全波整流回路の第２出力端にその第２端
が接続された電流検出抵抗（12）とを備えており、 前記出力電圧を与える信号を受信して、前記出力電圧と
当該出力電圧の設定値よりも所定のレベルだけ高い過電
圧レベルとの比較処理を実行し、前記出力電圧が前記過
電圧レベルにまで昇圧するときに過電圧検出信号
（Vfo）をその出力端より出力する過電圧検出回路（40
0）と、 主回路の前記出力端に接続された第１入力端（51）と、
前記過電圧検出回路の前記出力端に接続された第２入力
端（52）とを備え、前記過電圧検出信号が入力していな
いときには前記出力電圧の負帰還に基いて前記スイッチ
ング素子の前記制御電圧のduty比を制御する一方、前記
過電圧検出信号が入力するときには、前記制御電圧の前
記duty比を０％に制御して前記スイッチング素子を強制
的にオフ状態にする、負帰還制御回路（300）とを更に
備えており、 前記過電圧検出回路（400）は、 前記過電圧レベルよりも低いリセットレベルと前記出力
電圧との比較処理を更に実行し、前記過電圧レベルにま
で昇圧した前記出力電圧が前記リセットレベルにまで降
圧するまでは前記過電圧検出信号の出力を維持し続け、
前記出力電圧が前記リセットレベルに到達したときに前
記過電圧検出信号の前記出力を停止する一方、 前記負帰還制御回路（300）は、 前記過電圧検出信号が入力している間は前記制御電圧の
前記duty比を前記０％に制御し続けることを特徴とす
る、 昇圧形アクティブフィルタシステム。 - 【請求項２】請求の範囲第１項記載の昇圧形アクティブ
フィルタシステムであって、 前記負帰還制御回路（300）は、 前記出力電圧を伝送する第１信号線（62）と、 前記出力電圧の前記設定値を所定の値として与える出力
電圧設定値信号を出力する電圧設定回路（13）と、 前記第１信号線の出力端にその負側入力端が接続され、
前記電圧設定回路の出力端にその正側入力端が接続され
た第１差動増幅回路（14）と、 前記全波整流回路の前記第１出力端にその一端が接続さ
れ、全波整流された電流を与える全波整流電流信号を伝
送する第２信号線（63）と、 前記第１差動増幅回路の出力端及び前記第２信号線の他
端にその入力端が接続され、前記第１差動増幅回路の出
力信号と前記全波整流電流信号との掛算を行う掛算回路
（15）と、 前記電流検出抵抗の前記第２端にその一端が接続された
第３信号線（65）と、 前記第３信号線の他端にその負側入力端が接続され、前
記掛算回路の出力端にその正側入力端が接続された第２
差動増幅回路（16）と、 前記第２差動増幅回路の出力端にその一端が接続された
第４信号線（66）と、 第１レベルを谷電圧とし、第２レベルをピーク電圧とす
る所定の波形を有する、所定の周波数の信号を発振する
発振器（17）と、 前記第４信号線の他端（ａ）にその第１入力端が接続さ
れ、前記発振器の出力端にその第２入力端が接続され、
前記第４信号線の前記他端に於ける信号が前記第１レベ
ルに等しいときには前記duty比が前記０％の前記制御電
圧を出力し、前記第４信号線の前記他端に於ける前記信
号が前記第２レベルに等しいときには前記duty比が100
％の前記制御電圧を出力し、前記第４信号線の前記他端
に於ける前記信号が前記第１レベルよりも大きく且つ前
記第２レベルよりも小さい範囲内にあるときには前記第
４信号線の前記他端に於ける前記信号に比例して前記du
ty比を変化させる、比較器（18）と、 前記比較器の出力端にその一端が接続され、前記スイッ
チング素子の前記制御電極にその他端が接続された第５
信号線（69）と、 その一端が前記過電圧検出回路の前記出力端に接続さ
れ、その他端が前記第２差動増幅回路の前記出力端に接
続された第６信号線（70）とを備え、 前記過電圧検出回路（400）は、 前記第４信号線の前記他端に於ける前記信号を前記第１
レベル以下にするような所定のレベルにある前記過電圧
検出信号を出力することを特徴とする、 昇圧形アクティブフィルタシステム。 - 【請求項３】請求の範囲第１項記載の昇圧形アクティブ
フィルタシステムであって、 前記負帰還制御回路（300）は、 前記主回路の前記出力端にその一端が接続された第１抵
抗（36）と、 前記第１抵抗の他端にその一端が接続された第２抵抗
（37）と、 前記第２抵抗の他端に接続され、その直流電源値を可変
に設定可能な制御電源（38）と、 前記第１抵抗の前記他端にその負側入力端が接続され、
その正側入力端に一定の基準電圧が印加されており、前
記第１抵抗の前記他端のレベルと前記基準電圧とを比較
してその差分信号を出力する第１差動増幅回路（14A）
と、 前記第１差動増幅回路の出力端に第１入力端が接続さ
れ、第３抵抗（33）を介して前記全波整流回路の前記第
１出力端に第２入力端が接続されており、前記第１差動
増幅回路の出力信号と全波整流電流信号との掛算を行う
掛算回路（15）と、 前記電流検出抵抗の前記第２端にその負側入力端が接続
され、前記掛算回路の出力端にその正側入力端が接続さ
れた第２差動増幅回路（16）と、 前記第２差動増幅回路の出力端にその一端が接続された
第２差動増幅回路出力信号線（66）と、 第１レベルを谷電圧とし、第２レベルをピーク電圧とす
る所定の波形を有し、所定の周波数のクロックを発振す
る発振器（17）と、 前記第２差動増幅回路出力信号線の他端にその第１入力
端が接続され、前記発振器の出力端にその第２入力端が
接続されており、前記第２差動増幅回路出力信号線の前
記他端に於ける信号が前記第１レベルに等しいときには
前記duty比が前記０％の前記制御電圧を出力し、前記第
２差動増幅回路出力信号線の前記他端に於ける前記信号
が前記第２レベルに等しいときには前記duty比が100％
の前記制御電圧を出力し、前記第２差動増幅回路出力信
号線の前記他端に於ける前記信号が前記第１レベルより
も大きく且つ前記第２レベルよりも小さい範囲内にある
ときには前記第２差動増幅回路出力信号線の前記他端に
於ける前記信号に比例して前記duty比を変化させる、比
較器（18）と、 前記比較器の出力端にその一端が接続され、前記スイッ
チング素子の前記制御電極にその他端が接続された制御
信号出力線（69）と、 その一端が前記過電圧検出回路の前記出力端に接続さ
れ、その他端が前記第２差動増幅回路の前記出力端に接
続された過電圧検出信号線（70）とを備え、 前記過電圧検出回路（400）は、 その入力端が前記第１抵抗の前記他端に接続されてお
り、 前記第２差動増幅回路出力信号線の前記他端に於ける前
記信号を前記第１レベル以下とさせるような所定レベル
にある前記過電圧検出信号を出力することを特徴とす
る、 昇圧形アクティブフィルタシステム。 - 【請求項４】請求の範囲第３項記載の昇圧形アクティブ
フィルタシステムであって、 前記第１差動増幅回路の前記出力端は第７信号線（80）
を介して前記過電圧検出信号線の前記他端（70E）にも
接続されており、 前記過電圧検出信号の前記所定レベルはグランド電位に
相当することを特徴とする、 昇圧形アクティブフィルタシステム。 - 【請求項５】請求の範囲第１項記載の昇圧形アクティブ
フィルタシステムであって、 前記電源は単相交流電源であることを特徴とする、 昇圧形アクティブフィルタシステム。 - 【請求項６】請求の範囲第５項記載の昇圧形アクティブ
フィルタシステムであって、 前記電源を第１交流電源（Ｒ）に定義し、 前記主回路を第１主回路（100U）に定義し、 前記第１交流電源に対して120度だけ位相がシフトした
第２交流電源（Ｓ）と、 前記第１交流電源に対して240度だけ位相がシフトした
第３交流電源（Ｔ）と、 前記第２交流電源の第２交流電源電圧を入力する第２入
力信号線（50V）と、 前記第３交流電源の第３交流電源電圧を入力する第３入
力信号線（50W）と、 その入力端が前記第２入力信号線に接続され、その出力
端が前記負荷に接続されており、前記第２交流電源電圧
を第２直流電圧に変換して前記第２直流電圧を前記出力
電圧として出力する第２主回路（100V）と、 その入力端が前記第３入力信号線に接続され、その出力
端が前記負荷に接続されており、前記第３交流電源電圧
を第３直流電圧に変換して前記第３直流電圧を前記出力
電圧として出力する第３主回路（100W）とを更に備え、 前記第２主回路（100V）は、 前記第２入力信号線に接続され、その第２出力端が前記
負荷キャパシタの前記第２端に接続された第２全波整流
回路（56V）と、 前記第２全波整流回路の第１出力端にその第１端が接続
された第２リアクトル（6V）と、 前記第２リアクトルの第２端にそのアノード電極が接続
され、そのカソード電極が前記第２主回路の前記出力端
に接続された第２整流ダイオード（9V）と、 その第１主電極が前記第２リアクトルの前記第２端に接
続され、その第２主電極が前記負荷キャパシタの前記第
２端に接続され、その制御電極に印加される第２制御電
圧がオンレベルのときにはオン動作を行い、前記第２制
御電圧がオフレベルのときにはオフ動作を行う、第２ス
イッチング素子（7V）とを備えており、 前記第３主回路（100W）は、 前記第３入力信号線に接続され、その第２出力端が前記
負荷キャパシタの前記第２端に接続された第３全波整流
回路（56W）と、 前記第３全波整流回路の第１出力端にその第１端が接続
された第３リアクトル（6W）と、 前記第３リアクトルの第２端にそのアノード電極が接続
され、そのカソード電極が前記第３主回路の前記出力端
に接続された第３整流ダイオード（9W）と、 その第１主電極が前記第３リアクトルの前記第２端に接
続され、その第２主電極が前記負荷キャパシタの前記第
２端に接続され、その制御電極に印加される第３制御電
圧がオンレベルのときにはオン動作を行い、前記第３制
御電圧がオフレベルのときにはオフ動作を行う、第３ス
イッチング素子（7W）とを備えており、 前記負帰還制御回路（300）は、 前記第５信号線の前記一端にその一端が接続され、前記
第２スイッチング素子の前記制御電極にその他端が接続
されており、前記比較器が出力する前記制御電圧の位相
を120度だけシフトさせてシフト後の前記制御電圧を前
記第２制御電圧として伝送する第８信号線（71）と、 前記第５信号線の前記一端にその一端が接続され、前記
第３スイッチング素子の前記制御電極にその他端が接続
されており、前記比較器が出力する前記制御電圧の位相
を240度だけシフトさせてシフト後の前記制御電圧を前
記第３制御電圧として伝送する第９信号線（72）とを更
に備えたことを特徴とする、 昇圧形アクティブフィルタシステム。 - 【請求項７】請求の範囲第５項記載の昇圧形アクティブ
フィルタシステムであって、 前記負荷はインバータ回路であることを特徴とする、 昇圧形アクティブフィルタシステム。 - 【請求項８】請求の範囲第５項記載の昇圧形アクティブ
フィルタシステムであって、 前記負荷はACサーボモータであることを特徴とする、 昇圧形アクティブフィルタシステム。 - 【請求項９】請求の範囲第１項記載の昇圧形アクティブ
フィルタシステムであって、 前記電源は所定の直流電源であることを特徴とする、 昇圧形アクティブフィルタシステム。 - 【請求項１０】外部の電源が出力する電源信号を受信し
て前記電源信号を全波整流回路（56）によって全波整流
し、スイッチング素子（７）がオン動作状態にあるとき
には全波整流をリアクトル（６）と前記スイッチング素
子と電流検出抵抗（12）と前記全波整流回路とから成る
ループへ流し、前記スイッチング素子（７）がオフ動作
状態にあるときには前記全波整流を前記リアクトルと整
流ダイオード（９）とを介して負荷（10）に並列接続さ
れた負荷キャパシタ（11）へ流す、昇圧形アクティブフ
ィルタを制御する装置であって、 前記負荷に供給される出力電圧を与える信号を受信し
て、前記出力電圧と当該出力電圧の設定値よりも所定の
レベルだけ高い過電圧レベルとの第１比較処理を実行
し、前記出力電圧が前記過電圧レベルにまで昇圧すると
きに過電圧検出信号をその出力端より出力する過電圧検
出手段（400）と、 前記出力電圧と前記過電圧検出信号と外部において生成
された起動指令信号とを受信し、前記起動指令信号の入
力に応じてその動作を起動すると共に、前記起動指令信
号が入力されている間はそのオン動作状態を維持してお
り、しかも、前記オン動作状態に於いて前記過電圧検出
信号が入力していないときには前記出力電圧の負帰還処
理に基いて前記スイッチング素子の制御電圧のduty比を
制御する一方、前記オン動作状態に於いて前記過電圧検
出信号が入力するときには、前記制御電圧の前記duty比
を０％に制御して前記スイッチング素子を強制的にオフ
状態に維持する、負帰還制御手段（300）とを備えてお
り、 前記過電圧検出手段（400）は、 前記過電圧レベルよりも低いリセットレベルと前記出力
電圧との第２比較処理をも前記第１比較処理の実行に引
き続いて実行し、前記過電圧レベルにまで昇圧した前記
出力電圧が前記リセットレベルにまで降圧するまでは前
記過電圧検出信号の出力を維持し続け、前記出力電圧が
前記リセットレベルに到達したときに前記過電圧検出信
号の前記出力を停止する一方、 前記負帰還制御手段（300）は、 前記過電圧検出信号が入力している間は前記オン動作状
態のままで前記制御電圧の前記duty比を前記０％に制御
し続けることを特徴とする、 昇圧形アクティブフィルタの制御装置。 - 【請求項１１】請求の範囲第10項記載の昇圧形アクティ
ブフィルタの制御装置であって、 前記負帰還制御手段（300）は、 前記負荷の一端にその一端が接続された第１抵抗手段
（36）と、 前記第１抵抗手段の他端にその一端が接続された第２抵
抗手段（37）と、 前記第２抵抗手段の他端にその一端が接続され、その他
端が接地された可変直流電源手段（38）とを備えてお
り、 前記負帰還制御手段（300）は、前記第１抵抗手段の前
記他端の電圧を前記出力電圧を与える負帰還信号に設定
して前記負帰還処理を行い、当該負帰還処理によって前
記制御電圧の前記duty比を制御するとともに、前記可変
直流電源手段の電圧を変更することにより前記出力電圧
の前記設定値を自由に可変することができ、 前記過電圧検出手段（400）は、前記第１抵抗手段の前
記他端の前記電圧を前記出力電圧を与える前記信号とし
て前記第１比較処理を実行するとともに、前記第１比較
処理における前記所定のレベルは常に一定値に設定され
ていることを特徴とする、 昇圧形アクティブフィルタの制御装置。 - 【請求項１２】請求の範囲第11項記載の昇圧形アクティ
ブフィルタの制御装置であって、 前記リセットレベルは、前記負荷に供給されている前記
出力電圧の値が前記設定値であるときの前記第１抵抗手
段の前記他端の前記電圧よりも低い値に基づき設定され
ていることを特徴とする、 昇圧形アクティブフィルタの制御装置。 - 【請求項１３】外部の電源が出力する電源信号を受信し
て前記電源信号を全波整流回路（56）によって全波整流
し、スイッチング素子（７）がオン動作状態にあるとき
には全波整流をリアクトル（６）と前記スイッチング素
子と電流検出抵抗（12）と前記全波整流回路とから成る
ループへ流し、前記スイッチング素子（７）がオフ動作
状態にあるときには前記全波整流を前記リアクトルと整
流ダイオード（９）とを介して負荷（10）に並列接続さ
れた負荷キャパシタ（11）へ流す、昇圧形アクティブフ
ィルタ（100）を制御する装置であって、 （Ａ） 前記負荷に供給される前記昇圧形アクティブフ
ィルタの出力電圧を与える信号を受信して、前記出力電
圧と当該出力電圧の設定値よりも所定のレベルだけ高い
過電圧レベルとの第１比較処理を実行し、前記出力電圧
が前記過電圧レベルにまで昇圧するときに過電圧検出信
号をその出力端より出力すると共に、更に前記過電圧レ
ベルよりも低いリセットレベルと前記出力電圧との第２
比較処理を前記第１比較処理の実行に引き続いて実行
し、前記過電圧レベルにまで昇圧した前記出力電圧が前
記リセットレベルにまで降圧するまでは前記過電圧検出
信号の出力を維持し続け、前記出力電圧が前記リセット
レベルに到達したときに前記過電圧検出信号の前記出力
を停止する、過電圧検出回路（400）と、 （Ｂ） 前記過電圧検出信号が入力していないときには
前記出力電圧の負帰還に基いて前記スイッチング素子の
制御電圧のduty比を制御する一方、前記過電圧検出信号
が入力するときには、前記制御電圧の前記duty比を０％
に制御して前記スイッチング素子を強制的にオフ状態に
し、かつ、前記過電圧検出信号が入力している間は前記
制御電圧の前記duty比を前記０％に制御し続ける、負帰
還制御回路（300）とを備える、 昇圧形アクティブフィルタの制御装置。 - 【請求項１４】請求の範囲第13項記載の昇圧形アクティ
ブフィルタの制御装置であって、 （Ｂ） 前記負帰還制御回路（300）は、 前記出力電圧を伝送する第１信号線（62）と、 前記昇圧形アクティブフィルタの前記出力電圧の設定値
を所定の値として与える出力電圧設定値信号を出力する
電圧設定回路（13）と、 前記第１信号線の出力端にその負側入力端が接続され、
前記電圧設定回路の出力端にその正側入力端が接続され
た第１差動増幅回路（14）と、 前記全波整流回路の前記リアクトル側の第１出力端にそ
の一端が接続され、前記全波整流電流を与える全波整流
電流信号を伝送する第２信号線（63）と、 前記第１差動増幅回路の出力端及び前記第２信号線の他
端にその入力端が接続され、前記第１差動増幅回路の出
力信号と前記全波整流電流信号との掛算を行う掛算回路
（15）と、 前記電流検出抵抗の前記全波整流回路側の一端にその一
端が接続された第３信号線（65）と、 前記第３信号線の他端にその負側入力端が接続され、前
記掛算回路の出力端にその正側入力端が接続された第２
差動増幅回路（16）と、 前記第２差動増幅回路の出力端にその一端が接続された
第４信号線（66）と、 第１レベルを谷電圧とし、第２レベルをピーク電圧とす
る所定の波形を有し、所定の周波数のクロックを発振す
る発振器（17）と、 前記第４信号線の他端にその第１入力端が接続され、前
記発振器の出力端にその第２入力端が接続され、前記第
４信号線の前記他端に於ける信号が前記第１レベルに等
しいときには前記duty比が前記０％の前記制御電圧を出
力し、前記第４信号線の前記他端に於ける前記信号が前
記第２レベルに等しいときには前記duty比が100％の前
記制御電圧を出力し、前記第４信号線の前記他端に於け
る前記信号が前記第１レベルよりも大きく且つ前記第２
レベルよりも小さい範囲内にあるときには前記第４信号
線の前記他端に於ける前記信号に比例して前記duty比を
変化させる、比較器（18）と、 前記比較器の出力端にその一端が接続され、前記スイッ
チング素子の制御電極にその他端が接続された第５信号
線（69）と、 その一端が前記過電圧検出回路の前記出力端に接続さ
れ、その他端が前記第２差動増幅回路の前記出力端に接
続された第６信号線（70）とを備え、 （Ａ） 前記過電圧検出回路（400）は、 前記第４信号線の前記他端に於ける前記信号が前記第１
レベル以下となるような所定のレベルにある前記過電圧
検出信号を出力することを特徴とする、 昇圧形アクティブフィルタの制御装置。 - 【請求項１５】請求の範囲第13項記載の昇圧形アクティ
ブフィルタの制御装置であって、 （Ｂ） 前記負帰還制御回路（300）は、 前記昇圧形アクティブフィルタの出力端である前記負荷
の一端にその一端が接続された第１抵抗（36）と、 前記第１抵抗の他端にその一端が接続された第２抵抗
（37）と、 前記第２抵抗の他端に接続され、その直流電源値を可変
に設定可能な制御電源（38）と、 前記第１抵抗の前記他端にその負側入力端が接続され、
その正側入力端に一定の基準電圧が印加されており、前
記第１抵抗の前記他端のレベルと前記基準電圧とを比較
してその差分信号を出力する第１差動増幅回路（14A）
と、 前記第１差動増幅回路の出力端に第１入力端が接続さ
れ、第３抵抗（33）を介して前記全波整流回路の前記リ
アクトル側の第１出力端に第２入力端が接続されてお
り、前記第１差動増幅回路の出力信号と前記全波整流電
流を与える全波整流電流信号との掛算を行う掛算回路
（15）と、 前記全波整流回路の前記電流検出抵抗側の第２出力端に
その負側入力端が接続され、前記掛算回路の出力端にそ
の正側入力端が接続された第２差動増幅回路（16）と、 前記第２差動増幅回路の出力端にその一端が接続された
第２差動増幅回路出力信号線（66）と、 第１レベルを谷電圧とし、第２レベルをピーク電圧とす
る所定の波形を有し、所定の周波数のクロックを発振す
る発振器（17）と、 前記第２差動増幅回路出力信号線の他端にその第１入力
端が接続され、前記発振器の出力端にその第２入力端が
接続されており、前記第２差動増幅回路出力信号線の前
記他端に於ける信号が前記第１レベルに等しいときには
前記duty比が前記０％の前記制御電圧を出力し、前記第
２差動増幅回路出力信号線の前記他端に於ける前記信号
が前記第２レベルに等しいときには前記duty比が100％
の前記制御電圧を出力し、前記第２差動増幅回路出力信
号線の前記他端に於ける前記信号が前記第１レベルより
も大きく且つ前記第２レベルよりも小さい範囲内にある
ときには前記第２差動増幅回路出力信号線の前記他端に
於ける前記信号に比例して前記duty比を変化させる、比
較器（18）と、 前記比較器の出力端にその一端が接続され、前記スイッ
チング素子の制御電極にその他端が接続された制御信号
出力線（69）と、 その一端が前記過電圧検出回路の前記出力端に接続さ
れ、その他端が前記第２差動増幅回路の前記出力端に接
続された過電圧検出信号線（70）とを備え、 （Ａ） 前記過電圧検出回路（400）は、 その入力端が前記第１抵抗の前記他端に接続されてお
り、 前記第２差動増幅回路出力信号線の前記他端に於ける前
記信号を前記第１レベル以下とさせるような所定レベル
にある前記過電圧検出信号を出力することを特徴とす
る、 昇圧形アクティブフィルタの制御装置。 - 【請求項１６】請求の範囲第15項記載の昇圧形アクティ
ブフィルタの制御装置であって、 前記第１差動増幅回路の前記出力端は前記過電圧検出信
号線の前記他端（70E）にも接続されていることを特徴
とする、 昇圧形アクティブフィルタの制御装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP1997/003493 WO1999017434A1 (fr) | 1997-09-30 | 1997-09-30 | Systeme de filtre actif de suralimentation et unite de commande de ce filtre actif de suralimentation |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3242672B2 true JP3242672B2 (ja) | 2001-12-25 |
Family
ID=14181228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51993299A Expired - Lifetime JP3242672B2 (ja) | 1997-09-30 | 1997-09-30 | 昇圧形アクティブフィルタシステム及び昇圧形アクティブフィルタの制御装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6194885B1 (ja) |
| EP (1) | EP1020982B1 (ja) |
| JP (1) | JP3242672B2 (ja) |
| DE (1) | DE69739475D1 (ja) |
| WO (1) | WO1999017434A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021093676A (ja) * | 2019-12-12 | 2021-06-17 | 三菱電機株式会社 | 半導体装置 |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19932379A1 (de) * | 1999-07-13 | 2001-01-18 | Braun Gmbh | Drosselwandler |
| AU2002224434A1 (en) * | 2000-10-18 | 2002-04-29 | Tecnu, Inc. | Electrochemical processing power device |
| US6441592B1 (en) * | 2001-04-13 | 2002-08-27 | Visteon Global Technologies, Inc. | Method for measurement of backup power supply capacitance in restraint control module |
| KR100940204B1 (ko) * | 2003-05-13 | 2010-02-10 | 삼성전자주식회사 | 광 디스크의 클럭 생성을 위한 주파수 검출장치 및 방법 |
| DE10325656C5 (de) * | 2003-06-06 | 2007-12-27 | Eisenmann Anlagenbau Gmbh & Co. Kg | Elektrophoretische Tauchlackieranlage |
| JP3929428B2 (ja) * | 2003-09-29 | 2007-06-13 | 三菱電機株式会社 | 電力制御装置 |
| US6906477B2 (en) * | 2003-10-14 | 2005-06-14 | Astral Communications, Inc. | Linear control device for controlling a resistive and/or an inductive and/or a capacitive load |
| US7286002B1 (en) * | 2003-12-05 | 2007-10-23 | Cypress Semiconductor Corporation | Circuit and method for startup of a band-gap reference circuit |
| US7382112B2 (en) * | 2005-08-16 | 2008-06-03 | The Board Of Trustees Of The University Of Illinois | Methods and devices for input waveform control in switching power supplies |
| JP4773165B2 (ja) * | 2005-08-31 | 2011-09-14 | 株式会社ダイヘン | 高周波電源装置 |
| EP1921744B1 (en) * | 2005-08-31 | 2019-12-04 | Mitsubishi Denki Kabushiki Kaisha | Controller of generator for vehicle |
| JP4374033B2 (ja) * | 2007-02-26 | 2009-12-02 | 株式会社ルネサステクノロジ | スイッチング電源回路 |
| US7873922B2 (en) * | 2007-11-19 | 2011-01-18 | International Business Machines Corporation | Structure for robust cable connectivity test receiver for high-speed data receiver |
| US8576598B2 (en) * | 2009-07-20 | 2013-11-05 | General Electric Company | Systems, methods, and apparatus for converting direct current (DC) power to alternating current (AC) power |
| CN101674004B (zh) * | 2009-10-01 | 2012-09-19 | 英飞特电子（杭州）有限公司 | 一种提高电源轻载功率因数的电路 |
| US8198876B2 (en) * | 2010-03-09 | 2012-06-12 | Richard Landry Gray | Power factor compensating method compensating power factors of electronic devices connected to a common power source |
| CN102005953B (zh) * | 2010-11-17 | 2012-08-08 | 特变电工新疆新能源股份有限公司 | 一种并网逆变器及其交流输出滤波方法 |
| US20140126253A1 (en) * | 2011-07-20 | 2014-05-08 | Hewlwtt-Packard Development Company, L.P. | Power supply system with dynamic filtering |
| US20150002107A1 (en) * | 2012-01-31 | 2015-01-01 | Hewlett-Packard Development Company, L.P. | Reducing current harmonics at light loads |
| US8917076B2 (en) * | 2012-08-10 | 2014-12-23 | Monolithic Power Systems, Inc. | Off-line regulator with pass device and associated method |
| US9748849B2 (en) * | 2013-07-08 | 2017-08-29 | Fairchild Korea Semiconductor Ltd. | Power supply |
| CN103633627A (zh) * | 2013-11-07 | 2014-03-12 | 矽力杰半导体技术(杭州)有限公司 | 一种四开关Buck-Boost变换器的过压保护控制方法及控制电路 |
| US9647533B2 (en) | 2013-11-08 | 2017-05-09 | One More Time Llc | PFC circuits with very low THD |
| KR20150057643A (ko) * | 2013-11-20 | 2015-05-28 | 삼성전자주식회사 | 전원공급장치 및 이를 이용한 디스플레이장치 |
| US9948187B2 (en) * | 2014-04-01 | 2018-04-17 | Infineon Technologies Austria Ag | System and method for a switched-mode power supply |
| JP6559970B2 (ja) * | 2014-11-05 | 2019-08-14 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | コンバータ装置、インバータ装置及び交流機駆動装置 |
| CN104619083B (zh) * | 2015-01-15 | 2017-10-20 | 生迪光电科技股份有限公司 | 兼容可控硅的恒压电路、led调光电路及led照明设备 |
| KR101652196B1 (ko) * | 2015-04-07 | 2016-08-30 | 영남대학교 산학협력단 | 피드백 선형화 제어 장치 |
| US10374508B2 (en) * | 2015-12-28 | 2019-08-06 | Infineon Technologies Austria Ag | Capacitor discharging |
| US10477626B2 (en) * | 2016-11-23 | 2019-11-12 | Alpha And Omega Semiconductor (Cayman) Ltd. | Hard switching disable for switching power device |
| US10411692B2 (en) | 2016-11-23 | 2019-09-10 | Alpha And Omega Semiconductor Incorporated | Active clamp overvoltage protection for switching power device |
| US10476494B2 (en) | 2017-03-20 | 2019-11-12 | Alpha And Omega Semiconductor (Cayman) Ltd. | Intelligent power modules for resonant converters |
| CN108631617B (zh) * | 2017-03-20 | 2020-06-16 | 万国半导体(开曼)股份有限公司 | 用于开关电源器件的硬开关禁用 |
| US10658980B2 (en) * | 2018-08-22 | 2020-05-19 | Honeywell International Inc. | Modulating input device having a full wave rectifier |
| CN112531652A (zh) * | 2020-12-16 | 2021-03-19 | 哈尔滨理工大学 | 一种应用在有源电力滤波器的过电压保护装置 |
| CN117595266B (zh) * | 2024-01-18 | 2024-03-26 | 深圳市海思瑞科电气技术有限公司 | 基于apf装置的谐波治理方法、装置、设备及存储介质 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4386394A (en) * | 1981-05-20 | 1983-05-31 | General Electric Company | Single phase and three phase AC to DC converters |
| JPH0789743B2 (ja) * | 1983-04-26 | 1995-09-27 | 株式会社東芝 | 整流電源回路 |
| DE4012288C1 (ja) | 1990-04-17 | 1991-07-18 | Schott Glaswerke, 6500 Mainz, De | |
| DE4333473C1 (de) * | 1993-09-30 | 1995-05-24 | Siemens Ag | Schaltungsanordnung zur Begrenzung der Ausgangsspannung eines getakteten Spannungsreglers |
| DE4422066C1 (de) * | 1994-06-23 | 1996-02-01 | Siemens Ag | Schaltungsanordnung zur Begrenzung der Ausgangsspannung eines getakteten Spannungsreglers |
| JPH0819259A (ja) | 1994-07-01 | 1996-01-19 | Sharp Corp | インバータ回路 |
| DE69536081D1 (de) * | 1994-07-01 | 2010-07-22 | Sharp Kk | Klimaanlage |
| JPH08119259A (ja) * | 1994-10-25 | 1996-05-14 | Fujitoku Shiki Kk | 弁当等の収容箱 |
| US5912552A (en) * | 1997-02-12 | 1999-06-15 | Kabushiki Kaisha Toyoda Jidoshokki Seisakusho | DC to DC converter with high efficiency for light loads |
-
1997
- 1997-09-30 US US09/508,699 patent/US6194885B1/en not_active Expired - Lifetime
- 1997-09-30 EP EP97941289A patent/EP1020982B1/en not_active Expired - Lifetime
- 1997-09-30 DE DE69739475T patent/DE69739475D1/de not_active Expired - Lifetime
- 1997-09-30 JP JP51993299A patent/JP3242672B2/ja not_active Expired - Lifetime
- 1997-09-30 WO PCT/JP1997/003493 patent/WO1999017434A1/ja active Application Filing
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021093676A (ja) * | 2019-12-12 | 2021-06-17 | 三菱電機株式会社 | 半導体装置 |
| JP7325314B2 (ja) | 2019-12-12 | 2023-08-14 | 三菱電機株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO1999017434A1 (fr) | 1999-04-08 |
| EP1020982B1 (en) | 2009-06-24 |
| US6194885B1 (en) | 2001-02-27 |
| EP1020982A4 (en) | 2002-03-27 |
| EP1020982A1 (en) | 2000-07-19 |
| DE69739475D1 (de) | 2009-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3242672B2 (ja) | 昇圧形アクティブフィルタシステム及び昇圧形アクティブフィルタの制御装置 | |
| KR100796890B1 (ko) | 스위칭 전원장치 | |
| US7348766B2 (en) | Switching power supply device | |
| KR100431782B1 (ko) | 역률보정회로 | |
| US7071667B2 (en) | DC—DC converter | |
| US20140049994A1 (en) | Device for synchronous dc-dc conversion and synchronous dc-dc converter | |
| JP2007143392A (ja) | 可変速度駆動装置用の力率補正装置 | |
| JP6185860B2 (ja) | 双方向コンバータ | |
| JP6012822B1 (ja) | 電力変換装置 | |
| KR101851930B1 (ko) | 교류-직류 컨버터 | |
| JP2007221892A (ja) | 電力変換装置 | |
| JP2013141409A (ja) | 電力変換装置のスイッチング素子駆動回路 | |
| JP2004056992A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2005287249A (ja) | スイッチング電源装置 | |
| EP2251966A1 (en) | DC-DC converter with discontinuous and continuous conduction modes | |
| CN100421336C (zh) | 用于非连续模式功率因数控制转换器的切换控制电路 | |
| JP2000188867A (ja) | コンバータ回路および直流電圧制御用装置 | |
| JPH1132480A (ja) | スイッチング型直流電源装置 | |
| JP2000116134A (ja) | 電源装置 | |
| JPH1198847A (ja) | 整流回路 | |
| WO2019147323A1 (en) | Wind turbine power conversion system and method | |
| KR101960610B1 (ko) | 직류 배전 시스템 안정화 장치 | |
| JP2008099510A (ja) | 直流電源装置とそれを用いた機器 | |
| JPH1141930A (ja) | 平滑回路 | |
| CN210957809U (zh) | 低转速燃油逆变发电机出力控制系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071019 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081019 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091019 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131019 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |