JP3241997B2 - 情報処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は，同時に同じ処理を
行う少なくとも３台の処理装置を有する高信頼性情報処
理装置に関する。

【０００２】近年，情報処理装置が各種分野で広く利用
されるようになってきたのに伴い，情報処理装置が故障
した場合に，社会や経済に与える影響も大きくなってき
ている。このため，できる限り故障が発生しにくく，ま
た万一故障が発生した場合にも確実に故障が検出でき，
さらには処理装置が停止せずに，処理内容の整合性を保
ちながら処理を実行できるような信頼性の高い情報処理
装置が求められている。

【０００３】

【従来の技術】図７は，従来の高信頼性情報処理装置の
例を示す。処理装置１００ａ〜処理装置１００ｃは，バ
ス１３０で接続され，同時に同じ処理を実行する。バス
１３０に流れる処理結果を比較し，処理結果が一致しな
ければ，処理結果の多数決論理により，他の処理装置の
処理結果と一致しない処理結果を出した処理装置を故障
と判断して，その処理装置をバス１３０から切り離す。

【０００４】この故障の検出のために，具体的には例え
ば処理装置１００ａがマスタとなって，以下のような手
順により，処理結果の比較を行う。まず，各処理装置１
００ａ〜１００ｃは，バス１３０に流れる処理要求のデ
ータを入力し（図７の），各々処理回路１１０によっ
て要求されたデータ処理を同時に実行する（図７の
）。バス１３０へのデータ出力は，マスタとなってい
る処理装置１００ａだけが行う。マスタとなっている処
理装置１００ａがデータの処理結果をバス１３０に流す
と（図７の），他の処理装置１００ｂ，１００ｃは，
それぞれその処理結果を自装置内の故障検出回路１２０
に入力する。

【０００５】一方，処理装置１００ｂ，１００ｃの処理
回路１１０は，先のデータ入力に対する処理結果をバス
１３０に流すことなく，自装置の故障検出回路１２０に
出力する（図７の’）。

【０００６】各処理装置１００ｂ，１００ｃにおける故
障検出回路１２０は，バス１３０から入力した処理装置
１００ａの処理結果と自装置で処理した処理結果とを比
較し，その比較結果を相互に送受する（図７の）。

【０００７】処理結果を比較した結果，処理結果がすべ
て一致すれば，すべての処理装置１００ａ〜１００ｃが
正常であると判断することができる。もし，処理装置１
００ｂ，１００ｃのいずれか一方の故障検出回路１２０
による比較結果が不一致であれば，その処理装置１００
ｂまたは処理装置１００ｃが故障ということになる。処
理装置１００ｂ，１００ｃの故障検出回路１２０による
比較結果が双方とも不一致であれば，処理装置１００ａ
が故障したと判断する。

【０００８】故障と判断された処理装置は，バス１３０
から自動的に切り離され，残りの２台の処理装置によっ
て同時動作による処理が継続される。このような高信頼
性情報処理装置は，各処理装置１００ａ〜１００ｃが同
時に同じ処理を実行し，その処理結果を比較するため，
全処理装置がクロックレベルで同期して動作する必要が
ある。従来，各処理装置１００ａ〜１００ｃをクロック
レベルで同期させる方法としては，同じクロック信号１
４０を各処理装置１００ａ〜１００ｃへ与えるととも
に，リセット信号１５０を共通に与えて，リセットを同
時に解除することにより，クロックに基づく動作開始を
合わせる方法が用いられている。

【０００９】

【発明が解決しようとする課題】以上のような従来の高
信頼性情報処理装置は，次のような問題点があった。各
処理装置の動作をクロックレベルで同期させるときに，
リセットの同時解除で行っているため，何らかの理由に
よりリセット解除が各処理装置でずれた場合に，ソフト
ウェアによってハード同期をとることができなかった。

【００１０】本発明は上記問題点の解決を図り，簡単な
ハードウェア回路を設けることにより，ソフトウェアに
よるハード同期処理の可能な高信頼性情報処理装置を提
供することを目的とする。

【００１１】

【課題を解決するための手段】図１は，本発明の原理説
明図である。図１において，１ａ〜１ｎは同一クロック
により同時に同じ処理を実行する多重化構成の処理装
置，３はデータ線と各種制御信号線からなるバス，４は
リード専用のハード同期用レジスタ，５はリード／ライ
ト可能な生存処理装置表示フラグ，６はハード同期用レ
ジスタ４に対するアクセスのリプライを抑止するリプラ
イ抑止回路，７はリード／ライト可能なソフト同期用フ
ラグ，８はリード専用のソフト同期用レジスタ，９はソ
フトウェアに基づく命令を実行するプロセッサ，１０は
リプライ保留中を示すリプライ抑止回路ビジー信号，１
４はハード同期用レジスタ出力信号，１５は生存処理装
置表示信号を表す。

【００１２】ハード同期用レジスタ４〜プロセッサ９
は，すべての処理装置１ａ〜１ｎの中に存在する。ハー
ド同期用レジスタ４には，各処理装置１ａ〜１ｎに設け
られたリプライ抑止回路６のビジー信号１０が接続され
ており，リプライ抑止回路６には，自処理装置内のハー
ド同期用レジスタ４と生存処理装置表示フラグ５の値と
が入力される。また，ソフト同期用レジスタ８には，各
処理装置１ａ〜１ｎのソフト同期用フラグ７の値が入力
信号として接続されている。

【００１３】本発明では，処理装置１ａ〜１ｎのソフト
ウェアがソフト同期用フラグ７をセット後，ソフト同期
用レジスタ８をリードしながら全処理装置１ａ〜１ｎが
ソフト同期用フラグ７をセットするのを待つことで，ソ
フトウェアによるクロックのおおまかな同期を可能とす
る。

【００１４】次に，処理装置１ａ〜１ｎのソフトウェア
がハード同期用レジスタ４を１回リードすることで，ハ
ード同期を可能とする。また，以上の同期合わせの処理
により，同期の合わない故障処理装置の検出も可能とす
る。

【００１５】具体的には，以下のとおりである。ハード
同期のために，ハード同期用レジスタ４を設けるととも
に，ハード同期用レジスタ４に対するプロセッサ９から
のアクセスのリプライ保留中を示す信号線を設け，ハー
ド同期用レジスタ４のアクセスに対するリプライを，全
処理装置１ａ〜１ｎの信号線がリプライ保留中（リプラ
イ抑止回路ビジー信号１０）を示すまでリプライ抑止回
路６によってリプライを抑止する。

【００１６】例えば，何らかの理由によりリセット解除
が各処理装置１ａ〜１ｎでずれたような場合にも，ソフ
トウェアによってハード同期用レジスタ４をアクセスす
れば，そのリプライが各処理装置１ａ〜１ｎに同時に返
るので，その後の各処理装置１ａ〜１ｎの動作をクロッ
クレベルで同期させることができる。

【００１７】特に，ハード同期用レジスタ４をリード専
用としてリードアクセスのみ可能とすることにより，ハ
ード量の必要以上の増加を防ぐことができる。また，リ
プライ抑止回路６の内部または外部に，ハード同期用レ
ジスタ４のアクセス受信から所定の時間経過した場合
に，強制的にリプライを返すタイムアウト検出回路（図
示省略）を設ける。これにより，例えば故障処理装置が
原因でリプライ抑止が永久に解除されなくなるというよ
うな事態を回避することが可能になる。

【００１８】さらに，タイムアウト検出回路を，ハード
同期用レジスタ４のリードアクセスによってタイムアウ
ト検出のためのカウントを開始するカウンタによって構
成し，このカウンタのカウント開始後にハード同期用レ
ジスタ４を用いた同期合わせに参加する処理装置が増え
るごとに，このカウンタのカウント値をクリアして再度
カウントし直す制御を行う回路を設ける。

【００１９】こうすることによって，ハード同期終了後
に，故障していない生存処理装置の同期がずれたままに
なってしまうことを防ぐことができる。また，処理装置
１ａ〜１ｎの各々が正常に動作している処理装置である
かどうかを示す生存処理装置表示フラグ５を設ける。そ
して，リプライ抑止回路６では，生存処理装置表示フラ
グ５が正常に動作していない処理装置の存在を示す場合
に，その正常に動作していない処理装置のリプライ保留
中を示す信号線を，リプライ抑止解除の条件から外す。

【００２０】これによって，故障があらかじめ判明して
いる処理装置をハード同期の対象とすることにより同期
合わせの時間が長くなるのを防ぐことが可能になる。ま
た，ハード同期用レジスタ４のリードアクセスに対し
て，ハード同期に成功または失敗した処理装置を判別す
る情報を，ハード同期用レジスタ４のリードデータとし
て返すようにする。これによって，ハード同期に失敗し
た故障処理装置をソフトウェアが簡単に認識できるよう
になり，故障処理装置の切り離しを自動的に行うことが
可能になる。

【００２１】また，ハード同期の前に行うソフト同期の
ために，各処理装置１ａ〜１ｎごとに，ソフト同期用フ
ラグ７と，全処理装置１ａ〜１ｎのソフト同期用フラグ
７と処理装置分の信号線を用いて接続されているソフト
同期用レジスタ８と，自処理装置のソフト同期用フラグ
７をセットし，その後にソフト同期用レジスタ８をリー
ドしながら全処理装置がソフト同期用フラグ７をセット
するのを待ち，全処理装置１ａ〜１ｎがソフト同期用フ
ラグ７をセットしたのを確認してから，ハード同期用レ
ジスタ４を用いたハード同期処理に移行するソフト同期
処理手段とを設ける。

【００２２】これにより，例えばハード同期におけるタ
イムアウト値より大きなずれを持つ処理装置の同期を，
事前にソフト同期によってハード同期の可能な範囲内に
なるように合わせることが可能になる。

【００２３】また，ソフト同期処理手段は，ソフト同期
用フラグ７のライトデータとして，“１”および“０”
の両方を使用し，２回以上のソフト同期動作を行うよう
にする。これによって，ソフト同期用フラグ７の出力と
して“１”または“０”の一方の固定故障が生じた場合
に，その固定故障を検出することが可能になる。

【００２４】

【発明の実施の形態】次に，図２ないし図６を用いて，
本発明の実施の形態における回路およびソフトの動作
を，順次詳細に説明する。

【００２５】図２は，本発明の実施の形態によるハード
同期のための回路構成図である。図中，１１はハード同
期完了検出回路，１２はハード同期用レジスタ値変化検
出回路，１３はカウンタによって構成されるタイムアウ
ト検出用タイマ，１６はハード同期完了信号，１７はタ
イムアウト信号，１８はタイマリセット信号，１９はリ
プライ抑止解除信号，２０はプロセッサ９によるハード
同期用レジスタ４のリードコマンド，２１はプロセッサ
９へのハード同期用レジスタ４のリードリプライを表
す。なお，図１と同符号のものは図１に示すものに対応
するが，図３に示すリプライ抑止回路６にハード同期完
了検出回路１１，ハード同期用レジスタ値変化検出回路
１２，タイムアウト検出用タイマ１３を含めたものを，
図１ではリプライ抑止回路６として簡略化して表してい
る。

【００２６】以下では，処理装置が３台（処理装置Ａ，
Ｂ，Ｃ）であるとして説明する。ハード同期用レジスタ
４と生存処理装置表示フラグ５は，それぞれ各処理装置
に対応するフラグ（＃１〜＃３）を持つ。生存処理装置
表示フラグ５の値は，各処理装置１ａ〜１ｃが実装され
ているか否かによって自動的に設定される。また，故障
を検出したときに，生存処理装置表示フラグ５の値をソ
フトウェアが設定してもよい。

【００２７】ハード同期完了検出回路１１は，各処理装
置ごとのハード同期用レジスタ出力信号１４と生存処理
装置表示信号１５を反転した信号とのオア（論理和）回
路と，その全オア回路の出力信号のアンド（論理積）回
路とからなる。

【００２８】ハード同期用レジスタ値変化検出回路１２
は，各処理装置ごとのハード同期用レジスタ出力信号１
４と，フリップフロップＦＦによって保持した１クロッ
ク前のハード同期用レジスタ出力信号１４との排他的論
理和回路と，それらの排他的論理和回路の出力信号のオ
ア（論理和）回路とからなる。

【００２９】プロセッサ９がハード同期用レジスタ４に
対しリードコマンド２０によるリード動作を行うと，リ
プライ抑止回路６のビジー信号１０がオンとなる。リプ
ライ抑止回路ビジー信号１０は，処理装置１ａ〜１ｃの
ハード同期用レジスタ４の入力信号となっている。この
とき，少なくともハード同期用レジスタ４における自処
理装置の該当ビットは，“０”から“１”へ値が変化し
ているため，ハード同期用レジスタ値変化検出回路１２
によって，ハード同期用レジスタ４のアクセスのタイム
アウト検出用タイマ１３に対し，タイマリセット信号１
８が発行される。

【００３０】また，ハード同期に参加する（ハード同期
用レジスタ４をリードする）処理装置が増えるときに
も，ハード同期用レジスタ値変化検出回路１２によって
タイムアウト検出用タイマ１３に対し，タイマリセット
信号１８が発行される。

【００３１】タイマリセット信号１８を受け取ったタイ
ムアウト検出用タイマ１３は，“０”にリセットされ
る。タイムアウト検出用タイマ１３は，タイマ値が最大
となったところで，タイムアウト信号１７をオンとす
る。なお，この例ではタイムアウト検出用タイマ１３を
アップカウンタによって構成した場合について説明して
いるが，ダウンカウンタによって構成してもよいことは
言うまでもない。

【００３２】ハード同期用レジスタ４の出力信号１４
は，生存処理装置表示フラグ５の出力信号である生存処
理装置表示信号１５とともにハード同期完了検出回路１
１に入力され，そこで全生存処理装置のリプライ抑止回
路ビジー信号１０がオンとなったことを条件として，ハ
ード同期完了信号１６が生成される。

【００３３】ハード同期完了信号１６とタイムアウト信
号１７のオア信号がリプライ抑止解除信号１９となり，
この信号を受信した時点で，リプライ抑止回路６は，そ
のときのハード同期用レジスタ４の値をリードデータと
して，プロセッサ９に対してリードリプライ２１を発行
する。

【００３４】以上のような回路動作により，プロセッサ
９は，ハード同期用レジスタ４をリードするだけで，タ
イムアウト検出用タイマ１３のタイマ値の最大値より小
さなずれの処理装置をハード同期させることが可能にな
る。また，ハード同期用レジスタ４のリードデータによ
り，ハード同期に成功または失敗した処理装置がどれで
あるかを判別することができる。ハード同期用レジスタ
４のリードデータのうち，ビット値が“０”になってい
る処理装置が，ハード同期に失敗した処理装置である。

【００３５】図３は，図２に示すリプライ抑止回路の説
明図である。リプライ抑止回路６は，図３に示すように
リードデータ６−１の保持回路と抑止回路ビジー信号生
成回路６−２とを持つ。プロセッサ９からリードコマン
ド２０を受け取ると，抑止回路ビジー信号生成回路６−
２は，リプライ抑止解除信号１９を受信するまで，抑止
回路ビジー信号１０をオンにし，リードリプライ２１の
発行を抑止する。

【００３６】リプライ抑止解除信号１９を受信すると，
抑止回路ビジー信号１０をオフに戻し，ハード同期用レ
ジスタ４からの出力信号１４をリードデータ６−１とし
て，リードリプライ２１をプロセッサ９へ返す。

【００３７】図４は，本発明の実施の形態によるソフト
同期のための回路構成図である。図中の２２はソフト同
期用フラグ７の出力信号，２３はプロセッサ９によるソ
フト同期用レジスタ８のリード動作（リードコマン
ド），２４はプロセッサ９へのソフト同期用レジスタ８
のリードリプライを表す。

【００３８】プロセッサ９が，ソフト同期用フラグ７に
“１”または“０”をライトすると，それに対応するソ
フト同期用レジスタ８のビットにその値が反映される。
すなわち，例えば処理装置１ａがソフト同期用フラグ７
に“１”をライトした場合には，ソフト同期用レジスタ
８のビット＃１が“１”となる。

【００３９】プロセッサ９は，ソフト同期用レジスタ８
を監視し，全ての処理装置１ａ〜１ｃがソフト同期用フ
ラグ７にライトするまで待つことにより，ソフト同期が
可能となる。また，この動作をソフト同期用フラグ７に
ライトするデータ値を変えて行うことにより，故障処理
装置の検出が可能となる。

【００４０】図５は，本発明を用いたソフトウェアの処
理フローチャートである。最初に生存処理装置表示フラ
グ５を，処理装置の実装状況に合わせてセットする（ス
テップＳ１）。次に，ソフト同期用フラグ７に“１”を
ライトし（ステップＳ２），ソフト同期用レジスタ８を
リードしながら，生存処理装置表示フラグ５にセットし
た処理装置分のビットがすべて“１”となるまで，ルー
プして待つ（ステップＳ３〜Ｓ５）。

【００４１】このとき，故障処理装置発生によって無限
ループに陥らないようにするために，ループ回数のタイ
ムアウト値ｎ１を設定しておく。従って，全処理装置が
ソフト同期用フラグ７をセットするか，ループ回数がタ
イムアウト値ｎ１になったときにこのループを抜け出
し，次のステップＳ６へ移る。

【００４２】ステップＳ６では，各処理装置のソフト同
期用フラグ７のリードタイミングを調整するため，無効
（ＮＯＰ）命令の発行などにより少なくとも１命令分だ
けＷａｉｔした後，次のステップＳ７へ進む。

【００４３】ステップＳ７では，上記のソフト同期の結
果に基づき，生存処理装置表示フラグ５を再セットす
る。すなわち，ソフト同期用フラグ７をセットしない状
態でタイムアウトになった処理装置があれば，生存処理
装置表示フラグ５にその処理装置が故障した旨をセット
する。

【００４４】次に，例えばハードウェアの故障によって
ソフト同期用フラグ７が“１”に固定されていた処理装
置があった場合，ステップＳ２〜Ｓ５の処理だけでは，
故障を判別できないので，ソフト同期用フラグ７にライ
トするデータを“０”にして，同様の処理を行う（ステ
ップＳ８〜Ｓ１２）。

【００４５】以上の２回のソフト同期処理で，生存処理
装置は命令レベルの粗い同期がとれたことになるので，
次にハード同期用レジスタ４のリード動作によって，生
存処理装置をクロックレベルで完全にハード同期させる
（ステップ１３）。また，ハード同期用レジスタ４のリ
ードデータの結果から，生存処理装置表示フラグ５の再
セットをおくことにより（ステップＳ１４），その後の
処理に生存処理装置表示フラグ５を利用することができ
るようにする。

【００４６】図６は，以上のソフト同期とハード同期の
タイムチャートを示している。処理装置Ａ，Ｂ，Ｃが同
期処理を行うものとする。最初に処理装置Ａが動作し，
ソフト同期用フラグ（ＳＳＦ）７に“１”をセットした
後，ソフト同期用レジスタ（ＳＳＲ）８をリードして，
すべてが“１”になるのを待っている。処理装置Ｂも同
様に，ソフト同期用フラグ７に“１”をセットして，ソ
フト同期用レジスタ８をリードする。一番遅く，処理装
置Ｃがソフト同期用フラグ７に“１”をセットすると，
ソフト同期用レジスタ８のビットがすべて“１”になる
ので，ソフト同期の確認がとれたことになる。固定障害
の検出のため，ソフト同期用フラグ７に“０”をセット
して同様にソフト同期を繰り返す。図６に示すように，
ソフト同期後のずれは，ソフト同期前のずれよりも小さ
くなる。

【００４７】その後，各処理装置Ａ〜Ｃがハード同期用
レジスタ（ＨＳＲ）４をリードすれば，それぞれの処理
装置Ａ〜Ｃにリードリプライが返った時点で，ハード同
期が完全にとれていることになる。

【００４８】ハード同期のみで大きなずれの同期合わせ
をサポートしようとすると，ハード量が増加することに
なるが，ソフト同期により粗い同期をとった後に，ハー
ド同期の処理を行うことにより，大きな同期ずれが生じ
ている場合でも，簡単に同期合わせすることができるよ
うになる。

【００４９】

【発明の効果】以上説明したように，本発明によれば，
例えばリセットがずれて同期がずれてしまった処理装置
を，簡単な回路とソフトウェアの処理により，ハード同
期をとることが可能になる。また，同期合わせの際に，
故障処理装置の検出も可能になり，高信頼性情報処理装
置の信頼性向上に寄与するところが大きい。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】本発明の実施の形態によるハード同期のための
回路構成図である。

【図３】図２に示すリプライ抑止回路の回路説明図であ
る。

【図４】本発明の実施の形態によるソフト同期のための
回路構成図である。

【図５】本発明を用いたソフトウェアの処理フローチャ
ートである。

【図６】ソフト同期とハード同期のタイムチャートであ
る。

【図７】従来の高信頼性情報処理装置の例を示す図であ
る。

【符号の説明】

１ａ〜１ｎ 処理装置 ３ バス ４ ハード同期用レジスタ ５ 生存処理装置表示フラグ ６ リプライ抑止回路 ７ ソフト同期用フラグ ８ ソフト同期用レジスタ ９ プロセッサ １０ リプライ抑止回路ビジー信号 １４ ハード同期用レジスタ出力信号 １５ 生存処理装置表示信号

───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹下 克典 神奈川県川崎市中原区上小田中４丁目１ 番１号 富士通株式会社内 (72)発明者 菅野 文武 神奈川県川崎市中原区上小田中４丁目１ 番１号 富士通株式会社内 (72)発明者 後藤 誠司 福岡県福岡市博多区博多駅前三丁目22番 ８号 富士通九州ディジタル・テクノロ ジ株式会社内 (56)参考文献 特開 平２−202636（ＪＰ，Ａ) 特開 平６−187303（ＪＰ，Ａ) 特開 平６−208549（ＪＰ，Ａ) 特開 平１−220057（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 11/16 - 11/20 G06F 15/16 - 15/177

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 バスを介して接続され同時に同じ処理動
   作を行う少なくとも３台の処理装置を有し，これらの処
   理装置の出力結果を比較する回路を持つ情報処理装置に
   おいて， 前記各処理装置は， ハード同期用レジスタと， 前記ハード同期用レジスタに対するアクセスのリプライ
   保留中を示す信号線と， 前記ハード同期用レジスタのアクセスに対するリプライ
   を，全処理装置の前記信号線がリプライ保留中を示すま
   で抑止するリプライ抑止回路と， ソフト同期用フラグと， 全処理装置の前記ソフト同期用フラグと処理装置分の信
   号線を用いて接続されているソフト同期用レジスタと， 前記ハード同期用レジスタを用いたハード同期処理の前
   に，自処理装置の前記ソフト同期用フラグをセットし，
   その後に前記ソフト同期用レジスタをリードしながら全
   処理装置が前記ソフト同期用フラグをセットするのを待
   ち，全処理装置が前記ソフト同期用フラグをセットした
   のを確認してから前記ハード同期処理に移行するソフト
   同期処理手段とを有し， 前記ソフト同期処理手段による同期処理の後に，前記 ハ
   ード同期用レジスタのアクセスに対するリプライによっ
   て，その後の各処理装置の動作をクロックレベルで同期
   させるようにしたことを特徴とする情報処理装置。
2. 【請求項２】 請求項１記載の情報処理装置において， 前記ハード同期用レジスタは，リードアクセスのみ可能
   であることを特徴とする情報処理装置。
3. 【請求項３】 請求項１記載の情報処理装置において， 前記各処理装置が正常に動作している処理装置であるか
   どうかを示す生存処理装置表示手段を有し， 該生存処理装置表示手段が正常に動作していない処理装
   置の存在を示す場合に，その正常に動作していない処理
   装置のリプライ保留中を示す信号線を，リプライ抑止解
   除の条件から外す回路を有することを特徴とする情報処
   理装置。