JP3233560B2 - Ｄｉｐスイッチ入力の読込回路 - Google Patents
Ｄｉｐスイッチ入力の読込回路Info
- Publication number
- JP3233560B2 JP3233560B2 JP26641395A JP26641395A JP3233560B2 JP 3233560 B2 JP3233560 B2 JP 3233560B2 JP 26641395 A JP26641395 A JP 26641395A JP 26641395 A JP26641395 A JP 26641395A JP 3233560 B2 JP3233560 B2 JP 3233560B2
- Authority
- JP
- Japan
- Prior art keywords
- mode
- setting
- dip switch
- dip
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
- Slide Switches (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＤＩＰスイッチ入
力の読込回路に関し、例えば、ＤＩＰスイッチを用いて
可変データを入力設定する読込回路に関する。
力の読込回路に関し、例えば、ＤＩＰスイッチを用いて
可変データを入力設定する読込回路に関する。
【０００２】
【従来の技術】従来、基板にＤＩＰスイッチを設け動作
モード・定数値・演算係数等を可変的に設定することが
一般的に用いられている。このＤＩＰスイッチを用いる
方法は、ＲＯＭ、ＲＡＭ等を用いるよりも、より多くの
スペースを必要とし基板のスペース効率を低下させる。
しかし、内容の変更が簡便であり、設定状態が目視で容
易に判別できる等の利点を有している。このため、ＲＯ
Ｍ、ＲＡＭ等の半導体記憶回路の集積度が増し、価格・
スペース効率等の面からはＲＯＭ、ＲＡＭ等を用いた方
が有利であるにも関らず、部分的に、依然ＤＩＰスイッ
チが用いられている。
モード・定数値・演算係数等を可変的に設定することが
一般的に用いられている。このＤＩＰスイッチを用いる
方法は、ＲＯＭ、ＲＡＭ等を用いるよりも、より多くの
スペースを必要とし基板のスペース効率を低下させる。
しかし、内容の変更が簡便であり、設定状態が目視で容
易に判別できる等の利点を有している。このため、ＲＯ
Ｍ、ＲＡＭ等の半導体記憶回路の集積度が増し、価格・
スペース効率等の面からはＲＯＭ、ＲＡＭ等を用いた方
が有利であるにも関らず、部分的に、依然ＤＩＰスイッ
チが用いられている。
【０００３】ＤＩＰスイッチは一般的に、オンオフの接
続状態の切替えであり、この切替え状態をＬ／Ｈのビッ
ト信号として取り扱う。故に、バイナリ信号とした場
合、ビット数／最大情報数の関係は、２／４、４／１
６、８／２５６となる。
続状態の切替えであり、この切替え状態をＬ／Ｈのビッ
ト信号として取り扱う。故に、バイナリ信号とした場
合、ビット数／最大情報数の関係は、２／４、４／１
６、８／２５６となる。
【０００４】
【発明が解決しようとする課題】上記の様な現状におい
て、基板等に構成される回路の集積密度は年と共に高ま
る一方である。しかしながら、ＤＩＰスイッチは機械的
な構成物であり、しかも人が指先等で設定状態を変える
ものであるため、半導体メモリのように級数的に集積密
度を高めることが実質的に不可能である。よって、ＤＩ
Ｐスイッチの基板への搭載は、スペース効率の上昇化に
おいて障害となる。この問題は、半導体の集積密度が高
揚するに従い拡大する。
て、基板等に構成される回路の集積密度は年と共に高ま
る一方である。しかしながら、ＤＩＰスイッチは機械的
な構成物であり、しかも人が指先等で設定状態を変える
ものであるため、半導体メモリのように級数的に集積密
度を高めることが実質的に不可能である。よって、ＤＩ
Ｐスイッチの基板への搭載は、スペース効率の上昇化に
おいて障害となる。この問題は、半導体の集積密度が高
揚するに従い拡大する。
【０００５】基板の集積密度が増し、より多くの回路が
一の基板に搭載されるに従い、より多くの可変情報の設
定回路が必要となる。ＤＩＰスイッチの接点数の増大化
は、スペース効率を低下させ、コストアップの要因とな
る問題を伴う。また、接点数の増加と共に入力サポート
回路も必要となる。さらに、機械的な物であるため増設
が困難である。
一の基板に搭載されるに従い、より多くの可変情報の設
定回路が必要となる。ＤＩＰスイッチの接点数の増大化
は、スペース効率を低下させ、コストアップの要因とな
る問題を伴う。また、接点数の増加と共に入力サポート
回路も必要となる。さらに、機械的な物であるため増設
が困難である。
【０００６】本発明は、より多くの可変データを入力可
能とするＤＩＰスイッチの読込回路を提供することを目
的とする。
能とするＤＩＰスイッチの読込回路を提供することを目
的とする。
【０００７】
【課題を解決するための手段】かかる目的を達成するた
め、本発明のＤＩＰスイッチ入力の読込回路は、Ｎ個
（Ｎは２以上の自然数）のＤＩＰスイッチと、所定の時
間を計測するタイマーと、ＤＩＰスイッチの設定状態を
所定の時間に判別し、ＤＩＰスイッチによる設定モード
を判別するモード判別手段と、判別された設定モードを
記憶するモード記憶手段とを有し、ＤＩＰスイッチの所
定の時間での設定状態をモード判別手段が判別すること
により、ＤＩＰスイッチのビット数以上のモードデータ
を設定可能としたことを特徴としている。
め、本発明のＤＩＰスイッチ入力の読込回路は、Ｎ個
（Ｎは２以上の自然数）のＤＩＰスイッチと、所定の時
間を計測するタイマーと、ＤＩＰスイッチの設定状態を
所定の時間に判別し、ＤＩＰスイッチによる設定モード
を判別するモード判別手段と、判別された設定モードを
記憶するモード記憶手段とを有し、ＤＩＰスイッチの所
定の時間での設定状態をモード判別手段が判別すること
により、ＤＩＰスイッチのビット数以上のモードデータ
を設定可能としたことを特徴としている。
【０００８】また、上記のモード判別手段は、所定の時
間の時間内におけるＤＩＰスイッチの切替え順序により
設定モードの判別を行い、または、所定の時間の時間毎
にＤＩＰスイッチの設定状態の変化のない場合に設定モ
ードを確定するとよい。さらに、設定モードの判別は、
Ｎ個の全てのＤＩＰスイッチがＯＮまたはＯＦＦの設定
状態を初期状態とし、モード判別手段は、ＣＰＵにより
構成するとよい。
間の時間内におけるＤＩＰスイッチの切替え順序により
設定モードの判別を行い、または、所定の時間の時間毎
にＤＩＰスイッチの設定状態の変化のない場合に設定モ
ードを確定するとよい。さらに、設定モードの判別は、
Ｎ個の全てのＤＩＰスイッチがＯＮまたはＯＦＦの設定
状態を初期状態とし、モード判別手段は、ＣＰＵにより
構成するとよい。
【０００９】
【作用】したがって、本発明のＤＩＰスイッチ入力の読
込回路によれば、ＤＩＰスイッチの設定状態を所定の時
間に判別し、判別された設定モードを記憶する。よっ
て、所定の時間における時間内または時間毎に、ＤＩＰ
スイッチの設定状態または切替え状態を判別することが
できる。これらの時間内または時間毎のＤＩＰスイッチ
の設定状態に加え、設定の手順の判別状態のデータを加
味することができる。
込回路によれば、ＤＩＰスイッチの設定状態を所定の時
間に判別し、判別された設定モードを記憶する。よっ
て、所定の時間における時間内または時間毎に、ＤＩＰ
スイッチの設定状態または切替え状態を判別することが
できる。これらの時間内または時間毎のＤＩＰスイッチ
の設定状態に加え、設定の手順の判別状態のデータを加
味することができる。
【００１０】
【発明の実施の形態】図１は、本発明のＤＩＰスイッチ
入力の読込回路の実施の形態を示す回路構成例である。
図１のＤＩＰスイッチ入力の読込回路は、所定のビット
数のＤＩＰスイッチ１０、ＤＩＰスイッチの設定状態を
所定の時間に判別するモード判別手段２０、所定の時間
に信号を発生するタイマー４０およびモード判別手段２
０の判別結果に基づくモードデータを記憶するモード記
憶手段３０とを有して構成される。
入力の読込回路の実施の形態を示す回路構成例である。
図１のＤＩＰスイッチ入力の読込回路は、所定のビット
数のＤＩＰスイッチ１０、ＤＩＰスイッチの設定状態を
所定の時間に判別するモード判別手段２０、所定の時間
に信号を発生するタイマー４０およびモード判別手段２
０の判別結果に基づくモードデータを記憶するモード記
憶手段３０とを有して構成される。
【００１１】上記の各構成部は基板上に構成される。モ
ード判別手段２０は、一般的にＣＰＵからなる演算部で
構成される。モード記憶手段３０は、書換え可能な不揮
発性の記憶部であり、例えば、バックアップされたＳＲ
ＡＭ、ＥＥＰＲＯＭ等である。本構成に成るＤＩＰスイ
ッチ入力の読込回路は、ＤＩＰスイッチ１０の設定状態
を所定の時間に判別し、所定の時間の設定モードを入力
データとしてモード判別手段２０が判別する。この判別
したデータをモード記憶手段３０が記憶する。本内容の
詳細を以下において説明する。
ード判別手段２０は、一般的にＣＰＵからなる演算部で
構成される。モード記憶手段３０は、書換え可能な不揮
発性の記憶部であり、例えば、バックアップされたＳＲ
ＡＭ、ＥＥＰＲＯＭ等である。本構成に成るＤＩＰスイ
ッチ入力の読込回路は、ＤＩＰスイッチ１０の設定状態
を所定の時間に判別し、所定の時間の設定モードを入力
データとしてモード判別手段２０が判別する。この判別
したデータをモード記憶手段３０が記憶する。本内容の
詳細を以下において説明する。
【００１２】
【実施例】次に添付図面を参照して本発明によるＤＩＰ
スイッチ入力の読込回路の実施例を詳細に説明する。図
２および図３を参照すると本発明のＤＩＰスイッチ入力
の読込回路が適用されるモード判別手順の実施例が示さ
れている。図２が第１の手順例、図３が第２の手順例を
示すフローチャートである。本実施例のＤＩＰスイッチ
入力の読込回路では、予めＤＩＰスイッチの初期設定値
を決めておき、その初期状態から、所定時間の設定状態
をモードデータとして判別する。このモードデータの蓄
積により所定のデータが構成される。このモードの判定
およびデータの蓄積をモード判別手段が実行する。図１
のＤＩＰスイッチには２ビットのスイッチが搭載されて
いるものとする。図２および図３のフロ−チャ−トで
は、初期設定値を２ビットともＯＦＦ／０の状態とし、
ＯＮ／１への切替えの状態を判別する手順例を示す。
スイッチ入力の読込回路の実施例を詳細に説明する。図
２および図３を参照すると本発明のＤＩＰスイッチ入力
の読込回路が適用されるモード判別手順の実施例が示さ
れている。図２が第１の手順例、図３が第２の手順例を
示すフローチャートである。本実施例のＤＩＰスイッチ
入力の読込回路では、予めＤＩＰスイッチの初期設定値
を決めておき、その初期状態から、所定時間の設定状態
をモードデータとして判別する。このモードデータの蓄
積により所定のデータが構成される。このモードの判定
およびデータの蓄積をモード判別手段が実行する。図１
のＤＩＰスイッチには２ビットのスイッチが搭載されて
いるものとする。図２および図３のフロ−チャ−トで
は、初期設定値を２ビットともＯＦＦ／０の状態とし、
ＯＮ／１への切替えの状態を判別する手順例を示す。
【００１３】（第１のモード設定例）第１のフロ−チャ
−トについてはＤＩＰスイッチにより、モ−ドを切替え
る場合には、必ず、初期状態［０、０］のモ−ドＡから
開始する。初期状態からスイッチの状態を切替え、それ
ぞれのスイッチを［１、０］とした場合はモ−ドＢ、
［０、１］とした場合はモ−ドＤになる。スイッチ、
ともＯＮ［１、１］の場合にはモ−ドＣとモ−ドＥの
２通りがある。この２通りのは、スイッチを先にＯＮ
／１し後でスイッチをＯＮ／１した場合はモ−ドＣに
なり、スイッチを先にＯＮ／１した後でスイッチを
ＯＮ／１した場合はモ−ドＥになる。モードＣとモード
Ｅの判別では、スイッチおよびのどちらのスイッチ
が先に、ＯＦＦ／０の状態からＯＮ／１の状態へ変化す
るかをチェックする。
−トについてはＤＩＰスイッチにより、モ−ドを切替え
る場合には、必ず、初期状態［０、０］のモ−ドＡから
開始する。初期状態からスイッチの状態を切替え、それ
ぞれのスイッチを［１、０］とした場合はモ−ドＢ、
［０、１］とした場合はモ−ドＤになる。スイッチ、
ともＯＮ［１、１］の場合にはモ−ドＣとモ−ドＥの
２通りがある。この２通りのは、スイッチを先にＯＮ
／１し後でスイッチをＯＮ／１した場合はモ−ドＣに
なり、スイッチを先にＯＮ／１した後でスイッチを
ＯＮ／１した場合はモ−ドＥになる。モードＣとモード
Ｅの判別では、スイッチおよびのどちらのスイッチ
が先に、ＯＦＦ／０の状態からＯＮ／１の状態へ変化す
るかをチェックする。
【００１４】また各モ−ドの確定は、フロ−チャ−トの
タイマ−設定値を数秒（３〜５秒程度）に設定する。こ
の条件で、初期設定値［０、０］からスイッチを切替
え、切替えた状態に応じてフラグＦに設定値０または１
を設定する。スイッチのフラグＦに数値の設定終了後
に、設定時間以上の間スイッチの状態が変化しなかった
時に、モ−ドが確定する。
タイマ−設定値を数秒（３〜５秒程度）に設定する。こ
の条件で、初期設定値［０、０］からスイッチを切替
え、切替えた状態に応じてフラグＦに設定値０または１
を設定する。スイッチのフラグＦに数値の設定終了後
に、設定時間以上の間スイッチの状態が変化しなかった
時に、モ−ドが確定する。
【００１５】本実施例では、スイッチ２個の設定順序の
相違によりモードを判別し、２ビットで５モードのデー
タを設定することが可能となる。また、スイッチの数は
２個以上であれば何個でもかまわない。スイッチの個数
が多くなるほど、区別されるモ−ドの数が増えるため、
本実施例による効果も大きくなる。
相違によりモードを判別し、２ビットで５モードのデー
タを設定することが可能となる。また、スイッチの数は
２個以上であれば何個でもかまわない。スイッチの個数
が多くなるほど、区別されるモ−ドの数が増えるため、
本実施例による効果も大きくなる。
【００１６】（第２のモード設定例）第２のフロ−チャ
−トでは、スイッチＯＮ／１、スイッチＯＦＦ／０
の状態が確定する前に、スイッチが一度ＯＮ／１→Ｏ
ＦＦ／０されるかどうかをチェックしＯＮ→ＯＦＦされ
た場合にはモ−ドＣ、一度も、スイッチが変化しなか
った時はモ−ドＢが確定する。
−トでは、スイッチＯＮ／１、スイッチＯＦＦ／０
の状態が確定する前に、スイッチが一度ＯＮ／１→Ｏ
ＦＦ／０されるかどうかをチェックしＯＮ→ＯＦＦされ
た場合にはモ−ドＣ、一度も、スイッチが変化しなか
った時はモ−ドＢが確定する。
【００１７】同様に、スイッチＯＦＦ／０、スイッチ
ＯＮ／１の状態が確定する前に、スイッチが一度Ｏ
Ｎ→ＯＦＦされるかどうかをチェックし、ＯＮ→ＯＦＦ
された場合には、モ−ドＤ、一度もスイッチが変化し
なかった時はモ−ドＥが確定する。
ＯＮ／１の状態が確定する前に、スイッチが一度Ｏ
Ｎ→ＯＦＦされるかどうかをチェックし、ＯＮ→ＯＦＦ
された場合には、モ−ドＤ、一度もスイッチが変化し
なかった時はモ−ドＥが確定する。
【００１８】それぞれのスイッチおよびが初期状態
から変化したかどうかは、第２のフロ−チャ−トのスイ
ッチＯＮＦ／０、スイッチＯＮＦ／０のフラグによ
りチェックを行い、何れかのスイッチまたはが変化
した時にはフラグがセットされるため、最終的には同じ
設定状態でも区別することが可能になる。本設定例で
は、２ビットのスイッチで６モードのデータを設定する
ことが可能となる。
から変化したかどうかは、第２のフロ−チャ−トのスイ
ッチＯＮＦ／０、スイッチＯＮＦ／０のフラグによ
りチェックを行い、何れかのスイッチまたはが変化
した時にはフラグがセットされるため、最終的には同じ
設定状態でも区別することが可能になる。本設定例で
は、２ビットのスイッチで６モードのデータを設定する
ことが可能となる。
【００１９】上記の実施例において、スイッチの数を増
やさずに、各モ−ド設定の数を増やすことが可能とな
る。また、各モ−ド設定を行う前に初期設定値（モ−ド
Ａ）に一度設定し、、のどちらかのスイッチが先に
変化したかをチェックするフラグをリセットする必要が
あるため、初期設定値を解り易くすることで、各モ−ド
への設定ミスを防止する効果がある。
やさずに、各モ−ド設定の数を増やすことが可能とな
る。また、各モ−ド設定を行う前に初期設定値（モ−ド
Ａ）に一度設定し、、のどちらかのスイッチが先に
変化したかをチェックするフラグをリセットする必要が
あるため、初期設定値を解り易くすることで、各モ−ド
への設定ミスを防止する効果がある。
【００２０】尚、上述の実施例は本発明の好適な実施の
一例であるが、これに限定されるものではなく、本発明
の要旨を逸脱しない範囲内において種々変形実施が可能
である。例えば、上記の実施例では、所定の時間内にお
ける設定の順序、または切替えの順序によりモードの判
別を行った。この判別は、所定の時間毎に行うこともで
きる。
一例であるが、これに限定されるものではなく、本発明
の要旨を逸脱しない範囲内において種々変形実施が可能
である。例えば、上記の実施例では、所定の時間内にお
ける設定の順序、または切替えの順序によりモードの判
別を行った。この判別は、所定の時間毎に行うこともで
きる。
【００２１】
【発明の効果】以上の説明より明かなように、本発明の
ＤＩＰスイッチ入力の読込回路は、ＤＩＰスイッチの設
定状態を所定の時間に判別し、判別された設定モードを
記憶する。よって、所定の時間内または時間毎に、ＤＩ
Ｐスイッチの設定状態または切替え状態を判別すること
ができる。これらの判別状態に設定手順を加味すること
により、ＤＩＰスイッチのビット数以上のモードデータ
を設定することが可能となる。また、スイッチの数を増
やさずに、各モ−ド設定の数を増やすことが可能とな
る。スイッチのビット数を増設することなく、ソフトの
みの変更で、モ−ド設定の数を増やすことが可能とな
る。ボードの集積密度を高め、コストアップを抑えるこ
とができる。
ＤＩＰスイッチ入力の読込回路は、ＤＩＰスイッチの設
定状態を所定の時間に判別し、判別された設定モードを
記憶する。よって、所定の時間内または時間毎に、ＤＩ
Ｐスイッチの設定状態または切替え状態を判別すること
ができる。これらの判別状態に設定手順を加味すること
により、ＤＩＰスイッチのビット数以上のモードデータ
を設定することが可能となる。また、スイッチの数を増
やさずに、各モ−ド設定の数を増やすことが可能とな
る。スイッチのビット数を増設することなく、ソフトの
みの変更で、モ−ド設定の数を増やすことが可能とな
る。ボードの集積密度を高め、コストアップを抑えるこ
とができる。
【図１】本発明のＤＩＰスイッチ入力の読込回路の実施
例を示す回路構成ブロック図である。
例を示す回路構成ブロック図である。
【図２】図１のＤＩＰスイッチ入力の読込回路が適用さ
れるモード判別の第１の手順例を示すフローチャートで
ある。
れるモード判別の第１の手順例を示すフローチャートで
ある。
【図３】図１のＤＩＰスイッチ入力の読込回路が適用さ
れるモード判別の第２の手順例を示すフローチャートで
ある。
れるモード判別の第２の手順例を示すフローチャートで
ある。
１０ ＤＩＰスイッチ ２０ モード判別手段 ３０ モード記憶手段 ４０ タイマー
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 3/023 340 H01H 15/02
Claims (5)
- 【請求項１】 Ｎ個（Ｎは２以上の自然数）のＤＩＰス
イッチと、 所定の時間を計測するタイマーと、 前記ＤＩＰスイッチの設定状態を前記所定の時間に判別
し、該ＤＩＰスイッチによる設定モードを判別するモー
ド判別手段と、 前記判別された設定モードを記憶するモード記憶手段と
を有し、 前記ＤＩＰスイッチの前記所定の時間での設定状態を前
記モード判別手段が判別することにより、前記ＤＩＰス
イッチのビット数以上のモードデータを設定可能とした
ことを特徴とするＤＩＰスイッチ入力の読込回路。 - 【請求項２】 前記モード判別手段は、前記所定の時間
の時間内における前記ＤＩＰスイッチの切替え順序によ
り、前記設定モードの判別を行うことを特徴とする請求
項１記載のＤＩＰスイッチ入力の読込回路。 - 【請求項３】 前記モード判別手段は、前記所定の時間
の時間毎に前記ＤＩＰスイッチの設定状態の変化のない
場合に、前記設定モードを確定することを特徴とする請
求項１記載のＤＩＰスイッチ入力の読込回路。 - 【請求項４】 前記設定モードの判別は、前記Ｎ個の全
てのＤＩＰスイッチがＯＮまたはＯＦＦの設定状態を初
期状態として行われることを特徴とする請求項１から３
の何れか１項に記載のＤＩＰスイッチ入力の読込回路。 - 【請求項５】 前記モード判別手段は、ＣＰＵにより構
成されたことを特徴とする請求項１から４の何れか１項
に記載のＤＩＰスイッチ入力の読込回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26641395A JP3233560B2 (ja) | 1995-09-20 | 1995-09-20 | Ｄｉｐスイッチ入力の読込回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26641395A JP3233560B2 (ja) | 1995-09-20 | 1995-09-20 | Ｄｉｐスイッチ入力の読込回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0991075A JPH0991075A (ja) | 1997-04-04 |
| JP3233560B2 true JP3233560B2 (ja) | 2001-11-26 |
Family
ID=17430595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26641395A Expired - Fee Related JP3233560B2 (ja) | 1995-09-20 | 1995-09-20 | Ｄｉｐスイッチ入力の読込回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3233560B2 (ja) |
-
1995
- 1995-09-20 JP JP26641395A patent/JP3233560B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0991075A (ja) | 1997-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05324489A (ja) | 記憶装置 | |
| JP2501874B2 (ja) | Ｉｃカ―ド | |
| JPH0758502B2 (ja) | Ｉｃカード | |
| KR910005322A (ko) | 용장 메모리 셀을 갖는 반도체 메모리 장치 | |
| EP1060027B1 (en) | Circuit and method for specifying performance parameters in integrated circuits | |
| JP3233560B2 (ja) | Ｄｉｐスイッチ入力の読込回路 | |
| KR0163896B1 (ko) | 중앙 처리 장치의 타입에 맞는 전압을 자동으로 공급하는 전원 공급 장치 및 그 방법 | |
| JPH0393098A (ja) | 集積回路 | |
| EP0070184B1 (en) | A method of testing memory | |
| US6092148A (en) | Microcomputer having different memory capacities that can be selected from a common chip layout | |
| JPH1173764A (ja) | Ｄ−ｒａｍの種別判定方法 | |
| JP2001228936A (ja) | 内部リセット信号生成回路を備えるマイクロコンピュータ | |
| JPH11134075A (ja) | 情報処理装置 | |
| JP2003167649A (ja) | 情報処理装置 | |
| JPH04336347A (ja) | メモリ装置 | |
| JP3227568B2 (ja) | プラグ＆プレイシステムの自動制御回路 | |
| EP0217348B1 (en) | Memory connected state detecting circuit | |
| US5787013A (en) | Automatic routing method for inter-functional cells | |
| JPH06290062A (ja) | データメモリｉｃの実装不良検出方法 | |
| JPS6180444A (ja) | メモリ内容保持機能診断装置 | |
| JP2723843B2 (ja) | デュアルポートメモリ制御回路 | |
| KR100789712B1 (ko) | 컴퓨터시스템 및 그 제어방법 | |
| JPH0325838B2 (ja) | ||
| JP2001184109A (ja) | プログラマブルコントローラの機能ボードの設定回路 | |
| JPH0133849B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |