JP3224678B2 - Ｄｒａｍの書き込み期間延長のための回路および方法 - Google Patents
Ｄｒａｍの書き込み期間延長のための回路および方法Info
- Publication number
- JP3224678B2 JP3224678B2 JP07670294A JP7670294A JP3224678B2 JP 3224678 B2 JP3224678 B2 JP 3224678B2 JP 07670294 A JP07670294 A JP 07670294A JP 7670294 A JP7670294 A JP 7670294A JP 3224678 B2 JP3224678 B2 JP 3224678B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- dram
- write enable
- circuit
- enable signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
- G11C7/1027—Static column decode serial bit line access mode, i.e. using an enabled row address stroke pulse with its associated word line address and a sequence of enabled bit line addresses
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Description
【０００１】
【産業上の利用分野】本発明は、ＤＲＡＭ（ダイナミッ
ク・ランダム・アクセス・メモリ）のタイミングとノイ
ズマージンを改良するためのＤＲＡＭの書き込み期間延
長のための回路および方法に係り、より詳細には、スタ
ティックコラムモードで動作中のＤＲＡＭのための有効
な書き込み期間を延ばすための回路および方法に関す
る。
ク・ランダム・アクセス・メモリ）のタイミングとノイ
ズマージンを改良するためのＤＲＡＭの書き込み期間延
長のための回路および方法に係り、より詳細には、スタ
ティックコラムモードで動作中のＤＲＡＭのための有効
な書き込み期間を延ばすための回路および方法に関す
る。
【０００２】
【従来の技術】ダイナミック・ランダム・アクセス・メ
モリ（ＤＲＡＭｓ）はデバイスの動作モードに属する２
つのグループのうちのいずれかに分類される。１つのグ
ループはスタティックコラムモードデバイスであり、も
う一方はファストページモードデバイスである。このフ
ァストページモードデバイスのほうがより広く行き渡っ
てはいるが、スタティックコラムモードデバイスもまた
数多く使用されている。その２つの種類のデバイスの主
な違いはアドレス情報のラッチングにある。
モリ（ＤＲＡＭｓ）はデバイスの動作モードに属する２
つのグループのうちのいずれかに分類される。１つのグ
ループはスタティックコラムモードデバイスであり、も
う一方はファストページモードデバイスである。このフ
ァストページモードデバイスのほうがより広く行き渡っ
てはいるが、スタティックコラムモードデバイスもまた
数多く使用されている。その２つの種類のデバイスの主
な違いはアドレス情報のラッチングにある。
【０００３】このアドレス情報のラッチングの相違が、
各々のデバイスでは、長所となったり短所となったりす
る。例えば、スタティックコラムモードデバイスのアク
セスタイムはファストページモードデバイスのそれより
も多少短いかもしれないが、サイクルタイムは一般的に
は長くなる。ある種のコントロール信号はＤＲＡＭにア
クセス（すなわち、データの読み込み、あるいはデータ
の書き込み）する必要がある。ＤＲＡＭにアクセスする
必要がある初期コントロール信号には、図４（ａ）〜
（ｄ）に示したように、ローアドレスストローブ／ＲＡ
Ｓや、コラムアドレスストローブ／ＣＡＳ（コラムイネ
ーブル信号／ＣＥという）や書き込みイネーブル信号／
ＷＥといったものがある（なお、各信号の前に付された
フォアワードスラッシュは各信号の反転状態を示す。一
般的に、信号の反転状態は、回路への入力としてアクテ
ィブロー信号が要求されるとき、または回路がアクティ
ブロー出力を発生させるときに示される。）。
各々のデバイスでは、長所となったり短所となったりす
る。例えば、スタティックコラムモードデバイスのアク
セスタイムはファストページモードデバイスのそれより
も多少短いかもしれないが、サイクルタイムは一般的に
は長くなる。ある種のコントロール信号はＤＲＡＭにア
クセス（すなわち、データの読み込み、あるいはデータ
の書き込み）する必要がある。ＤＲＡＭにアクセスする
必要がある初期コントロール信号には、図４（ａ）〜
（ｄ）に示したように、ローアドレスストローブ／ＲＡ
Ｓや、コラムアドレスストローブ／ＣＡＳ（コラムイネ
ーブル信号／ＣＥという）や書き込みイネーブル信号／
ＷＥといったものがある（なお、各信号の前に付された
フォアワードスラッシュは各信号の反転状態を示す。一
般的に、信号の反転状態は、回路への入力としてアクテ
ィブロー信号が要求されるとき、または回路がアクティ
ブロー出力を発生させるときに示される。）。
【０００４】アクティブロー信号／ＲＡＳは、有効なロ
ーアドレスが供給されたということを示している。とい
うのは、スタティックコラムモードテバイスおよびファ
ストページモードデバイスは共に“ページモード”デバ
イスであるので、一定のアドレス情報を繰り返さなくて
も、追加データをメモリから読み出すことができ、ある
いはメモリに書き込むことができる。例えば、ローアド
レス信号はコラムアドレスが変えられている間にロー信
号／ＲＡＳと共に保持される。アクティブロー信号／Ｃ
ＡＳは適切なコラムアドレスが与えられたことを示して
いる。
ーアドレスが供給されたということを示している。とい
うのは、スタティックコラムモードテバイスおよびファ
ストページモードデバイスは共に“ページモード”デバ
イスであるので、一定のアドレス情報を繰り返さなくて
も、追加データをメモリから読み出すことができ、ある
いはメモリに書き込むことができる。例えば、ローアド
レス信号はコラムアドレスが変えられている間にロー信
号／ＲＡＳと共に保持される。アクティブロー信号／Ｃ
ＡＳは適切なコラムアドレスが与えられたことを示して
いる。
【０００５】アクティブロー信号／ＷＥは、書き込み機
能が実行されることや、データがメモリに書き込まれ
る、ということを示している。これらの信号は業界で実
際に用いられることによって確立されたものであり、そ
れゆえ、各信号の特定のパルス幅は事実上の基準となっ
た。この業界で確立された事実上の基準によって定義さ
れているように、アクティブロー信号／ＷＥはアクティ
ブロー信号／ＣＡＳよりも短い。例えば、特定のデバイ
スの中のアクティブロー信号／ＣＡＳのパルス幅（図４
（ｂ）ではｔCAS と表示されている）は１５ナノ秒であ
るが、アクティブロー信号／ＷＥのパルス幅（図４
（ｃ）ではｔWEと表示されている）は／ＣＡＳのパルス
幅の３分の２、すなわち１０ナノ秒になる。以下に詳し
く説明するように、このパルス幅の点での違いは、スタ
ティックコラムモードテバイスの書き込み期間に影響す
る。なお、パルス幅が１５ナノ秒の／ＣＡＳパルスと１
０ナノ秒の／ＷＥパルスは一例として用いたものであ
り、あるデバイスでの互いに異なる速度の／ＣＡＳと／
ＷＥとは互いに異なるパルス幅を有している。
能が実行されることや、データがメモリに書き込まれ
る、ということを示している。これらの信号は業界で実
際に用いられることによって確立されたものであり、そ
れゆえ、各信号の特定のパルス幅は事実上の基準となっ
た。この業界で確立された事実上の基準によって定義さ
れているように、アクティブロー信号／ＷＥはアクティ
ブロー信号／ＣＡＳよりも短い。例えば、特定のデバイ
スの中のアクティブロー信号／ＣＡＳのパルス幅（図４
（ｂ）ではｔCAS と表示されている）は１５ナノ秒であ
るが、アクティブロー信号／ＷＥのパルス幅（図４
（ｃ）ではｔWEと表示されている）は／ＣＡＳのパルス
幅の３分の２、すなわち１０ナノ秒になる。以下に詳し
く説明するように、このパルス幅の点での違いは、スタ
ティックコラムモードテバイスの書き込み期間に影響す
る。なお、パルス幅が１５ナノ秒の／ＣＡＳパルスと１
０ナノ秒の／ＷＥパルスは一例として用いたものであ
り、あるデバイスでの互いに異なる速度の／ＣＡＳと／
ＷＥとは互いに異なるパルス幅を有している。
【０００６】アドレス・マルチ・プレックス形式のＤＲ
ＡＭ内では、／ＷＥは／ＣＡＳがローレベルのときハイ
状態を保持するので、業界で確立されたｔCAS とｔWEと
の間の違いというものは、それがファストページモード
デバイスかスタティックコラムモードテバイスかどうか
に関係なく、ＤＲＡＭからのデータの読み出しには影響
しない。
ＡＭ内では、／ＷＥは／ＣＡＳがローレベルのときハイ
状態を保持するので、業界で確立されたｔCAS とｔWEと
の間の違いというものは、それがファストページモード
デバイスかスタティックコラムモードテバイスかどうか
に関係なく、ＤＲＡＭからのデータの読み出しには影響
しない。
【０００７】本発明の回路はデータ書き込みの際のＤＲ
ＡＭの動作に影響がある。従って、ここでは、ＤＲＡＭ
へのデータ書き込み動作についてのみを詳しく説明す
る。
ＡＭの動作に影響がある。従って、ここでは、ＤＲＡＭ
へのデータ書き込み動作についてのみを詳しく説明す
る。
【０００８】ＤＲＡＭに対してデータを効果的に書き込
むには、次の事柄が必要である。すなわち(i) 有効なデ
ータ、(ii)データを格納するための有効なアドレス、そ
して(iii) グローバル書き込みイネーブル信号（“ＧＷ
Ｅ”）と呼ばれるアクティブな内部書き込みイネーブル
信号である（グローバル書き込みイネーブル信号は他に
書き込みストローブ信号と呼ばれたり、いくつかの他の
名前で引用されたりしているが、一般的に、書き込みサ
イクルに対して要求されているすべての信号が受信され
たことを示す信号に関係している。）。
むには、次の事柄が必要である。すなわち(i) 有効なデ
ータ、(ii)データを格納するための有効なアドレス、そ
して(iii) グローバル書き込みイネーブル信号（“ＧＷ
Ｅ”）と呼ばれるアクティブな内部書き込みイネーブル
信号である（グローバル書き込みイネーブル信号は他に
書き込みストローブ信号と呼ばれたり、いくつかの他の
名前で引用されたりしているが、一般的に、書き込みサ
イクルに対して要求されているすべての信号が受信され
たことを示す信号に関係している。）。
【０００９】
【発明が解決しようとする課題】しかしながら、ＤＲＡ
Ｍにデータを書き込むために必要なコントロール信号
は、スタティックコラムモードテバイスとファストペー
ジモードデバイスとの間では異なる。データを書き込む
ために必要な業界で確立されたコントロール信号は、ス
タティックコラムモードテバイスにおける有効な書き込
み期間を制限する。特に、有効なアドレスをラッチした
り、ＧＷＥのパルス幅を決定するためのコントロール信
号は、ファストページモードデバイスとスタティックコ
ラムモードテバイスとの間では異なる。このような相違
から、従来のスタティックコラムモードテバイスはファ
ストページモードデバイスに比べて速度の点で劣ってい
る。
Ｍにデータを書き込むために必要なコントロール信号
は、スタティックコラムモードテバイスとファストペー
ジモードデバイスとの間では異なる。データを書き込む
ために必要な業界で確立されたコントロール信号は、ス
タティックコラムモードテバイスにおける有効な書き込
み期間を制限する。特に、有効なアドレスをラッチした
り、ＧＷＥのパルス幅を決定するためのコントロール信
号は、ファストページモードデバイスとスタティックコ
ラムモードテバイスとの間では異なる。このような相違
から、従来のスタティックコラムモードテバイスはファ
ストページモードデバイスに比べて速度の点で劣ってい
る。
【００１０】ファストページモードデバイスとスタティ
ックコラムモードテバイスとにデータを書き込む際の基
本的な違いは、図４（ａ）〜（ｄ）と関連して説明する
ことができる。アクティブハイ信号あるいはアクティブ
ロー信号としての信号の表示はこれに限定するものでは
ない。どちらかと言えば、アクティブハイ信号かアクテ
ィブロー信号は単に一例として選択されている。どのよ
うなＤＲＡＭへデータを書き込む場合でも、タイムｔ0
においては／ＲＡＳはローレベルである。別な方法で記
録されない限り、／ＲＡＳはローレベルであると考えら
れる。ファストページモードデバイスにデータを書き込
む際、データはローレベルとなる／ＣＡＳまたは／ＷＥ
の後のエッジにラッチされる。タイムｔ1 においては、
／ＣＡＳと／ＷＥの双方がローレベルとなり、データを
ラッチする。そのデータは／ＲＡＳと／ＣＡＳのどちら
かがハイレベルとなるまでラッチされた状態になってい
る。
ックコラムモードテバイスとにデータを書き込む際の基
本的な違いは、図４（ａ）〜（ｄ）と関連して説明する
ことができる。アクティブハイ信号あるいはアクティブ
ロー信号としての信号の表示はこれに限定するものでは
ない。どちらかと言えば、アクティブハイ信号かアクテ
ィブロー信号は単に一例として選択されている。どのよ
うなＤＲＡＭへデータを書き込む場合でも、タイムｔ0
においては／ＲＡＳはローレベルである。別な方法で記
録されない限り、／ＲＡＳはローレベルであると考えら
れる。ファストページモードデバイスにデータを書き込
む際、データはローレベルとなる／ＣＡＳまたは／ＷＥ
の後のエッジにラッチされる。タイムｔ1 においては、
／ＣＡＳと／ＷＥの双方がローレベルとなり、データを
ラッチする。そのデータは／ＲＡＳと／ＣＡＳのどちら
かがハイレベルとなるまでラッチされた状態になってい
る。
【００１１】ファストページモードデバイスでは、有効
なアドレスもまたローレベルとなる／ＣＡＳまたは／Ｗ
Ｅの後のエッジにラッチされる。そのアドレスはラッチ
状態を保持し、タイムｔ3 において、／ＣＡＳの次のエ
ッジで開放される。すなわち、アドレスは／ＷＥの状態
がどのように変化しても、／ＣＡＳがローレベルの状態
である限り（ｔCAS の期間）、ラッチされた状態であ
る。ラッチは／ＣＡＳがハイレベルになると、アドレス
を開放することになる。また、ファストページモードデ
バイスのグローバル書き込みイネーブル信号は一般的に
／ＷＥには依存しておらず、／ＣＡＳがローレベルの状
態である限り、有効な状態である。従って、ファストペ
ージモードデバイスのＧＷＥは、図４（ｄ）に示したよ
うにｔGWE(FPM)の期間において延ばされる。
なアドレスもまたローレベルとなる／ＣＡＳまたは／Ｗ
Ｅの後のエッジにラッチされる。そのアドレスはラッチ
状態を保持し、タイムｔ3 において、／ＣＡＳの次のエ
ッジで開放される。すなわち、アドレスは／ＷＥの状態
がどのように変化しても、／ＣＡＳがローレベルの状態
である限り（ｔCAS の期間）、ラッチされた状態であ
る。ラッチは／ＣＡＳがハイレベルになると、アドレス
を開放することになる。また、ファストページモードデ
バイスのグローバル書き込みイネーブル信号は一般的に
／ＷＥには依存しておらず、／ＣＡＳがローレベルの状
態である限り、有効な状態である。従って、ファストペ
ージモードデバイスのＧＷＥは、図４（ｄ）に示したよ
うにｔGWE(FPM)の期間において延ばされる。
【００１２】スタティックコラムモードテバイスでは、
ファストページモードデバイスと同じ方法でラッチされ
る。しかしながら、アドレスは異なってラッチされる。
アドレスはローレベルとなる／ＣＡＳまたは／ＷＥの後
のエッジにラッチされる。ファストページモードデバイ
スのアドレスラッチと違って、スタティックコラムモー
ドテバイスのそれは、／ＣＡＳか／ＷＥのどちらかがハ
イレベルとなるとアドレスを開放する。アクティブロー
／ＷＥパルスは、業界基準によって確立されたようにア
クティブロー／ＣＡＳパルスよりも短いので、アドレス
の有効期間は、ファストページモードデバイス内よりも
スタティックコラムモードテバイス内のほうがより短か
くなっている。また、スタティックコラムモードテバイ
スでは、／ＲＡＳ、／ＣＡＳおよび／ＷＥがすべてロー
レベルであるときには、ＧＷＥ信号が発生し、書き込み
を実行するのに必要なすべでの信号が供給されたことを
示す。信号／ＷＥはスタティックコラムモードテバイス
では短くなっているので、ＧＷＥ信号の必要なアクティ
ブな期間は、ファストページモードデバイスにおけるそ
れよりも短期間（図４（ｄ）にｔCWE(SCM)で示す）であ
る。このｔCWE(SCM)が図４（ｄ）に破線によって示され
ているように延びない限り、そのデバイスは速度の点に
おいて遅くなる。
ファストページモードデバイスと同じ方法でラッチされ
る。しかしながら、アドレスは異なってラッチされる。
アドレスはローレベルとなる／ＣＡＳまたは／ＷＥの後
のエッジにラッチされる。ファストページモードデバイ
スのアドレスラッチと違って、スタティックコラムモー
ドテバイスのそれは、／ＣＡＳか／ＷＥのどちらかがハ
イレベルとなるとアドレスを開放する。アクティブロー
／ＷＥパルスは、業界基準によって確立されたようにア
クティブロー／ＣＡＳパルスよりも短いので、アドレス
の有効期間は、ファストページモードデバイス内よりも
スタティックコラムモードテバイス内のほうがより短か
くなっている。また、スタティックコラムモードテバイ
スでは、／ＲＡＳ、／ＣＡＳおよび／ＷＥがすべてロー
レベルであるときには、ＧＷＥ信号が発生し、書き込み
を実行するのに必要なすべでの信号が供給されたことを
示す。信号／ＷＥはスタティックコラムモードテバイス
では短くなっているので、ＧＷＥ信号の必要なアクティ
ブな期間は、ファストページモードデバイスにおけるそ
れよりも短期間（図４（ｄ）にｔCWE(SCM)で示す）であ
る。このｔCWE(SCM)が図４（ｄ）に破線によって示され
ているように延びない限り、そのデバイスは速度の点に
おいて遅くなる。
【００１３】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、スタティックコラムモードデバイス
の有効な書き込み期間を実質上ファストページモードデ
バイスの有効な書き込み期間と同じにすることができ、
スタティックコラムモードテバイスにおけるデータの適
切な書き込みを保証できるＤＲＡＭの書き込み期間延長
のための回路および方法を提供することにある。
ので、その目的は、スタティックコラムモードデバイス
の有効な書き込み期間を実質上ファストページモードデ
バイスの有効な書き込み期間と同じにすることができ、
スタティックコラムモードテバイスにおけるデータの適
切な書き込みを保証できるＤＲＡＭの書き込み期間延長
のための回路および方法を提供することにある。
【００１４】
【課題を解決するための手段】
【００１５】請求項１記載のＤＲＡＭの書き込み期間延
長のための回路は、外部からの書き込みイネーブル信号
を含む書き込みコントロール信号を受信すると共に、Ｄ
ＲＡＭの内部書き込みイネーブル信号を発生し、この内
部書き込みイネーブル信号を予め定められた期間保持す
る第１の回路と、第１の回路に接続されると共に、書き
込みサイクル信号と、ＤＲＡＭがファストページモード
とスタティックコラムモードの何れの動作モードである
かを示すモード信号とを受信し、モード信号がＤＲＡＭ
の動作モードがスタティックコラムモードであることを
示したとき、書き込みサイクル信号がアクティブ状態で
あることに応答して、ＤＲＡＭのアドレスラッチ回路に
入力され、ＤＲＡＭ内で書き込みに利用されるアドレス
を、外部からの書き込みイネーブル信号がアクティブ状
態からインアクティブ状態に変化することに影響される
ことなく予め定められた期間の間保持する働きをし、ア
ドレスが予め定められた期間の間、書き込みイネーブル
信号の状態変化後であってもアドレスラッチ回路内部に
保持され続けるようなアドレス遅延信号を発生する第２
の回路とを備えている。
長のための回路は、外部からの書き込みイネーブル信号
を含む書き込みコントロール信号を受信すると共に、Ｄ
ＲＡＭの内部書き込みイネーブル信号を発生し、この内
部書き込みイネーブル信号を予め定められた期間保持す
る第１の回路と、第１の回路に接続されると共に、書き
込みサイクル信号と、ＤＲＡＭがファストページモード
とスタティックコラムモードの何れの動作モードである
かを示すモード信号とを受信し、モード信号がＤＲＡＭ
の動作モードがスタティックコラムモードであることを
示したとき、書き込みサイクル信号がアクティブ状態で
あることに応答して、ＤＲＡＭのアドレスラッチ回路に
入力され、ＤＲＡＭ内で書き込みに利用されるアドレス
を、外部からの書き込みイネーブル信号がアクティブ状
態からインアクティブ状態に変化することに影響される
ことなく予め定められた期間の間保持する働きをし、ア
ドレスが予め定められた期間の間、書き込みイネーブル
信号の状態変化後であってもアドレスラッチ回路内部に
保持され続けるようなアドレス遅延信号を発生する第２
の回路とを備えている。
【００１６】このＤＲＡＭの書き込み期間延長のための
回路では、特にスタティックコラムモードテバイスとし
て作動するＤＲＡＭにおいて、第１の回路によって内部
で発生した内部書き込みイネーブル信号（グローバル書
き込みイネーブル信号ＧＷＥ）が予め定めた期間延ばさ
れる。アドレスは、延ばされた期間に有効なアドレスが
供給されるようにアドレスラッチ回路で保持される。こ
れにより、スタティックコラムモードテバイスでの書き
込みタイミングが改良され、スタティックコラムモード
テバイスの書き込み速度がファストページモードデバイ
スと同等の速さになる。
回路では、特にスタティックコラムモードテバイスとし
て作動するＤＲＡＭにおいて、第１の回路によって内部
で発生した内部書き込みイネーブル信号（グローバル書
き込みイネーブル信号ＧＷＥ）が予め定めた期間延ばさ
れる。アドレスは、延ばされた期間に有効なアドレスが
供給されるようにアドレスラッチ回路で保持される。こ
れにより、スタティックコラムモードテバイスでの書き
込みタイミングが改良され、スタティックコラムモード
テバイスの書き込み速度がファストページモードデバイ
スと同等の速さになる。
【００１７】請求項２記載のＤＲＡＭの書き込み期間延
長のための回路は、前記第１の回路が、更に外部からの
書き込みイネーブル信号を受信するための第１の入力端
子、コラムアドレスストローブ信号を受信するための第
２の入力端子、ローアドレスストローブ信号を受信する
ための第３の入力端子、および前記内部書き込みイネー
ブル信号を発生させるための第１の出力端子を備える構
成としたものである。
長のための回路は、前記第１の回路が、更に外部からの
書き込みイネーブル信号を受信するための第１の入力端
子、コラムアドレスストローブ信号を受信するための第
２の入力端子、ローアドレスストローブ信号を受信する
ための第３の入力端子、および前記内部書き込みイネー
ブル信号を発生させるための第１の出力端子を備える構
成としたものである。
【００１８】請求項３記載のＤＲＡＭの書き込み期間延
長のための回路は、前記第１の回路が、内部書き込みイ
ネーブル信号の発生時に、外部からの書き込みイネーブ
ル信号とコラムアドレスストローブ信号とを論理的に結
合するように構成されていると共に、内部書き込みイネ
ーブル信号を発生した後、ＤＲＡＭがスタティックコラ
ムモードである時に、書き込みサイクル信号が第２の回
路で受信された後、予め定められた期間の間、外部から
の書き込みイネーブル信号とコラムアドレスストローブ
信号とを切り離すように構成され、外部からの書き込み
イネーブル信号がアクティブ状態からインアクティブ状
態へ変化したとしても、内部書き込みイネーブル信号が
インアクティブ状態へ変化しないようにすることを特徴
とするものである。このように書き込みイネーブル信号
とコラムアドレスストローブ信号が最初に受信された
後、両信号を切り離し、どんなノイズも受け付けないこ
とによって、スタティックコラムモードテバイスでのノ
イズマージンが改良される。
長のための回路は、前記第１の回路が、内部書き込みイ
ネーブル信号の発生時に、外部からの書き込みイネーブ
ル信号とコラムアドレスストローブ信号とを論理的に結
合するように構成されていると共に、内部書き込みイネ
ーブル信号を発生した後、ＤＲＡＭがスタティックコラ
ムモードである時に、書き込みサイクル信号が第２の回
路で受信された後、予め定められた期間の間、外部から
の書き込みイネーブル信号とコラムアドレスストローブ
信号とを切り離すように構成され、外部からの書き込み
イネーブル信号がアクティブ状態からインアクティブ状
態へ変化したとしても、内部書き込みイネーブル信号が
インアクティブ状態へ変化しないようにすることを特徴
とするものである。このように書き込みイネーブル信号
とコラムアドレスストローブ信号が最初に受信された
後、両信号を切り離し、どんなノイズも受け付けないこ
とによって、スタティックコラムモードテバイスでのノ
イズマージンが改良される。
【００１９】請求項４記載のＤＲＡＭの書き込み期間延
長のための回路は、前記第２の回路が、更に書き込みサ
イクル信号を受信するための第１の入力端子、およびロ
ーアドレスストローブ信号を受信するための第２の入力
端子を備え、前記第２の回路が、前記ローアドレススト
ローブ信号の状態の変化に応答して前記アドレス遅延信
号を終了させるようにしたものである。
長のための回路は、前記第２の回路が、更に書き込みサ
イクル信号を受信するための第１の入力端子、およびロ
ーアドレスストローブ信号を受信するための第２の入力
端子を備え、前記第２の回路が、前記ローアドレススト
ローブ信号の状態の変化に応答して前記アドレス遅延信
号を終了させるようにしたものである。
【００２０】請求項５記載のＤＲＡＭの書き込み期間延
長のための回路は、前記第２の回路が、更に前記予め定
められた期間を設定するためのタイミング回路を含むこ
とを特徴とするものである。
長のための回路は、前記第２の回路が、更に前記予め定
められた期間を設定するためのタイミング回路を含むこ
とを特徴とするものである。
【００２１】請求項６記載のＤＲＡＭの書き込み期間延
長のための回路は、請求項５記載の回路において、タイ
ミング回路がキャパシタを含み、予め定められた期間が
キャパシタの放電によって決定されることを特徴とする
ものである。
長のための回路は、請求項５記載の回路において、タイ
ミング回路がキャパシタを含み、予め定められた期間が
キャパシタの放電によって決定されることを特徴とする
ものである。
【００２２】請求項７記載のＤＲＡＭの書き込み期間延
長のための回路は、前記回路が応答して内部書き込みイ
ネーブル信号の状態をインアクティブ状態からアクティ
ブ状態に変えるための前記外部からの書き込みイネーブ
ル信号を受信する第１の入力端子と、前記回路が前記内
部書き込みイネーブル信号のアクティブ状態に応答し
て、予め定められた期間の間、前記内部書き込みイネー
ブル信号がインアクティブ状態へと変化しないようにす
るためのアクティブ書き込みサイクルを示すアクティブ
書き込みサイクル信号を受信する第２の入力端子と、前
記予め定められた期間の間アクティブな内部書き込みイ
ネーブル信号を出力する第１の出力端子と、前記予め定
められた期間の間アドレスを保持するアドレスラッチ回
路に接続されると共に、アドレスラッチ信号を出力する
第２の出力端子とを備えている。
長のための回路は、前記回路が応答して内部書き込みイ
ネーブル信号の状態をインアクティブ状態からアクティ
ブ状態に変えるための前記外部からの書き込みイネーブ
ル信号を受信する第１の入力端子と、前記回路が前記内
部書き込みイネーブル信号のアクティブ状態に応答し
て、予め定められた期間の間、前記内部書き込みイネー
ブル信号がインアクティブ状態へと変化しないようにす
るためのアクティブ書き込みサイクルを示すアクティブ
書き込みサイクル信号を受信する第２の入力端子と、前
記予め定められた期間の間アクティブな内部書き込みイ
ネーブル信号を出力する第１の出力端子と、前記予め定
められた期間の間アドレスを保持するアドレスラッチ回
路に接続されると共に、アドレスラッチ信号を出力する
第２の出力端子とを備えている。
【００２３】請求項８記載のＤＲＡＭの書き込み期間延
長のための回路は、請求項７記載の回路において、回路
が応答して前記内部書き込みイネーブル信号をリセット
するためのローアドレスストローブ信号を受信する第３
の入力端子を更に備えたことを特徴とするものである。
長のための回路は、請求項７記載の回路において、回路
が応答して前記内部書き込みイネーブル信号をリセット
するためのローアドレスストローブ信号を受信する第３
の入力端子を更に備えたことを特徴とするものである。
【００２４】請求項９記載のＤＲＡＭの書き込み期間延
長のための回路は、請求項８記載の回路において、コラ
ムアドレスストローブ信号を受信するための第４の入力
端子を更に備え、書き込みイネーブル信号、ローアドレ
スストローブ信号およびコラムアドレスストローブ信号
に応答して内部書き込みイネーブル信号が生成されるこ
とを特徴とするものである。
長のための回路は、請求項８記載の回路において、コラ
ムアドレスストローブ信号を受信するための第４の入力
端子を更に備え、書き込みイネーブル信号、ローアドレ
スストローブ信号およびコラムアドレスストローブ信号
に応答して内部書き込みイネーブル信号が生成されるこ
とを特徴とするものである。
【００２５】請求項１０記載のＤＲＡＭの書き込み期間
延長のための回路は、請求項７記載の回路において、回
路が更にローアドレスストローブ信号に応答して予め定
められた期間を確定するタイミング回路を備えたことを
特徴とするものである。
延長のための回路は、請求項７記載の回路において、回
路が更にローアドレスストローブ信号に応答して予め定
められた期間を確定するタイミング回路を備えたことを
特徴とするものである。
【００２６】請求項１１記載のＤＲＡＭの書き込み期間
延長のための回路は、請求項１０記載の回路において、
タイミング回路がキャパシタを含み、予め定められた期
間がキャパシタの放電量によって決定されることを特徴
とするものである。
延長のための回路は、請求項１０記載の回路において、
タイミング回路がキャパシタを含み、予め定められた期
間がキャパシタの放電量によって決定されることを特徴
とするものである。
【００２７】請求項１２記載のＤＲＡＭの書き込み期間
延長のための回路は、外部からの書き込みイネーブル信
号を含む書き込みコントロール信号を受信し、ＤＲＡＭ
で内部書き込みイネーブル信号を発生させる回路であっ
て、書き込みイネーブル信号を受信するための第１の入
力端子、コラムアドレスストローブ信号を受信するため
の第２の入力端子、ローアドレスストローブ信号を受信
するための第３の入力端子、および前記内部書き込みイ
ネーブル信号を発生するための第１の出力端子を有し、
前記内部書き込みイネーブル信号をアクティブ状態にし
た後、前記外部からの書き込みイネーブル信号および前
記コラムアドレスストローブ信号がアクティブ状態から
インアクティブ状態に変化することに影響されることな
く、前記予め定められた期間の間、前記内部書き込みイ
ネーブル信号をアクティブ状態に保持する第１の回路
と、アクティブ書き込み信号を受信するための第１の入
力端子を有し、前記ＤＲＡＭのアドレスラッチ回路に入
力され前記予め定められた期間中アドレスを前記アドレ
スラッチ回路に保持するためのアドレス遅延信号を発生
させる回路であって、前記アドレス遅延信号を終了させ
るローアドレスストローブを受信するための第２の入力
端子、および前記予め定められた期間を設定するための
キャパシタを含むタイミング回路を更に有する第２の回
路とを備えている。
延長のための回路は、外部からの書き込みイネーブル信
号を含む書き込みコントロール信号を受信し、ＤＲＡＭ
で内部書き込みイネーブル信号を発生させる回路であっ
て、書き込みイネーブル信号を受信するための第１の入
力端子、コラムアドレスストローブ信号を受信するため
の第２の入力端子、ローアドレスストローブ信号を受信
するための第３の入力端子、および前記内部書き込みイ
ネーブル信号を発生するための第１の出力端子を有し、
前記内部書き込みイネーブル信号をアクティブ状態にし
た後、前記外部からの書き込みイネーブル信号および前
記コラムアドレスストローブ信号がアクティブ状態から
インアクティブ状態に変化することに影響されることな
く、前記予め定められた期間の間、前記内部書き込みイ
ネーブル信号をアクティブ状態に保持する第１の回路
と、アクティブ書き込み信号を受信するための第１の入
力端子を有し、前記ＤＲＡＭのアドレスラッチ回路に入
力され前記予め定められた期間中アドレスを前記アドレ
スラッチ回路に保持するためのアドレス遅延信号を発生
させる回路であって、前記アドレス遅延信号を終了させ
るローアドレスストローブを受信するための第２の入力
端子、および前記予め定められた期間を設定するための
キャパシタを含むタイミング回路を更に有する第２の回
路とを備えている。
【００２８】請求項１３記載のＤＲＡＭの書き込み期間
延長のための方法は、書き込みコントロール信号を受信
する段階と、書き込みコントロール信号の受信に基づい
て、アクティブなＤＲＡＭの内部書き込みイネーブル信
号を発生させる段階と、前記書き込みコントロール信号
の状態が変化することに影響されることなく、スタティ
ックコラムモードで、前記内部書き込みイネーブル信号
を予め定められた期間の間アクティブ状態に保持する段
階と、予め定められた期間の間、前記ＤＲＡＭ内のアド
レスラッチ回路にアドレスを保持する段階とを備え、ス
タティックコラムモードとして構成されたＤＲＡＭに適
用される。
延長のための方法は、書き込みコントロール信号を受信
する段階と、書き込みコントロール信号の受信に基づい
て、アクティブなＤＲＡＭの内部書き込みイネーブル信
号を発生させる段階と、前記書き込みコントロール信号
の状態が変化することに影響されることなく、スタティ
ックコラムモードで、前記内部書き込みイネーブル信号
を予め定められた期間の間アクティブ状態に保持する段
階と、予め定められた期間の間、前記ＤＲＡＭ内のアド
レスラッチ回路にアドレスを保持する段階とを備え、ス
タティックコラムモードとして構成されたＤＲＡＭに適
用される。
【００２９】請求項１４記載のＤＲＡＭの書き込み期間
延長のための方法は、書き込みコントロール信号を受信
する段階において、書き込みイネーブル信号、ローアド
レスストローブ信号およびコラムアドレスストローブ信
号をそれぞれ受信することを特徴とするものである。
延長のための方法は、書き込みコントロール信号を受信
する段階において、書き込みイネーブル信号、ローアド
レスストローブ信号およびコラムアドレスストローブ信
号をそれぞれ受信することを特徴とするものである。
【００３０】請求項１５記載のＤＲＡＭの書き込み期間
延長のための方法は、前記内部書き込みイネーブル信号
を発生させる段階において、前記書き込みコントロール
信号がアクティブ状態であるか否かを判断し、前記書き
込みコントロール信号がアクティブ状態であるときに、
前記内部書き込みイネーブル信号を発生させることを特
徴とするものである。
延長のための方法は、前記内部書き込みイネーブル信号
を発生させる段階において、前記書き込みコントロール
信号がアクティブ状態であるか否かを判断し、前記書き
込みコントロール信号がアクティブ状態であるときに、
前記内部書き込みイネーブル信号を発生させることを特
徴とするものである。
【００３１】請求項１６記載のＤＲＡＭの書き込み期間
延長のための方法は、予め定められた期間の間、前記内
部書き込みイネーブル信号を保持する段階において、外
部からの書き込みイネーブル信号と前記コラムアドレス
ストローブ信号とを切り離し、予め定められた期間の
間、前記内部書き込みイネーブル信号を保持することを
特徴とするとするものである。
延長のための方法は、予め定められた期間の間、前記内
部書き込みイネーブル信号を保持する段階において、外
部からの書き込みイネーブル信号と前記コラムアドレス
ストローブ信号とを切り離し、予め定められた期間の
間、前記内部書き込みイネーブル信号を保持することを
特徴とするとするものである。
【００３２】請求項１７記載のＤＲＡＭの書き込み期間
延長のための方法は、前記内部書き込みイネーブル信号
を保持する段階において、更に前記予め定められた期間
を決定するための第１の遅延信号を発生するものであ
る。
延長のための方法は、前記内部書き込みイネーブル信号
を保持する段階において、更に前記予め定められた期間
を決定するための第１の遅延信号を発生するものであ
る。
【００３３】請求項１８記載のＤＲＡＭの書き込み期間
延長のための方法は、前記予め定められた期間がキャパ
シタの放電によって決められることを特徴とするとする
ものである。
延長のための方法は、前記予め定められた期間がキャパ
シタの放電によって決められることを特徴とするとする
ものである。
【００３４】請求項１９記載のＤＲＡＭの書き込み期間
延長のための方法は、ＤＲＡＭ内のアドレスラッチ回路
にアドレスを保持する段階において、遅延信号を発生さ
せ、遅延信号をＤＲＡＭ内のアドレスラッチ回路に適用
することを特徴とするものである。請求項２０記載のＤ
ＲＡＭの書き込み期間延長のための方法は、外部からの
書き込みイネーブル信号、コラムアドレスストローブ信
号およびローアドレスストローブ信号を受信すると共
に、この受信した各信号の信号状態がすべてアクティブ
状態となったときに、インアクティブ状態からアクティ
ブ状態へと変化するＤＲＡＭの内部書き込みイネーブル
信号を発生する段階と、内部書き込みイネーブル信号の
アクティブ状態を維持するために、外部からの書き込み
イネーブル信号およびコラムアドレスストローブ信号の
入力端と内部書き込みイネーブル信号の出力端との間の
信号経路に、内部書き込みイネーブル信号がアクティブ
状態となったときにオフし、信号経路中に設けられた所
定の回路素子を非作動状態にする機能を有するトランジ
スタ、を介して内部書き込みイネーブル信号をフィード
バックさせる段階と、内部書き込みイネーブル信号がア
クティブ状態となったときに、信号経路中に設けられた
所定の回路素子をトランジスタの働きによって非作動状
態にすることにより、信号経路中に設けられたノードか
ら、外部からの書き込みイネーブル信号およびコラムア
ドレスストローブ信号を切り離す段階とを備えている。
請求項２０記載のＤＲＡＭの書き込み期間延長のための
方法は、さらに、外部からの書き込みイネーブル信号お
よびコラムアドレスストローブ信号が切り離される前の
ノードでの信号状態を、ラッチ回路によって保持する段
階と、信号状態が予め定められた期間の間アクティブと
なる保持信号を発生すると共に、ノードに接続され、オ
ン状態のときにノードをグラウンドレベルに引き下げる
機能を有する他のトランジスタに保持信号を入力し、予
め定められた期間の間、他のトランジスタをオフ状態に
することにより、ノードの信号状態を一定に保ち、内部
書き込みイネーブル信号がアクティブ状態となった後、
予め定められた期間の間内部書き込みイネーブル信号の
アクティブ状態を維持する段階と、保持信号による 予め
定められた期間の後、ローアドレスストローブ信号また
はコラムアドレスストローブ信号の一方がインアクティ
ブ状態となったことに応じて、内部書き込みイネーブル
信号をアクティブ状態からインアクティブ状態に変化さ
せる段階とを備えている。請求項２１記載のＤＲＡＭの
書き込み期間延長のための方法は、書き込みコントロー
ル信号を受信すると共に、この受信した書き込みコント
ロール信号に基づいて、インアクティブ状態からアクテ
ィブ状態へと変化するＤＲＡＭの内部書き込みイネーブ
ル信号を発生する段階と、スタティックコラムモードの
ＤＲＡＭの動作中に、書き込みコントロール信号の信号
状態とは実質的に独立して、内部書き込みイネーブル信
号をアクティブ状態からインアクティブ状態に変化させ
る段階と、予め定められた期間の間、アドレスラッチ回
路にアドレスを保持する段階とを備えている。請求項２
２記載のＤＲＡＭの書き込み期間延長のための方法は、
書き込みコントロール信号を受信すると共に、この受信
した書き込みコントロール信号に基づいて、インアクテ
ィブ状態からアクティブ状態へと変化するＤＲＡＭの内
部書き込みイネーブル信号を発生する段階と、ＤＲＡＭ
がファストページモードとスタティックコラムモードの
いずれの動作モードであるのかを決定すると共に、ＤＲ
ＡＭがファストページモードである場合には、書き込み
コントロール信号のタイミングに基づいて内部書き込み
イネーブル信号の状態を変化させ、ＤＲＡＭがスタティ
ックコラムモードである場合には、内部書き込みイネー
ブル信号の状態をタイミング回路によって決定し、書き
込みコントロール信号の信号状態とは実質的に独立し
て、内部書き込みイネーブル信号をアクティブ状態から
インアクティブ状態に変化させる段階とを備えている。
延長のための方法は、ＤＲＡＭ内のアドレスラッチ回路
にアドレスを保持する段階において、遅延信号を発生さ
せ、遅延信号をＤＲＡＭ内のアドレスラッチ回路に適用
することを特徴とするものである。請求項２０記載のＤ
ＲＡＭの書き込み期間延長のための方法は、外部からの
書き込みイネーブル信号、コラムアドレスストローブ信
号およびローアドレスストローブ信号を受信すると共
に、この受信した各信号の信号状態がすべてアクティブ
状態となったときに、インアクティブ状態からアクティ
ブ状態へと変化するＤＲＡＭの内部書き込みイネーブル
信号を発生する段階と、内部書き込みイネーブル信号の
アクティブ状態を維持するために、外部からの書き込み
イネーブル信号およびコラムアドレスストローブ信号の
入力端と内部書き込みイネーブル信号の出力端との間の
信号経路に、内部書き込みイネーブル信号がアクティブ
状態となったときにオフし、信号経路中に設けられた所
定の回路素子を非作動状態にする機能を有するトランジ
スタ、を介して内部書き込みイネーブル信号をフィード
バックさせる段階と、内部書き込みイネーブル信号がア
クティブ状態となったときに、信号経路中に設けられた
所定の回路素子をトランジスタの働きによって非作動状
態にすることにより、信号経路中に設けられたノードか
ら、外部からの書き込みイネーブル信号およびコラムア
ドレスストローブ信号を切り離す段階とを備えている。
請求項２０記載のＤＲＡＭの書き込み期間延長のための
方法は、さらに、外部からの書き込みイネーブル信号お
よびコラムアドレスストローブ信号が切り離される前の
ノードでの信号状態を、ラッチ回路によって保持する段
階と、信号状態が予め定められた期間の間アクティブと
なる保持信号を発生すると共に、ノードに接続され、オ
ン状態のときにノードをグラウンドレベルに引き下げる
機能を有する他のトランジスタに保持信号を入力し、予
め定められた期間の間、他のトランジスタをオフ状態に
することにより、ノードの信号状態を一定に保ち、内部
書き込みイネーブル信号がアクティブ状態となった後、
予め定められた期間の間内部書き込みイネーブル信号の
アクティブ状態を維持する段階と、保持信号による 予め
定められた期間の後、ローアドレスストローブ信号また
はコラムアドレスストローブ信号の一方がインアクティ
ブ状態となったことに応じて、内部書き込みイネーブル
信号をアクティブ状態からインアクティブ状態に変化さ
せる段階とを備えている。請求項２１記載のＤＲＡＭの
書き込み期間延長のための方法は、書き込みコントロー
ル信号を受信すると共に、この受信した書き込みコント
ロール信号に基づいて、インアクティブ状態からアクテ
ィブ状態へと変化するＤＲＡＭの内部書き込みイネーブ
ル信号を発生する段階と、スタティックコラムモードの
ＤＲＡＭの動作中に、書き込みコントロール信号の信号
状態とは実質的に独立して、内部書き込みイネーブル信
号をアクティブ状態からインアクティブ状態に変化させ
る段階と、予め定められた期間の間、アドレスラッチ回
路にアドレスを保持する段階とを備えている。請求項２
２記載のＤＲＡＭの書き込み期間延長のための方法は、
書き込みコントロール信号を受信すると共に、この受信
した書き込みコントロール信号に基づいて、インアクテ
ィブ状態からアクティブ状態へと変化するＤＲＡＭの内
部書き込みイネーブル信号を発生する段階と、ＤＲＡＭ
がファストページモードとスタティックコラムモードの
いずれの動作モードであるのかを決定すると共に、ＤＲ
ＡＭがファストページモードである場合には、書き込み
コントロール信号のタイミングに基づいて内部書き込み
イネーブル信号の状態を変化させ、ＤＲＡＭがスタティ
ックコラムモードである場合には、内部書き込みイネー
ブル信号の状態をタイミング回路によって決定し、書き
込みコントロール信号の信号状態とは実質的に独立し
て、内部書き込みイネーブル信号をアクティブ状態から
インアクティブ状態に変化させる段階とを備えている。
【００３５】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
に説明する。
【００３６】図１は本発明の一実施例に係るＤＲＡＭの
書き込み期間延長のための回路１の構成を表すものであ
る。この回路１は、第２の回路としての遅延回路１０
と、第１の回路としてのグローバル書き込みイネーブル
信号発生回路（以下、ＧＷＥ発生回路という）２０とを
備えている。
書き込み期間延長のための回路１の構成を表すものであ
る。この回路１は、第２の回路としての遅延回路１０
と、第１の回路としてのグローバル書き込みイネーブル
信号発生回路（以下、ＧＷＥ発生回路という）２０とを
備えている。
【００３７】遅延回路１０は、３つの入力端子１２，１
４，１６および２つの出力端子１８，１９を有してい
る。遅延回路１０は書き込みサイクル信号／ＷＴＣＹ、
ローアドレスストローブ信号／ＲＡＳおよびファストペ
ージモード信号ＦＰＭＰＡＤそれぞれを入力信号として
受信する。アクティブロー信号／ＷＴＣＹは、ＤＲＡＭ
内の信号／ＣＡＳおよび／ＷＥの双方がローレベルとな
り、アクティブ書き込みサイクルが始まったことを示し
たとき、遅延回路１０の入力端子１２で受信される。特
に、アクティブロー信号／ＷＴＣＹは、／ＣＡＳと／Ｗ
Ｅとがローレベルとなる毎に、遅延回路１０に入力され
る。この分野においてよく知られているように、あるデ
バイスでは２つの／ＣＡＳ信号か２つの／ＷＥ信号を受
信する。例えば、“ｂｙ−１６”（“×１６”）デバイ
スは２つの／ＣＡＳ信号と１つの／ＷＥ信号、あるいは
１つの／ＣＡＳ信号と２つの／ＷＥ信号を受信する。従
って、本発明の方法と回路は、少なくとも１つの／ＣＡ
Ｓと１つの／ＷＥがローレベルになるとロー信号／ＷＴ
ＣＹを発生する、どんなＤＲＡＭにも用いることができ
る。ここで、アクティブ書き込みサイクルが始まったこ
とを示す書き込みサイクル信号／ＷＴＣＹが、本発明に
おける「アクティブ書き込み信号」および「アクティブ
書き込みサイクル信号」の一具体例に対応する。
４，１６および２つの出力端子１８，１９を有してい
る。遅延回路１０は書き込みサイクル信号／ＷＴＣＹ、
ローアドレスストローブ信号／ＲＡＳおよびファストペ
ージモード信号ＦＰＭＰＡＤそれぞれを入力信号として
受信する。アクティブロー信号／ＷＴＣＹは、ＤＲＡＭ
内の信号／ＣＡＳおよび／ＷＥの双方がローレベルとな
り、アクティブ書き込みサイクルが始まったことを示し
たとき、遅延回路１０の入力端子１２で受信される。特
に、アクティブロー信号／ＷＴＣＹは、／ＣＡＳと／Ｗ
Ｅとがローレベルとなる毎に、遅延回路１０に入力され
る。この分野においてよく知られているように、あるデ
バイスでは２つの／ＣＡＳ信号か２つの／ＷＥ信号を受
信する。例えば、“ｂｙ−１６”（“×１６”）デバイ
スは２つの／ＣＡＳ信号と１つの／ＷＥ信号、あるいは
１つの／ＣＡＳ信号と２つの／ＷＥ信号を受信する。従
って、本発明の方法と回路は、少なくとも１つの／ＣＡ
Ｓと１つの／ＷＥがローレベルになるとロー信号／ＷＴ
ＣＹを発生する、どんなＤＲＡＭにも用いることができ
る。ここで、アクティブ書き込みサイクルが始まったこ
とを示す書き込みサイクル信号／ＷＴＣＹが、本発明に
おける「アクティブ書き込み信号」および「アクティブ
書き込みサイクル信号」の一具体例に対応する。
【００３８】／ＲＡＳを受信するために設けられた入力
端子１４は回路をリセットするために用いられる。スタ
ティックコラムモードテバイスとファストページモード
デバイスの双方はページモードデバイス（すなわちロー
アドレスはコラムアドレスが変化している間は保持され
ている）であるので、／ＲＡＳはローレベルに保持され
る。後に詳細に説明するように、／ＲＡＳがハイレベル
になると、回路はリセットされる。
端子１４は回路をリセットするために用いられる。スタ
ティックコラムモードテバイスとファストページモード
デバイスの双方はページモードデバイス（すなわちロー
アドレスはコラムアドレスが変化している間は保持され
ている）であるので、／ＲＡＳはローレベルに保持され
る。後に詳細に説明するように、／ＲＡＳがハイレベル
になると、回路はリセットされる。
【００３９】最後に、ＦＰＭＰＡＤは遅延回路１０の入
力端子１６で受信される。ＦＰＭＰＡＤは、デバイスが
ファストページモードデバイスか、あるいはスタティッ
クコラムモードテバイスなのかを示す。ある種の出力信
号はファストページモードデバイスでは必要ではない。
後述するように、ＦＰＭＰＡＤは回路内でインアクティ
ブ出力信号を発生させるために選択的に用いられる。Ｆ
ＰＭＰＡＤの状態は、金属の選択やワイヤーボンドの選
択によって決定され、あるいはプログラムに基づいて入
力端子において決定される。
力端子１６で受信される。ＦＰＭＰＡＤは、デバイスが
ファストページモードデバイスか、あるいはスタティッ
クコラムモードテバイスなのかを示す。ある種の出力信
号はファストページモードデバイスでは必要ではない。
後述するように、ＦＰＭＰＡＤは回路内でインアクティ
ブ出力信号を発生させるために選択的に用いられる。Ｆ
ＰＭＰＡＤの状態は、金属の選択やワイヤーボンドの選
択によって決定され、あるいはプログラムに基づいて入
力端子において決定される。
【００４０】遅延回路１０は第１の出力端子１８から第
１の遅延信号としてのスタティックコラム保持信号／Ｓ
ＣＨＯＬＤ、また第２の出力端子１９から第２の遅延信
号としてのスタティックコラム遅延信号／ＳＣＤＥＬＡ
Ｙを出力する。／ＳＣＨＯＬＤは、図２において詳しく
説明するようにグローバル書き込みイネーブル信号発生
回路（ＧＷＥ発生回路）２０へ入力される。アクティブ
ロー信号／ＳＣＨＯＬＤは、ＧＷＥ発生回路２０が出力
端子２２において“延長された”グローバル書き込みイ
ネーブル信号ＧＷＥを発生させることを可能にしてい
る。このアクティブ信号／ＳＣＨＯＬＤは、ＧＷＥ回路
２０に／ＷＥを無視させて、有効なＧＷＥを保持し、よ
って回路の有効な書き込み期間を拡大させるものであ
る。ここで、スタティックコラム遅延信号／ＳＣＤＥＬ
ＡＹが、本発明における「アドレス遅延信号」の一具体
例に対応する。
１の遅延信号としてのスタティックコラム保持信号／Ｓ
ＣＨＯＬＤ、また第２の出力端子１９から第２の遅延信
号としてのスタティックコラム遅延信号／ＳＣＤＥＬＡ
Ｙを出力する。／ＳＣＨＯＬＤは、図２において詳しく
説明するようにグローバル書き込みイネーブル信号発生
回路（ＧＷＥ発生回路）２０へ入力される。アクティブ
ロー信号／ＳＣＨＯＬＤは、ＧＷＥ発生回路２０が出力
端子２２において“延長された”グローバル書き込みイ
ネーブル信号ＧＷＥを発生させることを可能にしてい
る。このアクティブ信号／ＳＣＨＯＬＤは、ＧＷＥ回路
２０に／ＷＥを無視させて、有効なＧＷＥを保持し、よ
って回路の有効な書き込み期間を拡大させるものであ
る。ここで、スタティックコラム遅延信号／ＳＣＤＥＬ
ＡＹが、本発明における「アドレス遅延信号」の一具体
例に対応する。
【００４１】遅延回路１０の第２の出力信号／ＳＣＤＥ
ＬＡＹはアドレスラッチ回路２８においてアドレスを保
持する。スタティックコラムモードデバイスの有効な書
き込み期間を拡大させるためには、内部グローバル書き
込みイネーブル信号ＧＷＥを拡大し、アドレスラッチ回
路２８にアドレスを保持する必要がある。
ＬＡＹはアドレスラッチ回路２８においてアドレスを保
持する。スタティックコラムモードデバイスの有効な書
き込み期間を拡大させるためには、内部グローバル書き
込みイネーブル信号ＧＷＥを拡大し、アドレスラッチ回
路２８にアドレスを保持する必要がある。
【００４２】図２は遅延回路１０の具体的な論理回路図
を表すものである。遅延回路１０はナンドゲート１０
４，１０６からなるラッチ回路１０２を備えている。ナ
ンドゲート１０４は入力端子１０８，１１０（図１の入
力端子１２に相当する）、および出力端子１１２を備え
ている。ナンドゲート１０６は入力端子１１４，１１
６、および出力端子１１８を備えている。ナンドゲート
１０４，１０６は／ＳＣＨＯＬＤを発生しラッチさせる
ように、互いにたすき掛けに接続されている。
を表すものである。遅延回路１０はナンドゲート１０
４，１０６からなるラッチ回路１０２を備えている。ナ
ンドゲート１０４は入力端子１０８，１１０（図１の入
力端子１２に相当する）、および出力端子１１２を備え
ている。ナンドゲート１０６は入力端子１１４，１１
６、および出力端子１１８を備えている。ナンドゲート
１０４，１０６は／ＳＣＨＯＬＤを発生しラッチさせる
ように、互いにたすき掛けに接続されている。
【００４３】初期状態では／ＳＣＨＯＬＤと、ナンドゲ
ート１０４の入力端子に供給される／ＷＴＣＹとは共に
ハイレベルである。／ＷＴＣＹがローレベルになると、
ナンドゲート１０４の出力端子１１２はハイレベルとな
る。出力端子１１２はナンドゲート１０６の入力端子１
１４に接続されている。ナンドゲート１０６の入力端子
１１６の初期状態はハイレベルであるので、ナンドゲー
ト１０６の出力端子１１８はローレベルとなり、ロー信
号／ＳＣＨＯＬＤを発生させる。／ＳＣＨＯＬＤは、後
に詳しく説明されるように、回路に応じて設定された一
定の期間か、あるいは／ＲＡＳの状態が回路をリセット
させるまではラッチされる。図４に詳細に示すように、
ＧＷＥ回路２０は与えられた期間中／ＷＥおよび／ＣＡ
Ｓを無視し、拡大されたＧＷＥ信号を発生させるために
／ＳＣＨＯＬＤを受信する。
ート１０４の入力端子に供給される／ＷＴＣＹとは共に
ハイレベルである。／ＷＴＣＹがローレベルになると、
ナンドゲート１０４の出力端子１１２はハイレベルとな
る。出力端子１１２はナンドゲート１０６の入力端子１
１４に接続されている。ナンドゲート１０６の入力端子
１１６の初期状態はハイレベルであるので、ナンドゲー
ト１０６の出力端子１１８はローレベルとなり、ロー信
号／ＳＣＨＯＬＤを発生させる。／ＳＣＨＯＬＤは、後
に詳しく説明されるように、回路に応じて設定された一
定の期間か、あるいは／ＲＡＳの状態が回路をリセット
させるまではラッチされる。図４に詳細に示すように、
ＧＷＥ回路２０は与えられた期間中／ＷＥおよび／ＣＡ
Ｓを無視し、拡大されたＧＷＥ信号を発生させるために
／ＳＣＨＯＬＤを受信する。
【００４４】ナンドゲート１０４の出力端子１１２はま
た／ＳＣＤＥＬＡＹを発生させるためにアドレスコント
ロール回路１２０に接続されている。前述のように、Ｄ
ＲＡＭ内の所期のアドレスへデータを書き込むために
は、有効なデータとアクティブＧＷＥ信号に対応した有
効なアドレスが必要である。すなわち、もし有効なアド
レスも保持されていなければ、延長されたＧＷＥ信号は
役に立たない。それゆえ遅延回路１０も有効なアドレス
を保持するために信号を発生させている。／ＳＣＤＥＬ
ＡＹは有効なアドレスを保持するためにＤＲＡＭ内のア
ドレスラッチ回路２８へ出力される。
た／ＳＣＤＥＬＡＹを発生させるためにアドレスコント
ロール回路１２０に接続されている。前述のように、Ｄ
ＲＡＭ内の所期のアドレスへデータを書き込むために
は、有効なデータとアクティブＧＷＥ信号に対応した有
効なアドレスが必要である。すなわち、もし有効なアド
レスも保持されていなければ、延長されたＧＷＥ信号は
役に立たない。それゆえ遅延回路１０も有効なアドレス
を保持するために信号を発生させている。／ＳＣＤＥＬ
ＡＹは有効なアドレスを保持するためにＤＲＡＭ内のア
ドレスラッチ回路２８へ出力される。
【００４５】詳しく説明すると、ナンドゲート１０４の
出力端子１１２から出力されるハイレベルの信号は入力
端子１２４を通してナンドゲート１２２へ入力される。
ここで、ナンドゲート１２２の入力端子１２６の初期状
態はハイレベルであるため、ナンドゲート１２２の出力
端子１２８からの出力信号はローレベルである。出力端
子１２８からの出力信号は入力端子１３２を通じてノア
ゲート１３０へ入力される。一方、ＦＰＭＰＡＤは入力
端子１３４を通じてノアゲート１３０へ入力される。Ｆ
ＰＭＰＡＤがハイレベルとなり、そのデバイスがファス
トページモードデバイスであることを示すたびに、出力
端子１３６からの出力信号はローレベルとなる。出力端
子１３６は、出力端子１４２からハイ（インアクティ
ブ）信号／ＳＣＤＥＬＡＹを発生させるためのインバー
タ１３８へ接続されている。デバイスは、ＦＰＭＰＡＤ
がハイレベルのときファストページモードデバイスであ
るので、／ＳＣＤＥＬＡＹはアドレスラッチ回路２８で
有効なアドレスを保持する必要はない。
出力端子１１２から出力されるハイレベルの信号は入力
端子１２４を通してナンドゲート１２２へ入力される。
ここで、ナンドゲート１２２の入力端子１２６の初期状
態はハイレベルであるため、ナンドゲート１２２の出力
端子１２８からの出力信号はローレベルである。出力端
子１２８からの出力信号は入力端子１３２を通じてノア
ゲート１３０へ入力される。一方、ＦＰＭＰＡＤは入力
端子１３４を通じてノアゲート１３０へ入力される。Ｆ
ＰＭＰＡＤがハイレベルとなり、そのデバイスがファス
トページモードデバイスであることを示すたびに、出力
端子１３６からの出力信号はローレベルとなる。出力端
子１３６は、出力端子１４２からハイ（インアクティ
ブ）信号／ＳＣＤＥＬＡＹを発生させるためのインバー
タ１３８へ接続されている。デバイスは、ＦＰＭＰＡＤ
がハイレベルのときファストページモードデバイスであ
るので、／ＳＣＤＥＬＡＹはアドレスラッチ回路２８で
有効なアドレスを保持する必要はない。
【００４６】ＦＰＭＰＡＤがローレベルで、そのデバイ
スがスタティックコラムデバイスであることを示してい
るときには、入力端子１３４への入力信号はローレベル
となる。従って、ノアゲート１３０は入力端子１３２に
入力される信号のインバータとして作動する。ナンドゲ
ート１０４の出力端子１１２からの出力信号が書き込み
サイクルの間ハイレベルとなると、ナンドゲート１２２
の入力端子１２４，１２６への入力信号は共にハイレベ
ルとなる。従って、ナンドゲート１２２の出力信号はロ
ーレベルとなる。このロー信号はノアゲート１３０およ
びインバータ１３８各々により反転され、その結果、出
力端子１４２からはロー（アクティブ）信号／ＳＣＤＥ
ＬＡＹが発生する。従って、アドレスはＧＷＥ信号がロ
ー信号／ＳＣＨＯＬＤによって保持される間、ロー信号
／ＳＣＤＥＬＡＹによってアドレスラッチ回路２８に保
持される。
スがスタティックコラムデバイスであることを示してい
るときには、入力端子１３４への入力信号はローレベル
となる。従って、ノアゲート１３０は入力端子１３２に
入力される信号のインバータとして作動する。ナンドゲ
ート１０４の出力端子１１２からの出力信号が書き込み
サイクルの間ハイレベルとなると、ナンドゲート１２２
の入力端子１２４，１２６への入力信号は共にハイレベ
ルとなる。従って、ナンドゲート１２２の出力信号はロ
ーレベルとなる。このロー信号はノアゲート１３０およ
びインバータ１３８各々により反転され、その結果、出
力端子１４２からはロー（アクティブ）信号／ＳＣＤＥ
ＬＡＹが発生する。従って、アドレスはＧＷＥ信号がロ
ー信号／ＳＣＨＯＬＤによって保持される間、ロー信号
／ＳＣＤＥＬＡＹによってアドレスラッチ回路２８に保
持される。
【００４７】アクティブ信号／ＳＣＨＯＬＤ，／ＳＣＤ
ＥＬＡＹは共にリセット回路１５０によってリセットさ
れるまで保持される。リセット回路１５０は自動的に遅
延回路１０をリセットするためのインバータ１５２の入
力端子１５１（図１では入力端子１４に相当する。）で
／ＲＡＳを受信する。インバータ１５２の出力端子１５
４は他のインバータ１５６の入力端子１５８に接続され
ている。インバータ１５６の出力端子１６０はＮ−チャ
ンネルトランジスタ１６２のコントロール電極１６４に
接続されている。／ＲＡＳがハイレベルとなり、書き込
みサイクルの終了を示すと、／ＲＡＳはインバータ１５
２，１５６によって反転させられ、コントロール電極１
６４にハイレベル信号が入力される。このハイレベル信
号によりトランジスタ１６２がオンし、ノード１６５を
ローレベルに引き下げる。
ＥＬＡＹは共にリセット回路１５０によってリセットさ
れるまで保持される。リセット回路１５０は自動的に遅
延回路１０をリセットするためのインバータ１５２の入
力端子１５１（図１では入力端子１４に相当する。）で
／ＲＡＳを受信する。インバータ１５２の出力端子１５
４は他のインバータ１５６の入力端子１５８に接続され
ている。インバータ１５６の出力端子１６０はＮ−チャ
ンネルトランジスタ１６２のコントロール電極１６４に
接続されている。／ＲＡＳがハイレベルとなり、書き込
みサイクルの終了を示すと、／ＲＡＳはインバータ１５
２，１５６によって反転させられ、コントロール電極１
６４にハイレベル信号が入力される。このハイレベル信
号によりトランジスタ１６２がオンし、ノード１６５を
ローレベルに引き下げる。
【００４８】ノード１６５はナンドゲート１０６の入力
端子１１４に接続されており、よって入力端子１１４は
初期のローレベル状態に引き下げられる。ここで、／Ｗ
ＴＣＹがアクティブ書き込みサイクルの間ローレベルと
なった後、入力端子１１４がナンドゲート１０４の出力
端子１１２によってハイレベルへ引き上げられたことが
想起される。また、ノード１６５のローレベル信号はナ
ンドゲート１０６の入力端子１１４へ入力されるので、
その出力端子１１８はハイレベルとなる。従って、／Ｓ
ＣＨＯＬＤは初期のハイレベル状態へリセットされる。
／ＳＣＨＯＬＤを受信するためのナンドゲート１０４の
入力端子１０８もまたその初期状態へリセットされる。
そのため後に他のロー信号／ＷＴＣＹが発生し、他の書
き込みサイクルが始まったことを示すと、出力端子１１
２には適切な信号が発生する。ロー／ＷＴＣＹ信号は書
き込みサイクルが検出されると発生するので、入力端子
１１０に入力される／ＷＴＣＹは、／ＲＡＳがハイレベ
ルとなったとき、書き込みサイクルの最終時点で自動的
にリセットされる。
端子１１４に接続されており、よって入力端子１１４は
初期のローレベル状態に引き下げられる。ここで、／Ｗ
ＴＣＹがアクティブ書き込みサイクルの間ローレベルと
なった後、入力端子１１４がナンドゲート１０４の出力
端子１１２によってハイレベルへ引き上げられたことが
想起される。また、ノード１６５のローレベル信号はナ
ンドゲート１０６の入力端子１１４へ入力されるので、
その出力端子１１８はハイレベルとなる。従って、／Ｓ
ＣＨＯＬＤは初期のハイレベル状態へリセットされる。
／ＳＣＨＯＬＤを受信するためのナンドゲート１０４の
入力端子１０８もまたその初期状態へリセットされる。
そのため後に他のロー信号／ＷＴＣＹが発生し、他の書
き込みサイクルが始まったことを示すと、出力端子１１
２には適切な信号が発生する。ロー／ＷＴＣＹ信号は書
き込みサイクルが検出されると発生するので、入力端子
１１０に入力される／ＷＴＣＹは、／ＲＡＳがハイレベ
ルとなったとき、書き込みサイクルの最終時点で自動的
にリセットされる。
【００４９】また、ノード１６５でのローレベル信号は
ナンドゲート１２２の入力端子１２４へも入力され、／
ＳＣＤＥＬＡＹをリセットさせる。ナンドゲート１２２
の少なくとも１つの入力端子はローレベルであるので、
出力端子１２８にはハイレベルの信号が発生する。デバ
イスがスタティックコラムモードデバイス（すなわちＦ
ＰＭＰＡＤがローレベル）であるならば、このハイレベ
ルの出力信号はノアゲート１３０によって反転され、出
力端子１３６からローレベルの信号として出力される。
このローレベルの出力信号はインバータ１３８によって
反転され、ハイ信号／ＳＣＤＥＬＡＹが発生する。その
ため、／ＳＣＤＥＬＡＹもその初期値へリセットされ
る。
ナンドゲート１２２の入力端子１２４へも入力され、／
ＳＣＤＥＬＡＹをリセットさせる。ナンドゲート１２２
の少なくとも１つの入力端子はローレベルであるので、
出力端子１２８にはハイレベルの信号が発生する。デバ
イスがスタティックコラムモードデバイス（すなわちＦ
ＰＭＰＡＤがローレベル）であるならば、このハイレベ
ルの出力信号はノアゲート１３０によって反転され、出
力端子１３６からローレベルの信号として出力される。
このローレベルの出力信号はインバータ１３８によって
反転され、ハイ信号／ＳＣＤＥＬＡＹが発生する。その
ため、／ＳＣＤＥＬＡＹもその初期値へリセットされ
る。
【００５０】最後に、ナンドゲート１０６の入力端子１
１６とナンドゲート１２２の入力端子１２６もまた初期
値ヘリセットされ、適切な／ＳＣＨＯＬＤと／ＳＣＤＥ
ＬＡＹが発生し、後にアクティブ／ＷＴＣＹパルスを受
信することを確実ならしめる。ノード１６５がローレベ
ルになると、トランジスタ１６６はオンする。従って、
トランジスタ１６６を介して電流路が形成されノード１
６８がＶＣＣレベルに充電される。このノード１６８の
ハイレベルの信号は第１のインバータ１７４と第２のイ
ンバータ１７６を通りハイレベルの信号としてナンドゲ
ート１０６の入力端子１１６およびナンドゲート１２２
の入力端子１２６それぞれに入力される。従って、出力
信号／ＳＣＨＯＬＤ，／ＳＣＤＥＬＡＹ、およびラッチ
回路１０２とアドレスコントロール回路１２０への各入
力信号はそれぞれ／ＲＡＳによってリセットすることが
できる。
１６とナンドゲート１２２の入力端子１２６もまた初期
値ヘリセットされ、適切な／ＳＣＨＯＬＤと／ＳＣＤＥ
ＬＡＹが発生し、後にアクティブ／ＷＴＣＹパルスを受
信することを確実ならしめる。ノード１６５がローレベ
ルになると、トランジスタ１６６はオンする。従って、
トランジスタ１６６を介して電流路が形成されノード１
６８がＶＣＣレベルに充電される。このノード１６８の
ハイレベルの信号は第１のインバータ１７４と第２のイ
ンバータ１７６を通りハイレベルの信号としてナンドゲ
ート１０６の入力端子１１６およびナンドゲート１２２
の入力端子１２６それぞれに入力される。従って、出力
信号／ＳＣＨＯＬＤ，／ＳＣＤＥＬＡＹ、およびラッチ
回路１０２とアドレスコントロール回路１２０への各入
力信号はそれぞれ／ＲＡＳによってリセットすることが
できる。
【００５１】もし、遅延回路１０が／ＲＡＳによってリ
セットされないなら、／ＳＣＨＯＬＤおよび／ＳＣＤＥ
ＬＡＹはそれぞれリセット回路１５０の独自の中断によ
って、ラッチ回路１０２とアドレスコントロール回路１
２０への入力信号と共に、リセットされる。／ＷＴＣＹ
がローレベルになり、ナンドゲート１０４の出力端子１
１２からハイレベル信号が出力されると、このハイレベ
ルの信号によりトランジスタ１６６がオフする。従っ
て、キャパシタ１７２に接続されたノード１６８は電源
１７０を介して放電される。キャパシタ１７２を放電さ
せるのに必要な期間はキャパシタ１７２の大きさと電源
１７０を流れる電流量によって決定される。このキャパ
シタ１７２の大きさと電源１７０を流れる電流量は、デ
バイスの速度、すなわちＧＷＥ，／ＳＣＨＯＬＤおよび
／ＳＣＤＥＬＡＹの望ましい最低持続期間に対応してい
る。
セットされないなら、／ＳＣＨＯＬＤおよび／ＳＣＤＥ
ＬＡＹはそれぞれリセット回路１５０の独自の中断によ
って、ラッチ回路１０２とアドレスコントロール回路１
２０への入力信号と共に、リセットされる。／ＷＴＣＹ
がローレベルになり、ナンドゲート１０４の出力端子１
１２からハイレベル信号が出力されると、このハイレベ
ルの信号によりトランジスタ１６６がオフする。従っ
て、キャパシタ１７２に接続されたノード１６８は電源
１７０を介して放電される。キャパシタ１７２を放電さ
せるのに必要な期間はキャパシタ１７２の大きさと電源
１７０を流れる電流量によって決定される。このキャパ
シタ１７２の大きさと電源１７０を流れる電流量は、デ
バイスの速度、すなわちＧＷＥ，／ＳＣＨＯＬＤおよび
／ＳＣＤＥＬＡＹの望ましい最低持続期間に対応してい
る。
【００５２】キャパシタ１７２が放電し、ノード１６８
がローレベルとなると、このローレベルの信号はインバ
ータ１７４，１７６を通過して、ナンドゲート１０６の
入力端子１１６およびナンドゲート１２２の入力端子１
２６にローレベル信号として入力される。ナンドゲート
１０６の入力端子１１６に入力したローレベルの信号は
ナンドゲート１０６の出力端子１１８で／ＳＣＨＯＬＤ
をその初期ハイレベル状態ヘリセットさせる。また、ナ
ンドゲート１２２の入力端子１２６に入力したローレベ
ルの信号は／ＳＣＤＥＬＡＹをリセットさせる。すなわ
ち、ナンドゲート１２２の入力端子１２６にローレベル
信号が入力されると、出力端子１２８からはハイレベル
の信号が出力される。ＤＲＡＭがスタティックコラムモ
ードデバイスで、ＦＰＭＰＡＤがローレベルであるなら
ば、ノアゲート１３０はこの出力端子１２８からの出力
信号に対してインバータとして作用する。従って、出力
端子１２８から出力されたハイレベル信号はノアゲート
１３０により反転された後、更にインバータ１３８によ
って反転され、ハイ信号／ＳＣＤＥＬＡＹが発生する。
がローレベルとなると、このローレベルの信号はインバ
ータ１７４，１７６を通過して、ナンドゲート１０６の
入力端子１１６およびナンドゲート１２２の入力端子１
２６にローレベル信号として入力される。ナンドゲート
１０６の入力端子１１６に入力したローレベルの信号は
ナンドゲート１０６の出力端子１１８で／ＳＣＨＯＬＤ
をその初期ハイレベル状態ヘリセットさせる。また、ナ
ンドゲート１２２の入力端子１２６に入力したローレベ
ルの信号は／ＳＣＤＥＬＡＹをリセットさせる。すなわ
ち、ナンドゲート１２２の入力端子１２６にローレベル
信号が入力されると、出力端子１２８からはハイレベル
の信号が出力される。ＤＲＡＭがスタティックコラムモ
ードデバイスで、ＦＰＭＰＡＤがローレベルであるなら
ば、ノアゲート１３０はこの出力端子１２８からの出力
信号に対してインバータとして作用する。従って、出力
端子１２８から出力されたハイレベル信号はノアゲート
１３０により反転された後、更にインバータ１３８によ
って反転され、ハイ信号／ＳＣＤＥＬＡＹが発生する。
【００５３】また、リセット回路１５０による中断期間
の後、／ＷＴＣＹがハイレベルとなったとき（あるいは
／ＷＴＣＹがハイレベルとなるとき）ラッチ回路１０２
およびアドレスコントロール回路１２０への各入力信号
がリセットされ、アクティブ／ＳＣＨＯＬＤおよび／Ｓ
ＣＤＥＬＡＹ信号が次のアクティブ／ＷＴＣＹに発生す
ることを保証する。すなわち、中断期間の後、／ＳＣＨ
ＯＬＤは後述するようにハイレベルとなる。もし、／Ｗ
ＴＣＹがすでにハイレベルとなっているとき（あるいは
／ＷＴＣＹがハイレベルとなるとき）、ナンドゲート１
０４の出力端子１１２からの出力信号はローレベルとな
り、入力端子１１４，１２４を初期のローレベル状態に
リセットさせる。また、ナンドゲート１０４の出力端子
１１２からローレベル信号が出力されると、トランジス
タ１６６がオンし、キャパシタ１７２によりノード１６
８が充電される。ノード１６８のハイレベル信号はイン
バータ１７４，１７６によって反転され、入力端子１１
６，１２６各々にハイレベル信号として入力される。従
って、中断による遅延の後、／ＳＣＨＯＬＤと／ＳＣＤ
ＥＬＡＹとは共にリセットされ、一方、ラッチ回路１０
２およびアドレスコントロール回路１２０は／ＷＴＣＹ
がハイレベルとなるとリセットされる。
の後、／ＷＴＣＹがハイレベルとなったとき（あるいは
／ＷＴＣＹがハイレベルとなるとき）ラッチ回路１０２
およびアドレスコントロール回路１２０への各入力信号
がリセットされ、アクティブ／ＳＣＨＯＬＤおよび／Ｓ
ＣＤＥＬＡＹ信号が次のアクティブ／ＷＴＣＹに発生す
ることを保証する。すなわち、中断期間の後、／ＳＣＨ
ＯＬＤは後述するようにハイレベルとなる。もし、／Ｗ
ＴＣＹがすでにハイレベルとなっているとき（あるいは
／ＷＴＣＹがハイレベルとなるとき）、ナンドゲート１
０４の出力端子１１２からの出力信号はローレベルとな
り、入力端子１１４，１２４を初期のローレベル状態に
リセットさせる。また、ナンドゲート１０４の出力端子
１１２からローレベル信号が出力されると、トランジス
タ１６６がオンし、キャパシタ１７２によりノード１６
８が充電される。ノード１６８のハイレベル信号はイン
バータ１７４，１７６によって反転され、入力端子１１
６，１２６各々にハイレベル信号として入力される。従
って、中断による遅延の後、／ＳＣＨＯＬＤと／ＳＣＤ
ＥＬＡＹとは共にリセットされ、一方、ラッチ回路１０
２およびアドレスコントロール回路１２０は／ＷＴＣＹ
がハイレベルとなるとリセットされる。
【００５４】以上要約すると、図２に示した遅延回路１
０は、図３に詳細を示すＧＷＥ発生回路２０に入力され
る信号／ＳＣＨＯＬＤを発生する。アクティブ信号／Ｓ
ＣＨＯＬＤが発生すると、ＧＷＥ発生回路２０は拡大さ
れたＧＷＥ信号を発生する。遅延回路１０はまた、信号
／ＳＣＤＥＬＡＹを発生する。この／ＳＣＤＥＬＡＹに
より、書き込みサイクルの間の延長期間に、スタティッ
クコラムモードＤＲＡＭのためにアドレスラッチにアド
レスを保持することができる。なお、図２では好ましい
遅延回路１０の構成を示したが、アドレスラッチ回路２
８にアドレスを保持するための第１の遅延信号（／ＳＣ
ＤＥＬＡＹ）とＧＷＥ信号を延ばすための第２の遅延信
号（／ＳＣＨＯＬＤ）を発生させる他の回路も本発明の
範囲の中に含まれる。
０は、図３に詳細を示すＧＷＥ発生回路２０に入力され
る信号／ＳＣＨＯＬＤを発生する。アクティブ信号／Ｓ
ＣＨＯＬＤが発生すると、ＧＷＥ発生回路２０は拡大さ
れたＧＷＥ信号を発生する。遅延回路１０はまた、信号
／ＳＣＤＥＬＡＹを発生する。この／ＳＣＤＥＬＡＹに
より、書き込みサイクルの間の延長期間に、スタティッ
クコラムモードＤＲＡＭのためにアドレスラッチにアド
レスを保持することができる。なお、図２では好ましい
遅延回路１０の構成を示したが、アドレスラッチ回路２
８にアドレスを保持するための第１の遅延信号（／ＳＣ
ＤＥＬＡＹ）とＧＷＥ信号を延ばすための第２の遅延信
号（／ＳＣＨＯＬＤ）を発生させる他の回路も本発明の
範囲の中に含まれる。
【００５５】図３はＧＷＥ発生回路２０の好適な回路構
成を表すものである。このＧＷＥ回路２０はＧＷＥ信号
を発生させるＧＷＥ発生器２０２と、ＧＷＥ信号の持続
期間を決めるスタティックコラムホールド回路２０４と
を備えている。まず、ＧＷＥ発生器２０２について詳し
く説明し、その後スタティックコラムホールド回路２０
４を詳細に説明する。
成を表すものである。このＧＷＥ回路２０はＧＷＥ信号
を発生させるＧＷＥ発生器２０２と、ＧＷＥ信号の持続
期間を決めるスタティックコラムホールド回路２０４と
を備えている。まず、ＧＷＥ発生器２０２について詳し
く説明し、その後スタティックコラムホールド回路２０
４を詳細に説明する。
【００５６】ＧＷＥ発生器２０２は／ＷＥと／ＣＡＳと
を入力とし、出力信号ＧＷＥを発生する。特に、ノアゲ
ート２０６の入力端子２０８には／ＷＥが、入力端子２
１０には／ＣＡＳが入力される。／ＷＥおよび／ＣＡＳ
の双方がローレベルであり、アクティブ書き込みサイク
ルを示しているとき、ノアゲート２０６の出力端子２１
２はハイレベルとなる。出力端子２１２からの出力信号
は第１の入力端子２１６を介してノアゲート２１４へ入
力される。ノアゲート２１４の第２の入力端子２１８に
はフィードバックパス２１９を介してＧＷＥ信号が入力
される。すなわち、有効なハイレベルＧＷＥ信号が発生
すると、このハイレベルＧＷＥ信号は入力端子２１８か
らノアゲート２１４に入力し、ＧＷＥ発生器２０２に／
ＷＥおよび／ＣＡＳの変化を無視させる。すなわち、ノ
アゲート２１４へ入力したハイレベル信号は、／ＷＥあ
るいは／ＣＡＳの状態にかかわらず、ノアゲート２１４
の出力信号がローレベルであることを保証する。これ
は、／ＷＥの持続期間がより短くなると早くＧＷＥをリ
セットしてしまうスタティックコラムモードデバイスに
おいて、特に重要である。
を入力とし、出力信号ＧＷＥを発生する。特に、ノアゲ
ート２０６の入力端子２０８には／ＷＥが、入力端子２
１０には／ＣＡＳが入力される。／ＷＥおよび／ＣＡＳ
の双方がローレベルであり、アクティブ書き込みサイク
ルを示しているとき、ノアゲート２０６の出力端子２１
２はハイレベルとなる。出力端子２１２からの出力信号
は第１の入力端子２１６を介してノアゲート２１４へ入
力される。ノアゲート２１４の第２の入力端子２１８に
はフィードバックパス２１９を介してＧＷＥ信号が入力
される。すなわち、有効なハイレベルＧＷＥ信号が発生
すると、このハイレベルＧＷＥ信号は入力端子２１８か
らノアゲート２１４に入力し、ＧＷＥ発生器２０２に／
ＷＥおよび／ＣＡＳの変化を無視させる。すなわち、ノ
アゲート２１４へ入力したハイレベル信号は、／ＷＥあ
るいは／ＣＡＳの状態にかかわらず、ノアゲート２１４
の出力信号がローレベルであることを保証する。これ
は、／ＷＥの持続期間がより短くなると早くＧＷＥをリ
セットしてしまうスタティックコラムモードデバイスに
おいて、特に重要である。
【００５７】ノアゲート２０６の入力端子２０８あるい
は入力端子２１０には、誤った／ＷＥあるいは／ＣＡＳ
信号が現れるので、有効な／ＷＥおよび／ＣＡＳ信号が
入力され、有効なＧＷＥ信号が発生することを保証する
ために、ディグリッチング回路２３５が設けられてい
る。特に、ノアゲート２１４の出力端子２２０からの出
力信号はインバータ２２２に入力される。インバータ２
２２は第１のノード２２４から出力信号を発生させる。
このノード２２４はノード２２４において信号をラッチ
するための一対のインバータ２２６，２２８に接続され
ている。ノアゲート２１４の出力端子２２０は、またイ
ンバータ２３２に接続されている。インバータ２３２の
出力信号は第２のノード２３４において発生する。第１
のノード２２４および第２のノード２３４で発生した信
号はそれぞれディグリッチング回路２３５へ入力され
る。
は入力端子２１０には、誤った／ＷＥあるいは／ＣＡＳ
信号が現れるので、有効な／ＷＥおよび／ＣＡＳ信号が
入力され、有効なＧＷＥ信号が発生することを保証する
ために、ディグリッチング回路２３５が設けられてい
る。特に、ノアゲート２１４の出力端子２２０からの出
力信号はインバータ２２２に入力される。インバータ２
２２は第１のノード２２４から出力信号を発生させる。
このノード２２４はノード２２４において信号をラッチ
するための一対のインバータ２２６，２２８に接続され
ている。ノアゲート２１４の出力端子２２０は、またイ
ンバータ２３２に接続されている。インバータ２３２の
出力信号は第２のノード２３４において発生する。第１
のノード２２４および第２のノード２３４で発生した信
号はそれぞれディグリッチング回路２３５へ入力され
る。
【００５８】ディグリッチング回路２３５は、ノード２
２４とノード２３４との電圧を比較し、有効な信号／Ｗ
Ｅおよび／ＣＡＳが受信されたかどうかを決定する。ノ
ード２３４は遅延キャパシタ２３６に接続されている。
遅延キャパシタ２３６の充電に伴って遅延が生じる。遅
延キャパシタ２３６の容量、すなわちキャパシタ２３６
によってセットされる遅延量は、求められたディグリッ
チング量によって決められる。前述のように本発明の回
路と方法は異なる速さで動作する多数のＤＲＡＭに適用
することができる。
２４とノード２３４との電圧を比較し、有効な信号／Ｗ
Ｅおよび／ＣＡＳが受信されたかどうかを決定する。ノ
ード２３４は遅延キャパシタ２３６に接続されている。
遅延キャパシタ２３６の充電に伴って遅延が生じる。遅
延キャパシタ２３６の容量、すなわちキャパシタ２３６
によってセットされる遅延量は、求められたディグリッ
チング量によって決められる。前述のように本発明の回
路と方法は異なる速さで動作する多数のＤＲＡＭに適用
することができる。
【００５９】遅延キャパシタ２３６が充電されると、ノ
ード２３４におけるハイレベル信号はインバータ２３
８，２４０へ順次入力される。インバータ２０４の出力
信号は入力端子２４４を介してナンドゲート２４２へ入
力される。またノード２２４は第２のナンドゲート２４
２の入力端子２４６に接続されている。それらの入力信
号は互いに異なった期間にノアゲート２１４の出力端子
２２０における信号の状態を表しているので、それらの
入力信号は／ＷＥと／ＣＡＳが有効な信号なのかどうか
を決定する。もし、入力端子２４４，２４６における入
力信号の双方がハイレベルであり、有効なアクティブ／
ＷＥおよび／ＣＡＳ入力信号であることを示すならば、
ナンドゲート２４２の出力信号はローレベルである。ナ
ンドゲート２４２の出力信号はインバータ２４８，２５
０を通って流れ、ノード２５１に反転したＧＷＥ信号が
発生する。この反転したＧＷＥ信号は、インバータ２５
２へ入力され、ハイ（アクティブ）ＧＷＥ信号となる。
ード２３４におけるハイレベル信号はインバータ２３
８，２４０へ順次入力される。インバータ２０４の出力
信号は入力端子２４４を介してナンドゲート２４２へ入
力される。またノード２２４は第２のナンドゲート２４
２の入力端子２４６に接続されている。それらの入力信
号は互いに異なった期間にノアゲート２１４の出力端子
２２０における信号の状態を表しているので、それらの
入力信号は／ＷＥと／ＣＡＳが有効な信号なのかどうか
を決定する。もし、入力端子２４４，２４６における入
力信号の双方がハイレベルであり、有効なアクティブ／
ＷＥおよび／ＣＡＳ入力信号であることを示すならば、
ナンドゲート２４２の出力信号はローレベルである。ナ
ンドゲート２４２の出力信号はインバータ２４８，２５
０を通って流れ、ノード２５１に反転したＧＷＥ信号が
発生する。この反転したＧＷＥ信号は、インバータ２５
２へ入力され、ハイ（アクティブ）ＧＷＥ信号となる。
【００６０】ＧＷＥ信号はフィードバックループ２１９
を介してＰチャンネル型のトランジスタ２５４のコント
ロール電極２５６へ入力される。トランジスタ２５４は
インバータ２２２のイネーブル端子２５８に接続されて
いる。ＧＷＥ信号がローレベルになると、トランジスタ
２５４がオンし、インバータ２２２がノアゲート２１４
の出力信号を受信可能とする。一方、有効なハイＧＷＥ
信号が発生すると、トランジスタ２５４はオフし、イン
バータ２２２を非作動とする。これによりノアゲート２
１４からノード２２４が切り離され、／ＷＥあるいは／
ＣＡＳが無視される。ノード２２４は切り離されている
が、ノード２２４での状態はインバータ２２６，２２８
からなるラッチ回路によって保持される。有効なＧＷＥ
信号が発生したとき、／ＷＥと／ＣＡＳとが切り離され
ることによりＤＲＡＭのノイズマージンが改良されると
いうことが理解される。すなわち、有効なＧＷＥ信号が
発生した後は、入力信号／ＷＥあるいは／ＣＡＳにはど
のようなノイズも発生することはない。
を介してＰチャンネル型のトランジスタ２５４のコント
ロール電極２５６へ入力される。トランジスタ２５４は
インバータ２２２のイネーブル端子２５８に接続されて
いる。ＧＷＥ信号がローレベルになると、トランジスタ
２５４がオンし、インバータ２２２がノアゲート２１４
の出力信号を受信可能とする。一方、有効なハイＧＷＥ
信号が発生すると、トランジスタ２５４はオフし、イン
バータ２２２を非作動とする。これによりノアゲート２
１４からノード２２４が切り離され、／ＷＥあるいは／
ＣＡＳが無視される。ノード２２４は切り離されている
が、ノード２２４での状態はインバータ２２６，２２８
からなるラッチ回路によって保持される。有効なＧＷＥ
信号が発生したとき、／ＷＥと／ＣＡＳとが切り離され
ることによりＤＲＡＭのノイズマージンが改良されると
いうことが理解される。すなわち、有効なＧＷＥ信号が
発生した後は、入力信号／ＷＥあるいは／ＣＡＳにはど
のようなノイズも発生することはない。
【００６１】以上、ＧＷＥ発生器２０２によってＧＷＥ
信号が発生することを説明したので、次に、ＧＷＥ信号
の持続期間をコントロールするためのスタティックコラ
ムホールド回路２０４について説明する。このスタティ
ックコラムホールド回路２０４はスタティックコラムモ
ードデバイスにおいて、ＧＷＥ信号を延ばすことを保証
するものである。
信号が発生することを説明したので、次に、ＧＷＥ信号
の持続期間をコントロールするためのスタティックコラ
ムホールド回路２０４について説明する。このスタティ
ックコラムホールド回路２０４はスタティックコラムモ
ードデバイスにおいて、ＧＷＥ信号を延ばすことを保証
するものである。
【００６２】スタティックコラムホールド回路２０４
は、ファストページモード回路２６０とスタティックコ
ラムモード回路２６２とを備えている。これらの回路は
ノード２２４に接続されており、／ＣＡＳおよび／ＷＥ
に応答して、ノード２２４の電圧（したがってＧＷＥ）
を適切なときに変化させる。それぞれの回路はノード２
２４からグランドへの電流路を形成する。それぞれの経
路でトランジスタがオンになった時、ノード２２４はグ
ランドレベルへ引き下げられ、ナンドゲート２４２およ
びインバータ２４８，２５０，２５２を経由してＧＷＥ
をリセットさせる。ファストページモードデバイスに適
用される回路の動作をまず説明し、スタティックコラム
モードデバイスに適応される回路の動作を次に説明す
る。
は、ファストページモード回路２６０とスタティックコ
ラムモード回路２６２とを備えている。これらの回路は
ノード２２４に接続されており、／ＣＡＳおよび／ＷＥ
に応答して、ノード２２４の電圧（したがってＧＷＥ）
を適切なときに変化させる。それぞれの回路はノード２
２４からグランドへの電流路を形成する。それぞれの経
路でトランジスタがオンになった時、ノード２２４はグ
ランドレベルへ引き下げられ、ナンドゲート２４２およ
びインバータ２４８，２５０，２５２を経由してＧＷＥ
をリセットさせる。ファストページモードデバイスに適
用される回路の動作をまず説明し、スタティックコラム
モードデバイスに適応される回路の動作を次に説明す
る。
【００６３】ファストページモードでは、コントロール
電極２６６を有するトランジスタ２６４とコントロール
電極２７０を有するトランジスタ２６８とコントロール
電極２７４を有するトランジスタ２７２の３つのトラン
ジスタの直列回路を経由して、ノード２２４からファス
トページモード回路２６０のグランドまでの電流路が形
成される。トランジスタ２６４，２６８，２７２が適切
な状態のもとでオンすると、ノード２２４はグランドレ
ベルへ引き下げられ、ＧＷＥをリセットさせる。
電極２６６を有するトランジスタ２６４とコントロール
電極２７０を有するトランジスタ２６８とコントロール
電極２７４を有するトランジスタ２７２の３つのトラン
ジスタの直列回路を経由して、ノード２２４からファス
トページモード回路２６０のグランドまでの電流路が形
成される。トランジスタ２６４，２６８，２７２が適切
な状態のもとでオンすると、ノード２２４はグランドレ
ベルへ引き下げられ、ＧＷＥをリセットさせる。
【００６４】ＦＲＭＰＡＤはトランジスタ２６４のコン
トロール電極２６６へ入力される。デバイスがファスト
ページモードデバイスであり、従ってＦＰＭＰＡＤがハ
イレベルであるとき、トランジスタ２６４がオンし、ノ
ード２２４をファストページモード回路２６０に接続さ
せる。またトランジスタ２６８のコントロール電極２７
０には／ＣＡＳが入力される。前述のように、ハイ信号
／ＣＡＳはファストページモードデバイスでアドレスラ
ッチをリセットする。最終的には、トランジスタ２７２
がオンすることによりファストページモード回路２６０
を通ってノード２２４からグランドまでの直列回路が形
成される。ファストページモードになりＧＷＥがハイレ
ベルになると、トランジスタ２７２はオンする。トラン
ジスタ２７２のコントロール電極２７４にはノアゲート
２７６を介してＦＰＭＰＡＤおよびＧＷＥの両方の信号
が入力される。
トロール電極２６６へ入力される。デバイスがファスト
ページモードデバイスであり、従ってＦＰＭＰＡＤがハ
イレベルであるとき、トランジスタ２６４がオンし、ノ
ード２２４をファストページモード回路２６０に接続さ
せる。またトランジスタ２６８のコントロール電極２７
０には／ＣＡＳが入力される。前述のように、ハイ信号
／ＣＡＳはファストページモードデバイスでアドレスラ
ッチをリセットする。最終的には、トランジスタ２７２
がオンすることによりファストページモード回路２６０
を通ってノード２２４からグランドまでの直列回路が形
成される。ファストページモードになりＧＷＥがハイレ
ベルになると、トランジスタ２７２はオンする。トラン
ジスタ２７２のコントロール電極２７４にはノアゲート
２７６を介してＦＰＭＰＡＤおよびＧＷＥの両方の信号
が入力される。
【００６５】ノアゲート２７６は入力端子２７８におい
てノード２５１から反転されたＧＷＥ信号を受信する。
また、ノアゲート２７６は入力端子２８０でインバータ
２８２を介して反転されたＦＰＭＰＡＤ信号を受信す
る。従って、デバイスがハイＦＰＭＰＡＤで示されてい
るようにファストページモードデバイスであり、アクテ
ィブ書き込みサイクルであること示すＧＷＥがハイであ
るときは、ノアゲート２７６の出力信号はハイレベルと
なり、トランジスタ２７４がオンする。このためファス
トページモードデバイスがアクティブ書き込みサイクル
内にあるときは、直列接続された２つのトランジスタ２
６４，２７２は共にオンする。それゆえ、／ＣＡＳがハ
イレベルとなることによってＧＷＥがリセットされる。
てノード２５１から反転されたＧＷＥ信号を受信する。
また、ノアゲート２７６は入力端子２８０でインバータ
２８２を介して反転されたＦＰＭＰＡＤ信号を受信す
る。従って、デバイスがハイＦＰＭＰＡＤで示されてい
るようにファストページモードデバイスであり、アクテ
ィブ書き込みサイクルであること示すＧＷＥがハイであ
るときは、ノアゲート２７６の出力信号はハイレベルと
なり、トランジスタ２７４がオンする。このためファス
トページモードデバイスがアクティブ書き込みサイクル
内にあるときは、直列接続された２つのトランジスタ２
６４，２７２は共にオンする。それゆえ、／ＣＡＳがハ
イレベルとなることによってＧＷＥがリセットされる。
【００６６】一方、スタティックコラムイネーブルモー
ドであるときには、ＦＰＭＦＡＤはローレベルであり、
トランジスタ２６４はオンし、ノード２２４からファス
トページモード回路２６０を切り離す。しかし、デバイ
スがスタティックコラムモードデバイスである場合に
は、ノード２２４からグランドまでの異なる電流路がス
タティックコラムモード回路２６２を経由して形成され
る。すなわち、コントロール電極２８６を有するトラン
ジスタ２８４，コントロール電極２９０を有するトラン
ジスタ２８８，コントロール電極２９４を有するトラン
ジスタ２９２，およびコントロール電極２９８を有する
トランジスタ２９６を含むトランジスタの配列によって
電流路が形成される。
ドであるときには、ＦＰＭＦＡＤはローレベルであり、
トランジスタ２６４はオンし、ノード２２４からファス
トページモード回路２６０を切り離す。しかし、デバイ
スがスタティックコラムモードデバイスである場合に
は、ノード２２４からグランドまでの異なる電流路がス
タティックコラムモード回路２６２を経由して形成され
る。すなわち、コントロール電極２８６を有するトラン
ジスタ２８４，コントロール電極２９０を有するトラン
ジスタ２８８，コントロール電極２９４を有するトラン
ジスタ２９２，およびコントロール電極２９８を有する
トランジスタ２９６を含むトランジスタの配列によって
電流路が形成される。
【００６７】トランジスタ２８４のコントロール電極２
８６は、図２に示した遅延回路１０から／ＳＣＨＯＬＤ
を受信する。／ＳＣＨＯＬＤがローレベルでアクティブ
書き込みサイクルを示しているとき、トランジスタ２８
４がオフする。このトランジスタ２８４には一対のトラ
ンジスタ２８８，２９２からなる並列回路が直列に接続
されている。トランジスタ２８８，２９２各々には／Ｃ
ＡＳと／ＷＥとが入力される。従って、／ＣＡＳおよび
／ＷＥのいずれか一方がハイレベルとなると、ノード２
２４はグランドレベルとなる。最後に、トランジスタ２
９６はノード２２４とグランドとの間の、トランジスタ
２８４および一対のトランジスタ２８８，２９２に対し
て直列に接続される。トランジスタ２９６のコントロー
ル電極２９８はノアゲート３００の一方の出力端子に接
続されている。ノアゲート３００の入力端子３０２には
ＦＰＭＰＡＤが、また他方の入力端子３０４にはノード
２５１から反転前のＧＷＥ信号が入力される。アクティ
ブ書き込みサイクルの間、スタティックコラムモードで
は、ＦＰＭＰＡＤとノード２５１の双方はローレべルで
ある。よって、ノアゲート３００の出力信号はハイレベ
ルであり、トランジスタ２９６がオンする。
８６は、図２に示した遅延回路１０から／ＳＣＨＯＬＤ
を受信する。／ＳＣＨＯＬＤがローレベルでアクティブ
書き込みサイクルを示しているとき、トランジスタ２８
４がオフする。このトランジスタ２８４には一対のトラ
ンジスタ２８８，２９２からなる並列回路が直列に接続
されている。トランジスタ２８８，２９２各々には／Ｃ
ＡＳと／ＷＥとが入力される。従って、／ＣＡＳおよび
／ＷＥのいずれか一方がハイレベルとなると、ノード２
２４はグランドレベルとなる。最後に、トランジスタ２
９６はノード２２４とグランドとの間の、トランジスタ
２８４および一対のトランジスタ２８８，２９２に対し
て直列に接続される。トランジスタ２９６のコントロー
ル電極２９８はノアゲート３００の一方の出力端子に接
続されている。ノアゲート３００の入力端子３０２には
ＦＰＭＰＡＤが、また他方の入力端子３０４にはノード
２５１から反転前のＧＷＥ信号が入力される。アクティ
ブ書き込みサイクルの間、スタティックコラムモードで
は、ＦＰＭＰＡＤとノード２５１の双方はローレべルで
ある。よって、ノアゲート３００の出力信号はハイレベ
ルであり、トランジスタ２９６がオンする。
【００６８】図２に示した遅延回路１０によって発生し
た／ＳＣＨＯＬＤの重要性は今や明らかである。すなわ
ち、ロー信号／ＳＣＨＯＬＤが発生し、アクティブ書き
込みサイクルであることを示すと、トランジスタ２８４
はオフとなり、中断による遅延を施して／ＣＡＳおよび
／ＷＥを受け付けない。その結果、中断による遅延の
間、ノード２２４、すなわちＧＷＥは中断による遅延に
よって生じた延長期間中はハイレベル状態を保持する。
／ＳＣＨＯＬＤがハイレベルになると（すなわち／ＳＣ
ＨＯＬＤが遅延回路１０によってリセットされたと
き）、トランジスタ２８４はオンする。よって、もしＧ
ＷＥがハイレベルならば、ノード２２４は／ＣＡＳおよ
び／ＷＥのいずれか一方がハイレベルとなる毎に、グラ
ンドレベルに引き下げられる。書き込みサイクルは／Ｒ
ＡＳがハイレベルとなる毎に終了する。
た／ＳＣＨＯＬＤの重要性は今や明らかである。すなわ
ち、ロー信号／ＳＣＨＯＬＤが発生し、アクティブ書き
込みサイクルであることを示すと、トランジスタ２８４
はオフとなり、中断による遅延を施して／ＣＡＳおよび
／ＷＥを受け付けない。その結果、中断による遅延の
間、ノード２２４、すなわちＧＷＥは中断による遅延に
よって生じた延長期間中はハイレベル状態を保持する。
／ＳＣＨＯＬＤがハイレベルになると（すなわち／ＳＣ
ＨＯＬＤが遅延回路１０によってリセットされたと
き）、トランジスタ２８４はオンする。よって、もしＧ
ＷＥがハイレベルならば、ノード２２４は／ＣＡＳおよ
び／ＷＥのいずれか一方がハイレベルとなる毎に、グラ
ンドレベルに引き下げられる。書き込みサイクルは／Ｒ
ＡＳがハイレベルとなる毎に終了する。
【００６９】最後に、ノード２２４はトランジスタ３０
６に接続される。トランジスタ３０６のコントロール電
極３０８には／ＲＡＳが入力され、／ＲＡＳがハイレベ
ルとなる毎に、ノード２２４（およびＧＷＥ）をリセッ
トさせる。前述のように書き込みサイクルは／ＲＡＳが
ハイレベルとなると自動的に終了する。
６に接続される。トランジスタ３０６のコントロール電
極３０８には／ＲＡＳが入力され、／ＲＡＳがハイレベ
ルとなる毎に、ノード２２４（およびＧＷＥ）をリセッ
トさせる。前述のように書き込みサイクルは／ＲＡＳが
ハイレベルとなると自動的に終了する。
【００７０】以上、要約すると、ＧＷＥ発生回路２０は
／ＷＥおよび／ＣＡＳを入力するための回路要素を備え
ており、グローバル書き込みイネーブル信号ＧＷＥを発
生させると共にＧＷＥが有効であることを保証する。ま
た、ＧＷＥ発生回路２０はファストページモード回路２
６０を備えており、デバイスがファストページモードデ
バイスであるときに、／ＣＡＳがハイレベルとなると、
ＧＷＥをリセットさせる。最後に、ＧＷＥ発生回路２０
は遅延信号／ＳＣＨＯＬＤを受信するためのスタティッ
クコラムホールド回路２６２を備えている。この遅延信
号／ＳＣＨＯＬＤは／ＷＥあるいは／ＣＡＳがＧＷＥを
リセットしないようにするためのトランジスタ２８４の
コントロール電極２８６に入力される。それゆえ、ＧＷ
Ｅはスタティックコラムモードデバイスにおいては延長
されている。また、図２に示した遅延回路１０から発生
した／ＳＣＤＥＬＡＹによって、アドレスラッチ回路２
８でアドレスが保持されるので、本発明ではスタティッ
クコラムモードの速度レベルがファストページモードに
対して劣っているものではなく、同等のファストページ
モードデバイスと同じ速度で動作する。
／ＷＥおよび／ＣＡＳを入力するための回路要素を備え
ており、グローバル書き込みイネーブル信号ＧＷＥを発
生させると共にＧＷＥが有効であることを保証する。ま
た、ＧＷＥ発生回路２０はファストページモード回路２
６０を備えており、デバイスがファストページモードデ
バイスであるときに、／ＣＡＳがハイレベルとなると、
ＧＷＥをリセットさせる。最後に、ＧＷＥ発生回路２０
は遅延信号／ＳＣＨＯＬＤを受信するためのスタティッ
クコラムホールド回路２６２を備えている。この遅延信
号／ＳＣＨＯＬＤは／ＷＥあるいは／ＣＡＳがＧＷＥを
リセットしないようにするためのトランジスタ２８４の
コントロール電極２８６に入力される。それゆえ、ＧＷ
Ｅはスタティックコラムモードデバイスにおいては延長
されている。また、図２に示した遅延回路１０から発生
した／ＳＣＤＥＬＡＹによって、アドレスラッチ回路２
８でアドレスが保持されるので、本発明ではスタティッ
クコラムモードの速度レベルがファストページモードに
対して劣っているものではなく、同等のファストページ
モードデバイスと同じ速度で動作する。
【００７１】以上、具体的な実施例を参照しながら本発
明を説明したが、本発明はこれに限定されることなく、
本発明の趣旨の範囲内で如何なる変更も可能であること
は言うまでもない。当業者にとっては、ここで記載を参
考にして、多くの変形例や他の実施例は自明のことであ
る。この発明は次のクレームのなかで明らかにされる。
明を説明したが、本発明はこれに限定されることなく、
本発明の趣旨の範囲内で如何なる変更も可能であること
は言うまでもない。当業者にとっては、ここで記載を参
考にして、多くの変形例や他の実施例は自明のことであ
る。この発明は次のクレームのなかで明らかにされる。
【００７２】
【発明の効果】以上説明したように本発明のＤＲＡＭの
書き込み期間延長のための回路および方法によれば、ス
タティックコラムモードデバイスの有効な書き込み期間
を実質上ファストページモードデバイスの有効な書き込
み期間と同じにすることができ、スタティックコラムモ
ードテバイスにおけるデータの適切な書き込みを保証す
ることができる。
書き込み期間延長のための回路および方法によれば、ス
タティックコラムモードデバイスの有効な書き込み期間
を実質上ファストページモードデバイスの有効な書き込
み期間と同じにすることができ、スタティックコラムモ
ードテバイスにおけるデータの適切な書き込みを保証す
ることができる。
【図１】本発明の一実施例に係るＤＲＡＭの書き込み期
間延長のための回路の構成を表すブロック図である。
間延長のための回路の構成を表すブロック図である。
【図２】図１のＤＲＡＭの書き込み期間延長のための回
路の中の遅延回路の内部構成を表す論理回路図である。
路の中の遅延回路の内部構成を表す論理回路図である。
【図３】図１のＤＲＡＭの書き込み期間延長のための回
路の中のグローバル書き込みイネーブル発生回路の内部
構成を表す論理回路図である。
路の中のグローバル書き込みイネーブル発生回路の内部
構成を表す論理回路図である。
【図４】ＤＲＡＭ内で使われている各種コントロール信
号のタイミング図である。
号のタイミング図である。
１０ 遅延回路（第２の回路） １２，１４，１６ 入力端子 １８、１９ 出力端子 ２０ グローバル書き込みイネーブル信号発生回路（Ｇ
ＷＥ発生回路） ２２ 出力端子 ２４，２６ 入力端子 ２８ アドレスラッチ回路
ＷＥ発生回路） ２２ 出力端子 ２４，２６ 入力端子 ２８ アドレスラッチ回路
フロントページの続き (73)特許権者 592207131 ユナイテッド メモリーズ インコーポ レイテッド ＵＮＩＴＥＤ ＭＥＭＯＲＩＥＳ ＩＮ Ｃ. アメリカ合衆国 コロラド州80919・コ ロラドスプリングス・スイート109・リ ストドライブ4815 (72)発明者 オスカー フレデリック ジョーンズ, ジュニア. アメリカ合衆国 コロラド州 80919 コロラドスプリングス，サンタイドプレ イス 7235 (56)参考文献 特開 平１−122097（ＪＰ，Ａ)
Claims (22)
- 【請求項１】 スタティックコラムモードのＤＲＡＭに
用いられ、ＤＲＡＭに適用された外部からの書き込みイ
ネーブル信号のアクティブ状態よりもＤＲＡＭの書き込
み期間の方が長くなるようにするための回路であって、 外部からの書き込みイネーブル信号を含む書き込みコン
トロール信号を受信すると共に、前記ＤＲＡＭの内部書
き込みイネーブル信号を発生し、この内部書き込みイネ
ーブル信号を予め定められた期間保持する第１の回路
と、 前記第１の回路に接続されると共に、書き込みサイクル
信号と、前記ＤＲＡＭがファストページモードとスタテ
ィックコラムモードの何れの動作モードであるかを示す
モード信号とを受信し、前記モード信号が前記ＤＲＡＭ
の動作モードがスタティックコラムモードであることを
示したとき、前記書き込みサイクル信号がアクティブ状
態であることに応答して、前記ＤＲＡＭのアドレスラッ
チ回路に入力され、前記ＤＲＡＭ内で書き込みに利用さ
れるアドレスを、前記外部からの書き込みイネーブル信
号がアクティブ状態からインアクティブ状態に変化する
ことに影響されることなく前記予め定められた期間の間
保持する働きをし、前記アドレスが前記予め定められた
期間の間、前記書き込みイネーブル信号の状態変化後で
あっても前記アドレスラッチ回路内部に保持され続ける
ようなアドレス遅延信号を発生する第２の回路とを備え
たことを特徴とするＤＲＡＭの書き込み期間延長のため
の回路。 - 【請求項２】 前記第１の回路が、更に前記外部からの
書き込みイネーブル信号を受信するための第１の入力端
子、コラムアドレスストローブ信号を受信するための第
２の入力端子、ローアドレスストローブ信号を受信する
ための第３の入力端子、および前記内部書き込みイネー
ブル信号を発生させるための第１の出力端子を備えたこ
とを特徴とする請求項１記載のＤＲＡＭの書き込み期間
延長のための回路。 - 【請求項３】 前記第１の回路が、前記内部書き込みイ
ネーブル信号の発生時に、前記外部からの書き込みイネ
ーブル信号と前記コラムアドレスストローブ信号とを論
理的に結合するように構成されていると共に、前記内部
書き込みイネーブル信号を発生した後、前記ＤＲＡＭが
スタティックコラムモードである時に、前記書き込みサ
イクル信号が前記第２の回路で受信された後、前記予め
定められた期間の間、前記外部からの書き込みイネーブ
ル信号と前記コラムアドレスストローブ信号とを切り離
すように構成され、前記外部からの書き込みイネーブル
信号がアクティブ状態からインアクティブ状態へ変化し
たとしても、前記内部書き込みイネーブル信号がインア
クティブ状態へ変化しないようにすることを特徴とする
請求項２記載のＤＲＡＭの書き込み期間延長のための回
路。 - 【請求項４】 前記第２の回路が、更に前記書き込みサ
イクル信号を受信するための第１の入力端子、およびロ
ーアドレスストローブ信号を受信するための第２の入力
端子を備え、前記第２の回路が、前記ローアドレススト
ローブ信号の状態の変化に応答して前記アドレス遅延信
号を終了させることを特徴とする請求項１記載のＤＲＡ
Ｍの書き込み期間延長のための回路。 - 【請求項５】 前記第２の回路が、更に前記予め定めら
れた期間を設定するためのタイミング回路を含むことを
特徴とする請求項４記載のＤＲＡＭの書き込み期間延長
のための回路。 - 【請求項６】 前記タイミング回路がキャパシタを含
み、前記予め定められた期間が前記キャパシタの放電に
よって決定されることを特徴とする請求項５記載のＤＲ
ＡＭの書き込み期間延長のための回路。 - 【請求項７】 スタティックコラムモードのＤＲＡＭに
用いられ、ＤＲＡＭに適用された外部からの書き込みイ
ネーブル信号のアクティブ状態よりもＤＲＡＭの書き込
み期間の方が長くなるようにするための回路であって、 前記回路が応答して内部書き込みイネーブル信号の状態
をインアクティブ状態からアクティブ状態に変えるため
の前記外部からの書き込みイネーブル信号を受信する第
１の入力端子と、 前記回路が前記内部書き込みイネーブル信号のアクティ
ブ状態に応答して、予め定められた期間の間、前記内部
書き込みイネーブル信号がインアクティブ状態へと変化
しないようにするためのアクティブ書き込みサイクルを
示すアクティブ書き込みサイクル信号を受信する第２の
入力端子と、 前記予め定められた期間の間アクティブな内部書き込み
イネーブル信号を出力する第１の出力端子と、 前記予め定められた期間の間アドレスを保持するアドレ
スラッチ回路に接続されると共に、アドレスラッチ信号
を出力する第２の出力端子とを備えたことを特徴とする
ＤＲＡＭの書き込み期間延長のための回路。 - 【請求項８】 前記回路が応答して前記内部書き込みイ
ネーブル信号をリセットするためのローアドレスストロ
ーブ信号を受信する第３の入力端子を更に備えたことを
特徴とする請求項７記載のＤＲＡＭの書き込み期間延長
のための回路。 - 【請求項９】 コラムアドレスストローブ信号を受信す
るための第４の入力端子を更に備え、前記書き込みイネ
ーブル信号、前記ローアドレスストローブ信号およびコ
ラムアドレスストローブ信号に応答して前記内部書き込
みイネーブル信号が生成されることを特徴とする請求項
８記載のＤＲＡＭの書き込み期間延長のための回路。 - 【請求項１０】 前記回路が更にローアドレスストロー
ブ信号に応答して前記予め定められた期間を確定するタ
イミング回路を備えたことを特徴とする請求項７記載の
ＤＲＡＭの書き込み期間延長のための回路。 - 【請求項１１】 前記タイミング回路がキャパシタを含
み、前記予め定められた期間が前記キャパシタの放電量
によって決定されることを特徴とする請求項１０記載の
ＤＲＡＭの書き込み期間延長のための回路。 - 【請求項１２】 スタティックコラムモードのＤＲＡＭ
に用いられ、ＤＲＡＭに適用された外部からの書き込み
イネーブル信号のアクティブ状態よりもＤＲＡＭの書き
込み期間の方が長くなるようにするための回路であっ
て、 外部からの書き込みイネーブル信号を含む書き込みコン
トロール信号を受信し、ＤＲＡＭで内部書き込みイネー
ブル信号を発生させる回路であって、書き込みイネーブ
ル信号を受信するための第１の入力端子、コラムアドレ
スストローブ信号を受信するための第２の入力端子、ロ
ーアドレスストローブ信号を受信するための第３の入力
端子、および前記内部書き込みイネーブル信号を発生す
るための第１の出力端子を有し、前記内部書き込みイネ
ーブル信号をアクティブ状態にした後、前記外部からの
書き込みイネーブル信号および前記コラムアドレススト
ローブ信号がアクティブ状態からインアクティブ状態に
変化することに影響されることなく、前記予め定められ
た期間の間、前記内部書き込みイネーブル信号をアクテ
ィブ状態に保持する第１の回路と、 アクティブ書き込み信号を受信するための第１の入力端
子を有し、前記ＤＲＡＭのアドレスラッチ回路に入力さ
れ前記予め定められた期間中アドレスを前記アドレスラ
ッチ回路に保持するためのアドレス遅延信号を発生させ
る回路であって、前記アドレス遅延信号を終了させるロ
ーアドレスストローブを受信するための第２の入力端
子、および前記予め定められた期間を設定するためのキ
ャパシタを含むタイミング回路を更に有する第２の回路
とを備えたことを特徴とするＤＲＡＭの書き込み期間延
長のための回路。 - 【請求項１３】 スタティックコラムモードのＤＲＡＭ
に用いられ、ＤＲＡＭに適用された外部からの書き込み
イネーブル信号のアクティブ状態よりもＤＲＡＭの書き
込み期間の方が長くなるようにするための方法であっ
て、 書き込みコントロール信号を受信する段階と、 書き込みコントロール信号の受信に基づいて、アクティ
ブなＤＲＡＭの内部書き込みイネーブル信号を発生させ
る段階と、 前記書き込みコントロール信号の状態が変化することに
影響されることなく、スタティックコラムモードで、前
記内部書き込みイネーブル信号を予め定められた期間の
間アクティブ状態に保持する段階と、 前記予め定められた期間の間、前記ＤＲＡＭ内のアドレ
スラッチ回路にアドレスを保持する段階とを備えたこと
を特徴とするＤＲＡＭの有効な書き込み期間延長のため
の方法。 - 【請求項１４】 書き込みコントロール信号を受信する
段階において、書き込みイネーブル信号、ローアドレス
ストローブ信号およびコラムアドレスストローブ信号を
それぞれ受信することを特徴とする請求項１３記載のＤ
ＲＡＭの書き込み期間延長のための方法。 - 【請求項１５】 前記内部書き込みイネーブル信号を発
生させる段階において、前記書き込みコントロール信号
がアクティブ状態であるか否かを判断し、前記書き込み
コントロール信号がアクティブ状態であるときに、前記
内部書き込みイネーブル信号を発生させることを特徴と
する請求項１３記載のＤＲＡＭの書き込み期間延長のた
めの方法。 - 【請求項１６】 予め定められた期間の間、前記内部書
き込みイネーブル信号を保持する段階において、前記外
部からの書き込みイネーブル信号と前記コラムアドレス
ストローブ信号とを切り離し、予め定められた期間の
間、前記内部書き込みイネーブル信号を保持する請求項
１３記載のＤＲＡＭの書き込み期間延長のための方法。 - 【請求項１７】 前記内部書き込みイネーブル信号を保
持する段階において、更に前記予め定められた期間を決
定するための第１の遅延信号を発生する請求項１６記載
のＤＲＡＭの書き込み期間延長のための方法。 - 【請求項１８】 前記予め定められた期間がキャパシタ
の放電によって決められる請求項１７記載のＤＲＡＭの
書き込み期間延長のための方法。 - 【請求項１９】 ＤＲＡＭ内のアドレスラッチ回路にア
ドレスを保持する段階において、遅延信号を発生させ、
前記遅延信号を前記ＤＲＡＭ内のアドレスラッチ回路に
適用することを特徴とする請求項１３記載のＤＲＡＭの
書き込み期間延長のための方法。 - 【請求項２０】 スタティックコラムモードのＤＲＡＭ
に用いられ、ＤＲＡＭに適用された外部からの書き込み
イネーブル信号のアクティブ状態よりもＤＲＡＭの書き
込み期間の方が長くなるようにするための方法であっ
て、外部からの書き込みイネーブル信号、コラムアドレスス
トローブ信号およびローアドレスストローブ信号 を受信
すると共に、この受信した各信号の信号状態がすべてア
クティブ状態となったときに、インアクティブ状態から
アクティブ状態へと変化する前記ＤＲＡＭの内部書き込
みイネーブル信号を発生する段階と、前記内部書き込みイネーブル信号のアクティブ状態を維
持するために、前記外部からの書き込みイネーブル信号
および前記コラムアドレスストローブ信号の入力端と前
記内部書き込みイネーブル信号の出力端との間の信号経
路に、前記内部書き込みイネーブル信号がアクティブ状
態となったときにオフし、前記信号経路中に設けられた
所定の回路素子を非作動状態にする機能を有するトラン
ジスタ、を介して前記内部書き込みイネーブル信号をフ
ィードバックさせる段階と、 前記内部書き込みイネーブル信号がアクティブ状態とな
ったときに、前記信号経路中に設けられた所定の回路素
子を前記トランジスタの働きによって非作動状 態にする
ことにより、前記信号経路中に設けられたノードから、
前記外部からの書き込みイネーブル信号および前記コラ
ムアドレスストローブ信号を切り離す段階と、 前記外部からの書き込みイネーブル信号および前記コラ
ムアドレスストローブ信号が切り離される前の前記ノー
ドでの信号状態を、ラッチ回路によって保持する段階
と、 信号状態が予め定められた期間の間アクティブとなる保
持信号を発生すると共に、前記ノードに接続され、オン
状態のときに前記ノードをグラウンドレベルに引き下げ
る機能を有する他のトランジスタに前記保持信号を入力
し、前記予め定められた期間の間、前記他のトランジス
タをオフ状態にすることにより、前記ノードの信号状態
を一定に保ち、前記内部書き込みイネーブル信号がアク
ティブ状態となった後、予め定められた期間の間前記内
部書き込みイネーブル信号のアクティブ状態を維持する
段階と、 前記保持信号による予め定められた期間の後、前記ロー
アドレスストローブ信号または前記コラムアドレススト
ローブ信号の一方がインアクティブ状態となったことに
応じて、前記内部書き込みイネーブル信号をアクティブ
状態からインアクティブ状態に変化させる段階と を備え
たことを特徴とするＤＲＡＭの書き込み期間延長のため
の方法。 - 【請求項２１】 スタティックコラムモードのＤＲＡＭ
に用いられ、ＤＲＡＭに適用された外部からの書き込み
イネーブル信号を含む書き込みコントロール信号のアク
ティブ状態よりもＤＲＡＭの書き込み期間の方が長くな
るようにするための方法であって、 前記書き込みコントロール信号を受信すると共に、この
受信した前記書き込みコントロール信号に基づいて、イ
ンアクティブ状態からアクティブ状態へと変化する前記
ＤＲＡＭの内部書き込みイネーブル信号を発生する段階
と、 スタティックコラムモードのＤＲＡＭの動作中に、前記
書き込みコントロール信号の信号状態とは実質的に独立
して、前記内部書き込みイネーブル信号をアクティブ状
態からインアクティブ状態に変化させる段階と、 予め定められた期間の間、アドレスラッチ回路にアドレ
スを保持する段階とを備えたことを特徴とするＤＲＡＭ
の書き込み期間延長のための方法。 - 【請求項２２】 スタティックコラムモードのＤＲＡＭ
に用いられ、ＤＲＡＭに適用された外部からの書き込み
イネーブル信号を含む書き込みコントロール信号のアク
ティブ状態よりもＤＲＡＭの書き込み期間の方が長くな
るようにするための方法であって、 前記書き込みコントロール信号を受信すると共に、この
受信した前記書き込みコントロール信号に基づいて、イ
ンアクティブ状態からアクティブ状態へと変化する前記
ＤＲＡＭの内部書き込みイネーブル信号を発生する段階
と、 前記ＤＲＡＭがファストページモードとスタティックコ
ラムモードのいずれの動作モードであるのかを決定する
と共に、前記ＤＲＡＭがファストページモードである場
合には、前記書き込みコントロール信号のタイミングに
基づいて前記内部書き込みイネーブル信号の状態を変化
させ、前記ＤＲＡＭがスタティックコラムモードである
場合には、前記内部書き込みイネーブル信号の状態をタ
イミング回路によって決定し、前記書き込みコントロー
ル信号の信号状態とは実質的に独立して、前記内部書き
込みイネーブル信号をアクティブ状態からインアクティ
ブ状態に変化させる段階とを備えたことを特徴とするＤ
ＲＡＭの書き込み期間延長のための方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/037,288 US5379261A (en) | 1993-03-26 | 1993-03-26 | Method and circuit for improved timing and noise margin in a DRAM |
| US08/037,288 | 1993-03-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06295583A JPH06295583A (ja) | 1994-10-21 |
| JP3224678B2 true JP3224678B2 (ja) | 2001-11-05 |
Family
ID=21893527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07670294A Expired - Fee Related JP3224678B2 (ja) | 1993-03-26 | 1994-03-23 | Ｄｒａｍの書き込み期間延長のための回路および方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5379261A (ja) |
| EP (1) | EP0618588B1 (ja) |
| JP (1) | JP3224678B2 (ja) |
| DE (1) | DE69417281T2 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5574866A (en) * | 1993-04-05 | 1996-11-12 | Zenith Data Systems Corporation | Method and apparatus for providing a data write signal with a programmable duration |
| US5682354A (en) * | 1995-11-06 | 1997-10-28 | Micron Technology, Inc. | CAS recognition in burst extended data out DRAM |
| US5526320A (en) | 1994-12-23 | 1996-06-11 | Micron Technology Inc. | Burst EDO memory device |
| US6525971B2 (en) | 1995-06-30 | 2003-02-25 | Micron Technology, Inc. | Distributed write data drivers for burst access memories |
| US5610864A (en) | 1994-12-23 | 1997-03-11 | Micron Technology, Inc. | Burst EDO memory device with maximized write cycle timing |
| US6804760B2 (en) | 1994-12-23 | 2004-10-12 | Micron Technology, Inc. | Method for determining a type of memory present in a system |
| US5668773A (en) * | 1994-12-23 | 1997-09-16 | Micron Technology, Inc. | Synchronous burst extended data out DRAM |
| US5729503A (en) * | 1994-12-23 | 1998-03-17 | Micron Technology, Inc. | Address transition detection on a synchronous design |
| US5721859A (en) * | 1994-12-23 | 1998-02-24 | Micron Technology, Inc. | Counter control circuit in a burst memory |
| US5675549A (en) * | 1994-12-23 | 1997-10-07 | Micron Technology, Inc. | Burst EDO memory device address counter |
| US5640364A (en) * | 1994-12-23 | 1997-06-17 | Micron Technology, Inc. | Self-enabling pulse trapping circuit |
| US5717654A (en) * | 1995-02-10 | 1998-02-10 | Micron Technology, Inc. | Burst EDO memory device with maximized write cycle timing |
| US5544124A (en) * | 1995-03-13 | 1996-08-06 | Micron Technology, Inc. | Optimization circuitry and control for a synchronous memory device with programmable latency period |
| US5850368A (en) * | 1995-06-01 | 1998-12-15 | Micron Technology, Inc. | Burst EDO memory address counter |
| US5546344A (en) * | 1995-06-06 | 1996-08-13 | Cirrus Logic, Inc. | Extended data output DRAM interface |
| KR0157289B1 (ko) * | 1995-11-13 | 1998-12-01 | 김광호 | 컬럼 선택 신호 제어회로 |
| US5729504A (en) * | 1995-12-14 | 1998-03-17 | Micron Technology, Inc. | Continuous burst edo memory device |
| US7681005B1 (en) | 1996-01-11 | 2010-03-16 | Micron Technology, Inc. | Asynchronously-accessible memory device with mode selection circuitry for burst or pipelined operation |
| US5966724A (en) * | 1996-01-11 | 1999-10-12 | Micron Technology, Inc. | Synchronous memory device with dual page and burst mode operations |
| US6981126B1 (en) | 1996-07-03 | 2005-12-27 | Micron Technology, Inc. | Continuous interleave burst access |
| US6401186B1 (en) | 1996-07-03 | 2002-06-04 | Micron Technology, Inc. | Continuous burst memory which anticipates a next requested start address |
| US5708613A (en) * | 1996-07-22 | 1998-01-13 | International Business Machines Corporation | High performance redundancy in an integrated memory system |
| US5793698A (en) * | 1996-09-06 | 1998-08-11 | Creative Integrated Systems, Inc. | Semiconductor read-only VLSI memory |
| US6567336B2 (en) * | 1996-10-14 | 2003-05-20 | Kabushiki Kaisha Toshiba | Semiconductor memory for logic-hybrid memory |
| KR100302424B1 (ko) * | 1996-10-14 | 2001-09-28 | 니시무로 타이죠 | 논리하이브리드메모리용반도체메모리 |
| KR100231605B1 (ko) * | 1996-12-31 | 1999-11-15 | 김영환 | 반도체 메모리 소자의 전력소모 방지 장치 |
| US7103742B1 (en) | 1997-12-03 | 2006-09-05 | Micron Technology, Inc. | Burst/pipelined edo memory device |
| US7131033B1 (en) | 2002-06-21 | 2006-10-31 | Cypress Semiconductor Corp. | Substrate configurable JTAG ID scheme |
| US6990010B1 (en) * | 2003-08-06 | 2006-01-24 | Actel Corporation | Deglitching circuits for a radiation-hardened static random access memory based programmable architecture |
| US7818640B1 (en) | 2004-10-22 | 2010-10-19 | Cypress Semiconductor Corporation | Test system having a master/slave JTAG controller |
| US7927948B2 (en) | 2005-07-20 | 2011-04-19 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57212690A (en) * | 1981-06-24 | 1982-12-27 | Hitachi Ltd | Dynamic mos memory device |
| US4750839A (en) * | 1985-08-07 | 1988-06-14 | Texas Instruments Incorporated | Semiconductor memory with static column decode and page mode addressing capability |
| JP2569554B2 (ja) * | 1987-05-13 | 1997-01-08 | 三菱電機株式会社 | ダイナミツクｒａｍ |
| JPH01205788A (ja) * | 1988-02-12 | 1989-08-18 | Toshiba Corp | 半導体集積回路 |
| US5280601A (en) * | 1990-03-02 | 1994-01-18 | Seagate Technology, Inc. | Buffer memory control system for a magnetic disc controller |
| US5077693A (en) * | 1990-08-06 | 1991-12-31 | Motorola, Inc. | Dynamic random access memory |
-
1993
- 1993-03-26 US US08/037,288 patent/US5379261A/en not_active Expired - Lifetime
-
1994
- 1994-02-23 EP EP94102693A patent/EP0618588B1/en not_active Expired - Lifetime
- 1994-02-23 DE DE69417281T patent/DE69417281T2/de not_active Expired - Fee Related
- 1994-03-23 JP JP07670294A patent/JP3224678B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0618588B1 (en) | 1999-03-24 |
| JPH06295583A (ja) | 1994-10-21 |
| US5379261A (en) | 1995-01-03 |
| DE69417281D1 (de) | 1999-04-29 |
| DE69417281T2 (de) | 1999-11-04 |
| EP0618588A3 (en) | 1994-10-26 |
| EP0618588A2 (en) | 1994-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3224678B2 (ja) | Ｄｒａｍの書き込み期間延長のための回路および方法 | |
| US5440511A (en) | Semiconductor memory device | |
| EP0017228B1 (en) | Memory device | |
| US6122220A (en) | Circuits and methods for generating internal signals for integrated circuits by dynamic inversion and resetting | |
| US6154415A (en) | Internal clock generation circuit of semiconductor device and method for generating internal clock | |
| US7042774B2 (en) | Semiconductor memory device to supply stable high voltage during auto-refresh operation and method therefor | |
| US4739502A (en) | Clock signal generating circuit for dynamic type semiconductor memory device | |
| US4797573A (en) | Output circuit with improved timing control circuit | |
| US7986581B2 (en) | Semiconductor memory device including reset control circuit | |
| US7339839B2 (en) | Triggering of IO equilibrating ending signal with firing of column access signal | |
| US6188623B1 (en) | Voltage differential sensing circuit and methods of using same | |
| US4682048A (en) | Output circuit with improved timing control circuit | |
| US20050078545A1 (en) | Method and circuit for controlling generation of column selection line signal | |
| US6236619B1 (en) | Synchronous dynamic random access memory semiconductor device having write-interrupt-write function | |
| US6731549B2 (en) | Semiconductor memory device | |
| JP2828942B2 (ja) | 半導体メモリの昇圧回路 | |
| JPH06176568A (ja) | 半導体記憶装置 | |
| JP3263658B2 (ja) | アドレス遷移検出回路 | |
| EP0809249B1 (en) | Input circuit for semiconductor memory device | |
| KR0119886B1 (ko) | 반도체 메모리 장치의 모드설정회로 및 그 방법 | |
| JP2000195275A (ja) | 半導体メモリ装置 | |
| US5963501A (en) | Dynamic clock signal generating circuit for use in synchronous dynamic random access memory devices | |
| JP3434741B2 (ja) | 半導体記憶装置 | |
| KR100487485B1 (ko) | 리프래시모드를갖는반도체메모리장치 | |
| US5973982A (en) | Pulse width amplifier circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080824 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |