JP3221763B2 - 音声コーデック - Google Patents
音声コーデックInfo
- Publication number
- JP3221763B2 JP3221763B2 JP08199393A JP8199393A JP3221763B2 JP 3221763 B2 JP3221763 B2 JP 3221763B2 JP 08199393 A JP08199393 A JP 08199393A JP 8199393 A JP8199393 A JP 8199393A JP 3221763 B2 JP3221763 B2 JP 3221763B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- function
- algorithm
- encoding
- boot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は、デジタル信号処理プロ
セッサ（以下、ＤＳＰという）を用いた多機能な音声コ
ーデック係り、特に、テレビ電話、テレビ会議システム
等に使用して好適な音声コーデックに関する。
セッサ（以下、ＤＳＰという）を用いた多機能な音声コ
ーデック係り、特に、テレビ電話、テレビ会議システム
等に使用して好適な音声コーデックに関する。
【０００２】
【従来の技術】近年、デジタル伝送ネットワークを用い
たテレビ電話、テレビ会議システム等が実用化されてい
る。この技術の基本は、音声と映像とを符号化して伝送
し、ネットワークを介してコミュニケーションを図るオ
ーデイオ・ビデオ（以下、ＡＶという）通信システムで
ある。
たテレビ電話、テレビ会議システム等が実用化されてい
る。この技術の基本は、音声と映像とを符号化して伝送
し、ネットワークを介してコミュニケーションを図るオ
ーデイオ・ビデオ（以下、ＡＶという）通信システムで
ある。
【０００３】この種のＡＶ通信システムに関する従来技
術として、その詳細が、例えば、社団法人電信電話技術
委員会発行のＴＴＣ標準「ＪＴ−Ｈ３２０狭帯域テレビ
電話・会議システムとその端末装置」等に記載て知られ
ている。
術として、その詳細が、例えば、社団法人電信電話技術
委員会発行のＴＴＣ標準「ＪＴ−Ｈ３２０狭帯域テレビ
電話・会議システムとその端末装置」等に記載て知られ
ている。
【０００４】この従来技術に示されているように、ＡＶ
システムにおける音声符号化は、まず、複数の符号化ア
ルゴリズム（ＰＣＭ、ＳＢ−ＡＤＰＣＭ、１６Ｋｂｐｓ
符号化、他等）を実現することが肝要である。また、前
記従来技術は、映像信号の遅延に対する同期化（リップ
シンク）のため音声信号の遅延が必要であり、システム
の保守等の目的のためにループバック機能が必要であ
る。さらに、前記ＴＴＣ標準には記述されていないが、
実際のＡＶ通信システムは、音声入力をストップするミ
ュート機能、各種アプリケーシヨンに対応するためトー
ン信号の発生機能等が必要である。
システムにおける音声符号化は、まず、複数の符号化ア
ルゴリズム（ＰＣＭ、ＳＢ−ＡＤＰＣＭ、１６Ｋｂｐｓ
符号化、他等）を実現することが肝要である。また、前
記従来技術は、映像信号の遅延に対する同期化（リップ
シンク）のため音声信号の遅延が必要であり、システム
の保守等の目的のためにループバック機能が必要であ
る。さらに、前記ＴＴＣ標準には記述されていないが、
実際のＡＶ通信システムは、音声入力をストップするミ
ュート機能、各種アプリケーシヨンに対応するためトー
ン信号の発生機能等が必要である。
【０００５】従来技術は、このような諸機能を全て機能
毎に別のデバイスにより実現しており、従って、従来技
術によるＡＶ通信システムは、これらが組合されて実現
されていた。すなわち、従来技術は、ＰＣＭ符号器、Ｓ
Ｂ−ＡＤＰＣＭ符号器、１６Ｋｂｐｓ符号器が、それぞ
れ別チップに構成されており、目的に応じて切替えて使
い分けられ、さらに、リップシンク用遅延回路が別途設
けられて符号器に対しシリーズに接続され、ループバッ
ク回路が符号器の外側に設けられ、ミュート機能を実現
するゲート回路、トーン発生回路もそれ自体ハードウエ
アで構成され符号器の外側で接続されるという構成を持
っている。
毎に別のデバイスにより実現しており、従って、従来技
術によるＡＶ通信システムは、これらが組合されて実現
されていた。すなわち、従来技術は、ＰＣＭ符号器、Ｓ
Ｂ−ＡＤＰＣＭ符号器、１６Ｋｂｐｓ符号器が、それぞ
れ別チップに構成されており、目的に応じて切替えて使
い分けられ、さらに、リップシンク用遅延回路が別途設
けられて符号器に対しシリーズに接続され、ループバッ
ク回路が符号器の外側に設けられ、ミュート機能を実現
するゲート回路、トーン発生回路もそれ自体ハードウエ
アで構成され符号器の外側で接続されるという構成を持
っている。
【０００６】
【発明が解決しようとする課題】前述した従来技術は、
複数の符号化復号化機能ならびに音声の遅延機能、ルー
プバック機能、ミュート機能、トーン信号発生機能等を
個別に実現し、切替スイツチ回路等を用いて全体を結合
していたので、金物量が多く、消費電力が大きくなり、
装置を小型化することが不可能であるという問題点を有
している。
複数の符号化復号化機能ならびに音声の遅延機能、ルー
プバック機能、ミュート機能、トーン信号発生機能等を
個別に実現し、切替スイツチ回路等を用いて全体を結合
していたので、金物量が多く、消費電力が大きくなり、
装置を小型化することが不可能であるという問題点を有
している。
【０００７】本発明の目的は、前記従来技術の問題点を
解決し、複数の符号化復号化機能、音声の遅延機能、ル
ープバック機能、ミュート機能、トーン信号発生機能を
一体化したＡＶ通信システムに使用して好適な小型で経
済的な多機能音声コーデックを提供することにある。
解決し、複数の符号化復号化機能、音声の遅延機能、ル
ープバック機能、ミュート機能、トーン信号発生機能を
一体化したＡＶ通信システムに使用して好適な小型で経
済的な多機能音声コーデックを提供することにある。
【０００８】
【課題を解決するための手段】本発明によれば前記目的
は、音声信号の符号化に際し、複数の符号化復号化機
能、ミュート機能、ループバック機能、遅延機能、トー
ン信号発生機能の全てを、ＤＳＰに行わせるようにし、
ＤＳＰ内のプログラムのメモリ空間の一部である読出専
用メモリ（ＲＯＭ）に、固定された第１のブートプログ
ラムを格納しておき、各種アルゴリズムプログラム及び
第２のブートプログラムをＤＳＰの外部に設けたＲＯＭ
に格納しておき、異なった複数の符号化復号化アルゴリ
ズムを実現するために、目的とする１つの符号化復号化
アルゴリズムプログラムをＤＳＰの外部データメモリか
ら選択してＤＳＰの内部プログラムメモリにロードする
ブートアップに際し、初期設定時、まず、第１のブート
プログラムを起動してデータメモリ空間内の前記第２の
プログラム（データ）をプログラム空間内の第１のエリ
ア上に転送し、次に、今転送された第２のブートプログ
ラムに制御を渡し、第２のブートプログラムが上位制御
装置からのアルゴリズム指定フラグを読むという仕事を
実行し、このフラグによってどのアルゴリズムプログラ
ムをロードすべきかを判定し、それによって外部データ
メモリ空間から、所望のアルゴリズムプログラムの１つ
を内部プログラムメモリ空間の第２のエリアにデータ転
送し、その後、この転送されたアルゴリズムプログラム
のスタートアドレス（第２エリアの先頭番地）にジャン
プするようにして、選択された機能動作を開始させるよ
うにすることにより達成される。
は、音声信号の符号化に際し、複数の符号化復号化機
能、ミュート機能、ループバック機能、遅延機能、トー
ン信号発生機能の全てを、ＤＳＰに行わせるようにし、
ＤＳＰ内のプログラムのメモリ空間の一部である読出専
用メモリ（ＲＯＭ）に、固定された第１のブートプログ
ラムを格納しておき、各種アルゴリズムプログラム及び
第２のブートプログラムをＤＳＰの外部に設けたＲＯＭ
に格納しておき、異なった複数の符号化復号化アルゴリ
ズムを実現するために、目的とする１つの符号化復号化
アルゴリズムプログラムをＤＳＰの外部データメモリか
ら選択してＤＳＰの内部プログラムメモリにロードする
ブートアップに際し、初期設定時、まず、第１のブート
プログラムを起動してデータメモリ空間内の前記第２の
プログラム（データ）をプログラム空間内の第１のエリ
ア上に転送し、次に、今転送された第２のブートプログ
ラムに制御を渡し、第２のブートプログラムが上位制御
装置からのアルゴリズム指定フラグを読むという仕事を
実行し、このフラグによってどのアルゴリズムプログラ
ムをロードすべきかを判定し、それによって外部データ
メモリ空間から、所望のアルゴリズムプログラムの１つ
を内部プログラムメモリ空間の第２のエリアにデータ転
送し、その後、この転送されたアルゴリズムプログラム
のスタートアドレス（第２エリアの先頭番地）にジャン
プするようにして、選択された機能動作を開始させるよ
うにすることにより達成される。
【０００９】
【００１０】
【作用】本発明は、ＡＶ通信システムにおける多機能音
声コーデックをワンチップで実現しているので、ＤＳＰ
が複数の符号化復号化機能の１つ、あるいは、必要に応
じたミュート機能、ループバック機能、遅延機能、トー
ン信号発生機能等の全てを実行することとなり、金物構
成を著しく単純化することができる。
声コーデックをワンチップで実現しているので、ＤＳＰ
が複数の符号化復号化機能の１つ、あるいは、必要に応
じたミュート機能、ループバック機能、遅延機能、トー
ン信号発生機能等の全てを実行することとなり、金物構
成を著しく単純化することができる。
【００１１】本発明は、複数の符号化復号化アルゴリズ
ムのうちどれか１つを選択してその機能を実行させてい
るが、このためには、複数の符号化アルゴリズムの全て
を何らかのメモリに格納し、その１つを上位制御装置の
指定により選択して実行させる必要がある。近年、高速
なＤＳＰにおいては、プログラムを外部（低速）メモリ
に格納しておき、所望のプログラムを内部メモリに転送
し、内部メモリからプログラムをフェッチして高速動作
を可能とする方式が主流となっている。これは、外部プ
ログラムメモリからの走行状態におけるプログラムフェ
ッチがデバイス動作からして限界があるからである。
ムのうちどれか１つを選択してその機能を実行させてい
るが、このためには、複数の符号化アルゴリズムの全て
を何らかのメモリに格納し、その１つを上位制御装置の
指定により選択して実行させる必要がある。近年、高速
なＤＳＰにおいては、プログラムを外部（低速）メモリ
に格納しておき、所望のプログラムを内部メモリに転送
し、内部メモリからプログラムをフェッチして高速動作
を可能とする方式が主流となっている。これは、外部プ
ログラムメモリからの走行状態におけるプログラムフェ
ッチがデバイス動作からして限界があるからである。
【００１２】ところで、ＤＳＰの内部メモリには容量制
限があるので、ＡＶ通信システムにおいて必要とされる
全ての種類の符号化復号化アルゴリズムプログラムをＤ
ＳＰ内部メモリに格納することは不可能である。
限があるので、ＡＶ通信システムにおいて必要とされる
全ての種類の符号化復号化アルゴリズムプログラムをＤ
ＳＰ内部メモリに格納することは不可能である。
【００１３】そこで、本発明は、外部に大容量の（低
速）メモリを配置し、この中に全ての複数個のプログラ
ムを格納しておき、その１つの所望プログラムを選択し
てブートアップすることとした。そして、本発明におい
ては、所望のプログラムの転送が２段階に分けてブート
アップされる。
速）メモリを配置し、この中に全ての複数個のプログラ
ムを格納しておき、その１つの所望プログラムを選択し
てブートアップすることとした。そして、本発明におい
ては、所望のプログラムの転送が２段階に分けてブート
アップされる。
【００１４】すなわち、まず、第１のブート動作をＤＳ
Ｐ内部のＲＯＭに固定された第１のブートプログラムが
実行する。第１のブートプログラムは、システム的に用
意されたものであり、ブート機能は汎用的にかつ単純に
作られている。このため、このプログラムによって所望
のプログラムを選択転送することは不可能である。そし
て、この第１のブート動作により第２のブートプログラ
ムが転送される。
Ｐ内部のＲＯＭに固定された第１のブートプログラムが
実行する。第１のブートプログラムは、システム的に用
意されたものであり、ブート機能は汎用的にかつ単純に
作られている。このため、このプログラムによって所望
のプログラムを選択転送することは不可能である。そし
て、この第１のブート動作により第２のブートプログラ
ムが転送される。
【００１５】第２のブートプログラムは自前のものであ
り、その内容は、データの転送機能の他に、上位制御装
置からの指示情報を読み取り、それに従ってどのプログ
ラムデータを転送すべきかを判定する機能を含む。従っ
て、第１のブート動作が終了後、今転送された第２のブ
ートプログラムに制御が移ると、第２のブートプログラ
ムは、上位制御装置からの指示情報を読み取り、それに
従って外部データメモリの転送すべきデータエリアを選
択して第２段階のブート動作を開始する。
り、その内容は、データの転送機能の他に、上位制御装
置からの指示情報を読み取り、それに従ってどのプログ
ラムデータを転送すべきかを判定する機能を含む。従っ
て、第１のブート動作が終了後、今転送された第２のブ
ートプログラムに制御が移ると、第２のブートプログラ
ムは、上位制御装置からの指示情報を読み取り、それに
従って外部データメモリの転送すべきデータエリアを選
択して第２段階のブート動作を開始する。
【００１６】この動作により、所望の機能プログラムが
プログラム空間における実行エリアに転送される。この
ようにして、第２段階のブート転送が終了すると、制御
が、この実行エリアにジャンプし、符号化復号化の具体
的機能動作が開始される。
プログラム空間における実行エリアに転送される。この
ようにして、第２段階のブート転送が終了すると、制御
が、この実行エリアにジャンプし、符号化復号化の具体
的機能動作が開始される。
【００１７】
【実施例】以下、本発明による音声コーデックの一実施
例を図面により詳細に説明する。
例を図面により詳細に説明する。
【００１８】図１は本発明の一実施例の機能構成を説明
する図、図２は本発明の一実施例のハードウエア構成を
示すブロック図、図３は複数のアルゴリズムの１つをＤ
ＳＰにブートアップする方法を説明する図、図４はＤＳ
Ｐのメモリ空間の構成の一例を説明する図である。図
１、図２、図４において、５はＤＳＰ、６はＲＯＭ、７
はＲＡＭ、８はレジスタ（ＲＥＧ）、９は上位装置、１
０、４０は入力レジスタ、２０、３０は出力レジスタ、
５０は送信遅延回路（ＳＤＬＹ）、６０は受信遅延回路
（ＲＤＬＹ）、７０、８０はトーン発振器、９０はアイ
ドルパターン発生器（ＩＤＬＥ pattern）、１２０は符
号器（Ｃｏｄｅｒ）、１３０は復号器（Ｄｅｃｏｄｅ
ｒ）である。
する図、図２は本発明の一実施例のハードウエア構成を
示すブロック図、図３は複数のアルゴリズムの１つをＤ
ＳＰにブートアップする方法を説明する図、図４はＤＳ
Ｐのメモリ空間の構成の一例を説明する図である。図
１、図２、図４において、５はＤＳＰ、６はＲＯＭ、７
はＲＡＭ、８はレジスタ（ＲＥＧ）、９は上位装置、１
０、４０は入力レジスタ、２０、３０は出力レジスタ、
５０は送信遅延回路（ＳＤＬＹ）、６０は受信遅延回路
（ＲＤＬＹ）、７０、８０はトーン発振器、９０はアイ
ドルパターン発生器（ＩＤＬＥ pattern）、１２０は符
号器（Ｃｏｄｅｒ）、１３０は復号器（Ｄｅｃｏｄｅ
ｒ）である。
【００１９】図１に示す本発明の機能構成図において、
一点鎖線内は、ＤＳＰにより実現される機能を示してい
る。
一点鎖線内は、ＤＳＰにより実現される機能を示してい
る。
【００２０】この図１において、送信オーディオデータ
は、送信入力端子（Ｓ−ｉｎ）１に加えられる。加えら
れるデータは、汎用のＡ／Ｄ変換器またはＰＣＭコーデ
ック等からの符号化音声出力である。入力されたオーデ
ィオデータは、まず、シリアルポート入力レジスタ１０
にセットされた後、送信遅延回路（ＳＤＬＹ）５０に入
力され、所望の音声遅延を受ける。
は、送信入力端子（Ｓ−ｉｎ）１に加えられる。加えら
れるデータは、汎用のＡ／Ｄ変換器またはＰＣＭコーデ
ック等からの符号化音声出力である。入力されたオーデ
ィオデータは、まず、シリアルポート入力レジスタ１０
にセットされた後、送信遅延回路（ＳＤＬＹ）５０に入
力され、所望の音声遅延を受ける。
【００２１】この遅延は、ＡＶ通信システム特有の遅延
であり、ＡＶ通信システムにおける画像符号化装置の符
号化遅延を補償し、いわゆるリップシンクをとるための
ものであって、所望の遅延量は、上位装置から指定され
る。ＳＤＬＹ５０は、遅延量だけのデータを格納するデ
ータメモリ空間と、このアドレス空間をアドレッシング
するモジュロ動作を行うアドレスカウンタとにより構成
される。ＳＤＬＹ５０の出力は、データセレクタ１００
を経由して符号器（Ｃｏｄｅｒ）１２０に加えられる。
であり、ＡＶ通信システムにおける画像符号化装置の符
号化遅延を補償し、いわゆるリップシンクをとるための
ものであって、所望の遅延量は、上位装置から指定され
る。ＳＤＬＹ５０は、遅延量だけのデータを格納するデ
ータメモリ空間と、このアドレス空間をアドレッシング
するモジュロ動作を行うアドレスカウンタとにより構成
される。ＳＤＬＹ５０の出力は、データセレクタ１００
を経由して符号器（Ｃｏｄｅｒ）１２０に加えられる。
【００２２】符号器（Ｃｏｄｅｒ）１２０は、入力され
たオーディオデータに、所望のアルゴリズムに従った高
能率符号化（データ圧縮）を加える。この符号化は、例
えば、ＡＤＰＣＭ、ＳＢ−ＡＤＰＣＭ、あるいは、１６
Ｋｂｐｓ符号化等の符号化である。なお、送信入力がＰ
ＣＭ符号であって、ＰＣＭの通信が所望される場合、こ
の符号器は単なるスルー動作となる。また、符号器１２
０は、必要であれば、このときμ−Ｌａｗ／Ａ−Ｌａｗ
変換も可能である。
たオーディオデータに、所望のアルゴリズムに従った高
能率符号化（データ圧縮）を加える。この符号化は、例
えば、ＡＤＰＣＭ、ＳＢ−ＡＤＰＣＭ、あるいは、１６
Ｋｂｐｓ符号化等の符号化である。なお、送信入力がＰ
ＣＭ符号であって、ＰＣＭの通信が所望される場合、こ
の符号器は単なるスルー動作となる。また、符号器１２
０は、必要であれば、このときμ−Ｌａｗ／Ａ−Ｌａｗ
変換も可能である。
【００２３】符号器１２０の出力である圧縮データは、
出力レジスタ３０に書き込まれた後、送信出力（Ｓ−ｏ
ｕｔ）としてポート３に出力され、伝送路を経由して図
示しない対地復号化部に伝送される。
出力レジスタ３０に書き込まれた後、送信出力（Ｓ−ｏ
ｕｔ）としてポート３に出力され、伝送路を経由して図
示しない対地復号化部に伝送される。
【００２４】一方、受信ポート４から入力される圧縮デ
ータは、受信入力（Ｒ−ｉｎ）として入力レジスタ４０
に書き込まれる。このデータは、送信側と逆動作を行う
復号器（Ｄｅｃｏｄｅｒ）１３０により復号化され、デ
ータセレクタ１１０を経由して受信遅延回路（ＲＤＬ
Ｙ）６０に入力され、送信側と同様に画像復号化装置の
ためのリップシンクが達成される。
ータは、受信入力（Ｒ−ｉｎ）として入力レジスタ４０
に書き込まれる。このデータは、送信側と逆動作を行う
復号器（Ｄｅｃｏｄｅｒ）１３０により復号化され、デ
ータセレクタ１１０を経由して受信遅延回路（ＲＤＬ
Ｙ）６０に入力され、送信側と同様に画像復号化装置の
ためのリップシンクが達成される。
【００２５】次に、この遅延を受けたデータは、出力レ
ジスタ２０に書き込まれ、ここから受信出力（Ｒ−ｏｕ
ｔ）としてポート２に出力される。この出力は、その
後、図示しない汎用のＤ／Ａ変換器、ＰＣＭ復号器等に
よりアナログ変換されて連続音声信号とされる。
ジスタ２０に書き込まれ、ここから受信出力（Ｒ−ｏｕ
ｔ）としてポート２に出力される。この出力は、その
後、図示しない汎用のＤ／Ａ変換器、ＰＣＭ復号器等に
よりアナログ変換されて連続音声信号とされる。
【００２６】本発明の一実施例は、前述したような通常
の通信動作に加えて、次のような機能を付加することが
可能である。
の通信動作に加えて、次のような機能を付加することが
可能である。
【００２７】すなわち、上位装置からのテンポラリイな
指定によるデータセレクタ１００は、トーン発振器７０
の出力を選択することが可能であり、これにより、対地
に可聴音を送出することを可能とする。可聴音は、簡易
なインバンド制御信号として有用である。トーン発振器
７０は、正弦波のサンプル値をいくつか固定記憶したメ
モリとそれをアドレッシングするモジュロ動作のカウン
タとにより構成することができる。
指定によるデータセレクタ１００は、トーン発振器７０
の出力を選択することが可能であり、これにより、対地
に可聴音を送出することを可能とする。可聴音は、簡易
なインバンド制御信号として有用である。トーン発振器
７０は、正弦波のサンプル値をいくつか固定記憶したメ
モリとそれをアドレッシングするモジュロ動作のカウン
タとにより構成することができる。
【００２８】また、データセレクタ１００は、アイドル
パターン発生器（ＩＤＬＥ ｐａｔｔｅｒｎ）９０の出
力を選択することもできる。これにより、対地側への送
信ミュート動作が可能となる。アイドルパターンは、Ｐ
ＣＭ入力のＣｏｄｅｒに対して１６進コードで（Ｆ
Ｆ）、リニア入力のＣｏｄｅｒに対して１６進コードで
（００００）等の固定パターンとすればよく、これらの
パターンを発生する発生器は、公知の技術により容易に
実現することができる。
パターン発生器（ＩＤＬＥ ｐａｔｔｅｒｎ）９０の出
力を選択することもできる。これにより、対地側への送
信ミュート動作が可能となる。アイドルパターンは、Ｐ
ＣＭ入力のＣｏｄｅｒに対して１６進コードで（Ｆ
Ｆ）、リニア入力のＣｏｄｅｒに対して１６進コードで
（００００）等の固定パターンとすればよく、これらの
パターンを発生する発生器は、公知の技術により容易に
実現することができる。
【００２９】同様に、受信側のデータセレクタ１１０
は、受信出力２に対してトーン発振器８０の出力を送出
することができ、また、アイドルパターン発生器９０の
出力を選択して受話ミュートを行うことが可能である。
は、受信出力２に対してトーン発振器８０の出力を送出
することができ、また、アイドルパターン発生器９０の
出力を選択して受話ミュートを行うことが可能である。
【００３０】さらに、図示実施例は、パス１４０により
リモートループバック（ＲＬＢ）を行うことができ、対
地からの受信データを受信出力とすると共に、この受信
データをレジスタ１０に書き込むことにより、対地へ向
けてのループバックを行うことが可能である。また、パ
ス１５０はローカルループバック（ＬＬＢ）を示すもの
で、これにより、この実施例は、送信出力データを対地
へ出力すると共に、この出力データをレジスタ４０へ書
き込み（受信入力データは捨てられる）、受信出力側へ
折り返すことが可能である。
リモートループバック（ＲＬＢ）を行うことができ、対
地からの受信データを受信出力とすると共に、この受信
データをレジスタ１０に書き込むことにより、対地へ向
けてのループバックを行うことが可能である。また、パ
ス１５０はローカルループバック（ＬＬＢ）を示すもの
で、これにより、この実施例は、送信出力データを対地
へ出力すると共に、この出力データをレジスタ４０へ書
き込み（受信入力データは捨てられる）、受信出力側へ
折り返すことが可能である。
【００３１】前述した機能動作は、全てＤＳＰ内で実行
される。そのハードウエアは、図２に示すように構成さ
れる。以下、これについて説明する。
される。そのハードウエアは、図２に示すように構成さ
れる。以下、これについて説明する。
【００３２】本発明の一実施例は、そのハードウエアと
して、図２に示すように、ＤＳＰ５、ＲＯＭ６、ＲＡＭ
７、ＲＥＧ８により構成され、上位装置９が接続されて
いる。ＤＳＰ５は、図２の一点鎖線内に示し機能動作を
実行する他、内部に読出専用メモリ（ＲＯＭ）及び読出
と書込が可能なメモリ（ＲＡＭ）が含まれて構成され、
ＤＳＰ５内部のＲＯＭには、第１のブートプログラムが
格納され、内部のＲＡＭはワークエリアとして使用され
る。
して、図２に示すように、ＤＳＰ５、ＲＯＭ６、ＲＡＭ
７、ＲＥＧ８により構成され、上位装置９が接続されて
いる。ＤＳＰ５は、図２の一点鎖線内に示し機能動作を
実行する他、内部に読出専用メモリ（ＲＯＭ）及び読出
と書込が可能なメモリ（ＲＡＭ）が含まれて構成され、
ＤＳＰ５内部のＲＯＭには、第１のブートプログラムが
格納され、内部のＲＡＭはワークエリアとして使用され
る。
【００３３】読出専用の外部メモリとして備えられるＲ
ＯＭ６は、後述するように第２のブートプログラム及び
各種機能プログラムの全てが格納され、初期設定時この
メモリから所望のプログラムがブートアップされる。外
部メモリ空間を形成する記憶媒体であるＲＡＭ７は、主
として前記ＳＤＬＹ５０、ＲＤＬＹ６０の機能を実現す
るものである。上位装置９からの機能プログラムの選択
情報あるいはＳＤＬＹ、ＲＤＬＹ指定情報、トーン、ミ
ュート、ループバック等の指定テンポラリイ情報は、全
てレジスタ８を介して指定される。
ＯＭ６は、後述するように第２のブートプログラム及び
各種機能プログラムの全てが格納され、初期設定時この
メモリから所望のプログラムがブートアップされる。外
部メモリ空間を形成する記憶媒体であるＲＡＭ７は、主
として前記ＳＤＬＹ５０、ＲＤＬＹ６０の機能を実現す
るものである。上位装置９からの機能プログラムの選択
情報あるいはＳＤＬＹ、ＲＤＬＹ指定情報、トーン、ミ
ュート、ループバック等の指定テンポラリイ情報は、全
てレジスタ８を介して指定される。
【００３４】ＤＳＰ５は、メモリ空間として２種の空間
を持ち、一方がプログラムメモリ空間であり、他方がデ
ータメモリ空間である。以下に、この内容を図４を参照
して説明する。
を持ち、一方がプログラムメモリ空間であり、他方がデ
ータメモリ空間である。以下に、この内容を図４を参照
して説明する。
【００３５】図４に示すように、プログラム空間には、
第１のブートプログラムが配置されている。このブート
プログラムは、ＤＳＰ５の内部ＲＯＭに固定されてお
り、リセットからこのプログラムがスタートするように
構成されている。このプログラムの機能は、読出専用の
外部メモリであるＲＯＭ６に格納されているプログラム
を、ＤＳＰ５のプログラム空間である内部ＲＡＭエリア
にデータ転送することである。プログラム空間には、図
示のようにＤＳＰ５の内部ＲＡＭに第１の実行エリアが
具備されており、第２のブートプログラムがこのエリア
に転送される。
第１のブートプログラムが配置されている。このブート
プログラムは、ＤＳＰ５の内部ＲＯＭに固定されてお
り、リセットからこのプログラムがスタートするように
構成されている。このプログラムの機能は、読出専用の
外部メモリであるＲＯＭ６に格納されているプログラム
を、ＤＳＰ５のプログラム空間である内部ＲＡＭエリア
にデータ転送することである。プログラム空間には、図
示のようにＤＳＰ５の内部ＲＡＭに第１の実行エリアが
具備されており、第２のブートプログラムがこのエリア
に転送される。
【００３６】また、データメモリ空間は、ＤＳＰ５の内
部ＲＡＭによるワークエリアと、外部ＲＡＭ７による増
設エリアと、外部ＲＯＭ６による固定記憶エリアとによ
り構成されている。外部ＲＯＭによるエリアは、図示の
ように、第２のブートプログラム及び、各種符号化復号
化アルゴリズムプログラムが配置されている。
部ＲＡＭによるワークエリアと、外部ＲＡＭ７による増
設エリアと、外部ＲＯＭ６による固定記憶エリアとによ
り構成されている。外部ＲＯＭによるエリアは、図示の
ように、第２のブートプログラム及び、各種符号化復号
化アルゴリズムプログラムが配置されている。
【００３７】次に、前述のように構成される本発明の一
実施例におけるＤＳＰの動作を図３を参照して説明す
る。
実施例におけるＤＳＰの動作を図３を参照して説明す
る。
【００３８】ＤＳＰがリセットされるとプログラムカウ
ンタは、プログラム空間のスタートアドレスから動作を
開始し、第１のブートプログラムが実行される。このプ
ログラムは、データ空間に固定的に定められたアドレス
エリアから定められた長さのデータを、プログラム空間
の定められたＲＡＭエリアにデータ転送する処理を実行
する。すなわち、この処理において、第２のブートプロ
グラムが第１の実行エリアに転送される。
ンタは、プログラム空間のスタートアドレスから動作を
開始し、第１のブートプログラムが実行される。このプ
ログラムは、データ空間に固定的に定められたアドレス
エリアから定められた長さのデータを、プログラム空間
の定められたＲＡＭエリアにデータ転送する処理を実行
する。すなわち、この処理において、第２のブートプロ
グラムが第１の実行エリアに転送される。
【００３９】第１のブートプログラムは、その動作終了
後、第１の実行エリアにジャンプして、この結果、第２
のブートプログラムが走行を開始する。
後、第１の実行エリアにジャンプして、この結果、第２
のブートプログラムが走行を開始する。
【００４０】第２のブートプログラムは、まず、前述の
レジスタ８から上位装置９により予めセットされている
アルゴリズム指定情報を読み取る。そして、第２のブー
トプログラムは、この指定情報に基づいて、ＲＯＭ６に
格納されている各種アルゴリズムを実施するプログラム
の中から指定されたアルゴリズムプログラムを内部ＲＡ
Ｍのプログラム空間の第２の実行エリアにデータ転送す
る。この処理が第２のブート動作である。
レジスタ８から上位装置９により予めセットされている
アルゴリズム指定情報を読み取る。そして、第２のブー
トプログラムは、この指定情報に基づいて、ＲＯＭ６に
格納されている各種アルゴリズムを実施するプログラム
の中から指定されたアルゴリズムプログラムを内部ＲＡ
Ｍのプログラム空間の第２の実行エリアにデータ転送す
る。この処理が第２のブート動作である。
【００４１】この転送処理が終了すると、プログラムは
第２の実行エリアの先頭アドレスにジャンプする。これ
により、上位装置９により選択された機能プログラムの
動作が開始される。なお、必要であれば、第２の実行エ
リアにジャンプする直前に何らかのイニシヤル化操作が
含まれていてもよい。
第２の実行エリアの先頭アドレスにジャンプする。これ
により、上位装置９により選択された機能プログラムの
動作が開始される。なお、必要であれば、第２の実行エ
リアにジャンプする直前に何らかのイニシヤル化操作が
含まれていてもよい。
【００４２】前述したように本発明の一実施例によれ
ば、数多くの機能プログラムの中の１つの機能プログラ
ムを選択して動作させることが可能であり、ＡＶ通信シ
ステム用のコーデックに多くの機能を与えることができ
る。
ば、数多くの機能プログラムの中の１つの機能プログラ
ムを選択して動作させることが可能であり、ＡＶ通信シ
ステム用のコーデックに多くの機能を与えることができ
る。
【００４３】また、前述した本発明の一実施例は、機能
プログラムを格納する外部ＲＯＭ６をカード形式等の実
装形態として差し換え可能としておくことにより、より
多くの機能動作を可能とするＡＶ通信システム用に使用
して好適な音声コーデックを得ることができる。
プログラムを格納する外部ＲＯＭ６をカード形式等の実
装形態として差し換え可能としておくことにより、より
多くの機能動作を可能とするＡＶ通信システム用に使用
して好適な音声コーデックを得ることができる。
【００４４】また、前述した本発明の一実施例は、固定
記憶メモリであるＲＯＭ６を、例えば、フラッシュメモ
リのような書換え可能なメモリデバイスとし、上位装置
９からのプログラムのダウンロードにより機能プログラ
ムの追加、変更が可能な方式とすることができ、これに
より、さらに容易に機能を拡張することが可能なＡＶ通
信システム用の多機能な音声コーデックを得ることがで
きる。
記憶メモリであるＲＯＭ６を、例えば、フラッシュメモ
リのような書換え可能なメモリデバイスとし、上位装置
９からのプログラムのダウンロードにより機能プログラ
ムの追加、変更が可能な方式とすることができ、これに
より、さらに容易に機能を拡張することが可能なＡＶ通
信システム用の多機能な音声コーデックを得ることがで
きる。
【００４５】
【発明の効果】以上説明したように本発明によれば、Ａ
Ｖシステムにおける音声データの符号化復号化に際し、
送信及び受信のミュート機能、送信及び受信の遅延機
能、トーン信号挿入機能、リモート及びローカルのルー
プバック機能を、ワンチップＤＳＰと外部ＲＯＭ、ＲＡ
Ｍ等の構成要素とにより、極めてシンプルにかつ経済的
に実現することができる。
Ｖシステムにおける音声データの符号化復号化に際し、
送信及び受信のミュート機能、送信及び受信の遅延機
能、トーン信号挿入機能、リモート及びローカルのルー
プバック機能を、ワンチップＤＳＰと外部ＲＯＭ、ＲＡ
Ｍ等の構成要素とにより、極めてシンプルにかつ経済的
に実現することができる。
【００４６】また、本発明によれば、ＡＶ通信システム
における複数の符号化復号化アルゴリズム実現に際し、
この複数の符号化復号化アルゴリズムを低速大容量の外
部ＲＯＭに格納しておき、２段階のブートアップ操作に
より、１つのアルゴリズムを合理的に選択することが可
能であるため、唯一個のＤＳＰと外部ＲＯＭとにより極
めて経済的に、ＡＶ通信システムに使用して好適な多機
能の音声コーデックを提供することができる。
における複数の符号化復号化アルゴリズム実現に際し、
この複数の符号化復号化アルゴリズムを低速大容量の外
部ＲＯＭに格納しておき、２段階のブートアップ操作に
より、１つのアルゴリズムを合理的に選択することが可
能であるため、唯一個のＤＳＰと外部ＲＯＭとにより極
めて経済的に、ＡＶ通信システムに使用して好適な多機
能の音声コーデックを提供することができる。
【図１】本発明の一実施例の機能構成を説明する図であ
る。
る。
【図２】本発明の一実施例のハードウエア構成を示すブ
ロック図である。
ロック図である。
【図３】複数のアルゴリズムの１つをＤＳＰにブートア
ップする方法を説明する図である。
ップする方法を説明する図である。
【図４】ＤＳＰのメモリ空間の構成の一例を説明する図
である。
である。
５ ＤＳＰ ６ ＲＯＭ ７ ＲＡＭ ８ レジスタ（ＲＥＧ） ９ 上位装置 １０、４０ 入力レジスタ ２０、３０ 出力レジスタ ５０ 送信遅延回路（ＳＤＬＹ） ６０ 受信遅延回路（ＲＤＬＹ） ７０、８０ トーン発振器 ９０ アイドルパターン発生器（ＩＤＬＥ pattern） １２０ 符号器（Ｃｏｄｅｒ） １３０ 復号器（Ｄｅｃｏｄｅｒ）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 萩峰 学 神奈川県横浜市戸塚区戸塚町216番地 株式会社 日立製作所 情報通信事業部 内 (72)発明者 松井 弘行 東京都千代田区内幸町一丁目１番６号 日本電信電話株式会社内 (72)発明者 入島 勉 東京都千代田区内幸町一丁目１番６号 日本電信電話株式会社内 (72)発明者 茨木 久 東京都千代田区内幸町一丁目１番６号 日本電信電話株式会社内 (72)発明者 ▲れん▼ 直哉 東京都千代田区内幸町一丁目１番６号 日本電信電話株式会社内 (56)参考文献 特開 昭58−70296（ＪＰ，Ａ) 特開 昭60−20240（ＪＰ，Ａ) 実開 平１−90198（ＪＰ，Ｕ) 実開 昭62−22800（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G10L 19/00
Claims (3)
- 【請求項１】 音声信号の符号化及び復号化機能を有す
る音声コーデックにおいて、前記符号化及び復号化機能
と共に、ミユート機能、ループバック機能、遅延機能、
トーン信号発生機能を実行するプロセッサであり、該プ
ロセッサのメモリ空間の一部であって、第１のブートプ
ログラムが格納された読出専用メモリ及び内部プログラ
ムメモリ空間を有するデジタル信号処理プロセッサと、
複数の各種アルゴリズムプログラム及び第２のブートプ
ログラムを格納した外部読出専用メモリとを備え、前記
デジタル信号処理プロセッサは、初期設定時、まず、前
記第１のブートプログラムが起動されて、前記第２のブ
ートプログラムがプログラムメモリ空間内の第１のエリ
ア上に転送され、次に、今転送された第２のブートプロ
グラムに制御が渡され、第２のブートプログラムは、上
位制御装置からのアルゴリズム指定情報を読み込み、こ
れにより、どのアルゴリズムプログラムをロードするべ
きかを判定し、前記複数の各種アルゴリズムプログラム
から指定されたアルゴリズムプログラムの１つを内部プ
ログラムメモリ空間の第２のエリアにデータ転送し、そ
の後、該アルゴリズムプログラムを実行することを特徴
とする音声コーデック。 - 【請求項２】 前記デジタル信号処理プロセッサの外部
メモリ空間に配置された固定記憶メモリデバイスを差し
換え可能とし、符号化復号化アルゴリズムの入れ換えを
可能としたことを特徴とする請求項１記載の音声コーデ
ック。 - 【請求項３】 前記デジタル信号処理プロセッサの外部
メモリ空間に配置された固定記憶メモリデバイスとして
書き換え可能なデバイスを用い、上位制御装置からの制
御により、符号化復号化アルゴリズムの書き換えを可能
としたことを特徴とする請求項１または２記載の音声コ
ーデック。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08199393A JP3221763B2 (ja) | 1993-04-08 | 1993-04-08 | 音声コーデック |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08199393A JP3221763B2 (ja) | 1993-04-08 | 1993-04-08 | 音声コーデック |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06295195A JPH06295195A (ja) | 1994-10-21 |
| JP3221763B2 true JP3221763B2 (ja) | 2001-10-22 |
Family
ID=13762005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08199393A Expired - Lifetime JP3221763B2 (ja) | 1993-04-08 | 1993-04-08 | 音声コーデック |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3221763B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4393435B2 (ja) * | 1998-11-04 | 2010-01-06 | 株式会社日立製作所 | 受信装置 |
| JP3848805B2 (ja) * | 1998-11-04 | 2006-11-22 | 株式会社日立製作所 | 受信装置 |
| US6816491B1 (en) | 1998-11-04 | 2004-11-09 | Hitachi, Ltd. | Multiplexed audio data decoding apparatus and receiver apparatus |
| US6601167B1 (en) * | 2000-01-14 | 2003-07-29 | Advanced Micro Devices, Inc. | Computer system initialization with boot program stored in sequential access memory, controlled by a boot loader to control and execute the boot program |
-
1993
- 1993-04-08 JP JP08199393A patent/JP3221763B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06295195A (ja) | 1994-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3221763B2 (ja) | 音声コーデック | |
| US20030017808A1 (en) | Software partition of MIDI synthesizer for HOST/DSP (OMAP) architecture | |
| US5987067A (en) | Variable encoding rate puncturer | |
| US5287350A (en) | Sub-rate time switch | |
| KR100685150B1 (ko) | 셋톱박스집적회로 | |
| US7590295B2 (en) | Semiconductor device and an image processor | |
| JP3576208B2 (ja) | Ｄｓｐによるビットレート切換機能付データ圧縮方法および装置 | |
| JPH11120002A (ja) | 複数のｄｓｐを有する装置 | |
| RU2180992C2 (ru) | Переключатель с однобитовым разрешением | |
| KR100228790B1 (ko) | 디지탈 키폰 주장치용 콘트롤러 | |
| KR0163717B1 (ko) | 영상전화기의 음성부복호화기 | |
| JP3063433B2 (ja) | マイクロプロセッサ | |
| JP2000207245A (ja) | インサ―キットエミュレ―タ | |
| KR0130482B1 (ko) | 영상 및 음성 비트 스트림 다중화 장치 | |
| JP3224127B2 (ja) | 画像データ変換処理装置 | |
| JP3200864B2 (ja) | フレーム間予測符号化復号化装置 | |
| JPH0628150A (ja) | プログラム容量圧縮方法 | |
| JPH10173540A (ja) | 複数データ・ストリーム圧縮伸長装置 | |
| CN116257373A (zh) | 数据收发装置、数据收发方法和电子设备 | |
| GB2166323A (en) | Speech processing apparatus | |
| JPH0822018B2 (ja) | 静止画像符号化装置 | |
| JPH04186984A (ja) | 画像符号化装置 | |
| JPH0317731A (ja) | データ圧縮回路 | |
| JPH02306725A (ja) | コード変換方法及びその装置 | |
| JPH05153073A (ja) | 多重化回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070817 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080817 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080817 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080817 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080817 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090817 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090817 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130817 Year of fee payment: 12 |