JP3200864B2 - フレーム間予測符号化復号化装置 - Google Patents
フレーム間予測符号化復号化装置Info
- Publication number
- JP3200864B2 JP3200864B2 JP9549691A JP9549691A JP3200864B2 JP 3200864 B2 JP3200864 B2 JP 3200864B2 JP 9549691 A JP9549691 A JP 9549691A JP 9549691 A JP9549691 A JP 9549691A JP 3200864 B2 JP3200864 B2 JP 3200864B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- signal
- smoothing
- frame
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明はＴＶ信号等の高能率符号
化装置に関し、特にＴＶ信号の冗長度の圧縮率が高いフ
レーム間予測符号化装置の小型化を図るものである。
化装置に関し、特にＴＶ信号の冗長度の圧縮率が高いフ
レーム間予測符号化装置の小型化を図るものである。
【０００２】
【従来の技術】周知のように、ＴＶ信号を直接ディジタ
ル信号で伝送するためには、およそ１００Ｍbit／secの
伝送速度を必要とする。これの伝送速度を低下し、伝送
コストを低減するために様々な高能率符号化方式が提案
されている。その中でも高い圧縮率を達成するために
は、「フレーム間予測」と「可変長符号化」とを組み合
わせた方式が多く採用されている。
ル信号で伝送するためには、およそ１００Ｍbit／secの
伝送速度を必要とする。これの伝送速度を低下し、伝送
コストを低減するために様々な高能率符号化方式が提案
されている。その中でも高い圧縮率を達成するために
は、「フレーム間予測」と「可変長符号化」とを組み合
わせた方式が多く採用されている。
【０００３】「フレーム間予測」とは、伝送済みの前画
面（参照フレーム）の信号を用いて現在符号化する画面
のＴＶ信号を予測し、その予測値と符号化すべき信号と
の差分（予測誤差）を求めるものである。通常のＴＶ信
号では、画面内で静止している部分の割合が多いので、
大部分の予測誤差は０か、または絶対値が０に近い値と
なる。従って予測誤差の発生頻度は０を中心として極端
な片寄りがあることが知られる。
面（参照フレーム）の信号を用いて現在符号化する画面
のＴＶ信号を予測し、その予測値と符号化すべき信号と
の差分（予測誤差）を求めるものである。通常のＴＶ信
号では、画面内で静止している部分の割合が多いので、
大部分の予測誤差は０か、または絶対値が０に近い値と
なる。従って予測誤差の発生頻度は０を中心として極端
な片寄りがあることが知られる。
【０００４】そこで「可変長符号化」を用いて、発生頻
度が高い予測誤差には短い符号語を割当て、発生頻度が
低い予測誤差には長い符号語を割り当てる。これによ
り、伝送路に送出される平均符号語長を固定長符号化の
場合より大短縮でき、伝送効率を向上できる。
度が高い予測誤差には短い符号語を割当て、発生頻度が
低い予測誤差には長い符号語を割り当てる。これによ
り、伝送路に送出される平均符号語長を固定長符号化の
場合より大短縮でき、伝送効率を向上できる。
【０００５】従って、フレーム間予測と可変長符号化を
組み合わせると符号化効率を向上できるので、しばしば
この組み合わせが採用される。
組み合わせると符号化効率を向上できるので、しばしば
この組み合わせが採用される。
【０００６】
【発明が解決しようとする課題】フレーム間予測を実現
するためには、参照フレームの信号を格納するためのフ
レームメモリを必要とする。また、可変長符号化を採用
すると、予測誤差により符号語長が変動するのに対し
て、伝送路における符号語の伝送速度は一定とする必要
が有るので、可変長符号語を一度格納し、一定速度で読
み出すための平滑化メモリが必要となる。これらのフレ
ームメモリと平滑化メモリは各々大容量となるため、画
像符号化復号化装置の小型経済化の障害となっていた。
するためには、参照フレームの信号を格納するためのフ
レームメモリを必要とする。また、可変長符号化を採用
すると、予測誤差により符号語長が変動するのに対し
て、伝送路における符号語の伝送速度は一定とする必要
が有るので、可変長符号語を一度格納し、一定速度で読
み出すための平滑化メモリが必要となる。これらのフレ
ームメモリと平滑化メモリは各々大容量となるため、画
像符号化復号化装置の小型経済化の障害となっていた。
【０００７】従来のＬＳＩメモリでは、格納できる容量
が小さかったので、フレームメモリ用のＬＳＩメモリと
平滑化用のＬＳＩメモリとを別に実装する必要が有っ
た。しかし、近年のＬＳＩメモリの格納容量の増加によ
り、単一のＬＳＩメモリによりフレームメモリと平滑化
メモリとの両方を格納出来るようになっている。それに
も関わらず従来は、フレームメモリ用と平滑化メモリ用
とを各々異なる汎用LSIメモリで実現したり、またはフ
レームメモリは汎用のＬＳＩメモリとし、平滑化用を符
号化復号化専用ＬＳＩの中に実装する等の方式を採用し
ていた。
が小さかったので、フレームメモリ用のＬＳＩメモリと
平滑化用のＬＳＩメモリとを別に実装する必要が有っ
た。しかし、近年のＬＳＩメモリの格納容量の増加によ
り、単一のＬＳＩメモリによりフレームメモリと平滑化
メモリとの両方を格納出来るようになっている。それに
も関わらず従来は、フレームメモリ用と平滑化メモリ用
とを各々異なる汎用LSIメモリで実現したり、またはフ
レームメモリは汎用のＬＳＩメモリとし、平滑化用を符
号化復号化専用ＬＳＩの中に実装する等の方式を採用し
ていた。
【０００８】そこで、近年のＬＳＩメモリの格納容量増
加に対応して、フレームメモリと平滑化用メモリとを単
一のＬＳＩメモリで兼ねられるメモリ制御方式の実現が
課題となる。即ち、単一のＬＳＩメモリに対してフレー
ムメモリ用と平滑化用との２通りの読み書きを独立に行
うことを可能とするメモリ制御方式の実現が課題とな
る。
加に対応して、フレームメモリと平滑化用メモリとを単
一のＬＳＩメモリで兼ねられるメモリ制御方式の実現が
課題となる。即ち、単一のＬＳＩメモリに対してフレー
ムメモリ用と平滑化用との２通りの読み書きを独立に行
うことを可能とするメモリ制御方式の実現が課題とな
る。
【０００９】
【課題を解決するための手段】上記課題を解決するた
め、符号化装置においては、フレームメモリ用アドレス
生成回路，平滑化用書き込みアドレス生成回路，平滑化
用読み出しアドレス生成回路、上記３通りのアドレス生
成回路により発生されるアドレスを切り替えるアドレス
切り替え回路，フレームメモリ書込み信号と平滑化メモ
リ書込み信号を切り替える書込み信号切り替え回路，フ
レームメモリと平滑化メモリからの読出し信号を各々取
り込む読出し信号保持回路，可変長符号化した信号を平
滑化メモリへ書き込む前に該信号を格納する第１の小容
量メモリ，平滑化メモリから読出した信号を伝送路に送
出する前に格納する第２の小容量メモリ，上記２個の小
容量メモリの信号の蓄積量に従ってフレームメモリへの
読み書きを禁止し、禁止状態になった後に小容量メモリ
と平滑化メモリとの間の信号の読み書きを行うメモリ制
御回路、とを具備する。
め、符号化装置においては、フレームメモリ用アドレス
生成回路，平滑化用書き込みアドレス生成回路，平滑化
用読み出しアドレス生成回路、上記３通りのアドレス生
成回路により発生されるアドレスを切り替えるアドレス
切り替え回路，フレームメモリ書込み信号と平滑化メモ
リ書込み信号を切り替える書込み信号切り替え回路，フ
レームメモリと平滑化メモリからの読出し信号を各々取
り込む読出し信号保持回路，可変長符号化した信号を平
滑化メモリへ書き込む前に該信号を格納する第１の小容
量メモリ，平滑化メモリから読出した信号を伝送路に送
出する前に格納する第２の小容量メモリ，上記２個の小
容量メモリの信号の蓄積量に従ってフレームメモリへの
読み書きを禁止し、禁止状態になった後に小容量メモリ
と平滑化メモリとの間の信号の読み書きを行うメモリ制
御回路、とを具備する。
【００１０】同様に、復号化装置においては、フレーム
メモリ用アドレス生成回路，平滑化用書き込みアドレス
生成回路，平滑化用読み出しアドレス生成回路、上記３
通りのアドレス生成回路により発生されるアドレスを切
り替えるアドレス切り替え回路，フレームメモリ書込み
信号と平滑化メモリ書込み信号を切り替える書込み信号
切り替え回路，フレームメモリと平滑化メモリからの読
出し信号を各々取り込む読出し信号保持回路，伝送路か
ら受信した可変長符号化信号を平滑化メモリへ書き込む
前に該信号を格納する第３の小容量メモリ，平滑化メモ
リから読出した信号可変長復号化する前に格納する第４
の小容量メモリ、上記２個の小容量メモリの信号の蓄積
量に従ってフレームメモリへの読み書きを禁止し、禁止
状態になった後に小容量メモリと平滑化メモリとの間の
信号の読み書きを行うメモリ制御回路、とを具備する。
メモリ用アドレス生成回路，平滑化用書き込みアドレス
生成回路，平滑化用読み出しアドレス生成回路、上記３
通りのアドレス生成回路により発生されるアドレスを切
り替えるアドレス切り替え回路，フレームメモリ書込み
信号と平滑化メモリ書込み信号を切り替える書込み信号
切り替え回路，フレームメモリと平滑化メモリからの読
出し信号を各々取り込む読出し信号保持回路，伝送路か
ら受信した可変長符号化信号を平滑化メモリへ書き込む
前に該信号を格納する第３の小容量メモリ，平滑化メモ
リから読出した信号可変長復号化する前に格納する第４
の小容量メモリ、上記２個の小容量メモリの信号の蓄積
量に従ってフレームメモリへの読み書きを禁止し、禁止
状態になった後に小容量メモリと平滑化メモリとの間の
信号の読み書きを行うメモリ制御回路、とを具備する。
【００１１】
【作用】通常はＬＳＩメモリのアドレス端子をフレーム
メモリ用アドレス生成回路と接続することにより、フレ
ームメモリとしての使用には何等の障害は生じない。ま
た、フレームメモリとしての読み書きを禁止した後に、
ＬＳＩメモリのアドレス端子を平滑化用メモリの読み書
きアドレス生成回路に接続することにより、平滑化用メ
モリとしても動作する。
メモリ用アドレス生成回路と接続することにより、フレ
ームメモリとしての使用には何等の障害は生じない。ま
た、フレームメモリとしての読み書きを禁止した後に、
ＬＳＩメモリのアドレス端子を平滑化用メモリの読み書
きアドレス生成回路に接続することにより、平滑化用メ
モリとしても動作する。
【００１２】ただし、フレームメモリ用としてＬＳＩメ
モリを使用した後に平滑化用メモリとして使用する場合
には、一般的に次の問題が有る。即ちフレームメモリ用
から平滑化用への切り替えの時には多少の待ち時間を要
する場合がある。何故なら、フレームメモリからの読み
書きは、通常は走査線単位等の一定数の信号単位に行わ
れるので、一度フレームメモリからの信号の読み書きが
開始されると、それが完了するまでは平滑化メモリへの
切り替えが出来ない場合が有るからである。
モリを使用した後に平滑化用メモリとして使用する場合
には、一般的に次の問題が有る。即ちフレームメモリ用
から平滑化用への切り替えの時には多少の待ち時間を要
する場合がある。何故なら、フレームメモリからの読み
書きは、通常は走査線単位等の一定数の信号単位に行わ
れるので、一度フレームメモリからの信号の読み書きが
開始されると、それが完了するまでは平滑化メモリへの
切り替えが出来ない場合が有るからである。
【００１３】そこで本発明では、上記のように小容量メ
モリを経由して可変長符号化結果をＬＳＩメモリに格納
したり、小容量メモリを経由してＬＳＩメモリに格納さ
れた信号を一定速度で伝送路に送出する。これにより、
上記のフレームメモリ用から平滑化用メモリへの切り替
え時間を補償出来る。
モリを経由して可変長符号化結果をＬＳＩメモリに格納
したり、小容量メモリを経由してＬＳＩメモリに格納さ
れた信号を一定速度で伝送路に送出する。これにより、
上記のフレームメモリ用から平滑化用メモリへの切り替
え時間を補償出来る。
【００１４】
【実施例】本発明の説明を容易とするために、図４を用
いて従来のフレーム間予測符号化の構成を簡単に述べ
る。
いて従来のフレーム間予測符号化の構成を簡単に述べ
る。
【００１５】(１) ＴＶカメラ１で撮像されたＴＶ信号
はアナログ／ディジタル変換器２によりアナログ／ディ
ジタル変換され、符号化フレーム信号となる。
はアナログ／ディジタル変換器２によりアナログ／ディ
ジタル変換され、符号化フレーム信号となる。
【００１６】(２) フレームメモリ３から参照フレーム
信号が読み出される。フレームメモリ３のアドレスはフ
レームメモリ用アドレス生成回路４により生成される。
該フレームメモリ用アドレス生成回路４は、可変長符号
化回路７からの起動により歩進し、所定の位置の参照フ
レーム信号を読出す。読み出された参照フレーム信号と
上記の符号化フレーム信号との差分は、減算回路５で計
算される。これをフレーム間予測誤差と呼ぶ。
信号が読み出される。フレームメモリ３のアドレスはフ
レームメモリ用アドレス生成回路４により生成される。
該フレームメモリ用アドレス生成回路４は、可変長符号
化回路７からの起動により歩進し、所定の位置の参照フ
レーム信号を読出す。読み出された参照フレーム信号と
上記の符号化フレーム信号との差分は、減算回路５で計
算される。これをフレーム間予測誤差と呼ぶ。
【００１７】(３) 上記のフレーム間予測誤差は、量子
化回路６で量子化された後に、可変長符号化回路７で可
変長符号化され、平滑化メモリ８を経由した後に一定速
度で読み出され、伝送路９に送出される。平滑化メモリ
８の書込みアドレスは平滑化用メモリ書込みアドレス生
成回路１０により生成される。該書込みアドレス生成回
路１０は可変長符号化回路７から可変長符号語が送出さ
れる毎に歩進される。平滑化用メモリ読出しアドレスは
平滑化用メモリ読み出しアドレス生成回路１１により生
成される。該読み出しアドレス生成回路１１は、伝送路
９に符号語が読み出される毎に歩進される。平滑化メモ
リの読出し、叉は書込みに対応して平滑化アドレス切り
替えスイッチ１２が切り替えられ、平滑化用読出しアド
レス、または書込みアドレスが平滑化メモリ８のアドレ
ス端子に接続される。
化回路６で量子化された後に、可変長符号化回路７で可
変長符号化され、平滑化メモリ８を経由した後に一定速
度で読み出され、伝送路９に送出される。平滑化メモリ
８の書込みアドレスは平滑化用メモリ書込みアドレス生
成回路１０により生成される。該書込みアドレス生成回
路１０は可変長符号化回路７から可変長符号語が送出さ
れる毎に歩進される。平滑化用メモリ読出しアドレスは
平滑化用メモリ読み出しアドレス生成回路１１により生
成される。該読み出しアドレス生成回路１１は、伝送路
９に符号語が読み出される毎に歩進される。平滑化メモ
リの読出し、叉は書込みに対応して平滑化アドレス切り
替えスイッチ１２が切り替えられ、平滑化用読出しアド
レス、または書込みアドレスが平滑化メモリ８のアドレ
ス端子に接続される。
【００１８】(４) 上記の量子化回路６により量子化さ
れたフレーム間予測誤差は、逆量子化回路１３により逆
量子化された後に、加算回路１４により、参照フレーム
信号と加算され、フレームメモリ３に格納される。フレ
ームメモリ３に格納された信号は、次のフレームを予測
符号化する時に、参照フレーム信号として用いられる。
れたフレーム間予測誤差は、逆量子化回路１３により逆
量子化された後に、加算回路１４により、参照フレーム
信号と加算され、フレームメモリ３に格納される。フレ
ームメモリ３に格納された信号は、次のフレームを予測
符号化する時に、参照フレーム信号として用いられる。
【００１９】以上が従来の符号化装置の構成である。次
に受信側の復号化装置の従来構成を図５を用いて説明す
る。
に受信側の復号化装置の従来構成を図５を用いて説明す
る。
【００２０】(１) 伝送路９を経由して一定速度で受信
した可変長符号化信号は、平滑化メモリ２１を経由し
て、可変長復号化回路２２に読み出される。
した可変長符号化信号は、平滑化メモリ２１を経由し
て、可変長復号化回路２２に読み出される。
【００２１】(２) 可変長復号化回路２２は、該信号を
解読して予測誤差信号の量子化値を求め、逆量子化回路
２３を経由して元の予測誤差信号を得る。
解読して予測誤差信号の量子化値を求め、逆量子化回路
２３を経由して元の予測誤差信号を得る。
【００２２】(３) 該予測誤差信号は、加算回路２４に
より、フレームメモリ２５に格納された参照フレーム信
号と加算され、元のＴＶ信号に復元される。
より、フレームメモリ２５に格納された参照フレーム信
号と加算され、元のＴＶ信号に復元される。
【００２３】(４) 該ＴＶ信号は、ディジタル／アナロ
グ変換器２６によりディジタル／アナログ変換された後
に表示装置２７に表示される。上記のＴＶ信号は、フレ
ームメモリ２５に格納され、次のフレームの参照フレー
ム信号として用いられる。 (５) 上記において、平滑化メモリ２１の読み書きアド
レスは平滑化用書き込みアドレス生成回路２８と平滑化
用読み出しアドレス生成回路２９により生成され、平滑
化用アドレス切り替えスイッチ３０により切り替えられ
る。フレームメモリ２５のアドレスはフレームメモリ用
アドレス生成回路３１により生成される。
グ変換器２６によりディジタル／アナログ変換された後
に表示装置２７に表示される。上記のＴＶ信号は、フレ
ームメモリ２５に格納され、次のフレームの参照フレー
ム信号として用いられる。 (５) 上記において、平滑化メモリ２１の読み書きアド
レスは平滑化用書き込みアドレス生成回路２８と平滑化
用読み出しアドレス生成回路２９により生成され、平滑
化用アドレス切り替えスイッチ３０により切り替えられ
る。フレームメモリ２５のアドレスはフレームメモリ用
アドレス生成回路３１により生成される。
【００２４】以上説明したように、従来は符号化・復号
化装置の両方ともフレームメモリ用と平滑化用のメモリ
を別としてきた。次に本発明の特徴であるフレームメモ
リ用と平滑化用とのメモリの共用の一実施例を図３に示
す。即ち、ＬＳＩメモリの大きさを５１２×５１２と
し、フレームメモリ用の領域を３５２×２８８とする
と、図のようにその残余の例えば(５１２−２８８)×５
１２の大きさの領域を平滑化用メモリに割り当てられ
る。
化装置の両方ともフレームメモリ用と平滑化用のメモリ
を別としてきた。次に本発明の特徴であるフレームメモ
リ用と平滑化用とのメモリの共用の一実施例を図３に示
す。即ち、ＬＳＩメモリの大きさを５１２×５１２と
し、フレームメモリ用の領域を３５２×２８８とする
と、図のようにその残余の例えば(５１２−２８８)×５
１２の大きさの領域を平滑化用メモリに割り当てられ
る。
【００２５】上記のフレームメモリと平滑化用メモリの
共用を符号化装置に適用する場合を、図１を用いて説明
する。なお、図４と同一の番号を付与した回路は同等の
機能を有する。
共用を符号化装置に適用する場合を、図１を用いて説明
する。なお、図４と同一の番号を付与した回路は同等の
機能を有する。
【００２６】（１） ＬＳＩメモリ４１をフレームメモ
リとして用いる場合には、フレームメモリ用アドレス生
成回路４で生成されるアドレスと平滑化用メモリ書き込
み・読み出しアドレス生成回路１０，１１により生成さ
れるアドレスとを切り替えるアドレス切り替えスイッチ
４２を通して、フレームメモリ用アドレスをLSIメモリ
４０のアドレス端子に接続する。同時にＬＳＩメモリ書
込み信号切り替えスイッチ４３を通して、フレームメモ
リ用書込み信号をＬＳＩメモリ４０のデータ書込み端子
に接続する。
リとして用いる場合には、フレームメモリ用アドレス生
成回路４で生成されるアドレスと平滑化用メモリ書き込
み・読み出しアドレス生成回路１０，１１により生成さ
れるアドレスとを切り替えるアドレス切り替えスイッチ
４２を通して、フレームメモリ用アドレスをLSIメモリ
４０のアドレス端子に接続する。同時にＬＳＩメモリ書
込み信号切り替えスイッチ４３を通して、フレームメモ
リ用書込み信号をＬＳＩメモリ４０のデータ書込み端子
に接続する。
【００２７】(２) 可変長符号化回路７で生成された可
変長符号語は、第１の小容量メモリ４４に格納される。
第１の小容量メモリ４４における蓄積量が予め定められ
た閾値以上となった時には、小容量メモリ４４から制御
信号を可変長符号化回路７に出力し、可変長符号化の中
断を要求する。
変長符号語は、第１の小容量メモリ４４に格納される。
第１の小容量メモリ４４における蓄積量が予め定められ
た閾値以上となった時には、小容量メモリ４４から制御
信号を可変長符号化回路７に出力し、可変長符号化の中
断を要求する。
【００２８】(３) 可変長符号化回路７は、走査線単位
等の信号処理の切れ目等、処理中断が可能となった時に
上記中断要求を取り込み、第１の中断要求受け入れ信号
を送出する。これによりアドレス切り替えスイッチ４２
を切り替えて、ＬＳＩメモリ４１のアドレス端子を平滑
化用メモリ書込みアドレス生成回路１０に接続する。書
込み信号切り替えスイッチ４３により第１の小容量メモ
リ４４の出力信号をＬＳＩメモリ４１のデータ書込み端
子に接続する。
等の信号処理の切れ目等、処理中断が可能となった時に
上記中断要求を取り込み、第１の中断要求受け入れ信号
を送出する。これによりアドレス切り替えスイッチ４２
を切り替えて、ＬＳＩメモリ４１のアドレス端子を平滑
化用メモリ書込みアドレス生成回路１０に接続する。書
込み信号切り替えスイッチ４３により第１の小容量メモ
リ４４の出力信号をＬＳＩメモリ４１のデータ書込み端
子に接続する。
【００２９】(４) 上記と同時に、第２の小容量メモリ
４５から一定速度で可変長符号化信号を読出し、伝送路
９に送出する。第２の小容量メモリ４５の蓄積量が予め
定められた値以下になった時は、(２)と同じく可変長符
号化回路７に制御信号を出し、可変長符号化の中断を要
求する。
４５から一定速度で可変長符号化信号を読出し、伝送路
９に送出する。第２の小容量メモリ４５の蓄積量が予め
定められた値以下になった時は、(２)と同じく可変長符
号化回路７に制御信号を出し、可変長符号化の中断を要
求する。
【００３０】(５) (３)と同様に、可変長符号化回路７
は中断可能な時期に、上記中断要求を取り込み、第２の
中断要求受け入れ信号を送出する。これによりアドレス
切り替えスイッチ４２を切り替えてＬＳＩメモリ４１の
アドレス端子に平滑化用メモリ読出しアドレス生成回路
１１を接続する。同時に第２の小容量メモリ４５を書込
み状態とし、第２の小容量メモリ４５の書込みアドレス
を歩進する事により、ＬＳＩメモリ４１から読み込んだ
可変長符号化信号を第２の小容量メモリ４５に書き込
む。
は中断可能な時期に、上記中断要求を取り込み、第２の
中断要求受け入れ信号を送出する。これによりアドレス
切り替えスイッチ４２を切り替えてＬＳＩメモリ４１の
アドレス端子に平滑化用メモリ読出しアドレス生成回路
１１を接続する。同時に第２の小容量メモリ４５を書込
み状態とし、第２の小容量メモリ４５の書込みアドレス
を歩進する事により、ＬＳＩメモリ４１から読み込んだ
可変長符号化信号を第２の小容量メモリ４５に書き込
む。
【００３１】次に本発明を復号化装置に適用した場合を
図２を用いて詳しく述べる。図の中で、図５と同一番号
を付与したものは同等の機能を有する。
図２を用いて詳しく述べる。図の中で、図５と同一番号
を付与したものは同等の機能を有する。
【００３２】(１) ＬＳＩメモリ５１をフレームメモリ
として用いる場合には、フレームメモリ用アドレス生成
回路３１で生成されるアドレスと、平滑化用メモリ書込
み・読み出しアドレス生成回路２８，２９により生成さ
れるアドレスとを切り替えるアドレス切り替え回路５２
を通して、フレームメモリ用アドレスをＬＳＩメモリ５
１のアドレス端子に接続する。同時にＬＳＩメモリ書込
み信号切り替え回路５３により、フレームメモリ用書込
み信号をＬＳＩメモリ５１のデータ書込み端子に接続す
る。
として用いる場合には、フレームメモリ用アドレス生成
回路３１で生成されるアドレスと、平滑化用メモリ書込
み・読み出しアドレス生成回路２８，２９により生成さ
れるアドレスとを切り替えるアドレス切り替え回路５２
を通して、フレームメモリ用アドレスをＬＳＩメモリ５
１のアドレス端子に接続する。同時にＬＳＩメモリ書込
み信号切り替え回路５３により、フレームメモリ用書込
み信号をＬＳＩメモリ５１のデータ書込み端子に接続す
る。
【００３３】(２) 伝送路９から一定の速度で入力する
可変長符号化信号は、第３の小容量メモリ５４に書き込
まれる。第３の小容量メモリ５４の蓄積量が予め定めら
れた値以上になった時は、可変長復号化回路２２に制御
信号を出し、可変長復号化の中断を要求する。
可変長符号化信号は、第３の小容量メモリ５４に書き込
まれる。第３の小容量メモリ５４の蓄積量が予め定めら
れた値以上になった時は、可変長復号化回路２２に制御
信号を出し、可変長復号化の中断を要求する。
【００３４】(３) 可変長復号化回路２２は走査線処理
の切れ目等の復号化処理中断可能な時に上記中断要求を
取り込み、第３の中断要求受け入れ信号を送出する。こ
れによりアドレス切り替え回路５２を切り替えてＬＳＩ
メモリ５１のアドレス端子に平滑化メモリ用の書込みア
ドレスを接続し、書込み状態とする。さらに書込み信号
切り替え回路５３により、第３の小容量メモリ５４の出
力端子をＬＳＩメモリ５１のデータ書込み端子に接続す
る。同時に第３の小容量メモリ５４の読出しアドレスを
歩進する事により、第３の小容量メモリ５４に書き込ま
れた可変長符号化信号をＬＳＩメモリ５１に書き込む。
の切れ目等の復号化処理中断可能な時に上記中断要求を
取り込み、第３の中断要求受け入れ信号を送出する。こ
れによりアドレス切り替え回路５２を切り替えてＬＳＩ
メモリ５１のアドレス端子に平滑化メモリ用の書込みア
ドレスを接続し、書込み状態とする。さらに書込み信号
切り替え回路５３により、第３の小容量メモリ５４の出
力端子をＬＳＩメモリ５１のデータ書込み端子に接続す
る。同時に第３の小容量メモリ５４の読出しアドレスを
歩進する事により、第３の小容量メモリ５４に書き込ま
れた可変長符号化信号をＬＳＩメモリ５１に書き込む。
【００３５】(４) 可変長復号化回路２２は、第４の小
容量メモリ５５から可変長符号語を読み出す。第４の小
容量メモリ５５における蓄積量が予め定められた閾値以
下となった時には、第４の小容量メモリ５５から制御信
号を可変長復号化回路２２に出し、可変長復号化の中断
を要求する。
容量メモリ５５から可変長符号語を読み出す。第４の小
容量メモリ５５における蓄積量が予め定められた閾値以
下となった時には、第４の小容量メモリ５５から制御信
号を可変長復号化回路２２に出し、可変長復号化の中断
を要求する。
【００３６】(５) 可変長復号化回路２２は、中断可能
な時に上記の中断要求を取り込み、第４の中断要求受け
入れ信号を送出する。この第４の中断要求受け入れ信号
に対応して、アドレス切り替え回路５２により平滑化用
メモリ読出しアドレス生成回路２９がＬＳＩメモリ５１
のアドレス端子に接続される。同時に第４の小容量メモ
リ５５の書込みアドレスが歩進され、書込み状態とする
ことにより、可変長符号化信号がＬＳＩメモリ５１から
第４の小容量メモリに転送される。
な時に上記の中断要求を取り込み、第４の中断要求受け
入れ信号を送出する。この第４の中断要求受け入れ信号
に対応して、アドレス切り替え回路５２により平滑化用
メモリ読出しアドレス生成回路２９がＬＳＩメモリ５１
のアドレス端子に接続される。同時に第４の小容量メモ
リ５５の書込みアドレスが歩進され、書込み状態とする
ことにより、可変長符号化信号がＬＳＩメモリ５１から
第４の小容量メモリに転送される。
【００３７】以上説明した動作により、符号化・復号化
のいずれにおいても単一のＬＳＩメモリによりフレーム
メモリと平滑化メモリの両方の機能を実現できる。
のいずれにおいても単一のＬＳＩメモリによりフレーム
メモリと平滑化メモリの両方の機能を実現できる。
【００３８】なお、上記実施例においては、フレーム間
予測として、単純なフレーム間予測を説明したが、フレ
ーム間の動き量を検出し、それを補償した後にフレーム
間予測を行う「動き補償フレーム間予測」にも、本発明
は適用できる。
予測として、単純なフレーム間予測を説明したが、フレ
ーム間の動き量を検出し、それを補償した後にフレーム
間予測を行う「動き補償フレーム間予測」にも、本発明
は適用できる。
【００３９】また、次のような量子化方式の変形例にも
本発明は適用できる。
本発明は適用できる。
【００４０】(１) フレーム間の予測誤差を単純に量子
化する代わりに、上記予測誤差を複数個纏めてベクトル
量子化する方式。
化する代わりに、上記予測誤差を複数個纏めてベクトル
量子化する方式。
【００４１】(２) 上記予測誤差を同じく複数個纏め、
直交変換し、その直交変換結果を量子化する直交変換符
号化方式。
直交変換し、その直交変換結果を量子化する直交変換符
号化方式。
【００４２】
【発明の効果】本発明により、専用ＬＳＩと単一のＬＳ
Ｉメモリによって符号化装置や復号化装置を実現出来る
ようになる。これは画像符号化復号化装置の小型経済化
に資するので、実用上効果大である。
Ｉメモリによって符号化装置や復号化装置を実現出来る
ようになる。これは画像符号化復号化装置の小型経済化
に資するので、実用上効果大である。
【図１】本発明のフレーム間符号化装置のブロック構成
図。
図。
【図２】本発明のフレーム間復号化装置のブロック構成
図。
図。
【図３】本発明を適用した時のＬＳＩメモリ内のフレー
ムメモリ用領域と平滑化メモリ用領域との分割の一例を
示す図。
ムメモリ用領域と平滑化メモリ用領域との分割の一例を
示す図。
【図４】従来例のフレーム間符号化装置のブロック構成
図。
図。
【図５】従来例のフレーム間復号化装置のブロック構成
図。
図。
１…ＴＶカメラ、２…アナログ／ディジタル変換器、
３，２５…フレームメモリ、４，３１…フレームメモリ
用アドレス生成回路、５…減算回路、６…量子化回路、
７…可変長符号化回路、８，２１…平滑化メモリ、９…
伝送路、１０，２８…平滑化用メモリ書き込みアドレス
生成回路、１１，２９…平滑化用メモリ読み出しアドレ
ス生成回路、１２，３０，４２，４３，５２，５３…ス
イッチ、１３，２３…逆量子化回路、１４，２４…加算
回路、２２…可変長復号化回路、２６…ディジタル／ア
ナログ変換器、２７…表示装置、４１，５１…ＬＳＩメ
モリ、４４，４５，５４，５５…小容量メモリ。
３，２５…フレームメモリ、４，３１…フレームメモリ
用アドレス生成回路、５…減算回路、６…量子化回路、
７…可変長符号化回路、８，２１…平滑化メモリ、９…
伝送路、１０，２８…平滑化用メモリ書き込みアドレス
生成回路、１１，２９…平滑化用メモリ読み出しアドレ
ス生成回路、１２，３０，４２，４３，５２，５３…ス
イッチ、１３，２３…逆量子化回路、１４，２４…加算
回路、２２…可変長復号化回路、２６…ディジタル／ア
ナログ変換器、２７…表示装置、４１，５１…ＬＳＩメ
モリ、４４，４５，５４，５５…小容量メモリ。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 7/24 - 7/68 H04N 1/41 - 1/419 G06F 13/38 - 13/42
Claims (4)
- 【請求項１】フレーム間予測を用いる画像符号化装置に
おいて、フレーム間予測を実施するのに必要な画像信号
を格納するフレームメモリと可変長符号化回路で生成さ
れた符号化信号を一定速度で伝送路に送出するための平
滑化メモリとを兼ねる単一のメモリチップと、上記メモ
リチップに比べ少容量のメモリとを有し、上記メモリチ
ップへのフレームメモリとしての読み書きを禁止した後
に平滑化メモリとしての読み書きを行い、上記平滑化メ
モリとしての読み書きは上記少容量のメモリを経由して
行うことを特徴とすることを特徴とする画像符号化装
置。 - 【請求項２】フレーム間予測符号化信号を復号化するの
に必要な画像信号を格納するフレームメモリと伝送路か
ら一定の速度で受信した符号化信号を可変長復号化回路
で不等速な速度で読み出しを行わせるための平滑化メモ
リとを兼ねる単一のメモリチップと、上記メモリチップ
に比べ少容量のメモリとを有し、上記メモリチップへの
フレームメモリとしての読み書きを禁止した後に平滑化
メモリとしての読み書きを行い、上記平滑化メモリとし
ての読み書きは、上記少容量のメモリを経由して行うこ
とを特徴とすることを特徴とする画像復号化装置。 - 【請求項３】 フレームメモリ用アドレス生成回路と、平
滑化用書き込みアドレス生成回路と、平滑化用読み出し
アドレス生成回路と、前記各々のアドレス生成回路によ
り発生されるアドレスを切り替えるアドレス切り替え回
路と、フレームメモリ書込み信号と平滑化メモリ書込み
信号を切り替える書込み信号切り替え回路と、フレーム
メモリと平滑化メモリからの読出し信号を各々取り込む
読出し信号保持回路と、可変長符号化した信号を平滑化
メモリへ書き込む前に該信号を格納する第１のメモリ
と、平滑化メモリから読出した信号を伝送路に送出する
前に格納する第２のメモリ、前記第1、第2のメモリの信
号の蓄積量に従ってフレームメモリへの読み書きを禁止
し、禁止状態になった後に前記第1または第2のメモリと
平滑化メモリとの間の信号の読み書きを行うメモリ制御
回路、とを有することを特徴とする画像符号化装置。 - 【請求項４】 フレームメモリ用アドレス生成回路と、平
滑化用書き込みアドレス生成回路と、平滑化用読み出し
アドレス生成回路と、前記各々のアドレス生成回路によ
り発生されるアドレスを切り替えるアドレス切り替え回
路と、フレームメモリ書込み信号と平滑化メモリ書込み
信号を切り替える書込み信号切り替え回路と、フレーム
メモリと平滑化メモリからの読出し信号を各々取り込む
読出し信号保持回路と、伝送路から受信した可変長符号
化信号を平滑化メモリへ書き込む前に該信号を格納する
第１のメモリと、平滑化メモリから読出した信号可変長
復号化する前に格納する第２のメモリと、前記第1また
は第2のメモリの信号の蓄積量に従ってフレームメモリ
への読み書きを禁止し、禁止状態になった後に前記第1
または第2のメモリと平滑化メモリとの間の信号の読み
書きを行うメモリ制御回路、とを有することを特徴とす
る画像復号化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9549691A JP3200864B2 (ja) | 1991-04-25 | 1991-04-25 | フレーム間予測符号化復号化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9549691A JP3200864B2 (ja) | 1991-04-25 | 1991-04-25 | フレーム間予測符号化復号化装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000327002A Division JP3456201B2 (ja) | 2000-10-20 | 2000-10-20 | フレーム間予測符号化復号化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04326281A JPH04326281A (ja) | 1992-11-16 |
| JP3200864B2 true JP3200864B2 (ja) | 2001-08-20 |
Family
ID=14139211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9549691A Expired - Lifetime JP3200864B2 (ja) | 1991-04-25 | 1991-04-25 | フレーム間予測符号化復号化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3200864B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08214300A (ja) * | 1994-11-30 | 1996-08-20 | Sanyo Electric Co Ltd | デコーダおよびｍｐｅｇビデオデコーダ |
| WO2000054509A1 (fr) * | 1999-03-08 | 2000-09-14 | Sony Corporation | Dispositif et procede de traitement de signaux numeriques et support associe |
-
1991
- 1991-04-25 JP JP9549691A patent/JP3200864B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04326281A (ja) | 1992-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4138056B2 (ja) | マルチスタンダード脱圧縮及び／又は圧縮装置 | |
| US6668019B1 (en) | Reducing the memory required for decompression by storing compressed information using DCT based techniques | |
| US5841475A (en) | Image decoding with dedicated bidirectional picture storage and reduced memory requirements | |
| US5333137A (en) | Coding system having data controlling mechanism activated when error is detected | |
| KR0157071B1 (ko) | 동화상 디코딩 시스템 | |
| JP2000050263A (ja) | 画像符号化並びに復号化装置及びこれを用いた撮像装置 | |
| US7720144B2 (en) | Signal processing apparatus | |
| JP3200864B2 (ja) | フレーム間予測符号化復号化装置 | |
| US20040109679A1 (en) | Method and apparatus for writing data by calculating addresses, and digital camera utilizing the same | |
| JPH0828820B2 (ja) | 画像データ符号化回路 | |
| US5903672A (en) | Method and apparatus for conversion of access of prediction macroblock data for motion picture | |
| US6097843A (en) | Compression encoding apparatus, encoding method, decoding apparatus, and decoding method | |
| US6937768B2 (en) | Apparatus and method for encoding/decoding image frame | |
| JP3456201B2 (ja) | フレーム間予測符号化復号化装置 | |
| JPH0898181A (ja) | 画像変換方法及び装置 | |
| JP2776284B2 (ja) | 画像符号化装置 | |
| JPH0730903A (ja) | 画像処理用メモリ集積回路 | |
| JPS5915438B2 (ja) | フレ−ム間符号化処理方式 | |
| JP3348776B2 (ja) | 動画像符号化装置及びその方法 | |
| US5805826A (en) | Method for transmitting compressed video data and apparatus for performing the same | |
| JP2864761B2 (ja) | 動き補償フレーム間予測符号化装置 | |
| US6636639B1 (en) | Image recording apparatus, image recording method and storage medium | |
| JP2942738B2 (ja) | データ復号ｉｃ | |
| JPH10304373A (ja) | 動画像復号方法及び動画像復号装置 | |
| JPH0865646A (ja) | 動画像音声伝送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080622 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090622 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |