JP3221297B2 - 入力信号レベル調整回路 - Google Patents
入力信号レベル調整回路Info
- Publication number
- JP3221297B2 JP3221297B2 JP26048095A JP26048095A JP3221297B2 JP 3221297 B2 JP3221297 B2 JP 3221297B2 JP 26048095 A JP26048095 A JP 26048095A JP 26048095 A JP26048095 A JP 26048095A JP 3221297 B2 JP3221297 B2 JP 3221297B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- output
- capacitor
- resistor
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Attenuators (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、マイク信号等の入
力信号のレベルによる出力レベルを調整する入力信号レ
ベル調整回路に関する。
力信号のレベルによる出力レベルを調整する入力信号レ
ベル調整回路に関する。
【０００２】
【従来の技術】マイク録音等で入力されるマイク信号を
増幅する際に、入力信号がオーバレベルのときに入力波
形がクリップしないようにリミッタ回路が付加されてい
る。この場合、リミッタオフ時に信号歪を除去する必要
がある。
増幅する際に、入力信号がオーバレベルのときに入力波
形がクリップしないようにリミッタ回路が付加されてい
る。この場合、リミッタオフ時に信号歪を除去する必要
がある。
【０００３】ここで、図４に、従来の入力信号レベル調
整回路の回路図を示す。図４に示す入力信号レベル調整
回路１１は、信号が入力される入力端子１２よりコンデ
ンサＣ1 ，抵抗Ｒ2 ，コンデンサＣ2 を介してアンプ１
３の非反転入力端に接続され、コンデンサＣ1 と抵抗Ｒ
1 の接続点に、電源＋ＶD を抵抗Ｒ2 ，Ｒ3 で分圧させ
た電圧が抵抗Ｒ4 を介して印加されるように接続され
る。また、抵抗Ｒ1 とコンデンサＣ2 の接続点にはＦＥ
Ｔ（電界効果トランジスタ）型のトランジスタＱ 1 のド
レインが接続され、ソースはコンデンサＣ3 を介して接
地される。このトランジスタＱ1 がリミッタ回路を構成
する。
整回路の回路図を示す。図４に示す入力信号レベル調整
回路１１は、信号が入力される入力端子１２よりコンデ
ンサＣ1 ，抵抗Ｒ2 ，コンデンサＣ2 を介してアンプ１
３の非反転入力端に接続され、コンデンサＣ1 と抵抗Ｒ
1 の接続点に、電源＋ＶD を抵抗Ｒ2 ，Ｒ3 で分圧させ
た電圧が抵抗Ｒ4 を介して印加されるように接続され
る。また、抵抗Ｒ1 とコンデンサＣ2 の接続点にはＦＥ
Ｔ（電界効果トランジスタ）型のトランジスタＱ 1 のド
レインが接続され、ソースはコンデンサＣ3 を介して接
地される。このトランジスタＱ1 がリミッタ回路を構成
する。
【０００４】アンプ１３の非反転入力端は抵抗Ｒ5 を介
して接地され、反転入力端は抵抗Ｒ 6 を介して接地され
る。このアンプ１３の出力端は、出力端子１４に接続さ
れると共に、抵抗Ｒ7 を介して反転入力端に接続され
る。また、アンプ１３からの出力が抵抗Ｒ8 ，コンデン
サＣ3 ，順方向のダイオードＤ1 ，抵抗Ｒ9 を介してト
ランジスタＱ1 のゲートをバイアスするように接続さ
れ、該ダイオードＤ1 のアノードが抵抗Ｒ10を介して接
地されると共に、カソードが抵抗Ｒ11及びコンデンサＣ
4 の並列回路を介して接地される。
して接地され、反転入力端は抵抗Ｒ 6 を介して接地され
る。このアンプ１３の出力端は、出力端子１４に接続さ
れると共に、抵抗Ｒ7 を介して反転入力端に接続され
る。また、アンプ１３からの出力が抵抗Ｒ8 ，コンデン
サＣ3 ，順方向のダイオードＤ1 ，抵抗Ｒ9 を介してト
ランジスタＱ1 のゲートをバイアスするように接続さ
れ、該ダイオードＤ1 のアノードが抵抗Ｒ10を介して接
地されると共に、カソードが抵抗Ｒ11及びコンデンサＣ
4 の並列回路を介して接地される。
【０００５】トランジスタＱ1 のゲートは、抵抗Ｒ1 と
コンデンサＣ2 の接続点に可変抵抗ＶＲ，コンデンサＣ
5 を介して接続されると共に、順方向のダイオードＤ2
を介してリミッタスイッチＳ1 のコモン端子に接続され
る。このリミッタスイッチＳ 1 のＯＮ端子は開放され、
ＯＦＦ端子は−ＶD 電源に接続される。なお、リミッタ
スイッチＳ1 のコモン端子には他チャンネルから順方向
のダイオードＤ3 を介して接続される。
コンデンサＣ2 の接続点に可変抵抗ＶＲ，コンデンサＣ
5 を介して接続されると共に、順方向のダイオードＤ2
を介してリミッタスイッチＳ1 のコモン端子に接続され
る。このリミッタスイッチＳ 1 のＯＮ端子は開放され、
ＯＦＦ端子は−ＶD 電源に接続される。なお、リミッタ
スイッチＳ1 のコモン端子には他チャンネルから順方向
のダイオードＤ3 を介して接続される。
【０００６】そこで、図５に、図４の入出力レベルの説
明図を示す。上記図４に示す入力信号レベル調整回路１
１は、リミッタスイッチＳ１ がオン状態であり、抵抗
Ｒ８と抵抗Ｒ１０の抵抗値の関係がＲ ８ ≪Ｒ １０ とする
と、アンプ１３の出力のピーク値が抵抗Ｒ２，Ｒ３の分
圧電圧値Ｖｒｅｆ（基準電圧値）とトランジスタＱ１の
ピンチオフ電圧ＶＰの差（Ｖｒｅｆ−ＶＰ）より大にな
ったときにトランジスタＱ１が動作開始し、入力端子１
２に高いレベルの信号が入力されても、図５の破線で示
すようにアンプ１３の出力は該入力レベルに比例せずに
抵抗Ｒ１とトランジスタＱ１によるアッテネーションに
より圧縮されたレベルが出力される。
明図を示す。上記図４に示す入力信号レベル調整回路１
１は、リミッタスイッチＳ１ がオン状態であり、抵抗
Ｒ８と抵抗Ｒ１０の抵抗値の関係がＲ ８ ≪Ｒ １０ とする
と、アンプ１３の出力のピーク値が抵抗Ｒ２，Ｒ３の分
圧電圧値Ｖｒｅｆ（基準電圧値）とトランジスタＱ１の
ピンチオフ電圧ＶＰの差（Ｖｒｅｆ−ＶＰ）より大にな
ったときにトランジスタＱ１が動作開始し、入力端子１
２に高いレベルの信号が入力されても、図５の破線で示
すようにアンプ１３の出力は該入力レベルに比例せずに
抵抗Ｒ１とトランジスタＱ１によるアッテネーションに
より圧縮されたレベルが出力される。
【０００７】ここで、図６及び図７に、図４のリミッタ
回路による入出力特性の波形図を示す。図４に示す基準
電圧をＶｒｅｆ，トランジスタＱ１のピンチオフ電圧を
ＶＰ（＝Ｖｒｅｆ＋ΔＶＰ（ΔＶＰ＜０）），アンプ１
３の出力のピーク値をＶＧ０（接地電位を０Ｖとしたと
きのトランジスタＱ１のゲート電圧であり、Ｖｒｅｆ＞
ＶＧ０）とすると、図６（Ａ）に示すＶＧ０−ＩＤ特性
によりトランジスタＱ１は抵抗Ｒ １ とともに入力信号に
対する減衰器として作用し、ＶＰ＜ＶＧ０においてＶ
Ｇ０の減少につれて抵抗値が増加してＶＰ≧ＶＧ０のと
きにトランジスタＱ１がオフ状態となる。
回路による入出力特性の波形図を示す。図４に示す基準
電圧をＶｒｅｆ，トランジスタＱ１のピンチオフ電圧を
ＶＰ（＝Ｖｒｅｆ＋ΔＶＰ（ΔＶＰ＜０）），アンプ１
３の出力のピーク値をＶＧ０（接地電位を０Ｖとしたと
きのトランジスタＱ１のゲート電圧であり、Ｖｒｅｆ＞
ＶＧ０）とすると、図６（Ａ）に示すＶＧ０−ＩＤ特性
によりトランジスタＱ１は抵抗Ｒ １ とともに入力信号に
対する減衰器として作用し、ＶＰ＜ＶＧ０においてＶ
Ｇ０の減少につれて抵抗値が増加してＶＰ≧ＶＧ０のと
きにトランジスタＱ１がオフ状態となる。
【０００８】この場合、抵抗Ｒ8 ，Ｒ11がそれぞれコン
デンサＣ4 の充放電の時定数を定めるもので、ダイオー
ドＤ1 及びコンデンサＣ4 が図６（Ｂ）に示すように入
力信号の＋側半波のみピーク検出を行うものである。な
お、可変抵抗ＶＲとコンデンサＣ5 はリミッタ動作（ト
ランジスタＱ1 をオン状態にさせる動作）時における歪
みを改善するためのものである。
デンサＣ4 の充放電の時定数を定めるもので、ダイオー
ドＤ1 及びコンデンサＣ4 が図６（Ｂ）に示すように入
力信号の＋側半波のみピーク検出を行うものである。な
お、可変抵抗ＶＲとコンデンサＣ5 はリミッタ動作（ト
ランジスタＱ1 をオン状態にさせる動作）時における歪
みを改善するためのものである。
【０００９】すなわち、図７（Ａ）に示すように、基準
電圧Ｖref を０Ｖとし、ゲート電圧をＶGS（＝ＶG0−Ｖ
ref ）としたときに、入力端子１２から交流入力信号Ｖ
S が入力されると、基準電圧Ｖref がアンプ１３の出力
電圧Ｖ0 と交流入力信号ＶSとの和になることから、こ
れに応じてトランジスタＱ1 のゲート電圧ＶGSが動作点
Ａを中心に±方向に振幅し、これによりドレイン電流Ｉ
D においても動作点Ａを中心に±方向に振幅された値と
なる。従って、図７（Ａ），図６（Ａ）の特性図の非線
形性により＋側の振幅ａ1 に比べて−側の振幅ａ2 が圧
縮された状態となって出力波形の対称性が悪化する。
電圧Ｖref を０Ｖとし、ゲート電圧をＶGS（＝ＶG0−Ｖ
ref ）としたときに、入力端子１２から交流入力信号Ｖ
S が入力されると、基準電圧Ｖref がアンプ１３の出力
電圧Ｖ0 と交流入力信号ＶSとの和になることから、こ
れに応じてトランジスタＱ1 のゲート電圧ＶGSが動作点
Ａを中心に±方向に振幅し、これによりドレイン電流Ｉ
D においても動作点Ａを中心に±方向に振幅された値と
なる。従って、図７（Ａ），図６（Ａ）の特性図の非線
形性により＋側の振幅ａ1 に比べて−側の振幅ａ2 が圧
縮された状態となって出力波形の対称性が悪化する。
【００１０】そこで、可変抵抗ＶＲ及びコンデンサＣ５
によりトランジスタＱ１ に交流入力信号ＶＳの変化に応
じて動作点を変化させるようなバイアスを印加すること
により、図７（Ｂ）に示すように＋側と−側の振幅ａ１
を同じくさせることができ、出力波形の対称性を改善さ
せるものである。
によりトランジスタＱ１ に交流入力信号ＶＳの変化に応
じて動作点を変化させるようなバイアスを印加すること
により、図７（Ｂ）に示すように＋側と−側の振幅ａ１
を同じくさせることができ、出力波形の対称性を改善さ
せるものである。
【００１１】
【発明が解決しようとする課題】しかし、リミッタスイ
ッチＳ１がオフ状態のときにはトランジスタＱ１はオフ
状態となるが、コンデンサＣ４でのリップル（図６
（Ｂ））が抵抗Ｒ９を介してコンデンサＣ５及び可変抵
抗ＶＲに加えられてアンプ１３の入力側に戻ることにな
り、これが歪みの原因となる。しかしながら、リカバリ
タイム等との兼ね合いからリップルを零にすることが困
難である。また、入力信号のレベルが高いと可変抵抗Ｖ
Ｒ，コンデンサＣ５，ダイオードＤ２及びスイッチＳ１
を介して−ＶＤ電源に一部が流れることになり、これも
また歪みの原因となる。
ッチＳ１がオフ状態のときにはトランジスタＱ１はオフ
状態となるが、コンデンサＣ４でのリップル（図６
（Ｂ））が抵抗Ｒ９を介してコンデンサＣ５及び可変抵
抗ＶＲに加えられてアンプ１３の入力側に戻ることにな
り、これが歪みの原因となる。しかしながら、リカバリ
タイム等との兼ね合いからリップルを零にすることが困
難である。また、入力信号のレベルが高いと可変抵抗Ｖ
Ｒ，コンデンサＣ５，ダイオードＤ２及びスイッチＳ１
を介して−ＶＤ電源に一部が流れることになり、これも
また歪みの原因となる。
【００１２】この歪みはダイオードＤ2 を省略（短絡状
態）することで発生を防止することができるが、単一の
リミッタスイッチＳ1 で多チャンネルのリミッタ動作を
させる場合にはダイオードＤ2 （Ｄ3 ）が必要となる。
また、上記歪みは、抵抗値等の定数の選定である程度軽
減できるが、アタックタイムやリカバリタイム等の設計
に制約があって設計上困難であると共に、デジタルオー
ディオ等のように本来歪みの小なものでは多少の歪みが
表面化し易いという問題がある。
態）することで発生を防止することができるが、単一の
リミッタスイッチＳ1 で多チャンネルのリミッタ動作を
させる場合にはダイオードＤ2 （Ｄ3 ）が必要となる。
また、上記歪みは、抵抗値等の定数の選定である程度軽
減できるが、アタックタイムやリカバリタイム等の設計
に制約があって設計上困難であると共に、デジタルオー
ディオ等のように本来歪みの小なものでは多少の歪みが
表面化し易いという問題がある。
【００１３】そこで、本発明は上記課題に鑑みなされた
もので、簡易に出力信号の歪みを低減する入力信号レベ
ル調整回路を提供することを目的とする。
もので、簡易に出力信号の歪みを低減する入力信号レベ
ル調整回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】上記課題を解決するため
に、請求項１では、入力信号を増幅する増幅手段と、該
入力信号のピーク値を検出して保持するピークホールド
手段と、該ピークホールド手段からのピーク値を制御信
号として動作し、該入力信号のレベルを減衰させるスイ
ッチング手段と、該増幅手段からの出力信号に基づいて
該スイッチング手段をバイアスするバイアス手段と、を
有して入力信号レベル調整回路が構成される。
に、請求項１では、入力信号を増幅する増幅手段と、該
入力信号のピーク値を検出して保持するピークホールド
手段と、該ピークホールド手段からのピーク値を制御信
号として動作し、該入力信号のレベルを減衰させるスイ
ッチング手段と、該増幅手段からの出力信号に基づいて
該スイッチング手段をバイアスするバイアス手段と、を
有して入力信号レベル調整回路が構成される。
【００１５】請求項２では、請求項１記載のバイアス手
段は、前記増幅手段の利得に応じてバイアス値を可変自
在とする。上述のように請求項１の発明では、入力信号
のピーク値に基づいて該入力信号のレベルを減衰させる
スイッチング手段に増幅手段からの出力信号に基づいて
バイアス手段よりバイアスさせる。これにより、ピーク
ホールド手段で生じるリップルを増幅手段に入力させな
いことから、簡易に増幅手段からの出力信号の歪みを低
減させることが可能となる。
段は、前記増幅手段の利得に応じてバイアス値を可変自
在とする。上述のように請求項１の発明では、入力信号
のピーク値に基づいて該入力信号のレベルを減衰させる
スイッチング手段に増幅手段からの出力信号に基づいて
バイアス手段よりバイアスさせる。これにより、ピーク
ホールド手段で生じるリップルを増幅手段に入力させな
いことから、簡易に増幅手段からの出力信号の歪みを低
減させることが可能となる。
【００１６】請求項２の発明では、バイアス手段による
スイッチング手段へのバイアスを増幅手段の利得に応じ
て可変自在に設定する。これにより、増幅手段の利得に
応じて確実に入力信号のレベル調整が可能となって、簡
易に出力信号の歪みを低減させることが可能となる。
スイッチング手段へのバイアスを増幅手段の利得に応じ
て可変自在に設定する。これにより、増幅手段の利得に
応じて確実に入力信号のレベル調整が可能となって、簡
易に出力信号の歪みを低減させることが可能となる。
【００１７】
【発明の実施の形態】図１に、本発明の一実施例の回路
図を示す。図１は本発明における入力信号レベル調整回
路２１を示したもので、図４と同一構成部分には同一の
符号を付す。図１の入力信号レベル調整回路２１は、信
号が入力される入力端子１２よりコンデンサＣ1 ，抵抗
Ｒ2 ，コンデンサＣ2 を介して増幅手段であるアンプ１
３の非反転入力端に接続され、コンデンサＣ1 と抵抗Ｒ
1 の接続点に、電源＋ＶD を抵抗Ｒ2 ，Ｒ3 で分圧させ
た電圧が抵抗Ｒ4 を介して印加されるように接続され
る。
図を示す。図１は本発明における入力信号レベル調整回
路２１を示したもので、図４と同一構成部分には同一の
符号を付す。図１の入力信号レベル調整回路２１は、信
号が入力される入力端子１２よりコンデンサＣ1 ，抵抗
Ｒ2 ，コンデンサＣ2 を介して増幅手段であるアンプ１
３の非反転入力端に接続され、コンデンサＣ1 と抵抗Ｒ
1 の接続点に、電源＋ＶD を抵抗Ｒ2 ，Ｒ3 で分圧させ
た電圧が抵抗Ｒ4 を介して印加されるように接続され
る。
【００１８】また、抵抗Ｒ1 とコンデンサＣ2 の接続点
にはスイッチング手段であるＦＥＴ（電界効果トランジ
スタ）型のトランジスタＱ1 のドレインが接続され、ソ
ースはコンデンサＣ3 を介して接地される。このトラン
ジスタＱ1 がリミッタ回路を構成する。
にはスイッチング手段であるＦＥＴ（電界効果トランジ
スタ）型のトランジスタＱ1 のドレインが接続され、ソ
ースはコンデンサＣ3 を介して接地される。このトラン
ジスタＱ1 がリミッタ回路を構成する。
【００１９】アンプ１３の非反転入力端は抵抗Ｒ5 を介
して接地され、反転入力端は抵抗Ｒ 6 を介して接地され
る。このアンプ１３の出力端は、出力端子１４に接続さ
れると共に、抵抗Ｒ7 を介して反転入力端に接続され
る。また、アンプ１３からの出力がピークホールド手段
を構成する抵抗Ｒ8 ，コンデンサＣ3 ，順方向のダイオ
ードＤ1 ，抵抗Ｒ9 を介してトランジスタＱ1 のゲート
をバイアスするように接続され、該ダイオードＤ1 のア
ノードが抵抗Ｒ10を介して接地されると共に、カソード
が抵抗Ｒ11及びコンデンサＣ4 の並列回路を介して接地
される。
して接地され、反転入力端は抵抗Ｒ 6 を介して接地され
る。このアンプ１３の出力端は、出力端子１４に接続さ
れると共に、抵抗Ｒ7 を介して反転入力端に接続され
る。また、アンプ１３からの出力がピークホールド手段
を構成する抵抗Ｒ8 ，コンデンサＣ3 ，順方向のダイオ
ードＤ1 ，抵抗Ｒ9 を介してトランジスタＱ1 のゲート
をバイアスするように接続され、該ダイオードＤ1 のア
ノードが抵抗Ｒ10を介して接地されると共に、カソード
が抵抗Ｒ11及びコンデンサＣ4 の並列回路を介して接地
される。
【００２０】さらに、アンプ１３からの出力がバイアス
手段を構成する可変抵抗ＶＲ，コンデンサＣ５を介して
トランジスタＱ１のゲートをバイアスするように接続さ
れると共に、順方向のダイオードＤ２を介してリミッタ
スイッチＳ１のコモン端子に接続される。このリミッタ
スイッチＳ１のＯＮ端子は開放され、ＯＦＦ端子は−Ｖ
Ｄ電源に接続される。なお、リミッタスイッチＳ１のコ
モン端子には他チャンネルから順方向のダイオードＤ３
を介して接続される。
手段を構成する可変抵抗ＶＲ，コンデンサＣ５を介して
トランジスタＱ１のゲートをバイアスするように接続さ
れると共に、順方向のダイオードＤ２を介してリミッタ
スイッチＳ１のコモン端子に接続される。このリミッタ
スイッチＳ１のＯＮ端子は開放され、ＯＦＦ端子は−Ｖ
Ｄ電源に接続される。なお、リミッタスイッチＳ１のコ
モン端子には他チャンネルから順方向のダイオードＤ３
を介して接続される。
【００２１】このような入力信号レベル調整回路２１に
おいて、前提として、前述のように抵抗Ｒ８，Ｒ１０が
Ｒ ８ ≪Ｒ １０ の関係であり、リミッタスイッチＳ１がオ
ン状態のときにはトランジスタＱ１によるリミッタ動作
が可能な状態である。そこで、入力端子１２に高いレベ
ルの信号が入力されて抵抗Ｒ２，Ｒ３による基準電圧Ｖ
ｒｅｆと該トランジスタＱ１のピンチオフ電圧ＶＰの差
がアンプ１３の出力のピーク値より小になったときに当
該トランジスタＱ１が動作し、入力信号のレベルを減衰
させる。
おいて、前提として、前述のように抵抗Ｒ８，Ｒ１０が
Ｒ ８ ≪Ｒ １０ の関係であり、リミッタスイッチＳ１がオ
ン状態のときにはトランジスタＱ１によるリミッタ動作
が可能な状態である。そこで、入力端子１２に高いレベ
ルの信号が入力されて抵抗Ｒ２，Ｒ３による基準電圧Ｖ
ｒｅｆと該トランジスタＱ１のピンチオフ電圧ＶＰの差
がアンプ１３の出力のピーク値より小になったときに当
該トランジスタＱ１が動作し、入力信号のレベルを減衰
させる。
【００２２】すなわち、アンプ１３の出力信号はコンデ
ンサＣ4 （抵抗Ｒ8 ，Ｒ11）でダイオードＤ1 による＋
側の半波分のピーク値をホールドして、それがトランジ
スタＱ1 のゲートをバイアスするときに、上記基準電圧
Ｖref とピンチオフ電圧ＶPとの差が該ピークホールド
値より小のときにトランジスタＱ1 による減衰を行うこ
とにより、アンプ１３からの出力信号のレベルを圧縮さ
せる。
ンサＣ4 （抵抗Ｒ8 ，Ｒ11）でダイオードＤ1 による＋
側の半波分のピーク値をホールドして、それがトランジ
スタＱ1 のゲートをバイアスするときに、上記基準電圧
Ｖref とピンチオフ電圧ＶPとの差が該ピークホールド
値より小のときにトランジスタＱ1 による減衰を行うこ
とにより、アンプ１３からの出力信号のレベルを圧縮さ
せる。
【００２３】この場合、トランジスタＱ１のゲートへの
バイアスの基準レベルの振幅（動作点のばらつき）を、
可変抵抗ＶＲ（固定抵抗でもよい）、及びコンデンサＣ
５によりバイアスさせることで調整し、＋側と−側の出
力波形の対称性を最小にすることができる。この意味で
抵抗Ｒ９を可変抵抗としても同様である。上記バイアス
はアンプ１３の出力側より供給しているが、該アンプ１
３をオペアンプで構成することで出力インピーダンスを
低くすることができ、上記出力波形の歪みを無視できる
程度に小さくすることができる。このとき、アンプ１３
のゲインに応じてバイアスによる値を調整する必要があ
り、例えばゲインが１以上の場合にコンデンサＣ５の容
量、可変抵抗ＶＲによる抵抗値を調整することで、上述
のように出力波形の歪みを無視できる程度に小として低
減することができるものである。
バイアスの基準レベルの振幅（動作点のばらつき）を、
可変抵抗ＶＲ（固定抵抗でもよい）、及びコンデンサＣ
５によりバイアスさせることで調整し、＋側と−側の出
力波形の対称性を最小にすることができる。この意味で
抵抗Ｒ９を可変抵抗としても同様である。上記バイアス
はアンプ１３の出力側より供給しているが、該アンプ１
３をオペアンプで構成することで出力インピーダンスを
低くすることができ、上記出力波形の歪みを無視できる
程度に小さくすることができる。このとき、アンプ１３
のゲインに応じてバイアスによる値を調整する必要があ
り、例えばゲインが１以上の場合にコンデンサＣ５の容
量、可変抵抗ＶＲによる抵抗値を調整することで、上述
のように出力波形の歪みを無視できる程度に小として低
減することができるものである。
【００２４】一方、リミッタスイッチＳ１がオフ状態の
ときには、トランジスタＱ１のゲートはダイオードＤ２
を介して−ＶＤ電源でバイアスされた状態となって当該
トランジスタＱ１は常にオフ状態となり、入力信号に対
する減衰動作は行われない。このとき、ゲートへのバイ
アスをアンプ１３の出力側より可変抵抗ＶＲ，コンデン
サＣ ５ を通じて得ていることから、アンプ１３の出力に
よるコンデンサＣ ４ でのリップルは当該アンプ１３の入
力側には供給されず、出力波形のリップルを防止するこ
とができる。
ときには、トランジスタＱ１のゲートはダイオードＤ２
を介して−ＶＤ電源でバイアスされた状態となって当該
トランジスタＱ１は常にオフ状態となり、入力信号に対
する減衰動作は行われない。このとき、ゲートへのバイ
アスをアンプ１３の出力側より可変抵抗ＶＲ，コンデン
サＣ ５ を通じて得ていることから、アンプ１３の出力に
よるコンデンサＣ ４ でのリップルは当該アンプ１３の入
力側には供給されず、出力波形のリップルを防止するこ
とができる。
【００２５】また、レベルの高い入力信号が入力されて
も、アンプ１３の出力インピーダンスが低いことから、
一部が−ＶＤ電源に流れることはなく、歪み発生を防止
することができ、全体的に歪みを低減することができ
る。このように、バイアスのための抵抗（ＶＲ）及びコ
ンデンサ（Ｃ５）をアンプ１３の出力側より供給させる
という単に配線を変更するだけで容易かつコストを必要
とせずに出力波形の歪みを軽減させることができるもの
である。
も、アンプ１３の出力インピーダンスが低いことから、
一部が−ＶＤ電源に流れることはなく、歪み発生を防止
することができ、全体的に歪みを低減することができ
る。このように、バイアスのための抵抗（ＶＲ）及びコ
ンデンサ（Ｃ５）をアンプ１３の出力側より供給させる
という単に配線を変更するだけで容易かつコストを必要
とせずに出力波形の歪みを軽減させることができるもの
である。
【００２６】ここで、図２に、図１の適用されるアンプ
入力回路の回路図を示す。なお、図１に対応する構成部
分には同一の符号を付してある。図２に示すアンプ入力
回路３１は、例えばデジタルオーディオ機器におけるマ
イク録音等の入力信号が供給される回路であって、バラ
ンス出力（例えば次段のＡ／Ｄコンバータを介してバラ
ンスアンプに接続される）のものである。
入力回路の回路図を示す。なお、図１に対応する構成部
分には同一の符号を付してある。図２に示すアンプ入力
回路３１は、例えばデジタルオーディオ機器におけるマ
イク録音等の入力信号が供給される回路であって、バラ
ンス出力（例えば次段のＡ／Ｄコンバータを介してバラ
ンスアンプに接続される）のものである。
【００２７】図２において、入力端子１２（一方はＧＮ
Ｄ）がコンデンサＣ1 ，抵抗Ｒ1 ，コンデンサＣ2 を介
してアンプ１３ａの非反転入力端に接続される。一方、
＋Ｖ D （例えば＋５Ｖ）から抵抗Ｒ20を介して抵抗Ｒ21
と可変抵抗Ｒ22（Ｒ2 に相当）及び抵抗Ｒ3 による分圧
電圧（基準電圧）が抵抗Ｒ41，Ｒ42（抵抗Ｒ4 に相当）
を介して入力信号に加えられるように上記抵抗Ｒ1 とコ
ンデンサＣ2 の接続点に接続される。また、この接続点
にはトランジスタＱ1 のドレインが接続され、該トラン
ジスタＱ1 のソースは接地（ＧＮＤ）される。なお、抵
抗Ｒ41，Ｒ42の接続点はコンデンサＣ3 を介して接地さ
れる。
Ｄ）がコンデンサＣ1 ，抵抗Ｒ1 ，コンデンサＣ2 を介
してアンプ１３ａの非反転入力端に接続される。一方、
＋Ｖ D （例えば＋５Ｖ）から抵抗Ｒ20を介して抵抗Ｒ21
と可変抵抗Ｒ22（Ｒ2 に相当）及び抵抗Ｒ3 による分圧
電圧（基準電圧）が抵抗Ｒ41，Ｒ42（抵抗Ｒ4 に相当）
を介して入力信号に加えられるように上記抵抗Ｒ1 とコ
ンデンサＣ2 の接続点に接続される。また、この接続点
にはトランジスタＱ1 のドレインが接続され、該トラン
ジスタＱ1 のソースは接地（ＧＮＤ）される。なお、抵
抗Ｒ41，Ｒ42の接続点はコンデンサＣ3 を介して接地さ
れる。
【００２８】アンプ１３ａの出力端からは抵抗Ｒ７及び
コンデンサＣ１１の並列回路を介して反転入力端に接続
されると共に、抵抗Ｒ６及びコンデンサＣ１２を介して
接地される。また、アンプ１３ａの出力端は、コンデン
サＣ３ａ及び抵抗Ｒ１０ａを介して接地されると共に、
抵抗Ｒ１００を介してアンプ１３ｂの反転入力端に接続
され、さらにコンデンサＣＢを介して他方の出力端子
（出力Ｂ）１４Ｂに接続される。また、アンプ１３ａの
出力端はコンデンサＣ５及び抵抗ＲＶＲ（図１の可変抵
抗ＶＲに相当するものであり、従って可変抵抗でもよ
い）を介してトランジスタＱ１のゲートにバイアスする
ように接続される。
コンデンサＣ１１の並列回路を介して反転入力端に接続
されると共に、抵抗Ｒ６及びコンデンサＣ１２を介して
接地される。また、アンプ１３ａの出力端は、コンデン
サＣ３ａ及び抵抗Ｒ１０ａを介して接地されると共に、
抵抗Ｒ１００を介してアンプ１３ｂの反転入力端に接続
され、さらにコンデンサＣＢを介して他方の出力端子
（出力Ｂ）１４Ｂに接続される。また、アンプ１３ａの
出力端はコンデンサＣ５及び抵抗ＲＶＲ（図１の可変抵
抗ＶＲに相当するものであり、従って可変抵抗でもよ
い）を介してトランジスタＱ１のゲートにバイアスする
ように接続される。
【００２９】アンプ１３ｂの非反転端子は、＋ＶD 電源
から抵抗Ｒ20を介して抵抗Ｒ101 ，Ｒ102 （抵抗Ｒ102
にはコンデンサＣ16が並列接続される）による分圧電圧
が印加されるように接続される。なお、この分圧電圧は
抵抗Ｒ5 を介してアンプ１３ａの非反転入力端に印加さ
れるように接続されると共に、出力端子１４A ，１４ B
間に接続された抵抗Ｒ103 ，Ｒ104 の接続点に印加され
るように接続される。また、アンプ１３ｂの出力端はコ
ンデンサＣ13と抵抗Ｒ105 の並列回路を介して反転入力
端に接続されると共に、コンデンサＣA を介して一方の
出力端子１４Aに接続される。なお、アンプ１３ｂの＋
電源端（＋ＶD ）と−電源端（ＧＮＤ）との間にはコン
デンサＣ14，Ｃ15の並列回路が介在される。また、アン
プ１３ｂの出力端はコンデンサＣ3b及び抵抗Ｒ10b を介
して接地される。
から抵抗Ｒ20を介して抵抗Ｒ101 ，Ｒ102 （抵抗Ｒ102
にはコンデンサＣ16が並列接続される）による分圧電圧
が印加されるように接続される。なお、この分圧電圧は
抵抗Ｒ5 を介してアンプ１３ａの非反転入力端に印加さ
れるように接続されると共に、出力端子１４A ，１４ B
間に接続された抵抗Ｒ103 ，Ｒ104 の接続点に印加され
るように接続される。また、アンプ１３ｂの出力端はコ
ンデンサＣ13と抵抗Ｒ105 の並列回路を介して反転入力
端に接続されると共に、コンデンサＣA を介して一方の
出力端子１４Aに接続される。なお、アンプ１３ｂの＋
電源端（＋ＶD ）と−電源端（ＧＮＤ）との間にはコン
デンサＣ14，Ｃ15の並列回路が介在される。また、アン
プ１３ｂの出力端はコンデンサＣ3b及び抵抗Ｒ10b を介
して接地される。
【００３０】上記アンプ１３ａの出力側におけるコンデ
ンサＣ3aと抵抗Ｒ10a の接続点から順方向のダイオード
Ｄ1aを介してアンプ３２の非反転入力端に接続され、上
記アンプ１３ｂの出力側におけるコンデンサＣ3bと抵抗
Ｒ10b の接続点から順方向のダイオードＤ1bを介してア
ンプ３２の非反転入力端に接続される。また、アンプ３
２の非反転入力端は抵抗Ｒ106 及びコンデンサＣ17の並
列回路を介して接地される。このアンプ３２の＋電源端
（＋ＶD ）と−電源端（−ＶD ）との間にコンデンサＣ
18が介在される。
ンサＣ3aと抵抗Ｒ10a の接続点から順方向のダイオード
Ｄ1aを介してアンプ３２の非反転入力端に接続され、上
記アンプ１３ｂの出力側におけるコンデンサＣ3bと抵抗
Ｒ10b の接続点から順方向のダイオードＤ1bを介してア
ンプ３２の非反転入力端に接続される。また、アンプ３
２の非反転入力端は抵抗Ｒ106 及びコンデンサＣ17の並
列回路を介して接地される。このアンプ３２の＋電源端
（＋ＶD ）と−電源端（−ＶD ）との間にコンデンサＣ
18が介在される。
【００３１】そして、アンプ３２の出力端は自己の反転
入力端に接続されると共に（単にアンプとして機能）、
ダイオードＤ3 ，抵抗Ｒ8 ，Ｒ9 を介してトランジスタ
Ｑ1のゲートにバイアスするように接続される。この抵
抗Ｒ8 ，Ｒ9 の接続点よりコンデンサＣ4 ，Ｃ19，抵抗
Ｒ11のそれぞれによる並列回路を介して接地される。
入力端に接続されると共に（単にアンプとして機能）、
ダイオードＤ3 ，抵抗Ｒ8 ，Ｒ9 を介してトランジスタ
Ｑ1のゲートにバイアスするように接続される。この抵
抗Ｒ8 ，Ｒ9 の接続点よりコンデンサＣ4 ，Ｃ19，抵抗
Ｒ11のそれぞれによる並列回路を介して接地される。
【００３２】また、トランジスタＱ1 のゲートは、ダイ
オードＤ2 を介してＮＰＮ型のトランジスタＱ2 のコレ
クタに接続されており、該トランジスタＱ2 のエミッタ
は−ＶD 電源（例えば−５Ｖ）に接続される。このトラ
ンジスタＱ2 のベースは抵抗Ｒ107 及びリミッタスイッ
チＳ1 を介して＋ＶD 電源に接続されるもので、リミッ
タスイッチＳ1 がオフ状態のときに該＋ＶD 電源に接続
される。そして、該トランジスタＱ2 のベースと−ＶD
電源間に抵抗Ｒ108 とコンデンサＣ20の並列回路が介在
されるものである。
オードＤ2 を介してＮＰＮ型のトランジスタＱ2 のコレ
クタに接続されており、該トランジスタＱ2 のエミッタ
は−ＶD 電源（例えば−５Ｖ）に接続される。このトラ
ンジスタＱ2 のベースは抵抗Ｒ107 及びリミッタスイッ
チＳ1 を介して＋ＶD 電源に接続されるもので、リミッ
タスイッチＳ1 がオフ状態のときに該＋ＶD 電源に接続
される。そして、該トランジスタＱ2 のベースと−ＶD
電源間に抵抗Ｒ108 とコンデンサＣ20の並列回路が介在
されるものである。
【００３３】このようなアンプ入力回路３１は、図１の
回路と比較してバランス出力を行う構成であり、これに
よって両出力波形をコンデンサＣ4 によるピーク検出を
行うもので応答性を良好としている。また、アンプ１３
ａの出力への影響を少なくするためにピーク検出の前段
にアンプ３２を設けたもので、このアンプ３２への入力
でバランス出力の両波形の検出をダイオードＤ1a，Ｄ1b
を介して行っている。さらに、リミッタスイッチＳ1 に
よるリミッタ動作をトランジスタＱ2 を介して行ってい
る。また、トランジスタＱ1 の動作点のばらつきを吸収
するためのものとして基準電圧を抵抗Ｒ22で調整して、
図１に示す可変抵抗ＶＲの役割をもたせていると共に、
トランジスタＱ1 への基準電圧の注入点をドレイン・ソ
ース間の両端で抵抗Ｒ42を介在させて行い、オーディオ
ラインへの影響を少なくしているものである。
回路と比較してバランス出力を行う構成であり、これに
よって両出力波形をコンデンサＣ4 によるピーク検出を
行うもので応答性を良好としている。また、アンプ１３
ａの出力への影響を少なくするためにピーク検出の前段
にアンプ３２を設けたもので、このアンプ３２への入力
でバランス出力の両波形の検出をダイオードＤ1a，Ｄ1b
を介して行っている。さらに、リミッタスイッチＳ1 に
よるリミッタ動作をトランジスタＱ2 を介して行ってい
る。また、トランジスタＱ1 の動作点のばらつきを吸収
するためのものとして基準電圧を抵抗Ｒ22で調整して、
図１に示す可変抵抗ＶＲの役割をもたせていると共に、
トランジスタＱ1 への基準電圧の注入点をドレイン・ソ
ース間の両端で抵抗Ｒ42を介在させて行い、オーディオ
ラインへの影響を少なくしているものである。
【００３４】上記アンプ入力回路３１において、リミッ
タスイッチＳ1 がオン状態の場合として、入力端子１２
に入力された入力信号がアンプ１３ａで増幅されて出力
され、これがアンプ１３ｂによりゲイン１で反転されて
出力端子１４A ，１４B よりバランス出力される。この
場合、アンプ１３ｂは単電源動作であり、基準電圧を抵
抗Ｒ101 ，Ｒ102 で分圧（例えばＶD ／２）して非反転
入力端に供給している。
タスイッチＳ1 がオン状態の場合として、入力端子１２
に入力された入力信号がアンプ１３ａで増幅されて出力
され、これがアンプ１３ｂによりゲイン１で反転されて
出力端子１４A ，１４B よりバランス出力される。この
場合、アンプ１３ｂは単電源動作であり、基準電圧を抵
抗Ｒ101 ，Ｒ102 で分圧（例えばＶD ／２）して非反転
入力端に供給している。
【００３５】アンプ１３ａ，１３ｂからのそれぞれの出
力はそれぞれコンデンサＣ3a，Ｃ3bで直流分がカットさ
れて入力信号の＋側がダイオードＤ1aにより整流検波さ
れ、−側がダイオードＤ1bにより整流検波される。この
場合、抵抗Ｒ10a ，Ｒ10b はコンデンサＣ3a，Ｃ3bの負
荷抵抗となり、これによって各アンプ１３ａ，１３ｂの
出力信号が０Ｖを中心に±方向に移動されるものであ
る。なお、コンデンサＣ 17は、検波された歪み成分を有
する波形が高周波数の場合に、他回路への影響を防止す
る一種のローパスフィルタになると共に、ピーク検出を
行うコンデンサの役割を果たすものである。
力はそれぞれコンデンサＣ3a，Ｃ3bで直流分がカットさ
れて入力信号の＋側がダイオードＤ1aにより整流検波さ
れ、−側がダイオードＤ1bにより整流検波される。この
場合、抵抗Ｒ10a ，Ｒ10b はコンデンサＣ3a，Ｃ3bの負
荷抵抗となり、これによって各アンプ１３ａ，１３ｂの
出力信号が０Ｖを中心に±方向に移動されるものであ
る。なお、コンデンサＣ 17は、検波された歪み成分を有
する波形が高周波数の場合に、他回路への影響を防止す
る一種のローパスフィルタになると共に、ピーク検出を
行うコンデンサの役割を果たすものである。
【００３６】ダイオードＤ1a，Ｄ1bで検波された波形は
アンプ３２で増幅された後、ダイオードＤ3 ，コンデン
サＣ4 ，Ｃ19でピーク検出が行われる。ここで、抵抗Ｒ
8 はアタックタイム（遅延）を定めるものであり、抵抗
Ｒ11はリカバリー（放電）を定めるものである。そし
て、ピーク波形が抵抗Ｒ9 を介してトランジスタＱ1 を
バイアスし、そのピーク値がピンチオフ電圧より高くな
ると動作するもので、入力信号が高いレベルのときに該
トランジスタＱ1 の動作によって出力端子１４A，１４
B から出力される出力信号が圧縮される。
アンプ３２で増幅された後、ダイオードＤ3 ，コンデン
サＣ4 ，Ｃ19でピーク検出が行われる。ここで、抵抗Ｒ
8 はアタックタイム（遅延）を定めるものであり、抵抗
Ｒ11はリカバリー（放電）を定めるものである。そし
て、ピーク波形が抵抗Ｒ9 を介してトランジスタＱ1 を
バイアスし、そのピーク値がピンチオフ電圧より高くな
ると動作するもので、入力信号が高いレベルのときに該
トランジスタＱ1 の動作によって出力端子１４A，１４
B から出力される出力信号が圧縮される。
【００３７】この場合、アンプ１３ａの出力波形は直流
成分除去のコンデンサＣ５及び抵抗ＲＶＲにより直接ト
ランジスタＱ１をバイアスするものでバイアス量は抵抗
ＲＶＲと抵抗Ｒ９により決定されるものである。これに
より、トランジスタＱ１の非線形歪（波形対称性）を低
減することができるものである。
成分除去のコンデンサＣ５及び抵抗ＲＶＲにより直接ト
ランジスタＱ１をバイアスするものでバイアス量は抵抗
ＲＶＲと抵抗Ｒ９により決定されるものである。これに
より、トランジスタＱ１の非線形歪（波形対称性）を低
減することができるものである。
【００３８】一方、リミッタスイッチＳ1 がオフ状態の
場合には、トランジスタＱ2 がオン状態となり、トラン
ジスタＱ1 のベースが−ＶD （−５Ｖ）になって当該ト
ランジスタＱ1 はオフ状態となる。このとき、アンプ１
３ａの出力端に抵抗ＲVRが接続されていることから、該
アンプ１３ａ（アンプ１３ｂ）の出力はトランジスタＱ
1 のゲートからの影響を受けないものである。
場合には、トランジスタＱ2 がオン状態となり、トラン
ジスタＱ1 のベースが−ＶD （−５Ｖ）になって当該ト
ランジスタＱ1 はオフ状態となる。このとき、アンプ１
３ａの出力端に抵抗ＲVRが接続されていることから、該
アンプ１３ａ（アンプ１３ｂ）の出力はトランジスタＱ
1 のゲートからの影響を受けないものである。
【００３９】なお、図２においてアンプ３２（ダイオー
ドＤ３）を省略して、ダイオードＤ１ａ，Ｄ１ｂより直
接に抵抗Ｒ８，Ｒ９を介してトランジスタＱ１をバイア
スしてもよい。次に、図３に、本発明の他の実施例の回
路図を示す。図３は、入力信号レベル調整回路２１を示
したもので、図１に示すバイアスを行うための可変抵抗
ＶＲ及びコンデンサＣ５を、アンプ１３の出力端から抵
抗Ｒ７を介して供給するように接続したものであって、
他の構成は図１と同様である。
ドＤ３）を省略して、ダイオードＤ１ａ，Ｄ１ｂより直
接に抵抗Ｒ８，Ｒ９を介してトランジスタＱ１をバイア
スしてもよい。次に、図３に、本発明の他の実施例の回
路図を示す。図３は、入力信号レベル調整回路２１を示
したもので、図１に示すバイアスを行うための可変抵抗
ＶＲ及びコンデンサＣ５を、アンプ１３の出力端から抵
抗Ｒ７を介して供給するように接続したものであって、
他の構成は図１と同様である。
【００４０】この図３に示す入力信号レベル調整回路２
１は、抵抗Ｒ7 をＲ7 ≪ＶＲとし、又は抵抗Ｒ6 をＲ6
≪ＶＲとするもので、リミッタスイッチＳ1 がオン状態
（リミッタ動作状態）のときは図１と同様であるが、リ
ミッタスイッチＳ1 がオフ状態のときにコンデンサＣ4
によるリップルがアンプ１３の入力側に流れるが実用上
問題のないレベルであり、アンプ１３の出力波形の歪み
を無視できる程度まで低減させることができるものであ
る。これは、アンプ１３におけるオペアンプの特性を利
用したもので、抵抗Ｒ6 ，Ｒ7 及び可変抵抗ＶＲの設定
で該アンプ１３に影響を与えないようにすることができ
るものである。
１は、抵抗Ｒ7 をＲ7 ≪ＶＲとし、又は抵抗Ｒ6 をＲ6
≪ＶＲとするもので、リミッタスイッチＳ1 がオン状態
（リミッタ動作状態）のときは図１と同様であるが、リ
ミッタスイッチＳ1 がオフ状態のときにコンデンサＣ4
によるリップルがアンプ１３の入力側に流れるが実用上
問題のないレベルであり、アンプ１３の出力波形の歪み
を無視できる程度まで低減させることができるものであ
る。これは、アンプ１３におけるオペアンプの特性を利
用したもので、抵抗Ｒ6 ，Ｒ7 及び可変抵抗ＶＲの設定
で該アンプ１３に影響を与えないようにすることができ
るものである。
【００４１】
【発明の効果】以上のように請求項１の発明によれば、
入力信号のピーク値に基づいて該入力信号のレベルを減
衰させるスイッチング手段に、増幅手段からの出力信号
に基づいてバイアス手段よりバイアスさせることによ
り、ピークホールド手段で生じるリップルを増幅手段に
入力させないことから、簡易に増幅手段からの出力信号
の歪みを低減させることができる。
入力信号のピーク値に基づいて該入力信号のレベルを減
衰させるスイッチング手段に、増幅手段からの出力信号
に基づいてバイアス手段よりバイアスさせることによ
り、ピークホールド手段で生じるリップルを増幅手段に
入力させないことから、簡易に増幅手段からの出力信号
の歪みを低減させることができる。
【００４２】請求項２の発明によれば、バイアス手段に
よるスイッチング手段へのバイアスを増幅手段の利得に
応じて可変自在に設定することにより、増幅手段の利得
に応じて確実に入力信号のレベル調整が可能となって、
簡易に出力信号の歪みを低減させることができる。
よるスイッチング手段へのバイアスを増幅手段の利得に
応じて可変自在に設定することにより、増幅手段の利得
に応じて確実に入力信号のレベル調整が可能となって、
簡易に出力信号の歪みを低減させることができる。
【図１】本発明の一実施例の回路図である。
【図２】図１の適用されるアンプ入力回路の回路図であ
る。
る。
【図３】本発明の他の実施例の回路図である。
【図４】従来の入力信号レベル調整回路の回路図であ
る。
る。
【図５】図４の入出力レベルの説明図である。
【図６】図４のリミッタ回路による入出力特性の波形図
（１）である。
（１）である。
【図７】図４のリミッタ回路による入出力特性の波形図
（２）である。
（２）である。
１２ 入力端子 １３，１３ａ，１３ｂ，３２ アンプ １４，１４A ，１４B 出力端子 ２１ 入力信号レベル調整回路 ３１ アンプ入力回路
Claims (2)
- 【請求項１】 入力信号を増幅する増幅手段と、 該入力信号のピーク値を検出して保持するピークホール
ド手段と、 該ピークホールド手段からのピーク値を制御信号として
動作し、該入力信号のレベルを減衰させるスイッチング
手段と、 該増幅手段からの出力信号に基づいて該スイッチング手
段をバイアスするバイアス手段と、 を有することを特徴とする入力信号レベル調整回路。 - 【請求項２】 請求項１記載のバイアス手段は、前記増
幅手段の利得に応じてバイアス値を可変自在とすること
を特徴とする入力信号レベル調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26048095A JP3221297B2 (ja) | 1995-10-06 | 1995-10-06 | 入力信号レベル調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26048095A JP3221297B2 (ja) | 1995-10-06 | 1995-10-06 | 入力信号レベル調整回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09107255A JPH09107255A (ja) | 1997-04-22 |
| JP3221297B2 true JP3221297B2 (ja) | 2001-10-22 |
Family
ID=17348547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26048095A Expired - Fee Related JP3221297B2 (ja) | 1995-10-06 | 1995-10-06 | 入力信号レベル調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3221297B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006325262A (ja) * | 2006-08-23 | 2006-11-30 | Sony Corp | リミッタ制御装置及びリミッタ制御方法 |
| JP4492640B2 (ja) * | 2007-05-30 | 2010-06-30 | ヤマハ株式会社 | 増幅器 |
| JP5263217B2 (ja) * | 2010-04-15 | 2013-08-14 | ヤマハ株式会社 | 増幅器 |
-
1995
- 1995-10-06 JP JP26048095A patent/JP3221297B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09107255A (ja) | 1997-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1962419B1 (en) | Class D amplifier | |
| US6091292A (en) | High efficiency power amplifying apparatus | |
| US6140878A (en) | Transimpedance-type amplifier circuit with interchangeable resistance | |
| US6563376B2 (en) | Mute circuit and digital audio amplifier circuit | |
| US4472687A (en) | Audio power amplifier for supplying electric power to a load by switching of power supply voltage | |
| KR100956098B1 (ko) | 파워앰프장치 | |
| US4509101A (en) | Protection circuit for switching power amplifier | |
| JP3221297B2 (ja) | 入力信号レベル調整回路 | |
| US4509022A (en) | Amplifier circuit with automatic gain control and hearing aid equipped with such a circuit | |
| KR100196089B1 (ko) | 오디오 장치의 마지막 단의 출력왜곡을 감지하기 위한 회로 | |
| JPH05291877A (ja) | 変位比例型変換器の前置減衰器 | |
| CN116055955A (zh) | 一种消音电路及芯片 | |
| US6642795B2 (en) | Fast recovery time precision amplifier | |
| US6104818A (en) | Microphone circuit | |
| JP3105489B2 (ja) | 増幅器 | |
| JPH1117478A (ja) | 電力増幅装置 | |
| JPS6016103Y2 (ja) | 電力増幅器 | |
| JP3338577B2 (ja) | 電力増幅装置 | |
| JPH07283662A (ja) | 電力増幅回路 | |
| JP3979991B2 (ja) | 増幅装置 | |
| JP2981953B2 (ja) | 線形送信回路 | |
| JPS61251214A (ja) | 電源回路 | |
| JPH01226205A (ja) | 出力スイング制限を有する増幅装置 | |
| JPH0631797Y2 (ja) | 受話増幅回路 | |
| JPH0993061A (ja) | Ａｇｃ回路および録音再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |