JP3219214B2 - 比較回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術 発明が解決しようとする課題（図１０〜図１５） 課題を解決するための手段（図５〜図９） 作用（図５） 実施例（図１〜図９） （１）電流の分流による補間の原理（図１〜図５） （２）第１の実施例（図６及び図７） （３）他の実施例（図８及び図９） 発明の効果

【０００２】

【産業上の利用分野】本発明は比較回路に関し、例えば
アナログ信号を順次デイジタル信号に変換して出力する
アナログデイジタル変換回路の比較入力段に用いられる
比較回路に適用して好適なものである。

【０００３】

【従来の技術】従来、オーデイオ機器や計測器等の各分
野では録音又は再生対象であるオーデイオ信号等、各種
のアナログ信号をデイジタル的に信号処理するためアナ
ログデイジタル変換回路（以下Ａ−Ｄ変換回路という）
を用いてデイジタルデータに変換するのが一般的であ
り、適用分野や要求される精度、速度等に応じて種々の
変換方式が考えられている。

【０００４】なかでも高速動作や精度が要求される場合
には、並列（フラツシユ）型のＡ−Ｄ変換回路や直並列
（サブレンジング）型のＡ−Ｄ変換回路が一般的である
が、現在これらのＡ−Ｄ変換回路として１０〜１２ビツ
トの分解能が求められている。

【０００５】ところが分解能が１０〜１２ビツトと小さ
くなるとＡ−Ｄ変換回路に求められる最下位桁（１ＬＳ
Ｂ）の電圧は約１〔ｍＶ〕と非常に小さくなるためコン
パレータを構成するトランジスタのベース・エミツタ間
の電圧ΔＶBEの影響が無視できなくなる。

【０００６】そこでコンパレータにおいて発生された複
数の比較出力を組み合わせて比較することによつて現実
に与えられる基準電位の中間に位置する電位と入力信号
ＶINとの比較出力を補間的に求め、この補間処理によつ
てコンパレータの数を減らす補間方法が検討されてい
る。

【０００７】このような補間方法の１つとしてコンパレ
ータを構成する差動増幅回路の負荷抵抗を所定の抵抗比
を有する抵抗の抵抗列とし、各抵抗の接続タツプ間の差
電圧で求められる出力電圧を組み合わせることにより基
準電位を等分する中間電位と入力信号との比較出力を得
る補間方法が提案されている。

【０００８】

【発明が解決しようとする課題】ところがこの場合には
補間のために差動増幅段が１つ余分に必要となる上、異
なる抵抗値の抵抗を用いて複数の差動出力を発生させる
ため時定数の違いから差動出力の出力速度に時間差が生
じ、並列型のＡ−Ｄ変換回路には使用できないという問
題があつた。

【０００９】一方、このような差動出力に出力速度の時
間差が生じないものとして比較出力であるコレクタ電流
を種々の電流比によつて分流し、その分流されたコレク
タ電流の組み合わせることにより基準電位間を等分する
中間電位と入力信号との比較出力を得る補間方法も考え
られている。

【００１０】基準電位を例えば４等分する中間電位を補
間するコンパレータを構成すると図１０のようになる。
ここで差動入力段４１はトランジスタＱ１及びＱ２でな
る差動対に入力される入力信号ＶIN及び基準電位ＶREF1
の比較出力である互いに逆相のコレクタ電流をエミツタ
面積の比が１：２：３：４：３：２：１のトランジスタ
Ｑ３、Ｑ４、Ｑ５、Ｑ６、Ｑ７、Ｑ８、Ｑ９及びＱ９
Ｎ、Ｑ８Ｎ、Ｑ７Ｎ、Ｑ６Ｎ、Ｑ５Ｎ、Ｑ４Ｎ、Ｑ３Ｎ
を用いてエミツタ面積比に応じて分流するようになされ
ている。

【００１１】また同様に、差動入力段４２は基準電位Ｖ
REF2と入力信号ＶINとをそれぞれ比較するコンパレータ
を構成し、その比較出力である互いに逆相のコレクタ電
流をエミツタ面積の比が１：２：３：４：３：２：１の
トランジスタＱ２３、Ｑ２４、Ｑ２５、Ｑ２６、Ｑ２
７、Ｑ２８、Ｑ２９及びＱ２９Ｎ、Ｑ２８Ｎ、Ｑ２７
Ｎ、Ｑ２６Ｎ、Ｑ２５Ｎ、Ｑ２４Ｎ、Ｑ２３Ｎを用いて
エミツタ面積比に応じて分流するようになされている。

【００１２】すなわちトランジスタＱ６〜Ｑ９及びＱ６
Ｎ〜Ｑ３Ｎ（Ｑ２６〜Ｑ２９及びＱ２６Ｎ〜Ｑ２３Ｎ）
はコレクタ電流を各トランジスタのエミツタ面積に比例
する分流コレクタ電流ＩＡ４、ＩＡ３、ＩＡ２、ＩＡ１
及びＩＡＮ４、ＩＡＮ３、ＩＡＮ２、ＩＡＮ１（ＩＢ
４、ＩＢ３、ＩＢ２、ＩＢ１及びＩＢＮ４、ＩＢＮ３、
ＩＢＮ２、ＩＢＮ１）に分流する。

【００１３】この電流分流方式のコンパレータは互いに
隣接する差動入力段に流れる分流電流のうち互いに同相
関係にある分流電流の加算値が全て同一の値になるよう
に足し合わせてその比較出力を比較するようになされて
いる。

【００１４】すなわち分流コレクタ電流ＩＡ４及びＩＡ
Ｎ４がそれぞれ流れる負荷抵抗Ｒ１及びＲ５の出力電位
ＶＡ１及びＶＢ１を比較することにより基準電位ＶREF1
と入力信号ＶINとの比較出力を得（図１１）、また分流
コレクタ電流ＩＡ３とＩＢ１及びＩＡＮ３とＩＢＮ１と
の合成コレクタ電流がそれぞれ流れる負荷抵抗Ｒ２及び
Ｒ６の出力電位ＶＡ２及びＶＢ２を比較することにより
仮想基準電位Ｖ１（＝ＶREF1＋ΔＶ／４）と入力信号Ｖ
INとの比較出力を得る（図１２）。

【００１５】同様に分流コレクタ電流ＩＡ２とＩＢ２及
びＩＡＮ２とＩＢＮ２との合成コレクタ電流がそれぞれ
流れる負荷抵抗Ｒ３及びＲ７の出力電位ＶＡ３及びＶＢ
３を比較することにより仮想基準電位Ｖ２（＝ＶREF1＋
ΔＶ／２）と入力信号ＶINとの比較出力を得（図１
３）、さらに分流コレクタ電流ＩＡ１とＩＢ３及びＩＡ
Ｎ１とＩＢＮ３との合成コレクタ電流がそれぞれ流れる
負荷抵抗Ｒ４及びＲ８の出力電位ＶＡ４及びＶＢ４を比
較することにより仮想基準電位Ｖ３（＝ＶREF1＋３・Δ
Ｖ／４）と入力信号ＶINとの比較出力を得ることができ
る（図１４）。

【００１６】そして分流コレクタ電流ＩＢ４及びＩＢＮ
４がそれぞれ流れる負荷抵抗Ｒ２１及びＲ２５の出力電
位ＶＡ１及びＶＢ１を比較すれば基準電位ＶREF2に対す
る入力信号ＶINの比較出力を得ることができる（図１
５）、

【００１７】ところでこのように隣合うコンパレータの
比較出力のうち２つの同相出力をある割合によつて加え
合わせた比較出力と２つの逆相出力をある割合によつて
加え合わせた比較出力との比較結果に基づいて基準電位
ＶREF1及びＶREF2を４分割する仮想基準電位（Ｖ１、Ｖ
２、Ｖ３）と入力信号ＶINとの比較結果を得ようとする
と、エミツタの面積比が異なる１４個のトランジスタ
（Ｑ３〜Ｑ９及びＱ３Ｎ〜Ｑ９Ｎ）が必要となる。

【００１８】しかしコンパレータに要求される精度でエ
ミツタの面積比が異なるトランジスタ（すなわちＱ３：
Ｑ４：Ｑ５：Ｑ６：Ｑ７：Ｑ８：Ｑ９＝１：２：３：
４：３：２：１）を作り分けようとすると同エミツタサ
イズのトランジスタを比の数だけ並列接続する必要があ
る。

【００１９】従つて電流を所定の電流比に分割して基準
電位ＶREF1及びＶREF2を４分割する補間をしようとする
と１つのコンパレータに３２個の分流用トランジスタが
必要となり、さらに基準電位ＶREF1及びＶREF2を８分割
する補正をするためには同サイズのトランジスタが１つ
のコンパレータに１２８個も必要となり、コンパレータ
の回路面積が大きくならざるを得ない問題があつた。

【００２０】本発明は以上の点を考慮してなされたもの
で、従来に比して格段的に少ない素子数で基準電位を分
割する複数の仮想基準電位と入力信号との比較出力を得
ることができる比較回路を提案しようとするものであ
る。

【００２１】

【課題を解決するための手段】かかる課題を解決するた
め本発明においては、第１の基準信号ＶREF1と入力信号
ＶINとを入力し、上記第１の基準信号ＶREF1に対する第
１の反転比較出力電流ＩＢ／２＋ＩＢ及び第１の同相比
較出力電流ＩＡ／２＋ＩＡを出力する第１の差動入力段
と、第２の基準信号ＶREF2と入力信号ＶINとを入力し、
第２の基準信号ＶREF2に対する第２の反転比較出力電流
ＩＤ／２＋ＩＤ及び第２の同相比較出力電流ＩＣ／２＋
ＩＣを出力する第２の差動入力段と、第１の反転比較出
力電流ＩＢ／２＋ＩＢ、第１の同相比較出力電流ＩＡ／
２＋ＩＡ及び第２の反転比較出力電流ＩＤ／２＋ＩＤ、
第２の同相比較出力電流ＩＣ／２＋ＩＣをそれぞれ所定
の割合で分流する分流手段Ｑ１２、Ｑ１３、Ｑ１３Ｎ、
Ｑ１２Ｎ及びＱ２２、Ｑ２３、Ｑ２３Ｎ、Ｑ２２Ｎと、
所定の割合で分流された第１及び第２の反転比較出力電
流ＩＢ及びＩＤを足し合わせることにより合成反転出力
電流ＩＩを生成し、又は所定の割合で分流された第１及
び第２の同相比較出力電流ＩＡ及びＩＣを足し合わせる
ことにより合成同相出力電流ＩＥを生成し、合成反転出
力電流ＩＩと当該合成反転出力電流ＩＩに対して逆位相
の所定の割合で分流された第１及び第２の同相比較出力
電流ＩＡ及びＩＣとを比較し、又は合成同相出力電流Ｉ
Ｅと当該合成同相出力電流ＩＥに対して逆位相の所定の
割合で分流された第１及び第２の反転比較出力電流ＩＢ
及びＩＤとを比較することにより、第１の基準信号ＶRE
F1及び第２の基準信号ＶREF2間に存在する仮想の基準信
号に対する入力信号ＶINの比較結果を得る補間出力段と
を備えるようにする。

【００２２】また本発明においては、補間出力段は、所
定の割合で分流された第１及び第２の反転出力電流ＩＢ
及びＩＤ又は所定の割合で分流された第１及び第２の同
相比較出力電流ＩＡ及びＩＣを（Ｎ／２）−ｋ：ｋ〔但
しｋ＝０、１、……Ｎ／２〕の割合で足し合わせて合成
反転出力電流ＩＩ又は合成同相出力電流ＩＥを生成し、
当該合成反転出力電流ＩＩと所定の割合で分流された第
１及び第２の同相比較出力電流ＩＡ及びＩＣとを比較
し、又は当該合成同相出力電流ＩＥと所定の割合で分流
された第１及び第２の反転比較出力電流ＩＢ及びＩＤと
を比較することにより、第１の基準信号ＶREF1及び第２
の基準信号ＶREF2間に存在するＮ−１個の仮想の基準信
号に対する入力信号ＶINの比較結果を得るようにする。

【００２３】さらに本発明においては、第１の差動入力
段は、第１及び第２のトランジスタＱ１０及びＱ１１の
差動対よりなり、入力信号ＶINと第１の基準信号ＶREF1
との比較結果を第１の反転比較出力電流ＩＢ／２＋ＩＢ
及び第１の同相比較出力電流ＩＡ／２＋ＩＡとして出力
し、第２の差動入力段は、第３及び第４のトランジスタ
Ｑ２０及びＱ２１の差動対よりなり、入力信号ＶINと第
２の基準信号ＶREF2との比較結果を第２の反転比較出力
電流ＩＤ／２＋ＩＤ及び第２の同相比較出力電流ＩＣ／
２＋ＩＣとして出力し、分流手段は、第１の差動入力段
に縦続接続されるベース接地の第５、第６及び第７、第
８のトランジスタＱ１２、Ｑ１３及びＱ１３Ｎ、Ｑ１２
Ｎと第２の差動入力段に縦続接続されるベース接地の第
９、第１０及び第１１、第１２のトランジスタＱ２２、
Ｑ２３及びＱ２３Ｎ、Ｑ２２Ｎよりなり、第１の反転比
較出力電流ＩＢ／２＋ＩＢ及び第１の同相比較出力電流
ＩＡ／２＋ＩＡをそれぞれ１：２の割合に分流すると共
に、第２の反転比較出力電流ＩＤ／２＋ＩＤ及び第２の
同相比較出力電流ＩＣ／２＋ＩＣをそれぞれ１：２の割
合に分流し、補間出力段は、分流された第１及び第２の
反転比較出力電流ＩＢ及びＩＤを足し合わせた合成反転
出力電流ＩＩを第７及び第１１のトランジスタＱ１３Ｎ
及びＱ２３Ｎのコレクタを共通接続することにより生成
し、当該合成反転出力電流ＩＩと分流された第１及び第
２の同相比較出力電流ＩＡ及びＩＣとを比較することに
より、又は分流された第１及び第２の同相比較出力電流
ＩＡ及びＩＣを足し合わせた合成同相出力電流ＩＥを第
５及び第９のトランジスタＱ１２及びＱ２２のコレクタ
を共通接続することにより生成し、当該合成同相出力電
流ＩＥと分流された第１及び第２の反転比較出力電流Ｉ
Ｂ及びＩＤとを比較することにより、第１の基準信号Ｖ
REF1及び第２の基準信号ＶREF2間に存在する仮想の基準
信号に対する入力信号ＶINの比較結果を得るようにす
る。

【００２４】第１の差動入力段は、第１及び第２のトラ
ンジスタＱ１０及びＱ１１の差動対よりなり、入力信号
ＶINと第１の基準信号ＶREF1との比較結果を第１の反転
比較出力電流ＩＢ／２＋ＩＢ及び第１の同相比較出力電
流ＩＡ／２＋ＩＡとして出力し、第２の差動入力段は、
第３及び第４のトランジスタＱ２０及びＱ２１の差動対
よりなり、入力信号ＶINと第２の基準信号ＶREF2との比
較結果を第２の反転比較出力電流ＩＤ／２＋ＩＤ及び第
２の同相比較出力電流ＩＣ／２＋ＩＣとして出力し、分
流手段は、第１の差動入力段に縦続接続されるベース接
地の第５、第６及び第７、第８のトランジスタＱ１２、
Ｑ１３及びＱ１３Ｎ、Ｑ１２Ｎと第２の差動入力段に縦
続接続されるベース接地の第９、第１０及び第１１、第
１２のトランジスタＱ２２、Ｑ２３及びＱ２３Ｎ、Ｑ２
２Ｎよりなり、第１の反転比較出力電流ＩＢ／２＋ＩＢ
及び第１の同相比較出力電流ＩＡ／２＋ＩＡをそれぞれ
１：２の割合に分流すると共に、第２の反転比較出力電
流ＩＤ／２＋ＩＤ及び第２の同相比較出力電流ＩＣ／２
＋ＩＣをそれぞれ１：２の割合に分流し、補間出力段
は、分流された第１及び第２の反転比較出力電流ＩＢ及
びＩＤを足し合わせた合成反転出力電流ＩＩを第７及び
第１１のトランジスタＱ１３Ｎ及びＱ２３Ｎのコレクタ
を共通接続することにより生成すると共に、分流された
第１及び第２の同相比較出力電流ＩＡ及びＩＣを足し合
わせた合成同相出力電流ＩＥを第５及び第９のトランジ
スタＱ１３Ｎ、Ｑ２３Ｎのコレクタを共通接続すること
により生成し、当該合成反転出力電流ＩＩ又は当該合成
同相出力電流ＩＥのいずれか一方と分流された第１及び
第２の同相比較出力電流ＩＡ及びＩＣ又は分流された第
１及び第２の反転比較出力電流ＩＢ及びＩＤとを比較す
ることにより、第１の基準信号ＶREF1及び第２の基準信
号ＶREF2間に存在する仮想の基準信号に対する入力信号
ＶINの比較結果を得るようにする。

【００２５】

【作用】所定の割合で分流された第１及び第２の反転比
較出力電流ＩＢ及びＩＤを足し合わせることにより合成
反転出力電流ＩＩを生成し、又は所定の割合で分流され
た第１及び第２の同相比較出力電流ＩＡ及びＩＣを足し
合わせることにより合成同相出力電流ＩＥを生成し、合
成反転出力電流ＩＩと当該合成反転出力電流ＩＩに対し
て逆位相の所定の割合で分流された第１及び第２の同相
比較出力電流ＩＡ及びＩＣとを比較し、又は合成同相出
力電流ＩＥと当該合成同相出力電流ＩＥに対して逆位相
の所定の割合で分流された第１及び第２の反転比較出力
電流ＩＢ及びＩＤとを比較する。これにより比較回路を
構成するのに必要とされるトランジスタの数を従来に比
して格段的に低減することができる。

【００２６】

【実施例】以下図面について、本発明の一実施例を詳述
する。

【００２７】（１）電流の分流による補間の原理 この実施例の場合、２つの基準電位間にある複数の仮想
基準電位と入力信号との比較出力は、入力信号ＶIN及び
基準電位ＶREF1が入力されるコンパレータと入力信号Ｖ
IN及び基準電位ＶREF2（＝ＶREF1＋ΔＶ）が入力される
コンパレータの２組の同相出力を所定の割合で加え合わ
せてなる合成電流と２組の逆相出力のうち１方の逆相出
力とを比較することにより求められる。

【００２８】この原理を図１に示す２組の差動対１及び
２を用いて説明する。ここで差動対１はトランジスタＱ
１及びＱ２によつて構成され、ベースに入力信号ＶIN及
び基準電位ＶREF1を入力する。また差動対２はトランジ
スタＱ３及びＱ４によつて構成され、ベースに入力信号
ＶIN及び基準電位ＶREF2を入力するようになされてい
る。

【００２９】このときトランジスタＱ１、Ｑ２及びＱ
３、Ｑ４にそれぞれ流れるコレクタ電流をＩＡ、ＩＢ及
びＩＣ、ＩＤとすると、図２に示すように各コレクタ電
流ＩＡ、ＩＢ及びＩＣ、ＩＤの電流値はそれぞれ基準電
位ＶREF1及びＶREF2を境に反転する。

【００３０】従つてコレクタ電流ＩＡ及びＩＢが流れる
負荷抵抗Ｒ１及びＲ２とトランジスタＱ１及びＱ２の接
続中点に現れる出力電圧ＶＡ及びＶＢを比較器によつて
比較することにより基準電位ＶREF1に対する入力信号Ｖ
INの比較出力を得ることができる。

【００３１】またコレクタ電流ＩＣ及びＩＤが流れる負
荷抵抗Ｒ３及びＲ４とトランジスタＱ３及びＱ４の接続
中点に現れる出力電圧ＶＣ及びＶＤを比較器によつて比
較することにより基準電位ＶREF2に対する入力信号ＶIN
の比較出力を得ることができる。

【００３２】同様にコレクタ電流ＩＡ及びＩＤは基準電
位ＶREF1と基準電位ＶREF2（＝ＶREF1＋ΔＶ）との中間
電位Ｖ２（＝ＶREF1＋ΔＶ／２）を境に反転し、またコ
レクタ電流ＩＢ及びＩＣは基準電位ＶREF2との中間電位
Ｖ２（＝ＶREF1＋ΔＶ／２）を境に反転するため出力電
圧ＶＡ及びＶＤあるいは出力電圧ＶＢ及びＶＣを比較器
を用いて比較すれば仮想基準電位Ｖ２（＝ＶREF1＋ΔＶ
／２）に対する入力信号ＶINの比較出力を得ることがで
きる。

【００３３】この関係を用いて基準電位ＶREF1と基準電
位ＶREF2（＝ＶREF1＋ΔＶ）を４分割する仮想基準電位
に対する入力信号ＶINの比較出力を得ることを考える。
ここではコレクタ電流ＩＡ、ＩＢ及びＩＣの３つの電流
を用いる。

【００３４】このとき差電圧とコレクタ電流との間には
差電圧が小さい範囲ではコレクタ電流が直線的に増減す
る特性があるため差動対１及び２の同相出力であるコレ
クタ電流ＩＡ及びＩＣは図３に示すようにほぼ平行とな
り、差動対１の逆相出力であるコレクタ電流ＩＢはほぼ
直線と見なせる範囲において交差する。

【００３５】そこでコレクタ電流ＩＡとＩＣをそれぞれ
２分の１の割合によつて足し合わせた合成コレクタ電流
ＩＥ（すなわちＩＡ／２＋ＩＢ／２）を発生することが
できれば、この合成コレクタ電流ＩＥは両コレクタ電流
ＩＡ及びＩＣから等しく、かつ両コレクタ電流ＩＡ及び
ＩＣに平行な直線と表されるためコレクタ電流ＩＢと合
成コレクタ電流ＩＥは基準電位ＶREF1及びＶREF2を４分
割する仮想基準電位Ｖ１（＝ＶREF1＋ΔＶ／４）を境に
反転する。

【００３６】従つてコレクタ電流ＩＢにより生じる出力
電圧ＶＢと合成コレクタ電流ＩＥにより生じる出力電圧
ＶＥとを比較すれば仮想基準電位Ｖ１（＝ＶREF1＋ΔＶ
／４）に対する入力信号ＶINの比較出力を得ることがで
きる。

【００３７】同様の関係は、コレクタ電流ＩＣ、ＩＢ及
びＩＤの３つの電流についても成り立つため、コレクタ
電流ＩＢとＩＤをそれぞれ２分の１の割合によつて足し
合わせた合成コレクタ電流ＩＦ（すなわちＩＢ／２＋Ｉ
Ｄ／２）を発生し、コレクタ電流ＩＣにより生じる出力
電圧ＶＣと合成コレクタ電流ＩＦにより生じる出力電圧
ＶＦとを比較すれば仮想基準電位Ｖ３（＝ＶREF1＋３・
ΔＶ／４）に対する入力信号ＶINの比較出力を得ること
ができる（図４）。

【００３８】ところでこの合成コレクタ電流ＩＦとコレ
クタ電流ＩＣの比較により得られる仮想基準電位Ｖ３に
対する入力信号ＶINの比較出力は、仮想基準電位Ｖ１に
対する入力信号ＶINの比較に用いた合成コレクタ電流Ｉ
Ｅを用いても求めることができる。

【００３９】すなわち合成コレクタ電流ＩＥにより生じ
る出力電圧とコレクタ電流ＩＤにより生じる出力電圧を
比較すれば、図５に示すように、仮想基準電位Ｖ３に対
する入力信号ＶINの比較出力を得ることができる。

【００４０】従つてこの実施例においては、隣合う２つ
の差動対のうち一方の同相出力ＩＡ、ＩＣ（又はＩＢ、
ＩＤ）を２分の１の割合で合成した合成コレクタ電流Ｉ
Ｅ（又はＩＦ）とこの合成コレクタ電流ＩＥ（又はＩ
Ｆ）に対して逆相の関係にあるコレクタ電流ＩＢ、ＩＤ
（又ＩＡ、ＩＣ）とをそれぞれ比較することを原理とし
て基準電位ＶREF1及びＶREF2を４等分する仮想基準電位
Ｖ１、Ｖ２、Ｖ３に対する入力信号ＶINの比較出力を補
間する。

【００４１】（２）第１の実施例 図６において１０は全体としてこの原理を用いてなる４
分割補間型比較回路の基本構成を示し、各基準電位ＶRE
F1、ＶREF2及びＶREF3と入力信号ＶINとの比較出力であ
るコレクタ電流を１：２の電流比で分流した後、組み合
わせて加算することにより各基準電位ＶREF1、ＶREF2及
びＶREF3を４等分する仮想基準電位に対する入力信号Ｖ
INの比較出力を得るようになされている。

【００４２】この実施例の場合、コンパレータを構成す
る各差動入力段１１、１２及び１３はそれぞれ同様の構
成を有しており、差動対を構成する一方のトランジスタ
Ｑ１０、Ｑ２０及びＱ３０に入力信号ＶINを入力し、他
方のトランジスタＱ１１、Ｑ２１、Ｑ３１に基準電位Ｖ
REF1、ＶREF2及びＶREF3を供給することにより各基準電
位に対する入力信号ＶINの信号レベルに応じたコレクタ
電流を引き込むようになされている。

【００４３】ここで差動対をなすトランジスタ（Ｑ１
０、Ｑ１１）、（Ｑ２０、Ｑ２１）及び（Ｑ３０、Ｑ３
１）のコレクタにはエミツタ面積の比が１：２でなるベ
ース接地の分流用トランジスタ（Ｑ１２、Ｑ１３、Ｑ１
３Ｎ、Ｑ１２Ｎ）、（Ｑ２２、Ｑ２３、Ｑ２３Ｎ、Ｑ２
２Ｎ）及び（Ｑ３２、Ｑ３３、Ｑ３３Ｎ、Ｑ３２Ｎ）が
それぞれカスコード接続されており、エミツタ面積比に
応じて比較コレクタ電流を分流するようになされてい
る。

【００４４】また各差動入力段は隣接する差動入力段の
うちコレクタ電流を３分の１に分流する分流用のトラン
ジスタ（Ｑ１２、Ｑ２２）、（Ｑ２３Ｎ、Ｑ３３Ｎ）の
コレクタをそれぞれ共通接続するようになされており、
互いに同相関係にある２組の分流コレクタ電流を合成し
て出力電圧を得るようになされている。

【００４５】これによりトランジスタＱ１３及びＱ２３
に流れる分流コレクタ電流をＩＡ及びＩＣとすると、ト
ランジスタＱ１２とＱ２２の共通コレクタに接続される
負荷抵抗Ｒ１２には分流コレクタ電流ＩＡ及びＩＣをそ
れぞれ２分の１の割合で組み合わせてなる合成コレクタ
電流ＩＥ（＝ＩＡ／２＋ＩＣ／２）が流れる。

【００４６】また同様にトランジスタＱ２２Ｎ及びＱ３
２Ｎに流れる分流コレクタ電流をＩＤ及びＩＨとする
と、トランジスタＱ２３ＮとＱ３３Ｎの共通コレクタに
接続される負荷抵抗Ｒ２３Ｎには分流コレクタ電流ＩＤ
及びＩＨをそれぞれ２分の１の割合で組み合わせてなる
合成コレクタ電流ＩＩ（＝ＩＤ／２＋ＩＦ／２）が流れ
ることになる。

【００４７】因に各分流用のトランジスタ（Ｑ１２、Ｑ
１３、Ｑ１２Ｎ）、（Ｑ２２、Ｑ２３、Ｑ２２Ｎ）……
には同一の抵抗値を有する負荷抵抗（Ｒ１２、Ｒ１３、
Ｒ１２Ｎ）、（Ｒ２２、Ｒ２３、Ｒ２２Ｎ）……が接続
されているため、各負荷抵抗にはトランジスタのエミツ
タ面積の比に応じて分流された分流コレクタ電流及び合
成コレクタ電流の電流値に応じた出力電圧が得られる。

【００４８】この実施例の場合、基準電位ＶREF1及びＶ
REF2間の電位を４分割する仮想基準電位に対する比較出
力は各負荷抵抗の出力電圧を比較することにより得られ
る。すなわち基準電位ＶREF1及びＶREF2に対する入力信
号ＶINの比較出力は、それぞれ負荷抵抗Ｒ１２と負荷抵
抗Ｒ１２Ｎの出力電圧の比較により、また負荷抵抗Ｒ２
３と負荷抵抗Ｒ２３Ｎの出力電圧の比較により得ること
ができる。

【００４９】また２つの基準電位ＶREF1及びＶREF2を２
分する仮想基準電位Ｖ２（＝ＶREF1＋ΔＶ／２）に対す
る入力信号ＶINの比較出力は、負荷抵抗Ｒ１２Ｎ及びＲ
２３の出力電圧を比較することにより得ることができ
る。

【００５０】また基準電位ＶREF1と中間電位Ｖ２を２分
する（すなわち基準電位ＶREF1及びＶREF2間を４分割す
る）仮想基準電位Ｖ１（＝ＶREF1＋ΔＶ／４）に対する
入力信号ＶINの比較出力は、合成コレクタ電流ＩＥが流
れる負荷抵抗Ｒ１２と分流コレクタ電流ＩＢが流れる負
荷抵抗Ｒ１２Ｎの出力電圧を比較することにより得るこ
とができる。

【００５１】同様に基準電位ＶREF2と中間電位Ｖ２を２
分する（すなわち基準電位ＶREF1及びＶREF2間を４分割
する）仮想基準電位Ｖ３（＝ＶREF1＋３・ΔＶ／４）に
対する入力信号ＶINの比較出力は、合成コレクタ電流Ｉ
Ｅが流れる負荷抵抗Ｒ１２と分流コレクタ電流ＩＤが流
れる負荷抵抗Ｒ２２Ｎの出力電圧を比較することにより
得ることができるようになされている。

【００５２】このように基準電位ＶREF1とＶREF2間を４
分割する仮想基準電位Ｖ１及びＶ３に対する入力信号Ｖ
INの比較出力は、入力信号ＶINに対して同相の合成コレ
クタ電流ＩＥとこれに対して逆相の関係にあるコレクタ
電流ＩＢ及びＩＤの比較により求めることができる。

【００５３】これに対して基準電位ＶREF1とＶREF2に隣
接する基準電位ＶREF2とＶREF3間を４分割する仮想基準
電位Ｖ１１及びＶ１３に対する入力信号ＶINの比較出力
は、入力信号ＶINに対して逆相の合成コレクタ電流ＩＩ
とこれに対して逆相の関係にあるコレクタ電流ＩＣ及び
ＩＧの比較により求めることができるようになされてい
る。

【００５４】以上の構成において、入力信号ＶINを基準
電位ＶREF1から順次隣合う基準電位ＶREF2及びＶREF3ま
で増加させ、その際における４分割補間型比較回路の補
間動作を説明する。まず入力信号ＶINが基準電位ＶREF1
を越えるとき（図５における交点Ｐ１）、分流コレクタ
電流ＩＡが流れる負荷抵抗Ｒ１３と分流コレクタ電流Ｉ
Ｂが流れる負荷抵抗Ｒ１２Ｎの出力電圧の電圧値が逆転
し、このとき電圧値の比較出力が新たに反転される。

【００５５】さらに入力信号ＶINの電圧値が徐々に大き
くなり入力信号ＶINの電圧値が仮想基準電位Ｖ１を越え
ると（図５における交点Ｐ３）、今度は分流コレクタ電
流ＩＢが流れる負荷抵抗Ｒ１２Ｎと合成コレクタ電流Ｉ
Ｅ（＝ＩＡ／２＋ＩＢ／２）が流れる負荷抵抗Ｒ１２の
出力電圧が逆転し、この電圧値の比較出力が新たに反転
される。

【００５６】以下同様に、入力信号ＶINの電圧値が仮想
基準電位Ｖ２及びＶ３をそれぞれ越えるとき（図５にお
ける交点Ｐ４及びＰ６）、分流コレクタ電流ＩＢ、ＩＣ
が流れる負荷抵抗Ｒ１２Ｎ、Ｒ２３の出力電圧が逆転す
ると共に、分流コレクタ電流ＩＤと合成コレクタ電流Ｉ
Ｅ（＝ＩＡ／２＋ＩＣ／２）が流れる負荷抵抗Ｒ２２Ｎ
と負荷抵抗Ｒ１２の出力電圧が逆転し、これら比較出力
が順次反転されることになる。

【００５７】このように、４分割補間型比較回路は、実
際に与えられる２つの基準電位ＶREF1及びＶREF2に加え
てこれらを４分割する仮想の基準電位Ｖ１、Ｖ２、Ｖ３
に対する比較出力を得ることができる。

【００５８】続いて隣接する基準電位ＶREF2及びＶREF3
間については、分流コレクタ電流ＩＣが流れる負荷抵抗
Ｒ２３と分流コレクタ電流ＩＤが流れる負荷抵抗Ｒ２２
Ｎの出力電圧の逆転により入力信号ＶINの電圧値が基準
電位ＶREF2を越えること（図７における交点Ｐ１１）を
検出でき、合成コレクタ電流ＩＩが流れる負荷抵抗Ｒ２
３Ｎと分流コレクタ電流ＩＣが流れる負荷抵抗Ｒ２３の
出力電圧の逆転により入力信号ＶINが仮想基準電位Ｖ１
１を越えたこと（図７における交点Ｐ１２）を求めるこ
とができる。

【００５９】同様に負荷抵抗Ｒ２２ＮとＲ３３の出力電
圧の比較出力より入力信号ＶINが仮想基準電位Ｖ１２を
越えたこと（図７における交点Ｐ１３）を、また負荷抵
抗Ｒ２３ＮとＲ３２の出力電圧の比較出力より入力信号
ＶINが仮想基準電位Ｖ１３を越えたこと（図７における
交点Ｐ１４）を順次求めることができる。

【００６０】このように互いに隣合う基準電位と入力信
号ＶINとの比較結果に基づいて流れる各コレクタ電流を
分流した分流コレクタ電流のうち互いに同相の関係にあ
る分流コレクタ電流を２分の１の割合で合成した合成コ
レクタ電流のうち一方の合成コレクタ電流ＩＥ又はＩＩ
と、この合成コレクタ電流に対して逆相の関係にある分
流コレクタ電流ＩＢ、ＩＤ又はＩＤ、ＩＨとを比較する
ことにより、現実に与えられる基準電位ＶREF1及びＶRE
F2、ＶREF2及びＶREF3をそれぞれ４等分する仮想基準電
位Ｖ１、Ｖ２、Ｖ３及びＶ１１、Ｖ１２、Ｖ１３に対す
る入力信号ＶINの比較出力を得ることができる。

【００６１】以上の構成によれば、隣合う基準電位ＶRE
F1、ＶREF2又はＶREF2、ＶREF3と入力信号ＶINとの比較
結果に基づいて流れるコレクタ電流のうち入力信号ＶIN
に対して同相同士又は逆相同士の関係にある２つの分流
コレクタ電流ＩＡ、ＩＣ又はＩＤ、ＩＨを２分の１の割
合で加え合わせることにより合成コレクタ電流ＩＥ（＝
ＩＡ／２＋ＩＣ／２）又はＩＩ（＝ＩＤ／２＋ＩＨ／
２）を発生させ、各合成コレクタ電流に逆相の関係にあ
る分流コレクタ電流ＩＢ、ＩＤ又はＩＣ、ＩＧとを比較
することにより隣合う基準電位ＶREF1、ＶREF2又はＶRE
F2、ＶREF3間を４分割する仮想基準電位Ｖ１、Ｖ２、Ｖ
３又はＶ１１、Ｖ１２、Ｖ１３に対する比較出力を得る
ことができる。

【００６２】これにより実際に差動対に与えられる基準
電位間の差電圧を大きくとれベース・エミツタ電圧ΔＶ
BEの影響を低減することができ、また１つの差動入力段
を構成するのに必要な素子数もエミツタ面積の比が異な
るトランジスタを用いる場合には４個、同じエミツタ面
積のトランジスタを用いる場合には６個で良く、従来回
路に比して必要となるトランジスタの数（エミツタ面積
の比が異なるトランジスタを用いる場合には１４個、エ
ミツタ面積が等しい場合には３２個）に対して格段的に
少ない素子数により実現することができる。

【００６３】（３）他の実施例 なお上述の実施例においては、基準電位ＶREF2に対する
入力信号ＶINの比較出力のうち入力信号ＶINに対して同
相のコレクタ電流ＩＣを２分の１に分流した分流コレク
タ電流（ＩＣ／２）を下位の基準電位ＶREF1に対する比
較出力を求める差動入力段１１に供給し、一方入力信号
ＶINに対して逆相のコレクタ電流ＩＤを２分の１に分流
した分流コレクタ電流（ＩＤ／２）を上位の基準電位Ｖ
REF3に対する比較出力を求める差動入力段１３に供給す
る場合について述べたが、本発明はこれに限らず、図６
との対応部分に同一符号を付して示す図８に示すよう
に、２組の分流コレクタ電流（ＩＣ／２及びＩＤ／２）
とも下位又は上位の差動入力段の分流コレクタ電流と合
成させるようにしても良い。

【００６４】この場合、図４に示したように２組の合成
コレクタ電流ＩＥ及びＩＦが同時に発生するため、その
いずれか一方の合成コレクタ電流ＩＥ又はＩＦのみを用
いて仮想基準電位Ｖ１、Ｖ２、Ｖ３に対する入力信号Ｖ
INの比較出力を求めれば良い。

【００６５】また上述の実施例においては、各分流用の
トランジスタＱ１２、Ｑ１３、１３Ｎ、Ｑ１２Ｎ……の
コレクタに負荷抵抗Ｒ１２、Ｒ１３、Ｒ１２Ｎ……を直
接接続する場合について述べたが、本発明はこれに限ら
ず、各分流用のトランジスタＱ１２、Ｑ１３、１３Ｎ、
Ｑ１２Ｎ……と負荷抵抗Ｒ１２、Ｒ１３、Ｒ１２Ｎ……
との間に同一のエミツタ面積を有し、かつベース接地さ
れたトランジスタをカスケード接続するようにしても良
い。

【００６６】このようにすれば出力端に寄生する寄生容
量は見かけ上１つになり、上述の実施例の場合に寄生す
る寄生容量の容量値に対しての半分とできる。これによ
り４分割補間型比較回路２０をさらに一段と高速動作さ
せることができる。

【００６７】さらに上述の実施例においては、基準電位
ＶREF1……と入力信号ＶINとを比較する差動対を構成す
るトランジスタＱ１０及びＱ１１……と比較出力である
コレクタ電流を分流するベース接地トランジスタＱ１
２、Ｑ１３、Ｑ１３Ｎ、Ｑ１２Ｎ……を別々に構成する
場合について述べたが、本発明はこれに限らず、ベース
接地トランジスタのうちトランジスタＱ１２、Ｑ１３の
ベースに入力信号ＶINを並列に入力すると共に、他方の
トランジスタＱ１３Ｎ、Ｑ１２Ｎのベースに基準電位Ｖ
REF1を供給し、これら４つのトランジスタのエミツタを
共通の定電流源に接続し、比較用のトランジスタと分流
用のトランジスタを兼用させるようにしても良い。

【００６８】この場合、４分割補間型比較回路を構成す
るのに必要な素子数をさらに一段と少ない素子数により
実現することができ、コンパレータに要求される回路面
積を小さくすることができる。

【００６９】さらに上述の実施例においては、隣合う２
つの基準電位ＶREF1及びＶREF2（＝ＶREF1＋ΔＶ）を４
分割する仮想基準電位Ｖ１、Ｖ２、Ｖ３に対する入力信
号ＶINの比較出力を補間により求める場合について述べ
たが、本発明はこれに限らず、一般にＮ（Ｎは自然数）
分割する仮想基準電位に対する入力信号ＶINの比較出力
を補間により求める場合にも広く適用し得る。

【００７０】この場合２つの基準電位ＶREF1及びＶREF2
の差電圧ΔＶをＮ分割することは、この差電圧の中間電
位ΔＶ／２と基準電位ＶREF1又はＶREF2間を２分のＮ分
割することを意味する。例えば８分割する場合には、図
９に示すように差電圧ΔＶ／２を４分割することを意味
する。

【００７１】従つて、次式

【数１】 に基づいて分流コレクタ電流ＩＡと分流コレクタ電流Ｉ
Ｃを（Ｎ／２）−ｋ：ｋ（ｋ＝０、１……Ｎ／２）に内
分する合成コレクタ電流を発生させ、これらの各合成コ
レクタ電流と分流コレクタ電流ＩＢとを比較すれば基準
電位ＶREF1と中間電位（ＶREF1＋ΔＶ／２）間を２分の
Ｎ分割することができる。

【００７２】同様に分流コレクタ電流ＩＡと分流コレク
タ電流ＩＣを（Ｎ／２）−ｋ：ｋ（ｋ＝０、１……Ｎ／
２）に内分する合成コレクタ電流を発生させ、これらの
各合成コレクタ電流と分流コレクタ電流ＩＤとを比較す
れば中間電位（ＶREF1＋ΔＶ／２）と基準電位ＶREF2間
を２分のＮ分割することができる。

【００７３】さらに上述の実施例においては、差動対を
なす一対のトランジスタＱ１０及びＱ１１、Ｑ２０及び
Ｑ２１……にエミツタ面積の比が異なる複数のトランジ
スタをカスコード接続してコレクタ電流を分流する場合
について述べたが、本発明はこれに限らず、電流比のば
らつきを小さく抑制するため分流に使用するトランジス
タのエミツタにエミツタ抵抗を加えても良い。

【００７４】さらに上述の実施例においては、コレクタ
電流の分流用のトランジスタＱ１２、Ｑ１３（Ｑ１３
Ｎ、Ｑ１２Ｎ）のエミツタ面積比を１：２に設定する場
合について述べたが、本発明はこれに限らず、他の比に
設定しても良い。

【００７５】さらに上述の実施例においては、本発明を
並列型のＡ−Ｄ変換回路の比較部に用いる場合について
述べたが、本発明はこれに限らず、広くアナログ信号の
比較回路に適用し得る。

【００７６】

【発明の効果】上述のように本発明によれば、所定の割
合で分流された第１及び第２の反転比較出力電流を足し
合わせることにより合成反転出力電流を生成し、又は所
定の割合で分流された第１及び第２の同相比較出力電流
Ｉを足し合わせることにより合成同相出力電流を生成
し、合成反転出力電流と当該合成反転出力電流に対して
逆位相の所定の割合で分流された第１及び第２の同相比
較出力電流とを比較し、又は合成同相出力電流と当該合
成同相出力電流に対して逆位相の所定の割合で分流され
た第１及び第２の反転比較出力電流とを比較する。これ
により比較回路を構成するのに必要とされるトランジス
タの数を従来に比して格段的に低減することができ、か
くして第１の基準信号及び第２の基準信号間に存在する
仮想の基準信号に対する入力信号の比較結果を得ること
ができる比較回路の回路面積を小さくすることができ
る。

【図面の簡単な説明】

【図１】本発明による比較回路におけるコレクタ電流の
分流による補間の原理説明に供する接続図である。

【図２】異なる基準電位が与えられる差動対に流れるコ
レクタ電流と入力信号との関係を示す特性曲線図であ
る。

【図３】所定の割合で合成された合成コレクタ電流と基
準電位に対して流れるコレクタ電流との関係を示す特性
曲線図である。

【図４】合成コレクタ電流を用いた仮想基準電位の補間
処理の説明に供する特性曲線図である。

【図５】合成コレクタ電流の組合せによる仮想基準電位
の補間処理の説明に供する特性曲線図である。

【図６】本発明による比較回路の一実施例を示す接続図
である。

【図７】その動作の説明に供する特性曲線図である。

【図８】他の実施例の説明に供する接続図である。

【図９】Ｎ分割補間の説明に供する特性曲線図である。

【図１０】従来の比較回路の構成を示す接続図である。

【図１１】分流コレクタ電流の合成による第１の基準電
位に対する比較出力の説明に供する特性曲線図である。

【図１２】分流コレクタ電流の合成による第１の仮想基
準電位に対する比較出力の説明に供する特性曲線図であ
る。

【図１３】分流コレクタ電流の合成による第２の仮想基
準電位に対する比較出力の説明に供する特性曲線図であ
る。

【図１４】分流コレクタ電流の合成による第３の仮想基
準電位に対する比較出力の説明に供する特性曲線図であ
る。

【図１５】分流コレクタ電流の合成による第２の基準電
位に対する比較出力の説明に供する特性曲線図である。

【符号の説明】

１０、２０、３０……４分割補間型比較回路、１１、１
２、１３……差動入力段、ＶIN……アナログ信号、ＶRE
F1、ＶREF2、ＶREF3……基準電位、Ｖ１、Ｖ２、Ｖ３、
Ｖ１１、Ｖ１２、Ｖ１３……仮想基準電位。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03M 1/00 - 1/88

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】第１の基準信号と入力信号とを入力し、上
   記第１の基準信号に対する第１の反転比較出力電流及び
   第１の同相比較出力電流を出力する第１の差動入力段
   と、 第２の基準信号と上記入力信号とを入力し、上記第２の
   基準信号に対する第２の反転比較出力電流及び第２の同
   相比較出力電流を出力する第２の差動入力段と、上記第１の反転比較出力電流、上記第１の同相比較出力
   電流及び上記第２の反転比較出力電流、上記第２の同相
   比較出力電流 をそれぞれ所定の割合で分流する分流手段
   と、上記所定の割合で 分流された第１及び第２の反転比較出
   力電流を足し合わせることにより合成反転出力電流を生
   成し、又は上記所定の割合で分流された第１及び第２の
   同相比較出力電流を足し合わせることにより合成同相出
   力電流を生成し、上記合成反転出力電流と当該合成反転
   出力電流に対して逆位相の上記所定の割合で分流された
   第１及び第２の同相比較出力電流とを比較し、又は上記
   合成同相出力電流と当該合成同相出力電流に対して逆位
   相の上記所定の割合で分流された第１及び第２の反転比
   較出力電流とを比較することにより、上記第１の基準信
   号及び上記第２の基準信号間に存在する仮想の基準信号
   に対する上記入力信号の比較結果を得る補間出力段とを
   具えることを特徴とする比較回路。
2. 【請求項２】上記補間出力段は、上記所定の割合で分流
   された第１及び第２の反転比較出力電流又は上記所定の
   割合で分流された第１及び第２の同相比較出力電流を
   （Ｎ／２）−ｋ：ｋ〔但しｋ＝０、１、……Ｎ／２〕の
   割合で足し合わせて上記合成反転出力電流又は上記合成
   同相出力電流を生成し、当該合成反転出力電流と上記所
   定の割合で分流された上記第１及び第２の同相比較出力
   電流とを比較し、又は当該合成同相出力電流と上記所定
   の割合で分流された第１及び第２の反転比較出力電流と
   を比較することにより、上記第１の基準信号及び上記第
   ２の基準信号間に存在するＮ−１個の仮想の基準信号に
   対する上記入力信号の比較結果を得ることを特徴とする
   請求項１に記載の比較回路。
3. 【請求項３】上記第１の差動入力段は、第１及び第２の
   トランジスタの差動対よりなり、上記入力信号と上記第
   １の基準信号との比較結果を上記第１の反転比較出力電
   流及び上記第１の同相比較出力電流として出力し、 上記第２の差動入力段は、第３及び第４のトランジスタ
   の差動対よりなり、上記入力信号と上記第２の基準信号
   との比較結果を上記第２の反転比較出力電流及び上記第
   ２の同相比較出力電流として出力し、 上記分流手段は、上記第１の差動入力段に縦続接続され
   るベース接地の第５、第６及び第７、第８のトランジス
   タと上記第２の差動入力段に縦続接続されるベース接地
   の第９、第１０及び第１１、第１２のトランジスタより
   なり、上記第１の反転比較出力電流及び上記第１の同相
   比較出力電流をそれぞれ１：２の割合に分流すると共
   に、上記第２の反転比較出力電流及び上記第２の同相比
   較出力電流をそれぞれ１：２の割合に分流し、 上記補間出力段は、上記分流された第１及び第２の反転
   比較出力電流を足し合わせた上記合成反転出力電流を上
   記第７及び第１１のトランジスタのコレクタを共通接続
   することにより生成し、当該合成反転出力電流と上記分
   流された第１及び第２の同相比較出力電流とを比較する
   ことにより、又は上記分流された第１及び第２の同相比
   較出力電流を足し合わせた上記合成同相出力電流を上記
   第５及び第９のトランジスタのコレクタを共通接続する
   ことにより生成し、当該合成同相出力電流と上記分流さ
   れた上記第１及び第２の反転比較出力電流とを比較する
   ことにより、上記第１の基準信号及び上記第２の基準信
   号間に存在する仮想の基準信号に対する上記入力信号の
   比較結果を得ることを特徴とする請求項１に記載の比較
   回路。
4. 【請求項４】上記第１の差動入力段は、第１及び第２の
   トランジスタの差動対よりなり、上記入力信号と上記第
   １の基準信号との比較結果を上記第１の反転比較出力電
   流及び上記第１の同相比較出力電流として出力し、 上記第２の差動入力段は、第３及び第４のトランジスタ
   の差動対よりなり、上記入力信号と上記第２の基準信号
   との比較結果を上記第２の反転比較出力電流及び上記第
   ２の同相比較出力電流として出力し、 上記分流手段は、上記第１の差動入力段に縦続接続され
   るベース接地の第５、第６及び第７、第８のトランジス
   タと上記第２の差動入力段に縦続接続されるベース接地
   の第９、第１０及び第１１、第１２のトランジスタより
   なり、上記第１の反転比較出力電流及び上記第１の同相
   比較出力電流をそれぞれ１：２の割合に分流すると共
   に、上記第２の反転比較出力電流及び上記第２の同相比
   較出力電流をそれぞれ１：２の割合に分流し、 上記補間出力段は、上記分流された第１及び第２の反転
   比較出力電流を足し合わせた上記合成反転出力電流を上
   記第７及び第１１のトランジスタのコレクタを共通接続
   することにより生成すると共に、上記分流された第１及
   び第２の同相比較出力電流を足し合わせた上記合成同相
   出力電流を上記第５及び第９のトランジスタのコレクタ
   を共通接続することにより生成し、当該合成反転出力電
   流又は当該合成同相出力電流のいずれか一方と上記分流
   された第１及び第２の同相比較出力電流又は上記分流さ
   れた第１及び第２の反転比較出力電流とを比較すること
   により、上記第１の基準信号及び上記第２の基準信号間
   に存在する仮想の基準信号に対する上記入力信号の比較
   結果を得ることを特徴とする請求項１に記載の比較回
   路。