JP3214225B2 - 多電源型比較回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は多電源型比較回路に係
り、詳しくは、例えば自動車用内燃機関を制御する電子
制御装置に用いられる多電源型比較回路に関するもので
ある。

【０００２】

【従来の技術】従来、この種の技術として、例えば「ト
ヨタ カローラ新型車解説書」（１９９１年６月１２日
発行 トヨタ自動車株式会社サービス部 編集発行）に
掲載されたものが知られている。この技術において、自
動車用エンジンを制御する際には、電子制御装置（以
下、「ＥＣＵ」という）が使用される。すなわち、図９
に示すように、ＥＣＵ５１は、種々のエンジン制御に際
して外部から各種信号を入力する。このとき、ＥＣＵ５
１が外部から取り入れる電圧レベルは「０Ｖ」〜バッテ
リ電圧たる「約１２Ｖ」（以下、「＋Ｂ」という）の範
囲内にある。例えばエアコンスイッチ等からは、「０
Ｖ」〜「＋Ｂ」までのアナログ信号（＋Ｂ系信号）が入
力される。また、排気温センサ等からは、「０Ｖ」〜
「５Ｖ（Ｖcc）」までのアナログ信号（Ｖcc系信号）が
入力される。

【０００３】上記各種信号は、一旦入力インターフェイ
ス回路５２に入力される。この入力インターフェイス回
路５２においては、入力電圧が「＋Ｂ」であろうが、
「５Ｖ」であろうが、全て最大「５Ｖ」の信号、すなわ
ちＶcc系（「０Ｖ」か「５Ｖ」）の信号に変換される。
そして、その信号はＥＣＵ５１内の中央処理制御装置
（以下、「ＣＰＵ」という）５３に出力される。

【０００４】図１０は、従来技術における入力インター
フェイス回路５２内部の集積回路図の一例を示すもので
ある。同図に示すように、集積回路は、例えば２つの比
較回路５４，５５を備えている。これら比較回路５４，
５５の供給電源は共にバッテリ５６であり、その電圧は
「＋Ｂ」である。そして、例えばＶcc系の信号が入力端
子５７に入力された場合には、入力端子５７にかかる電
圧と入力端子５８にかかる電圧（但し、この電圧は固定
されている）とが比較回路５４にて比較され、その比較
結果がＣＰＵ５３へ出力される。

【０００５】これに対し、ＣＰＵ５３は、図９に示すよ
うに、入力インターフェイス回路５２から入力された
「０Ｖ」〜「５Ｖ」の信号に基づいて、種々の演算を実
行し、出力インターフェイス回路５９，６０を介して、
インジェクタ６１、イグナイタ６２、その他の各種アク
チュエータ６３を駆動制御する。このＣＰＵ５３にはバ
ッテリ５６から定電圧回路６４を介して「５Ｖ」の電源
が供給され、ＣＰＵ５３は、この「５Ｖ」という電圧レ
ベルにて駆動される。

【０００６】さて、現状においては、バッテリ電圧の
「＋Ｂ」を定電圧回路６４にて「５Ｖ」に降圧させてＣ
ＰＵ５３を駆動させている。ところが、何らかの原因で
バッテリ電圧が低下して「５Ｖ」以下となってしまった
場合には、それに追従して定電圧回路６４から供給され
る電圧も低下してしまう。例えばバッテリ５６が劣化し
てきている状態において、エンジンを始動しようとする
場合には、一瞬バッテリ電圧が「２〜３Ｖ」にまで低下
してしまう場合がある。そこで、そのような低下があっ
たとしてもＥＣＵ５１を確実に作動させるために、現状
では図に示すようなバックアップ回路６５が設けられて
いる。このバックアップ回路６５により、上記の如くバ
ッテリ電圧が「２〜３Ｖ」にまで低下してしまってもＥ
ＣＵ５１の作動を確保することが可能となる。

【０００７】ところで、近年、ＥＣＵ５１にかかるコス
ト低減の要求が高まってきている。その一つの方策とし
て、上記のバックアップ回路６５を省略することが考え
られる。そして、このようにバックアップ回路６５を省
略した場合には、コストの低減が図られるものの、定電
圧回路６４として昇圧機能を有するタイプのものを用い
る必要が生じてくる。すなわち、バッテリ電圧が低下し
た場合であっても、確実に「５Ｖ」というＣＰＵ５３の
駆動に必要な電圧を供給するために、昇圧回路が前記定
電圧回路６４内に設けられることとなる。

【０００８】

【発明が解決しようとする課題】しかしながら、上記従
来技術では、バッテリ電圧が「５Ｖ」を下回って「２〜
３Ｖ」にまで低下してしまった場合には、Ｖcc系の入力
電圧が同相入力電圧範囲を超えてしまい、比較回路５４
の比較動作が不能となってしまうおそれがあった。例え
ば、図１０の比較回路５４において、同相入力電圧範囲
は、「０Ｖ」〜「＋Ｂ」−（２ＶBE＋ＶCE）である。こ
のため、「＋Ｂ」が低下した場合であって、入力端子５
７及び入力端子５８にかかる電圧が同時にこれを超えた
場合には、比較回路５４内のトランジスタＴＲ１，ＴＲ
２，ＴＲ３が作動せず、比較動作を行うことができなく
なってしまうおそれがあった。

【０００９】一方、上記の不具合を解消するべく、図１
１に示すように、両電源と比較回路５４との間にダイオ
ードＤ１，Ｄ２を設けることも考えられる。ところが、
この場合には、ダイオードＤ１，Ｄ２の存在により、
「０．７Ｖ」の電圧降下が起こり、最低動作電圧の上昇
を招くこととなっていた。従って、この方策も好ましい
ものとはいえなかった。

【００１０】また、個々の比較回路５４，５５に個々に
電源端子を設けることも考えられる。しかしながら、か
かる場合には端子数の増加を招くこととなってしまい、
この方策も好ましいものとはいえなかった。

【００１１】本発明は前述した事情に鑑みてなされたも
のであって、その目的は、第１及び第２の電源を含む複
数の電源と、第１及び第２の入力端子と、両入力端子に
印加される電圧を比較する比較手段とを備えてなる多電
源型比較回路において、一つの電源の電圧が異常に低下
したとしても、比較手段による比較動作を確実に行うこ
とのできる多電源型比較回路を提供することにある。

【００１２】

【課題を解決するための手段】上記目的を達成するため
に請求項１に記載の発明においては、図１に示すよう
に、第１の入力端子１００と、第２の入力端子２００
と、第１の電源３００と、第２の電源４００と、前記第
１の電源３００によって駆動され、各ベース５１０，６
１０が前記第１及び第２の入力端子１００，２００に接
続され、各エミッタ５２０，６２０同士が共通接続され
てなる第１のトランジスタ対７００と、前記第２の電源
４００によって駆動され、各ベース８１０，９１０が前
記第１及び第２の入力端子１００，２００に接続され、
各エミッタ８２０，９２０同士が共通接続されてなる第
２のトランジスタ対１０００と、前記第１及び第２のト
ランジスタ対７００，１０００のうち、一方のトランジ
スタ５００，９００のコレクタ５３０，９３０を互いに
接続するとともに、それらコレクタ５３０，９３０に接
続された第１の抵抗体１１００と、前記第１及び第２の
トランジスタ対７００，１０００のうち、他方のトラン
ジスタ６００，８００のコレクタ６３０，８３０を互い
に接続するとともに、それらコレクタ６３０，８３０に
接続された第２の抵抗体１２００と、前記第１の抵抗体
１１００及び前記第２の抵抗体１２００の端子電圧を比
較する比較手段１３００とを備えた多電源型比較回路を
その要旨としている。

【００１３】また、請求項２に記載の発明においては、
第１の入力端子と、第２の入力端子と、複数の電源と、
各ベースが前記第１及び第２の入力端子に接続され、各
エミッタ同士が共通接続され、前記複数の電源に対しそ
れぞれ接続された複数のトランジスタ対と、前記複数の
トランジスタ対のうち、一方のトランジスタのコレクタ
を互いに接続するとともに、それらコレクタに接続され
た第１の抵抗体と、前記複数のトランジスタ対のうち、
他方のトランジスタのコレクタを互いに接続するととも
に、それらコレクタに接続された第２の抵抗体と、前記
第１の抵抗体及び前記第２の抵抗体の端子電圧を比較す
る比較手段とを備えた多電源型比較回路をその要旨とし
ている。

【００１４】

【作用】上記請求項１に記載の発明によれば、図１に示
すように、以下の作用を奏する。すなわち、まず、第１
の入力端子１００及び第２の入力端子２００にかかる電
圧のいずれか一方が、第１及び第２の電源３００，４０
０の電源電圧よりも低い場合、例えば、第２の入力端子
２００にかかる電圧が、第１及び第２の電源３００，４
００の電源電圧よりも低い場合を前提とする。

【００１５】この場合において、基本的には第１のトラ
ンジスタ対７００の各トランジスタ５００，６００は、
そのベース５１０，６１０にかかる電圧に応じて一方が
作動する。すなわち、第１の入力端子１００にかかる電
圧の方が第２の入力端子２００にかかる電圧よりも小さ
い場合、トランジスタ５００がオンされる。また、第２
の入力端子２００にかかる電圧の方が第１の入力端子１
００にかかる電圧よりも小さい場合、トランジスタ６０
０がオンされる。一方、第２のトランジスタ対１０００
の各トランジスタ８００，９００は、そのベース８１
０，９１０にかかる電圧に応じて一方が作動する。すな
わち、第１の入力端子１００にかかる電圧の方が第２の
入力端子２００にかかる電圧よりも小さい場合、トラン
ジスタ９００がオンされる。また、第２の入力端子２０
０にかかる電圧の方が第１の入力端子１００にかかる電
圧よりも小さい場合、トランジスタ８００がオンされ
る。

【００１６】さて、上記の前提条件下において、第１の
入力端子１００にかかる電圧が第２の入力端子２００に
かかる電圧よりも低い段階においては、第１の電源３０
０の電源電圧と、第１のトランジスタ対７００の一方の
トランジスタ５００のベース５１０との電位差により、
トランジスタ５００がオンとなり、第１の抵抗体１１０
０に電流Ｉ１が流れる。また、第２の電源４００の電源
電圧と、第２のトランジスタ対１０００の一方のトラン
ジスタ９００のベース９１０との電位差により、トラン
ジスタ９００がオンとなり、第１の抵抗体１１００に電
流Ｉ４が流れる。このため、電流Ｉ１と電流Ｉ４の和の
分だけ、第１の抵抗体１１００には電圧が発生する。一
方、第１のトランジスタ対７００の他方のトランジスタ
６００と、第２のトランジスタ対１０００の他方のトラ
ンジスタ８００とは共にオフされ、第２の抵抗体１２０
０には電圧が発生しない。そして、両者の電圧が比較手
段１３００により比較される。

【００１７】次に、第１の入力端子１００にかかる電圧
が第２の入力端子２００にかかる電圧を超えた段階にお
いては、第１の電源３００の電源電圧と、第１のトラン
ジスタ対７００の他方のトランジスタ６００のベース６
１０との電位差により、トランジスタ６００がオンとな
り、第２の抵抗体１２００に電流Ｉ２が流れる。また、
第２の電源４００の電源電圧と、第２のトランジスタ対
１０００の他方のトランジスタ８００のベース８１０と
の電位差により、トランジスタ８００がオンとなり、第
２の抵抗体１２００に電流Ｉ３が流れる。このため、電
流Ｉ２と電流Ｉ３の和の分だけ、第２の抵抗体１２００
には電圧が発生する。一方、トランジスタ５００，９０
０はオフされ、第１の抵抗体１１００には電圧が発生し
なくなる。そして、両者の電圧が比較手段１３００によ
り比較される。このように、第２の入力端子２００にか
かる電圧が、第１及び第２の電源３００，４００の電源
電圧よりも低い場合には、第２の入力端子２００にかか
る電圧にかかわらず、比較手段１３００による比較判定
が行われうる。

【００１８】また、第１の入力端子１００にかかる電圧
が、第１及び第２の電源３００，４００の電源電圧より
も低い場合であっても、上記と同様のことがいえる。従
って、第１の入力端子１００及び第２の入力端子２００
にかかる電圧のいずれか一方が、第１及び第２の電源３
００，４００の電源電圧よりも低い場合には、常に比較
手段１３００による比較判定が行われうる。

【００１９】次に、第１及び第２の入力端子１００，２
００の一方にかかる電圧が、第１及び第２の電源３０
０，４００の一方の電源電圧を超えた場合について説明
する。例えば、第２の入力端子２００にかかる電圧が、
第２の電源４００の電源電圧よりも高く、かつ、第１の
電源の電源電圧よりも低い場合を前提とする。まず、第
１の入力端子１００にかかる電圧が非常に低い場合に
は、第１の電源３００の電源電圧と、第１のトランジス
タ対７００の一方のトランジスタ５００のベース５１０
との電位差により、トランジスタ５００がオンとなり、
第１の抵抗体１１００に電流Ｉ１が流れる。また、第２
の電源４００の電源電圧と、第２のトランジスタ対１０
００の一方のトランジスタ９００のベース９１０との電
位差により、トランジスタ９００がオンとなり、第１の
抵抗体１１００に電流Ｉ４が流れる。このため、電流Ｉ
１と電流Ｉ４の和の分だけ、第１の抵抗体１１００には
電圧が発生する。一方、第１のトランジスタ対７００の
他方のトランジスタ６００と、第２のトランジスタ対１
０００の他方のトランジスタ８００とは共にオフされ、
第２の抵抗体１２００には電圧が発生しない。そして、
両者の電圧が比較手段１３００により比較される。

【００２０】次に、第１の入力端子１００にかかる電圧
が大きくなった場合であって、第２の電源４００の電源
電圧を超えた段階、つまり、トランジスタ９００のしき
い値電圧を超えた段階においては、トランジスタ９００
がオフされ、トランジスタ５００のみがオンされること
となる。このため、第１の抵抗体１１００には電流Ｉ１
のみが流れ、その分の電圧が発生する。一方、トランジ
スタ６００とトランジスタ８００とは共にオフされ、第
２の抵抗体１２００には電圧が発生しない。そして、両
者の電圧が比較手段１３００により比較される。

【００２１】さらに、第１の入力端子１００にかかる電
圧が大きくなった場合であって、第２の入力端子２００
にかかる電圧を超えた段階においては、トランジスタ５
００がオフされる。もちろん、トランジスタ９００もオ
フされる。また、第１の電源３００の電源電圧と、第１
のトランジスタ対７００の他方のトランジスタ６００の
ベース６１０との電位差により、トランジスタ６００が
オンとなる。一方、第２のトランジスタ対１０００の他
方のトランジスタ８００のベース８１０にかかる電圧の
方が第２の電源４００の電源電圧よりも高いため、トラ
ンジスタ８００がオフされたままとなる。このため、第
２の抵抗体１２００には電流Ｉ２のみが流れ、その分の
電圧が発生する。一方、トランジスタ５００とトランジ
スタ９００とは共にオフされ、第１の抵抗体１１００に
は電圧が発生しない。そして、両者の電圧が比較手段１
３００により比較される。

【００２２】次に、上記とは逆の現象が起こった場合、
すなわち、第１の電源３００の電源電圧の方が第２の電
源４００の電源電圧よりも小さくなった場合について説
明する。ここで、第２の入力端子２００にかかる電圧
が、第１の電源３００の電源電圧よりも高く、かつ、第
２の電源４００の電源電圧よりも低い場合を前提とす
る。まず、第１の入力端子１００にかかる電圧が非常に
低い場合には、上記と同様、トランジスタ５００，９０
０が共にオンとなり、第１の抵抗体１１００には、電流
Ｉ１と電流Ｉ４とが流れ、これらの和の分だけ、第１の
抵抗体１１００には電圧が発生する。一方、第１のトラ
ンジスタ対７００の他方のトランジスタ６００と、第２
のトランジスタ対１０００の他方のトランジスタ８００
とは共にオフされ、第２の抵抗体１２００には電圧が発
生しない。そして、両者の電圧が比較手段１３００によ
り比較される。

【００２３】次に、第１の入力端子１００にかかる電圧
が大きくなった場合であって、第１の電源３００の電源
電圧を超えた段階、つまり、トランジスタ５００のしき
い値電圧を超えた段階においては、トランジスタ５００
がオフされ、トランジスタ９００のみがオンされること
となる。このため、第１の抵抗体１１００には電流Ｉ４
のみが流れ、その分の電圧が発生する。一方、トランジ
スタ６００とトランジスタ８００とは共にオフされ、第
２の抵抗体１２００には電圧が発生しない。そして、両
者の電圧が比較手段１３００により比較される。

【００２４】さらに、第１の入力端子１００にかかる電
圧が大きくなった場合であって、第２の入力端子２００
にかかる電圧を超えた段階においては、トランジスタ９
００がオフされる。もちろん、トランジスタ５００もオ
フされる。また、第２の電源４００の電源電圧と、第２
のトランジスタ対１０００の他方のトランジスタ８００
のベース８１０との電位差により、トランジスタ８００
がオンとなる。一方、第１のトランジスタ対７００の他
方のトランジスタ６００のベース６１０にかかる電圧の
方が第１の電源３００の電源電圧よりも高いため、トラ
ンジスタ６００がオフされたままとなる。このため、第
２の抵抗体１２００には電流Ｉ３のみが流れ、その分の
電圧が発生する。一方、トランジスタ５００とトランジ
スタ９００とは共にオフされ、第１の抵抗体１１００に
は電圧が発生しない。そして、両者の電圧が比較手段１
３００により比較される。

【００２５】従って、第１及び第２の電源のうち、一方
の電源の電圧が異常に低下したとしても、比較手段によ
る比較動作が不能になってしまうことはない。また、請
求項１に記載の発明の場合、電源の数が２つであったの
に対し、請求項２に記載の発明においては、電源の数が
複数であり、各電源に応じてトランジスタ対が設けられ
るという点で一部相違するが、基本的には、上記と同様
の作用を奏する。

【００２６】

【実施例】以下、本発明における多電源型比較回路を具
体化した一実施例を図面に基づいて詳細に説明する。但
し、本実施例における多電源型比較回路は、前述した従
来技術と同様、自動車用エンジンを制御する際に使用さ
れる電子制御装置（ＥＣＵ）内に設けられた入力インタ
ーフェイス回路内に組み込まれるものである。

【００２７】図２は、本実施例において、入力インター
フェイス回路内に組み込まれた多電源型比較回路を示す
回路図である。同図に示すように、本実施例の回路は、
差動器１、差動器２及び比較手段としての比較回路３を
備えている。差動器１は３つのＰＮＰトランジスタＱ
１，Ｑ２，Ｑ３を有している。トランジスタＱ３のベー
スは図示しない定電流源に接続されている。また、その
エミッタは、第２の電源Ｖccに接続されている。また、
トランジスタＱ１，Ｑ２は、それらの両エミッタが互い
に接続されるとともに、トランジスタＱ３のコレクタに
接続されている。トランジスタＱ１，Ｑ２は、第１のト
ランジスタ対を構成している。

【００２８】一方、差動器２は３つのＰＮＰトランジス
タＱ４，Ｑ５，Ｑ６を有している。トランジスタＱ６の
ベースは上記同様、定電流源に接続されている。また、
そのエミッタは、第１の電源＋Ｂに接続されている。ま
た、トランジスタＱ４，Ｑ５は、それらの両エミッタが
互いに接続されるとともに、トランジスタＱ６のコレク
タに接続されている。トランジスタＱ４，Ｑ５は、第２
のトランジスタ対を構成している。

【００２９】前記トランジスタＱ１のベース及びトラン
ジスタＱ５のベースは、共に第１の入力端子１１に接続
されている。また、トランジスタＱ２のベース及びトラ
ンジスタＱ４のベースは、共に第２の入力端子１２に接
続されている。トランジスタＱ１のコレクタとトランジ
スタＱ５のコレクタとは互いに接続されているととも
に、第１の抵抗体としての第１の抵抗Ｒ１を介して接地
されている。また、トランジスタＱ２のコレクタとトラ
ンジスタＱ４のコレクタとは互いに接続されているとと
もに、第２の抵抗体としての第２の抵抗Ｒ２を介して接
地されている。但し、本実施例において、第１の抵抗Ｒ
１及び第２の抵抗Ｒ２の抵抗の大きさは等しいものとす
る。

【００３０】差動器１及び差動器２と、前記両抵抗Ｒ
１，Ｒ２との間には、比較回路３が接続されている。よ
り詳しくは、トランジスタＱ５のコレクタと第１の抵抗
Ｒ１との間には端子１３が設けられ、トランジスタＱ４
のコレクタと第２の抵抗Ｒ２との間には端子１４が設け
られている。そして、これら両端子１３，１４は、比較
回路３の入力端子となっている。

【００３１】比較回路３はＰＮＰトランジスタＱ７，Ｑ
８，Ｑ９，Ｑ１０，Ｑ１１，Ｑ１２と、ＮＰＮトランジ
スタＱ１３，Ｑ１４，Ｑ１５，Ｑ１６とを備えている。
トランジスタＱ７のエミッタは第１の電源＋Ｂに接続さ
れているとともに、ベースは、上記差動器１，２の場合
と同様、図示しない定電流源に接続されている。また、
トランジスタＱ７のコレクタは、２つのトランジスタＱ
８，Ｑ９のエミッタに接続されている。トランジスタＱ
８のベースは、トランジスタＱ１０のエミッタに接続さ
れている。トランジスタＱ１０のベースは、端子１３に
接続され、コレクタは、接地されている。一方、トラン
ジスタＱ９のベースは、トランジスタＱ１１のエミッタ
に接続されている。トランジスタＱ１１のベースは、端
子１４に接続され、コレクタは、接地されている。

【００３２】また、トランジスタＱ８，Ｑ９のコレクタ
は、それぞれトランジスタＱ１３，Ｑ１４のコレクタに
接続されている。トランジスタＱ１３のベースは、同ト
ランジスタＱ１３のコレクタに接続され、２つのトラン
ジスタＱ１３，Ｑ１４によりカレントミラー回路が構成
されている。さらに、トランジスタＱ１３，Ｑ１４のエ
ミッタは、共に接地されている。

【００３３】前記トランジスタＱ９のコレクタとトラン
ジスタＱ１４との間は、トランジスタＱ１５のベースに
接続されている。トランジスタＱ１５のコレクタは、ト
ランジスタＱ１２のコレクタに接続されている。このト
ランジスタＱ１２のエミッタは、第１の電源＋Ｂに接続
され、ベースは、定電流源に接続されている。また、ト
ランジスタＱ１５のエミッタは、接地されている。２つ
のトランジスタＱ１２，Ｑ１５間には、トランジスタＱ
１６のベースが接続されている。トランジスタＱ１６の
コレクタは、出力端子１５に接続され、エミッタは接地
されている。

【００３４】そして、比較回路３は、両端子１３，１４
にかかる電圧に応じた出力を出力端子１５に出力するよ
うになっている。すなわち、端子１３にかかる電圧の方
が大きい場合には、出力電圧は「０Ｖ」となり、端子１
４にかかる電圧の方が大きい場合には、「５Ｖ」となる
よう、比較回路３は比較動作する。

【００３５】次に、本実施例の作用について説明する。
まず、第１の入力端子１１及び第２の入力端子１２にか
かる電圧のいずれか一方が、第１及び第２の電源＋Ｂ，
Ｖccの各電源電圧よりも低い場合、例えば、第２の入力
端子１２にかかる電圧が、第１及び第２の電源＋Ｂ，Ｖ
ccの各電源電圧よりも低い場合を前提とする。

【００３６】この場合において、基本的には差動器１の
各トランジスタＱ１，Ｑ２は、各ベースにかかる電圧に
応じて一方が作動する。すなわち、第１の入力端子１１
にかかる電圧の方が第２の入力端子１２にかかる電圧よ
りも小さい場合、トランジスタＱ１がオンされる。ま
た、第２の入力端子１２にかかる電圧の方が第１の入力
端子１１にかかる電圧よりも小さい場合、トランジスタ
Ｑ２がオンされる。一方、差動器２の各トランジスタＱ
４，Ｑ５は、各ベースにかかる電圧に応じて一方が作動
する。すなわち、第１の入力端子１１にかかる電圧の方
が第２の入力端子１２にかかる電圧よりも小さい場合、
トランジスタＱ５がオンされる。また、第２の入力端子
１２にかかる電圧の方が第１の入力端子１１にかかる電
圧よりも小さい場合、トランジスタＱ４がオンされる。

【００３７】さて、上記前提条件下において、図３に示
すように、第１の入力端子１１にかかる電圧（入力１）
が第２の入力端子１２にかかる電圧（入力２）よりも低
い段階においては（但し、入力２は固定とする）、第１
の電源＋Ｂの電源電圧と、第１の差動器１のトランジス
タＱ１のベース電圧との電位差により、トランジスタＱ
１がオンとなり、第１の抵抗Ｒ１に電流Ｉ１が流れる。
また、第２の電源Ｖccの電源電圧と、第２の差動器２の
トランジスタＱ５のベース電圧との電位差により、トラ
ンジスタＱ５がオンとなり、第１の抵抗Ｒ１に電流Ｉ４
が流れる。このため、電流Ｉ１と電流Ｉ４の和の分だ
け、第１の抵抗Ｒ１には電圧Ｖ１が発生する。一方、ト
ランジスタＱ２と、トランジスタＱ４とは共にオフさ
れ、第２の抵抗Ｒ２には電圧Ｖ２が発生しない（Ｖ２＝
「０Ｖ」）。そして、両者の電圧Ｖ１，Ｖ２が上記した
比較回路３により比較される。

【００３８】次に、第１の入力端子１１にかかる電圧
（入力１）が第２の入力端子１２にかかる電圧（入力
２）を超えた段階においては、第１の電源＋Ｂの電源電
圧と、第１の比較器１のトランジスタＱ２のベース電圧
との電位差により、トランジスタＱ２がオンとなり、第
２の抵抗Ｒ２に電流Ｉ２が流れる。また、第２の電源Ｖ
ccの電源電圧と、第２の差動器２のトランジスタＱ４の
ベース電圧との電位差により、トランジスタＱ４がオン
となり、第２の抵抗Ｒ２に電流Ｉ３が流れる。このた
め、電流Ｉ２と電流Ｉ３の和の分だけ、第２の抵抗Ｒ２
には電圧Ｖ２が発生する。一方、トランジスタＱ１，Ｑ
５はオフされ、第１の抵抗Ｒ１には電圧Ｖ１が発生しな
くなる（Ｖ１＝「０Ｖ」）。そして、両者の電圧Ｖ１，
Ｖ２が比較回路３により比較される。このように、第２
の入力端子１２にかかる電圧が、第１及び第２の電源＋
Ｂ，Ｖccの電源電圧よりも低い場合には、第２の入力端
子１２にかかる電圧にかかわらず、比較回路３による比
較判定が確実に行われうる。

【００３９】また、第１の入力端子１１にかかる電圧
（入力１）が、第１及び第２の電源＋Ｂ，Ｖccの電源電
圧よりも低い場合であっても、上記と同様のことがいえ
る。従って、第１の入力端子１１及び第２の入力端子１
２にかかる電圧（入力１，入力２）のいずれか一方が、
第１及び第２の電源＋Ｂ，Ｖccの電源電圧よりも低い場
合には、常に比較回路３による比較判定が行われうるの
である。

【００４０】次に、第１及び第２の電源＋Ｂ，Ｖccの一
方の電源電圧が異常に低下して、第１及び第２の入力端
子１１，１２の一方にかかる電圧が、第１及び第２の電
源＋Ｂ，Ｖccの一方の電源電圧を超えてしまった場合に
ついて説明する。例えば、図４に示すように、第２の入
力端子１２にかかる電圧（入力２）が、第２の電源Ｖcc
の電源電圧よりも高く、かつ、第１の電源＋Ｂの電源電
圧よりも低い場合を前提とする。但し、入力２は固定と
する。まず、第１の入力端子１１にかかる電圧（入力
１）が非常に低い場合には、上記と同様、第１の電源＋
Ｂの電源電圧と、トランジスタＱ１のベース電圧との電
位差により、トランジスタＱ１がオンとなり、第１の抵
抗Ｒ１に電流Ｉ１が流れる。また、第２の電源Ｖccの電
源電圧と、トランジスタＱ５のベース電圧との電位差に
より、トランジスタＱ５がオンとなり、第１の抵抗Ｒ１
に電流Ｉ４が流れる。このため、電流Ｉ１と電流Ｉ４の
和の分だけ、第１の抵抗Ｒ１には電圧Ｖ１が発生する。
一方、トランジスタＱ２と、トランジスタＱ４とは共に
オフされ、第２の抵抗Ｒ２には電圧Ｖ２が発生しない
（Ｖ２＝「０Ｖ」）。そして、両者の電圧Ｖ１，Ｖ２が
比較回路３により比較される。

【００４１】次に、第１の入力端子１１にかかる電圧
（入力１）が大きくなった場合であって、第２の電源Ｖ
ccの電源電圧を超えた段階、つまり、差動器２の同相入
力電圧範囲を超えた段階においては、トランジスタＱ５
がオフされ、トランジスタＱ１のみがオンされることと
なる。このため、第１の抵抗Ｒ１には電流Ｉ１のみが流
れ、その分の電圧Ｖ１が発生する。つまり、電圧Ｖ１
は、第１の入力端子１１にかかる電圧（入力１）が非常
に低い場合に比べて、低下するものの一定量は確保され
る。一方、トランジスタＱ２とトランジスタＱ４とは共
にオフされ、第２の抵抗Ｒ２には電圧Ｖ２が発生しない
（Ｖ２＝「０Ｖ」）。そして、両者の電圧Ｖ１，Ｖ２が
比較回路３により比較される。

【００４２】さらに、第１の入力端子１１にかかる電圧
（入力１）がより大きくなった場合であって、第２の入
力端子１２にかかる電圧（入力２）を超えた段階におい
ては、トランジスタＱ１がオフされる。もちろん、トラ
ンジスタＱ５もオフされる。また、第１の電源＋Ｂの電
源電圧と、第１の差動器１のトランジスタＱ２のベース
電圧との電位差により、トランジスタＱ２がオンとな
る。一方、第２の差動器２のトランジスタＱ４のベース
電圧の方が第２の電源Ｖccの電源電圧よりも高いため、
トランジスタＱ４はオフされたままとなる。このため、
第２の抵抗Ｒ２には電流Ｉ２のみが流れ、その分の電圧
Ｖ２が発生する。一方、トランジスタＱ１とトランジス
タＱ５とは共にオフされ、第１の抵抗Ｒ１には電圧Ｖ１
が発生しない（Ｖ１＝「０Ｖ」）。そして、両者の電圧
Ｖ１，Ｖ２が比較回路３により比較される。

【００４３】次に、上記とは逆の現象が起こった場合、
すなわち、第１の電源＋Ｂの電源電圧の方が第２の電源
Ｖccの電源電圧よりも小さくなった場合について説明す
る。ここで、図５に示すように、第２の入力端子１２に
かかる電圧（入力２）が、第１の電源＋Ｂの電源電圧よ
りも高く、かつ、第２の電源Ｖccの電源電圧よりも低い
場合を前提とする。但し、入力２は固定とする。まず、
第１の入力端子１１にかかる電圧（入力１）が非常に低
い場合には、上記と同様、トランジスタＱ１，Ｑ５が共
にオンとなり、第１の抵抗Ｒ１には、電流Ｉ１と電流Ｉ
４とが流れ、これらの和の分だけ、第１の抵抗Ｒ１には
電圧Ｖ１が発生する。一方、トランジスタＱ２と、トラ
ンジスタＱ４とは共にオフされ、第２の抵抗Ｒ２には電
圧Ｖ２が発生しない（Ｖ２＝「０Ｖ」）。そして、両者
の電圧Ｖ１，Ｖ２が比較回路３により比較される。

【００４４】次に、第１の入力端子１１にかかる電圧
（入力１）が大きくなった場合であって、第１の電源＋
Ｂの電源電圧を超えた段階、つまり、差動器１の同相入
力電圧範囲を超えた段階においては、トランジスタＱ１
がオフされ、トランジスタＱ５のみがオンされることと
なる。このため、第１の抵抗Ｒ１には電流Ｉ４のみが流
れ、その分の電圧Ｖ１が発生する。一方、トランジスタ
Ｑ２とトランジスタＱ４とは共にオフされ、第２の抵抗
Ｒ２には電圧Ｖ２が発生しない（Ｖ２＝「０Ｖ」）。そ
して、両者の電圧Ｖ１，Ｖ２が比較回路３により比較さ
れる。

【００４５】さらに、第１の入力端子１１にかかる電圧
（入力１）がより大きくなった場合であって、第２の入
力端子１２にかかる電圧（入力２）を超えた段階におい
ては、トランジスタＱ５がオフされる。もちろん、トラ
ンジスタＱ１もオフされる。また、第２の電源Ｖccの電
源電圧と、差動器２のトランジスタＱ４のベース電圧と
の電位差により、トランジスタＱ４がオンとなる。一
方、第１の差動器１のトランジスタＱ２のベース電圧の
方が第１の電源＋Ｂの電源電圧よりも高いため、トラン
ジスタＱ２はオフされたままとなる。このため、第２の
抵抗Ｒ２には電流Ｉ３のみが流れ、その分の電圧Ｖ２が
発生する。一方、トランジスタＱ１とトランジスタＱ５
とは共にオフされ、第１の抵抗Ｒ１には電圧Ｖ１が発生
しない（Ｖ１＝「０Ｖ」）。そして、両者の電圧Ｖ１，
Ｖ２が比較回路３により比較される。

【００４６】以上説明したように、第１の電源＋Ｂが、
入力端子１１，１２の一方にかかる電圧よりも低下して
しまったとしても、比較回路３による比較動作を確実に
行うことができる（図５参照）。また、第２の電源Ｖcc
が、入力端子１１，１２の一方にかかる電圧よりも低下
してしまったとしても、比較回路３による比較動作を確
実に行うことができる（図４参照）。従って、第１及び
第２の電源＋Ｂ，Ｖccのうち、一方の電源の電圧が、異
常に低下してしまい、入力端子１１，１２の一方にかか
る電圧よりも低下してしまった場合であっても、比較回
路による比較判定が作動不能になっていた従来技術とは
異なり、本実施例では、比較回路３による比較動作が不
能になってしまうことはない。つまり、一方の電源の電
圧が何らかの原因で異常に低下してしまったとしても、
比較回路３による比較動作を確実に行うことができる。

【００４７】また、本実施例では、比較回路３にて比較
判定する場合には、差動器１，２の動作に応じて第１及
び第２の抵抗Ｒ１，Ｒ２にかかる電圧が比較される。こ
こで、差動器１，２を駆動させるためには、入力端子１
１，１２にかかる電圧は、「０Ｖ」〜（電源電圧−ＶBE
−ＶCE）の範囲となる。このため、電源電圧付近の比較
可能な範囲は、従来技術の場合、「０Ｖ」〜（電源電圧
−２×ＶBE−ＶCE）に比べて広い範囲で比較動作ができ
る。

【００４８】尚、本発明は上記実施例に限定されず、例
えば次の如く構成してもよい。 （１）前記実施例では、比較回路３を構成するトランジ
スタＱ７〜Ｑ１６としてバイポーラトランジスタを採用
したが、その代わりとして、に図６に示すように、比較
回路３を構成するトランジスタとして、ＭＯＳトランジ
スタを配設するようにしてもよい。

【００４９】但し、この場合には、外乱ノイズ等によっ
て、過大電流が流れることを防止するため、第１の入力
端子１１と差動器１との間及び第２の入力端子１２と差
動器２との間にそれぞれ抵抗Ｒ１１，Ｒ１２を配設する
必要がある。また、グランドと第１の入力端子１１との
間及びグランドと第２の入力端子１２との間にそれぞれ
ダイオードＤ１１，Ｄ１２を逆方向に接続する必要があ
る。これは、ノイズ等によって負入力（「０Ｖ」以下の
電圧入力）があった場合、これを約「０．７Ｖ」でクラ
ンプすることにより、その影響をキャンセルさせるため
である。

【００５０】（２）前記実施例では、２つの電源として
第１及び第２の電源＋Ｂ，Ｖccを採用したが、グランド
よりも低い電源Ｖ２１，Ｖ２２を用いた場合であっても
本発明を適用することができる。かかる場合、差動器
１，２及び比較回路３を構成する各バイポーラトランジ
スタＱ１〜Ｑ１６を、図７に示すように、それぞれトラ
ンジスタＱ２１，Ｑ２２，Ｑ２３，Ｑ２４，Ｑ２５，Ｑ
２６，Ｑ２７，Ｑ２８，Ｑ２９，Ｑ３０，Ｑ３１，Ｑ３
２，Ｑ３３，Ｑ３４，Ｑ３５，Ｑ３６に置き換えること
により構成することができる。なお、この場合、出力段
トランジスタＱ３６のベース電流を制限するため、比較
回路３内には、抵抗Ｒ３を設ける必要がある。

【００５１】（３）前記実施例では、２つの電源を用い
ることにより多電源型比較回路を構成したが、３電源以
上を用いて多電源型比較回路を構成するようにしてもよ
い。例えば、３電源の場合には、図８に示すように、３
つの差動器１，２，３３を設け、それぞれに、３つの電
源Ｖ３１，Ｖ３２，Ｖ３３を接続するようにする。この
ような構成とすることにより、３電源の場合であっても
対処しうる。

【００５２】（４）前記実施例では、第１及び第２の抵
抗体としてそれぞれ第１及び第２の抵抗Ｒ１，Ｒ２を用
いたが、これらの代わりにダイオードを用いて第１及び
第２の抵抗体としてもよい。

【００５３】特許請求の範囲の各請求項に記載されない
ものであって、上記実施例から把握できる技術的思想に
ついて以下にその効果とともに記載する。 （ａ）請求項１又は２に記載の多電源型比較回路におい
て、該回路は、内燃機関の電子制御装置の入力インター
フェイス回路内に設けられていることを特徴とする。

【００５４】上記の構成とすることにより、請求項１及
び２に記載の発明の効果に加えて、バックアップ回路を
省略することが可能で、コストの低減を図ることができ
るとともに、バックアップ回路を省略したことによる比
較手段の比較動作不能という不具合の発生を回避できる
という優れた効果を奏する。

【００５５】

【発明の効果】以上詳述したように、本発明によれば、
第１及び第２の電源を含む複数の電源と、第１及び第２
の入力端子と、両入力端子に印加される電圧を比較する
比較手段とを備えてなる多電源型比較回路において、一
つの電源の電圧が異常に低下したとしても、比較手段に
よる比較動作を確実に行うことができるという優れた効
果を奏する。

【図面の簡単な説明】

【図１】本発明の基本的な概念構成を説明する代表的な
原理図である。

【図２】本発明を具体化した一実施例における多電源型
比較回路を模式的に示す回路図である。

【図３】一実施例において、第２の入力端子にかかる電
圧が第１及び第２の電源の各電源電圧よりも低い場合に
おける第１の入力端子にかかる電圧に対する各端子の電
圧の関係を示すグラフである。

【図４】一実施例において、第２の入力端子にかかる電
圧が第２の電源の電源電圧よりも高く、かつ、第１の電
源の電源電圧よりも低い場合における第１の入力端子に
かかる電圧に対する各端子の電圧の関係を示すグラフで
ある。

【図５】一実施例において、第２の入力端子にかかる電
圧が第１の電源の電源電圧よりも高く、かつ、第２の電
源の電源電圧よりも低い場合における第１の入力端子に
かかる電圧に対する各端子の電圧の関係を示すグラフで
ある。

【図６】本発明を具体化した別の実施例において、多電
源型比較回路を模式的に示す回路図である。

【図７】別の実施例において、極性を逆にした場合の多
電源型比較回路を模式的に示す回路図である。

【図８】別の実施例において、電源を３つとした場合の
多電源型比較回路を模式的に示す回路図である。

【図９】従来技術において、電子制御装置（ＥＣＵ）の
電気的構成を示すブロック図である。

【図１０】従来技術において、ＥＣＵの入力インターフ
ェイス回路内に組み込まれる多電源型比較回路を模式的
に示す回路図である。

【図１１】従来技術において、図１０とは異なる多電源
型比較回路を模式的に示す回路図である。

【符号の説明】

３…比較手段としての比較回路、１１…第１の入力端
子、１２…第２の入力端子、Ｑ１，Ｑ２…第１のトラン
ジスタ対を構成するトランジスタ、Ｑ４，Ｑ５…第２の
トランジスタ対を構成するトランジスタ、＋Ｂ，−Ｖ２
１，Ｖ３１…第１の電源、Ｖcc，−Ｖ２２，Ｖ３２…第
２の電源、Ｒ１…第１の抵抗体としての第１の抵抗、Ｒ
２…第２の抵抗体としての第２の抵抗。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 第１の入力端子と、 第２の入力端子と、 第１の電源と、 第２の電源と、 前記第１の電源によって駆動され、各ベースが前記第１
   及び第２の入力端子に接続され、各エミッタ同士が共通
   接続されてなる第１のトランジスタ対と、 前記第２の電源によって駆動され、各ベースが前記第１
   及び第２の入力端子に接続され、各エミッタ同士が共通
   接続されてなる第２のトランジスタ対と、 前記第１及び第２のトランジスタ対のうち、一方のトラ
   ンジスタのコレクタを互いに接続するとともに、それら
   コレクタに接続された第１の抵抗体と、 前記第１及び第２のトランジスタ対のうち、他方のトラ
   ンジスタのコレクタを互いに接続するとともに、それら
   コレクタに接続された第２の抵抗体と、 前記第１の抵抗体及び前記第２の抵抗体の端子電圧を比
   較する比較手段とを備えたことを特徴とする多電源型比
   較回路。
2. 【請求項２】 第１の入力端子と、 第２の入力端子と、 複数の電源と、 各ベースが前記第１及び第２の入力端子に接続され、各
   エミッタ同士が共通接続され、前記複数の電源に対しそ
   れぞれ接続された複数のトランジスタ対と、 前記複数のトランジスタ対のうち、一方のトランジスタ
   のコレクタを互いに接続するとともに、それらコレクタ
   に接続された第１の抵抗体と、 前記複数のトランジスタ対のうち、他方のトランジスタ
   のコレクタを互いに接続するとともに、それらコレクタ
   に接続された第２の抵抗体と、 前記第１の抵抗体及び前記第２の抵抗体の端子電圧を比
   較する比較手段とを備えたことを特徴とする多電源型比
   較回路。