JP2003501717A - 電圧を監視するための制御装置の回路配置 - Google Patents

電圧を監視するための制御装置の回路配置

Info

Publication number
JP2003501717A
JP2003501717A JP2001500937A JP2001500937A JP2003501717A JP 2003501717 A JP2003501717 A JP 2003501717A JP 2001500937 A JP2001500937 A JP 2001500937A JP 2001500937 A JP2001500937 A JP 2001500937A JP 2003501717 A JP2003501717 A JP 2003501717A
Authority
JP
Japan
Prior art keywords
voltage
comparator
circuit arrangement
monitored
comparison
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001500937A
Other languages
English (en)
Other versions
JP4550336B2 (ja
Inventor
クロカー、トーマス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2003501717A publication Critical patent/JP2003501717A/ja
Application granted granted Critical
Publication of JP4550336B2 publication Critical patent/JP4550336B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/30Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

(57)【要約】 本発明は,所定の電圧値を越える電圧偏差について電圧を監視して,電圧値を越える電圧偏差が発生した場合には,制御装置によって制御される出力段(7から12)をロックするためのリセット信号(RSTE)を出力するための,制御装置の回路配置(13)に関するものであり,−基準電圧(REF)を発生させる手段と,−基準電圧を,第1の比例係数で乗算された監視すべき電圧から生じる第1の比較電圧値と比較して,リセット信号(RSTE)を出力するための第1の比較器と,−第2の比較器と,を有する。回路配置が監視すべき電圧を,互いに独立した自由に定めることのできる2つの比較電圧値を上回ることあるいは下回ることについて監視することができるようにするために,第2の比較器が基準電圧(REF)を,第2の比例係数で乗算された監視すべき電圧から生じる第2の比較電圧値と比較して,第2の比較器がリセット信号(RSTE)を出力することが,提案される。

Description

【発明の詳細な説明】
【0001】 本発明は,所定の電圧値を越える電圧偏差について電圧を監視して,電圧値を
越える電圧偏差が発生した場合に,制御装置により制御される出力段をロックす
るリセット信号を出力するための,制御装置の回路配置に関し, −基準電圧を発生させる手段と, −基準電圧を,第1の比例係数によって乗算された監視すべき電圧から得られ
る第1の比較電圧値と比較して,リセット信号を出力するための第1の比較器と
, −第2の比較器と, を有する。
【0002】 従来技術 かかる回路配置は,例えばDE4023700C2から既知である。そこには
,電子装置,特にマイクロ計算機,の信号列の周波数を監視するための回路配置
が開示されている。マイクロ計算機は,出力段,例えば内燃機関の電気的な要素
(センサ及びアクチュエータ)を制御する。周波数を監視するための回路配置は
,電圧,例えばマイクロ計算機の供給電圧,を監視するための回路配置も有する
【0003】 電圧を監視するための既知の回路配置は,基準電圧を発生させるためのZ−ダ
イオードを有する。Z−ダイオードは,一方では参照電圧に接続されており,他
方では抵抗を介して接地されている。回路配置は,さらに,第1の比較器と演算
増幅器として形成された第2の比較器とを有する。第1の比較器は,過大電圧し
きい値を越えることについて供給電圧を監視するために使用される。第1の比較
器の正の入力には,基準電圧が印加される。第1の比較器の負の入力には,分圧
器の抵抗において取り出される過大電圧しきい値が印加される。分圧器は,一方
では供給電圧に接続されており,他方では接地されている。分圧器の抵抗を好適
に選択することにより比例係数を定めることができ,過大電圧しきい値のための
所望の電圧値を得るために,供給電圧がその比例係数で乗算される。第1の比較
器の出力は,エラー場合,即ち供給電圧が過大電圧しきい値を上回った場合に,
出力段をロックするための第1のリセット信号を供給する。
【0004】 リセット信号は,第2の比較器の正の入力へ印加される。第2の比較器の負の
入力には,基準電圧が印加される。第2の比較器の出力には,周辺の構成素子を
ロックするための第2のリセット信号が出力される。第2のリセット信号は,基
準電圧が第1のリセット信号の電圧よりも大きい場合にのみ出力される。
【0005】 従って既知の回路配置によっては,過大電圧しきい値を上回ることについての
み,電圧を監視することができる。過小電圧しきい値を下回ることについて,電
圧を同時に監視することは不可能である。さらに,既知の回路配置においては,
回路配置のスタートアップの際に(パワーオンの場合),2つの比較器は供給電
圧の上昇の間,比較器の駆動電圧が達成されるまで定まらない状態にある,とい
う問題が生じる。比較器のこの定まらない状態は,電圧を監視するための回路配
置の誤機能をもたらす恐れがある。
【0006】 本発明の課題は,冒頭で挙げた種類の回路配置を,その回路配置が2つの独立
した,自由設定可能な比較電圧値の超過あるいは過小について,監視すべき電圧
を監視することができるように構成し,かつ展開することである。
【0007】 この課題を解決するために,本発明は,冒頭で挙げた種類の回路配置に基づい
て,第2の比較器が基準電圧を,第2の比例係数により乗算された監視すべき電
圧から得られる第2の比較電圧値と比較し,かつ第2の比較器がリセット信号を
出力することを提案する。
【0008】 本発明によれば,監視すべき電圧値を,一方では独立した過大電圧しきい値を
上回ることについて,そして他方では独立した過小電圧しきい値を下回ることに
ついて監視することができるようにするためには,2つの比較器は互いに結合さ
れてはならないことが認識された。
【0009】 この理由から,本発明によれば,2つの増幅器に各々比例係数により自由設定
可能な比較電圧値が印加される。本発明にかかる回路配置は電圧を,2つの比較
電圧値により画される電圧ウィンドウを逸脱する正と負の電圧偏差について監視
する。2つの比較電圧値は,2つの比較器において各々基準電圧と比較される。
監視すべき電圧が比較電圧値を上回り,あるいは下回った場合には,少なくとも
一方の比較器の出力に,出力段をロックするためのリセット信号が出力される。
このようにして,監視すべき電圧を上回った場合にも,下回った場合にも,出力
段が定まらずに作動する計算機コアによって定まらずに切り替わることを,防止
することができる。
【0010】 監視すべき電圧は,好ましくは計算機コアの供給電圧である。
【0011】 本発明の好ましい展開によれば,回路配置が2つの分圧器を有しており,それ
ら分圧器は一方では監視すべき電圧に接続され,他方では接地されて,その場合
に比較電圧値は分圧器のタップにおいて取出し可能であることが,提案される。
分圧器の抵抗を好適に選択することによって,比例係数を自由に定めることがで
きる。監視すべき電圧を比例係数で乗算することによって,比較器に印加される
比較電圧値を調節することができる。
【0012】 本発明にかかる回路配置においては,各比較器に専用の分圧器が付設されるこ
とによって,両方の比較器に印加される比較電圧値を互いに独立して自由に選択
することができる。このようにして上方の過大電圧しきい値と下方の過小電圧し
きい値とを有する,通常の場合においては監視すべき電圧がその中にある任意の
電圧ウィンドウを定めることができる。電圧がかかる電圧ウィンドウを逸脱する
と即座に,リセット信号が作動されて出力段がロックされる。
【0013】 それに従って本発明の好ましい実施形態においては,分圧器の抵抗は,第1の
分圧器のタップにおける第1の比較電圧値が過大電圧しきい値を表し,第2の分
圧器のタップにおける第2の比較電圧値が過小電圧しきい値を表すように選択さ
れることが,提案される。
【0014】 本発明の特に好ましい実施形態においては,比較器は,コンパレータとして形
成されている。コンパレータは,例えば感度の大きい負帰還されない差増幅器と
して形成されている。トライステートモードで接続されているコンパレータの出
力(オープンコレクタ)は,非作動状態においては高電位にある(HI)。各々
コンパレータの入力がどのように配線されているかに応じて,コンパレータは比
較電圧しきい値を上回った場合,あるいは比較電圧しきい値を下回った場合に,
低電位(LO)に切り替わる。
【0015】 好ましくは,第1のコンパレータにおいて基準電圧が正の入力に,そして第1
の比較電圧値が負の入力に印加され,第2のコンパレータにおいては基準電圧が
負の入力に,そして第2の比較電圧値が正の入力に印加される。従って第1のコ
ンパレータは,監視すべき電圧が過大電圧しきい値を上回ったかを監視する。そ
うである場合には,第1のコンパレータの出力がLOに切り替わる。第2のコン
パレータは,監視すべき電圧が過小電圧しきい値を下回ったかを監視して,必要
に応じてその出力をLOに切り替える。
【0016】 基準電圧を発生させる手段は,好ましくは基準電圧ダイオードとして形成され
ている。
【0017】 第2の分圧器のタップには,本発明の好ましい実施形態によれば,トランジス
タのコレクタが接続されており,そのトランジスタのエミッタは監視すべき電圧
に接続されており,そのベースは制御装置の計算機の第1の接続端に接続されて
おり,かつプルダウン抵抗を介して接地されている。
【0018】 同様に,第2の分圧器のタップにはトランジスタのコレクタが接続され,その
トランジスタのエミッタは接地され,かつそのベースは制御装置の計算機の第2
の接続端に接続されており,かつプルダウン抵抗を介して監視すべき電圧に接続
されていることが,提案される。
【0019】 分圧器の前段に接続されたトランジスタによって,コンパレータは制御装置の
供給電圧のスタートアップの際に定まった状態にあることが保証される。制御装
置のスタートアップの間,制御装置の供給電圧はある瞬間から次の瞬間へ突然に
上昇するのではなく,比較的長い期間にわたって連続的に上昇する。コンパレー
タは,所定の駆動電圧から初めて確実に作動するので,コンパレータは制御装置
のスタートアップの間に駆動電圧に達する前に定まらない状態になる危険がある
。それに対してトランジスタは,コンパレータの駆動電圧のずっと下にある駆動
電圧から既に作動する。従って制御装置のスタートアップの際に,まずトランジ
スタがその駆動電圧で作動して,コンパレータを定まった状態にする。トランジ
スタはそのために,それがまだ駆動電圧に到達していない時でも,定まった状態
にあるように,配線されている。 本発明の他の好ましい実施形態によれば,制御装置の計算機は回路配置への接続
端に,その制御装置が確実に作動する状態にある間,出力段をイネーブルにする
ための初期化信号を出力することが,提案される。コンパレータは所定の駆動電
圧から初めて確実に作動するので,コンパレータが制御装置のスタートアップの
間駆動電圧に達する前に定まらない状態になる危険がある。これを防止するため
に,本発明にかかる回路配置においては,コンパレータは回路配置への接続端の
,計算機の初期化信号に応じて初めて作動する。
【0020】 図1は,複数の出力段(7から12)を介して車両の内燃機関を制御する,制
御装置のためのリセットパスのブロック回路図を示している。制御装置は,特に
内燃機関のインジェクタ,排ガス還流調節器,コモン−レール−圧力のための圧
力制御器,電気的な燃料ポンプ,可変のターボ幾何学配置及び空調装置コンプレ
ッサを制御する。
【0021】 制御装置は,スタビライザ1を有しており,そのスタビライザはそれ自体一定
の供給電圧VCC=5Vを計算機2に供給する。計算機2は,計算機コア3,例
えばゲートアレイとして形成されている,プログラミング可能な論理的構成素子
(PLDs)4,電気的に消去可能な固定値メモリ(EEPROMs)5及びフ
ラッシュメモリ(Flash−EPROMs)6を有する。計算機2は,4.5
Vから5.5Vの供給電圧範囲用に特殊化されており,この範囲外にある供給電
圧VCCによっては,計算機2は信頼できるように機能しない。従って制御装置
によって駆動される出力段は,安全理由から,供給電圧VCCが4.5Vから5
.5Vの範囲を逸脱すると即座に,オフにされなければならない。
【0022】 供給電圧VCCは,例えば制御装置をスタートアップする場合,あるいはスタ
ビライザ1が故障した場合にはその公称値VCC=5Vから外れ,それによって
4.5Vから5.5Vの供給電圧範囲を逸脱する場合がある。スタビライザ1内
の電圧制御器の故障は,過大電圧,スタビライザ1内の短絡,所定の状況の下で
は,過小電圧をもたらす場合がある。
【0023】 スタビライザ1は,供給電圧VCCが4.6Vよりも低い場合に(VCC<4
.6V)接続端PORIを介して計算機コア3,PLDs4,EEPROMs5
及びフラッシュメモリ6においてリセットを実施する過小電圧リセットを有する
。計算機2の接続端Port1とPort2には,このような場合には初期化信
号は印加されない(Tri−State)。
【0024】 制御装置はさらに,本発明にかかる回路配置13を有しており,それが図1で
は象徴的にのみ,そして図2では詳細に示されている。回路配置13は,制御装
置の計算機2が定まらない状態にある場合に,即ち供給電圧VCCが4.5Vか
ら5.5Vの範囲外にある場合に,制御装置によって制御される出力段7から1
2を確実にロックする,という課題を有する。そのために回路配置13は供給電
圧VCCを監視して,供給電圧VCCが過小電圧しきい値の下方及び過大電圧し
きい値の上方にある場合に,リセット信号RSTEを出力段8から12へ,ある
いは反転されたリセット信号RSTIをインジェクタ7に出力する。しかし,回
路配置13のリセット信号RSTEとRSTIは,計算機2の初期化信号に応じ
て初めて接続端Port1とPort2においてイネーブルにされる。
【0025】 回路配置13(図2を参照)は,公称2.5Vの一定の基準電圧VREFを発
生させる基準電圧ダイオード14を有する。基準電圧VREFは,供給電圧VC
Cが少なくとも2.5Vである間は,一定である。供給電圧VCCが2.5V以
下に低下すると,基準電圧VREFは供給電圧VCCと共に0Vまで低下する。
基準電圧VREFは,基準電圧ダイオード14の接続端REFに印加される。基
準電圧ダイオード14の接続端AN1からAN4は,アースに接続されている。
基準電圧ダイオード14の接続端NCは,接続されていない(not conn
ected,NC)。アースに接続されている基準電圧ダイオード14に並列に
,コンデンサ16が接続されている。基準電圧ダイオード14の接続端REFは
,抵抗15を介して供給電圧VCCに接続されている。抵抗15は,基準電圧ダ
イオード14を流れる電流を制限するために使用される。コンデンサは,基準電
圧ダイオード14の振動傾向を除去するために使用される。
【0026】 基準電圧は,過大電圧しきい値を上回ることについて供給電圧VCCを監視す
る第1の比較器17の正(+)の入力,及び過小電圧しきい値を下回ることにつ
いて供給電圧VCCを監視する第2の比較器18の負(−)の入力に印加される
。2つの比較器17,18は,オープンコレクタ出力OUTを有する二重比較器
として形成されている。
【0027】 第1の比較器17の(−)入力には,2つの抵抗19と20の間のタップ23
に生じる電圧が印加される。2つの抵抗19と20は,供給電圧VCCとアース
との間に接続されており,分圧器を形成している。従ってタップ23に生じる電
圧は,供給電圧VCCと2つの抵抗19,20の抵抗値に依存する。2つの抵抗
19,20を好適に選択することにより,供給電圧VCCの過大電圧しきい値を
調節することができる。抵抗19と20は,本実施例においては,5.5Vの過
大電圧しきい値が生じるように選択される。より正確に言うと,抵抗19,20
は,タップ23に,供給電圧VCCが5.5V以下の状態が続いている間は,基
準電圧VREFよりも小さい電圧が生じるように選択される。
【0028】 同様に,第2の比較器18の(+)入力には,2つの抵抗21,22の間のタ
ップ24に生じる電圧が印加される。2つの抵抗21,22は,同様に,供給電
圧VCCとアースとの間に接続されている。タップ24に生じる電圧は,供給電
圧VCCと2つの抵抗21,22の抵抗値に依存する。2つの抵抗21,22を
好適に選択することによって,供給電圧VCCの過小電圧しきい値を調節するこ
とができる。抵抗21,22は,本実施例においては,4.5Vの過小電圧しき
い値が生じるように選択される。より正確に言うと,抵抗21,22は,供給電
圧VCCが4.5V以上の状態が続いている間は,基準電圧VREFよりも高い
電圧が生じるように,選択される。
【0029】 従って本発明にかかる回路配置13によって,供給電圧VCCを過大電圧しき
い値を上回ることについても,過小電圧しきい値を下回ることについても監視す
ることができる。過大電圧しきい値も,過小電圧しきい値も,互いに独立して調
節することができる。
【0030】 比較器17,18は,いわゆるトライステートモードで接続されているので,
比較器17;18の出力OUTは,比較器17;18の非作動状態においては抵
抗25によってHI(高電位)に接続される。第1の比較器17の出力OUTは
,タップ23から(−)入力に印加された電圧が,(+)入力に印加されている
基準電圧VREFの上にある場合,即ち供給電圧VCCが過大電圧しきい値を上
回った場合には,LO(低電位)に切り替わる。同様に第2の比較器18の出力
OUTは,タップ24から(+)入力に印加されている電圧が,(−)入力に印
加されている基準電圧VREFの下にある場合,即ち供給電圧VCCが過小電圧
しきい値を下回った場合に,LOに切り替わる。比較器17,18の出力OUT
は,プルアップ抵抗25を介して供給電圧VCCに接続されている。プルアップ
抵抗25は,比較器17,18の出力OUTにHI−状態の導入のために必要と
される。
【0031】 第2の比較器18の(+)入力と出力OUTとの間には,ヒステリシス抵抗2
6が接続されている。ヒステリシス抵抗26は,過小電圧パス内にのみ設置され
ている。というのは,過小電圧しきい値は上からも(供給電圧VCCが過小電圧
しきい値の上の値(例えば5V)から過小電圧しきい値の下の値(例えば4V)
に低下する場合),下からも(制御装置あるいは供給電圧VCCのスタートアッ
プ(パワーオン))も通過できるからである。パワーオンの場合においては,ヒ
ステリシスにより供給電圧VCC<4.5Vの向う側でも供給電圧VCC<4.
7Vまで過小電圧が検出される。
【0032】 比較器17,18の出力OUTにおけるLO状態は,リセット信号RSTEに
相当する。リセット信号RSTEが出力される,回路配置13の接続端27と比
較器17,18との間に,制限抵抗28が直列に接続されている。制限抵抗28
は,出力段7から12のいずれかのエラー場合において,必要に応じて,エラー
のある出力段7から12から回路配置13へ還流する電流を比較器17;18の
最大低下電流に制限するために使用される。本実施例においては,制限抵抗は,
還流する電流が16mAに制限されるように選択されている。
【0033】 回路配置13の接続端29には,反転されたリセット信号RSTIが出力され
る。リセット信号RSTEから反転されたリセット信号RSTIを得るために,
接続端29と比較器17,18との間にインバータ30が配置されている。イン
バータ30は,直列に接続された第1の抵抗31,アースに接続された第2の抵
抗32及びトランジスタ33を有しており,そのトランジスタのエミッタはアー
スに接続され,そのコレクタは第3の抵抗34を介して供給電圧VCCに接続さ
れている。接続端29は,インバータ30のコレクタから取り出される。
【0034】 インバータ30の入力において,LO−状態でリセット信号RSTEが印加さ
れると,トランジスタ33は遮断されて,接続端29には抵抗34を介して供給
電圧VCCが印加され,それはHI−状態に相当する。それに対してインバータ
30の入力にHI−状態においてリセット信号RSTEが印加された場合には,
トランジスタ33は導通位置に切り替わり,接続端29は接地され,それはLO
−状態に相当する。
【0035】 制御装置の電圧供給のスタートアップの間供給電圧VCCはある瞬間から次の
瞬間へ突然に上昇するのではなく,比較的長い期間にわたって連続的に,本実施
例においては0Vから5Vに上昇する。比較器17,18は,所定の供給電圧V
CC(駆動電圧)から初めて確実に作動するので,比較器17,18は制御装置
のスタートアップの間駆動電圧に達する前に定まらない状態になる危険がある。
これを阻止するために,本発明にかかる回路配置13においては,比較器17,
18は,Port1とPort2に印加される計算機2の初期化信号に基づいて
ようやく作動する。初期化信号は,HIに接続されたPort1とLOに接続さ
れたPort2からなる。かかる初期化信号によって,出力段7から12は制御
装置の電圧供給のスタートアップの際に,計算機2が確実に作動する前にイネー
ブルにされることを阻止しようとしている。
【0036】 初期化信号を処理するために,タップ23,24には各々トランジスタ35,
36のコレクタが接続されている。トランジスタ35のエミッタは,供給電圧V
CCに接続されており,トランジスタ26のエミッタは接地されている。トラン
ジスタ35,36とPort1及びPort2との間には,各々抵抗37,38
が直列に接続されている。Port1は,プルダウン抵抗39を介して接地され
ている。Port2は,プルダウン抵抗40を介して供給電圧VCCに接続され
ている。出力段7から12をイネーブルにするためには,4つの条件が必要であ
る: −供給電圧VCC>過小電圧しきい値 −供給電圧VCC<過大電圧しきい値 −Port1はHIに接続されており, −Port2はLOに接続されている。
【0037】 トランジスタは,約1Vの駆動電圧から,通常は特に0.7Vの駆動電圧から
,既に確実に作動する。トランジスタの駆動電圧は,比較器または演算増幅器の
駆動電圧以下にある。従って制御装置のスタートアップの間に,まずトランジス
タ35,36がその駆動電圧に達する。それによって比較器17,18はトラン
ジスタ35,36によって定まった状態にされる。トランジスタ35,36自体
は,それらがまだ駆動電圧に達していない場合でも定まった状態にあるように,
配線されている。従って本発明にかかる回路配置13によって,比較器17,1
8はまだ制御装置がオンになる前の制御装置のスタートアップの際でも,定まっ
た状態にあることが,達成される。
【0038】 当業者は,本回路配置13を多数の異なる方法で実現することができる。これ
ら全ての様々な実現方法は,上記発明の対象に含まれる。特に,比較器17,1
8の代わりに演算増幅器を使用することが考えられる。さらに,リセット信号R
STEをインバータ30によって反転させる代わりに,リトリガー可能な単安定
のフリップフロップ(RS−Flip−Flop)によって反転させることも可
能である。また,基準電圧ダイオード14の代わりに,Z−ダイオードを使用す
ることも考えられる。
【0039】 図3には,供給電圧VCCの推移の例とそれに基づいて,本発明による回路配
置13において得られるリセット信号RSTEが示されている。供給電圧VCC
のために,5VのオフセットとVPP=2Vの振幅を有する三角形信号が選択さ
れた。従って供給電圧VCCは,4Vと6Vの間で変動する。過大電圧しきい値
VOSは5.5Vにセットされ,過小電圧しきい値VUSは4.5Vに設定され
た。比較器17,18は,いわゆるトライステートモードで接続されているので
,比較器17,18の非作動状態における比較器17,18の出力OUTとそれ
に伴ってリセット信号RSTEは,HIに切り替わっている。非作動状態は,供
給電圧VCCが過大電圧しきい値VOSと過小電圧しきい値VUSとによって制
限される電圧ウィンドウの内部にある場合に,存在する。比較器17,18の非
作動状態において,さらにPort1がHIに,そしてPort2がLOに切り
替わっている場合に,出力段7から12がイネーブルにされる。
【0040】 図3に示される信号推移の開始時に(t<t1),供給電圧VCCは電圧ウィ
ンドウの内部にあって,リセット信号RSTEはHIに切り替わっている。時点
t1で,供給電圧VCCが過大電圧しきい値VOSを上回る。その結果リセット
信号RSTEがHIからLOへ変わり,出力段7から12はロックされる。供給
電圧VCCはさらに上昇して,その最大値の6Vに達し,その後再び下降して,
時点t2で過大電圧しきい値VOSを下回り,再び電圧ウィンドウ内へ進入する
。それによってリセット信号RSTEはまたHIに切り替わり,出力段7から1
2は,Port1とPort2に初期化信号が印加されている間,即ちPort
1がHIに,そしてPort2がLOに接続されている間,再びイネーブルにさ
れる。
【0041】 供給電圧VCCは再び下降して,時点t3で過小電圧しきい値VUS2を下回
って,その結果リセット信号RSTEがHIからLOへ変わり,出力段7から1
2は再びロックされる。時点t4で供給電圧VCCは過小電圧しきい値VUS1
を上回り,リセット信号RSTEは再びHIに変わる。出力段7から12は,P
ort1とPort2に初期化信号が印加されている間,再びイネーブルにされ
る。VUS1とVUS2の間の差は,ヒステリシス抵抗26によって調節される
ヒステリシスである。そして供給電圧VCCが過大電圧しきい値VOSを時点t
5で再び上回り,リセット信号はHIからLOへ変わり,出力段7から12は再
びロックされる。
【図面の簡単な説明】
本発明の好ましい実施例を,図面を用いて以下で詳細に説明する。その場合
に:
【図1】 図1は,象徴的に示す本発明にかかる回路配置を有する制御装置のためのリセ
ットパスのブロック回路図を示し,
【図2】 図2は,第1の実施形態に基づく本発明による回路配置を示し,かつ,
【図3】 図3は,図2に示す回路配置において選択された信号の推移を示している。

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 所定の電圧値を越える電圧偏差について電圧を監視し,電圧
    値を越える電圧偏差が発生した場合に,制御装置によって制御される出力段(7
    から12)をロックするためのリセット信号(RSTE)を出力する,制御装置
    の回路配置(13)であって, −基準電圧(REF)を発生させる手段と, −前記基準電圧(REF)を,第1の比例係数で乗算された監視すべき電圧か
    ら得られる第1の比較電圧値と比較して,リセット信号(RSTE)を出力する
    ための第1の比較器と, −第2の比較器と を有する,前記制御装置の回路配置において, 前記第2の比較器は,前記基準電圧(REF)と,第2の比例係数によって乗
    算された監視すべき電圧から得られる第2の比較電圧値とを比較し,かつ 前記第2の比較器が,リセット信号(RSTE)を出力する, ことを特徴とする,制御装置の回路配置。
  2. 【請求項2】 前記回路配置(13)は,2つの分圧器を有しており,前記
    分圧器は一方では監視すべき電圧に接続されており,他方では接地されており,
    その場合に比較電圧値が分圧器のタップ(23,24)において取出し可能であ
    る, ことを特徴とする請求項1に記載の回路配置(13)。
  3. 【請求項3】 前記分圧器の抵抗(19,20;21,22)は,第1の分
    圧器のタップ(23)における第1の比較電圧値が過大電圧しきい値を示し,第
    2の分圧器のタップ(24)における比較電圧値が過小電圧しきい値を示すよう
    に選択されている, ことを特徴とする請求項2に記載の回路配置。
  4. 【請求項4】 前記比較器が,コンパレータ(17,18)として形成され
    ている,ことを特徴とする請求項1から3のいずれか1項に記載の回路配置(1
    3)。
  5. 【請求項5】 前記第1の比較器(17)においては,前記基準電圧(RE
    F)が正(+)の入力に,かつ前記第1の比較電圧値が負(−)の入力に印加さ
    れ,及び前記第2の比較器(18)においては基準電圧(REF)は負(−)の
    入力に,かつ第2の比較電圧値が正(+)の入力へ印加される, ことを特徴とする請求項4に記載の回路配置(13)。
  6. 【請求項6】 前記基準電圧の発生手段は,基準電圧ダイオード(14)と
    して形成されている,ことを特徴とする請求項1から5のいずれか1項に記載の
    回路配置(13)。
  7. 【請求項7】 前記第1の分圧器のタップ(23)にトランジスタ(35)
    のコレクタが接続されており,前記トランジスタのエミッタは監視すべき電圧に
    接続されており,かつそのベースは制御装置の計算機(2)の第2の接続端(P
    ort1)に接続されており,かつプルダウン抵抗(39)を介して接地されて
    いる, ことを特徴とする請求項2から6のいずれか1項に記載の回路配置(13)。
  8. 【請求項8】 前記第2の分圧器のタップ(24)にトランジスタ(36)
    のコレクタが接続されており,前記トランジスタのエミッタは接地され,かつそ
    のベースは制御装置の計算機(2)の第2の接続端(Port2)に接続されて
    おり,かつプルダウン抵抗(40)を介して監視すべき電圧に接続されている,
    ことを特徴とする請求項2から7のいずれか1項に記載の回路配置(13)。
  9. 【請求項9】 前記制御装置の計算機(2)は,接続端(Port1,Po
    rt2)に,その制御装置が確実に作動する状態にある間,出力段(7から12
    )をイネーブルにする初期化信号を印加する,ことを特徴とする請求項7または
    8に記載の回路配置(13)。
  10. 【請求項10】 前記監視すべき電圧は,制御装置の供給電圧(VCC)で
    ある,ことを特徴とする請求項1から9のいずれか1項に記載の回路配置(13
    )。
JP2001500937A 1999-05-27 2000-05-20 電圧を監視するための制御装置の回路配置 Expired - Fee Related JP4550336B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19924318A DE19924318A1 (de) 1999-05-27 1999-05-27 Schaltungsanordnung eines Steuergeräts zur Überwachung einer Spannung
DE19924318.2 1999-05-27
PCT/DE2000/001624 WO2000073883A1 (de) 1999-05-27 2000-05-20 Schaltungsanordnung eines steuergeräts zur überwachung einer spannung

Publications (2)

Publication Number Publication Date
JP2003501717A true JP2003501717A (ja) 2003-01-14
JP4550336B2 JP4550336B2 (ja) 2010-09-22

Family

ID=7909366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001500937A Expired - Fee Related JP4550336B2 (ja) 1999-05-27 2000-05-20 電圧を監視するための制御装置の回路配置

Country Status (5)

Country Link
US (1) US6693781B1 (ja)
EP (1) EP1185917B1 (ja)
JP (1) JP4550336B2 (ja)
DE (2) DE19924318A1 (ja)
WO (1) WO2000073883A1 (ja)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10693415B2 (en) 2007-12-05 2020-06-23 Solaredge Technologies Ltd. Testing of a photovoltaic panel
US11881814B2 (en) 2005-12-05 2024-01-23 Solaredge Technologies Ltd. Testing of a photovoltaic panel
EP1808743A1 (fr) * 2005-12-23 2007-07-18 EM Microelectronic-Marin SA Procédé pour contrôler un circuit à microcontrôleur après une opération de remise à zéro, et circuit à microcontrôleur pour sa mise en oeuvre
EP1808742A1 (fr) * 2005-12-23 2007-07-18 EM Microelectronic-Marin SA Procédé pour assurer une remise en fonction d'un circuit à microcontrôleur après un mode de repos, et circuit à microcontrôleur pour sa mise en oeuvre
US8947194B2 (en) 2009-05-26 2015-02-03 Solaredge Technologies Ltd. Theft detection and prevention in a power generation system
US11309832B2 (en) 2006-12-06 2022-04-19 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US8531055B2 (en) 2006-12-06 2013-09-10 Solaredge Ltd. Safety mechanisms, wake up and shutdown methods in distributed power installations
US11296650B2 (en) 2006-12-06 2022-04-05 Solaredge Technologies Ltd. System and method for protection during inverter shutdown in distributed power installations
US8618692B2 (en) 2007-12-04 2013-12-31 Solaredge Technologies Ltd. Distributed power system using direct current power sources
US8319471B2 (en) 2006-12-06 2012-11-27 Solaredge, Ltd. Battery power delivery module
US9112379B2 (en) 2006-12-06 2015-08-18 Solaredge Technologies Ltd. Pairing of components in a direct current distributed power generation system
US8319483B2 (en) 2007-08-06 2012-11-27 Solaredge Technologies Ltd. Digital average input current control in power converter
US8963369B2 (en) 2007-12-04 2015-02-24 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US8384243B2 (en) 2007-12-04 2013-02-26 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US8013472B2 (en) 2006-12-06 2011-09-06 Solaredge, Ltd. Method for distributed power harvesting using DC power sources
US8816535B2 (en) 2007-10-10 2014-08-26 Solaredge Technologies, Ltd. System and method for protection during inverter shutdown in distributed power installations
US11888387B2 (en) 2006-12-06 2024-01-30 Solaredge Technologies Ltd. Safety mechanisms, wake up and shutdown methods in distributed power installations
US11728768B2 (en) 2006-12-06 2023-08-15 Solaredge Technologies Ltd. Pairing of components in a direct current distributed power generation system
US9088178B2 (en) 2006-12-06 2015-07-21 Solaredge Technologies Ltd Distributed power harvesting systems using DC power sources
US8473250B2 (en) 2006-12-06 2013-06-25 Solaredge, Ltd. Monitoring of distributed power harvesting systems using DC power sources
US11569659B2 (en) 2006-12-06 2023-01-31 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US11855231B2 (en) 2006-12-06 2023-12-26 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US9130401B2 (en) 2006-12-06 2015-09-08 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US11687112B2 (en) 2006-12-06 2023-06-27 Solaredge Technologies Ltd. Distributed power harvesting systems using DC power sources
US11735910B2 (en) 2006-12-06 2023-08-22 Solaredge Technologies Ltd. Distributed power system using direct current power sources
US8289742B2 (en) 2007-12-05 2012-10-16 Solaredge Ltd. Parallel connected inverters
US8049523B2 (en) 2007-12-05 2011-11-01 Solaredge Technologies Ltd. Current sensing on a MOSFET
WO2009072075A2 (en) 2007-12-05 2009-06-11 Solaredge Technologies Ltd. Photovoltaic system power tracking method
US11264947B2 (en) 2007-12-05 2022-03-01 Solaredge Technologies Ltd. Testing of a photovoltaic panel
EP2722979B1 (en) 2008-03-24 2022-11-30 Solaredge Technologies Ltd. Switch mode converter including auxiliary commutation circuit for achieving zero current switching
EP3121922B1 (en) 2008-05-05 2020-03-04 Solaredge Technologies Ltd. Direct current power combiner
US8710699B2 (en) 2009-12-01 2014-04-29 Solaredge Technologies Ltd. Dual use photovoltaic system
US8766696B2 (en) 2010-01-27 2014-07-01 Solaredge Technologies Ltd. Fast voltage level shifter circuit
GB2485527B (en) 2010-11-09 2012-12-19 Solaredge Technologies Ltd Arc detection and prevention in a power generation system
US10673229B2 (en) 2010-11-09 2020-06-02 Solaredge Technologies Ltd. Arc detection and prevention in a power generation system
US10673222B2 (en) 2010-11-09 2020-06-02 Solaredge Technologies Ltd. Arc detection and prevention in a power generation system
US10230310B2 (en) 2016-04-05 2019-03-12 Solaredge Technologies Ltd Safety switch for photovoltaic systems
GB2486408A (en) 2010-12-09 2012-06-20 Solaredge Technologies Ltd Disconnection of a string carrying direct current
GB2483317B (en) 2011-01-12 2012-08-22 Solaredge Technologies Ltd Serially connected inverters
US8570005B2 (en) 2011-09-12 2013-10-29 Solaredge Technologies Ltd. Direct current link circuit
GB2498365A (en) 2012-01-11 2013-07-17 Solaredge Technologies Ltd Photovoltaic module
GB2498790A (en) 2012-01-30 2013-07-31 Solaredge Technologies Ltd Maximising power in a photovoltaic distributed power system
US9853565B2 (en) 2012-01-30 2017-12-26 Solaredge Technologies Ltd. Maximized power in a photovoltaic distributed power system
GB2498791A (en) 2012-01-30 2013-07-31 Solaredge Technologies Ltd Photovoltaic panel circuitry
GB2499991A (en) 2012-03-05 2013-09-11 Solaredge Technologies Ltd DC link circuit for photovoltaic array
CN104488159B (zh) 2012-05-25 2018-03-23 太阳能安吉科技有限公司 用于互联的直流电源的电路
US10115841B2 (en) 2012-06-04 2018-10-30 Solaredge Technologies Ltd. Integrated photovoltaic panel circuitry
US9941813B2 (en) 2013-03-14 2018-04-10 Solaredge Technologies Ltd. High frequency multi-level inverter
US9548619B2 (en) 2013-03-14 2017-01-17 Solaredge Technologies Ltd. Method and apparatus for storing and depleting energy
EP4318001A3 (en) 2013-03-15 2024-05-01 Solaredge Technologies Ltd. Bypass mechanism
US9318974B2 (en) 2014-03-26 2016-04-19 Solaredge Technologies Ltd. Multi-level inverter with flying capacitor topology
US10599113B2 (en) 2016-03-03 2020-03-24 Solaredge Technologies Ltd. Apparatus and method for determining an order of power devices in power generation systems
CN117130027A (zh) 2016-03-03 2023-11-28 太阳能安吉科技有限公司 用于映射发电设施的方法
US11081608B2 (en) 2016-03-03 2021-08-03 Solaredge Technologies Ltd. Apparatus and method for determining an order of power devices in power generation systems
US11177663B2 (en) 2016-04-05 2021-11-16 Solaredge Technologies Ltd. Chain of power devices
US11018623B2 (en) 2016-04-05 2021-05-25 Solaredge Technologies Ltd. Safety switch for photovoltaic systems
US11428749B2 (en) * 2019-11-28 2022-08-30 Hamilton Sundstrand Corporation Power supply monitoring with variable thresholds for variable voltage rails
CN117129746A (zh) * 2023-08-25 2023-11-28 广芯微电子(苏州)有限公司 一种电压检测方法及电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60171033U (ja) * 1984-04-20 1985-11-13 株式会社 三社電機製作所 電源保護装置
JPH0283633U (ja) * 1988-12-13 1990-06-28
JPH04199316A (ja) * 1990-11-29 1992-07-20 Fujitsu Ltd 情報記憶装置
JPH10207580A (ja) * 1997-01-17 1998-08-07 Hitachi Ltd パワーオンリセット発生回路および半導体集積回路並びにicカード

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3789242A (en) 1972-12-26 1974-01-29 Bell Telephone Labor Inc Overvoltage and undervoltage detection circuit
DE2632424B1 (de) * 1976-07-19 1977-10-20 Stanadyne Inc Kraftstoffeinspritzpumpe
US4797608A (en) 1987-08-13 1989-01-10 Digital Equipment Corporation D.C. power monitor
US4951171A (en) 1989-05-11 1990-08-21 Compaq Computer Inc. Power supply monitoring circuitry for computer system
DE4023700C2 (de) 1990-07-26 1998-11-12 Bosch Gmbh Robert Schaltungsanordnung zur Überwachung der Freqenz einer Signalfolge einer elektronischen Vorrichtung, insbesondere eines Mikrorechners
JPH04285465A (ja) * 1991-03-13 1992-10-09 Nec Corp 保護回路付スイッチング電源
US5426553A (en) * 1993-08-19 1995-06-20 Kim; Sang C. Apparatus for monitoring grounded states of multiple DC loads of relay system
US5859756A (en) * 1994-02-10 1999-01-12 Pressman; Stanton L. Automatic power line monitor and controller system
US5555483A (en) * 1994-02-10 1996-09-10 Pressman; Stanton L. Automatic power line monitor system
JP3383100B2 (ja) * 1995-02-07 2003-03-04 三菱電機株式会社 電力変換器の異常検出装置
CA2169706A1 (en) * 1995-03-03 1996-09-04 Troy Lynn Stockstad Circuit and method for battery charge control
US5774736A (en) * 1995-12-15 1998-06-30 Wright; Robert S. Redundant CPU power system
KR100292236B1 (ko) * 1998-03-24 2001-06-01 김명동 전선로의 자동차단 및 재투입 릴레이
DE19814696C1 (de) * 1998-04-01 1999-07-08 Siemens Ag Spannungs-Überwachungseinrichtung für zwei unterschiedliche Versorgungsspannungen eines elektronischen Geräts

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60171033U (ja) * 1984-04-20 1985-11-13 株式会社 三社電機製作所 電源保護装置
JPH0283633U (ja) * 1988-12-13 1990-06-28
JPH04199316A (ja) * 1990-11-29 1992-07-20 Fujitsu Ltd 情報記憶装置
JPH10207580A (ja) * 1997-01-17 1998-08-07 Hitachi Ltd パワーオンリセット発生回路および半導体集積回路並びにicカード

Also Published As

Publication number Publication date
DE50001285D1 (de) 2003-03-27
US6693781B1 (en) 2004-02-17
EP1185917A1 (de) 2002-03-13
EP1185917B1 (de) 2003-02-19
WO2000073883A1 (de) 2000-12-07
JP4550336B2 (ja) 2010-09-22
DE19924318A1 (de) 2000-11-30

Similar Documents

Publication Publication Date Title
JP4550336B2 (ja) 電圧を監視するための制御装置の回路配置
US11237578B2 (en) Intelligent voltage regulator
JP3818231B2 (ja) 電源回路
US8554405B2 (en) Method of identification of the nodes of a computer network in an air conditioning installation of a motor vehicle, and air conditioning installation using the method
JPH0736516B2 (ja) パワーオンリセット回路
US6876180B2 (en) Power supply circuit having a start up circuit
JP4710386B2 (ja) 電源装置
US4651072A (en) Variable frequency power source operating system
JPH0510513Y2 (ja)
JP3660210B2 (ja) 安定化電源装置及びそれを備えた電子機器
JP4155621B2 (ja) 電源回路
JPH07253830A (ja) リセット信号発生回路およびリセット信号発生方法
US5079506A (en) Checking circuit for checking the normal operation of a sensor
JP3558935B2 (ja) スイッチング・レギュレータ制御回路
JPH0317472Y2 (ja)
JP4154832B2 (ja) プログラマブルコントローラの入出力ユニット
KR930011224B1 (ko) 전원전압 검출회로
JPS60210195A (ja) 可変周波数電源運転方式
JPH07303033A (ja) 多電源型比較回路
JPH11285157A (ja) 電源回路
JPH0348913A (ja) 電圧監視回路
JPH0686119U (ja) Acc検知回路
JP2003009512A (ja) 可変電圧出力装置
JPH0378807A (ja) 短絡保護回路
KR19990007323U (ko) 마이크로프로세서의 리셋회로

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090616

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090916

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090928

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091016

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100608

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100708

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees