JP3213528B2 - Method for manufacturing polycrystalline semiconductor film - Google Patents
Method for manufacturing polycrystalline semiconductor filmInfo
- Publication number
- JP3213528B2 JP3213528B2 JP31144195A JP31144195A JP3213528B2 JP 3213528 B2 JP3213528 B2 JP 3213528B2 JP 31144195 A JP31144195 A JP 31144195A JP 31144195 A JP31144195 A JP 31144195A JP 3213528 B2 JP3213528 B2 JP 3213528B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- tft
- island
- laser beam
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【0001】[0001]
【発明の属する技術分野】この発明は、多結晶半導体膜
の製造方法、その製造方法によって形成された多結晶半
導体膜を用いた、駆動デバイス等に用いられる薄膜トラ
ンジスタ(Thin Film Transistor、以下、TFTと略記
する。)及び該薄膜トランジスタを用いた表示装置に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a polycrystalline semiconductor film, and a thin film transistor (hereinafter referred to as a TFT) used for a driving device or the like using the polycrystalline semiconductor film formed by the method. And a display device using the thin film transistor.
【0002】[0002]
【従来の技術】近年、高画質・高精細の実現を目的とし
て、その画素あるいは周辺回路の駆動デバイスであるT
FTの種々の高性能化技術が開発されている。例えば、
デバイス特性を左右する活性層材料の高品質化技術とし
て、非晶質シリコン膜を出発材料とし、エキシマレーザ
アニール法によって薄膜多結晶シリコン膜を形成する技
術が開発されている。2. Description of the Related Art In recent years, with the aim of realizing high image quality and high definition, a driving device for driving pixels or peripheral circuits thereof has been developed.
Various high performance technologies of FT have been developed. For example,
As a technique for improving the quality of an active layer material that affects device characteristics, a technique of forming a thin polycrystalline silicon film by an excimer laser annealing method using an amorphous silicon film as a starting material has been developed.
【0003】図12に従い、上記多結晶シリコン膜の形
成方法につき説明する。まず、図12(a)に示すよう
に、ガラス等からなる絶縁性基板111上に化学気相反
応(CVD)法により、非晶質シリコン膜112を成膜
する。次に、図12(b)に示すように、上記非晶質シ
リコン薄膜112上にレジストパターン113をマスク
として、図12(c)に示すように、異方性エッチング
により、非晶質シリコンからなるアイランド116を形
成する。続いて、図12(d)に示すように、レジスト
113を除去した後、真空中でエキシマレーザ117を
照射し、非晶質シリコン薄膜を溶融して再結晶化させる
ことにより、アイランド状の多結晶シリコン膜118を
形成する。A method for forming the polycrystalline silicon film will be described with reference to FIG. First, as shown in FIG. 12A, an amorphous silicon film 112 is formed on an insulating substrate 111 made of glass or the like by a chemical vapor reaction (CVD) method. Next, as shown in FIG. 12B, using the resist pattern 113 as a mask on the amorphous silicon thin film 112, as shown in FIG. Island 116 is formed. Subsequently, as shown in FIG. 12D, after removing the resist 113, the amorphous silicon thin film is irradiated with an excimer laser 117 in vacuum to melt and recrystallize the amorphous silicon thin film. A crystalline silicon film 118 is formed.
【0004】ところで、上記方法によれば、Jpn.
J.Appl.Phys.Vol.32(1993)p
p.L1485−L1488の「Self Organ
ized Grain Growth Laser t
han 1μm through Pulsed−La
ser−Induced Melting of Si
licon Films」に記載されているように、結
晶粒径が大きくなるに従って、表面凹凸も大きくなると
いう問題があった。According to the above method, Jpn.
J. Appl. Phys. Vol. 32 (1993) p
p. L1485-L1488 "Self Organ"
sized grain growth laser
han 1μm through Pulsed-La
ser-Induced Melting of Si
As described in “Licon Films”, there is a problem that as the crystal grain size increases, the surface irregularities also increase.
【0005】この理由につき、図13に従い説明する。
図13は、真空中でのエキシマレーザアニールによる再
結晶化の状態を示す模式図である。尚、同図(a−1)
〜(a−3)は、再結晶化の状態を、(b−1)〜(b
−3)は、その状態における温度分布を示している。同
図(a−1)に示すように、レーザが照射される非晶質
シリコン表面は平坦であるので、同図(b−1)に示す
ように、レーザ照射直後の温度は均一に上昇し溶融温度
(TM)以上となり、非晶質シリコンが溶融する。この
時、基板は真空中に保持しているので、溶融シリコンの
持つ熱は主に基板方向へ逃げる。このため同図(b−
2)に示すように、アイランド中央部は左右方向と基板
方向に熱を伝えるので早く熱が下がり低温となり、端部
では基板方向にのみ熱が伝わるので中央部よりも高温と
なる。また同時に、溶融シリコンと基板との間のぬれ性
により、溶融シリコンは端部に集まり、同図(a−2)
に示すように、中央部が凹み端部が盛り上がった形とな
る。さらに時間を経ると、同図(b−3)に示すよう
に、中央部と端部での温度差は大きくなり、この間での
熱的歪みが大きくなる。そして熱的歪みが大きい分だ
け、端部では溶融温度(TM)以上の状態が長く続き、
結晶粒の成長が促進される。The reason will be described with reference to FIG.
FIG. 13 is a schematic diagram showing a state of recrystallization by excimer laser annealing in a vacuum. In addition, FIG.
-(A-3) show the recrystallized state, (b-1)-(b)
-3) shows the temperature distribution in that state. Since the surface of the amorphous silicon irradiated with the laser is flat as shown in FIG. 1A, the temperature immediately after the laser irradiation uniformly rises as shown in FIG. The temperature becomes higher than the melting temperature ( TM ), and the amorphous silicon is melted. At this time, since the substrate is held in a vacuum, the heat of the molten silicon escapes mainly toward the substrate. Therefore, FIG.
As shown in 2), the center of the island conducts heat in the left-right direction and in the direction of the substrate, so that the heat quickly drops and becomes low. At the end, the heat is transmitted only in the direction of the substrate and becomes higher than in the center. At the same time, due to the wettability between the molten silicon and the substrate, the molten silicon gathers at the end portion, and FIG.
As shown in the figure, the central portion is concave and the end portion is raised. After a further time, as shown in FIG. 3B-3, the temperature difference between the central part and the end part becomes large, and the thermal distortion between them becomes large. And the state where the melting temperature (T M ) or more continues at the end for a long time due to the large thermal distortion,
The growth of crystal grains is promoted.
【0006】以上の結果、同図(a−3)に示すよう
に、中央部が凹み、表面が凹凸となるとともに、両端部
の結晶粒径が大きい膜が形成される。また上記方法で
は、両端部は結晶粒径が大きくなるが、中央部分の結晶
粒径は小さく、全体として均一な粒径とならない。この
ため、移動度等の特性が大きくばらついていた。As a result, as shown in FIG. 1 (a-3), a film is formed in which the central portion is depressed and the surface becomes uneven, and the crystal grain size at both ends is large. In the above method, the crystal grain size at both ends is large, but the crystal grain size at the central portion is small, and the grain size is not uniform as a whole. For this reason, characteristics such as mobility have been greatly varied.
【0007】[0007]
【発明が解決しようとする課題】上述したように、通常
のアイランド化を行った後、レーザアニールにより再結
晶化した多結晶半導体薄膜では、表面の凹凸が増大し、
膜全体で均一な粒径を得られないため移動度等の特性が
大きくばらついてしまうという問題があった。引いて
は、その通常のアイランド化を行った多結晶半導体薄膜
を能動層としたTFTを用いた表示装置においては、良
好な表示が得られないという問題があった。As described above, in a polycrystalline semiconductor thin film which is recrystallized by laser annealing after normal islanding, surface irregularities increase.
Since a uniform particle size cannot be obtained in the entire film, there is a problem that characteristics such as mobility largely vary. As a result, in a display device using a TFT in which the ordinary island-formed polycrystalline semiconductor thin film is used as an active layer, there is a problem that good display cannot be obtained.
【0008】更に、前記アイランドを用いて、特性のそ
ろったTFTを形成する場合、再結晶化後に平坦化を行
う必要があり、製造工程が複雑になると共に歩留まりの
低下、さらにこれらに伴うコストの上昇という問題があ
った。この発明は、上述した従来の問題点を解決するた
めになされたものであり、表面が平坦にしてかつ結晶粒
径の均一化を行うことにより特性の均一化が図れる多結
晶半導体膜の製造方法を提供することを目的とする。Further, when a TFT having uniform characteristics is formed using the islands, it is necessary to perform flattening after recrystallization, which complicates the manufacturing process, lowers the yield, and lowers the cost associated therewith. There was a problem of rising. The present invention has been made to solve the conventional problems described above, Tayui the surface can be achieved is uniform characteristics by performing flat to and uniformity of crystal grain size
It is an object of the present invention to provide a method for manufacturing a crystalline semiconductor film .
【0009】[0009]
【課題を解決するための手段】請求項1の多結晶半導体
膜の製造方法は、基板上に設けられたアイランド状の非
晶質半導体薄膜の端部に傾斜部を形成した後、レーザビ
ームを照射し、前記非晶質半導体薄膜を結晶化させて多
結晶半導体膜を形成するものであって、前記非晶質半導
体薄膜の断面形状は、四角形の上部両角部が前記傾斜部
を設けることによって切り取られた六角形を呈し、前記
六角形の最上辺と最下辺との比が0.8以下であり、前
記レーザビームの出力を200mJ/cm2〜400m
J/cm2に制御することをその要旨とする。According to a first aspect of the present invention, there is provided a method of manufacturing a polycrystalline semiconductor film, comprising: forming an inclined portion at an end of an island-shaped amorphous semiconductor thin film provided on a substrate; Irradiating and crystallizing the amorphous semiconductor thin film to form a polycrystalline semiconductor film, wherein the cross-sectional shape of the amorphous semiconductor thin film is such that both upper corners of a square are the inclined portions.
Presenting a hexagon cut out by providing
The ratio of the uppermost side to the lowermost side of the hexagon is 0.8 or less, and the output of the laser beam is 200 mJ / cm 2 to 400 m
The gist is to control to J / cm 2 .
【0010】請求項2の多結晶半導体膜の製造方法は、
請求項1の発明において、前記レーザビームの出力を2
10mJ/cm 2 〜380mJ/cm 2 に制御することを
その要旨とする。 According to a second aspect of the present invention, there is provided a method for manufacturing a polycrystalline semiconductor film.
The invention according to claim 1, wherein the output of the laser beam is 2
To control the 10mJ / cm 2 ~380mJ / cm 2
This is the gist.
【0011】[0011]
【0012】すなわち、アイランドの端部に傾斜部を形
成することで、この表面にレーザビームを照射すると、
傾斜部では単位面積当たりの入射エネルギー量が平坦部
より小さくなり、表面温度は端部が低い状態となる。溶
融後は中央部の方が熱が逃げやすいので、中央部と端部
の間の温度差は小さくなり、熱的歪みが小さくなる。従
って、結晶化は膜全体で均一に進むことになる。 That is , by forming a slope at the end of the island and irradiating the surface with a laser beam,
In the inclined portion, the amount of incident energy per unit area becomes smaller than that in the flat portion, and the surface temperature becomes lower at the end portion. After melting, heat is more likely to escape in the center, so that the temperature difference between the center and the ends is smaller, and thermal distortion is smaller. Therefore, crystallization proceeds uniformly throughout the film.
【0013】さらに、基板との間のぬれ性により端部に
押し出された溶融シリコンは傾斜部に吸収され、結晶化
後の表面は平坦になる。更にまた、この発明は、多結晶
半導体薄膜の表面が平坦になり、膜全体で均一な粒径を
得ることができるので、移動度やTFTのオフ電流が均
一になる。またそれによって、画素電極への書き込み電
圧や画像信号保持時間が均一となり、表示装置のコント
ラスト向上などが図れ良好な表示が得られる。Further, the molten silicon extruded to the edge due to the wettability with the substrate is absorbed by the inclined portion, and the surface after crystallization becomes flat. Furthermore, according to the present invention, the surface of the polycrystalline semiconductor thin film becomes flat and a uniform grain size can be obtained throughout the film, so that the mobility and the off-current of the TFT become uniform. This also makes the writing voltage to the pixel electrode and the image signal holding time uniform, thereby improving the contrast of the display device and obtaining a good display.
【0014】[0014]
【発明の実施の形態】以下、この発明の実施例につき、
図1ないし図5に従い説明する。図1(a)に示すよう
に、導電性基板1上にSiO2、SiNX等を5nm〜1
μm成膜し絶縁層2を形成する。この絶縁層2が形成さ
れた基板1上に、シラン(SiH4)またはジシラン
(Si2H6)若しくはシラン化合物を用いてCVD法に
より、非晶質シリコン膜(以下、a−Si膜と略記す
る。)4を形成する。この時の反応温度は300〜60
0℃、a−Si膜4の膜厚は目標とする膜厚よりも数%
厚めに成膜する(20nm〜100nm程度)。BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described.
This will be described with reference to FIGS. As shown in FIG. 1 (a), on a conductive substrate 1 of SiO 2, SiN X or the like 5nm~1
The insulating layer 2 is formed by forming a film having a thickness of μm. An amorphous silicon film (hereinafter abbreviated as an a-Si film) is formed on the substrate 1 on which the insulating layer 2 is formed by CVD using silane (SiH 4 ), disilane (Si 2 H 6 ), or a silane compound. 4) is formed. The reaction temperature at this time is 300 to 60
At 0 ° C., the thickness of the a-Si film 4 is several% smaller than the target thickness.
A thick film is formed (about 20 nm to 100 nm).
【0015】次に、図1(b)に示すように、レジスト
からなるアイランドパターン5を形成し、このアイラン
ドパターン5をマスクとしてウェット又はドライエッチ
ングによりa−Siからなるアイランド6を形成する。
そして、このアイランド6に傾斜部を形成するために、
アイランドパターン5の両端部分のレジスト5’を除去
し、ウェット又はドライエッチングにより、アイランド
6に傾斜部6aを形成し、アイランド6の断面形状が六
角形又はドーム状になるようにエッチング制御を行う。
この実施例では断面形状が六角形になるように、アイラ
ンドを形成する。このアイランド6をドライエッチング
を用いて形成するには、エッチングガスの種類、流量及
び圧力を選択することにより、容易に図に示すような断
面形状に制御できる。具体的には、レジストを用い、R
IE(CF4)にてアイランド形成した後、レジストと
aーSiの選択比が例えば、2:1となる条件(反応圧
力を高くするとともに酸素を導入する)で等方性エッチ
ングを行うことにより、形成できる。Next, as shown in FIG. 1B, an island pattern 5 made of a resist is formed, and an island 6 made of a-Si is formed by wet or dry etching using the island pattern 5 as a mask.
And, in order to form an inclined portion in this island 6,
Removing the resist 5 'of the end portions of the island pattern 5, by wet or dry etching to form an inclined portion 6a to the island 6, the cross-sectional shape of the island 6 is six
The etching control is performed so as to form a square or a dome.
In this embodiment, islands are formed so that the cross-sectional shape becomes hexagonal . In order to form the island 6 by dry etching, the sectional shape as shown in the figure can be easily controlled by selecting the type, flow rate and pressure of the etching gas. Specifically, using a resist,
After island formation by IE (CF 4 ), isotropic etching is performed under conditions (selective reaction pressure is increased and oxygen is introduced) so that the selectivity between the resist and a-Si becomes, for example, 2: 1. , Can be formed.
【0016】続いて、図1(c)に示すように、a−S
i膜からなるアイランド6表面にレーザビーム7を照射
し、a−Si膜の再結晶化を行い、多結晶シリコン薄膜
8を形成する。この時、レーザとして高エネルギー密度
の短パルスレーザ、例えば、F2、ArF、KrF、X
eF等のエキシマレーザを用いることで、スループット
を向上させる。Subsequently, as shown in FIG.
The surface of the island 6 made of the i film is irradiated with the laser beam 7 to recrystallize the a-Si film, thereby forming the polycrystalline silicon thin film 8. At this time, a short pulse laser having a high energy density such as F 2 , ArF, KrF, X
Throughput is improved by using an excimer laser such as eF.
【0017】図2に、この実施例におけるエキシマレー
ザアニールによる再結晶化状態を示す。同図(a−1)
〜(a−3)は再結晶化の状態を、(b−1)〜(b−
3)は、その状態における温度分布を示している。この
レーザビームによる再結晶化においては、図2(a−
1)に示すように、レーザビームの照射でアイランド形
状が六角形であるため、同図(b−1)に示すように、
表面温度に溶融温度(TM)を越えて端部の温度が低い
凸状の分布が出現できる。すなわち、レーザビームによ
る熱集中が生じる部位の表面が、レーザビームの照射方
向に対して傾斜を有することで、表面温度に溶融温度
(TM)を越えて端部の温度が低い凸状の分布が出現す
る。FIG. 2 shows a state of recrystallization by excimer laser annealing in this embodiment. Figure (a-1)
To (a-3) show the recrystallized state, and (b-1) to (b-
3) shows the temperature distribution in that state. In recrystallization by the laser beam, FIG. 2 (a-
As shown in FIG. 1B , since the island shape is hexagonal by laser beam irradiation, as shown in FIG.
The surface temperature exceeds the melting temperature (T M ), and a convex distribution with a low temperature at the end can appear. In other words, the surface of the portion where heat concentration occurs due to the laser beam has a slope with respect to the irradiation direction of the laser beam, so that the surface temperature exceeds the melting temperature (T M ) and the end portion has a low temperature. Appears.
【0018】そして、熱伝導により、図2(b−2)の
ように熱的歪みが少ないように温度分布が生じる。同時
に基板との間のぬれ性により端部に押し出された溶融シ
リコンは端部の傾斜部に吸収され、同図(a−2)に示
すように、基板表面は平坦化される。そして、図2(b
−3)に示すように、温度が溶融温度以下になったとこ
ろから結晶化が急速に進むが、全体的に均一な温度なの
で、全体が大粒経化し易やすく、平均の結晶粒経が向上
するとともに、図2(a−3)に示すように、表面の凹
凸が抑制できる。Then, due to heat conduction, a temperature distribution is generated such that thermal distortion is small as shown in FIG. Simultaneously, the molten silicon extruded to the end due to wettability with the substrate is absorbed by the inclined portion of the end, and the substrate surface is flattened as shown in FIG. Then, FIG.
As shown in -3), the crystallization rapidly proceeds from the point where the temperature has become equal to or lower than the melting temperature, but since the temperature is uniform as a whole, the whole is liable to become large, and the average crystal diameter is improved. At the same time, as shown in FIG. 2A-3, unevenness on the surface can be suppressed.
【0019】図3に、a−Siからなるアイランドを図
1に示すように、断面形状を六角形とした場合の再結晶
化した後の表面の凹凸と、六角形の最上辺と最下辺の比
に対する依存性を測定した結果を示す。この図1におい
て、最上辺をlO’、最下辺をlOとし、再結晶化前のア
イランドの 一番高い場所の膜厚をhO、再結晶化の同じ
く一番高い場所の膜厚をh’とし、それぞれの比を測定
した。FIG. 3 shows the surface irregularities after recrystallization when the island made of a-Si has a hexagonal cross section, as shown in FIG. 1, and the top and bottom sides of the hexagon . 3 shows the results of measuring the dependence on the ratio. In FIG. 1, the uppermost side is l O ′, the lower side is l O , the film thickness at the highest position of the island before recrystallization is h O , and the film thickness at the same highest position in the recrystallization is h ′, and the respective ratios were measured.
【0020】この図3より、表面の凹凸は最上辺と最下
辺の比に依存し、lO’/lOが約0.8程度から急激に
凹凸が大きくなることがわかる。そして、従来のアイラ
ンド(lO’/lO=1)の場合には、表面の凹凸が約4
倍になっているのに対し、lO’/lO=0.5では、
h’/hO=1になり、略表面の凹凸がなくなり、平坦
な多結晶シリコン膜が得られることがわかる。From FIG. 3, the surface irregularities are the uppermost side and the lowermost side.
Depending upon the ratio of the sides, l O '/ l O rapidly it can be seen that the irregularities increases from about 0.8. In the case of the conventional island (l O ′ / l O = 1), the surface irregularities are about 4
On the other hand, when l O ′ / l O = 0.5,
h ′ / h O = 1, which indicates that there is almost no unevenness on the surface and a flat polycrystalline silicon film can be obtained.
【0021】図4に、従来の形状のアイランドと、
lO’/lOを0.5にしたこの実施例におけるアイラン
ド形状のものにおいて、表面凹凸とレーザビームのエネ
ルギー密度の依存性を測定した結果を示す。図4より、
従来のアイランドでは、表面の凹凸は照射するレーザビ
ームのエネルギー密度にも依存し、約350mJ/cm
2に急峻なピークを有することが分かる。これに対し
て、この実施例のものでは、測定エネルギー範囲内にお
いては顕著な表面凹凸は見られなかった。FIG. 4 shows an island having a conventional shape,
The results obtained by measuring the dependence of the surface irregularities and the energy density of the laser beam on the island-shaped one in this embodiment in which l O ′ / l O was set to 0.5 are shown. From FIG.
In a conventional island, surface irregularities also depend on the energy density of the irradiating laser beam, and are about 350 mJ / cm.
It found to have a steep peak at 2. In contrast, in the case of this example, no remarkable surface unevenness was observed within the measurement energy range.
【0022】図5は、図4に示したものと同じ形状の従
来例と、この実施例におけるアイランドを用いて、レー
ザビームによる再結晶化させた場合のエネルギービーム
と平均粒経との関係を示す。尚、平均粒経は、結晶化し
た多結晶シリコン膜全体の平均をとったものであり、図
5においては、最大の平均粒経を1とし、その比で表し
ている。FIG. 5 shows the relationship between the energy beam and the average grain size when the conventional example having the same shape as that shown in FIG. 4 is recrystallized by a laser beam using the island in this embodiment. Show. The average particle diameter is an average of the entire crystallized polycrystalline silicon film. In FIG. 5, the maximum average particle diameter is 1 and the ratio is shown.
【0023】図5に示すように、従来のアイランド形状
では、照射するレーザビームエネルギー密度に対応して
エネルギー密度の増加に伴い平均粒経が増大し、約35
0mJ/cm2に急峻なピークを持ち、それ以上のエネ
ルギーでは急激に減少している。これに対し、この実施
例のものでは、約200〜400mJ/cm2にブロー
ドなピークを持っている。特に約210〜380mJ/
cm2の範囲では、平均粒経はほぼ一定である。As shown in FIG. 5, in the conventional island shape, the average grain size increases with an increase in the energy density corresponding to the energy density of the laser beam to be irradiated.
It has a steep peak at 0 mJ / cm 2, and sharply decreases at higher energies. On the other hand, in the case of this embodiment, a broad peak is obtained at about 200 to 400 mJ / cm 2 . Especially about 210 to 380 mJ /
In the range of cm 2 , the average particle size is almost constant.
【0024】尚、上述した実施例においては、基板とし
て導電性基板上に絶縁層を形成した物を用いているが、
石英ガラス、低融点ガラス等の絶縁性基板をもちいても
同様の効果が得られる。ここで、上記のように本願の多
結晶シリコン膜の製造方法によって製造された多結晶シ
リコンTFT及びそのTFTを画素駆動素子として用い
た透過型のLCD(Liquid Crystal Display)の画素部
の製造方法を図に従って説明する。In the above-described embodiment, a substrate in which an insulating layer is formed on a conductive substrate is used.
The same effect can be obtained by using an insulating substrate such as quartz glass or low melting point glass. Here, a polycrystalline silicon TFT manufactured by the method of manufacturing a polycrystalline silicon film of the present invention as described above and a method of manufacturing a pixel portion of a transmissive LCD (Liquid Crystal Display) using the TFT as a pixel driving element will be described. Description will be made with reference to the drawings.
【0025】図6は画素部周辺の具体的な平面構造図で
あり、図7は図6中の切断線A−Aに沿った方向からの
断面構造図である。画素部は、駆動素子としてのTFT
と、液晶セル及び補助容量CSから構成される。ゲート
配線GmにはTFTのゲートGが接続され、ドレイン配
線DnにはTFTのドレインDが接続されている。そし
て、TFTのソースには、液晶セルの表示電極22と補
助容量CSとが接続されている。この液晶セルと補助容
量とにより信号蓄積素子が構成される。FIG. 6 is a specific plan structure diagram around the pixel portion, and FIG. 7 is a cross-sectional structure diagram taken along a cutting line AA in FIG. The pixel part is a TFT as a driving element
And a liquid crystal cell and an auxiliary capacitor CS. The gate G of the TFT is connected to the gate wiring Gm, and the drain D of the TFT is connected to the drain wiring Dn. The display electrode 22 of the liquid crystal cell and the storage capacitor CS are connected to the source of the TFT. The liquid crystal cell and the storage capacitor constitute a signal storage element.
【0026】図7(a)に示すように、全面に絶縁膜2
を形成した基板1上に、本願製造方法にて、TFTの能
動層となる六角形の多結晶シリコン膜8を形成する。さ
らに、図7(b)に示すように、前記多結晶シリコン膜
8上に常圧CVD(AP−CVD)法、減圧CVD(L
P−CVD)法などを用いてゲート絶縁膜9、その上に
熱CVD法を用いて多結晶シリコン膜10を形成する。As shown in FIG. 7A, an insulating film 2 is formed on the entire surface.
A hexagonal polycrystalline silicon film 8 serving as an active layer of a TFT is formed on the substrate 1 on which is formed by the present method. Furthermore, as shown in FIG. 7 (b), the polycrystalline silicon film
8 , a normal pressure CVD (AP-CVD) method, a low pressure CVD (L
A gate insulating film 9 is formed by using a P-CVD method or the like, and a polycrystalline silicon film 10 is formed thereon by using a thermal CVD method.
【0027】その後、図7(c)に示すように、前記多
結晶シリコン膜10上にレジスト11をパターニング
し、多結晶シリコン膜をエッチングしてゲート電極12
を形成する。なお、このゲート電極12は、金属、例え
ばアルミニウム、クロムなどを蒸着法またはスパッタ法
によって形成してもよい。また、ゲート絶縁膜9の形成
方法としては、常圧CVD(AP−CVD)法、減圧C
VD(LP−CVD)法などが用いられる。ゲート絶縁
膜の材質としては、シリコン酸化膜、シリケートガラ
ス、シリコン窒化膜などが用いられる。After that, as shown in FIG. 7C, a resist 11 is patterned on the polycrystalline silicon film 10 and the polycrystalline silicon film is etched to form a gate electrode 12.
To form The gate electrode 12 may be formed of a metal, for example, aluminum, chromium, or the like by an evaporation method or a sputtering method. The method for forming the gate insulating film 9 includes a normal pressure CVD (AP-CVD) method,
A VD (LP-CVD) method or the like is used. As a material of the gate insulating film, a silicon oxide film, a silicate glass, a silicon nitride film, or the like is used.
【0028】そして、図7(d)に示すように、ゲート
絶縁膜9上にパターニング13して、異方性エッチング
を用いてゲート絶縁膜中に開口部14を形成し、イオン
シャワードーピング法などによりリンなどのn型不純物
をドープ15する。更に、図8(e)に示すように、多
結晶シリコン膜中にn型のドレイン領域16及びソース
領域17が形成される。同時に、ゲート電極中にもリン
などのn型不純物がドープされる。これにより、ゲート
電極の低抵抗化が図られる。Then, as shown in FIG. 7D, patterning 13 is performed on the gate insulating film 9, an opening 14 is formed in the gate insulating film using anisotropic etching, and an ion shower doping method or the like is performed. Doping 15 with an n-type impurity such as phosphorus. Further, as shown in FIG. 8E, an n-type drain region 16 and a source region 17 are formed in the polycrystalline silicon film. At the same time, the gate electrode is also doped with an n-type impurity such as phosphorus. Thereby, the resistance of the gate electrode is reduced.
【0029】図8(f)に示すように、基板の画素領域
上に、インジウム錫酸化物(ITO:Indium Thin Oxid
e)ITOなどからなる補助容量電極18を形成する。
さらに、スパッタ法によりゲート電極の上にモリブデン
などの金属、あるいは金属シリサイド、または多結晶シ
リコン膜などからなるゲート配線19を形成する。更
に、図8(g)に示すように、基板上の全面に窒化シリ
コンなどからなる層間絶縁膜20を形成する。そして、
エッチングにより層間絶縁膜20を部分的に除去し、ド
レイン領域16及びソース領域17の上方にコンタクト
ホール21を形成する。As shown in FIG. 8F, indium tin oxide (ITO) is formed on the pixel region of the substrate.
e) An auxiliary capacitance electrode 18 made of ITO or the like is formed.
Further, a gate wiring 19 made of a metal such as molybdenum, a metal silicide, or a polycrystalline silicon film is formed on the gate electrode by a sputtering method. Further, as shown in FIG. 8G, an interlayer insulating film 20 made of silicon nitride or the like is formed on the entire surface of the substrate. And
The interlayer insulating film 20 is partially removed by etching, and a contact hole 21 is formed above the drain region 16 and the source region 17.
【0030】そして、図8(h)に示すように、スパッ
タ法により、画素部に位置する層間絶縁膜の上に、IT
Oからなる表示電極22を形成する。表示電極22の一
部は、コンタクトホール21を通してソース領域に電気
的に接続されている。さらに、全面に導電材料を形成し
た後、パターニングし、各々ドレイン領域16及びソー
ス領域17に接続されるドレイン電極23及びソース電
極24を形成する。Then, as shown in FIG. 8 (h), an IT is formed on the interlayer insulating film located in the pixel portion by sputtering.
A display electrode 22 made of O is formed. A part of the display electrode 22 is electrically connected to the source region through the contact hole 21. Further, after a conductive material is formed on the entire surface, patterning is performed to form a drain electrode 23 and a source electrode 24 connected to the drain region 16 and the source region 17, respectively.
【0031】以上の工程を経ることにより、多結晶シリ
コン膜を能動層としたTFTが完成する。ところで、上
述のTFTを画素駆動素子としたLCDの画素部は、図
9に示すように、多結晶シリコンTFTが形成された透
明絶縁基板25と、表面に共通電極26が形成された透
明絶縁基板27とを相対向させ、各基板の間に液晶を封
入して液晶層28を形成することで完成する。Through the above steps, a TFT using a polycrystalline silicon film as an active layer is completed. As shown in FIG. 9, a pixel portion of an LCD using the above-described TFT as a pixel driving element has a transparent insulating substrate 25 on which a polycrystalline silicon TFT is formed and a transparent insulating substrate 25 on a surface of which a common electrode 26 is formed. 27 are opposed to each other, and a liquid crystal is sealed between the substrates to form a liquid crystal layer 28.
【0032】図10に、本実施例のアクティブマトリッ
クス方式のLCDブロック構成を示す。画素部29には
各走査線(ゲート配線)G1・・・Gn,Gn+1・・・Gmと各デ
ータ線(ドレイン配線)D1・・・Dn,Dn+1・・・Dmとが配
置されている。各ゲート配線と各ドレイン配線とはそれ
ぞれ直交し、その直交部分に画素30が設けられてい
る。そして、各ゲート配線はゲートドライバ31に接続
され、ゲート信号(走査信号)が印加されるようになっ
ている。また、各ドレイン配線はドレインドライバ(デ
ータドライバ)32に接続され、データ信号(ビデオ信
号)が印加されるようになっている。これらのドライバ
によって周辺駆動回路33が構成されている。そして、
各ドライバのうち少なくともいずれか一方を画素部29
と同一基板上に形成したLCDは、一般にドライバ一体
型(ドライバ内蔵型)LCDと呼ばれる。尚、ゲートド
ライバ31が、画素部29の両側に設けられている場合
もある。また、ドレインドライバ32が、画素部29の
両側に設けられている場合もある。FIG. 10 shows an active matrix type LCD block configuration of this embodiment. Gn, Gn + 1... Gm and data lines (drain wires) D1... Dn, Dn + 1. ing. Each gate line and each drain line are orthogonal to each other, and a pixel 30 is provided at the orthogonal portion. Each gate wiring is connected to a gate driver 31 so that a gate signal (scan signal) is applied. Each drain wiring is connected to a drain driver (data driver) 32 so that a data signal (video signal) is applied. A peripheral drive circuit 33 is configured by these drivers. And
At least one of the drivers is connected to the pixel unit 29.
LCDs formed on the same substrate are generally referred to as driver-integrated (driver-embedded) LCDs. Note that the gate driver 31 may be provided on both sides of the pixel unit 29 in some cases. Further, the drain driver 32 may be provided on both sides of the pixel unit 29 in some cases.
【0033】図11にゲート配線Gnとドレイン配線Dn
との直交部分に設けられている画素の等価回路を示す。
画素は、画素駆動素子としてのTFT、液晶セルLC、
補助容量から構成される。ゲート配線Gnには、TFT
のゲートが接続され、ドレイン配線DnにはTFTのド
レインが接続されている。そして、TFTのソースに
は、液晶セルLCの表示電極(画素電極)と補助容量
(蓄積容量または付加容量)とが接続されている。この
液晶セルLCと補助容量とにより、前記信号蓄積素子が
構成される。液晶セルLCの共通電極(補助容量電極の
反対側の電極)には電圧Vcomが印加されている。一
方、補助容量において、TFTのソースと接続される側
の電極の反対側の電極には定電圧VRが印加されてい
る。この液晶セルLCの共通電極は、文字どおり全ての
画素に対して共通した電極となっている。そして、液晶
セルLCの表示電極と共通電極との間には静電容量が形
成されている。尚、補助容量において、TFTのソース
と接続される側の電極の反対側の電極は、隣のゲート配
線Gn+1と接続されている場合もある。FIG. 11 shows a gate wiring Gn and a drain wiring Dn.
2 shows an equivalent circuit of a pixel provided in a portion orthogonal to FIG.
Pixels include a TFT as a pixel driving element, a liquid crystal cell LC,
It is composed of auxiliary capacity. The gate wiring Gn has a TFT
, And the drain of the TFT is connected to the drain wiring Dn. The display electrode (pixel electrode) of the liquid crystal cell LC and the auxiliary capacitance (storage capacitance or additional capacitance) are connected to the source of the TFT. The liquid crystal cell LC and the storage capacitor constitute the signal storage element. The voltage Vcom is applied to the common electrode (the electrode on the opposite side of the auxiliary capacitance electrode) of the liquid crystal cell LC. On the other hand, in the auxiliary capacitance, a constant voltage VR is applied to an electrode on the opposite side of the electrode connected to the source of the TFT. The common electrode of the liquid crystal cell LC is an electrode that is literally common to all pixels. Further, a capacitance is formed between the display electrode and the common electrode of the liquid crystal cell LC. In the auxiliary capacitance, the electrode on the opposite side of the electrode connected to the source of the TFT may be connected to the adjacent gate line Gn + 1.
【0034】このように構成された画素において、ゲー
ト配線Gnを正電圧にしてTFTのゲートに正電圧を印
加すると、TFTがオンとなる。すると、ドレイン配線
Dnに印加されたデータ信号で、液晶セルLCの静電容
量と補助容量とが充電される。反対に、ゲート配線Gn
を負電圧にしてTFTのゲートに負電圧を印加すると、
TFTがオフとなり、その時点でドレイン配線Dnに印
加されていた電圧が、液晶セルLCの静電容量と補助容
量とによって保持される。このように、画素へ書き込み
たいデータ信号をドレイン配線Dnに与えてゲート配線
Gnの電圧を制御することにより、画素に任意のデータ
信号を保持させておくことができる。その画素の保持し
ているデータ信号に応じて液晶セルLCの透過率が変化
し、画像が表示される。In the pixel thus configured, when the gate line Gn is set to a positive voltage and a positive voltage is applied to the gate of the TFT, the TFT turns on. Then, the capacitance and the auxiliary capacitance of the liquid crystal cell LC are charged by the data signal applied to the drain wiring Dn. Conversely, the gate wiring Gn
When a negative voltage is applied to the TFT gate by setting
The TFT is turned off, and the voltage applied to the drain wiring Dn at that time is held by the capacitance and the auxiliary capacitance of the liquid crystal cell LC. In this manner, by supplying a data signal to be written to a pixel to the drain wiring Dn and controlling the voltage of the gate wiring Gn, an arbitrary data signal can be held in the pixel. The transmittance of the liquid crystal cell LC changes according to the data signal held by the pixel, and an image is displayed.
【0035】[0035]
【発明の効果】以上説明したように、この発明によれ
ば、表面が平坦で且つ結晶粒経の均一な多結晶半導体膜
を再現性よく形成することができる。また、レーザビー
ムエネルギー密度のマージンが大きく取れるため、結晶
化に用いる装置のコストを低減することができる。As described above, according to the present invention, a polycrystalline semiconductor film having a flat surface and a uniform crystal grain size can be formed with good reproducibility. In addition, since a large margin of laser beam energy density can be obtained, the cost of an apparatus used for crystallization can be reduced.
【0036】さらに、表面の凹凸の発生を抑制できるた
め、平坦化工程を省略することができ、製造コストを削
減できると共に、歩留まりの向上が図れる。Further, since the occurrence of unevenness on the surface can be suppressed, the flattening step can be omitted, the manufacturing cost can be reduced, and the yield can be improved.
【図1】本発明の多結晶半導体膜の製造方法を工程別に
示す断面図である。FIG. 1 is a cross-sectional view showing a method of manufacturing a polycrystalline semiconductor film according to the present invention for each process.
【図2】本発明の再結晶化の状態と、温度分布との関係
を示す模式図である。FIG. 2 is a schematic diagram showing the relationship between the state of recrystallization and the temperature distribution according to the present invention.
【図3】アイランドの断面形状と表面の凹凸との関係を
示す特性図である。FIG. 3 is a characteristic diagram showing a relationship between an island cross-sectional shape and surface irregularities.
【図4】本発明の実施例と従来例のエネルギー密度によ
り表面の凹凸の依存性を測定した結果を示す図である。FIG. 4 is a diagram showing the results of measuring the dependence of surface irregularities on the basis of the energy densities of an example of the present invention and a conventional example.
【図5】本発明の実施例と従来例のエネルギー密度と平
均粒経の関係を示す断面図である。FIG. 5 is a cross-sectional view showing a relationship between an energy density and an average particle diameter of an example of the present invention and a conventional example.
【図6】画素部周辺の具体的な平面構造図である。FIG. 6 is a specific plan structure diagram around a pixel unit.
【図7】図6中の切断線A−Aに沿った方向からの断面
構造図である。FIG. 7 is a sectional structural view taken along a cutting line AA in FIG. 6;
【図8】図6中の切断線A−Aに沿った方向からの断面
構造図である。FIG. 8 is a sectional structural view taken along a cutting line AA in FIG. 6;
【図9】上述のTFTを画素駆動素子としたLCDの画
素部の断面図である。FIG. 9 is a cross-sectional view of a pixel portion of an LCD using the above-described TFT as a pixel driving element.
【図10】本実施例のアクティブマトリックス方式のL
CDブロック構成図である。FIG. 10 illustrates an active matrix type L according to the present embodiment.
FIG. 3 is a block diagram of a CD.
【図11】ゲート配線Gnとドレイン配線Dnとの直交部
分に設けられている画素の等価回路図である。FIG. 11 is an equivalent circuit diagram of a pixel provided at a portion orthogonal to a gate line Gn and a drain line Dn.
【図12】従来の多結晶半導体膜の製造方法を工程別に
示す断面図である。FIG. 12 is a cross-sectional view showing a conventional method of manufacturing a polycrystalline semiconductor film for each process.
【図13】従来の再結晶化の状態と、温度分布との関係
を示す模式図である。FIG. 13 is a schematic diagram showing a relationship between a conventional recrystallization state and a temperature distribution.
1 基板 4 a−Si膜 6a 傾斜部 7 レーザビーム 8 多結晶シリコン膜 DESCRIPTION OF SYMBOLS 1 Substrate 4 a-Si film 6a Inclined part 7 Laser beam 8 Polycrystalline silicon film
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平6−314698(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 29/786 H01L 21/20 H01L 21/336 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-6-314698 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 29/786 H01L 21/20 H01L 21 / 336
Claims (2)
質半導体薄膜の端部に傾斜部を形成した後、レーザビー
ムを照射し、前記非晶質半導体薄膜を結晶化させて多結
晶半導体膜を形成するものであって、前記非晶質半導体
薄膜の断面形状は、四角形の上部両角部が前記傾斜部を
設けることによって切り取られた六角形を呈し、前記六
角形の最上辺と最下辺との比が0.8以下であり、前記
レーザビームの出力を200mJ/cm2〜400mJ
/cm2に制御することを特徴とする多結晶半導体膜の
製造方法。An amorphous semiconductor thin film provided on a substrate is provided with an inclined portion at an end thereof, and then irradiated with a laser beam to crystallize the amorphous semiconductor thin film to form a polycrystalline semiconductor. Forming a film, wherein the cross-sectional shape of the amorphous semiconductor thin film is such that both upper corners of a square form the inclined portion.
It has a hexagon cut out by providing
The ratio between the uppermost side and the lowermost side of the square is 0.8 or less, and the output of the laser beam is 200 mJ / cm 2 to 400 mJ.
/ Cm 2 .
cm2〜380mJ/cm2に制御することを特徴とする
請求項1に記載の多結晶半導体膜の製造方法。2. The output of the laser beam is 210 mJ /
The method for producing a polycrystalline semiconductor film according to claim 1, wherein the control is performed at cm 2 to 380 mJ / cm 2 .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31144195A JP3213528B2 (en) | 1994-11-29 | 1995-11-29 | Method for manufacturing polycrystalline semiconductor film |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6-321385 | 1994-11-29 | ||
JP32138594 | 1994-11-29 | ||
JP31144195A JP3213528B2 (en) | 1994-11-29 | 1995-11-29 | Method for manufacturing polycrystalline semiconductor film |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08213637A JPH08213637A (en) | 1996-08-20 |
JP3213528B2 true JP3213528B2 (en) | 2001-10-02 |
Family
ID=26566732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31144195A Expired - Fee Related JP3213528B2 (en) | 1994-11-29 | 1995-11-29 | Method for manufacturing polycrystalline semiconductor film |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3213528B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3904512B2 (en) | 2002-12-24 | 2007-04-11 | シャープ株式会社 | SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE PROVIDED WITH SEMICONDUCTOR DEVICE |
US7843010B2 (en) | 2004-09-30 | 2010-11-30 | Sharp Kabushiki Kaisha | Crystalline semiconductor film and method for manufacturing the same |
-
1995
- 1995-11-29 JP JP31144195A patent/JP3213528B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08213637A (en) | 1996-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5766989A (en) | Method for forming polycrystalline thin film and method for fabricating thin-film transistor | |
JP3306258B2 (en) | Method for manufacturing semiconductor device | |
US20050059222A1 (en) | Method of forming polycrystalline semiconductor layer and thin film transistor using the same | |
JP2001217424A (en) | Thin film transistor and liquid crystal display using the same | |
US6596572B1 (en) | Method of fabricating a thin-film transistor having a plurality of island-like regions | |
JP3122995B2 (en) | Liquid crystal display | |
US7767558B2 (en) | Method of crystallizing amorphous silicon and device fabricated using the same | |
JPH0659278A (en) | Liquid crystal display device and its production | |
US7015122B2 (en) | Method of forming polysilicon thin film transistor | |
JP3213528B2 (en) | Method for manufacturing polycrystalline semiconductor film | |
JP2000243968A (en) | Thin film transistor, manufacture thereof, liquid crystal display device using the same and manufacture thereof | |
JPH0794749A (en) | Method of fabrication of thin film transistor | |
JPH0927624A (en) | Thin film transistor, manufacture of thin film transistor and liquid crystal display | |
JPH1187730A (en) | Polycrystalline semiconductor thin film, its formation method, polycrystalline semiconductor tft and tft substrate | |
JPH1065180A (en) | Polycrystalline semiconductor thin film and forming method thereof, polycrystalline semiconductor tft, and tft substrate | |
JPH10189450A (en) | Manufacture of semiconductor device | |
JPH11265000A (en) | Liquid crystal display device and its manufacture | |
JP2000243969A (en) | Thin film transistor, manufacture thereof, liquid crystal display device using the same and manufacture thereof | |
KR20050070240A (en) | Poly silicon thin film transistor and the fabrication method thereof | |
JP3980117B2 (en) | Method for manufacturing semiconductor device | |
JP3204489B2 (en) | Method for manufacturing semiconductor device | |
JP5342898B2 (en) | Inverted staggered thin film transistor and manufacturing method thereof | |
JPH1195259A (en) | Thin-film semiconductor device and production of thin-film semiconductor device | |
JPH0645607A (en) | Liquid-crystal display device and its manufacture | |
JPH08339972A (en) | Manufacture of thin film transistor and liquid crystal display using it |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |