JPH0794749A - Method of fabrication of thin film transistor - Google Patents

Method of fabrication of thin film transistor

Info

Publication number
JPH0794749A
JPH0794749A JP23626193A JP23626193A JPH0794749A JP H0794749 A JPH0794749 A JP H0794749A JP 23626193 A JP23626193 A JP 23626193A JP 23626193 A JP23626193 A JP 23626193A JP H0794749 A JPH0794749 A JP H0794749A
Authority
JP
Japan
Prior art keywords
film
layer
hydrogen concentration
gate insulating
source gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23626193A
Other languages
Japanese (ja)
Inventor
Mitsuo Nakajima
充雄 中島
Takaaki Kamimura
孝明 上村
Yasuto Kawahisa
慶人 川久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP23626193A priority Critical patent/JPH0794749A/en
Publication of JPH0794749A publication Critical patent/JPH0794749A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To form a microcrystal silicon film not including an amorphous layer on a gate insulating layer interface at a speed high enough to form a device by specifying a hydrogen concentration ratio upon formation of a silicon layer in the vicinity of the gate insulating layer interface and after the foregoing formation of the silicon layer. CONSTITUTION:A metal film such as Ta or an MoTa alloy is deposited on a transparent insulating substrate 1, and is patterned by plasma etching using CF4 and O2 for example as reaction gases to form an electrode 2. Then, a gate insulating film 3, a first microcrystal silicon film 4a as an active layer, and a second microcrystal silicon film 4b are deposited in order to form a microcrystal silicon layer 4. The ratio of hydrogen concentration of stock gas upon the first microcrystal silicon film 4a being formed to the hydrogen concentration of the stock gas upon the first microcrystal silicon film 4a being formed is 1. Thus, the microcrystal silicon layer can be formed from the neighourhood of the gate insulating film interface to ensure a TFT corresponding to p-Si in a low temperature process.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は薄膜トランジスタの製造
方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a thin film transistor.

【0002】[0002]

【従来の技術】エレクトロ・ルミネッセンス、発光ダイ
オード、プラズマ蛍光表示、液晶等の表示デバイスは、
表示部の薄型化が可能であり、事務機器やコンピュータ
等の表示装置あるいは特殊な表示装置への用途として要
求が高まっている。これらの中で薄膜トランジスタ(以
下TFTと略称する)をスイッチング素子としてマトリ
ックス上に配した液晶表示装置(以下TFT−LCDと
略称する)は、表示品位が高く、低消費電力であるた
め、その開発が盛んに行われている。
2. Description of the Related Art Display devices such as electroluminescence, light emitting diode, plasma fluorescent display, and liquid crystal are
The display unit can be made thinner, and there is an increasing demand for use as a display device such as office equipment and computers or a special display device. Among them, a liquid crystal display device (hereinafter abbreviated as TFT-LCD) in which a thin film transistor (hereinafter abbreviated as TFT) is arranged as a switching element on a matrix has a high display quality and consumes less power, and therefore has been developed. It is being actively conducted.

【0003】液晶表示装置の画素スイッチング素子とし
て用いられるTFTは、その活性層であるシリコンの状
態により大きく二つに分けることができる。一つは水素
化アモルファスシリコン(以下a−Si:Hと略称す
る)を用いたa−Si:HTFTでありもう一つは多結
晶シリコン(以下p−Siと略称する)を用いたp−S
iTFTである。この 2つの形式のTFTは、その形成
過程およびそのデバイス特性においてそれぞれ一長一短
がある。たとえば、a−Si:HTFTは 300℃程度の
低温で成膜できるプラズマCVD法を用いるため基板と
して安価なガラスを用いることができ、また大型化も比
較的容易であるが、デバイス特性としては移動度が低い
等の問題がある。一方、p−SiTFTは、シリコン膜
を多結晶化する必要から最低でも 600℃程度の高温プロ
セスが必要である。したがって安価なガラス基板は使用
できず耐熱性のある石英基板等の高価な基板が必要とな
る。また石英基板の大型化も難しく、よって大画面化も
a−Si:HTFTにより構成されたLCDに比べ難し
い。しかしながらデバイスとしての特性はa−Si:H
の10倍以上の移動度が得られる。
A TFT used as a pixel switching element of a liquid crystal display device can be roughly divided into two types depending on the state of silicon which is its active layer. One is a-Si: HTFT using hydrogenated amorphous silicon (hereinafter abbreviated as a-Si: H) and the other is p-S using polycrystalline silicon (hereinafter abbreviated as p-Si).
iTFT. These two types of TFTs have advantages and disadvantages in their formation process and device characteristics. For example, since a-Si: HTFT uses a plasma CVD method capable of forming a film at a low temperature of about 300 ° C., it is possible to use inexpensive glass as a substrate and it is relatively easy to increase the size. There are problems such as low degree. On the other hand, the p-Si TFT requires a high temperature process of at least about 600 ° C. because it is necessary to polycrystallize the silicon film. Therefore, an inexpensive glass substrate cannot be used, and an expensive substrate such as a heat-resistant quartz substrate is required. Further, it is difficult to increase the size of the quartz substrate, and thus it is also difficult to increase the screen size as compared with the LCD configured by a-Si: HTFT. However, the device characteristics are a-Si: H.
The mobility of 10 times or more is obtained.

【0004】この両者の良い特徴を持つ活性層材料とし
て微結晶シリコンがある。すなわちa−Si:H膜のよ
うに低温で形成でき、かつ結晶層を持つためp−SiT
FTと同程度のデバイス特性を得ることができる。
Microcrystalline silicon is an active layer material having both of these good characteristics. That is, p-SiT can be formed at a low temperature like an a-Si: H film and has a crystal layer.
Device characteristics similar to those of FT can be obtained.

【0005】[0005]

【発明が解決しようとする課題】しかしながら微結晶シ
リコン膜は、その製造方法にあって次のような問題があ
る。微結晶シリコン膜は、一般にプラズマCVD法など
を用いて原料ガスであるSiH4 を水素稀釈することに
より形成される。しかし、水素稀釈することにより成膜
速度が低下してしまう。成膜速度はデバイスを形成する
上でタクトタイムに影響をおよぼす重要なファクターで
あり、成膜速度が低下するとタクトタイムを短縮するこ
とができなくなり実用的でないという問題があった。。
However, the microcrystalline silicon film has the following problems in its manufacturing method. The microcrystalline silicon film is generally formed by diluting SiH 4 which is a source gas with hydrogen by using a plasma CVD method or the like. However, the hydrogen deposition diminishes the deposition rate. The film formation rate is an important factor that affects the tact time in forming a device, and when the film formation rate is reduced, the tact time cannot be shortened, which is not practical. .

【0006】一方、水素濃度を下げて成膜速度を上げる
と基板界面から微結晶シリコン膜が成膜されず、界面近
傍にアモルファス領域が存在することとなる。その結
果、逆スタガ型TFTにおいては、その領域がTFTの
チャネル領域となるため微結晶シリコン膜の持つ特性が
デバイス特性に十分発揮されないという問題があった。
On the other hand, when the hydrogen concentration is decreased and the film formation rate is increased, the microcrystalline silicon film is not formed from the substrate interface, and an amorphous region exists near the interface. As a result, in the inverted stagger type TFT, there is a problem that the characteristics of the microcrystalline silicon film are not fully exerted in the device characteristics because the area becomes the channel area of the TFT.

【0007】本発明は、このような課題に対処するため
になされたもので、ゲート絶縁層界面にアモルファス層
の存在しない微結晶シリコン膜をデバイス形成上十分な
成膜速度で形成することのできるTFTの製造方法を提
供することを目的とする。
The present invention has been made to solve such a problem, and it is possible to form a microcrystalline silicon film having no amorphous layer at the interface of a gate insulating layer at a film forming speed sufficient for device formation. It is an object to provide a method for manufacturing a TFT.

【0008】[0008]

【課題を解決するための手段】本発明のTFTの製造方
法は、絶縁基板上にゲート電極層を形成する工程と、こ
のゲート電極層上にゲート絶縁層を介して気相成長法に
よりシリコン層を形成する工程と、このシリコン層に実
質的にオーミック接合するソースおよびドレイン電極層
とを形成する工程とを有するTFTの製造方法におい
て、シリコン層を形成する工程は、ゲート絶縁層界面近
傍におけるシリコン層形成時における原料ガスの水素濃
度と、ゲート絶縁層界面近傍にシリコン層が形成された
後の原料ガスの水素濃度との比を 1以上とすることを特
徴とする。
A method of manufacturing a TFT according to the present invention comprises a step of forming a gate electrode layer on an insulating substrate, and a silicon layer formed on the gate electrode layer via a gate insulating layer by vapor phase epitaxy. In the method of manufacturing a TFT, which comprises a step of forming a silicon oxide layer and a step of forming a source and drain electrode layer that makes a substantially ohmic contact with the silicon layer, the step of forming the silicon layer includes It is characterized in that the ratio of the hydrogen concentration of the source gas at the time of layer formation to the hydrogen concentration of the source gas after the silicon layer is formed near the interface of the gate insulating layer is 1 or more.

【0009】微結晶シリコン膜形成過程を種々検討し
た。その結果を以下に説明する。最初に原料ガスの水素
濃度と成膜速度との関係について図4により説明する。
図4は成膜速度が原料ガスの水素濃度に依存する様子を
示す図である。なお、本発明において、原料ガスの水素
濃度とはシリコン原子を含む原料ガス流量と水素ガス流
量の合計で水素ガス流量を割った値として定義される。
図4より、原料ガスの水素濃度が増大するにつれて、成
膜速度が減少し、とくに原料ガスの水素濃度70%以上で
成膜速度がさらに減少することがわかる。同じく、原料
ガスの水素濃度と膜結晶化の関係について図5により説
明する。図5は膜結晶化の指標であるX線ピーク強度が
原料ガスの水素濃度に依存する様子を示す図である。図
5より、原料ガスの水素濃度が増大して成膜速度がさら
に減少する水素濃度70%以上でX線ピーク強度が上昇
し、膜の結晶化が生じていることがわかる。このように
原料ガス中の水素濃度が増加するにつれて形成される膜
は微結晶化するが、同時に成膜速度が低下する。
Various studies have been made on the formation process of the microcrystalline silicon film. The results will be described below. First, the relationship between the hydrogen concentration of the source gas and the film formation rate will be described with reference to FIG.
FIG. 4 is a diagram showing how the film formation rate depends on the hydrogen concentration of the source gas. In the present invention, the hydrogen concentration of the source gas is defined as a value obtained by dividing the hydrogen gas flow rate by the sum of the source gas flow rate containing silicon atoms and the hydrogen gas flow rate.
From FIG. 4, it can be seen that the film formation rate decreases as the hydrogen concentration of the source gas increases, and particularly when the hydrogen concentration of the source gas is 70% or more. Similarly, the relationship between the hydrogen concentration of the source gas and the film crystallization will be described with reference to FIG. FIG. 5 is a diagram showing how the X-ray peak intensity, which is an index of film crystallization, depends on the hydrogen concentration of the source gas. From FIG. 5, it can be seen that the X-ray peak intensity increases and the film is crystallized at a hydrogen concentration of 70% or more, at which the hydrogen concentration of the source gas increases and the film formation rate further decreases. As described above, the film formed is microcrystallized as the hydrogen concentration in the source gas increases, but at the same time, the film formation rate decreases.

【0010】また、生成したシリコン膜中の水素濃度を
測定した結果を図6に示す。原料ガス中の水素濃度が約
70%程度までは膜中水素濃度は 8×1021 atom/cm3 を示
すが、それ以降においては、膜中の水素量が急激に減少
していることがわかる。したがって、微結晶を生成させ
る原料ガスの水素濃度はシリコン膜中水素濃度を 8×10
21 atom/cm3 未満とする範囲に制御することが好まし
い。
FIG. 6 shows the result of measuring the hydrogen concentration in the produced silicon film. Hydrogen concentration in source gas is about
The hydrogen concentration in the film shows 8 × 10 21 atom / cm 3 up to about 70%, but it can be seen that the amount of hydrogen in the film decreases sharply after that. Therefore, the hydrogen concentration of the source gas that produces the microcrystals is 8 × 10 in the silicon film.
It is preferable to control to a range of less than 21 atom / cm 3 .

【0011】つぎに、微結晶シリコン膜が形成される原
料ガスの水素濃度領域において、微結晶成長過程を詳細
に調査した。ガラス基板9上に約 200nmのシリコン膜を
形成する場合において、水素80sccmに対してシラン20sc
cmの混合ガス(原料ガスの水素濃度80%)を用いたと
き、および水素95sccmに対してシラン 5sccmの混合ガス
(原料ガスの水素濃度95%)を用いたとき形成されるシ
リコン膜の断面TEM観察の模式図を図7に示す。図7
(a)は原料ガスの水素濃度80%の場合、図7(b)は
原料ガスの水素濃度95%の場合をそれぞれ示す。原料ガ
スの水素濃度80%の場合、基板のすぐ上約 5nmの膜にア
モルファス領域10が現れ、その上から微結晶層11が
形成されていた。基板9のすぐ上にアモルファス領域が
現れると、ゲート電極とソース・ドレイン電極が活性層
に対して反対側にあるような逆スタガ型TFTにおいて
は、成膜初期に形成されたアモルファス領域がチャネル
領域となるので、微結晶シリコンを活性層とするTFT
本来の特性が得られなくなる。一方、原料ガスの水素濃
度95%の場合、基板のすぐ上から微結晶層11が形成さ
れていた。
Next, the microcrystal growth process was investigated in detail in the hydrogen concentration region of the raw material gas for forming the microcrystalline silicon film. When forming a silicon film of about 200 nm on the glass substrate 9, silane 20 sc for hydrogen 80 sccm
Cross-sectional TEM of the silicon film formed when a mixed gas of cm (source gas has a hydrogen concentration of 80%) and a mixed gas of silane 5 sccm with respect to 95 sccm of hydrogen (source gas has a hydrogen concentration of 95%) are used. A schematic diagram of the observation is shown in FIG. Figure 7
7A shows the case where the source gas has a hydrogen concentration of 80%, and FIG. 7B shows the case where the source gas has a hydrogen concentration of 95%. When the source gas had a hydrogen concentration of 80%, an amorphous region 10 appeared in a film having a thickness of about 5 nm immediately above the substrate, and a microcrystalline layer 11 was formed on the amorphous region 10. When an amorphous region appears just above the substrate 9, in an inverted staggered TFT in which the gate electrode and the source / drain electrodes are on the opposite side to the active layer, the amorphous region formed at the initial stage of film formation is the channel region. Therefore, a TFT using microcrystalline silicon as an active layer
The original characteristics cannot be obtained. On the other hand, when the source gas had a hydrogen concentration of 95%, the microcrystalline layer 11 was formed immediately above the substrate.

【0012】さらに、原料ガス中の水素濃度とTFTの
移動度(μ)の相関について調査した結果を図8に示
す。これからわかるように原料ガス中の水素濃度が低い
場合はTFTの移動度は約 0.5cm2 /vs と一定である
が、約90%をこえるとTFTの移動度が上昇することが
わかる。また、結晶化が生じる範囲であるが、基板のす
ぐ上層にアモルファス領域が現れる原料ガス中の水素濃
度80%の場合は、微結晶シリコンの特徴である高い移動
度が得られていない。したがって、原料ガスの水素濃度
は、ゲート絶縁層界面近傍におけるシリコン層形成時に
はTFTの移動度を 0.5cm2 /vs 以上とする範囲に制御
することが好ましい。なお、一旦微結晶シリコン膜が界
面近傍に形成された後は原料ガスの水素濃度を下げ、成
膜速度を上げることができる。すなわち、ゲート絶縁層
界面近傍におけるシリコン層形成時における原料ガスの
水素濃度を上述の範囲に制御し、ゲート絶縁層界面近傍
におけるシリコン層形成時における原料ガスの水素濃度
と、それ以降のシリコン層形成時における原料ガスの水
素濃度との比を 1以上とすることにより、TFTの移動
度が 0.5cm2 /vs 以上の微結晶シリコン活性層が得られ
る。なお、本発明においてゲート絶縁層界面近傍とはゲ
ート絶縁層の界面よりシリコン層側の 20nm 以下の層を
いう。また、ゲート絶縁層界面近傍におけるシリコン層
形成時における原料ガスの水素濃度と、それ以降のシリ
コン層形成時における原料ガスの水素濃度との比が 1以
上であれば、原料ガスの水素濃度は段階的もしくは傾斜
的に変化させてもよい。
Further, FIG. 8 shows the result of investigation on the correlation between the hydrogen concentration in the source gas and the mobility (μ) of the TFT. As can be seen, when the hydrogen concentration in the source gas is low, the TFT mobility is constant at about 0.5 cm 2 / vs, but when it exceeds about 90%, the TFT mobility increases. Further, within the range where crystallization occurs, when the hydrogen concentration in the source gas where an amorphous region appears in the layer immediately above the substrate is 80%, the high mobility characteristic of microcrystalline silicon is not obtained. Therefore, it is preferable that the hydrogen concentration of the source gas is controlled within a range in which the TFT mobility is 0.5 cm 2 / vs or more when the silicon layer is formed near the interface of the gate insulating layer. Note that once the microcrystalline silicon film is formed in the vicinity of the interface, the hydrogen concentration of the source gas can be reduced and the deposition rate can be increased. That is, the hydrogen concentration of the source gas at the time of forming the silicon layer near the interface of the gate insulating layer is controlled within the above range, and the hydrogen concentration of the source gas at the time of forming the silicon layer near the interface of the gate insulating layer and the subsequent silicon layer formation. By setting the ratio to the hydrogen concentration of the source gas at that time to 1 or more, a microcrystalline silicon active layer having a TFT mobility of 0.5 cm 2 / vs or more can be obtained. In the present invention, the vicinity of the interface of the gate insulating layer means a layer of 20 nm or less on the silicon layer side from the interface of the gate insulating layer. In addition, if the ratio of the hydrogen concentration of the source gas during the silicon layer formation in the vicinity of the gate insulating layer interface to the hydrogen concentration of the source gas during the subsequent silicon layer formation is 1 or more, the hydrogen concentration of the source gas is It may be changed intentionally or in an inclined manner.

【0013】このように、TFTの活性層である微結晶
シリコン膜形成初期においては成膜速度は低いけれども
十分微結晶ができる成膜条件で、すなわち原料ガスの水
素濃度が成膜後半より多い微結晶シリコンになりやすい
成膜条件で活性層を形成し、アモルファス層が成膜しな
いようにする。その後、結晶性の膜の上には結晶性の膜
が形成しやすい成膜後期においては成膜速度を大きくす
ることのできる原料ガスの水素濃度を少なくした条件で
活性層を形成する。
As described above, in the initial stage of forming the microcrystalline silicon film which is the active layer of the TFT, the film forming rate is low, but under the film forming conditions in which sufficient microcrystals can be formed, that is, the hydrogen concentration of the source gas is higher than in the latter half of the film formation. The active layer is formed under the film forming conditions that are likely to become crystalline silicon, and the amorphous layer is not formed. After that, the active layer is formed on the crystalline film under the condition that the hydrogen concentration of the source gas is decreased so that the film forming rate can be increased in the latter stage of the film formation where the crystalline film is easily formed.

【0014】このようにして界面近傍でアモルファス層
の存在しないTFTを高いスループットで形成すること
ができる。本発明に係わる微結晶シリコン活性層を得る
ための原料ガスとしてはSiH4、Si2 6 等のシラ
ンガスを使用することができ、さらにSi−H結合を有
するガスをハロゲン化したガス、たとえばSiH2 2
でもよい。また、シリコン層を形成する気相成長法とし
てはプラズマCVD法、光CVD法、ECR・CVD法
等を用いることができる。
In this way, a TFT having no amorphous layer near the interface can be formed with high throughput. As the raw material gas for obtaining the microcrystalline silicon active layer according to the present invention can be used silane gas such as SiH 4, Si 2 H 6, gas was further halogenating a gas having a SiH bond, for example, SiH 2 F 2
But it's okay. As a vapor phase growth method for forming a silicon layer, a plasma CVD method, a photo CVD method, an ECR / CVD method or the like can be used.

【0015】実質的にオーミック接合するとは、シリコ
ン層とソース・ドレイン電極間にいかなる層や領域が存
在していても結果的にこの 2つの層と電極間がオーミッ
ク特性を呈することをいう。
The term “substantially ohmic contact” means that no matter what layer or region exists between the silicon layer and the source / drain electrode, as a result, ohmic characteristics are exhibited between the two layers and the electrode.

【0016】[0016]

【作用】原料ガスの水素濃度を増加させることにより、
成膜初期においてアモルファス層が形成されない。同時
に、微結晶シリコン膜中の水素量は減少し、成膜速度も
減少する。すなわち原料ガスの水素濃度を増加させると
界面付近の結晶性は上がるが十分な成膜速度が得られな
い。そこで、成膜速度は低いが結晶性の良い条件で界面
付近の膜を形成して界面近傍の結晶性を向上させ、界面
近傍以外は成膜速度が高い条件で形成するとトータルの
成膜時間を増やすことなく移動度の高いTFTを形成す
ることができる。また、本発明の方法で形成したTFT
は、 300℃程度の低温プロセスを用いても、 600℃以上
の高温プロセスを用いた場合と同程度のデバイス特性を
有するTFTを得ることができる。
[Operation] By increasing the hydrogen concentration of the source gas,
No amorphous layer is formed in the initial stage of film formation. At the same time, the amount of hydrogen in the microcrystalline silicon film decreases, and the film formation rate also decreases. That is, when the hydrogen concentration of the source gas is increased, the crystallinity in the vicinity of the interface is increased, but a sufficient film formation rate cannot be obtained. Therefore, if a film near the interface is formed under conditions where the film formation rate is low but crystallinity is good to improve the crystallinity near the interface, and the film formation speed is high except in the vicinity of the interface, the total film formation time is reduced. A TFT having high mobility can be formed without increasing the number. In addition, a TFT formed by the method of the present invention
Even if a low temperature process of about 300 ° C. is used, a TFT having the same device characteristics as when using a high temperature process of 600 ° C. or higher can be obtained.

【0017】[0017]

【実施例】以下、本発明の詳細を図面により説明する。
図1は本実施例に係わる薄膜トランジスタの断面図であ
る。これを製造工程に従い説明する。最初にガラス基板
からなる透光性絶縁基板1上に厚さ約 200nmのTaある
いはMoTa合金等の金属膜をスパッタリング法等によ
り堆積する。この金属膜を、たとえばCF4 とO2 を反
応ガスとしたプラズマエッチングによりパターニングし
てゲート電極2を形成する。つぎに、プラズマCVD法
等によりゲート絶縁膜3を 300nm、活性層である第 1の
微結晶シリコン膜4aを10nm、第2の微結晶シリコン膜
4bを40nmの厚さで順次堆積して厚さ50nmの微結晶シリ
コン層4を形成する。引き続きチャネル保護層であるS
iNx:H膜を 200nm連続に形成する。ついで、この積
層膜にリソグラフィー工程を施し、保護層5を形成す
る。ついで、この保護層5を含む微結晶シリコン層全面
上にオーミックコンタクト層6として、厚さ50nmのn
a−Si:H膜を形成する。つぎに電極となる金属膜を
形成し、これをパターニングしてソース・ドレイン電極
7・8を形成する。最後に保護膜上に残ったna−S
i:H膜をたとえば反応性イオンエッチング(RIE)
等によりエッチング除去してTFTが完成する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The details of the present invention will be described below with reference to the drawings.
FIG. 1 is a sectional view of a thin film transistor according to this embodiment. This will be described according to the manufacturing process. First, a metal film of Ta or MoTa alloy having a thickness of about 200 nm is deposited on the translucent insulating substrate 1 made of a glass substrate by a sputtering method or the like. This metal film is patterned by plasma etching using, for example, CF 4 and O 2 as reaction gases to form the gate electrode 2. Next, the gate insulating film 3 is deposited to a thickness of 300 nm, the first microcrystalline silicon film 4a, which is an active layer, is deposited to a thickness of 10 nm, and the second microcrystalline silicon film 4b is deposited to a thickness of 40 nm by plasma CVD or the like. A 50 nm microcrystalline silicon layer 4 is formed. S that is the channel protection layer
An iNx: H film is continuously formed to 200 nm. Then, the laminated film is subjected to a lithography process to form the protective layer 5. Then, an ohmic contact layer 6 is formed on the entire surface of the microcrystalline silicon layer including the protective layer 5 to have a thickness of n + of 50 nm.
An a-Si: H film is formed. Next, a metal film to be an electrode is formed and patterned to form source / drain electrodes 7 and 8. Finally, n + a-S remaining on the protective film
The i: H film is processed by, for example, reactive ion etching (RIE).
The TFT is completed by removing it by etching or the like.

【0018】上述の第 1の微結晶シリコン膜4a成膜時
の原料ガスとして、形成初期においては水素95sccmに対
してシラン 5sccmの混合ガスを用いた。その条件で約10
nm成膜した。つぎに第 2の微結晶シリコン膜4bの混合
ガスとして水素80sccmに対してシラン20sccmの混合ガス
に切り換え約40nm成膜した。両条件とも単層膜での実験
では微結晶が得られる条件であるが基板近傍からの結晶
性という点からは両者に違いがある。すなわち水素:シ
ラン=95: 5 の成膜条件では、基板界面から微結晶が形
成されているけれども成膜速度が低い。一方水素:シラ
ン=80:20の成膜条件では、成膜速度は高いが基板との
界面近傍にアモルファス領域が存在する。
A mixed gas of 95 sccm of hydrogen and 5 sccm of silane was used as a raw material gas at the time of forming the above-mentioned first microcrystalline silicon film 4a. About 10 in that condition
nm was formed. Next, a mixed gas of the second microcrystalline silicon film 4b was switched to a mixed gas of 80 sccm of hydrogen and 20 sccm of silane to form a film having a thickness of about 40 nm. Both conditions are conditions under which microcrystals can be obtained in experiments with a single-layer film, but there is a difference in terms of crystallinity from the vicinity of the substrate. That is, under the film forming conditions of hydrogen: silane = 95: 5, although the crystallites are formed from the substrate interface, the film forming rate is low. On the other hand, under the film forming conditions of hydrogen: silane = 80: 20, the film forming rate is high, but an amorphous region exists near the interface with the substrate.

【0019】図2はこのように形成したTFTの活性層
である微結晶シリコン層の膜厚方向の水素濃度分布を評
価したものである。図中、横軸は微結晶シリコンの膜
厚、縦軸は膜中の水素量である。ゲート絶縁界面近傍は
水素量が少なくなっていることがわかる。
FIG. 2 shows an evaluation of the hydrogen concentration distribution in the film thickness direction of the microcrystalline silicon layer which is the active layer of the TFT thus formed. In the figure, the horizontal axis represents the film thickness of microcrystalline silicon, and the vertical axis represents the amount of hydrogen in the film. It can be seen that the amount of hydrogen is small near the gate insulating interface.

【0020】この実施例のように成膜初期においては界
面からの結晶性が良い条件を用いある程度微結晶が形成
された段階で成膜速度が高いが成膜初期に用いた場合は
アモルファス領域が形成される微結晶成膜条件に切り換
えることにより、トータルとして成膜時間を増大させる
ことなく微結晶膜がゲート絶縁膜界面から成長した微結
晶シリコンの活性層を得ることができる。なお、ゲート
絶縁膜としてはCVD法により形成されたSiNx膜や
SiOx膜、またはその積層膜あるいは混合膜SiNx
Oy膜だけでなくアルミニウム等のゲート電極を陽極酸
化して得られたアルミナを用いることができる。さらに
その上に酸化膜を形成する。
As in this example, in the initial stage of film formation, the condition that the crystallinity from the interface is good is used, and the film formation rate is high at the stage when microcrystals are formed to some extent. By switching to the microcrystalline film forming conditions to be formed, it is possible to obtain the active layer of microcrystalline silicon in which the microcrystalline film grows from the interface of the gate insulating film without increasing the total film forming time. The gate insulating film is a SiNx film or a SiOx film formed by a CVD method, or a laminated film or a mixed film SiNx thereof.
Alumina obtained by anodizing not only the Oy film but also the gate electrode such as aluminum can be used. Further, an oxide film is formed on it.

【0021】本発明はゲート電極との界面近傍の微結晶
シリコン形成のみならず、保護膜との界面に適用するこ
とができる。すなわち、絶縁膜と微結晶シリコン膜との
接合箇所であれば様々に変形して用いることができる。
The present invention can be applied not only to the formation of microcrystalline silicon near the interface with the gate electrode but also to the interface with the protective film. In other words, the bonding portion between the insulating film and the microcrystalline silicon film can be variously modified and used.

【0022】また上記実施例のように水素濃度分布を段
階的に変化されるのではなく連続的に変化させても良
い。すなわち図3に示すように表面からゲート絶縁膜方
向に行くに従い濃度が低くなるように微結晶シリコン中
の水素濃度分布を設定しても良い。
Further, the hydrogen concentration distribution may be changed continuously instead of being changed stepwise as in the above embodiment. That is, as shown in FIG. 3, the hydrogen concentration distribution in the microcrystalline silicon may be set so that the concentration becomes lower from the surface toward the gate insulating film.

【0023】[0023]

【発明の効果】本発明のTFT製造方法は、ゲート絶縁
層界面近傍におけるシリコン層形成時における原料ガス
の水素濃度と、それ以降のシリコン層形成時における原
料ガスの水素濃度との比を 1以上とするので、ゲート絶
縁膜界面近傍から微結晶シリコン層を形成することがで
き低温プロセスでp−SiなみのTFTを得ることがで
きる。また、成膜条件を切り換えているのでトータルの
成膜時間は大幅に増加しないのでスループットが向上す
る。
According to the TFT manufacturing method of the present invention, the ratio of the hydrogen concentration of the source gas at the time of forming the silicon layer in the vicinity of the gate insulating layer interface to the hydrogen concentration of the source gas at the time of forming the silicon layer thereafter is 1 or more. Therefore, a microcrystalline silicon layer can be formed near the interface of the gate insulating film, and a p-Si-like TFT can be obtained by a low temperature process. In addition, since the film forming conditions are switched, the total film forming time does not increase significantly, thus improving the throughput.

【図面の簡単な説明】[Brief description of drawings]

【図1】本実施例に係わる薄膜トランジスタの断面図で
ある。
FIG. 1 is a cross-sectional view of a thin film transistor according to this embodiment.

【図2】微結晶シリコン層の膜厚方向の水素濃度分布を
示した図である。
FIG. 2 is a diagram showing a hydrogen concentration distribution in a film thickness direction of a microcrystalline silicon layer.

【図3】水素濃度分布を連続的に変化させた場合の図で
ある。
FIG. 3 is a diagram when the hydrogen concentration distribution is continuously changed.

【図4】原料ガスの水素濃度と成膜速度との関係を示す
図である。
FIG. 4 is a diagram showing a relationship between a hydrogen concentration of a source gas and a film forming rate.

【図5】原料ガスの水素濃度と膜結晶化の関係を示す図
である。
FIG. 5 is a diagram showing a relationship between hydrogen concentration of a source gas and film crystallization.

【図6】シリコン膜中の水素濃度を測定した図である。FIG. 6 is a diagram showing measurement of hydrogen concentration in a silicon film.

【図7】シリコン膜の断面TEM観察の模式図である。FIG. 7 is a schematic diagram of cross-sectional TEM observation of a silicon film.

【図8】原料ガス中の水素濃度とTFTの移動度(μ)
の相関関係を示す図である。
FIG. 8: Hydrogen concentration in source gas and TFT mobility (μ)
It is a figure which shows the correlation of.

【符号の説明】[Explanation of symbols]

1………透光性絶縁基板、2………ゲート電極、3……
…ゲート絶縁膜、4……微結晶シリコン層、5………保
護層、6………オーミックコンタクト層、7………ソー
ス電極、8………ドレイン電極、9……… 基板、1
0………アモルファス領域、11………微結晶層。
1 ... Transparent insulating substrate, 2 ... Gate electrode, 3 ...
... gate insulating film, 4 ... microcrystalline silicon layer, 5 ... protective layer, 6 ... ohmic contact layer, 7 ... source electrode, 8 ... drain electrode, 9 ... substrate, 1
0 ... Amorphous region, 11 ... Microcrystalline layer.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 絶縁基板上にゲート電極層を形成する工
程と、このゲート電極層上にゲート絶縁層を介して気相
成長法によりシリコン層を形成する工程と、このシリコ
ン層に実質的にオーミック接合するソースおよびドレイ
ン電極層とを形成する工程とを有する薄膜トランジスタ
の製造方法において、 前記シリコン層を形成する工程は、前記ゲート絶縁層界
面近傍における前記シリコン層形成時における原料ガス
の水素濃度と、前記ゲート絶縁層界面近傍に前記シリコ
ン層が形成された後の原料ガスの水素濃度との比を 1以
上とすることを特徴とする薄膜トランジスタの製造方
法。
1. A step of forming a gate electrode layer on an insulating substrate, a step of forming a silicon layer on the gate electrode layer via a gate insulating layer by a vapor phase epitaxy method, and substantially forming the silicon layer on the silicon layer. In the method of manufacturing a thin film transistor, which includes a step of forming a source and drain electrode layer that makes ohmic contact, the step of forming the silicon layer includes the hydrogen concentration of a source gas at the time of forming the silicon layer in the vicinity of the interface of the gate insulating layer, A method of manufacturing a thin film transistor, characterized in that the ratio to the hydrogen concentration of the source gas after the silicon layer is formed near the interface of the gate insulating layer is 1 or more.
JP23626193A 1993-09-22 1993-09-22 Method of fabrication of thin film transistor Pending JPH0794749A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23626193A JPH0794749A (en) 1993-09-22 1993-09-22 Method of fabrication of thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23626193A JPH0794749A (en) 1993-09-22 1993-09-22 Method of fabrication of thin film transistor

Publications (1)

Publication Number Publication Date
JPH0794749A true JPH0794749A (en) 1995-04-07

Family

ID=16998166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23626193A Pending JPH0794749A (en) 1993-09-22 1993-09-22 Method of fabrication of thin film transistor

Country Status (1)

Country Link
JP (1) JPH0794749A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100697370B1 (en) * 2000-12-12 2007-03-20 비오이 하이디스 테크놀로지 주식회사 Method for thin film transistor by utilizing plasma etching
JP2009071291A (en) * 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP2009071290A (en) * 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
WO2009066479A1 (en) * 2007-11-22 2009-05-28 Fuji Electric Holdings Co., Ltd. Thin-film transistor and process for producing the thin-film transistor
US7611930B2 (en) 2007-08-17 2009-11-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
JP2009278081A (en) * 2008-04-18 2009-11-26 Semiconductor Energy Lab Co Ltd Thin film transistor and manufacturing method thereof
JP2009278082A (en) * 2008-04-18 2009-11-26 Semiconductor Energy Lab Co Ltd Thin film transistor and manufacturing method thereof
JP2011192984A (en) * 2010-02-22 2011-09-29 Semiconductor Energy Lab Co Ltd Thin film transistor, and manufacturing method thereof
KR101133787B1 (en) * 2007-11-30 2012-04-06 도쿄엘렉트론가부시키가이샤 Film forming method, thin film transistor, solar battery, manufacturing device, and display device
KR101274060B1 (en) * 2010-03-15 2013-06-12 캐논 가부시끼가이샤 Semiconductor device and method for manufacturing the same

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100697370B1 (en) * 2000-12-12 2007-03-20 비오이 하이디스 테크놀로지 주식회사 Method for thin film transistor by utilizing plasma etching
JP2009071291A (en) * 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP2009071290A (en) * 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
US7611930B2 (en) 2007-08-17 2009-11-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
US9054206B2 (en) 2007-08-17 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2016076715A (en) * 2007-08-17 2016-05-12 株式会社半導体エネルギー研究所 Method of manufacturing display device
WO2009066479A1 (en) * 2007-11-22 2009-05-28 Fuji Electric Holdings Co., Ltd. Thin-film transistor and process for producing the thin-film transistor
KR101133787B1 (en) * 2007-11-30 2012-04-06 도쿄엘렉트론가부시키가이샤 Film forming method, thin film transistor, solar battery, manufacturing device, and display device
JP2009278081A (en) * 2008-04-18 2009-11-26 Semiconductor Energy Lab Co Ltd Thin film transistor and manufacturing method thereof
JP2009278082A (en) * 2008-04-18 2009-11-26 Semiconductor Energy Lab Co Ltd Thin film transistor and manufacturing method thereof
JP2011192984A (en) * 2010-02-22 2011-09-29 Semiconductor Energy Lab Co Ltd Thin film transistor, and manufacturing method thereof
KR101274060B1 (en) * 2010-03-15 2013-06-12 캐논 가부시끼가이샤 Semiconductor device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
EP0598409B1 (en) A method of manufacturing a semiconductor device
KR100191091B1 (en) Thin film transistor and its fabrication method
US5466617A (en) Manufacturing electronic devices comprising TFTs and MIMs
US6211536B1 (en) Semiconductor device having improved crystal orientation
JP3306258B2 (en) Method for manufacturing semiconductor device
KR100241828B1 (en) Semiconductor device and manufacturing method thereof
US5834071A (en) Method for forming a thin film transistor
JPH11121761A (en) Thin-film transistor
JPH0519830B2 (en)
US20060199317A1 (en) Thin film transistor and method for production thereof
JP2001077366A (en) Thin film transistor, liquid crystal display device, and manufacture of thin film transistor
JP2001217424A (en) Thin film transistor and liquid crystal display using the same
US6326226B1 (en) Method of crystallizing an amorphous film
US6596572B1 (en) Method of fabricating a thin-film transistor having a plurality of island-like regions
JPH0794749A (en) Method of fabrication of thin film transistor
JPH0659278A (en) Liquid crystal display device and its production
JP3440291B2 (en) Microcrystalline silicon thin film transistor
US5949091A (en) Semiconductor device having polysilicon thin-film
JP3452679B2 (en) Method of manufacturing thin film transistor, thin film transistor and liquid crystal display
JP2002299235A (en) Semiconductor thin-film forming method and thin-film semiconductor device
JP3213528B2 (en) Method for manufacturing polycrystalline semiconductor film
US7271410B2 (en) Active matrix circuit
US6733584B1 (en) Method of forming crystalline silicon film
JP2002319678A (en) Thin film semiconductor device and manufacturing method therefor
JPH08255915A (en) Liquid crystal display

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020205