JP2002299235A - Semiconductor thin-film forming method and thin-film semiconductor device - Google Patents

Semiconductor thin-film forming method and thin-film semiconductor device

Info

Publication number
JP2002299235A
JP2002299235A JP2001098501A JP2001098501A JP2002299235A JP 2002299235 A JP2002299235 A JP 2002299235A JP 2001098501 A JP2001098501 A JP 2001098501A JP 2001098501 A JP2001098501 A JP 2001098501A JP 2002299235 A JP2002299235 A JP 2002299235A
Authority
JP
Japan
Prior art keywords
film
thin film
semiconductor
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001098501A
Other languages
Japanese (ja)
Inventor
Tetsuhisa Yoshida
哲久 吉田
Michihiko Takase
道彦 高瀬
Shinji Goto
真志 後藤
Mikihiko Nishitani
幹彦 西谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001098501A priority Critical patent/JP2002299235A/en
Publication of JP2002299235A publication Critical patent/JP2002299235A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

PROBLEM TO BE SOLVED: To solve the problem of a crystalline silicon film being formed at low temperatures, e.g. by a high density plasma, etc., without having to use a crystallizing means such as a laser, but a transition layer exists between a substrate and the crystalline silicon film to result in deterioration of the characteristics/reliability and productivity of thin-film semiconductor elements. SOLUTION: After previously forming a layer or thin film containing an element constituting a semiconductor as a main component on or near the surface of a substrate in a separate apparatus or the same apparatus forming the crystalline semiconductor film, a step of etching the layer or thin film containing the element constituting the semiconductor as the main component to produce crystal nuclei, a step of growing the crystal nuclei produced in the layer or thin film containing the element constituting the semiconductor as the main component and a step of growing the crystalline semiconductor film are executed in the same apparatus, thereby forming the crystalline semiconductor film.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体工業におけ
る半導体薄膜素子、及びその製造方法に関するもので、
低温で溶融する基板の表面への、高性能半導体薄膜及び
それを用いた半導体素子の低温形成技術に関する。特
に、ガラス基板等の表面に作製される、アクティブマト
リックス方式の液晶ディスプレイ等に用いられる薄膜ト
ランジスタ(TFT)及びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor thin film device in the semiconductor industry and a method for manufacturing the same.
The present invention relates to a high-performance semiconductor thin film on a surface of a substrate that melts at a low temperature and a low-temperature formation technology of a semiconductor element using the same. In particular, the present invention relates to a thin film transistor (TFT) formed on a surface of a glass substrate or the like and used for an active matrix type liquid crystal display or the like, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】アクティブマトリックス方式の液晶ディ
スプレイにおいて、用いられるTFTとしては、各画素
をスイッチングするための画素トランジスタ、及び、表
示する画像情報に基づく制御信号を各画素トランジスタ
に送る周辺回路の高移動度制御トランジスタがある。従
来、この中で画素トランジスタについては、水素化非晶
質シリコン(a-Si:H)を活性層としたTFTが用いら
れ、その製造方法としてはプラズマ化学的気相成長法
(PCVD)が適用されていた。このa-Si:H TFT
は、300℃程度の基板温度で製造できるので、安価な透
光性ガラス基板が使用できる利点がある。しかしなが
ら、n型のTFTの移動度が1cm2/Vs以下と小さく、さ
らにp型のTFTについては実用的な移動度が得られ
ず、周辺回路の制御トランジスタとして適用できないと
いう欠点があり、ICチップとして作製したトランジス
タを基板上に実装していた。
2. Description of the Related Art In an active matrix type liquid crystal display, a TFT used as a TFT is a pixel transistor for switching each pixel, and a high shift of a peripheral circuit for sending a control signal based on image information to be displayed to each pixel transistor. There is a degree control transistor. Conventionally, among these, a TFT using an active layer of hydrogenated amorphous silicon (a-Si: H) has been used for a pixel transistor, and a plasma-enhanced chemical vapor deposition (PCVD) is applied as a manufacturing method thereof. It had been. This a-Si: H TFT
Can be manufactured at a substrate temperature of about 300 ° C., so that there is an advantage that an inexpensive translucent glass substrate can be used. However, the mobility of the n-type TFT is as small as 1 cm 2 / Vs or less, and the p-type TFT cannot provide practical mobility and cannot be used as a control transistor of a peripheral circuit. Was fabricated on a substrate.

【0003】一方、多結晶シリコン(poly-Si)を活性
層とするTFTは、n型,p型ともに移動度が大きく、
制御トランジスタにも適用できるという利点がある。し
かし、通常poly-Siは、減圧CVD法による成膜など、6
00℃以上の高温の工程が必要であり、安価なガラス基板
が適用できないという課題があった。
On the other hand, a TFT using polycrystalline silicon (poly-Si) as an active layer has high mobility in both n-type and p-type.
There is an advantage that it can be applied to a control transistor. However, poly-Si is usually used for film formation by low pressure CVD method.
There is a problem that a high-temperature process of 00 ° C. or more is required, and an inexpensive glass substrate cannot be applied.

【0004】以上の様な課題に対しては、低温作製poly
-Si(低温poly-Si)技術の研究開発が、近年活発に行わ
れ、実用化が進められている。その技術として、a-Si:H
膜での吸収が極めて大きい紫外線領域の波長のエキシマ
レーザー光を、パルス状にa-Si:H膜に照射すること(E
LA:エキシマレーザーアニール法)により、急激に加
熱溶融・冷却させることで再結晶させて多結晶膜を製造
する方法(特許:2725669等)が、一般的に用いられて
いる。しかしこの方法はガラス基板が適用できる600℃
以下の低温で高移動度のTFTを形成することができる
が、レーザを使用するために大面積にかつ生産性よくp
oly−Siを形成することが困難である。また、一般
にa−Si:H膜中には10atom%以上の水素が含まれて
おり、そのままではエキシマレーザー光による急激な加
熱によって水素の突沸が起こり、膜の剥離や表面の荒れ
が発生するため、予め膜中の水素を脱離させる熱処理工
程を追加しなければならないという課題があった。
[0004] In order to solve the above problems, low-temperature production poly
Research and development of -Si (low-temperature poly-Si) technology has been actively carried out in recent years, and practical application has been promoted. The technology is a-Si: H
Irradiating the a-Si: H film with excimer laser light having a wavelength in the ultraviolet region where absorption by the film is extremely large (E
A method of manufacturing a polycrystalline film by recrystallization by rapid heating and melting / cooling by LA (excimer laser annealing method) (patent: 2725669, etc.) is generally used. However, this method is applicable to glass substrates at 600 ℃
Although a high mobility TFT can be formed at the following low temperature, a large area and high productivity can be achieved by using a laser.
It is difficult to form poly-Si. In general, the a-Si: H film contains hydrogen of 10 atom% or more, and as it is, sudden heating by excimer laser light causes bumping of hydrogen, which causes film peeling and surface roughness. In addition, there is a problem that a heat treatment step for desorbing hydrogen in the film must be added in advance.

【0005】この課題に対して、ELAを用いずに、ガ
ラス基板上に結晶性シリコン膜を直接形成する方法が検
討されている。その方法のうち、高密度プラズマを用い
たPCVDにより大面積に結晶性シリコン膜を形成する
方法として、例えば高周波の誘導結合による原料ガスの
高密度プラズマ(特開平10-265212,特開平11-74204)
を発生させ、従来の平行平板高周波PCVDよりも原料
ガスの分解・励起を活発に行い、結晶性のシリコン膜を
形成する技術がある。
To solve this problem, a method of forming a crystalline silicon film directly on a glass substrate without using ELA has been studied. Among these methods, as a method of forming a crystalline silicon film over a large area by PCVD using high-density plasma, for example, high-density plasma of a source gas by high-frequency inductive coupling (JP-A-10-265212, JP-A-11-74204) )
There is a technique in which a raw material gas is more actively decomposed and excited than in the conventional parallel plate high-frequency PCVD to form a crystalline silicon film.

【0006】[0006]

【発明が解決しようとする課題】上記の技術を採用した
場合、ガラス基板が適用できる温度で、大面積の基板全
面に結晶性シリコン膜を製造することは可能であるが、
以下のような課題があった。
When the above technique is adopted, it is possible to produce a crystalline silicon film over the entire surface of a large-area substrate at a temperature at which a glass substrate can be applied.
There were the following issues.

【0007】高密度プラズマを用いたPCVDにより結
晶性シリコン膜を形成する方法として、例えば高周波の
誘導結合による原料ガスの高密度プラズマ(特開平10-2
65212号公報,特開平11-74204号公報)を発生させるこ
とで、従来の平行平板高周波PCVDよりも原料ガスの
分解・励起を活発に行い、結晶性のシリコン膜を形成す
る技術がある。しかし得られた膜について、結晶性や膜
質として十分なものが得られていないという課題があっ
た。また、高密度プラズマを用いたPCVDでは、条件
により多結晶シリコン膜が形成できるが、形成された膜
の断面構造は、図8に示すように、基板28あるいは基
板28に形成された絶縁膜(図示せず)の表面から約10
0nm以上にわたり、遷移層(incubation layer)と呼ば
れる結晶性の悪い層が存在する。この遷移層29は、成
膜時間とともに厚さが増加すると、結晶核が発生して膜
厚方向に成長する。この遷移層29中の結晶核がある程
度の数・大きさになったところで、遷移層29の上に微
結晶シリコンや多結晶シリコンの様な結晶性シリコン膜
30が成長する。従って、高密度プラズマを用いたPC
VDでは、200〜300℃という低温で、ガラス等の基板の
上に多結晶シリコン膜を形成できるが、遷移層が100nm
以上存在するという課題に加え、膜厚としても約500nm
以上堆積させないと、結晶性のよい多結晶シリコン膜が
形成できないという課題があった。
As a method of forming a crystalline silicon film by PCVD using high-density plasma, for example, high-density plasma of a source gas by high-frequency inductive coupling (Japanese Patent Laid-Open No. 10-2)
65212, Japanese Patent Application Laid-Open No. H11-74204), there is a technique in which a raw material gas is more actively decomposed and excited than a conventional parallel plate high frequency PCVD to form a crystalline silicon film. However, there was a problem that the obtained film was not obtained with sufficient crystallinity and film quality. Further, in PCVD using high-density plasma, a polycrystalline silicon film can be formed depending on conditions, and the cross-sectional structure of the formed film is, as shown in FIG. 8, a substrate 28 or an insulating film ( Approx. 10 from the surface (not shown)
A layer with poor crystallinity called a transition layer (incubation layer) exists over 0 nm or more. When the thickness of the transition layer 29 increases with the deposition time, crystal nuclei are generated and grow in the thickness direction. When the number of crystal nuclei in the transition layer 29 reaches a certain number and size, a crystalline silicon film 30 such as microcrystalline silicon or polycrystalline silicon grows on the transition layer 29. Therefore, PC using high-density plasma
In VD, a polycrystalline silicon film can be formed on a substrate such as glass at a low temperature of 200 to 300 ° C.
In addition to the above-mentioned problem, the thickness is about 500 nm.
Unless the above deposition is performed, there is a problem that a polycrystalline silicon film having good crystallinity cannot be formed.

【0008】本発明は、以上のような従来技術の課題を
解決し、ガラス等の安価であるが低温での処理が必要な
基板の上に、結晶性シリコン膜を、遷移層がほとんど形
成されない状態で形成し、必要最小限の膜厚で、品質の
優れた結晶性シリコン膜を提供することにより、特性・
信頼性の優れたTFTを生産性よく安価に作成すること
を目的とする。
The present invention solves the above-mentioned problems of the prior art, and forms a crystalline silicon film and a transition layer on a substrate such as glass which is inexpensive but requires low-temperature processing. By providing a crystalline silicon film of excellent quality with a minimum required film thickness,
It is an object of the present invention to manufacture a highly reliable TFT with good productivity at low cost.

【0009】[0009]

【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体薄膜の製造方法は、基体の表面
もしくはその近傍に、半導体を構成する元素を主成分と
する層あるいは薄膜を、予め別の装置あるいは結晶性の
半導体膜を形成する同一の装置内で形成した後、前記半
導体を構成する元素を主成分とする層あるいは薄膜をエ
ッチングしながら結晶核を発生させる工程,前記半導体
を構成する元素を主成分とする層あるいは薄膜に生じた
結晶核を成長させる工程,結晶性の半導体膜を成長させ
る工程を同一装置内で行い、結晶性の半導体薄膜を形成
させるものである。
In order to achieve the above object, a method of manufacturing a semiconductor thin film according to the present invention comprises forming a layer or a thin film mainly composed of an element constituting a semiconductor on or near a surface of a substrate. A step of generating a crystal nucleus while etching a layer or a thin film containing an element constituting the semiconductor as a main component after forming the semiconductor in a separate apparatus or in the same apparatus for forming a crystalline semiconductor film in advance; The step of growing a crystal nucleus generated in a layer or a thin film mainly composed of constituent elements and the step of growing a crystalline semiconductor film are performed in the same apparatus to form a crystalline semiconductor thin film.

【0010】基体の表面もしくはその近傍に形成する半
導体を構成する元素を主成分とする層あるいは薄膜の厚
さを、1nm以上、50nm以下とすることは、下地膜や基体
表面の直上に結晶核を形成させ、遷移層を極めて薄いか
殆ど存在しない状態にするために、好ましい。
When the thickness of a layer or thin film mainly composed of an element constituting a semiconductor formed on or near the surface of a substrate is set to 1 nm or more and 50 nm or less, crystal nuclei are formed directly above the underlayer or the surface of the substrate. Is preferred to make the transition layer extremely thin or almost nonexistent.

【0011】特性や生産性の優れたトップゲート型のT
FTの様な薄膜半導体装置として、基板の一部もしくは
全面に形成された絶縁膜の上に、50nm以下の厚さの遷移
層を介して形成された結晶性の半導体薄膜を活性層とす
る構成をとる。
Top gate type T with excellent characteristics and productivity
As a thin film semiconductor device such as FT, a structure in which a crystalline semiconductor thin film formed through a transition layer having a thickness of 50 nm or less on an insulating film formed on part or the entire surface of a substrate is used as an active layer. Take.

【0012】特性や生産性の優れたボトムゲート型のT
FTの様な薄膜半導体装置として、基板の一部もしくは
全面に形成された導体膜及び絶縁膜の積層の上に、50nm
以下の厚さの遷移層を介して形成された結晶性の半導体
薄膜を活性層とするという構成をとる。
Bottom gate type T with excellent characteristics and productivity
As a thin film semiconductor device such as an FT, a 50 nm layer is formed on a laminate of a conductor film and an insulating film formed on a part or the entire surface of a substrate.
A configuration is adopted in which a crystalline semiconductor thin film formed via a transition layer having the following thickness is used as an active layer.

【0013】基体の表面もしくはその近傍に形成され
た、半導体を構成する元素を主成分とする層あるいは薄
膜の一部もしくは全てを除去し、結晶性の半導体薄膜と
絶縁膜の間の遷移層の厚さが50nm以下とすることは、不
必要な遷移層が50nm以下と薄い或いは殆ど存在しないた
め、薄膜半導体装置の特性・信頼性の点で好ましい。
A part or all of a layer or a thin film mainly composed of an element constituting a semiconductor formed on or near the surface of the substrate is removed, and a transition layer between the crystalline semiconductor thin film and the insulating film is removed. Setting the thickness to 50 nm or less is preferable in terms of the characteristics and reliability of the thin-film semiconductor device because unnecessary transition layers are as thin as 50 nm or less or hardly exist.

【0014】さらに、基板表面の一部もしくは全面に絶
縁層,導体層の少なくとも一種類以上が形成され、前記
絶縁膜あるいは導体膜の上に、結晶性の半導体薄膜が形
成されていることは、安価なガラス等の基板上に半導体
装置を製造する場合に、ガラスなどの基板からの不純物
の影響等を低減するとともに、例えばボトムゲート型T
FT等の様に半導体装置の構造を目的に応じて多様に設
計にできるため好ましい。
Further, it is preferable that at least one kind of an insulating layer and a conductor layer is formed on a part or the entire surface of the substrate, and a crystalline semiconductor thin film is formed on the insulating film or the conductor film. When manufacturing a semiconductor device on an inexpensive substrate such as glass, the influence of impurities from the substrate such as glass is reduced, and for example, the bottom gate type T
It is preferable because the structure of the semiconductor device can be variously designed according to the purpose, such as FT.

【0015】遷移層の厚さが実質的に0であるか、遷移
層が電気的に不活性であることは、TFT等の薄膜半導
体装置で良好な特性を得るために好ましい。
It is preferable that the thickness of the transition layer is substantially 0 or the transition layer is electrically inactive in order to obtain good characteristics in a thin film semiconductor device such as a TFT.

【0016】結晶性半導体薄膜の厚さが、5nm以上300nm
以下であることは、エッチングや成膜を追加することな
くそのままの膜厚でTFT等の薄膜半導体装置に適用で
きるため好ましい。
The thickness of the crystalline semiconductor thin film is 5 nm or more and 300 nm
The following is preferable because it can be applied to a thin film semiconductor device such as a TFT with the same film thickness without adding etching or film formation.

【0017】基体上に形成された結晶性の半導体薄膜
が、水素含有量が10atm%以下の、Siを主成分とする膜で
あることは、半導体薄膜及び薄膜半導体装置の特性・信
頼性の向上や、さらにレーザー再結晶化等の高品質化が
必要な場合に、脱水素処理が不要となる。
The fact that the crystalline semiconductor thin film formed on the substrate is a film containing Si as a main component and having a hydrogen content of 10 atm% or less means that the characteristics and reliability of the semiconductor thin film and the thin film semiconductor device are improved. In addition, when high quality such as laser recrystallization is required, dehydrogenation treatment is not required.

【0018】結晶性半導体の形成時に、基体の温度を10
0℃以上600℃以下とすることは、ガラスやプラスチック
等の安価な基板の使用が可能となり好ましい。また、10
0℃以上とすることは、基板に吸着している水分等の不
純物を除去し、純度の高い半導体薄膜を作成することが
でき、好ましい。
During the formation of the crystalline semiconductor, the temperature of the substrate is set at 10
The temperature of 0 ° C. or more and 600 ° C. or less is preferable because an inexpensive substrate such as glass or plastic can be used. Also, 10
The temperature of 0 ° C. or higher is preferable because impurities such as moisture adsorbed on the substrate can be removed and a highly pure semiconductor thin film can be formed.

【0019】[0019]

【発明の実施の形態】以下、実施例を用いて本発明をさ
らに具体的に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described more specifically with reference to examples.

【0020】図1は本発明に係る半導体薄膜の製造方法
の第1実施例の概略図である。まず、ガラス等の基板1
上に、常圧CVD法等により酸化シリコンなどの被膜2
を50〜400nmの膜厚で形成する。なお、この被膜
2の形成方法は、プラズマCVD法,蒸着法,減圧CV
D法、スパッタ法等,他の手段でもよい。
FIG. 1 is a schematic view of a first embodiment of a method of manufacturing a semiconductor thin film according to the present invention. First, a substrate 1 such as glass
A film 2 of silicon oxide or the like formed thereon by a normal pressure CVD method or the like.
Is formed to a thickness of 50 to 400 nm. The method of forming the coating 2 is a plasma CVD method, a vapor deposition method, and a low pressure CV method.
Other means such as D method and sputtering method may be used.

【0021】この被膜の表面に、アモルファスシリコン
(a−Si)膜3をプラズマCVD法により形成(図1
(a))する。基板温度=200℃,膜厚=20nm形成し
た。なおこのアモルファスシリコン膜3の形成は、スパ
ッタ法,蒸着法等、他の手段でもよい。なお、半導体を
構成する元素を主成分とする薄膜3の材料としては、ア
モルファスシリコンに限らず、微結晶シリコン膜や、シ
リコン過剰の窒化シリコン膜、シリコンゲルマニウム
膜、p型やn型にドーピングされたシリコン膜,シリサ
イド膜でも良い。さらに、膜でなく、先に形成された酸
化シリコン膜等の被膜の表面付近を、イオン注入法,プ
ラズマドーピング法,イオンドーピング法等により、シ
リコンの多い層に改質してもよい。さらに、引き続き行
う膜形成で使用する装置で連続して行ってもよい。
An amorphous silicon (a-Si) film 3 is formed on the surface of this film by a plasma CVD method (FIG. 1).
(A)). The substrate temperature was 200 ° C. and the film thickness was 20 nm. The amorphous silicon film 3 may be formed by other means such as a sputtering method and a vapor deposition method. The material of the thin film 3 mainly composed of an element constituting a semiconductor is not limited to amorphous silicon, but may be a microcrystalline silicon film, a silicon-rich silicon nitride film, a silicon germanium film, or a p-type or n-type doped film. Silicon film or silicide film may be used. Further, instead of the film, the vicinity of the surface of a previously formed film such as a silicon oxide film may be modified into a layer containing a large amount of silicon by an ion implantation method, a plasma doping method, an ion doping method, or the like. Further, it may be performed continuously by an apparatus used for the subsequent film formation.

【0022】その後、誘導結合プラズマ(ICP)を用
いたプラズマCVD装置内で、予め形成したシリコン膜
がエッチングされやすい条件で、プラズマ処理を行
う。基板温度=200℃とし、0.5%SiH4/H2を用い、高周波
パワー:500W,基板バイアス:-20Vで行った。この条件
下で、多量の水素イオンやラジカルにより、アモルファ
スシリコン膜3がエッチングされるとともに、エッチン
グ反応やイオン照射のエネルギーにより、アモルファス
シリコン膜3中に結晶核が形成され、結晶核を含むシリ
コン膜4となる(図1(b))。なお、エッチング速度
と結晶核の発生位置に応じ、シリコン膜3の膜厚を設定
する。下地膜の直上に結晶核を形成させるためには、シ
リコン膜3の膜厚としては、条件により異なるが、1nm
〜50nm程度が好ましい。なお、結晶性の半導体薄膜の成
長速度をD(nm/s),結晶性の半導体薄膜を構成する元
素を主成分とする層あるいは薄膜のエッチング速度をE
(nm/s),aを1を超える定数とすると、E>aDとなる
処理条件に相当する。
Thereafter, in a plasma CVD apparatus using inductively coupled plasma (ICP), plasma processing is performed under conditions where the silicon film formed in advance is easily etched. The substrate temperature was set to 200 ° C., and 0.5% SiH 4 / H 2 was used at a high frequency power of 500 W and a substrate bias of −20 V. Under these conditions, the amorphous silicon film 3 is etched by a large amount of hydrogen ions and radicals, and crystal nuclei are formed in the amorphous silicon film 3 by the energy of the etching reaction and ion irradiation. 4 (FIG. 1B). The thickness of the silicon film 3 is set according to the etching rate and the position where the crystal nucleus is generated. In order to form a crystal nucleus immediately above the base film, the thickness of the silicon film 3 is 1 nm, although it depends on the conditions.
About 50 nm is preferable. The growth rate of the crystalline semiconductor thin film is D (nm / s), and the etching rate of the layer or thin film mainly composed of the elements constituting the crystalline semiconductor thin film is E.
If (nm / s) and a are constants exceeding 1, this corresponds to the processing condition of E> aD.

【0023】引き続き同じ装置内で、ガスを1%SiH4/H2
とし、高周波パワー:500W,基板バイアス:-10Vで、
プラズマ処理を行う。この条件下では、アモルファスシ
リコンは、エッチングされるが、発生した結晶核を核と
して成長する結晶性のシリコンはエッチングされにく
い。この処理により、成長した結晶核を含むシリコン膜
5を形成する(図1(c))。この処理は、aD≧E≧1
/aDとなる処理条件に相当する。
Subsequently, in the same apparatus, the gas was changed to 1% SiH 4 / H 2
With high frequency power: 500W, substrate bias: -10V,
Plasma treatment is performed. Under these conditions, amorphous silicon is etched, but crystalline silicon that grows with the generated crystal nuclei as nuclei is difficult to etch. By this process, a silicon film 5 containing the grown crystal nuclei is formed (FIG. 1C). In this process, aD ≧ E ≧ 1
/ aD.

【0024】その後、ガスを2%SiH4/H2とし、高周波パ
ワー:500W,基板バイアス:浮遊電位の状態で、プラズ
マ処理を行う。この条件下では、成長した結晶核を核と
して結晶性のシリコンが先の条件よりも早く成長し、成
長した結晶核を含むシリコン膜5上に、10nm以下の厚さ
の遷移層6を介して、結晶性シリコン膜7が形成される
(図1(d))。この処理は、1/aD>E(D>aE)と
なる処理条件に相当する。この時の条件としては、D≦
1/aEの条件よりも、SiH4等の半導体を構成する原料ガ
ス濃度を高める,基板バイアスを低くする,放電の周波
数を高くする等の条件とすることが好ましい。なお目的
に応じ、条件を設定することにより、結晶性のシリコン
膜の結晶性を、微結晶や多結晶にする。
Thereafter, plasma processing is performed with a gas of 2% SiH 4 / H 2 , high frequency power: 500 W, substrate bias: floating potential. Under this condition, crystalline silicon grows faster with the grown crystal nucleus as a nucleus than the previous condition, and is placed on the silicon film 5 containing the grown crystal nucleus via the transition layer 6 having a thickness of 10 nm or less. Then, a crystalline silicon film 7 is formed (FIG. 1D). This processing corresponds to processing conditions that satisfy 1 / aD> E (D> aE). The condition at this time is D ≦
It is preferable to set the conditions such as increasing the concentration of the source gas constituting the semiconductor such as SiH4, lowering the substrate bias, and increasing the discharge frequency, rather than the 1 / aE condition. Note that by setting conditions in accordance with the purpose, the crystallinity of the crystalline silicon film is changed to microcrystalline or polycrystalline.

【0025】なお以上の条件は、プラズマの発生方法
や、ガスの濃度,放電電力,基板温度,基板バイアスに
応じて、適宜設定する。なお、プラズマの発生条件だけ
でなく、レーザーやエキシマランプ等の光照射を行っ
て、エッチングや核形成等を制御してもよい。また、本
実施例では、プラズマの発生方法としてICPを記載し
ているが、ECRプラズマ,ヘリコン波プラズマ,表面
波プラズマ,VHFプラズマ等のプラズマを用いてもよ
い。さらに、条件によって必要とされる結晶核の大きさ
や数に応じて、エッチングとともに結晶核を発生させる
処理と、発生した結晶核を成長させる処理を交互に複数
回行ってもよい。
The above conditions are appropriately set according to the plasma generation method, gas concentration, discharge power, substrate temperature, and substrate bias. It should be noted that etching, nucleation and the like may be controlled not only by plasma generation conditions but also by irradiation with light such as a laser or an excimer lamp. In this embodiment, ICP is described as a method of generating plasma, but plasma such as ECR plasma, helicon wave plasma, surface wave plasma, and VHF plasma may be used. Further, depending on the size and number of crystal nuclei required depending on the conditions, a process of generating crystal nuclei with etching and a process of growing the generated crystal nuclei may be performed alternately a plurality of times.

【0026】以上の工程により形成した結晶性シリコン
膜のラマン分光スペクトルを、図2に示す。ラマンスペ
クトルから、非晶質成分の少ない多結晶であることが確
かめられた。また、赤外吸収スペクトルの測定により、
得られた膜の水素濃度は、5atom%と少ないことも確かめ
られた。
FIG. 2 shows a Raman spectrum of the crystalline silicon film formed by the above steps. From the Raman spectrum, it was confirmed that the sample was a polycrystal having few amorphous components. Also, by measuring the infrared absorption spectrum,
It was also confirmed that the hydrogen concentration of the obtained film was as low as 5 atom%.

【0027】図3は、本発明に係る半導体薄膜の製造方
法の第1実施例において、予め形成したシリコン膜3の
膜厚と、新たに形成された遷移層6の厚さの関係を示し
た図である。このときの、エッチングとともに結晶核を
発生させる処理の時間t1、及び発生した結晶核を成長
させる処理の時間t2は、それぞれ一定としている。新
たに形成された遷移層の厚さについては、断面TEM
(透過電子顕微鏡)像により求めた。図3において、予
め形成したシリコン膜3の膜厚に応じ、新たに形成され
た遷移層6の厚さが減少し、ある膜厚以上で飽和してい
ることが確かめられた。これは、予め形成されたシリコ
ン膜3の膜厚が増加すると、エッチングとともに形成さ
れる結晶核の大きさや数が増加することにより、多結晶
膜7が成長するまでに必要な遷移層6の厚さが薄くな
り、一方シリコン膜3がある膜厚以上では、時間t1の
間に形成される結晶核の大きさや数が飽和するため、遷
移層6の厚さが飽和することによる。なお、予め形成す
るシリコン膜3の膜厚としては、t1の設定により異な
るが、生産性等を考慮すると、5〜50nmの範囲が好まし
い。
FIG. 3 shows the relationship between the thickness of the previously formed silicon film 3 and the thickness of the newly formed transition layer 6 in the first embodiment of the method of manufacturing a semiconductor thin film according to the present invention. FIG. At this time, the time t1 for the process of generating the crystal nuclei along with the etching and the time t2 of the process for growing the generated crystal nuclei are constant. For the thickness of the newly formed transition layer, see section TEM
(Transmission electron microscope) Determined by an image. In FIG. 3, it was confirmed that the thickness of the newly formed transition layer 6 decreased according to the thickness of the silicon film 3 formed in advance, and was saturated at a certain thickness or more. This is because, when the thickness of the silicon film 3 formed in advance increases, the size and number of crystal nuclei formed by etching increase, so that the thickness of the transition layer 6 required until the polycrystalline film 7 grows is increased. When the thickness of the silicon film 3 is more than a certain thickness, the size and the number of crystal nuclei formed during the time t1 are saturated, so that the thickness of the transition layer 6 is saturated. The thickness of the silicon film 3 formed in advance varies depending on the setting of t1, but is preferably in the range of 5 to 50 nm in consideration of productivity and the like.

【0028】図4は、本発明に係る半導体薄膜の製造方
法において、エッチングとともに結晶核を発生させる処
理の時間t1を、予め形成したシリコン膜3がほぼエッ
チングされる時間とした場合に、発生した結晶核を成長
させる処理の時間t2と、遷移層6の厚さの関係を示し
た図である。t2を長くすることで、遷移層6の厚さが
減少することが確かめられた。以上のように、本発明に
より、遷移層6のほとんどない結晶性シリコン膜7を、
基体上に形成することがてきる。
FIG. 4 shows that, in the method of manufacturing a semiconductor thin film according to the present invention, the time t 1 of the process of generating a crystal nucleus together with the etching is the time when the silicon film 3 formed in advance is almost etched. FIG. 4 is a diagram showing a relationship between a time t2 of a process of growing a crystal nucleus and a thickness of a transition layer 6; It was confirmed that the thickness of the transition layer 6 was reduced by increasing t2. As described above, according to the present invention, the crystalline silicon film 7 having almost no transition layer 6 is formed.
It can be formed on a substrate.

【0029】本発明に係る半導体薄膜の製造方法によ
り、トップゲート型TFTのような薄膜半導体装置も、
同様に高性能、簡便に、低温条件で作成することが可能
となる。図5は本発明による薄膜半導体装置における一
実施例としてのトップゲート型TFTの工程概略図であ
る。
According to the method for manufacturing a semiconductor thin film according to the present invention, a thin film semiconductor device such as a top gate type TFT can be formed.
Similarly, it is possible to easily produce a high-performance, low-temperature condition. FIG. 5 is a process schematic diagram of a top gate type TFT as one embodiment in a thin film semiconductor device according to the present invention.

【0030】まず、ガラス等の基板8上に、常圧CVD
法等により酸化シリコンなどの被膜9を50〜400nmの膜
厚で形成(図5(a))する。なお、この被膜9の形成
方法は、プラズマCVD法,蒸着法,減圧CVD法、ス
パッタ法等,他の手段でもよい。
First, normal pressure CVD is performed on a substrate 8 such as glass.
A film 9 of silicon oxide or the like is formed to a thickness of 50 to 400 nm by a method or the like (FIG. 5A). The method of forming the coating 9 may be other means such as a plasma CVD method, a vapor deposition method, a low pressure CVD method, and a sputtering method.

【0031】この被膜9の表面に、アモルファスシリコ
ン(a−Si)膜10をプラズマCVD法により膜厚20
nm程度形成(図5(b))する。なお膜でなく、酸化シ
リコン膜の表面付近を、プラズマドーピング法等によ
り、シリコンの多い層に改質してもよい。さらに、引き
続き行う膜形成で使用する装置で連続して行ってもよ
い。
An amorphous silicon (a-Si) film 10 is coated on the surface of the
It is formed with a thickness of about nm (FIG. 5B). Instead of the film, the vicinity of the surface of the silicon oxide film may be modified to a layer containing a large amount of silicon by a plasma doping method or the like. Further, it may be performed continuously by an apparatus used for the subsequent film formation.

【0032】その後、誘導結合プラズマ(ICP)を用
いたプラズマCVD装置内で、予め形成したアモルファ
スシリコン膜がエッチングされやすい条件で、プラズマ
処理を行う。この処理において、アモルファスシリコン
膜 がエッチングされるとともに、エッチング反応やイ
オン照射のエネルギーにより、アモルファスシリコン膜
中に結晶核が形成され、結晶核を多く含むシリコン膜を
形成する。なお、エッチング速度と結晶核の発生位置に
応じ、予め形成するアモルファスシリコン10の膜厚を
設定するが、第1実施例で述べたように、1nm〜50nm程
度が好ましい。
Thereafter, a plasma process is performed in a plasma CVD apparatus using inductively coupled plasma (ICP) under conditions that the amorphous silicon film formed in advance is easily etched. In this process, the amorphous silicon film is etched, and crystal nuclei are formed in the amorphous silicon film by the energy of the etching reaction and ion irradiation, thereby forming a silicon film containing many crystal nuclei. The thickness of the amorphous silicon 10 to be formed in advance is set in accordance with the etching rate and the position where the crystal nucleus is generated. As described in the first embodiment, the thickness is preferably about 1 nm to 50 nm.

【0033】引き続き同じ装置内で、アモルファスシリ
コンがエッチングされやすく、発生した結晶核を核とし
て成長する結晶性のシリコンがエッチングされにくい条
件で処理を行い、結晶核を成長させる。なお、必要とさ
れる結晶核の大きさや数に応じて、エッチングとともに
結晶核を発生させる条件と、発生した結晶核を成長させ
る条件を交互に複数回行ってもよい。
Subsequently, in the same apparatus, processing is performed under the condition that the amorphous silicon is easily etched and the crystalline silicon that grows with the generated crystal nuclei as nuclei is hardly etched to grow the crystal nuclei. Depending on the size and number of required crystal nuclei, the conditions for generating crystal nuclei with etching and the conditions for growing the generated crystal nuclei may be alternately performed a plurality of times.

【0034】その後、結晶核を核として結晶性のシリコ
ンが先の条件よりも早く成長する条件で処理を行い、遷
移層11が殆ど存在しない多結晶シリコン膜12を形成
させる(図5(c))。
Thereafter, a process is performed under the condition that the crystalline silicon grows faster than the above condition with the crystal nucleus as a nucleus, and a polycrystalline silicon film 12 having almost no transition layer 11 is formed (FIG. 5C). ).

【0035】次いで、酸化シリコン膜などの絶縁層13
を、50〜300nmの膜厚で形成する。絶縁層13の形成
方法は、スパッタ法,常圧CVD、プラズマCVD法,
蒸着法,減圧CVD法、プラズマ酸化法、ラジカル酸化
等、他の手段でもよい。また、絶縁膜としては、酸化シ
リコンに限らず、窒化シリコン,酸化アルミ,酸化タン
タル,チタン酸ストロンチウム等の絶縁性材料や、これ
らの積層膜を用いてもよい。
Next, an insulating layer 13 such as a silicon oxide film is formed.
Is formed with a thickness of 50 to 300 nm. The method of forming the insulating layer 13 includes sputtering, normal pressure CVD, plasma CVD,
Other means such as a vapor deposition method, a low pressure CVD method, a plasma oxidation method, and a radical oxidation method may be used. The insulating film is not limited to silicon oxide, but may be an insulating material such as silicon nitride, aluminum oxide, tantalum oxide, or strontium titanate, or a stacked film of these materials.

【0036】次いで、Ti,Mo,W,Al,Ta等か
らなる金属膜をスパッタ蒸着法により、50〜300nmの膜
厚で形成し、フォトリソによりパターニングされたフォ
トレジストをマスクとして金属膜をエッチングすること
により、ゲート電極14を形成する(図5(d))。な
お、ゲート電極14の材料としては金属に限らず、透明
導電膜やシリコン膜でもよい。
Next, a metal film made of Ti, Mo, W, Al, Ta or the like is formed to a thickness of 50 to 300 nm by a sputter deposition method, and the metal film is etched using a photoresist patterned by photolithography as a mask. Thus, the gate electrode 14 is formed (FIG. 5D). The material of the gate electrode 14 is not limited to metal, but may be a transparent conductive film or a silicon film.

【0037】このゲート電極14をマスクとして、不純
物を含むイオンを注入し、ソース/ドレイン領域15と
なる不純物ドーピング層を形成する(図5(e))。こ
のドーピング層の形成は、例えばn型層の形成では、水
素希釈5% PH3をイオン源ガスとしたイオンドーピ
ングで行う。イオンドーピングを適用する場合の条件
は、加速電圧:5〜100kV,総イオン注入量:10
14〜1016cm-2とする。これらの条件は、マスクの厚
さや、形成するドーピング層の厚さ等の構成により、適
宜最適な条件やガス濃度を選択する。また、p型層の形
成では、イオン源ガスとして、水素希釈5% B26
を用いたイオンドーピングにより行う。なお、イオンド
ーピング法では、ドーパントとなる不純物と水素が同時
に注入されるため、水素による注入欠陥の補償や、活性
化・結晶化の促進が行われ、低い温度で低抵抗のドーピ
ング層が形成される。なお、本実施例において、注入さ
れる領域の絶縁層を除去してイオンの注入を行っている
が、注入される領域の表面にも絶縁層を残し、イオンの
注入を行ってもよい。その場合は、膜厚などの条件にも
よるが、イオンの加速電圧は、10kV以上とすること
が好ましい。なお、ソース/ドレイン領域15だけでな
く、必要に応じ、LDD形成のドーピングや、チャンネ
ル部のドーピングを行う。
Using the gate electrode 14 as a mask, ions containing impurities are implanted to form an impurity doping layer to be the source / drain regions 15 (FIG. 5E). This doping layer is formed by, for example, ion doping using 5% PH 3 diluted with hydrogen as an ion source gas in the case of forming an n-type layer. Conditions for applying ion doping are as follows: acceleration voltage: 5 to 100 kV, total ion implantation amount: 10
14 to 10 16 cm -2 . For these conditions, optimal conditions and gas concentrations are appropriately selected according to the thickness of the mask, the thickness of the doping layer to be formed, and the like. The formation of the p-type layer is performed by ion doping using hydrogen diluted 5% B 2 H 6 or the like as an ion source gas. In addition, in the ion doping method, impurities serving as a dopant and hydrogen are simultaneously implanted, so that implantation defects are compensated for by hydrogen, activation and crystallization are promoted, and a doping layer with low resistance is formed at a low temperature. You. In this embodiment, the ion implantation is performed by removing the insulating layer in the region to be implanted. However, the ion implantation may be performed by leaving the insulating layer on the surface of the region to be implanted. In that case, the acceleration voltage of the ions is preferably 10 kV or more, depending on the conditions such as the film thickness. In addition to the source / drain regions 15, doping for forming the LDD and doping of the channel portion are performed as necessary.

【0038】次いで、層間絶縁膜となる絶縁膜16を、
スパッタ法,常圧CVD法,プラズマCVD法等によ
り、100〜500nmの膜厚で形成し、ソース/ドレイン領域
15への電極コンタクトを取るために層間絶縁膜16
を、フォトリソ・エッチングにより開孔し、ソース/ド
レイン電極17を形成して、TFTが作製される(図5
(f))。
Next, an insulating film 16 serving as an interlayer insulating film is
It is formed to a thickness of 100 to 500 nm by a sputtering method, a normal pressure CVD method, a plasma CVD method, or the like.
Is opened by photolithographic etching to form a source / drain electrode 17, and a TFT is manufactured (FIG. 5).
(F)).

【0039】図6は本発明による薄膜半導体装置におけ
る一実施例としてのボトムゲート型TFTの工程概略図
である。
FIG. 6 is a process schematic diagram of a bottom gate type TFT as one embodiment in a thin film semiconductor device according to the present invention.

【0040】まず、ガラス等の基板18上に、常圧CV
D法等により絶縁被膜19として酸化シリコン膜を100
〜500nmの膜厚で形成した後、Ti,Mo,W,Al,
Ta等からなる金属膜を100〜500nmの膜厚で形成し、フ
ォトリソによりパターニングされたフォトレジストをマ
スクとして金属膜をエッチングすることにより、ゲート
電極20を形成する(図6(a))。
First, a normal pressure CV is placed on a substrate 18 such as glass.
100 g of silicon oxide film as insulating film 19 by D method or the like.
After being formed to a thickness of about 500 nm, Ti, Mo, W, Al,
A gate electrode 20 is formed by forming a metal film made of Ta or the like to a thickness of 100 to 500 nm and etching the metal film using a photoresist patterned by photolithography as a mask (FIG. 6A).

【0041】次いで、プラズマCVDにより、ゲート絶
縁層21として窒化シリコン膜を、50〜300nmの
膜厚で形成する。なお、窒化シリコン膜の形成方法は、
スパッタ法,常圧CVD法,熱蒸着法,減圧CVD法
等、他の手段でもよい。また、ゲート絶縁膜21の材料
としては、窒化シリコンに限らず、酸化シリコン,酸化
窒化シリコン,酸化アルミ,酸化タンタル,チタン酸ス
トロンチウム等の絶縁性材料や、これらの積層膜を用い
てもよい。
Next, a silicon nitride film having a thickness of 50 to 300 nm is formed as the gate insulating layer 21 by plasma CVD. The method for forming the silicon nitride film is as follows.
Other means such as a sputtering method, a normal pressure CVD method, a thermal evaporation method, and a reduced pressure CVD method may be used. The material of the gate insulating film 21 is not limited to silicon nitride, but may be an insulating material such as silicon oxide, silicon oxynitride, aluminum oxide, tantalum oxide, strontium titanate, or a laminated film of these materials.

【0042】次いで、この被膜の表面に、アモルファス
シリコン(a−Si)膜22をプラズマCVD法により
膜厚20nm程度形成(図6(b))する。なお膜でなく、
ゲート絶縁膜21の表面付近を、プラズマドーピング法
等により、シリコンの多い層に改質してもよい。さら
に、引き続き行う膜形成で使用する装置で連続して行っ
てもよい。
Next, an amorphous silicon (a-Si) film 22 is formed on the surface of this film to a thickness of about 20 nm by a plasma CVD method (FIG. 6B). Not a membrane,
The vicinity of the surface of the gate insulating film 21 may be modified into a layer containing a large amount of silicon by a plasma doping method or the like. Further, it may be performed continuously by an apparatus used for the subsequent film formation.

【0043】その後、誘導結合プラズマ(ICP)を用
いたプラズマCVD装置内で、予め形成したアモルファ
スシリコン膜22がエッチングされやすい条件で、プラ
ズマ処理を行う。この処理において、アモルファスシリ
コン膜22がエッチングされるとともに、エッチング反
応やイオン照射のエネルギーにより、アモルファスシリ
コン膜22中に結晶核が形成される。なお、エッチング
速度と結晶核の発生位置に応じ、予め形成するアモルフ
ァスシリコン22の膜厚を設定するが、第1実施例で述
べたように、1nm〜50nm程度が好ましい。
Thereafter, plasma processing is performed in a plasma CVD apparatus using inductively coupled plasma (ICP) under conditions that the amorphous silicon film 22 formed in advance is easily etched. In this process, the amorphous silicon film 22 is etched, and crystal nuclei are formed in the amorphous silicon film 22 by the energy of the etching reaction and the ion irradiation. The thickness of the amorphous silicon film 22 to be formed in advance is set according to the etching rate and the position where the crystal nucleus is generated. As described in the first embodiment, the thickness is preferably about 1 nm to 50 nm.

【0044】引き続き同じ装置内で、アモルファスシリ
コン膜22がエッチングされやすく、発生した結晶核を
核として成長する結晶性のシリコンがエッチングされに
くい条件で処理を行い、結晶核を成長させる。なお、必
要とされる結晶核の大きさや数に応じて、エッチングと
ともに結晶核を発生させる条件と、発生した結晶核を成
長させる条件を交互に複数回行ってもよい。
Subsequently, in the same apparatus, processing is performed under conditions that the amorphous silicon film 22 is easily etched and the crystalline silicon that grows with the generated crystal nuclei as nuclei is hardly etched, thereby growing crystal nuclei. Depending on the size and number of required crystal nuclei, the conditions for generating crystal nuclei with etching and the conditions for growing the generated crystal nuclei may be alternately performed a plurality of times.

【0045】その後、成長した結晶核を核として結晶性
のシリコンが先の条件よりも早く成長する条件で処理を
行い、遷移層23が殆ど存在しない結晶性シリコン膜2
4を形成させる(図6(c))。この結晶性シリコン膜
24の結晶性としては、必要とされる特性に応じ、微結
晶あるいは多結晶となるように、形成条件を設定する。
Thereafter, a process is performed under the condition that the crystalline silicon grows faster than the above condition using the grown crystal nucleus as a nucleus, and the crystalline silicon film 2 having almost no transition layer 23 is formed.
4 is formed (FIG. 6C). As for the crystallinity of the crystalline silicon film 24, formation conditions are set so as to be microcrystalline or polycrystalline according to required characteristics.

【0046】次いで、プラズマCVD法等により、n型
のアモルファスシリコン膜25を堆積する(図6
(d))。このとき、フォトリソによりパターニングさ
れたフォトレジストをマスクとして、不純物を含むイオ
ンを結晶性シリコン薄膜に注入し、ソース/ドレイン領
域となる不純物ドーピング層を形成してもよい。
Next, an n-type amorphous silicon film 25 is deposited by a plasma CVD method or the like (FIG. 6).
(D)). At this time, using a photoresist patterned by photolithography as a mask, ions containing impurities may be implanted into the crystalline silicon thin film to form an impurity doping layer serving as source / drain regions.

【0047】この後、ソース/ドレイン電極となる金属
膜26を形成する。電極材料としては、Ti,Al,C
u,Mo,W,及び合金やこれらの積層材料等を用い
る。そして、フォトリソによりパターニングされたフォ
トレジストをマスクとして、金属膜26,n型のアモル
ファスシリコン膜25,結晶性シリコン膜24の一部を
エッチング除去し、ソース/ドレイン電極27を形成し
(図6(e))、TFTを完成させる。なお、必要に応
じて、窒化シリコンや酸化シリコンなどからなる保護膜
を形成する。
Thereafter, a metal film 26 serving as a source / drain electrode is formed. As the electrode material, Ti, Al, C
u, Mo, W, an alloy, a laminated material thereof, or the like is used. Then, using the photoresist patterned by photolithography as a mask, portions of the metal film 26, the n-type amorphous silicon film 25, and the crystalline silicon film 24 are removed by etching to form source / drain electrodes 27 (FIG. 6 ( e)), completing the TFT. Note that a protective film made of silicon nitride, silicon oxide, or the like is formed as necessary.

【0048】図7は、従来技術及び本発明に係るトップ
ゲート型TFTのゲート電圧−ドレイン電流特性であ
る。従来技術に係るTFTは、遷移層の厚さが約200n
m、結晶質シリコン膜の厚さが500nmであるのに対し、本
発明に係るTFTは、遷移層の厚さが約5nm以下、結晶
質シリコン膜の厚さが70nmである。本発明に係るTFT
は、従来技術と比較して、ON/OFF比,電界効果移
動度移動とも大きく、特性の優れたTFTとなってい
る。
FIG. 7 shows the gate voltage-drain current characteristics of the top gate type TFT according to the prior art and the present invention. The conventional TFT has a transition layer thickness of about 200 n.
m, the thickness of the crystalline silicon film is 500 nm, whereas the TFT according to the present invention has a transition layer thickness of about 5 nm or less and a crystalline silicon film thickness of 70 nm. TFT according to the present invention
Is larger in the ON / OFF ratio and the field-effect mobility than in the prior art, and has excellent characteristics.

【0049】以上のように本発明の半導体装置の製造方
法において、基板温度を高温にすることなく、ガラス基
板やプラスチック基板が適用できる温度範囲で、遷移層
が薄い結晶性シリコン薄膜を形成すること、遷移層の薄
い結晶性シリコン薄膜を活性層とする薄膜半導体素子の
構成をとることにより、生産性・特性の優れた薄膜半導
体素子を提供することができ、このような薄膜半導体素
子を集積した優れた特性の液晶ディスプレイ等を、高い
歩留まり及び高い生産性で製造することができる。
As described above, in the method of manufacturing a semiconductor device according to the present invention, a crystalline silicon thin film having a thin transition layer can be formed within a temperature range in which a glass substrate or a plastic substrate can be applied without increasing the substrate temperature. By adopting a structure of a thin film semiconductor device having a crystalline silicon thin film having a thin transition layer as an active layer, it is possible to provide a thin film semiconductor device having excellent productivity and characteristics. A liquid crystal display or the like having excellent characteristics can be manufactured with high yield and high productivity.

【0050】[0050]

【発明の効果】以上説明したように、前記本発明の構成
によれば、特性や信頼性を下げる遷移層を抑制して、低
温で結晶性の半導体薄膜が形成でき、高性能の低温形成
TFTなどの薄膜半導体装置を生産性よく製造すること
ができる。従って、アクティブマトリックス方式の液晶
ディスプレイ等のように大面積のガラス基板やプラスチ
ック基板にTFTを作製する場合においても、特性、信
頼性の優れたTFTを生産性よく作製することが可能と
なる。
As described above, according to the structure of the present invention, a transition layer that lowers the characteristics and reliability can be suppressed, and a crystalline semiconductor thin film can be formed at a low temperature. And the like can be manufactured with high productivity. Therefore, even when TFTs are manufactured on a glass substrate or a plastic substrate having a large area, such as an active matrix type liquid crystal display, a TFT having excellent characteristics and reliability can be manufactured with high productivity.

【0051】基体の表面もしくはその近傍に形成する半
導体を構成する元素を主成分とする層あるいは薄膜の厚
さを、1nm以上、50nm以下とすることは、下地膜や基体
表面の直上に結晶核を形成させ、遷移層を極めて薄いか
殆ど存在しない状態にするために、好ましい。
When the thickness of the layer or thin film mainly composed of an element constituting the semiconductor formed on or near the surface of the base is 1 nm or more and 50 nm or less, the crystal nuclei are formed immediately above the base film or the surface of the base. Is preferred to make the transition layer extremely thin or almost nonexistent.

【0052】基板の一部もしくは全面に形成された絶縁
膜の上に、50nm以下の厚さの遷移層を介して形成された
結晶性の半導体薄膜を活性層とする構成をとることによ
り、特性や生産性の優れたトップゲート型のTFTの様
な薄膜半導体装置が作製できる。
By adopting a configuration in which a crystalline semiconductor thin film formed through a transition layer having a thickness of 50 nm or less is formed as an active layer on an insulating film formed on a part or the entire surface of a substrate, And a thin film semiconductor device such as a top gate type TFT having excellent productivity can be manufactured.

【0053】基板の一部もしくは全面に形成された導体
膜及び絶縁膜の積層の上に、50nm以下の厚さの遷移層を
介して形成された結晶性の半導体薄膜を活性層とすると
いう構成をとることにより、特性や生産性の優れたボト
ムゲート型のTFTの様な薄膜半導体装置が作製でき
る。
A structure in which a crystalline semiconductor thin film formed on a laminate of a conductor film and an insulating film formed on a part or the entire surface of a substrate via a transition layer having a thickness of 50 nm or less is used as an active layer. By doing so, a thin-film semiconductor device such as a bottom-gate TFT having excellent characteristics and productivity can be manufactured.

【0054】基体の表面もしくはその近傍に形成され
た、半導体を構成する元素を主成分とする層あるいは薄
膜の一部もしくは全てを除去し、結晶性の半導体薄膜と
絶縁膜の間に形成される遷移層の厚さを50nm以下とする
ことは、不必要な遷移層が50nm以下と薄い或いは殆ど存
在しないため、薄膜半導体装置の特性・信頼性が優れる
という効果がある。
Part or all of a layer or a thin film mainly composed of a semiconductor element formed on or near the surface of the substrate is removed, and is formed between the crystalline semiconductor thin film and the insulating film. Setting the thickness of the transition layer to 50 nm or less has an effect that the characteristics and reliability of the thin film semiconductor device are excellent because unnecessary transition layers are thin or almost 50 nm or less.

【0055】遷移層の厚さが実質的に0であるか、遷移
層が電気的に不活性とする好ましい構成では、TFT等
の薄膜半導体装置でより良好な特性や信頼性を得ること
ができる。
In a preferable configuration in which the thickness of the transition layer is substantially 0 or the transition layer is electrically inactive, better characteristics and reliability can be obtained in a thin film semiconductor device such as a TFT. .

【0056】結晶性半導体薄膜の厚さが、5nm以上300nm
以下であるという好ましい構成により、エッチングや成
膜を追加することなくそのままの膜厚でTFT等の薄膜
半導体装置に適用でき、生産性がより向上する。
When the thickness of the crystalline semiconductor thin film is 5 nm or more and 300 nm
According to the preferred configuration described below, the film thickness can be applied to a thin film semiconductor device such as a TFT without adding etching or film formation, and productivity is further improved.

【0057】基体上に形成された結晶性の半導体薄膜
が、水素含有量が10atm%以下の、Siを主成分とする膜と
いう好ましい構成により、半導体薄膜及び薄膜半導体装
置の特性・信頼性の向上や、さらにレーザー再結晶化等
の高品質化が必要な場合に、脱水素処理が不要となる。
With the preferred structure in which the crystalline semiconductor thin film formed on the substrate has a hydrogen content of 10 atm% or less and a film containing Si as a main component, the characteristics and reliability of the semiconductor thin film and the thin film semiconductor device are improved. In addition, when high quality such as laser recrystallization is required, dehydrogenation treatment is not required.

【0058】結晶性半導体の形成時に、基体の温度を10
0℃以上600℃以下とする好ましい構成により、ガラスや
プラスチック等の安価な基板の使用が可能となる。ま
た、100℃以上とすることは、基板に吸着している水分
等の不純物を除去し、純度の高い半導体薄膜を作成する
ことができる。
During the formation of the crystalline semiconductor, the temperature of the substrate is set at 10
With a preferable structure in which the temperature is 0 ° C. or more and 600 ° C. or less, an inexpensive substrate such as glass or plastic can be used. When the temperature is higher than or equal to 100 ° C., impurities such as moisture adsorbed on the substrate are removed, and a highly pure semiconductor thin film can be formed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る半導体薄膜の製造方法の概略図FIG. 1 is a schematic diagram of a method for manufacturing a semiconductor thin film according to the present invention.

【図2】本発明に係る半導体薄膜の製造方法により作製
した結晶性シリコン膜のラマン分光スペクトルを示す図
FIG. 2 is a diagram showing a Raman spectrum of a crystalline silicon film manufactured by a method for manufacturing a semiconductor thin film according to the present invention.

【図3】本発明に係る半導体薄膜の製造方法により作製
した結晶性シリコン膜おいて、予め形成したシリコン膜
の膜厚に対する新たに形成された遷移層の厚さを示す図
FIG. 3 is a view showing the thickness of a newly formed transition layer with respect to the thickness of a silicon film formed in advance in a crystalline silicon film manufactured by the method for manufacturing a semiconductor thin film according to the present invention.

【図4】本発明に係る半導体薄膜の製造方法において、
発生した結晶核を成長させる処理の時間t2に対する遷
移層の厚さを示す図
FIG. 4 shows a method for manufacturing a semiconductor thin film according to the present invention.
FIG. 5 is a diagram showing the transition layer thickness with respect to the time t2 of the process of growing the generated crystal nuclei.

【図5】本発明に係る薄膜半導体装置におけるトップゲ
ート型TFTの工程概略図
FIG. 5 is a schematic process diagram of a top gate type TFT in the thin film semiconductor device according to the present invention.

【図6】本発明に係る薄膜半導体装置におけるボトムゲ
ート型TFTの工程概略図
FIG. 6 is a schematic process diagram of a bottom gate type TFT in the thin film semiconductor device according to the present invention.

【図7】従来技術及び本発明に係る薄膜半導体装置のゲ
ート電圧−ドレイン電流特性を示す図
FIG. 7 is a diagram showing a gate voltage-drain current characteristic of the thin film semiconductor device according to the related art and the present invention.

【図8】従来技術に係る半導体薄膜の製造方法の概略図FIG. 8 is a schematic view of a method for manufacturing a semiconductor thin film according to the related art.

【符号の説明】[Explanation of symbols]

1 基板 2 被膜 3 シリコン膜 4 結晶核を含むシリコン膜 5 成長した結晶核を含むシリコン膜 6 遷移層 7 結晶性のシリコン膜 8 基板 9 酸化シリコン膜 10 シリコン膜 11 遷移層 12 結晶性のシリコン膜 13 ゲート絶縁膜 14 ゲート電極 15 ソース/ドレイン領域 16 層間絶縁膜 17 ソース/ドレイン電極 18 基板 19 酸化シリコン膜 20 ゲート電極 21 ゲート絶縁膜 22 シリコン膜 23 遷移層 24 結晶性のシリコン膜 25 n型シリコン膜 26 金属膜 27 ソース/ドレイン電極 DESCRIPTION OF SYMBOLS 1 Substrate 2 Coating 3 Silicon film 4 Silicon film containing crystal nucleus 5 Silicon film containing grown crystal nucleus 6 Transition layer 7 Crystalline silicon film 8 Substrate 9 Silicon oxide film 10 Silicon film 11 Transition layer 12 Crystalline silicon film Reference Signs List 13 gate insulating film 14 gate electrode 15 source / drain region 16 interlayer insulating film 17 source / drain electrode 18 substrate 19 silicon oxide film 20 gate electrode 21 gate insulating film 22 silicon film 23 transition layer 24 crystalline silicon film 25 n-type silicon Film 26 metal film 27 source / drain electrode

───────────────────────────────────────────────────── フロントページの続き (72)発明者 後藤 真志 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 西谷 幹彦 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 2H092 JA24 KA04 MA08 MA17 MA28 MA37 NA22 4K030 AA06 AA17 BA29 BB04 CA06 DA04 FA01 JA01 JA10 LA11 5F052 AA11 DA01 DA02 DA10 DB03 DB04 DB07 EA11 EA15 FA07 HA06 JA01 5F110 AA17 AA30 BB01 CC02 CC07 DD01 DD02 DD13 EE03 EE04 EE44 FF01 FF02 FF03 FF09 FF22 FF25 FF28 FF29 FF30 FF32 GG01 GG02 GG13 GG15 GG19 GG33 GG34 GG42 GG43 GG45 GG57 GG60 HJ01 HJ12 HJ13 HJ23 HK02 HK03 HK04 HK09 HK16 HK21 HK22 HM15 NN02 NN23 NN24 NN34 NN35 QQ09 QQ11  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Masashi Goto 1006 Kadoma Kadoma, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. Term (Reference) 2H092 JA24 KA04 MA08 MA17 MA28 MA37 NA22 4K030 AA06 AA17 BA29 BB04 CA06 DA04 FA01 JA01 JA10 LA11 5F052 AA11 DA01 DA02 DA10 DB03 DB04 DB07 EA11 EA15 FA07 HA06 JA01 5F110 AA17 AA30 BB01 DD02 FF01 DD02 FF03 FF09 FF22 FF25 FF28 FF29 FF30 FF32 GG01 GG02 GG13 GG15 GG19 GG33 GG34 GG42 GG43 GG45 GG57 GG60 HJ01 HJ12 HJ13 HJ23 HK02 HK03 HK04 HK09 HK16 HK21 NN22 NN15

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 基体の表面もしくはその近傍に、半導体
を構成する元素を主成分とする層あるいは薄膜を予め形
成した後、同一真空装置内で、前記半導体を構成する元
素を主成分とする層あるいは薄膜をエッチングしながら
結晶核を発生させる工程,前記半導体を構成する元素を
主成分とする層あるいは薄膜に生じた結晶核を成長させ
る工程,結晶性の半導体膜を成長させる工程を経て、結
晶性の半導体薄膜を形成させることを特徴とする半導体
薄膜の形成方法。
1. A layer or a thin film mainly composed of an element constituting a semiconductor is formed on a surface of a base or in the vicinity thereof in advance, and then a layer mainly composed of the element constituting the semiconductor is formed in the same vacuum apparatus. Alternatively, through a step of generating crystal nuclei while etching the thin film, a step of growing a crystal nucleus generated in a layer or a thin film mainly composed of the elements constituting the semiconductor, and a step of growing a crystalline semiconductor film, A method for forming a semiconductor thin film, comprising forming a conductive semiconductor thin film.
【請求項2】 同一真空装置内で、基体の表面もしくは
その近傍に、半導体を構成する元素を主成分とする層あ
るいは薄膜を形成し、前記半導体を構成する元素を主成
分とする層あるいは薄膜をエッチングしながら結晶核を
発生させる工程,前記半導体を構成する元素を主成分と
する層あるいは薄膜に生じた結晶核を成長させる工程,
結晶性の半導体膜を成長させる工程を経て、結晶性の半
導体薄膜を形成させることを特徴とする半導体薄膜の形
成方法。
2. A layer or a thin film mainly containing an element constituting a semiconductor is formed on or near a surface of a base in the same vacuum apparatus, and a layer or a thin film mainly containing an element constituting the semiconductor is formed. Generating a crystal nucleus while etching the semiconductor; growing a crystal nucleus generated in a layer or a thin film containing the element constituting the semiconductor as a main component;
A method for forming a semiconductor thin film, comprising forming a crystalline semiconductor thin film through a step of growing a crystalline semiconductor film.
【請求項3】 基体の表面もしくはその近傍に形成す
る、半導体を構成する元素を主成分とする層あるいは薄
膜の厚さが1nm以上、50nm以下であることを特徴とす
る、請求項1または請求項2に記載の半導体薄膜の形成
方法。
3. The method according to claim 1, wherein the thickness of the layer or thin film formed on the surface of the substrate or in the vicinity thereof and containing the element constituting the semiconductor as a main component is 1 nm or more and 50 nm or less. Item 3. The method for forming a semiconductor thin film according to Item 2.
【請求項4】 一部もしくは全面に絶縁膜が形成された
基板を基体とし、前記基体の上に、50nm以下の厚さの遷
移層を介して形成された結晶性の半導体薄膜を活性層と
する薄膜半導体装置。
4. A substrate having an insulating film formed partially or entirely on a substrate, and a crystalline semiconductor thin film formed on the substrate via a transition layer having a thickness of 50 nm or less as an active layer. Thin film semiconductor device.
【請求項5】 一部もしくは全面に導体膜及び絶縁膜の
積層が形成された基板を基体とし、前記基体の上に、50
nm以下の厚さの遷移層を介して形成された結晶性の半導
体薄膜を活性層とする薄膜半導体装置。
5. A substrate on which a laminate of a conductor film and an insulating film is partially or entirely formed as a base, and a substrate is provided on the base.
A thin film semiconductor device using a crystalline semiconductor thin film formed through a transition layer having a thickness of nm or less as an active layer.
【請求項6】 基体の表面もしくはその近傍に形成され
た、半導体を構成する元素を主成分とする層あるいは薄
膜の一部もしくは全てを除去し、結晶性の半導体薄膜と
前記基体の間に50nm以下の厚さの遷移層を介して形成さ
れた結晶性の半導体膜を活性層とすることを特徴とする
請求項4または請求項5に記載の薄膜半導体装置。
6. A part or all of a layer or a thin film mainly composed of an element constituting a semiconductor formed on or near a surface of a substrate is removed, and a 50 nm film is formed between the crystalline semiconductor thin film and the substrate. 6. The thin-film semiconductor device according to claim 4, wherein a crystalline semiconductor film formed through a transition layer having the following thickness is used as an active layer.
【請求項7】 遷移層の厚さが実質的に0であるか、遷
移層が電気的に不活性であることを特徴とする、請求項
4から請求項6のいずれかに記載の薄膜半導体装置。
7. The thin-film semiconductor according to claim 4, wherein the thickness of the transition layer is substantially zero, or the transition layer is electrically inactive. apparatus.
【請求項8】 結晶性半導体薄膜の厚さが、5nm以上300
nm以下であることを特徴とする請求項4から請求項6の
いずれかに記載の薄膜半導体装置。
8. The crystalline semiconductor thin film has a thickness of 5 nm or more and 300 nm or more.
7. The thin film semiconductor device according to claim 4, wherein the thickness is equal to or less than nm.
【請求項9】 基体上に形成された結晶性の半導体薄膜
が、水素含有量が10atm%以下の、Siを主成分とする膜で
あることを特徴とする請求項1から請求項3のいずれか
に記載の半導体薄膜の形成方法。
9. The method according to claim 1, wherein the crystalline semiconductor thin film formed on the substrate is a film having a hydrogen content of 10 atm% or less and containing Si as a main component. The method for forming a semiconductor thin film according to any one of the above.
【請求項10】 結晶性半導体の形成時に、基体の温度
を100℃以上600℃以下とすることを特徴とする、
請求項1から請求項3のいずれかに記載の半導体薄膜の
形成方法。
10. The method according to claim 1, wherein the temperature of the base is set to 100 ° C. or higher and 600 ° C. or lower during the formation of the crystalline semiconductor.
The method for forming a semiconductor thin film according to claim 1.
【請求項11】 基体上に形成された結晶性の半導体薄
膜が、水素含有量が10atm%以下の、Siを主成分とする膜
であることを特徴とする請求項4から請求項8のいずれ
かに記載の薄膜半導体装置。
11. The crystalline semiconductor thin film formed on a substrate is a film having a hydrogen content of 10 atm% or less and containing Si as a main component. A thin-film semiconductor device according to any of the above.
【請求項12】 結晶性半導体の形成時に、基体の温度
を100℃以上600℃以下とすることを特徴とする、
請求項4から請求項8、11のいずれかに記載の薄膜半
導体装置。
12. The method according to claim 1, wherein the temperature of the base is set to 100 ° C. or more and 600 ° C. or less during the formation of the crystalline semiconductor.
The thin-film semiconductor device according to claim 4.
JP2001098501A 2001-03-30 2001-03-30 Semiconductor thin-film forming method and thin-film semiconductor device Pending JP2002299235A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001098501A JP2002299235A (en) 2001-03-30 2001-03-30 Semiconductor thin-film forming method and thin-film semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001098501A JP2002299235A (en) 2001-03-30 2001-03-30 Semiconductor thin-film forming method and thin-film semiconductor device

Publications (1)

Publication Number Publication Date
JP2002299235A true JP2002299235A (en) 2002-10-11

Family

ID=18952147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001098501A Pending JP2002299235A (en) 2001-03-30 2001-03-30 Semiconductor thin-film forming method and thin-film semiconductor device

Country Status (1)

Country Link
JP (1) JP2002299235A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076753A (en) * 2007-09-21 2009-04-09 Semiconductor Energy Lab Co Ltd Thin film transistor and manufacturing method of display device having thin film transistor
JP2009088106A (en) * 2007-09-28 2009-04-23 Hitachi Ltd Semiconductor layer and semiconductor device using the same, and display device
JP2009283928A (en) * 2008-04-21 2009-12-03 Semiconductor Energy Lab Co Ltd Thin film transistor and manufacturing method thereof
JP2010153765A (en) * 2008-04-25 2010-07-08 Semiconductor Energy Lab Co Ltd Thin-film transistor
US8343858B2 (en) 2010-03-02 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing microcrystalline semiconductor film and method for manufacturing semiconductor device
US8591650B2 (en) 2007-12-03 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for forming crystalline semiconductor film, method for manufacturing thin film transistor, and method for manufacturing display device
TWI460863B (en) * 2008-06-27 2014-11-11 Semiconductor Energy Lab Thin film transistor

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076753A (en) * 2007-09-21 2009-04-09 Semiconductor Energy Lab Co Ltd Thin film transistor and manufacturing method of display device having thin film transistor
JP2009088106A (en) * 2007-09-28 2009-04-23 Hitachi Ltd Semiconductor layer and semiconductor device using the same, and display device
US8591650B2 (en) 2007-12-03 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for forming crystalline semiconductor film, method for manufacturing thin film transistor, and method for manufacturing display device
JP2009283928A (en) * 2008-04-21 2009-12-03 Semiconductor Energy Lab Co Ltd Thin film transistor and manufacturing method thereof
JP2010153765A (en) * 2008-04-25 2010-07-08 Semiconductor Energy Lab Co Ltd Thin-film transistor
TWI460863B (en) * 2008-06-27 2014-11-11 Semiconductor Energy Lab Thin film transistor
US8343858B2 (en) 2010-03-02 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing microcrystalline semiconductor film and method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
US5275851A (en) Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
EP0598410B1 (en) A method of manufacturing a semiconductor device
JP3306258B2 (en) Method for manufacturing semiconductor device
US6335542B2 (en) Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device
US20070108472A1 (en) Thin film transistor and method of manufacturing the same
KR100863446B1 (en) Method for doping semiconductor layer, method for producing thin film semiconductor element and thin film semiconductor element
JP2008124392A (en) Semiconductor device, manufacturing method thereof, and display device
US6391747B1 (en) Method for forming polycrystalline silicon film
KR100274494B1 (en) Thin film semiconductor device, manufacturing method of thin film semiconductor device, liquid crystal display device, manufacturing method of liquid crystal display device, electronic device, manufacturing method of electronic device and thin film deposition method
US20070254399A1 (en) Low temperature direct deposited polycrystalline silicon thin film transistor structure and method for manufacturing the same
KR20040021758A (en) Method for fabricating of a poly-Si TFT
TW200924067A (en) Methods of fabricating crystalline silicon, thin film transistors, and solar cells
US20070155067A1 (en) Method of fabricating polycrystalline silicon film and method of fabricating thin film transistor using the same
US6486046B2 (en) Method of forming polycrystalline semiconductor film
US6426246B1 (en) Method for forming thin film transistor with lateral crystallization
JPH04165679A (en) Insulating gate type semiconductor device
JPWO2005104239A1 (en) Thin film transistor and manufacturing method thereof
US6309951B1 (en) Method for crystallizing amorphous silicon
US20060145158A1 (en) Poly-crystalline silicon thin film transistor
JP2001102587A (en) Thin film transistor and fabrication thereof and method for forming semiconductor thin film
JP2002299235A (en) Semiconductor thin-film forming method and thin-film semiconductor device
JP2003197618A (en) Method for forming thin film
US20200357638A1 (en) Method of Fabricating Thin, Crystalline Silicon Film and Thin Film Transistors
JP2002190606A (en) Method for manufacturing top gate thin-film transistor
US20200234956A1 (en) Method of Fabricating Thin, Crystalline Silicon Film and Thin Film Transistors