JPH1187730A - Polycrystalline semiconductor thin film, its formation method, polycrystalline semiconductor tft and tft substrate - Google Patents

Polycrystalline semiconductor thin film, its formation method, polycrystalline semiconductor tft and tft substrate

Info

Publication number
JPH1187730A
JPH1187730A JP25420497A JP25420497A JPH1187730A JP H1187730 A JPH1187730 A JP H1187730A JP 25420497 A JP25420497 A JP 25420497A JP 25420497 A JP25420497 A JP 25420497A JP H1187730 A JPH1187730 A JP H1187730A
Authority
JP
Japan
Prior art keywords
thin film
semiconductor thin
polycrystalline semiconductor
tft
polycrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP25420497A
Other languages
Japanese (ja)
Other versions
JP4103156B2 (en
Inventor
Kunio Masushige
邦雄 増茂
Masaya Keyakida
昌也 欅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AGC Inc
Original Assignee
Asahi Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Glass Co Ltd filed Critical Asahi Glass Co Ltd
Priority to JP25420497A priority Critical patent/JP4103156B2/en
Publication of JPH1187730A publication Critical patent/JPH1187730A/en
Application granted granted Critical
Publication of JP4103156B2 publication Critical patent/JP4103156B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To obtain a TFT whose characteristic is higher, by a method wherein the area of stripe-shaped crystal particles is made larger than the area of isotropic crystal particles. SOLUTION: Index arrows on the right side of a microphotograph correspond to an actual size of 50 μm. A direction S indicates a scanning direction in a beam annealing operation. For example, an SiO2 film, a polycrystalline silicon film and an SiNX film as an antireflection coating are laminated respectively on a glass substrate in thicknesses of 200 nm, 130 nm and 50 nm, they are heat-treated, an argon ion laser in a continuous wave oscillation mode is used as a beam light source, and the films are made polycrtalline by a laser annealing operation. That is to say, an HSBA operation is performed. Then, the SiNX film as the antireflection coating is removed by hydrofluoric acid, and the surface of the polycrystalline silicon film is etched by a hydrazine aqueous solution so as to be observed under an optical microscope. Then, about the half or higher of the area of a stripe on the polycrystal silicon film displays a linear look, and a fine isotropic granular region is obserbed in its gap.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、アクティブマトリ
ックス画像表示素子等の駆動素子として用いられる薄膜
トランジスタ(TFT)の製造に関する。なかでも多結
晶化の工程で用いる高速スキャンニング・ビームアニー
ル法(HSBA)によって形成した多結晶半導体薄膜、
多結晶半導体薄膜の形成方法、多結晶半導体TFT、お
よびTFT基板に関する。
The present invention relates to the manufacture of thin film transistors (TFTs) used as driving elements such as active matrix image display elements. Among them, a polycrystalline semiconductor thin film formed by a high-speed scanning beam annealing method (HSBA) used in a polycrystallization process,
The present invention relates to a method for forming a polycrystalline semiconductor thin film, a polycrystalline semiconductor TFT, and a TFT substrate.

【0002】[0002]

【従来の技術】従来から多結晶半導体TFTを形成する
ためにビームアニールが用いられていた。しかし、その
ほとんどは半導体薄膜の溶融再結晶または実質的に熱処
理であり、これらの場合には、ビーム照射により誘起さ
れる熱現象は、被照射体上でのビームスポットの走査速
度にあまり依存しない。
2. Description of the Related Art Conventionally, beam annealing has been used to form a polycrystalline semiconductor TFT. However, most of them are melt recrystallization or substantial heat treatment of semiconductor thin films, and in these cases, the thermal phenomenon induced by beam irradiation does not depend much on the scanning speed of the beam spot on the irradiation object. .

【0003】まず、従来例1として、特公平3−346
69号公報が溶融再結晶の先行技術として例示できる。
次に、従来例2として非溶融条件でレーザアニールを行
う技術が知られていた。ビームスポットを高速走査し、
被照射体をほとんど温度上昇させず、もちろん室温雰囲
気中で溶融せしめることなく多結晶半導体を得る手法で
ある。例えば、特開昭62−104117号公報、特開
平5−208395号公報、電子情報通信学会論文誌C
−2 Vol.J76−C−2 No. 5 259頁、お
よび特開平8−97141号公報に記載されたHSBA
アルゴンレーザアニールによる低温プロセス多結晶シリ
コンに関する発明である。
First, as a conventional example 1, Japanese Patent Publication No. 3-346
No. 69 can be exemplified as a prior art of melt recrystallization.
Next, as a second conventional example, a technique of performing laser annealing under non-melting conditions has been known. High-speed scanning of the beam spot,
This is a method of obtaining a polycrystalline semiconductor without raising the temperature of the irradiation object almost, and of course, without melting it in a room temperature atmosphere. For example, JP-A-62-104117, JP-A-5-208395, and IEICE Transactions C
-2 Vol. HSBA described in J76-C-2 No. 5 page 259 and JP-A-8-97141.
This invention relates to low-temperature process polycrystalline silicon by argon laser annealing.

【0004】[0004]

【発明が解決しようとする課題】上記のHSBA、すな
わち高速度でビームスポットを被照射体上で走査し、非
単結晶半導体薄膜を完全な溶融状態に至らしめることな
く多結晶化するHSBAにおいて、最適な照射時間をさ
らに設定することにより、より均一性のよいTFTが得
られ、また、高い生産性を維持しながら高特性で均一性
のよいTFTを確実に形成することができた。
In the above-mentioned HSBA, that is, an HSBA which scans a beam spot at a high speed on an object to be irradiated and polycrystallizes the non-single-crystal semiconductor thin film without bringing it into a completely molten state, By further setting the optimum irradiation time, a TFT with better uniformity was obtained, and a TFT with high characteristics and good uniformity could be surely formed while maintaining high productivity.

【0005】ところが技術の進歩とともにTFTに求め
られる特性は高度化し、さらに高い電界効果移動度が求
められるようになった。また、大画面、高密度、周辺回
路の一体集積化、生産歩留の向上といった新しい課題が
要求されるようになってきた。さらに、同時に良好な均
一性を有し、安定して製造できるTFT表示装置が求め
られるようになった。
However, with the advancement of technology, the characteristics required for TFTs have become more sophisticated, and higher field-effect mobility has been required. In addition, new issues such as a large screen, high density, integrated integration of peripheral circuits, and improvement in production yield have been required. Further, a TFT display device which has good uniformity and can be manufactured stably at the same time has been required.

【0006】[0006]

【課題を解決するための手段】そこで、本発明者らは特
願平9−96457号において上記課題を解決するべ
く、第1の発明として、絶縁基板上に形成されたストラ
イプ状の多結晶半導体薄膜において、ストライプの長手
方向における電界効果移動度νL とストライプの幅方向
の電界効果移動度νS が、νL ≧1.5・νS を満足す
ることを特徴とする多結晶半導体薄膜、また、第2の発
明として、非晶質半導体薄膜にビームスポットを走査
し、多結晶化を行う多結晶半導体薄膜の形成方法におい
て、非晶質半導体薄膜の自発的結晶化を誘起する走査速
度VP の90〜110%の走査速度で走査することを特
徴とする多結晶半導体薄膜の形成方法を提案した。そし
て、形成された多結晶半導体薄膜の結晶粒の配列に異方
性を生成せしめることが可能な発明を提案した。
In order to solve the above-mentioned problems in Japanese Patent Application No. 9-96457, the present inventors have made a first invention as a striped polycrystalline semiconductor formed on an insulating substrate. In the thin film, a field-effect mobility ν L in the longitudinal direction of the stripe and a field-effect mobility ν S in the width direction of the stripe satisfy a condition of ν L ≧ 1.5 · ν S , Further, as a second invention, in a method for forming a polycrystalline semiconductor thin film in which a beam spot is scanned on an amorphous semiconductor thin film to perform polycrystallization, a scanning speed V for inducing spontaneous crystallization of the amorphous semiconductor thin film is used. A method for forming a polycrystalline semiconductor thin film characterized by scanning at a scanning speed of 90 to 110% of P has been proposed. Then, the present invention proposed an invention capable of generating anisotropy in the arrangement of crystal grains of the formed polycrystalline semiconductor thin film.

【0007】本発明は上記出願のさらなる改良発明であ
って、まず、第1のグループの発明を説明する。請求項
1記載の発明は、絶縁基板上に形成されたストライプ状
の多結晶半導体薄膜において、等方的結晶粒と、ストラ
イプの長手方向にほぼ平行に配列した筋状結晶粒とが混
在せしめられ、筋状結晶粒の面積が等方的結晶粒の面積
より大きいことを特徴とする多結晶半導体薄膜を提供す
る。ここで、面積とはストライプの中央部分から幅方向
に対して、ほぼ等しい結晶の相構造(等方的結晶粒と筋
状結晶粒)が存在する領域での相対的な面積の比率を意
味している。ストライプの両端領域は除くものとする。
通常、ストライプの幅方向に対して50〜80%程度の
領域で良好な相構造が得られ、かつその状態を確認でき
る。また、用いる絶縁基板には、石英基板などに比較し
て軟化温度の低い、一般の無アルカリ性のLCD用ガラ
ス基板などが用いられる。
The present invention is a further improved invention of the above-mentioned application. First, the invention of the first group will be described. According to the first aspect of the present invention, in a striped polycrystalline semiconductor thin film formed on an insulating substrate, isotropic crystal grains and streaky crystal grains arranged substantially parallel to the longitudinal direction of the stripes are mixed. In addition, the present invention provides a polycrystalline semiconductor thin film characterized in that the area of streak-like crystal grains is larger than the area of isotropic crystal grains. Here, the area means the ratio of the relative area in a region where substantially the same phase structure of crystals (isotropic crystal grains and streak-like crystal grains) exists from the center of the stripe to the width direction. ing. Both end regions of the stripe are excluded.
Usually, a good phase structure is obtained in a region of about 50 to 80% with respect to the width direction of the stripe, and its state can be confirmed. As the insulating substrate to be used, a general non-alkali LCD glass substrate having a lower softening temperature than a quartz substrate or the like is used.

【0008】請求項2記載の発明は、多結晶半導体薄膜
に水素が1atm%以上含有されることを特徴とする請
求項1記載の多結晶半導体薄膜である。
According to a second aspect of the present invention, there is provided the polycrystalline semiconductor thin film according to the first aspect, wherein the polycrystalline semiconductor thin film contains 1 atm% or more of hydrogen.

【0009】請求項3記載の発明は、多結晶半導体TF
Tのチャネルに請求項1または2記載の多結晶半導体薄
膜が用いられ、ストライプの長手方向とチャネルの方向
とがほぼ平行に設けられてなることを特徴とする多結晶
半導体TFTである。ほぼ平行とは、ストライプの結晶
の主軸方向とチャネルの電流方向とが15°以内となる
ことをいう。
According to a third aspect of the present invention, there is provided a polycrystalline semiconductor TF.
3. A polycrystalline semiconductor TFT, wherein the polycrystalline semiconductor thin film according to claim 1 or 2 is used for a channel of T, and a longitudinal direction of the stripe and a direction of the channel are provided substantially in parallel. Substantially parallel means that the main axis direction of the stripe crystal and the current direction of the channel are within 15 °.

【0010】請求項4記載の発明は、多結晶半導体TF
Tのソース電極とドレイン電極が櫛歯状に形成されてな
ることを特徴とする請求項3記載の多結晶半導体TFT
である。また、請求項4の発明の好ましい態様にあって
は、多結晶半導体TFTのゲート電極はジグザグ状に、
または、左右に折れ曲がって、またはスパイラル状に形
成されてなる。
According to a fourth aspect of the present invention, there is provided a polycrystalline semiconductor TF.
4. The polycrystalline semiconductor TFT according to claim 3, wherein the source electrode and the drain electrode of T are formed in a comb shape.
It is. In a preferred aspect of the present invention, the gate electrode of the polycrystalline semiconductor TFT has a zigzag shape,
Alternatively, it is bent right and left or formed in a spiral shape.

【0011】請求項5記載の発明は、行列状に形成され
た画素を駆動する駆動素子が画素ごとに設けられ、駆動
素子に接続された行電極に行信号を供給する行駆動回路
と、駆動素子に接続された列電極に列信号を供給する列
駆動回路とが設けられ、行駆動回路の一部および/また
は列駆動回路の一部に請求項4記載の多結晶半導体TF
Tが用いられたことを特徴とするTFT基板である。
According to a fifth aspect of the present invention, there is provided a row driving circuit in which a driving element for driving pixels formed in a matrix is provided for each pixel, and a row driving circuit supplies a row signal to a row electrode connected to the driving element. 5. A polycrystalline semiconductor TF according to claim 4, further comprising a column drive circuit for supplying a column signal to a column electrode connected to the element, and a part of the row drive circuit and / or a part of the column drive circuit.
A TFT substrate characterized by using T.

【0012】また、上記の各発明の好ましい態様では、
シリコンを主成分とする膜厚50〜150nmの非晶質
シリコン半導体をアニールして得られた多結晶半導体薄
膜であることを特徴とする。
[0012] In a preferred aspect of each of the above inventions,
It is a polycrystalline semiconductor thin film obtained by annealing a 50 to 150 nm-thick amorphous silicon semiconductor containing silicon as a main component.

【0013】次に本発明における第2のグループの発明
を説明する。請求項6記載の発明は、非晶質半導体薄膜
にビームスポットを走査し、多結晶化を行う多結晶半導
体薄膜の形成方法において、非晶質半導体薄膜を600
℃で12時間加熱して固相成長せしめた際の結晶核の生
成密度が0.01〜0.5個/μm2 である非晶質半導
体薄膜を用いることを特徴とする多結晶半導体薄膜の形
成方法を提供する。好ましくは、生成密度は0.01〜
0.1個/μm2 である。
Next, a second group of the present invention will be described. According to a sixth aspect of the present invention, in the method of forming a polycrystalline semiconductor thin film for performing a polycrystallization by scanning a beam spot on the amorphous semiconductor thin film,
A polycrystalline semiconductor thin film characterized by using an amorphous semiconductor thin film having a crystal nucleus generation density of 0.01 to 0.5 / μm 2 when subjected to solid phase growth by heating at 12 ° C. for 12 hours. A method of forming is provided. Preferably, the production density is 0.01 to
0.1 / μm 2 .

【0014】請求項7記載の発明は、非晶質半導体薄膜
にビームスポットを走査し、多結晶化を行う多結晶半導
体薄膜の形成方法において、非晶質半導体薄膜の製膜温
度を250℃以下とし、ビームアニールを行う前の脱水
素温度が(650℃±30℃−製膜温度)とすることを
特徴とする多結晶半導体薄膜の形成方法を提供する。た
だし、脱水素温度は効率よく作用せしめるために、40
0℃以上であることが好ましい。また、用いる絶縁基板
の耐熱使用温度以下とする必要があり、実用上500℃
以下とする。
According to a seventh aspect of the present invention, there is provided a method for forming a polycrystalline semiconductor thin film by scanning a beam spot on the amorphous semiconductor thin film and performing polycrystallization, wherein the film forming temperature of the amorphous semiconductor thin film is 250 ° C. or less. And a method for forming a polycrystalline semiconductor thin film, wherein the dehydrogenation temperature before performing beam annealing is (650 ° C. ± 30 ° C.-film forming temperature). However, the dehydrogenation temperature must be set at 40 for efficient operation.
The temperature is preferably 0 ° C. or higher. Further, the temperature must be lower than the heat-resistant operating temperature of the insulating substrate to be used.
The following is assumed.

【0015】請求項8記載の発明は、非晶質半導体薄膜
の自発的結晶化を誘起する走査速度VP の90〜110
%の走査速度で走査することを特徴とする請求項6また
は7記載の多結晶半導体薄膜の形成方法である。そし
て、形成された多結晶半導体薄膜の結晶粒の配列に異方
性を生成せしめることが好ましい。
[0015] The invention according to claim 8, the scanning speed V P which induces spontaneous crystallization of the amorphous semiconductor thin film 90 to 110
8. The method according to claim 6, wherein the scanning is performed at a scanning speed of about 0.1%. Then, it is preferable to generate anisotropy in the arrangement of crystal grains of the formed polycrystalline semiconductor thin film.

【0016】走査速度VP の下側の領域は90〜100
%(<100%未満)であり、上側の領域は100〜1
10%である。基本的に従来例2よりも高い電界効果移
動度が得られる点では同じである。本発明においては、
100〜110%の領域から走査速度を選択して用いる
ことが生産性および多結晶半導体薄膜の均一性の点で好
ましい。
[0016] The lower side of the area of the scanning speed V P is 90 to 100
% (<100%), and the upper area is 100 to 1%.
10%. This is basically the same in that a higher field-effect mobility can be obtained than in Conventional Example 2. In the present invention,
It is preferable to select and use a scanning speed from the range of 100 to 110% in terms of productivity and uniformity of the polycrystalline semiconductor thin film.

【0017】第1の好ましい態様は、非晶質半導体がシ
リコンを主成分とする膜厚50〜150nmの非晶質シ
リコン半導体であることを特徴とする請求項6または7
記載の多結晶半導体薄膜の形成方法である。
In a first preferred embodiment, the amorphous semiconductor is an amorphous silicon semiconductor containing silicon as a main component and having a thickness of 50 to 150 nm.
20. A method for forming a polycrystalline semiconductor thin film as described above.

【0018】第2の好ましい態様は、請求項6または7
記載の発明または第1の好ましい態様の多結晶半導体薄
膜の形成方法によって形成された多結晶半導体薄膜を用
いてチャネルが形成されてなることを特徴とする多結晶
半導体TFTである。
According to a second preferred aspect, the present invention relates to claim 6 or 7.
A polycrystalline semiconductor TFT characterized in that a channel is formed using a polycrystalline semiconductor thin film formed by the method of forming a polycrystalline semiconductor thin film according to the invention described in the first or the preferred embodiment.

【0019】第3の好ましい態様は、絶縁基板上に複数
の多結晶半導体TFTが設けられ、少なくともその一部
に第2の好ましい態様の多結晶半導体TFTが備えられ
たことを特徴とするTFT基板である。
According to a third preferred embodiment, a plurality of polycrystalline semiconductor TFTs are provided on an insulating substrate, and at least a part thereof is provided with the polycrystalline semiconductor TFT according to the second preferred embodiment. It is.

【0020】第4の好ましい態様は、行列状に形成され
た画素を駆動する駆動素子が画素ごとに設けられ、駆動
素子に接続された行電極に行信号を供給する行駆動回路
と、駆動素子に接続された列電極に列信号を供給する列
駆動回路とが設けられ、行駆動回路の一部および/また
は列駆動回路の一部に第2の好ましい態様の多結晶半導
体TFTが用いられたことを特徴とするTFT基板であ
る。
According to a fourth preferred mode, a driving element for driving pixels formed in a matrix is provided for each pixel, and a row driving circuit for supplying a row signal to a row electrode connected to the driving element; And a column drive circuit for supplying a column signal to a column electrode connected to the column drive circuit, and the polycrystalline semiconductor TFT of the second preferred embodiment is used for a part of the row drive circuit and / or a part of the column drive circuit. A TFT substrate characterized in that:

【0021】第5の好ましい態様は、行側駆動回路のシ
フトレジスタ、行側駆動回路の誤り補正回路、行側駆動
回路の電流増幅バッファ、および列駆動回路の出力バッ
ファから選ばれる1つ以上に第2の好ましい態様の多結
晶半導体TFTが用いられたことを特徴とするTFT基
板である。
According to a fifth preferred aspect, at least one selected from a shift register of a row side drive circuit, an error correction circuit of a row side drive circuit, a current amplification buffer of a row side drive circuit, and an output buffer of a column drive circuit. A TFT substrate using the polycrystalline semiconductor TFT according to the second preferred embodiment.

【0022】本発明の多結晶半導体TFTは、特に高速
スイッチング、大電流駆動が求められる回路系に用いら
れることが好ましい。また、上記の各発明において、非
晶質半導体は実質的には水素を含有する非晶質シリコン
半導体であり、多結晶半導体薄膜が多結晶シリコン半導
体であることが好ましい。量産時にHSBAによって、
多結晶化を安定に行うことができるからである。
The polycrystalline semiconductor TFT of the present invention is preferably used particularly in a circuit system which requires high-speed switching and large current driving. In each of the above inventions, the amorphous semiconductor is preferably an amorphous silicon semiconductor containing hydrogen, and the polycrystalline semiconductor thin film is preferably a polycrystalline silicon semiconductor. During mass production by HSBA
This is because polycrystallization can be performed stably.

【0023】また、上記の各発明において、多結晶半導
体薄膜の膜厚を80〜130nmとすることがさらに好
ましい。安定して、多結晶シリコン半導体薄膜の形成を
達成でき、その後の回路形成に好ましいからである。
In each of the above-mentioned inventions, it is more preferable that the thickness of the polycrystalline semiconductor thin film is 80 to 130 nm. This is because a polycrystalline silicon semiconductor thin film can be stably formed, which is preferable for subsequent circuit formation.

【0024】[0024]

【発明の実施の形態】次に図を参照しながら本発明を説
明する。図9にTFTの電界効果移動度(縦軸)とビー
ムアニールの走査速度(横軸)との相関関係を示す。横
軸方向のA領域において、ある程度の電界効果移動度が
安定に得られる。このA領域より走査速度が速い領域で
は多結晶半導体の電界効果移動度にばらつきが生ずる。
例えば多結晶化領域のストライプの幅方向に電界効果移
動度の分布が発生し、また全体に低い値を示す。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings. FIG. 9 shows the correlation between the field-effect mobility of the TFT (vertical axis) and the scanning speed of the beam annealing (horizontal axis). In the region A in the horizontal axis direction, a certain degree of field effect mobility can be stably obtained. In a region where the scanning speed is higher than the region A, the field effect mobility of the polycrystalline semiconductor varies.
For example, a distribution of the field-effect mobility occurs in the width direction of the stripe of the polycrystallized region, and shows a low value as a whole.

【0025】一方、このA領域より走査速度の遅いG領
域(三角形状の左側のG1 領域と右側のG2 領域を含
む)について解析したところ、図9に示すように電界効
果移動度の特性に異方性が強く現れることがわかった。
ビーム走査方向と平行な方向における電界効果移動度ν
L は上記のA領域の約2倍以上の値を示すことがわかっ
た。このG領域で形成した多結晶半導体薄膜を用いて、
ビーム走査方向に平行にチャネル電流を流すように構成
した多結晶半導体TFTにおいては高速のスイッチング
動作が得られ、かつ大電流駆動が可能となる。
On the other hand, was analyzed for the slow G regions of the scanning speed than the A region (including the G 1 region and the right-side of G 2 region of the triangular left), characteristics of the field effect mobility as shown in FIG. 9 It was found that anisotropy appeared strongly.
Field effect mobility ν in a direction parallel to the beam scanning direction
It was found that L shows a value about twice or more of the above-mentioned A region. Using the polycrystalline semiconductor thin film formed in this G region,
In a polycrystalline semiconductor TFT configured to flow a channel current in parallel to the beam scanning direction, a high-speed switching operation can be obtained and a large current drive can be performed.

【0026】このときビームスポットの走査方向と垂直
な方向、つまりストライプの幅方向におけるTFTの電
界効果移動度はA領域より低下していることもわかっ
た。したがって、この電界効果移動度の極大領域(例え
ば、ピーク値がVP =10.5m/sである場合に、
9.5〜11.6m/s程度のG領域)に入るようにビ
ームアニールの走査速度を設定し、多結晶半導体薄膜の
ストライプを形成する。
At this time, it was also found that the field effect mobility of the TFT in the direction perpendicular to the scanning direction of the beam spot, that is, in the width direction of the stripe, was lower than that in the region A. Therefore, the maximum region of the field-effect mobility (for example, when the peak value is V P = 10.5 m / s,
The scanning speed of the beam annealing is set so as to fall within a G region of about 9.5 to 11.6 m / s) to form stripes of the polycrystalline semiconductor thin film.

【0027】さらにビーム走査方向と平行な方向にチャ
ネル電流を流すTFTの回路網をレイアウトする。これ
により、従来例2に比べて実効的な電界効果移動度が飛
躍的に大きくなり、高性能なTFTが得られるようにな
った。
Further, a circuit network of a TFT for flowing a channel current in a direction parallel to the beam scanning direction is laid out. As a result, the effective field-effect mobility is dramatically increased as compared with Conventional Example 2, and a high-performance TFT can be obtained.

【0028】電界効果移動度の極大値を示すビームの走
査速度は絶対値でおおむね10m/s前後となる。しか
し、この走査速度は結晶化の潜熱による自発的結晶化、
または、爆発的結晶化(explosive crys
tallization)の進行速度であって、非晶質
半導体薄膜の種類や物性値等により若干異なる。
The scanning speed of the beam showing the maximum value of the field effect mobility is about 10 m / s in absolute value. However, this scanning speed is spontaneous crystallization due to the latent heat of crystallization,
Or, explosive crystallization (explosive crys)
Tallization), which slightly varies depending on the type and physical properties of the amorphous semiconductor thin film.

【0029】この自発的結晶化の進行速度(これは、非
晶質半導体薄膜の自発的結晶化を誘起する走査速度VP
と実質的に等しい)はHSBAにおける走査速度を段階
的に変化させ、得られた多結晶半導体薄膜の結晶粒の配
向性をX線回折法で解析することで決定できた。種々の
非晶質半導体薄膜およびHSBAの条件(レーザ出力、
ビームスポット径と形状、走査速度等)について逐次実
験を繰り返すことでVP の値を知ることができた。
The progress speed of the spontaneous crystallization (this is the scanning speed V P that induces the spontaneous crystallization of the amorphous semiconductor thin film)
(Substantially equal to) was determined by changing the scanning speed in HSBA stepwise and analyzing the orientation of crystal grains of the obtained polycrystalline semiconductor thin film by an X-ray diffraction method. Various amorphous semiconductor thin film and HSBA conditions (laser output,
It was possible to know the value of V P by repeating a sequential experiments beam spot diameter and shape, scanning speed, etc.) for.

【0030】次に、本発明のHSBAで形成した多結晶
半導体薄膜の物理的性質について説明する。高速側から
徐々に走査速度を遅くして、多結晶半導体薄膜が異方性
を示し始める走査速度を分離走査速度VX と呼ぶ。つま
り、VX より速い走査速度の領域で形成した多結晶半導
体薄膜はランダム配向を示すのに対し、VX より遅い走
査速度で形成した多結晶半導体薄膜は異方性を示す。V
X より速度の遅い位置に電界効果移動度のピークまたは
極大領域を示すVP がさらに存在する。そしてVP 近傍
を含めたある範囲の走査速度で形成された多結晶半導体
薄膜は(111)配向を示す。
Next, physical properties of the polycrystalline semiconductor thin film formed of the HSBA of the present invention will be described. Gradually slowing down the scanning speed from the high speed side, the scanning speed polycrystalline semiconductor thin film begins to show anisotropy is called a separation scanning speed V X. That is, a polycrystalline semiconductor thin film formed in a region having a scanning speed higher than V X exhibits random orientation, whereas a polycrystalline semiconductor thin film formed at a scanning speed lower than V X exhibits anisotropy. V
V P indicating the peak or maximum region of the field-effect mobility slower position than X is additionally present. The polycrystalline semiconductor thin film formed at a scan rate of a range including the vicinity V P indicates the (111) orientation.

【0031】これは実質上(111)配向のみを持ち、
他の配向性をほとんど示さない、ほぼ単一な結晶配向性
を呈する多結晶半導体薄膜である。この解析結果を図1
0に示す。符号PC13-Pの特性曲線は走査速度が13m
/sでA領域におけるHSBAで形成された多結晶シリ
コン半導体薄膜である。符号PC10-Pの特性曲線は走査
速度が10m/sでG領域におけるHSBAで形成され
た多結晶シリコン半導体薄膜である。
It has substantially only the (111) orientation,
This is a polycrystalline semiconductor thin film exhibiting almost a single crystal orientation, showing almost no other orientation. Figure 1 shows the results of this analysis.
0 is shown. The characteristic curve of code PC 13-P indicates that the scanning speed is 13 m.
/ S is a polycrystalline silicon semiconductor thin film formed of HSBA in region A. The characteristic curve PC 10-P is a polycrystalline silicon semiconductor thin film formed of HSBA in the G region at a scanning speed of 10 m / s.

【0032】これらの符号PC13-PとPC10-Pの特性曲
線は多結晶シリコン半導体薄膜のストライプをX線回折
法で得たものであって、結晶粒の配向性を示す。この実
験で用いた膜構成は、1.1mm厚みのAN635(旭
硝子製の無アルカリガラス基板)上に、SiO2 膜を2
00nm形成し、さらにHSBAで多結晶シリコン半導
体薄膜100nmを形成したものである。
The characteristic curves of these symbols PC 13-P and PC 10-P are obtained by X-ray diffraction of stripes of a polycrystalline silicon semiconductor thin film and show the orientation of crystal grains. The film configuration used in this experiment was such that two SiO 2 films were formed on AN635 (an alkali-free glass substrate manufactured by Asahi Glass) having a thickness of 1.1 mm.
A polycrystalline silicon semiconductor thin film of 100 nm was formed by HSBA.

【0033】特性曲線PC13-Pには、結晶配向として
(111)、(220)、および(311)の3つのピ
ークが現れている。これに対し、特性曲線PC10-Vには
(111)のピークが出ているが、(220)と(31
1)のピークは観察されない。このように多結晶シリコ
ン半導体の結晶配向に明らかに差が生じている。さら
に、この傾向は多結晶シリコン半導体の面内方向に依存
せずに、ほぼ普遍的な性質であることがわかった。
In the characteristic curve PC 13-P , three peaks (111), (220) and (311) appear as crystal orientations. On the other hand, a peak of (111) appears in the characteristic curve PC 10-V , but (220) and (31)
The peak of 1) is not observed. Thus, there is a clear difference in the crystal orientation of the polycrystalline silicon semiconductor. Further, it has been found that this tendency is almost universal without depending on the in-plane direction of the polycrystalline silicon semiconductor.

【0034】また、このX線回折法による配向性の測定
の代わりに多結晶半導体膜の表面をヒドラジン水溶液に
よりエッチングした後、光学顕微鏡によりその表面を観
察することで膜の状態を調べることができた。つまり、
走査速度がVP より速いのか、遅いのかを判定できる。
Instead of measuring the orientation by the X-ray diffraction method, the state of the film can be examined by etching the surface of the polycrystalline semiconductor film with an aqueous hydrazine solution and then observing the surface with an optical microscope. Was. That is,
Or scanning speed is faster than V P, can determine whether slow.

【0035】言い換えれば、ある非晶質シリコン半導体
薄膜のVP の値を知りうる。走査速度がVP より速いと
きには多結晶化されたストライプの中央部分は細かい等
方的な粒形状をしている(図11の結晶粒10、図12
の結晶粒11)。一方、走査速度がVP より遅いときは
ストライプ全体に走査方向に平行な方向に細長い粒の形
状が観察できる(図13の筋状に見える結晶状態2
0)。言い換えると、走査方向に平行な方向に筋状に結
晶粒が配列している状態、または、走査方向にほぼ平行
にライン状のテクスチャが形成されたことが観察され
た。
[0035] In other words, you can know the value of V P of a amorphous silicon semiconductor thin film. When the scanning speed is faster than V P is the central portion of the polycrystallized stripes have a fine isotropic grains shape (crystal grains 10 in FIG. 11, FIG. 12
11). On the other hand, when the scanning speed is slower than V P can be observed elongated grain shape in a direction parallel to the scanning direction across stripe (visible streaks 13 crystalline state 2
0). In other words, it was observed that crystal grains were arranged in a streak shape in a direction parallel to the scanning direction, or that a linear texture was formed substantially parallel to the scanning direction.

【0036】このようにして求めたVP はプラズマ・エ
ンハンスドCVD(PECVD)により300℃で成膜
し350℃で熱処理した非晶質シリコン半導体薄膜の場
合10.5m/s、減圧CVDにより430℃で成膜し
た非晶質シリコン半導体薄膜の場合11.5m/sであ
った。さらに、解析を進め、VP に対してVP ・0.9
0〜VP ・1.10の走査速度の範囲で高い電界効果移
動度が発現することがわかった。
V P thus obtained is 10.5 m / s in the case of an amorphous silicon semiconductor thin film formed at 300 ° C. by plasma enhanced CVD (PECVD) and heat-treated at 350 ° C., and 430 ° C. by reduced pressure CVD. Was 11.5 m / s in the case of the amorphous silicon semiconductor thin film formed by the above method. In addition, advanced analysis, V P · 0.9 for the V P
High field-effect mobility in the range of the scanning speed of 0 to V P · 1.10 was found to be expressed.

【0037】さらに、製造上の許容誤差、または安定係
数を考慮し、安定マージンを考慮した走査速度でビーム
スポットを走査することにより、最も高い電界効果移動
度を安定して獲得できる。好ましくは、VP ・0.93
〜VP ・1.07の条件を用いる。すなわち高移動度を
獲得するにはVP 近傍でレーザアニールすればよい。走
査速度が遅すぎると電界効果移動度は低下する。これは
走査速度とVP との差に依存して、膜の結晶性に周期性
が現れるためと考えられる。
Further, the highest field-effect mobility can be stably obtained by scanning the beam spot at a scanning speed in consideration of a manufacturing margin or a stability coefficient and a stability margin. Preferably, V P · 0.93
~ V P · 1.07. That may be laser annealing in the vicinity V P to acquire high mobility. If the scanning speed is too slow, the field effect mobility will decrease. This is dependent on the difference between the scanning speed and V P, presumably because periodicity appears in the crystallinity of the film.

【0038】なお、VP は図9に示す特性曲線のほぼ極
大値または極大領域に対する走査速度である。好ましく
は、VP ・0.93〜VP ・0.96、またはVP
1.04〜VP ・1.07の範囲を用いる。VP の近傍
では電界効果移動度の変化が急峻であるので、完成した
多結晶半導体TFTの生産ロットごとのばらつきを安定
させるために上記の範囲を採用することが好ましい。
It should be noted, V P is the scanning speed for approximately maximum or local maximum regions of the characteristic curve shown in FIG. Preferably, V P · 0.93~V P · 0.96 or V P ·,
Using a range of 1.04~V P · 1.07. Since in the vicinity of V P is a sharp change of the field-effect mobility, it is preferable to adopt the above range in order to stabilize the dispersion of each production lot of the completed polycrystalline semiconductor TFT.

【0039】上位の領域のうち、高速側が製造上好まし
いことがわかった。VP に対し走査速度がより低速側
(図9のグラフのピーク点より紙面左側近傍)でも製造
できるが、生産性の点で、VP よりやや高速側(図9の
グラフのピーク点より紙面右側近傍)を使用することが
好ましい。
It has been found that the high-speed side of the upper region is preferable in manufacturing. Although it can be manufactured even at a scanning speed lower than V P (near the left side of the paper from the peak point in the graph of FIG. 9), in terms of productivity, it is slightly higher than V P (paper space from the peak point of the graph of FIG. 9). (Near the right side) is preferably used.

【0040】HSBAにおいて、等温度面の移動速度と
いう意味でビームアニールの際の走査速度が第1のパラ
メータである。走査方向のビーム径が走査速度とVP
の差の許容量を決める第2のパラメータである。実際の
ビーム径の値としては、70〜150μmの範囲が適当
である。この範囲であれば走査速度とVP との差が10
%以内であっても充分良好な特性の多結晶シリコン半導
体薄膜を形成できる。
In HSBA, the scanning speed at the time of beam annealing is the first parameter in terms of the moving speed of the isothermal surface. Beam diameter in the scanning direction is the second parameter which determines the allowable amount of the difference between the scanning speed and V P. An appropriate value of the actual beam diameter is in the range of 70 to 150 μm. The difference between the scanning speed and V P In this range is 10
%, A polycrystalline silicon semiconductor thin film having sufficiently good characteristics can be formed.

【0041】なお、本発明では、ビームスポットの大き
さは上述の従来例2と同様に1/e2 となる径で定義す
る。非晶質シリコン半導体薄膜の水素含有量は2次的な
パラメータである。安定に多結晶化を行うためには、3
00℃以上の成膜温度のPECVDの場合には15at
m%以下であることが好ましく、減圧CVD(または、
LPCVDと呼ばれる。)の場合には2atm%以下の
値が好ましい。この値は膜厚が厚いほど小さく、走査速
度が速いほど小さくなる傾向にある。多結晶半導体薄膜
内部の欠陥を封止するためには、非晶質半導体薄膜の水
素含有量は、0.5atm%以上であることが好まし
い。
In the present invention, the size of the beam spot is defined by a diameter that becomes 1 / e 2 , as in the above-described conventional example 2. The hydrogen content of the amorphous silicon semiconductor thin film is a secondary parameter. For stable polycrystallization, 3
In the case of PECVD at a film formation temperature of 00 ° C. or more, 15 at
m% or less, and reduced pressure CVD (or
Called LPCVD. In the case of (2), a value of 2 atm% or less is preferable. This value tends to decrease as the film thickness increases, and to decrease as the scanning speed increases. In order to seal defects inside the polycrystalline semiconductor thin film, it is preferable that the hydrogen content of the amorphous semiconductor thin film is 0.5 atm% or more.

【0042】本発明で用いるHSBAの工程で、水素を
多く含有した非晶質シリコン半導体薄膜はアニール後、
水素含有量はおよそ15〜40%に低減される。HFS
測定法によって、減圧CVDとPECVDの両方とも
に、およそ元の含有量の35%程度に減少することが確
認された(各1サンプル)。
In the step of HSBA used in the present invention, the amorphous silicon semiconductor thin film containing a large amount of hydrogen is annealed,
The hydrogen content is reduced to approximately 15-40%. HFS
The measurement method confirmed that both the reduced pressure CVD and PECVD reduced the content to about 35% of the original content (one sample each).

【0043】また、レーザ出力も2次的なパラメータで
あり、膜条件、走査速度に応じて適当な値を用いればよ
い。最適値より出力が少し小さい場合、多結晶化される
ストライプの幅は小さくなるがストライプの中央部の特
性はほとんど変わらない。
The laser output is also a secondary parameter, and an appropriate value may be used according to the film condition and the scanning speed. When the output is slightly smaller than the optimum value, the width of the stripe to be polycrystallized becomes small, but the characteristics at the center of the stripe hardly change.

【0044】次に、図16を参照して説明する。PEC
VDにより300℃で成膜し350℃で熱処理した非晶
質シリコン半導体薄膜を走査速度10.0m/s(すな
わち、VP ・0.95)、11.0m/s(VP ・1.
05)、13.0m/s(VP ・1.24)でレーザ走
査多結晶化し、走査方向を電流方向とするTFTを形
成、電界効果移動度の多結晶シリコン半導体薄膜からな
るストライプの幅方向の分布を測定した結果を示す。
Next, a description will be given with reference to FIG. PEC
VD by 300 ° C. in deposited 350 scans an amorphous silicon semiconductor thin film heat-treated at ° C. speed 10.0 m / s (i.e., V P · 0.95), 11.0m / s (V P · 1.
05), and a laser scanning polycrystalline at 13.0m / s (V P · 1.24 ), forming a TFT of the scanning direction and the current direction, the width direction of the stripe of polycrystalline silicon semiconductor thin film field effect mobility Shows the results of measuring the distribution of.

【0045】各々のTFTのチャネル幅は4μmであ
る。10.0m/sではストライプ中央部の電界効果移
動度は高いが、高い値を示す領域の幅は比較的狭いた
め、位置合せ精度と必要な電界効果移動度、その均一性
とのかねあいで、11.0m/sの条件の方が有利な場
合もある。この条件では最高の電界効果移動度は10.
0m/sに及ばないが、13m/sと同等の均一性で3
割ほど大きな電界効果移動度が得られる。また走査速度
が速い分だけ生産性は向上する。
The channel width of each TFT is 4 μm. At 10.0 m / s, the field-effect mobility at the center of the stripe is high, but the width of the region exhibiting a high value is relatively narrow, so that the balance between the alignment accuracy, the required field-effect mobility, and its uniformity, In some cases, the condition of 11.0 m / s is more advantageous. Under these conditions, the highest field effect mobility is 10.
0m / s, but with uniformity equivalent to 13m / s
A relatively large field-effect mobility can be obtained. Further, the productivity is improved by the higher scanning speed.

【0046】図16の縦軸では80cm2 /V・sを上
限としたが、125cm2 /V・sを得た例もある。非
晶質シリコン半導体薄膜の成膜時の温度と相関関係が存
在し、およそ200cm2 /V・s程度の多結晶シリコ
ン半導体薄膜が形成できると考えられる。
Although the upper limit of the vertical axis in FIG. 16 is 80 cm 2 / V · s, there is also an example in which 125 cm 2 / V · s is obtained. There is a correlation with the temperature at the time of forming the amorphous silicon semiconductor thin film, and it is considered that a polycrystalline silicon semiconductor thin film of about 200 cm 2 / V · s can be formed.

【0047】次に、本発明の多結晶シリコン半導体薄膜
の特質について説明する。図18にレーザ光のビームス
ポットを10m/sで走査して形成した多結晶シリコン
半導体薄膜のレーザ走査方向に平行な断面の透過型電子
顕微鏡(TEM)写真を示す。
Next, the characteristics of the polycrystalline silicon semiconductor thin film of the present invention will be described. FIG. 18 shows a transmission electron microscope (TEM) photograph of a cross section parallel to the laser scanning direction of a polycrystalline silicon semiconductor thin film formed by scanning a laser beam beam spot at 10 m / s.

【0048】全体に結晶粒は不定形であり、結晶粒の間
の粒界がはっきりしない。しかし、不規則ではあるが走
査方向にコントラストの同じ領域(方位の同じ領域)が
数μmにわたり連続している状態が読み取れる。これは
膜厚以下程度の大きさの結晶粒が方位をそろえて走査方
向に配列していることを意味している。この結晶粒の状
態が、走査方向に移動度が大きいことの理由と考えられ
る。
The crystal grains are irregular in shape as a whole, and grain boundaries between the crystal grains are not clear. However, it is possible to read a state where, although irregular, the regions having the same contrast (regions having the same azimuth) in the scanning direction are continuous over several μm. This means that crystal grains having a size equal to or less than the film thickness are arranged in the scanning direction with the same orientation. This state of the crystal grains is considered to be the reason for the high mobility in the scanning direction.

【0049】図17はレーザ走査方向に平行に電流を流
すTFTのオン電流の活性化エネルギーのレーザアニー
ル走査速度依存性を示す。オン電流の活性化エネルギー
は結晶粒界でのバリヤエネルギーに相当すると考えられ
ている。走査速度を低下させると活性化エネルギーが減
少し、10m/sではほとんどゼロとなっている。この
走査速度では結晶粒界の欠陥の総数がきわめて少ないこ
とを示している。
FIG. 17 shows the dependence of the activation energy of the on-current of the TFT for flowing a current parallel to the laser scanning direction on the laser annealing scanning speed. It is considered that the activation energy of the on-state current corresponds to the barrier energy at the grain boundary. When the scanning speed is reduced, the activation energy is reduced, and becomes almost zero at 10 m / s. At this scanning speed, the total number of defects at the crystal grain boundaries is extremely small.

【0050】多結晶シリコン半導体薄膜の形成工程以外
は全く同様にして、600℃、72時間の熱処理で固相
成長して形成した多結晶シリコン半導体薄膜を用いた多
結晶シリコン半導体TFTのオン電流の活性化エネルギ
ーは0.06〜0.07eV、KrFエキシマレーザを
300mJで10回照射して形成した多結晶シリコン半
導体薄膜を用いた多結晶シリコン半導体TFTでは0.
03〜0.04eVであった。本発明の方法によれば結
晶粒界でのエネルギー障壁のきわめて小さい多結晶シリ
コン半導体薄膜を得ることができた。
Except for the process of forming the polycrystalline silicon semiconductor thin film, the on-current of the polycrystalline silicon semiconductor TFT using the polycrystalline silicon semiconductor thin film formed by solid phase growth by heat treatment at 600 ° C. for 72 hours was exactly the same. The activation energy is 0.06 to 0.07 eV. A polycrystalline silicon semiconductor TFT using a polycrystalline silicon semiconductor thin film formed by irradiating a KrF excimer laser 10 times at 300 mJ is 0.1 μm.
03 to 0.04 eV. According to the method of the present invention, a polycrystalline silicon semiconductor thin film having an extremely small energy barrier at a crystal grain boundary could be obtained.

【0051】次に水素の含有について説明する。本発明
の多結晶シリコン半導体薄膜は比較的多量の水素原子を
膜中に含有するという特性を有する。これに対して、J
apan.J.Appl.Phys.Vol.28p.
1789−1793に開示されているように、エキシマ
レーザアニール法により多結晶化された多結晶シリコン
半導体薄膜の水素濃度は0.2atm%以下である。
Next, the content of hydrogen will be described. The polycrystalline silicon semiconductor thin film of the present invention has a characteristic that a relatively large amount of hydrogen atoms are contained in the film. In contrast, J
apan. J. Appl. Phys. Vol. 28p.
As disclosed in 1789-1793, the hydrogen concentration of a polycrystalline silicon semiconductor thin film polycrystalline by excimer laser annealing is 0.2 atm% or less.

【0052】また、特開平4−311038号公報に
は、熱処理により結晶化を行うための出発材料として、
水素濃度0.08〜0.8atm%の非晶質シリコン半
導体薄膜が適当であるとの記載がある。また、本発明の
多結晶シリコン半導体薄膜はその膜厚方向における水素
含有量は実質的に均一である。測定はHFS(Hydr
ogen Forwarded Scatterin
g)測定法によって行った。
Japanese Patent Application Laid-Open No. Hei 4-311038 discloses that as a starting material for performing crystallization by heat treatment,
It is described that an amorphous silicon semiconductor thin film having a hydrogen concentration of 0.08 to 0.8 atm% is appropriate. Further, the hydrogen content in the thickness direction of the polycrystalline silicon semiconductor thin film of the present invention is substantially uniform. The measurement was performed using HFS (Hydr
Oogen Forwarded Scatterin
g) The measurement was performed.

【0053】一方、本発明による多結晶シリコン半導体
薄膜は、形成条件にもよるが、PECVDを用いる最高
温度350℃程度のプロセスでは、出発材料として水素
濃度10〜20atm%程度の非晶質シリコン半導体薄
膜を用い、得られた多結晶シリコン半導体薄膜の水素濃
度は、少なくとも1atm%であることが好ましく、さ
らに、1.6〜5.0atm%程度であることがより好
ましい。
On the other hand, although the polycrystalline silicon semiconductor thin film according to the present invention depends on the forming conditions, in a process using PECVD at a maximum temperature of about 350 ° C., an amorphous silicon semiconductor having a hydrogen concentration of about 10 to 20 atm% is used as a starting material. The hydrogen concentration of the obtained polycrystalline silicon semiconductor thin film using a thin film is preferably at least 1 atm%, and more preferably about 1.6 to 5.0 atm%.

【0054】また、ジシランを原料ガスとするLPCV
Dによる最高温度450℃程度のプロセスでは、出発材
料として水素濃度2atm%程度の非晶質シリコン半導
体薄膜を用い、得られた多結晶シリコン半導体薄膜の水
素濃度は0.5atm%程度であった。この比較的多量
に含まれる水素原子がダングリングボンドを充分封止す
ることにより、粒界の欠陥を減少させ、移動度の向上に
寄与していると考えられる。
In addition, LPCV using disilane as a source gas
In the process using D at a maximum temperature of about 450 ° C., an amorphous silicon semiconductor thin film having a hydrogen concentration of about 2 atm% was used as a starting material, and the hydrogen concentration of the obtained polycrystalline silicon semiconductor thin film was about 0.5 atm%. It is considered that this relatively large amount of hydrogen atoms sufficiently seals dangling bonds, thereby reducing defects at grain boundaries and contributing to improvement in mobility.

【0055】さらに、本発明者らがHSBAを用いた多
結晶シリコン半導体薄膜の製造に関し、鋭意研究を進め
たところ、非晶質シリコン半導体薄膜の成膜温度毎に最
適な脱水素熱処理温度域が存在することがわかった。た
とえば、300℃成膜なら350℃、250℃成膜なら
400℃、200℃成膜なら450℃で脱水素熱処理を
行ったとき、最も高い移動度が得られる。このように最
適熱処理温度は成膜温度が低いほど、高温になる傾向が
ある。
Further, the present inventors have conducted intensive studies on the production of a polycrystalline silicon semiconductor thin film using HSBA. As a result, the optimum dehydrogenation heat treatment temperature range for each film forming temperature of an amorphous silicon semiconductor thin film was found. Turned out to exist. For example, the highest mobility can be obtained when the dehydrogenation heat treatment is performed at 350 ° C. for the film formation at 300 ° C., 400 ° C. for the film formation at 250 ° C., and 450 ° C. for the film formation at 200 ° C. As described above, the optimum heat treatment temperature tends to be higher as the film formation temperature is lower.

【0056】そこで、両者の温度を関係づけると、非晶
質半導体薄膜の成膜温度を250℃以下とし、ビームア
ニールを行う前の脱水素温度を(650℃±30℃−製
膜温度)とすることで良好な多結晶シリコン半導体薄膜
を形成できることがわかった。
Therefore, when the two temperatures are related to each other, the film forming temperature of the amorphous semiconductor thin film is set to 250 ° C. or less, and the dehydrogenation temperature before performing the beam annealing is set to (650 ° C. ± 30 ° C.-film forming temperature). It has been found that a good polycrystalline silicon semiconductor thin film can be formed by performing the method.

【0057】成膜温度に応じた適切な温度で脱水素熱処
理したサンプル同士を比較すると、低温で成膜した場合
の方がより高い移動度が得られる。この結果は、成膜温
度依存性、脱水素温度依存性とも600℃・12時間の
固相成長により非晶質シリコン膜の核生成速度を評価し
た結果と符合する。
When comparing samples subjected to dehydrogenation heat treatment at an appropriate temperature according to the film formation temperature, higher mobility is obtained when the film is formed at a lower temperature. This result agrees with the result of evaluating the nucleation rate of the amorphous silicon film by the solid-phase growth at 600 ° C. for 12 hours in both the deposition temperature dependency and the dehydrogenation temperature dependency.

【0058】すなわち、より非晶質であって、核生成速
度の低い膜をHSBAにより多結晶化すると高移動度が
得られるのである。ここで、より非晶質とは短距離秩序
がより乱雑で結晶核になりやすい部分の密度がより低い
ことを意味する。
That is, high mobility can be obtained by polycrystallizing a film which is more amorphous and has a low nucleation rate by HSBA. Here, more amorphous means that the short-range order is more disordered and the density of a portion that easily becomes a crystal nucleus is lower.

【0059】VP 近傍でHSBAした場合は、上記走査
方向に高移動度が得られる膜の場合は多結晶シリコン表
面を観察した際に筋状結晶粒が含まれた線状部の面積
が、等方性結晶粒子が含まれた均一部の面積より相対的
に大きいことが確認された。VP より高速で走査する場
合も、核生成速度の低い非晶質シリコン膜をHSBAし
た方が核生成速度の高い非晶質シリコン膜の場合よりも
相対的に高い移動度が得られた。
[0059] When HSBA by V P near, in the case of film high mobility can be obtained in the scanning direction area of the line portion in which streak-like crystal grains are included when observed polycrystalline silicon surface, It was confirmed that the area was relatively larger than the area of the uniform portion containing the isotropic crystal grains. Even when scanning faster than V P, who was HSBA a low nucleation rate amorphous silicon film was relatively high mobility can be obtained than in the case of high nucleation rate amorphous silicon film.

【0060】結晶核については、形成した多結晶シリコ
ン膜の光顕透過写真を1000倍の倍率で撮影した。そ
の写真に対し、5mm×5mmの枠(25μm2 の面積
に相当)をランダムに数か所設定し、その中に入ってい
る視認可能な結晶数を計数し、全体の平均値をとり、単
位面積(μm2 )あたりにおける結晶核の生成密度を得
た。
Regarding the crystal nucleus, an optical microscope transmission photograph of the formed polycrystalline silicon film was taken at a magnification of 1000 times. A 5 mm × 5 mm frame (corresponding to an area of 25 μm 2 ) is set at random at several places on the photograph, the number of visible crystals contained therein is counted, and the average value of the whole is taken. The generation density of crystal nuclei per area (μm 2 ) was obtained.

【0061】線状率は、目視により筋状結晶粒と等方性
結晶粒を判別し、ストライプの幅方向(ビームの照射方
向である長手方向の直交方向)にどれだけの面積比で存
在しているかを計数した。
The linearity is determined by visually discriminating between streak crystal grains and isotropic crystal grains, and by what area ratio exists in the stripe width direction (the direction perpendicular to the longitudinal direction which is the beam irradiation direction). Was counted.

【0062】[0062]

【実施例】以下に、本発明の実施例をあげて説明する。
例1、および例4、5、7〜10が本発明であり、例
2、例3、および例6が比較例である。なお、図1〜8
の顕微鏡写真の右側に示す指標矢印は50μmの実寸法
に相当する。図1〜4の方向Sはビームアニールの際の
走査方向である。なお、図19〜26に図1〜8に対応
してカラーの顕微鏡写真を示す。
Embodiments of the present invention will be described below.
Examples 1, and Examples 4, 5, 7 to 10 are the present invention, and Examples 2, 3, and 6 are comparative examples. 1 to 8
The index arrow shown on the right side of the micrograph of (1) corresponds to the actual size of 50 μm. The direction S in FIGS. 1 to 4 is the scanning direction at the time of beam annealing. 19 to 26 show color micrographs corresponding to FIGS.

【0063】(例1)ガラス基板上にPECVDにより
300℃でSiO2 膜、250℃で非晶質シリコン膜、
350℃で反射防止膜としてSiNX 膜をそれぞれ20
0nm、130nm、50nmの厚みに積層し、400
℃にて熱処理し、連続発振モードのアルゴンイオンレー
ザをビーム光源として用い、レーザアニール多結晶化を
行った。すなわち、上述したHSBAを用いて行った。
Example 1 An SiO 2 film at 300 ° C., an amorphous silicon film at 250 ° C. on a glass substrate by PECVD,
SiN X film, respectively as an antireflection film at 350 ° C. 20
0nm, 130nm, 50nm lamination, 400
C., and laser annealing polycrystallization was performed using a continuous oscillation mode argon ion laser as a beam light source. That is, the measurement was performed using the above-mentioned HSBA.

【0064】このとき、基板面でのビーム径はエネルギ
ー密度が最大値の13.5%となる径で走査方向100
μm、その垂直方向に140μmであった。走査速度1
0m/s、レーザ出力7.0Wにより非晶質シリコン膜
の多結晶化を行った。本例の非晶質シリコン膜のVP
10.5m/sであるので、走査速度/VP の比である
走査速度係数Kは95.2%であった。
At this time, the beam diameter on the substrate surface is a diameter at which the energy density becomes 13.5% of the maximum value, and the beam diameter in the scanning direction is 100%.
μm, and 140 μm in the vertical direction. Scan speed 1
The amorphous silicon film was polycrystallized at a laser output of 7.0 W at 0 m / s. Since V P of the amorphous silicon film of this example is 10.5 m / s, the scanning speed coefficient K, which is the ratio of scanning speed / V P , was 95.2%.

【0065】反射防止膜のSiNX 膜を0.5%フッ酸
で除去した後、多結晶シリコン膜の表面を64%ヒドラ
ジン水溶液でエッチングし、光学顕微鏡で観察したとこ
ろ、多結晶シリコン膜のストライプの面積の約半分以上
は線状の様相を示し、その隙間に細かな等方性の粒状の
領域が観察された(図1)。この線状部分の相対的な面
積の割合を線状比と呼ぶこととし、この例の場合は線状
比は約50%となった。
After removing the SiN X film of the antireflection film with 0.5% hydrofluoric acid, the surface of the polycrystalline silicon film was etched with a 64% hydrazine aqueous solution and observed with an optical microscope. And more than half of the area showed a linear appearance, and fine isotropic granular regions were observed in the gaps (FIG. 1). The ratio of the relative area of the linear portion is referred to as a linear ratio. In this example, the linear ratio was about 50%.

【0066】また、上記と同様に成膜、熱処理した非晶
質シリコン膜の原子間のネットワーク構造を評価するた
めに、600℃・12時間の熱処理により固相成長を行
い、生じた結晶核の密度を光学顕微鏡により観察した
(図5)。本例では約0.4個/μm2 であった。
In order to evaluate the network structure between the atoms of the amorphous silicon film formed and heat-treated in the same manner as described above, solid-phase growth was performed by heat treatment at 600 ° C. for 12 hours. The density was observed with an optical microscope (FIG. 5). In this example, it was about 0.4 / μm 2 .

【0067】このHSBAで形成した多結晶シリコン膜
のストライプの位置にビーム走査と平行方向に電流を流
すnチャネルTFTを形成した。TFTはイオン注入法
によりソース・ドレインを形成するセルフアライン・コ
プレーナ構造とした。ゲート絶縁膜はプラズマCVDに
より形成した。多結晶シリコン半導体ストライプから形
成したTFTの電界効果移動度νL は95cm2 /V・
sが得られた。
An n-channel TFT for passing a current in a direction parallel to the beam scanning was formed at the position of the stripe of the polycrystalline silicon film formed of HSBA. The TFT has a self-aligned coplanar structure in which a source and a drain are formed by an ion implantation method. The gate insulating film was formed by plasma CVD. The field effect mobility ν L of the TFT formed from the polycrystalline silicon semiconductor stripe is 95 cm 2 / V ·
s was obtained.

【0068】(例2)非晶質シリコン膜を300℃で1
20nm成膜し、反射防止膜のSiNX 膜成膜後の熱処
理を行わなかった以外は例1と同様にしてHSBAによ
って多結晶シリコン膜の形成を行った。本例の線状率は
約30%(図2)、電界効果移動度νL は70cm2
V・sであった。また、本例で用いた非晶質シリコン膜
の固相成長での核生成の結果は、約0.8個/μm2
あった(図6)。
Example 2 An amorphous silicon film was formed at 300 ° C.
A polycrystalline silicon film was formed by HSBA in the same manner as in Example 1 except that a film was formed to a thickness of 20 nm and the heat treatment after the formation of the SiN x film as the antireflection film was not performed. The linearity of this example is about 30% (FIG. 2), and the field effect mobility v L is 70 cm 2 /
V · s. The result of nucleation in the solid phase growth of the amorphous silicon film used in this example was about 0.8 / μm 2 (FIG. 6).

【0069】(例3)反射防止膜のSiNX 膜成膜後の
熱処理を行わなかった以外は例1と同様にしてHSBA
によって多結晶シリコン膜の形成を行った。本例の線状
率は約40%、電界効果移動度νL は50cm2 /V・
sであった(図3)。また、本例の非晶質シリコン膜の
固相成長での核生成の結果は、核生成が著しく相互に結
合する部分が多く計数不能であった(図7)。
(Example 3) HSBA was performed in the same manner as in Example 1 except that the heat treatment after the formation of the SiN x film as the antireflection film was not performed.
Thus, a polycrystalline silicon film was formed. The linearity of this example is about 40%, and the field effect mobility ν L is 50 cm 2 / V ·
s (FIG. 3). Further, as a result of nucleation in the solid phase growth of the amorphous silicon film of this example, nucleation was remarkably large, and many portions were mutually bonded, and thus could not be counted (FIG. 7).

【0070】(例4)非晶質シリコン膜を200℃で1
20nm成膜し、反射防止膜のSiNX 膜成膜後の熱処
理を450℃で行い、レーザ走査速度10.5m/s、
レーザ出力7.2Wとした以外は例1と同様にしてTF
Tを形成した。電界効果移動度νL として125cm2
/V・sが得られた。多結晶シリコン膜の線状率は約8
0%(図4)となった。本例で用いた非晶質シリコン膜
の固相成長での核生成の結果は、約0.07個/μm2
であった(図8)。
(Example 4) An amorphous silicon film was formed at 200 ° C.
A heat treatment is performed at 450 ° C. after the formation of the SiN x film as the antireflection film at a laser scanning speed of 10.5 m / s.
TF was obtained in the same manner as in Example 1 except that the laser output was changed to 7.2 W.
T was formed. 125 cm 2 as the field effect mobility ν L
/ V · s was obtained. The linearity of the polycrystalline silicon film is about 8
0% (FIG. 4). The result of nucleation in the solid phase growth of the amorphous silicon film used in this example was about 0.07 / μm 2
(FIG. 8).

【0071】(例5)レーザ走査速度12m/s、レー
ザ出力8.4Wとした以外は例1と同様にしてTFTを
形成した。電界効果移動度νL として50cm2 /V・
sが得られた。本例の走査速度では、多結晶シリコン膜
表面の線状部分は観察されなかった。
(Example 5) A TFT was formed in the same manner as in Example 1, except that the laser scanning speed was 12 m / s and the laser output was 8.4 W. Field effect mobility ν L as 50 cm 2 / V ·
s was obtained. At the scanning speed of this example, no linear portion on the surface of the polycrystalline silicon film was observed.

【0072】(例6)レーザ走査速度12m/s、レー
ザ出力8.4Wとした以外は例2と同様にしてTFTを
形成した。電界効果移動度νL として40cm2 /V・
sが得られた。本例の走査速度では、多結晶シリコン膜
表面の線状部分は観察されなかった。次に例1〜6のパ
ラメータとデータを表1にまとめて示す。
(Example 6) A TFT was formed in the same manner as in Example 2 except that the laser scanning speed was 12 m / s and the laser output was 8.4 W. 40 cm 2 / V · as the field effect mobility ν L
s was obtained. At the scanning speed of this example, no linear portion on the surface of the polycrystalline silicon film was observed. Next, Table 1 summarizes parameters and data of Examples 1 to 6.

【0073】[0073]

【表1】 [Table 1]

【0074】(例7、8)例1および例4のTFTを用
いて、TFT基板の行駆動回路、列駆動回路を構成し
た。本例で用いた多結晶シリコン半導体TFT40の平
面パターンの1例を図14に示す。ソース31、ゲート
32、ドレイン35、および多結晶シリコン半導体から
なるシリコンアイランド34を構成した。ソース31と
ドレイン35とを櫛歯状に対向させ、ゲート32をジグ
ザグ状またはスパイラル状に形成して、チャネルの電流
方向をHSBAにおける走査方向Sとほぼ同じ方向に設
けた。多結晶シリコン半導体の電界効果移動度の異方性
を利用し、その高い方のνL を用いるように設けた。
(Examples 7 and 8) Using the TFTs of Examples 1 and 4, a row driving circuit and a column driving circuit of a TFT substrate were formed. FIG. 14 shows an example of a plane pattern of the polycrystalline silicon semiconductor TFT 40 used in this example. A source 31, a gate 32, a drain 35, and a silicon island 34 made of a polycrystalline silicon semiconductor were formed. The source 31 and the drain 35 are opposed in a comb shape, the gate 32 is formed in a zigzag or spiral shape, and the current direction of the channel is provided in substantially the same direction as the scanning direction S in HSBA. Utilizing the anisotropy of the field effect mobility of the polycrystalline silicon semiconductor, the higher v L is used.

【0075】そして、高ドレイン電流を供給できる性能
を有することがわかった。高い駆動能力を要求される周
辺駆動回路の中の駆動回路に使用できる。また、スイッ
チング速度も充分に早く、周辺回路を集積化できるよう
になった。
Then, it was found that it had a performance capable of supplying a high drain current. It can be used for a driving circuit in a peripheral driving circuit requiring high driving capability. In addition, the switching speed is sufficiently fast, and peripheral circuits can be integrated.

【0076】そして、液晶表示装置用のTFT基板10
0を形成した。画素のマトリックスは1024×128
0とし、さらに行駆動回路52と列駆動回路51を同じ
ガラス基板上に一体集積した。その平面図を図15に示
す。このTFT基板100の列駆動回路51と行駆動回
路52のシフトレジスタ52Aの一部と最終バッファ5
1Aに上述した多結晶シリコン半導体TFTを用いた。
Then, the TFT substrate 10 for the liquid crystal display device
0 was formed. The pixel matrix is 1024 x 128
0, and the row driving circuit 52 and the column driving circuit 51 were integrated on the same glass substrate. FIG. 15 shows a plan view thereof. A part of the shift register 52A of the column driving circuit 51 and the row driving circuit 52 of the TFT substrate 100 and the final buffer 5
The above-mentioned polycrystalline silicon semiconductor TFT was used for 1A.

【0077】さらに、配向膜処理を行い、対向基板を設
け、周辺をシールし、空セルを形成し、セル内に液晶を
注入し、液晶表示装置を完成した。その動作試験を行っ
たところ、良好なビデオ画像の表示が得られた。従来技
術に比較して高速動作が可能になり、シフトレジスタの
動作周波数として、例1のTFTで8MHz、例4のT
FTで11MHzが得られた。
Further, an alignment film treatment was performed, a counter substrate was provided, the periphery was sealed, empty cells were formed, and liquid crystal was injected into the cells to complete a liquid crystal display device. When the operation test was performed, a good video image was displayed. High-speed operation becomes possible as compared with the prior art, and the operating frequency of the shift register is 8 MHz for the TFT of Example 1 and T
11 MHz was obtained by FT.

【0078】(例9、10)例7、8の行駆動回路、列
駆動回路を用いてTFT基板を作成した。同一の絶縁基
板上に、表示部分(画素電極および行電極、列電極、お
よび画素用TFT)と行駆動回路、列駆動回路とを一体
集積した。同一プロセスで全体の回路を作り込むことが
できるようになったため、全体の製造コストを低減し、
また、製造歩留を向上することができた。
(Examples 9 and 10) Using the row drive circuits and column drive circuits of Examples 7 and 8, TFT substrates were prepared. On the same insulating substrate, a display portion (pixel electrode and row electrode, column electrode, and pixel TFT), a row drive circuit, and a column drive circuit were integrated. Since the entire circuit can be built in the same process, the overall manufacturing cost has been reduced,
Further, the production yield was able to be improved.

【0079】[0079]

【発明の効果】本発明は、従来例の多結晶半導体薄膜の
高性能化を目指し、多結晶半導体薄膜の膜質を向上でき
るHSBAの製造方法を見い出し、より高特性のTFT
を得ることができた。
The present invention aims at improving the performance of the conventional polycrystalline semiconductor thin film, finds a method of manufacturing an HSBA which can improve the film quality of the polycrystalline semiconductor thin film, and obtains a TFT with higher characteristics.
Could be obtained.

【0080】すなわち、非晶質半導体薄膜に対し、最適
な走査速度を設定して多結晶化を行い、さらに多結晶半
導体薄膜の物性とTFTのパターン配置を組み合わせる
ことにより、従来例と比べて、飛躍的に改良されたTF
T基板およびアクティブマトリックス表示素子を製造で
きるようになった。
That is, the amorphous semiconductor thin film is polycrystallized by setting an optimum scanning speed, and furthermore, by combining the physical properties of the polycrystalline semiconductor thin film and the pattern arrangement of the TFTs, compared with the conventional example, Dramatically improved TF
T substrates and active matrix display elements can now be manufactured.

【0081】また、例1と例2を比較するとわかるよう
に、多結晶シリコン半導体TFTの電界効果移動度が7
0から95cm2 /V・sに向上したので、100μm
×300μmサイズの画素に対する書き込み時間が0.
2μsから0.15μsに低減された。
As can be seen from a comparison between Example 1 and Example 2, the field effect mobility of the polycrystalline silicon semiconductor TFT is 7
100 μm because it improved from 0 to 95 cm 2 / V · s
The writing time for a pixel having a size of × 300 μm is 0.
It was reduced from 2 μs to 0.15 μs.

【0082】さらに、そのような多結晶シリコン半導体
TFTを用いたシフトレジスタの最大動作周波数が今ま
での6MHzという動作性能から8〜11MHzに向上
した。結果として、300μmピッチ、および入力信号
本数が最大40本以下という条件のもとで、同一基板上
に行駆動回路と列駆動回路を含む周辺駆動回路を集積し
た液晶表示パネルの表示密度および外形サイズを、1
5.1インチサイズのXGAから、19.1インチサイ
ズのSXGA(1024×1280)に拡大できる。
Further, the maximum operating frequency of the shift register using such a polycrystalline silicon semiconductor TFT has been improved from the conventional operation performance of 6 MHz to 8 to 11 MHz. As a result, the display density and outer size of a liquid crystal display panel in which a peripheral drive circuit including a row drive circuit and a column drive circuit are integrated on the same substrate under the condition that the pitch is 300 μm and the number of input signals is 40 or less at the maximum. And 1
It can be enlarged from a 5.1 inch size XGA to a 19.1 inch size SXGA (1024 × 1280).

【0083】本発明により、非モノリシック型、すなわ
ちガラス基板上に形成された多結晶半導体TFTを備え
たTFT基板であっても、高速動作・大電流駆動が求め
られる周辺駆動回路を画素領域と合わせて、さらに一体
集積できるようになった。また、画素部分の駆動用TF
Tも動作マージンに余裕が生まれ、表示素子としての総
合的な光学性能、例えば、一定の画素寸法および駆動用
TFTの仕様のもとで、開口率をさらに向上できるよう
になった。
According to the present invention, even if the TFT substrate has a non-monolithic type, that is, a TFT substrate provided with a polycrystalline semiconductor TFT formed on a glass substrate, a peripheral driving circuit that requires high-speed operation and large current driving is combined with the pixel region. Now, it can be integrated further. Also, the driving TF for the pixel portion
T also has a margin of operation margin, and the aperture ratio can be further improved based on the overall optical performance as a display element, for example, a fixed pixel size and a specification of a driving TFT.

【0084】本発明においては、電界効果移動度に異方
性を示す多結晶半導体薄膜のストライプを得ることがで
き、表示素子等に用いる電子部品の素子として使用でき
るようになった。
In the present invention, a stripe of a polycrystalline semiconductor thin film exhibiting anisotropic field-effect mobility can be obtained, and can be used as an electronic component element used for a display element or the like.

【0085】また、本発明においては、電界効果移動度
によって高速スイッチング動作用のTFTに用いること
のできる均質な多結晶半導体薄膜を安定して得ることが
できた。
Further, in the present invention, a homogeneous polycrystalline semiconductor thin film which can be used for a TFT for high-speed switching operation can be stably obtained by the field effect mobility.

【0086】例えば、ブロック順次駆動方式を採用した
場合であって、画素駆動用TFTへの書き込み時間が短
くなってもビデオ画像を表示できるTFT基板を形成で
きた。つまり、保持率と駆動電圧との関係から一定の耐
圧を備えるために画素駆動用TFTにオフセットゲート
構造を用いても、高い電界効果移動度の膜質から形成し
た本発明の多結晶半導体TFTによって達成できた。
For example, in the case of employing the block sequential driving method, a TFT substrate capable of displaying a video image even when the writing time to the pixel driving TFT is shortened could be formed. In other words, even if an offset gate structure is used for the pixel driving TFT to provide a certain withstand voltage based on the relationship between the holding ratio and the driving voltage, the polycrystalline semiconductor TFT of the present invention formed from a film with high field-effect mobility can achieve this. did it.

【0087】また、行駆動回路または列駆動回路の中
で、最も動作条件の厳しい回路系であっても本発明の多
結晶半導体TFTを使用できた。すなわち、動作周波数
の高い回路を同一基板上に低温プロセスで集積し、形成
できるようになった。この、同一基板上に一体集積され
たTFT基板により、生産システム全体の製造コストを
低減せしめ、かつTFT基板の小型化を達成できた。
Further, the polycrystalline semiconductor TFT of the present invention could be used even in a circuit system having the strictest operating conditions among the row driving circuits or the column driving circuits. That is, a circuit having a high operating frequency can be integrated and formed on the same substrate by a low-temperature process. With the TFT substrate integrated on the same substrate, the manufacturing cost of the entire production system can be reduced and the size of the TFT substrate can be reduced.

【0088】また、高品位・高信頼性の多結晶半導体薄
膜を高い生産効率で、安定に連続して供給できるように
なった。すなわち、工業的に利用可能な量産技術を確立
できた。そして、従来公知の他の工程技術と組み合わせ
て、低温形成多結晶シリコンTFTアレー基板を一貫生
産できるようになった。
Further, a high-quality and highly-reliable polycrystalline semiconductor thin film can be supplied stably and continuously with high production efficiency. That is, a mass production technology that can be used industrially was established. In addition, it has become possible to integrally produce a low-temperature-formed polycrystalline silicon TFT array substrate in combination with another conventionally known process technology.

【0089】また、本発明では、従来例に比較してより
均一な特性であって、高い電界効果移動度を持つ多結晶
半導体薄膜を得ることができた。特に、HSBAによる
多結晶化の工程は高いスループットを達成できるように
なった。
Further, according to the present invention, a polycrystalline semiconductor thin film having more uniform characteristics and higher field-effect mobility than the conventional example could be obtained. In particular, the process of polycrystallization using HSBA can achieve high throughput.

【0090】また、本発明によって、生産性のよいHS
BAであっても、高性能の多結晶半導体TFTを安定し
て製造できるようになり、その信頼性も向上した。特
に、小型ー中型サイズのTFT−LCDに適用できた。
また、大型かつ高密度のワークステーション用の表示素
子も製造可能となった。また、本発明はその効果を損し
ない範囲で種々の応用ができる。
Further, according to the present invention, a highly productive HS
Even with BA, a high-performance polycrystalline semiconductor TFT can be stably manufactured, and its reliability has been improved. In particular, it could be applied to small to medium sized TFT-LCDs.
In addition, a large and high-density display element for a workstation can be manufactured. In addition, the present invention can be applied to various applications as long as the effect is not impaired.

【図面の簡単な説明】[Brief description of the drawings]

【図1】実施例(例1)の多結晶シリコン薄膜のストラ
イプを示す顕微鏡写真。
FIG. 1 is a micrograph showing a stripe of a polycrystalline silicon thin film of an example (Example 1).

【図2】比較例(例2)の多結晶シリコン薄膜のストラ
イプを示す顕微鏡写真。
FIG. 2 is a micrograph showing a stripe of a polycrystalline silicon thin film of a comparative example (Example 2).

【図3】比較例(例3)の多結晶シリコン薄膜のストラ
イプを示す顕微鏡写真。
FIG. 3 is a micrograph showing a stripe of a polycrystalline silicon thin film of a comparative example (Example 3).

【図4】実施例(例4)の多結晶シリコン薄膜のストラ
イプを示す顕微鏡写真。
FIG. 4 is a micrograph showing a stripe of a polycrystalline silicon thin film of an example (Example 4).

【図5】例1に用いた非晶質半導体を熱成長せしめた際
の結晶核の分布状態を示す顕微鏡写真。
FIG. 5 is a micrograph showing the distribution of crystal nuclei when the amorphous semiconductor used in Example 1 is thermally grown.

【図6】例2に用いた非晶質半導体を熱成長せしめた際
の結晶核の分布状態を示す顕微鏡写真。
FIG. 6 is a micrograph showing the distribution of crystal nuclei when the amorphous semiconductor used in Example 2 is thermally grown.

【図7】例3に用いた非晶質半導体を熱成長せしめた際
の結晶核の分布状態を示す顕微鏡写真。
FIG. 7 is a micrograph showing the distribution of crystal nuclei when the amorphous semiconductor used in Example 3 is thermally grown.

【図8】例4に用いた非晶質半導体を熱成長せしめた際
の結晶核の分布状態を示す顕微鏡写真。
FIG. 8 is a micrograph showing the distribution of crystal nuclei when the amorphous semiconductor used in Example 4 is thermally grown.

【図9】本発明の多結晶半導体薄膜における電界効果移
動度と走査速度との相関関係を示す特性図。
FIG. 9 is a characteristic diagram showing a correlation between a field-effect mobility and a scanning speed in the polycrystalline semiconductor thin film of the present invention.

【図10】HSBA法による多結晶シリコンの結晶粒の
配向性を示す特性図。
FIG. 10 is a characteristic diagram showing the orientation of crystal grains of polycrystalline silicon by the HSBA method.

【図11】走査速度(13m/s)の場合の多結晶スト
ライプ表面の模式図。
FIG. 11 is a schematic diagram of a polycrystalline stripe surface at a scanning speed (13 m / s).

【図12】走査速度(11m/s)の場合の多結晶スト
ライプ表面の模式図。
FIG. 12 is a schematic view of a polycrystalline stripe surface at a scanning speed (11 m / s).

【図13】走査速度(10m/s)の場合の多結晶スト
ライプ表面の模式図。
FIG. 13 is a schematic diagram of a polycrystalline stripe surface at a scanning speed (10 m / s).

【図14】本発明の多結晶半導体TFTの一部拡大平面
図。
FIG. 14 is a partially enlarged plan view of a polycrystalline semiconductor TFT of the present invention.

【図15】本発明のTFT基板の平面図。FIG. 15 is a plan view of a TFT substrate of the present invention.

【図16】走査速度の変化をパラメータとした、ストラ
イプの幅方向における電界効果移動度の特性図。
FIG. 16 is a characteristic diagram of the field-effect mobility in the stripe width direction using the change in scanning speed as a parameter.

【図17】走査速度とEact の相関特性を示すグラフ。FIG. 17 is a graph showing a correlation characteristic between a scanning speed and E act .

【図18】ストライプの断面方向の結晶構造のTEM写
真。
FIG. 18 is a TEM photograph of a crystal structure in a cross-sectional direction of a stripe.

【図19】実施例(例1)の多結晶シリコン薄膜のスト
ライプを示すカラー顕微鏡写真。
FIG. 19 is a color microscope photograph showing a stripe of a polycrystalline silicon thin film of an example (Example 1).

【図20】比較例(例2)の多結晶シリコン薄膜のスト
ライプを示すカラー顕微鏡写真。
FIG. 20 is a color microscope photograph showing a stripe of a polycrystalline silicon thin film of a comparative example (Example 2).

【図21】比較例(例3)の多結晶シリコン薄膜のスト
ライプを示すカラー顕微鏡写真。
FIG. 21 is a color microscope photograph showing a stripe of a polycrystalline silicon thin film of a comparative example (Example 3).

【図22】実施例(例4)の多結晶シリコン薄膜のスト
ライプを示すカラー顕微鏡写真。
FIG. 22 is a color microscope photograph showing a stripe of a polycrystalline silicon thin film of an example (Example 4).

【図23】例1に用いた非晶質半導体を熱成長せしめた
際の結晶核の分布状態を示すカラー顕微鏡写真。
FIG. 23 is a color microscope photograph showing the distribution of crystal nuclei when the amorphous semiconductor used in Example 1 is thermally grown.

【図24】例2に用いた非晶質半導体を熱成長せしめた
際の結晶核の分布状態を示すカラー顕微鏡写真。
FIG. 24 is a color micrograph showing the distribution of crystal nuclei when the amorphous semiconductor used in Example 2 is thermally grown.

【図25】例3に用いた非晶質半導体を熱成長せしめた
際の結晶核の分布状態を示すカラー顕微鏡写真。
FIG. 25 is a color micrograph showing the distribution of crystal nuclei when the amorphous semiconductor used in Example 3 is thermally grown.

【図26】例4に用いた非晶質半導体を熱成長せしめた
際の結晶核の分布状態を示すカラー顕微鏡写真。
FIG. 26 is a color micrograph showing the distribution of crystal nuclei when the amorphous semiconductor used in Example 4 is thermally grown.

【符号の説明】[Explanation of symbols]

1:走査方向に平行な場合の電界効果移動度 2:走査方向に垂直な場合の電界効果移動度 3:ランダム配向性を示す場合の電界効果移動度 1: Field effect mobility when parallel to the scanning direction 2: Field effect mobility when perpendicular to the scanning direction 3: Field effect mobility when exhibiting random orientation

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 29/78 616T 618Z 627E ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification code FI H01L 29/78 616T 618Z 627E

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】絶縁基板上に形成されたストライプ状の多
結晶半導体薄膜において、等方的結晶粒と、ストライプ
の長手方向にほぼ平行に配列した筋状結晶粒とが存在
し、筋状結晶粒の面積が等方的結晶粒の面積より大きい
ことを特徴とする多結晶半導体薄膜。
In a striped polycrystalline semiconductor thin film formed on an insulating substrate, isotropic crystal grains and streaky crystal grains arranged substantially parallel to the longitudinal direction of the stripe exist. A polycrystalline semiconductor thin film having a grain area larger than an isotropic crystal grain area.
【請求項2】多結晶半導体薄膜に水素が1atm%以上
含有されることを特徴とする請求項1記載の多結晶半導
体薄膜。
2. The polycrystalline semiconductor thin film according to claim 1, wherein the polycrystalline semiconductor thin film contains hydrogen at 1 atm% or more.
【請求項3】多結晶半導体TFTのチャネルに請求項1
または2記載の多結晶半導体薄膜が用いられ、ストライ
プの長手方向とチャネルの方向とがほぼ平行に設けられ
てなることを特徴とする多結晶半導体TFT。
3. A channel for a polycrystalline semiconductor TFT.
Or a polycrystalline semiconductor thin film using the polycrystalline semiconductor thin film described in 2, wherein the longitudinal direction of the stripe and the direction of the channel are provided substantially in parallel.
【請求項4】多結晶半導体TFTのソース電極とドレイ
ン電極が櫛歯状に形成されてなることを特徴とする請求
項3記載の多結晶半導体TFT。
4. The polycrystalline semiconductor TFT according to claim 3, wherein the source electrode and the drain electrode of the polycrystalline semiconductor TFT are formed in a comb shape.
【請求項5】行列状に形成された画素を駆動する駆動素
子が画素ごとに設けられ、駆動素子に接続された行電極
に行信号を供給する行駆動回路と、駆動素子に接続され
た列電極に列信号を供給する列駆動回路とが設けられ、 行駆動回路の一部および/または列駆動回路の一部に請
求項4記載の多結晶半導体TFTが用いられたことを特
徴とするTFT基板。
5. A row driving circuit for driving a pixel formed in a matrix, provided for each pixel, for supplying a row signal to a row electrode connected to the driving element, and a column connected to the driving element. A column driving circuit for supplying a column signal to an electrode is provided, and the polycrystalline semiconductor TFT according to claim 4 is used as a part of a row driving circuit and / or a part of a column driving circuit. substrate.
【請求項6】非晶質半導体薄膜にビームスポットを走査
し、多結晶化を行う多結晶半導体薄膜の形成方法におい
て、非晶質半導体薄膜を600℃で12時間加熱して固
相成長せしめた際の結晶核の生成密度が0.01〜0.
5個/μm2 である非晶質半導体薄膜を用いることを特
徴とする多結晶半導体薄膜の形成方法。
6. A method for forming a polycrystalline semiconductor thin film in which a beam spot is scanned on an amorphous semiconductor thin film to perform polycrystallization, wherein the amorphous semiconductor thin film is heated at 600 ° C. for 12 hours to perform solid phase growth. In this case, the density of crystal nuclei is 0.01 to 0.1.
A method for forming a polycrystalline semiconductor thin film, comprising using an amorphous semiconductor thin film of 5 / μm 2 .
【請求項7】非晶質半導体薄膜にビームスポットを走査
し、多結晶化を行う多結晶半導体薄膜の形成方法におい
て、非晶質半導体薄膜の製膜温度を250℃以下とし、
ビームアニールを行う前の脱水素温度を(650℃±3
0℃−製膜温度)とすることを特徴とする多結晶半導体
薄膜の形成方法。
7. A method for forming a polycrystalline semiconductor thin film in which a beam spot is scanned on an amorphous semiconductor thin film to perform polycrystallization, wherein a film forming temperature of the amorphous semiconductor thin film is set to 250 ° C. or less.
The dehydrogenation temperature before beam annealing is set to (650 ° C. ± 3
0 ° C.—film formation temperature).
【請求項8】非晶質半導体薄膜の自発的結晶化を誘起す
る走査速度VP の90〜110%の走査速度で走査する
ことを特徴とする請求項6または7記載の多結晶半導体
薄膜の形成方法。
8. The polycrystalline semiconductor thin film according to claim 6 or 7, wherein the scanning in 90-110% of the scanning speed of the scanning speed V P which induces spontaneous crystallization of the amorphous semiconductor thin film Forming method.
JP25420497A 1997-09-03 1997-09-03 Polycrystalline semiconductor thin film, method for forming the same, polycrystalline semiconductor TFT, and TFT substrate Expired - Fee Related JP4103156B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25420497A JP4103156B2 (en) 1997-09-03 1997-09-03 Polycrystalline semiconductor thin film, method for forming the same, polycrystalline semiconductor TFT, and TFT substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25420497A JP4103156B2 (en) 1997-09-03 1997-09-03 Polycrystalline semiconductor thin film, method for forming the same, polycrystalline semiconductor TFT, and TFT substrate

Publications (2)

Publication Number Publication Date
JPH1187730A true JPH1187730A (en) 1999-03-30
JP4103156B2 JP4103156B2 (en) 2008-06-18

Family

ID=17261711

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25420497A Expired - Fee Related JP4103156B2 (en) 1997-09-03 1997-09-03 Polycrystalline semiconductor thin film, method for forming the same, polycrystalline semiconductor TFT, and TFT substrate

Country Status (1)

Country Link
JP (1) JP4103156B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196430A (en) * 2000-01-07 2001-07-19 Sony Corp Polysilicon evaluation method, polysilicon inspection device, and method of manufacturing thin film transistor
JP2003086505A (en) * 2000-08-25 2003-03-20 Fujitsu Ltd Method of manufacturing semiconductor device and semiconductor manufacturing apparatus
JP2003168691A (en) * 2001-11-30 2003-06-13 Fujitsu Ltd Method for manufacturing semiconductor device
JP2005228819A (en) * 2004-02-10 2005-08-25 Mitsubishi Electric Corp Semiconductor device
JP2005354087A (en) * 2000-08-25 2005-12-22 Sharp Corp Method of manufacturing semiconductor device and semiconductor manufacturing apparatus
KR100779319B1 (en) * 2001-01-29 2007-11-23 가부시키가이샤 히타치세이사쿠쇼 Thin film semiconductor device and image display device
JP2009188431A (en) * 2001-10-30 2009-08-20 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP2011124596A (en) * 2011-02-01 2011-06-23 Mitsubishi Electric Corp Method of manufacturing semiconductor device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196430A (en) * 2000-01-07 2001-07-19 Sony Corp Polysilicon evaluation method, polysilicon inspection device, and method of manufacturing thin film transistor
JP2003086505A (en) * 2000-08-25 2003-03-20 Fujitsu Ltd Method of manufacturing semiconductor device and semiconductor manufacturing apparatus
JP2005354087A (en) * 2000-08-25 2005-12-22 Sharp Corp Method of manufacturing semiconductor device and semiconductor manufacturing apparatus
JP4723926B2 (en) * 2000-08-25 2011-07-13 シャープ株式会社 Manufacturing method of semiconductor device
KR100779319B1 (en) * 2001-01-29 2007-11-23 가부시키가이샤 히타치세이사쿠쇼 Thin film semiconductor device and image display device
KR100779318B1 (en) * 2001-01-29 2007-11-23 가부시키가이샤 히타치세이사쿠쇼 Method of manufacturing image display device using thin film semiconductor device
KR100821813B1 (en) * 2001-01-29 2008-04-11 가부시키가이샤 히타치세이사쿠쇼 Method of manufacturing image display device using semiconductor thin film device
JP2009188431A (en) * 2001-10-30 2009-08-20 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP2003168691A (en) * 2001-11-30 2003-06-13 Fujitsu Ltd Method for manufacturing semiconductor device
JP2005228819A (en) * 2004-02-10 2005-08-25 Mitsubishi Electric Corp Semiconductor device
JP2011124596A (en) * 2011-02-01 2011-06-23 Mitsubishi Electric Corp Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
JP4103156B2 (en) 2008-06-18

Similar Documents

Publication Publication Date Title
KR100227439B1 (en) Polycrystalline thin film and the manufacturing method of thin film semiconductor device
JP3306258B2 (en) Method for manufacturing semiconductor device
US8119469B2 (en) Method of fabricating polycrystalline silicon thin film for improving crystallization characteristics and method of fabricating liquid crystal display device using the same
US6452213B1 (en) Semiconductor device having first, second and third non-crystalline films sequentially formed on insulating base with second film having thermal conductivity not lower than that of first film and not higher than that of third film, and method of manufacturing the same
US6686978B2 (en) Method of forming an LCD with predominantly &lt;100&gt; polycrystalline silicon regions
US5808318A (en) Polycrystalline semiconductor thin film for semiconductor TFT on a substrate having a mobility in a longitudinal direction greater than in a width direction
JP3999138B2 (en) Semiconductor device manufacturing method, display device manufacturing method, and electronic device manufacturing method
JP2000243970A (en) Thin film transistor, manufacture thereof, liquid crystal display device using the same and manufacture thereof
US6326226B1 (en) Method of crystallizing an amorphous film
JP4329312B2 (en) Thin film semiconductor device, manufacturing method thereof, and image display device
JPH1187730A (en) Polycrystalline semiconductor thin film, its formation method, polycrystalline semiconductor tft and tft substrate
US7767558B2 (en) Method of crystallizing amorphous silicon and device fabricated using the same
US5733793A (en) Process formation of a thin film transistor
JPH1065180A (en) Polycrystalline semiconductor thin film and forming method thereof, polycrystalline semiconductor tft, and tft substrate
Helen et al. Single shot excimer laser crystallization and LPCVD silicon TFTs
US7192627B2 (en) Amorphous silicon deposition for sequential lateral solidification
JPH11354444A (en) Manufacture of polycrystalline semiconductor film
JP5236929B2 (en) Laser annealing method
US7758926B2 (en) Amorphous silicon deposition for sequential lateral solidification
JP4701467B2 (en) Polycrystalline film manufacturing method and semiconductor device manufacturing method
JP3266185B2 (en) Method for manufacturing polycrystalline semiconductor thin film
JPH0888172A (en) Manufacture of polycrystalline silicon film
JP3213528B2 (en) Method for manufacturing polycrystalline semiconductor film
JPH0567782A (en) Thin film transistor and its manufacture
JPH09283438A (en) Polycrystal semiconductor thin film, formation thereof, polycrytal semiconductor tft and tft board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071212

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20071212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080317

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees