JP2003086505A - Method of manufacturing semiconductor device and semiconductor manufacturing apparatus - Google Patents

Method of manufacturing semiconductor device and semiconductor manufacturing apparatus

Info

Publication number
JP2003086505A
JP2003086505A JP2001256977A JP2001256977A JP2003086505A JP 2003086505 A JP2003086505 A JP 2003086505A JP 2001256977 A JP2001256977 A JP 2001256977A JP 2001256977 A JP2001256977 A JP 2001256977A JP 2003086505 A JP2003086505 A JP 2003086505A
Authority
JP
Japan
Prior art keywords
thin film
semiconductor
energy beam
semiconductor thin
energy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001256977A
Other languages
Japanese (ja)
Inventor
Akito Hara
明人 原
Fumiyo Takeuchi
文代 竹内
Kenichi Yoshino
健一 吉野
Nobuo Sasaki
伸夫 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to TW90120943A priority Critical patent/TW535194B/en
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2001256977A priority patent/JP2003086505A/en
Publication of JP2003086505A publication Critical patent/JP2003086505A/en
Pending legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To realize a TFT which can have high-level uniform transistor characteristics in applying to system-on-glass or the like and can be driven at a high speed with superior mobility especially in a peripheral circuit region. SOLUTION: An a-Si film 2 is patterned on a glass substrate 1 into lines (ribbon forms) (Fig. 1(a)) or into islands (Fig. 1(b)), the surface of the a-Si film 2 or the rear surface of the glass substrate 1 is irradiated and scanned in an arrowed direction with an energy beam emitted from a CW laser 3 timewise continuously to thereby crystallize the film 2.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法、並びに半導体製造装置に関し、特に、無ア
ルカリガラス等の非晶質基板上に、各々複数の薄膜トラ
ンジスタを有してなる画素領域及びその周辺回路領域が
設けられてなる半導体装置、いわゆるシステム・オン・
パネルに適用して好適である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, a method of manufacturing the same, and a semiconductor manufacturing device, and more particularly, to a pixel region and a pixel region each having a plurality of thin film transistors on an amorphous substrate such as alkali-free glass. A semiconductor device provided with the peripheral circuit area, so-called system-on-device
It is suitable to be applied to a panel.

【0002】[0002]

【従来の技術】薄膜トランジスタ(TFT:Thin Film
Transistor)は、極めて薄く微細な動作半導体薄膜に形
成されるものであるため、近時の大面積化の要請を考慮
して大画面の液晶パネル等への搭載が検討されており、
特に、システム・オン・パネル等への適用が期待されて
いる。
2. Description of the Related Art Thin film transistor (TFT)
Transistor) is formed on an extremely thin and fine operating semiconductor thin film, and is considered to be mounted on a large-screen liquid crystal panel in consideration of the recent demand for a large area.
In particular, it is expected to be applied to system on panel, etc.

【0003】前記システム・オン・パネルでは、無アル
カリガラス等の非晶質基板上に複数の多結晶半導体TF
T(特に多結晶シリコンTFT(p−SiTFT))を
形成する。この場合、半導体薄膜としてアモルファスシ
リコン(a−Si)膜を成膜した後、紫外波長・短パル
スのエキシマレーザを照射することで、ガラス基板に影
響を与えずa−Si膜のみを溶融結晶化させて動作半導
体薄膜として機能するp−Si膜を得る方法が主流であ
る。
In the system on panel, a plurality of polycrystalline semiconductors TF are formed on an amorphous substrate such as alkali-free glass.
T (especially polycrystalline silicon TFT (p-Si TFT)) is formed. In this case, by forming an amorphous silicon (a-Si) film as a semiconductor thin film and then irradiating it with an excimer laser having an ultraviolet wavelength and a short pulse, only the a-Si film is melted and crystallized without affecting the glass substrate. The mainstream method is to obtain a p-Si film that functions as an operating semiconductor thin film.

【0004】[0004]

【発明が解決しようとする課題】システム・オン・パネ
ルの大面積化に対応した高出力且つ線状のビームを出射
するエキシマレーザが開発されているが、レーザ結晶化
によって得られるp−Si膜は照射エネルギー密度だけ
でなくビームプロファイルや膜表面の状態等の影響を受
け易く、結晶粒径の大きなものを大面積に均一に形成す
るのは難しかった。エキシマレーザによって結晶化した
試料をAFMで観察すると、図37に示すように、ラン
ダムに発生した核から等方的に成長した結晶粒はそれぞ
れ正多角形に近い形状を呈し、結晶粒同士が衝突する結
晶粒界に突起が見られ、結晶粒径は1μmに満たない。
An excimer laser which emits a linear beam having a high output corresponding to a large area of a system-on-panel has been developed, but a p-Si film obtained by laser crystallization has been developed. Is susceptible to not only the irradiation energy density but also the beam profile and the state of the film surface, and it is difficult to uniformly form a large crystal grain size over a large area. When the sample crystallized by the excimer laser is observed by AFM, as shown in FIG. 37, the crystal grains that are isotropically grown from the randomly generated nuclei each have a shape close to a regular polygon, and the crystal grains collide with each other. Protrusions are observed at the crystal grain boundaries, and the crystal grain size is less than 1 μm.

【0005】このように、エキシマレーザを用いた結晶
化によって得られるp−Si膜を用いてTFTを作製し
た場合、チャネル領域には多数の結晶粒が含まれる。結
晶粒径が大きくチャネル内に存在する粒界が少ないと移
動度が大きく、チャネル領域となった部分の結晶粒径が
小さくチャネル内に粒界が多数存在すると、移動度が小
さくなる等のように粒径に依存してTFTのトランジス
タ特性のバラツキが生じ易いという問題がある。また、
結晶粒界には欠陥が多く、チャネル内部に粒界が存在す
ることによりトランジスタ特性が抑えられてしまう。こ
の技術により得られるTFTの移動度は150cm2
Vs程度である。
As described above, when a TFT is manufactured using the p-Si film obtained by crystallization using an excimer laser, the channel region contains many crystal grains. If the grain size is large and the number of grain boundaries existing in the channel is small, the mobility is high, and if the grain size in the part that became the channel region is small and there are many grain boundaries in the channel, the mobility decreases. In addition, there is a problem that the transistor characteristics of the TFT easily vary depending on the particle size. Also,
The crystal grain boundaries have many defects, and the existence of grain boundaries inside the channel suppresses the transistor characteristics. The mobility of the TFT obtained by this technology is 150 cm 2 /
It is about Vs.

【0006】本発明は、前記課題に鑑みてなされたもの
であり、周辺回路一体型TFT−LCD、システム・オ
ン・パネル、システム・オン・ガラス等への適用に際し
て、TFTのトランジスタ特性を高レベルで均質化し、
特に周辺回路領域において移動度に優れ高速駆動が可能
なTFTを備えてなる半導体装置及びその製造方法、並
びに半導体製造装置を提供することを目的とする。
The present invention has been made in view of the above problems, and when applied to a peripheral circuit integrated type TFT-LCD, a system-on-panel, a system-on-glass, etc., the transistor characteristics of the TFT have a high level. Homogenize with
In particular, it is an object of the present invention to provide a semiconductor device including a TFT that has excellent mobility and can be driven at high speed in a peripheral circuit region, a manufacturing method thereof, and a semiconductor manufacturing device.

【0007】更に本発明は、TFTのトランジスタ特性
を高レベルで均質化し、特に周辺回路領域において移動
度に優れ高速駆動が可能なTFTを実現するに際して、
時間に対して連続的にエネルギーを出力するエネルギー
ビームの出力不足を補完して半導体薄膜の結晶化におけ
るスループットを向上させ、効率に優れた前記TFTを
実現することを可能とする半導体装置及びその製造方
法、並びに半導体製造装置を提供することを目的とす
る。
Further, in the present invention, when the transistor characteristics of the TFT are homogenized at a high level, a TFT having excellent mobility, especially in the peripheral circuit region and capable of high-speed driving is realized.
A semiconductor device capable of supplementing the insufficient output of an energy beam that continuously outputs energy with respect to time, improving throughput in crystallization of a semiconductor thin film, and realizing the TFT having excellent efficiency, and a manufacturing method thereof. It is an object of the present invention to provide a method and a semiconductor manufacturing device.

【0008】[0008]

【課題を解決するための手段】本発明は前記課題を解決
するため、以下に示す諸態様を備える。
In order to solve the above-mentioned problems, the present invention has the following aspects.

【0009】本発明の第1の態様は、基板上に、各々複
数の薄膜トランジスタを有する画素領域及びその周辺回
路領域が設けられてなる半導体装置の製造方法であっ
て、少なくとも前記周辺回路領域について、当該周辺回
路領域に形成された半導体薄膜を時間に対して連続的に
エネルギーを出力するエネルギービームにより結晶化
し、前記各薄膜トランジスタの動作半導体薄膜とするこ
とを特徴とする。
A first aspect of the present invention is a method of manufacturing a semiconductor device in which a pixel region having a plurality of thin film transistors and a peripheral circuit region thereof are provided on a substrate, and at least the peripheral circuit region is provided. It is characterized in that the semiconductor thin film formed in the peripheral circuit region is crystallized by an energy beam that continuously outputs energy with respect to time to form an operating semiconductor thin film of each thin film transistor.

【0010】この場合、前記エネルギービームの具体例
としては、CWレーザ光、更には半導体励起の固体レー
ザ光(DPSSレーザ光)が好ましい。
In this case, as a specific example of the energy beam, CW laser light, and further semiconductor excited solid state laser light (DPSS laser light) is preferable.

【0011】このように、時間に対して連続的にエネル
ギーを出力するエネルギービームにより半導体薄膜を結
晶化することにより、結晶粒径を大粒径に、具体的には
エネルギービームの走査方向に沿って半導体薄膜の結晶
状態が結晶粒が長い流線形状のフローパターンに形成さ
れる。この場合の結晶粒径は、現在使用されているエキ
シマレーザ光により結晶化された場合の10〜100倍
の大きさとなる。
As described above, by crystallizing the semiconductor thin film with the energy beam that continuously outputs energy with respect to time, the crystal grain size becomes large, specifically, in the scanning direction of the energy beam. As a result, the crystalline state of the semiconductor thin film is formed into a streamlined flow pattern having long crystal grains. In this case, the crystal grain size is 10 to 100 times as large as that when crystallized by currently used excimer laser light.

【0012】前記第1の態様において、前記各半導体薄
膜を前記基板上に線状又は島状にパターニングすること
が好適である。
In the first aspect, it is preferable that each of the semiconductor thin films is patterned on the substrate in a linear or island shape.

【0013】CWレーザによる結晶化技術は、SOIの
分野において古くから研究が成されてきたが、ガラス基
板では熱的に耐えないものと考えられていた。確かに、
半導体薄膜としてa−Si膜が全面に成膜されている状
態でレーザ照射すると、a−Si膜の温度上昇と共にガ
ラス基板の温度も上昇し、クラック等のダメージが観察
される。本発明では、半導体薄膜を予め線状又は島状に
パターニングしておくことにより、ガラス基板の温度は
上がらず、クラックの発生や不純物の膜中への拡散等の
発生が防止される。これにより、ガラス等の基板にTF
Tの動作半導体薄膜を形成する際にも、CWレーザに代
表される時間に対して連続的にエネルギーを出力するエ
ネルギービームを不都合なく用いることが可能となる。
The crystallization technique using a CW laser has been studied for a long time in the field of SOI, but it was considered that a glass substrate cannot be thermally endured. surely,
When laser irradiation is performed in the state where the a-Si film is formed on the entire surface as a semiconductor thin film, the temperature of the a-Si film rises and the temperature of the glass substrate rises, and damage such as cracks is observed. In the present invention, by patterning the semiconductor thin film in a linear or island shape in advance, the temperature of the glass substrate does not rise and cracks and diffusion of impurities into the film are prevented. As a result, TF can be attached
Also when forming the operating semiconductor thin film of T, it is possible to use an energy beam that continuously outputs energy for a time represented by a CW laser without any inconvenience.

【0014】前記第1の態様において、前記基板上に、
パターニングされた前記各半導体薄膜に対応したエネル
ギービームの照射位置合わせ用のマーカーが形成されて
いることが好適である。
In the first aspect, on the substrate,
It is preferable that a marker for irradiation position alignment of the energy beam corresponding to each of the patterned semiconductor thin films is formed.

【0015】これにより、エネルギービームの照射位置
ずれを抑止することができ、安定した連続ビームの供給
により、いわゆるラテラル成長が可能となり、大粒径の
結晶粒を有する動作半導体薄膜を確実に形成することが
可能となる。
With this, it is possible to suppress the deviation of the irradiation position of the energy beam, so that so-called lateral growth becomes possible by the stable supply of the continuous beam, and the operating semiconductor thin film having large crystal grains can be surely formed. It becomes possible.

【0016】前記第1の態様において、前記基板上でパ
ターニングされた前記各半導体薄膜に複数のスリットが
形成、又は前記各半導体薄膜上に複数の細線上の絶縁膜
が形成されており、前記スリットのほぼ長手方向に沿っ
てエネルギービームを照射することが好適である。
In the first aspect, a plurality of slits are formed in each of the semiconductor thin films patterned on the substrate, or an insulating film on a plurality of thin lines is formed on each of the semiconductor thin films, and the slits are formed. It is preferable to irradiate the energy beam substantially along the longitudinal direction of.

【0017】この場合、エネルギービーム照射による結
晶化の際に、前記スリット又は前記絶縁膜(以下、便宜
上単にスリットと記す)により周辺部から内側へ向かっ
て成長する結晶粒及び粒界がブロックされ、スリット間
には当該スリットと平行に成長する結晶粒のみが形成さ
れる。スリット間の領域が十分に狭ければ、この領域に
は単結晶が形成される。このように、スリットを大粒径
の結晶粒の形成を望む領域、例えばスリット間の領域が
薄膜トランジスタのチャネル領域となるように、当該ス
リットを形成することにより、チャネル領域を選択的に
単結晶状態とすることができる。
In this case, at the time of crystallization by energy beam irradiation, the slits or the insulating film (hereinafter, simply referred to as a slit for convenience) block the crystal grains and grain boundaries growing from the peripheral portion toward the inside, Only crystal grains that grow parallel to the slits are formed between the slits. If the region between the slits is sufficiently narrow, a single crystal will be formed in this region. Thus, by forming the slits such that the slits are regions in which formation of large-sized crystal grains is desired, for example, the regions between the slits are the channel regions of the thin film transistors, the channel regions are selectively in a single crystal state. Can be

【0018】前記第1の態様において、前記画素領域と
前記周辺回路領域とにおいて、時間に対して連続的にエ
ネルギーを出力する前記エネルギービームの照射条件が
異なるようにしたり、前記画素領域に形成された半導体
薄膜をパルス状にエネルギーを出力するエネルギービー
ムにより結晶化し、前記周辺回路領域に形成された半導
体薄膜を時間に対して連続的にエネルギーを出力するエ
ネルギービームにより結晶化(更に具体的には、前記画
素領域に形成された半導体薄膜を結晶化した後、前記周
辺回路領域に形成された半導体薄膜を結晶化)したり、
前記周辺回路領域に形成された半導体薄膜を時間に対し
て連続的にエネルギーを出力するエネルギービームによ
り結晶化して動作半導体薄膜とし、前記画素領域に形成
された半導体薄膜をそのまま動作半導体薄膜とすること
等が好ましい。
In the first aspect, the pixel region and the peripheral circuit region may have different irradiation conditions of the energy beam for continuously outputting energy with respect to time, or may be formed in the pixel region. The semiconductor thin film is crystallized by an energy beam that outputs energy in a pulsed manner, and the semiconductor thin film formed in the peripheral circuit region is crystallized by an energy beam that continuously outputs energy with respect to time (more specifically, , After crystallizing the semiconductor thin film formed in the pixel region, crystallizing the semiconductor thin film formed in the peripheral circuit region),
A semiconductor thin film formed in the peripheral circuit region is crystallized by an energy beam that continuously outputs energy with respect to time to form an operating semiconductor thin film, and the semiconductor thin film formed in the pixel region is directly used as an operating semiconductor thin film. Etc. are preferred.

【0019】周辺回路領域に設けられる薄膜トランジス
タは、画素領域のそれに比して要求精度が高く、作製の
際に最適化が必要となる。従って、確実に大粒径の結晶
粒を有する動作半導体薄膜の形成が可能であり、各薄膜
トランジスタの動作特性を高いレベルで均質化できる連
続的にエネルギーを出力するエネルギービームを特に周
辺回路領域に適用し、要求精度が緩和された画素領域に
は当該エネルギービームの照射時間を短縮したり、パル
ス状のエネルギービーム適用する等、周辺回路領域と画
素領域とで工程に差異を設ける。これにより、極めて効
率的に各場所の精度要求に見合った所望のシステム・オ
ン・パネルを実現することが可能となる。
The thin film transistor provided in the peripheral circuit region has a higher required accuracy than that in the pixel region, and it requires optimization during manufacture. Therefore, it is possible to surely form an operating semiconductor thin film having large-sized crystal grains, and apply an energy beam that continuously outputs energy that can homogenize the operating characteristics of each thin film transistor at a high level, especially in the peripheral circuit region. However, in the pixel region in which the required accuracy is relaxed, the irradiation time of the energy beam is shortened, a pulsed energy beam is applied, or the like, and a process difference is provided between the peripheral circuit region and the pixel region. As a result, it becomes possible to extremely efficiently realize a desired system-on-panel that meets the accuracy requirement of each place.

【0020】本発明の第2の態様は、基板上に、各々複
数の薄膜トランジスタを有してなる画素領域及びその周
辺回路領域が設けられてなる半導体装置であって、少な
くとも前記周辺回路領域を構成する前記各薄膜トランジ
スタの動作半導体薄膜は、結晶粒が大きい流線形状のフ
ローパターンの結晶状態に形成されていることを特徴と
する。
A second aspect of the present invention is a semiconductor device in which a pixel region having a plurality of thin film transistors and a peripheral circuit region thereof are provided on a substrate, and at least the peripheral circuit region is formed. The operating semiconductor thin film of each thin film transistor is formed in a crystalline state having a streamlined flow pattern with large crystal grains.

【0021】この場合、動作半導体薄膜にはフローパタ
ーンの流線形状に沿った大結晶粒状態、好ましくは単結
晶状態とすることができるため、例えば薄膜トランジス
タのチャネル領域を単結晶状態とすることが可能とな
り、トランジスタ特性の極めて高い高速駆動の薄膜トラ
ンジスタが実現する。
In this case, the operating semiconductor thin film can have a large crystal grain state along the streamline shape of the flow pattern, preferably a single crystal state. Therefore, for example, the channel region of the thin film transistor can be in the single crystal state. This makes it possible to realize a high-speed driving thin film transistor having extremely high transistor characteristics.

【0022】また、前記基板上に、Si及びN、又は、
Si,O及びNを含む薄膜を有するバッファー層を介し
て前記半導体薄膜を形成し、前記半導体薄膜の水素濃度
を1×1020個/cm3以下、更に好ましくは前記薄膜
の水素濃度を1×1022個/cm3以下とする。
On the substrate, Si and N, or
The semiconductor thin film is formed through a buffer layer having a thin film containing Si, O and N, and the hydrogen concentration of the semiconductor thin film is 1 × 10 20 pieces / cm 3 or less, and more preferably the hydrogen concentration of the thin film is 1 ×. 10 22 pieces / cm 3 or less.

【0023】これにより、時間に対して連続的にエネル
ギーを出力するエネルギービームによる結晶化を利用し
て薄膜トランジスタのトランジスタ特性を高レベルで均
質化するととともに、薄膜トランジスタをピンホールや
剥離が発生することなく安定に形成することが可能とな
り、極めて信頼性の高い薄膜トランジスタが実現され
る。
This makes it possible to homogenize the transistor characteristics of the thin film transistor at a high level by utilizing crystallization by an energy beam which outputs energy continuously with respect to time, and to prevent the thin film transistor from pinholes or peeling. It is possible to stably form a thin film transistor having extremely high reliability.

【0024】本発明の第3の態様は、基板上に形成され
た半導体薄膜を結晶化するエネルギービームを出射する
半導体製造装置であって、前記エネルギービームを時間
に対して連続的に出力することが可能であり、照射対象
物に前記エネルギービームを走査する機能を有し、前記
エネルギービームの出力不安定性が±1%/hより小値
であることを特徴とする。
A third aspect of the present invention is a semiconductor manufacturing apparatus for emitting an energy beam for crystallizing a semiconductor thin film formed on a substrate, wherein the energy beam is continuously output with respect to time. And has a function of scanning the irradiation object with the energy beam, and the output instability of the energy beam is smaller than ± 1% / h.

【0025】この場合、エネルギービームの出力不安定
性を±1%/hより小値、更に好ましくは前記エネルギ
ービームの不安定性を示すノイズ(光ノイズ)を0.1
rms%以下とすることによって、安定した連続ビーム
の供給が可能となり、当該連続ビームの走査により、多
数の薄膜トランジスタの動作半導体薄膜を大粒径の結晶
状態(フローパターン)に各々均質に形成することが可
能となる。
In this case, the output instability of the energy beam is smaller than ± 1% / h, more preferably the noise (optical noise) indicating the instability of the energy beam is 0.1.
By setting the rms% or less, a stable continuous beam can be supplied, and by operating the continuous beam, the operating semiconductor thin films of a large number of thin film transistors can be uniformly formed in a large grain size crystalline state (flow pattern). Is possible.

【0026】本発明の第4の態様は、第3の態様と同様
に半導体製造装置であって、表面に半導体薄膜が形成さ
れた基板が設置され、前記基板を前記半導体薄膜の面内
方向で自在に移動可能とする設置手段と、エネルギービ
ームを時間に対して連続的に出力する機能を有するレー
ザ発振手段と、前記レーザ発振手段から出射された前記
エネルギービームを光学的に複数の副ビームに分割する
ビーム分割手段とを備え、前記各副ビームを前記半導体
薄膜の各所定部位に対して相対的に走査し、前記各所定
部位を結晶化することを特徴とする。
A fourth aspect of the present invention is, similarly to the third aspect, a semiconductor manufacturing apparatus, in which a substrate having a semiconductor thin film formed on the surface thereof is installed, and the substrate is arranged in the in-plane direction of the semiconductor thin film. Installation means that can be freely moved, laser oscillation means having a function of continuously outputting an energy beam with respect to time, and the energy beam emitted from the laser oscillation means is optically divided into a plurality of sub-beams. Beam splitting means for splitting, and each sub-beam is scanned relative to each predetermined portion of the semiconductor thin film to crystallize each predetermined portion.

【0027】この場合、分割された各副ビームにより、
各々の副ビームに対応した半導体薄膜における複数の所
定部位が同時に結晶化されるため、多数の薄膜トランジ
スタの動作半導体薄膜を大粒径の結晶状態(フローパタ
ーン)に各々均質に形成することができることに加え
て、エキシマレーザに比較して出力の低いCWレーザ等
のエネルギービームを時間に対して連続的に出力する機
能を有するレーザ発振手段でも、エキシマレーザに劣ら
ない極めて高いスループットを達成し、効率良く薄膜ト
ランジスタの結晶化を達成することが可能となる。
In this case, each of the divided sub-beams causes
Since a plurality of predetermined portions of the semiconductor thin film corresponding to each sub-beam are crystallized at the same time, the operating semiconductor thin films of a large number of thin film transistors can be uniformly formed in a crystal state (flow pattern) having a large grain size. In addition, even a laser oscillator having a function of continuously outputting an energy beam such as a CW laser having a lower output than an excimer laser can achieve an extremely high throughput comparable to that of an excimer laser and efficiently. It is possible to achieve crystallization of the thin film transistor.

【0028】前記第4の態様において、前記各副ビーム
により、前記各薄膜トランジスタの形成部位のみを結晶
化に最適なエネルギー強度で照射し、且つ前記各薄膜ト
ランジスタの非形成部位を高速で通過するように制御す
ることが好適である。これにより、更に優れたスループ
ットが得られ、極めて効率的なトランジスタの結晶化が
実現する。
In the fourth aspect, each sub-beam irradiates only the formation portion of each thin film transistor with an energy intensity optimum for crystallization, and passes through the non-formation portion of each thin film transistor at high speed. It is preferable to control. As a result, even better throughput is obtained, and extremely efficient crystallization of the transistor is realized.

【0029】本発明の第5の態様は、第3の態様と同様
に半導体製造装置であって、表面に半導体薄膜が形成さ
れた基板が設置され、前記基板を前記半導体薄膜の面内
方向で自在に移動可能とする設置手段と、エネルギービ
ームを時間に対して連続的に出力する機能を有するレー
ザ発振手段と、前記エネルギービームの通過領域及び遮
断領域を有し、前記エネルギービームを断続的に通過さ
せる断続出射手段とを備え、前記基板を前記エネルギー
ビームに対して相対的に走査させながら、前記半導体薄
膜に前記エネルギービームを断続的に照射し、前記各薄
膜トランジスタの形成部位のみを選択的に結晶化するこ
とを特徴とする。
A fifth aspect of the present invention is, like the third aspect, a semiconductor manufacturing apparatus, in which a substrate having a semiconductor thin film formed on the surface thereof is installed, and the substrate is arranged in the in-plane direction of the semiconductor thin film. An installation means that can be freely moved, a laser oscillation means having a function of continuously outputting an energy beam with respect to time, a passage area and a cutoff area of the energy beam, and the energy beam is intermittently provided. An intermittent emitting means for passing the substrate, while relatively scanning the substrate with respect to the energy beam, intermittently irradiate the semiconductor thin film with the energy beam, selectively forming only the formation site of each thin film transistor. It is characterized by being crystallized.

【0030】この場合、主に断続出射手段により前記エ
ネルギービームの透過を調節することにより、半導体薄
膜の所望部位を選択的に結晶化することができる。即
ち、いわゆるベタ状態の半導体薄膜の所望部位を断続的
に結晶化できるため、ビームの照射部位、即ち薄膜トラ
ンジスタの形成部位(リボン状又はアイランド状の形成
部位)を予め設けておく必要がなく、製造工程の削減化
及びスループットの向上が実現する。
In this case, the desired portion of the semiconductor thin film can be selectively crystallized by controlling the transmission of the energy beam mainly by the intermittent emitting means. That is, since a desired portion of a so-called solid semiconductor thin film can be crystallized intermittently, it is not necessary to previously provide a beam irradiation portion, that is, a thin film transistor formation portion (ribbon-shaped or island-shaped formation portion). The number of steps can be reduced and the throughput can be improved.

【0031】前記第5の態様において、前記半導体薄膜
の前記薄膜トランジスタの形成部位と異なる部位に前記
エネルギービームを断続的に照射し、所定形状に結晶化
されてなる前記薄膜トランジスタの位置合わせマーカー
を形成することが好適である。このように、薄膜トラン
ジスタの形成部位の結晶化に付随して位置合わせマーカ
ーを形成することにより、製造工程が削減され、効率良
く正確な薄膜トランジスタの形成が可能となる。
In the fifth aspect, a portion of the semiconductor thin film different from a portion where the thin film transistor is formed is intermittently irradiated with the energy beam to form an alignment marker for the thin film transistor which is crystallized into a predetermined shape. Is preferred. As described above, by forming the alignment marker along with the crystallization of the formation portion of the thin film transistor, the number of manufacturing steps can be reduced, and the thin film transistor can be formed efficiently and accurately.

【0032】なお、前記第5,第4の態様に対応した半
導体装置、及び半導体装置の製造方法も本発明に含まれ
る。
The semiconductor device corresponding to the fifth and fourth aspects and the method for manufacturing the semiconductor device are also included in the present invention.

【0033】[0033]

【発明の実施の形態】以下、本発明を適用した具体的な
諸実施形態について図面を参照しながら詳細に説明す
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Specific embodiments to which the present invention is applied will be described in detail below with reference to the drawings.

【0034】(第1の実施形態) −時間に対して連続的に出力するエネルギービームによ
る結晶化− 先ず、本実施形態の主要構成、即ち、時間に対して連続
的にエネルギーを出力するエネルギービームを、ここで
は半導体励起(LD励起)の固体レーザ(DPSSレー
ザ)を利用した半導体薄膜の結晶化について開示する。
(First Embodiment) -Crystallization by Energy Beam Continuously Output with Time-First, the main configuration of the present embodiment, that is, energy beam continuously outputting energy with respect to time Here, crystallization of a semiconductor thin film using a semiconductor-pumped (LD-pumped) solid-state laser (DPSS laser) is disclosed.

【0035】時間に対して連続したエネルギービームを
半導体薄膜、例えばアモルファスシリコン膜(a−Si
膜)に対して照射走査することにより、大粒径のポリシ
リコン結晶を形成することが可能である。このときの結
晶粒径は数μm程度となり、非常に大きな結晶を形成で
きる。この結晶粒径は現在使用されているエキシマレー
ザの10〜100倍の大きさになる。従って、高速動作
を必要とされる周辺回路部分のTFTには非常に有利で
ある。
An energy beam continuous with respect to time is applied to a semiconductor thin film such as an amorphous silicon film (a-Si).
By irradiating and scanning a film, it is possible to form a polysilicon crystal having a large grain size. The crystal grain size at this time is about several μm, and a very large crystal can be formed. This crystal grain size is 10 to 100 times as large as the currently used excimer laser. Therefore, it is very advantageous for the TFT in the peripheral circuit portion that requires high-speed operation.

【0036】図1及び図2に示すように、バッファーS
iO2を形成したガラス基板1上でa−Si膜2を線状
(リボン状)(図1(a))、又は島状(アイランド
状)(図1(b))にパターニングし、a−Si膜2の
表面又はガラス基板1の裏面に対し、CWレーザ3から
時間に対して連続的に出力するエネルギービームを矢印
の方向へ照射走査する。この後、図3に示すように、リ
ボン状の半導体薄膜2(図3(a))、又はアイランド
状の半導体薄膜2(図3(b))をパターニング及びエ
ッチングして、各半導体薄膜2内にチャネル領域4を挟
みソース/ドレイン5となる領域を有するTFTのアイ
ランド領域6を形成する。
As shown in FIGS. 1 and 2, the buffer S
The a-Si film 2 is patterned into a linear shape (ribbon shape) (FIG. 1A) or an island shape (island shape) (FIG. 1B) on the glass substrate 1 on which iO 2 is formed. The front surface of the Si film 2 or the back surface of the glass substrate 1 is irradiated and scanned with an energy beam continuously output from the CW laser 3 in the direction of the arrow. Thereafter, as shown in FIG. 3, the ribbon-shaped semiconductor thin film 2 (FIG. 3A) or the island-shaped semiconductor thin film 2 (FIG. 3B) is patterned and etched so that each semiconductor thin film 2 Then, an island region 6 of the TFT having a region serving as a source / drain 5 sandwiching the channel region 4 is formed.

【0037】アイランド領域6の周辺部には、周囲への
熱拡散により冷却速度が速いために微結晶が形成される
が、内部ではCWレーザ3の照射条件(エネルギー及び
走査速度)を適切に選ぶことにより冷却速度を十分に遅
くでき、数μm幅、数十μmの長さの結晶粒が形成され
る。これにより、チャネル部の結晶粒径を大きくでき
る。
Microcrystals are formed in the periphery of the island region 6 due to the rapid cooling rate due to thermal diffusion to the surroundings. Inside, however, the irradiation conditions (energy and scanning speed) of the CW laser 3 are appropriately selected. As a result, the cooling rate can be made sufficiently slow, and crystal grains having a width of several μm and a length of several tens of μm are formed. Thereby, the crystal grain size of the channel portion can be increased.

【0038】なお、時間に対して連続したエネルギービ
ームによる結晶化技術は、SOI(Silicon On Insulat
or)の分野において古くから研究が成されてきたが、ガ
ラス基板では熱的に耐えられないと考えられていた。確
かに、a−Si膜が全面に成膜されている状態でレーザ
照射すると、a−Si膜の温度上昇と共にガラス基板の
温度も上昇し、クラック等のダメージが観察されるが、
a−Si膜を予めリボン状、アイランド状に加工してお
くことにより、ガラス基板の温度は上がらず、クラック
の発生や不純物の膜中への拡散等が発生しない。
The crystallization technique using an energy beam continuous with respect to time is based on SOI (Silicon On Insulat)
Although research has been conducted for a long time in the field of (or), it was thought that glass substrates could not withstand heat. Certainly, when laser irradiation is performed in a state where the a-Si film is formed on the entire surface, the temperature of the glass substrate rises as the temperature of the a-Si film rises, and damage such as cracks is observed.
By processing the a-Si film into a ribbon shape or an island shape in advance, the temperature of the glass substrate does not rise and cracks and diffusion of impurities into the film do not occur.

【0039】大面積にわたって、多数のTFTを形成す
るためには、エネルギービームの安定性が重要である。
半導体LD励起の固体レーザは、そのエネルギービーム
の不安定性を示すノイズ(光ノイズ)が、10Hz〜2
MHzの領域で0.1rms%以下、エネルギービーム
の出力不安定性が<±1%/hと他のエネルギービーム
に比べて格段に優れている。
In order to form a large number of TFTs over a large area, the stability of the energy beam is important.
A solid-state laser excited by a semiconductor LD has a noise (optical noise) indicating instability of its energy beam of 10 Hz to 2 Hz.
The energy beam output instability is <± 1% / h in the MHz region of 0.1 rms% or less, which is far superior to other energy beams.

【0040】以下、半導体励起(LD励起)の固体レー
ザ(DPSSレーザ)を利用した結晶化の具体例を示
す。当該固体レーザの波長は532nm(Nd:YVO
4の第2高調波、Nd:YAGの第2高調波など)であ
る。このエネルギービームの不安定性を示すノイズ(光
ノイズ)は、10Hz〜2MHzの領域で<0.1rm
s%、エネルギービームの出力の時間不安定性は<±1
%/hである。なお、波長はこの値に限定したものでは
なく、半導体薄膜が結晶化できる波長を利用すればよ
い。出力10Wであり、基板としては非晶質基板である
NA35ガラスを利用する。非晶質基板の材質はこれに
限定したものではなく、他の無アルカリガラス、石英ガ
ラス、シリコン単結晶、セラミックス、プラスチック等
でも良い。
A specific example of crystallization using a semiconductor-excited (LD-excited) solid-state laser (DPSS laser) will be described below. The wavelength of the solid-state laser is 532 nm (Nd: YVO
4 second harmonic, Nd: YAG second harmonic, etc.). The noise (optical noise) indicating the instability of this energy beam is <0.1 rm in the range of 10 Hz to 2 MHz.
s%, time instability of energy beam output is <± 1
% / H. The wavelength is not limited to this value, and a wavelength that can crystallize the semiconductor thin film may be used. The output is 10 W, and the substrate is NA35 glass which is an amorphous substrate. The material of the amorphous substrate is not limited to this, and other non-alkali glass, quartz glass, silicon single crystal, ceramics, plastic, etc. may be used.

【0041】ガラス基板と半導体薄膜との間に、SiO
2バッファ層を膜厚400nm程度に形成している。な
お、バッファー層はこれに限定したものではなく、Si
2膜とSiN膜の積層構造でも良い。半導体薄膜はプ
ラズマCVDで形成したシリコン薄膜である。エネルギ
ー照射前に450℃、2時間の熱処理により水素出しの
熱処理を行っている。ここで、水素出しは熱処理に限定
したものではなく、エネルギービームを低エネルギー側
から次第に増加させながら、多数回照射して行っても良
い。本例では、ガラスを透過して裏面から照射している
が、これに限定したものではなく半導体薄膜側から照射
しても良い。
SiO is formed between the glass substrate and the semiconductor thin film.
2 The buffer layer is formed to a film thickness of about 400 nm. The buffer layer is not limited to this, but Si
A laminated structure of an O 2 film and a SiN film may be used. The semiconductor thin film is a silicon thin film formed by plasma CVD. Before the energy irradiation, heat treatment for hydrogen removal is performed by heat treatment at 450 ° C. for 2 hours. Here, the dehydrogenation is not limited to the heat treatment, and may be performed by irradiating the energy beam many times while gradually increasing the energy beam from the low energy side. In this example, the glass is transmitted and the irradiation is performed from the back surface, but the invention is not limited to this and irradiation may be performed from the semiconductor thin film side.

【0042】エネルギービームはサイズが400μm×
40μmの長尺線状ビーム(又は楕円ビーム)に成型さ
れている。ここで、エネルギービームのサイズ及び形状
はこれに限定されたものではなく、結晶化に必要な最適
な大きさに調整すればよい。例えば、ビーム形状として
は、長方形ビーム(又は楕円ビーム)、線状ビーム(又
は楕円ビーム)等が好適である。なお、長尺線状ビーム
(又は楕円ビーム)、長方形ビーム(又は楕円ビー
ム)、線状ビーム(又は楕円ビーム)は、ビーム内で均
一のエネルギー強度を有することが好ましいが、必ずし
も均一である必要はなく、ビームの中心位置が最高強度
を持つエネルギープロファイルでも良い。
The energy beam has a size of 400 μm ×
It is molded into a long linear beam (or elliptical beam) of 40 μm. Here, the size and shape of the energy beam are not limited to this, and may be adjusted to the optimum size required for crystallization. For example, as the beam shape, a rectangular beam (or elliptical beam), a linear beam (or elliptical beam), or the like is suitable. Note that the long linear beam (or elliptical beam), rectangular beam (or elliptical beam), or linear beam (or elliptical beam) preferably has uniform energy intensity in the beam, but it is not always required to be uniform. Instead, the energy profile may have the highest intensity at the center position of the beam.

【0043】本例では、TFTが形成されるシリコン領
域は図2のようにリボン状にa−Si膜2がパターニン
グされており、隣接するリボン状のa−Si膜2間は所
定距離に分離され、a−Si膜2の存在しない領域が存
在する。このようにa−Si膜2の配置を構成すること
により、NA35ガラス基板1に対する熱損傷を大幅に
低減することが可能となる。なお、a−Si膜はリボン
状に限定されたものではなく、アイランド形状としても
良い。
In this example, the silicon region where the TFT is formed has the ribbon-shaped a-Si film 2 patterned as shown in FIG. 2, and the adjacent ribbon-shaped a-Si films 2 are separated by a predetermined distance. Therefore, there is a region where the a-Si film 2 does not exist. By configuring the arrangement of the a-Si film 2 as described above, it is possible to significantly reduce the heat damage to the NA35 glass substrate 1. The a-Si film is not limited to the ribbon shape, but may be an island shape.

【0044】エネルギービームの走査速度を20cm/
sとしてa−Si膜の結晶化を行なった結果を図4に示
す。結晶粒径5μm以上の結晶が形成されていることが
分かる。この結晶粒径サイズはエキシマレーザによる結
晶化の粒径サイズの10倍〜100倍の大きさに相当す
る。なお、走査方向に流れるような結晶粒が観測されて
いるが、このような結晶パターンを本例では「フローパ
ターン」と定義している。この名称はこれに限定したも
のではなく、本例で便宜的に命名したものである。フロ
ーパターンと別タイプの結晶粒径は、図5に示すよう
な、図37のエキシマレーザ結晶化のパターンに類似し
たパターンが形成される場合がある。本例では、この結
晶粒パターンを「エキシマパターン」と定義する。この
エキシマパターンは、エネルギー密度または走査速度
(あるいは両方)が不適切なことに起因して形成される
ものである。
The scanning speed of the energy beam is 20 cm /
The result of crystallization of the a-Si film as s is shown in FIG. It can be seen that crystals having a crystal grain size of 5 μm or more are formed. This crystal grain size corresponds to 10 to 100 times the grain size of crystallization by excimer laser. Although crystal grains that flow in the scanning direction are observed, such a crystal pattern is defined as a "flow pattern" in this example. This name is not limited to this, but is given for convenience in this example. The crystal grain size of a type different from that of the flow pattern may form a pattern similar to the excimer laser crystallization pattern of FIG. 37 as shown in FIG. In this example, this crystal grain pattern is defined as an “excimer pattern”. This excimer pattern is formed due to improper energy density or scanning speed (or both).

【0045】ここで、ガラス中に存在する大量の不純物
が結晶化膜にどのような影響を与えるかという点につい
て観測した結果について説明する。本例では、NA35
ガラス基板1と半導体薄膜であるa−Si膜2との間に
は、PECVDで形成した膜厚400nm程度のSiO
2膜がバッファー層として存在する。なお、バッファー
層はこれに限定したものではなく、SiO2単独であれ
ば200nm以上、またはSiO2膜とSiN膜との積
層構造を利用しても良い。
Here, the results of observation of how a large amount of impurities existing in the glass affect the crystallized film will be described. In this example, NA35
Between the glass substrate 1 and the a-Si film 2 which is a semiconductor thin film, a SiO film having a thickness of about 400 nm formed by PECVD.
Two membranes are present as buffer layers. The buffer layer is not limited to this, and may be 200 nm or more for SiO 2 alone, or may have a laminated structure of a SiO 2 film and a SiN film.

【0046】SIMS分析の結果を図6に示す。ガラス
中の不純物(アルミニウム、ボロン、ナトリウム、バリ
ウム)は結晶化した半導体薄膜内には存在しないことが
確認される。なお、データではアルミニウムが観測され
ているが、これはゴーストであり、実際にアルミニウム
が膜中に存在するわけではない。
The results of SIMS analysis are shown in FIG. It is confirmed that impurities (aluminum, boron, sodium, barium) in the glass do not exist in the crystallized semiconductor thin film. Note that although aluminum is observed in the data, this is a ghost, and aluminum does not actually exist in the film.

【0047】NA35ガラスに対する熱損傷を調べた結
果(断面TEMを観測した結果)を図7に示す。このよ
うに、ガラスとバッファー層との境界は明瞭であり、ガ
ラスに対する損傷がないことが確認できる。
FIG. 7 shows the result of examining the thermal damage to the NA35 glass (the result of observing the cross-section TEM). In this way, the boundary between the glass and the buffer layer is clear, and it can be confirmed that there is no damage to the glass.

【0048】なお本例では、出力10W、波長532n
mのDPSSレーザ1台を利用して結晶化したが、図2
のように半導体薄膜パターンの配列が既に分かっている
ときには複数のビームを形成し、各エネルギービームを
半導体薄膜領域に整合させて同時に照射しても良い。こ
のとき、複数のエネルギービーム発生装置を利用しても
良いし、また1台からエネルギービームを複数本に分離
しても良い。
In this example, the output is 10 W and the wavelength is 532 n.
It was crystallized using one DPSS laser of m.
When the arrangement of the semiconductor thin film pattern is already known as described above, a plurality of beams may be formed and each energy beam may be aligned with the semiconductor thin film region and simultaneously irradiated. At this time, a plurality of energy beam generators may be used, or one energy beam may be separated into a plurality of energy beams.

【0049】−TFTの作製−以下、上述の時間に対し
て連続的に出力するエネルギービームを用いたnチャネ
ル薄膜トランジスタの作製例について説明する。図8〜
図11は、この薄膜トランジスタの製造方法を工程順に
示す概略断面図である。
-Fabrication of TFT- An example of fabrication of an n-channel thin film transistor using an energy beam continuously output for the above time will be described below. Figure 8 ~
FIG. 11 is a schematic cross-sectional view showing the method of manufacturing the thin film transistor in the order of steps.

【0050】基板としては、上述と同様に、非晶質基板
であるNA35のガラス基板21を使用する。先ず、図
8(a)に示すように、ガラス基板21上に膜厚400
nm程度のSiO2バッファー層22と非晶質シリコン
薄膜(a−Si膜)を形成したパターニングSi薄膜を
形成し、水素出しのために450℃、2時間の熱処理を
行う。なお、水素出しは熱処理に限定したものではな
く、エネルギービームを低エネルギー側から次第に増加
させながら、多数回照射して行っても良い。
As the substrate, the glass substrate 21 of NA35 which is an amorphous substrate is used as described above. First, as shown in FIG. 8A, a film thickness of 400 is formed on the glass substrate 21.
A SiO 2 buffer layer 22 having a thickness of about nm and a patterned Si thin film formed with an amorphous silicon thin film (a-Si film) are formed, and heat treatment is performed at 450 ° C. for 2 hours to remove hydrogen. Note that the hydrogen discharge is not limited to the heat treatment and may be performed by irradiating the energy beam many times while gradually increasing the energy beam from the low energy side.

【0051】続いて、上述の時間に対して連続的に出力
するエネルギービームを用いてa−Si膜2を結晶化
し、動作半導体薄膜11を形成する。具体的には、例え
ば図2(a)のようにリボン状に半導体薄膜、ここでは
a−Si膜2を形成し、DPSSレーザを用いて、波長
532nm、エネルギービームの不安定性<0.1rm
s%ノイズ、出力不安定性<±1%/hとし、エネルギ
ービームサイズ400μm×40μmの線状ビームによ
り走査速度20cm/sでa−Si膜2を照射走査して
結晶化する。
Then, the a-Si film 2 is crystallized by using the energy beam continuously output for the above-mentioned time, and the operating semiconductor thin film 11 is formed. Specifically, for example, as shown in FIG. 2A, a semiconductor thin film, here, an a-Si film 2 is formed in a ribbon shape, a wavelength of 532 nm, and energy beam instability <0.1 rm using a DPSS laser.
With s% noise and output instability <± 1% / h, the a-Si film 2 is irradiated and scanned with a linear beam having an energy beam size of 400 μm × 40 μm at a scanning speed of 20 cm / s for crystallization.

【0052】続いて、例えば図3のように、結晶化され
たリボン状の半導体薄膜にTFTアイランド領域6を形
成する。このとき、リボン状の半導体薄膜の中心軸上に
TFTのチャネル領域4が位置するように加工する。即
ち、完成したTFTにおいて流れる電流はレーザ光の走
査方向と一致する。この場合、図2(a)の下部に示す
ように、リボン幅内に複数個(図示の例では3つ)のT
FTが形成されても良い。
Subsequently, as shown in FIG. 3, for example, the TFT island region 6 is formed in the crystallized ribbon-shaped semiconductor thin film. At this time, processing is performed so that the channel region 4 of the TFT is located on the central axis of the ribbon-shaped semiconductor thin film. That is, the current flowing through the completed TFT matches the scanning direction of the laser light. In this case, as shown in the lower part of FIG. 2A, a plurality (three in the illustrated example) of T
FT may be formed.

【0053】続いて、図8(b)に示すように、動作半
導体薄膜11上に膜厚200nm程度にゲート酸化膜と
なるシリコン酸化膜23をPECVD法により形成す
る。このとき、他の手法、例えばLPCVD法又はスパ
ッタリング法等を利用しても良い。
Subsequently, as shown in FIG. 8B, a silicon oxide film 23 to be a gate oxide film is formed on the operating semiconductor thin film 11 to a film thickness of about 200 nm by PECVD. At this time, another method such as an LPCVD method or a sputtering method may be used.

【0054】続いて、図8(c)に示すように、膜厚3
00nm程度となるようにアルミニウム膜(又はアルミ
ニウム合金膜)24をスパッタリング法により成膜形成
する。
Then, as shown in FIG.
An aluminum film (or aluminum alloy film) 24 is formed by a sputtering method so as to have a thickness of about 00 nm.

【0055】続いて、図9(a)に示すように、アルミ
ニウム膜24をフォトリソグラフィー及びそれに続くド
ライエッチングにより電極形状にパターニングし、ゲー
ト電極24を形成する。
Subsequently, as shown in FIG. 9A, the aluminum film 24 is patterned into an electrode shape by photolithography and subsequent dry etching to form a gate electrode 24.

【0056】続いて、図9(b)に示すように、パター
ニングされたゲート電極24をマスクとしてシリコン酸
化膜23をパターニングし、ゲート電極形状に倣ったゲ
ート酸化膜23を形成する。
Subsequently, as shown in FIG. 9B, the silicon oxide film 23 is patterned using the patterned gate electrode 24 as a mask to form the gate oxide film 23 following the shape of the gate electrode.

【0057】続いて、図9(c)に示すように、ゲート
電極24をマスクとして動作半導体薄膜11のゲート電
極24の両側部位にイオンドープする。具体的には、n
型不純物、ここではリン(P)を加速エネルギー20k
eV、ドーズ量4×1015/cm2の条件でイオンドー
プし、ソース/ドレイン領域を形成する。
Then, as shown in FIG. 9C, ion implantation is performed on both sides of the gate electrode 24 of the operating semiconductor thin film 11 using the gate electrode 24 as a mask. Specifically, n
Type impurities, here phosphorus (P), acceleration energy 20k
Ion doping is performed under the conditions of eV and a dose amount of 4 × 10 15 / cm 2 to form source / drain regions.

【0058】続いて、図10(a)に示すように、ソー
ス/ドレイン領域のリンを活性化するためにエキシマレ
ーザ照射を行った後、図10(b)に示すように、全面
を覆うように膜厚300nm程度にSiNを堆積し、層
間絶縁膜25を形成する。
Subsequently, as shown in FIG. 10A, excimer laser irradiation is performed to activate phosphorus in the source / drain regions, and then the entire surface is covered as shown in FIG. 10B. Then, SiN is deposited to a film thickness of about 300 nm to form an interlayer insulating film 25.

【0059】続いて、図11(a)に示すように、ゲー
ト電極24上、動作半導体薄膜11のソース/ドレイン
領域上をそれぞれ露出させるコンタクトホール26を層
間絶縁膜25に開口形成する。
Subsequently, as shown in FIG. 11A, contact holes 26 for exposing the gate electrode 24 and the source / drain regions of the operating semiconductor thin film 11 are formed in the interlayer insulating film 25.

【0060】続いて、図11(b)に示すように、各コ
ンタクトホール26を埋め込むようにアルミニウム等の
金属膜27を形成した後、図11(c)に示すように、
金属膜27をパターニングし、それぞれコンタクトホー
ル26を通じてゲート電極24、動作半導体薄膜11の
ソース/ドレイン領域と導通する配線27を形成する。
しかる後、全面を覆う保護膜の形成等を経て、n型TF
Tを完成させる。
Subsequently, as shown in FIG. 11B, after forming a metal film 27 of aluminum or the like so as to fill each contact hole 26, as shown in FIG. 11C.
The metal film 27 is patterned to form wirings 27 which are electrically connected to the gate electrode 24 and the source / drain regions of the operating semiconductor thin film 11 through the contact holes 26, respectively.
Then, after a protective film covering the entire surface is formed, n-type TF
Complete T.

【0061】以上の各工程を経て作製されたnチャネル
TFTを用いてTFT特性と結晶品質との関係について
調べた。実験結果を図12に示す。チャネル領域の結晶
パターンがフローパターンである方がエキシマレーザパ
ターンに比較して移動度が大きいことが分かる。最高移
動度は470cm2/Vsに達する。また、移動度はフ
ローパターン形状と強い相関があり、図13に示すよう
に、強く流れるフローパターン形状のほうが、弱いフロ
ーパターン形状よりも移動度が優れていることが確認さ
れた。
The relationship between the TFT characteristics and the crystal quality was examined by using the n-channel TFT manufactured through the above steps. The experimental results are shown in FIG. It can be seen that the mobility when the crystal pattern of the channel region is the flow pattern is higher than that of the excimer laser pattern. The maximum mobility reaches 470 cm 2 / Vs. Further, the mobility has a strong correlation with the flow pattern shape, and as shown in FIG. 13, it was confirmed that the strongly flowing flow pattern shape has a higher mobility than the weak flow pattern shape.

【0062】以上説明したように、本実施形態によれ
ば、TFTのトランジスタ特性を高レベルで均質化し、
特に周辺回路領域において移動度に優れ高速駆動が可能
なTFTが実現できる。これにより、当該TFTを多数
備えてなる高性能な周辺回路一体型TFT−LCD、シ
ステム・オン・パネル、システム・オン・ガラス等が実
現可能となる。
As described above, according to this embodiment, the transistor characteristics of the TFT are homogenized at a high level,
In particular, a TFT having excellent mobility and capable of high speed driving can be realized in the peripheral circuit region. As a result, it is possible to realize a high-performance peripheral circuit integrated TFT-LCD, a system-on-panel, a system-on-glass, etc., which is provided with a large number of the TFTs.

【0063】−変形例− 以下、第1の実施形態の諸変形例について説明する。-Modification- Hereinafter, various modifications of the first embodiment will be described.

【0064】(変形例1)図14は、変形例1における
ガラス基板上の様子を示す概略平面図である。ここで
は、ガラス基板1上に半導体薄膜としてリボン状のa−
Si膜2が形成されており、各a−Si膜2に対応した
ガラス基板1端部に位置マーカー31が設けられてい
る。なお、図示の例ではリボン状のa−Si膜を示して
いるが、アイランド状のa−Si膜としても良い。
(Modification 1) FIG. 14 is a schematic plan view showing a state on a glass substrate in Modification 1. Here, a ribbon-shaped a- as a semiconductor thin film is formed on the glass substrate 1.
The Si film 2 is formed, and the position marker 31 is provided at the end of the glass substrate 1 corresponding to each a-Si film 2. Although a ribbon-shaped a-Si film is shown in the illustrated example, an island-shaped a-Si film may be used.

【0065】a−Si膜2へのCWレーザ3によるエネ
ルギービームの照射走査時に、位置マーカー31を目安
とすることにより照射位置を自動的に探索することがで
きる仕組みになっており、これにより照射位置を定めた
後、エネルギービームを走査することにより、結晶化を
行う。
During the irradiation scanning of the energy beam by the CW laser 3 on the a-Si film 2, the irradiation position can be automatically searched by using the position marker 31 as a guide. After determining the position, crystallization is performed by scanning the energy beam.

【0066】本例によれば、エネルギービームの照射位
置ずれを抑止することができ、安定した連続ビームの供
給により、いわゆるラテラル成長が可能となり、大粒径
の結晶粒を有する動作半導体薄膜を確実に形成すること
が可能となる。
According to the present example, it is possible to suppress the irradiation position deviation of the energy beam, and by the stable supply of the continuous beam, so-called lateral growth becomes possible, and an operating semiconductor thin film having large-sized crystal grains can be surely obtained. It is possible to form

【0067】(変形例2)図15は本例を説明するため
の概略平面図である。先ず、図15(a)に示すよう
に、a−Si膜を略平行な2本のスリット32を有する
アイランド領域6を形成する。
(Modification 2) FIG. 15 is a schematic plan view for explaining this embodiment. First, as shown in FIG. 15A, the a-Si film is formed with an island region 6 having two slits 32 substantially parallel to each other.

【0068】a−Si膜の表面からCWレーザ、例えば
Nd:YVO4レーザ(2ω、波長532nm)(また
は類似のレーザ)を、エネルギー6W、ビーム径400
μm×40μm、走査速度20cm/sでスリット32
の方向(矢印で表示)に照射走査する。表面からの照射
でも問題なく結晶化できるのは勿論であるが、裏面から
照射することによりサンプルホルダーも共に加熱される
ため、膜面側の保温効果が得られ、より良い結晶が得ら
れ易い。a−Si膜は溶融・結晶化するが、アイランド
領域6の周辺部は周囲への熱拡散により冷却速度が速い
ため、微結晶が形成されるが、内部ではCWレーザの照
射条件(エネルギーと走査速度)を適切に選ぶことによ
り冷却速度を十分に遅くでき、数μm幅、数十μmの長
さの結晶粒が形成される。
From the surface of the a-Si film, a CW laser, for example, an Nd: YVO 4 laser (2ω, wavelength 532 nm) (or similar laser) was used with an energy of 6 W and a beam diameter of 400.
Slit 32 at μm × 40 μm and scanning speed of 20 cm / s
The irradiation scanning is performed in the direction of (indicated by an arrow). Of course, irradiation from the front surface can also crystallize without problems, but irradiation from the back surface also heats the sample holder together, so that a heat retaining effect on the film surface side is obtained, and better crystals are easily obtained. Although the a-Si film is melted and crystallized, microcrystals are formed in the peripheral portion of the island region 6 due to thermal diffusion to the surroundings, so that fine crystals are formed, but inside the CW laser irradiation conditions (energy and scanning). By appropriately selecting the (speed), the cooling rate can be made sufficiently slow, and crystal grains having a width of several μm and a length of several tens μm are formed.

【0069】このとき、図15(b)に示すように、周
辺部から内側に向かって成長しチャネル領域を横切ろう
とする結晶粒及び粒界がスリット32によりブロッキン
グされ、スリット32間には当該スリット32と平行に
成長する結晶粒のみが形成される。スリット32の間隔
が十分に狭ければ、この領域は単結晶となる。このスリ
ット32は粒界のブロッキングの作用を持たせつつ、ス
リット32間の領域が微結晶化しないようにスリット3
2の各々のスリット幅をできるだけ細く形成することが
好ましい。また、スリット32の間隔はデバイスのチャ
ネル幅に合わせマージンを加えた程度にしておけば良
い。
At this time, as shown in FIG. 15B, the crystal grains and grain boundaries that grow inward from the peripheral portion and try to cross the channel region are blocked by the slits 32, and the gaps between the slits 32 are concerned. Only crystal grains that grow parallel to the slit 32 are formed. If the gap between the slits 32 is sufficiently small, this region becomes a single crystal. The slits 32 have a function of blocking grain boundaries, and the slits 3 prevent the regions between the slits 32 from being crystallized.
It is preferable to form each slit width of 2 as thin as possible. In addition, the gap between the slits 32 may be set to an extent that a margin is added to match the channel width of the device.

【0070】そして、図15(c)に示すように、スリ
ット32間の単結晶化された部分がチャネル領域4とな
るようにドライエッチングによりパターニングしてTF
Tを完成させる。
Then, as shown in FIG. 15C, the TF is patterned by dry etching so that the single crystallized portion between the slits 32 becomes the channel region 4.
Complete T.

【0071】以降は、図15(d)に示すように、公知
の方法により、ゲート絶縁膜及びゲート電極を形成し、
不純物の導入及び活性化後、ソース/ドレインを形成し
てTFTとすれば良い。
Thereafter, as shown in FIG. 15D, a gate insulating film and a gate electrode are formed by a known method,
After introducing and activating the impurities, the source / drain may be formed into a TFT.

【0072】このような方法で結晶化を行えば、TFT
のチャネル領域に必要な部分に選択的に単結晶を得るこ
とができる。従って、このように形成された動作半導体
薄膜を用いて形成したTFTは、チャネル預域には一つ
の結晶粒しか存在しないので、その特性が向上すると共
に結晶性や結晶粒界に起因するバラツキが格段に低減さ
れる。また、ガラス基板上の各種プロセスが可能であ
り、低コストを維持したまま高性能且つ高付加価値のデ
ィスプレイを提供することが可能となる。
If crystallization is performed by such a method, the TFT
It is possible to selectively obtain a single crystal in a portion required for the channel region of. Therefore, since the TFT formed by using the thus-formed operating semiconductor thin film has only one crystal grain in the channel deposit area, its characteristics are improved and the variation due to the crystallinity or the crystal grain boundary is improved. Significantly reduced. Further, various processes on the glass substrate are possible, and it is possible to provide a high-performance and high-value-added display while maintaining low cost.

【0073】(変形例3)図16は、本例を説明するた
めの概略平面図及びA−A’に沿った概略断面図であ
る。先ず、ガラス基板1上に下地SiO2とa−Si膜
2を連続成膜した後、図16(a)に示すように、a−
Si膜2をアイランド状にパターニングする。
(Modification 3) FIG. 16 is a schematic plan view for explaining the present example and a schematic cross-sectional view taken along the line AA '. First, a base SiO 2 film and an a-Si film 2 are continuously formed on the glass substrate 1, and then, as shown in FIG.
The Si film 2 is patterned into an island shape.

【0074】続いて、図16(b)に示すように、a−
Si膜2上にCVD法等によりSiO2膜を50nm程
度の膜厚に成膜し、このSiO2膜を2本の平行な細線
パターン33に加工する。
Then, as shown in FIG. 16B, a-
The SiO 2 film is formed to a thickness of about 50nm by CVD or the like on the Si film 2, to process the SiO 2 film in parallel fine line pattern 33 of the two.

【0075】続いて、図16(c)に示すように、a−
Si膜2の表面からCWレーザを照射走査する。照射条
件は第1の実施形態の場合と同程度で良い。このとき、
レーザ加熱によりa−Si膜2が溶融、再結晶化する
が、上部に細線パターン33が存在するために溶融した
Siが表面張力によって集まり易く、細線パターン33
の下部に周囲とは独立したSiの細線33aが形成され
る。従って、このSi細線によりチャネルを横切ろうと
する結晶粒及び結晶粒界がブロックされる。その結果、
2本の細線パターン33の間には細線と平行に成長する
結晶粒のみが形成されることになる。
Then, as shown in FIG. 16C, a-
The surface of the Si film 2 is irradiated and scanned with a CW laser. The irradiation conditions may be the same as in the case of the first embodiment. At this time,
Although the a-Si film 2 is melted and recrystallized by laser heating, the melted Si is easily gathered due to the surface tension because the thin wire pattern 33 exists on the upper portion, and thus the thin wire pattern 33 is formed.
A thin wire 33a of Si independent of the surroundings is formed in the lower part of the. Therefore, the Si thin wires block the crystal grains and the crystal grain boundaries that try to cross the channel. as a result,
Between the two fine line patterns 33, only crystal grains that grow parallel to the fine lines are formed.

【0076】その後、細線パターン33のSiO2膜を
HF水溶液等により除去し、図16(d)に示すよう
に、細線パターン33間の単結晶化された部分がチャネ
ル領域4となるようにドライエッチングにより加工す
る。以降は、ゲート絶縁膜及びゲート電極を形成し、公
知の方法により、TFTを作製すれば良い。
After that, the SiO 2 film of the fine line pattern 33 is removed by an HF aqueous solution or the like, and as shown in FIG. 16D, the single crystallized portion between the fine line patterns 33 is dried so as to become the channel region 4. Process by etching. After that, the gate insulating film and the gate electrode are formed, and the TFT may be manufactured by a known method.

【0077】このような方法で結晶化を行えば、TFT
のチャネル領域に必要な部分に選択的に単結晶を得るこ
とができる。従って、このように形成された動作半導体
薄膜を用いて形成したTFTは、チャネル預域には一つ
の結晶粒しか存在しないので、その特性が向上すると共
に結晶性や結晶粒界に起因するバラツキが格段に低減さ
れる。また、ガラス基板上の各種プロセスが可能であ
り、低コストを維持したまま高性能且つ高付加価値のデ
ィスプレイを提供することが可能となる。
If crystallization is performed by such a method, the TFT
It is possible to selectively obtain a single crystal in a portion required for the channel region of. Therefore, since the TFT formed by using the thus-formed operating semiconductor thin film has only one crystal grain in the channel deposit area, its characteristics are improved and the variation due to the crystallinity or the crystal grain boundary is improved. Significantly reduced. Further, various processes on the glass substrate are possible, and it is possible to provide a high-performance and high-value-added display while maintaining low cost.

【0078】(変形例4)本例は、変形例2とほぼ同様
であり、製造工程は何ら変わる所はないが、スリットの
形状が異なる点で相違する。本例のスリット形状を図1
7に示す。図15と異なるのは、2本のスリット32が
完全に平行ではなくレーザの走査方向に向かってやや広
がりを持たせてある点である。この形状では、周辺部か
ら斜めに内側に向かう結晶粒界をより効率的にブロッキ
ングできるうえ、図内下側から延びた結晶粒をネッキン
グの効果によってより選択し易い。以降のプロセスは、
変形例2と同様である。
(Modification 4) This embodiment is almost the same as the modification 2 except that the manufacturing process is the same, but the shape of the slit is different. Figure 1 shows the slit shape of this example.
7 shows. What is different from FIG. 15 is that the two slits 32 are not perfectly parallel but have a little spread in the laser scanning direction. With this shape, it is possible to more efficiently block the crystal grain boundaries that obliquely go inward from the peripheral portion, and it is easier to select the crystal grains that extend from the lower side in the figure due to the effect of necking. The subsequent process is
This is the same as the second modification.

【0079】(変形例5)図18は、本例を説明するた
めの概観図であり、(a)の上部がパターニング部位の
平面図を、下部がA−A’に沿った断面図を示し、
(b),(c)が(a)に続く製造工程を示す。
(Fifth Modification) FIGS. 18A and 18B are schematic views for explaining the present embodiment. The upper part of FIG. 18A is a plan view of a patterning portion, and the lower part is a sectional view taken along line AA ′. ,
(B), (c) shows the manufacturing process following (a).

【0080】このa−Si膜2では、薄膜領域34が厚
膜領域35に囲まれており、CWレーザの走査照射は薄
膜領域34の長手方向に沿って行なわれる(図18
(a)参照)。このとき、厚膜領域35は、その厚みの
ために熱容量が大きく、溶融した後に冷却速度が遅くな
る。従って、厚膜領域35は薄膜領域34に対して熱浴
の作用をする。これにより、結晶粒界の方向は、薄膜領
域34では、周辺の厚膜領域35へ向かって広がってゆ
く(図18(b)参照)。このことは、薄膜領域34で
は欠陥(結晶粒界)密度が減少することを意味する。即
ち、結晶の高品質化を実現できる。
In the a-Si film 2, the thin film region 34 is surrounded by the thick film region 35, and the scanning irradiation of the CW laser is performed along the longitudinal direction of the thin film region 34 (FIG. 18).
(See (a)). At this time, the thick film region 35 has a large heat capacity due to its thickness, and the cooling rate becomes slow after melting. Therefore, the thick film region 35 acts as a heat bath on the thin film region 34. As a result, the crystal grain boundaries in the thin film region 34 expand toward the thick film region 35 in the periphery (see FIG. 18B). This means that the defect (crystal grain boundary) density is reduced in the thin film region 34. That is, it is possible to improve the quality of the crystal.

【0081】薄膜領域34をTFTのチャネル領域とす
ることにより、高性能なTFTを実現することが可能と
なる(図18(c)参照)。
By using the thin film region 34 as the channel region of the TFT, a high performance TFT can be realized (see FIG. 18C).

【0082】(第2の実施形態)次に、本発明の第2の
実施形態について説明する。ここでは、第1の実施形態
で用いたDPSSレーザ装置の構成について説明する。
図19は、第2の実施形態のDPSSレーザ装置の全体
構成を示す概観図である。
(Second Embodiment) Next, a second embodiment of the present invention will be described. Here, the configuration of the DPSS laser device used in the first embodiment will be described.
FIG. 19 is a schematic view showing the overall configuration of the DPSS laser device of the second embodiment.

【0083】このDPSSレーザ装置は、固体半導体励
起のDPSSレーザ41と、DPSSレーザ41から出
射したレーザ光を所定位置に照射するための光学系42
と、被照射対象となるガラス基板が固定され、水平・垂
直方向に駆動自在のXYステージ43とを備えて構成さ
れている。
This DPSS laser device includes a solid-state semiconductor-excited DPSS laser 41 and an optical system 42 for irradiating a predetermined position with laser light emitted from the DPSS laser 41.
And a glass substrate to be irradiated is fixed, and an XY stage 43 that can be driven in horizontal and vertical directions is provided.

【0084】本例では、ガラス基板の材質はNA35ガ
ラス(無アルカリガラス)であり、レーザの波長は53
2nmを選択している。このエネルギービームの不安定
性を示すノイズ(光ノイズ)は、10Hz〜2MHzの
領域で0.1rms%以下、出力の不安定性は<±1%
/hであり、エネルギービームの出力は10Wである。
なお、波長はこの値に限定したものではなく、シリコン
膜が結晶化できる波長を利用すればよく、ビームの出力
もこの値に限定したものではなく、適当な出力を有する
装置を利用すればよい。
In this example, the material of the glass substrate is NA35 glass (alkali-free glass), and the laser wavelength is 53.
2 nm is selected. The noise (optical noise) indicating the instability of the energy beam is 0.1 rms% or less in the region of 10 Hz to 2 MHz, and the output instability is <± 1%.
/ H, and the energy beam output is 10 W.
Note that the wavelength is not limited to this value, and a wavelength that can crystallize the silicon film may be used. The beam output is not limited to this value, and a device having an appropriate output may be used. .

【0085】エネルギービームはそのサイズが400μ
m×40μmの線状ビーム(長方形ビーム)に成形され
ている。なお、エネルギービームのサイズ及び形状はこ
れに限定されたものではなく、結晶化に必要な最適な大
きさに調整すればよい。長尺方向のエネルギーバラツキ
は、中心を最大強度として40%以内である。
The energy beam has a size of 400 μm.
It is shaped into a linear beam (rectangular beam) of m × 40 μm. The size and shape of the energy beam are not limited to this, and may be adjusted to the optimum size necessary for crystallization. The energy variation in the longitudinal direction is within 40% with the maximum strength at the center.

【0086】ガラス基板は、XYステージ43上に光軸
に垂直に設置される。本例では、第1の実施形態と同様
に、TFTが形成される半導体薄膜(a−Si膜)は、
図1のようにリボン状又はアイランド状とされており、
隣接するa−Si膜間は分離され、a−Si膜のない領
域が存在する。これは、本例で利用しているガラス基板
に対する熱損傷を低減するためのものである。
The glass substrate is placed on the XY stage 43 perpendicularly to the optical axis. In this example, the semiconductor thin film (a-Si film) on which the TFT is formed is the same as in the first embodiment.
As shown in Fig. 1, it is ribbon-shaped or island-shaped,
Adjacent a-Si films are separated from each other, and there is a region without the a-Si film. This is to reduce thermal damage to the glass substrate used in this example.

【0087】エネルギービームの走査速度は毎秒20c
mである。本例では、モータ駆動のXYステージ43を
利用している。なお、XYステージ43の駆動機構はこ
れに限定したものではなく、15cm毎秒以上で駆動で
きれば、他のステージを利用することも可能である。な
お、エネルギービームの走査は、エネルギービームとX
Yステージ43とが相対的に走査されれば良く、エネル
ギービームそのものを走査しても良いし、ステージを走
査しても良い。
The scanning speed of the energy beam is 20c / sec.
m. In this example, a motor-driven XY stage 43 is used. The drive mechanism of the XY stage 43 is not limited to this, and another stage can be used as long as it can be driven at 15 cm / sec or more. The scanning of the energy beam is performed by
It suffices that the Y stage 43 is relatively scanned, and the energy beam itself may be scanned or the stage may be scanned.

【0088】また、ガラス基板上に多結晶シリコンを形
成する場合には、基板サイズが現状では400mm×5
00mm以上であるため、走査中の位置制御が重要であ
る。本例のXYステージ43では1m移動するあたりの
位置変動は10μm以内である。
In the case where polycrystalline silicon is formed on a glass substrate, the substrate size is currently 400 mm × 5.
Since the length is 00 mm or more, position control during scanning is important. In the XY stage 43 of this example, the position variation per 1 m movement is within 10 μm.

【0089】本実施形態のDPSSレーザ装置によれ
ば、エネルギービームの出力不安定性を±1%/hより
小値、更に好ましくはエネルギービームの不安定性を示
すノイズ(光ノイズ)を10Hz〜2MHzの領域で
0.1rms%以下とすることによって、安定した連続
ビームの供給が可能となり、当該連続ビームの走査によ
り、多数のTFTの動作半導体薄膜を大粒径の結晶状態
(フローパターン)に各々均質に形成することが可能と
なる。
According to the DPSS laser device of this embodiment, the output instability of the energy beam is smaller than ± 1% / h, and more preferably the noise (optical noise) indicating the instability of the energy beam is 10 Hz to 2 MHz. By setting the area to 0.1 rms% or less, a stable continuous beam can be supplied, and by scanning the continuous beam, the operating semiconductor thin films of a large number of TFTs are homogeneous in a crystal state (flow pattern) of large grain size. It is possible to form

【0090】−変形例− 以下、第2の実施形態の諸変形例について説明する。-Modification- Hereinafter, various modifications of the second embodiment will be described.

【0091】(変形例1)本例のDPSSレーザ装置の
全体構成を図20に示す。ここでは、エネルギービーム
の不安定性が0.1rms%以下のノイズ、出力不安定
性が<±1%/h、出力が10WのDPSSレーザ41
を2台利用している。2台のDPSSレーザ41から出
射されたレーザ光は途中で一本に融合され、これにより
出力を向上させる構成とされている。
(Modification 1) FIG. 20 shows the entire structure of the DPSS laser device of this example. Here, the energy beam instability is noise of 0.1 rms% or less, the output instability is <± 1% / h, and the output of the DPSS laser 41 is 10 W.
I'm using two. The laser beams emitted from the two DPSS lasers 41 are integrated into one beam on the way, thereby improving the output.

【0092】ビームサイズは、800μm×40μmに
成形されており、第2の実施形態の場合よりも大面積を
照射できるようになっている。また、位置マーカーを読
み取り照射する機能を有することは第1の実施形態の場
合と共通である。
The beam size is shaped to 800 μm × 40 μm so that a larger area can be irradiated than in the case of the second embodiment. Further, the function of reading and irradiating the position marker is common to the case of the first embodiment.

【0093】XYステージ43は水平置きとされてお
り、ガラス基板が水平に設置される。また、照射走査方
向は、磁気浮上タイプの移動機構を有しており、X軸方
向は通常のモーター駆動方式である。エネルギービーム
は垂直に照射される。
The XY stage 43 is placed horizontally, and the glass substrate is placed horizontally. The irradiation scanning direction has a magnetic levitation type moving mechanism, and the X-axis direction is a normal motor drive system. The energy beam is emitted vertically.

【0094】本例のDPSSレーザ装置によれば、第2
の実施形態の奏する諸効果に加え、複数(例示では2
台)のDPSSレーザ41を設けることにより、更に安
定した連続ビームの供給が可能となり、当該連続ビーム
の走査により、多数のTFTの動作半導体薄膜を大粒径
の結晶状態(フローパターン)に各々均質に形成するこ
とが可能となる。
According to the DPSS laser device of this example, the second
In addition to the various effects of the embodiment of
By providing the DPSS laser 41 for each stage, a more stable continuous beam can be supplied, and by scanning the continuous beam, the operating semiconductor thin films of a large number of TFTs are each homogeneous in a crystal state (flow pattern) with a large grain size. It is possible to form

【0095】(変形例2)本例のDPSSレーザ装置の
全体構成を図21に示す。ここでは、変形例1と同様の
出力安定性及び出力等を有する2台のDPSSレーザ4
3を設け、それぞれ別々のエネルギービームとなって異
なる場所を照射する構成とされており、各々のエネルギ
ービームが照射位置を位置マーカーにより読み取る機能
を有している。
(Modification 2) FIG. 21 shows the entire structure of the DPSS laser device of this example. Here, two DPSS lasers 4 having the same output stability, output, and the like as those of the modified example 1 are used.
3 is provided to irradiate different places as different energy beams, and each energy beam has a function of reading the irradiation position with a position marker.

【0096】本例のDPSSレーザ装置によれば、第2
の実施形態の奏する諸効果に加え、複数(例示では2
台)のDPSSレーザ41を設けることにより、更に安
定した連続ビームを迅速に供給することが可能となり、
当該連続ビームの走査により、多数のTFTの動作半導
体薄膜を大粒径の結晶状態(フローパターン)に各々均
質に形成することが可能となる。
According to the DPSS laser device of this example, the second
In addition to the various effects of the embodiment of
By providing the DPSS laser 41 for each stage, it becomes possible to rapidly supply a more stable continuous beam,
By scanning with the continuous beam, it becomes possible to uniformly form a large number of TFT operating semiconductor thin films in a crystal state (flow pattern) of large grain size.

【0097】(第3の実施形態)次に、本発明の第3の
実施形態について説明する。ここでは、第2の実施形態
と同様に、DPSSレーザ装置の構成について説明し、
更にこれを用いた半導体薄膜の結晶化方法について述べ
る。本実施形態のDPSSレーザ装置は、以下に示すよ
うにエネルギービームを分割して用いる点で第2の実施
形態と異なる。
(Third Embodiment) Next, a third embodiment of the present invention will be described. Here, the configuration of the DPSS laser device will be described as in the second embodiment.
Further, a method of crystallizing a semiconductor thin film using this will be described. The DPSS laser device of this embodiment is different from that of the second embodiment in that the energy beam is divided and used as described below.

【0098】本例では、半導体励起(LD励起)の固体
レーザ(DPSSレーザ)Nd:YVO4を利用した画
素部の結晶化の例を示す。なお、本例では画素部の結晶
化技術について言及するが、本発明は画素部の結晶化技
術に限定したものではなく、周辺回路の結晶化技術とし
て利用することができる。また、レーザはNd:YVO
4に限定したものではなく、類似のDPSSレーザ光
(たとえばNd:YAGなど)であれば良い。波長は5
32nmである。更に、波長はこれに限定したものでは
なく、シリコンが溶融する波長であればよい。このエネ
ルギービームの不安定性は、<0.1rms%のノイ
ズ、出力の時間不安定性は<±1%/h、出力10Wで
ある。
This example shows an example of crystallization of a pixel portion using a semiconductor-excited (LD-excited) solid-state laser (DPSS laser) Nd: YVO 4 . Note that although the crystallization technique of the pixel portion is referred to in this example, the present invention is not limited to the crystallization technique of the pixel portion and can be used as a crystallization technique of a peripheral circuit. The laser is Nd: YVO.
The number is not limited to 4, and any similar DPSS laser light (for example, Nd: YAG) may be used. Wavelength is 5
32 nm. Furthermore, the wavelength is not limited to this, and may be any wavelength at which silicon melts. The instability of this energy beam is noise of <0.1 rms%, the time instability of the output is <± 1% / h, and the output is 10 W.

【0099】基板としては非晶質基板であるNA35の
ガラス基板を利用している。非晶質基板はこれに限定し
たものではなく、他の無アルカリガラス、石英ガラス、
単結晶基板、セラミックス、プラスチックなどでも良
い。
A glass substrate of NA35 which is an amorphous substrate is used as the substrate. The amorphous substrate is not limited to this, and other non-alkali glass, quartz glass,
A single crystal substrate, ceramics, plastic, etc. may be used.

【0100】ガラス基板と半導体薄膜の間に、SiO2
からなるバッファー層を400nm程度の膜厚に形成し
ている。なお、バッファー層はこれに限定したものでは
なく、SiO2膜とSiN膜の積層構造としても良い。
半導体薄膜はプラズマCVD法で形成した150nm程
度の厚みのシリコン薄膜である。エネルギー照射前に5
00℃、2時間の熱処理により水素出しの熱処理を行っ
ている。なお、水素出しは熱処理に限定したものではな
く、エネルギービームを低エネルギー側から次第に増加
させながら、多数回照射して行っても良い。本例では、
半導体薄膜側から照射しているが、ガラスを透過して裏
面から照射しても良い。
SiO 2 is formed between the glass substrate and the semiconductor thin film.
Is formed to a film thickness of about 400 nm. The buffer layer is not limited to this, and may have a laminated structure of a SiO 2 film and a SiN film.
The semiconductor thin film is a silicon thin film having a thickness of about 150 nm formed by the plasma CVD method. 5 before energy irradiation
The heat treatment for discharging hydrogen is performed by heat treatment at 00 ° C. for 2 hours. Note that the hydrogen discharge is not limited to the heat treatment and may be performed by irradiating the energy beam many times while gradually increasing the energy beam from the low energy side. In this example,
Although irradiation is performed from the semiconductor thin film side, irradiation may be performed from the back surface after passing through the glass.

【0101】−DPSSレーザ装置の構成− 図22は、第3の実施形態によるDPSSレーザ装置の
構成の一部を示す概観図である。このDPSSレーザ装
置は、第2の実施形態と同様の固体半導体励起のDPS
Sレーザ41(不図示)と、DPSSレーザ41から出
射されたエネルギービームを複数、ここでは7つの副ビ
ームに光学的に分割するビーム分割手段である回折格子
51と、コリメータレンズ52と、分割された各ビーム
を集光する集光レンズ53と、被照射対象となるガラス
基板が固定され、水平・垂直方向に駆動自在の第2の実
施形態と同様のXYステージ43(不図示)とを備えて
構成されている。
-Structure of DPSS Laser Device- FIG. 22 is a schematic view showing a part of the structure of the DPSS laser device according to the third embodiment. This DPSS laser device is a solid-state semiconductor pumped DPS similar to that of the second embodiment.
An S laser 41 (not shown), a diffraction grating 51 which is a beam splitting means for optically splitting the energy beam emitted from the DPSS laser 41 into a plurality of, in this case, seven sub-beams, and a collimator lens 52, are split. And a XY stage 43 (not shown) similar to that of the second embodiment in which the glass substrate to be irradiated is fixed and can be driven in the horizontal and vertical directions. Is configured.

【0102】なお、本例ではビーム分割手段として回折
格子51を設けたが、これに限定されることなく、例え
ばポリゴンミラーや可動ミラー、音響光学効果を利用し
たAO素子(Acoust-Optic Device)や電気光学効果を
利用したEO素子(Electro-Optic Device)を利用して
も良い。
In this example, the diffraction grating 51 is provided as the beam splitting means, but the present invention is not limited to this. For example, a polygon mirror, a movable mirror, an AO element (Acoust-Optic Device) using the acousto-optic effect, or the like. An EO element (Electro-Optic Device) using the electro-optical effect may be used.

【0103】個々の副ビームは、画素領域の薄膜トラン
ジスタを形成するに十分な大きさを有する80μm×2
0μmのサイズを有しており、重心に最大強度を有する
楕円型のビーム形状である。また、ビーム形状は楕円ビ
ームに限定されたものではなく、長尺線状ビーム(また
は長方形ビーム)でもよい。なお、エネルギービームの
サイズは本例のサイズに限定されたものではなく、画素
用のTFTが形成される大きさを有するものであればよ
い。
Each sub-beam has a size of 80 μm × 2 which is large enough to form a thin film transistor in the pixel area.
It has a size of 0 μm and has an elliptical beam shape with maximum intensity at the center of gravity. The beam shape is not limited to the elliptical beam, and may be a long linear beam (or rectangular beam). Note that the size of the energy beam is not limited to the size in this example, and may be any size as long as a pixel TFT is formed.

【0104】本例では、画素用TFTが形成されるシリ
コン領域は、図23のようにリボン状にされており、半
導体薄膜リボン54と隣の半導体薄膜リボン54とは分
離されており、半導体薄膜の存在しない領域が存在す
る。これは本例で利用しているNA35ガラス基板に対
する熱損傷を低減するためのものである。
In this example, the silicon region where the pixel TFT is formed is formed into a ribbon shape as shown in FIG. 23, and the semiconductor thin film ribbon 54 and the adjacent semiconductor thin film ribbon 54 are separated from each other. There is a region that does not exist. This is to reduce heat damage to the NA35 glass substrate used in this example.

【0105】なお、半導体薄膜はリボン状に限定された
ものではなく、アイランド形状でも良い。また、画素用
TFTでは高性能なTFTを必要としないために結晶化
の際に周辺回路よりもビームエネルギー密度を減少させ
ることができる。従って、全面にアモルファスシリコン
が形成されている場合であってもガラスヘの損傷を与え
ることなく結晶化することが可能である。
The semiconductor thin film is not limited to the ribbon shape but may be an island shape. Further, since the pixel TFT does not require a high-performance TFT, it is possible to reduce the beam energy density during crystallization as compared with the peripheral circuit. Therefore, even if amorphous silicon is formed on the entire surface, it is possible to crystallize without damaging the glass.

【0106】図23は、4台のDPSSレーザ41を利
用して、合計28個の副ビームを発生させた様子を示す
概観図である。本例における画素対応のTFTの結晶化
技術では、エネルギービームのスキャン速度は100c
m/sである。なお、スキャン速度はこの値に限定され
たものではなく、画素用のTFTとしての性能が得られ
る条件であれば良い。
FIG. 23 is a schematic view showing how a total of 28 sub-beams are generated by using four DPSS lasers 41. In the crystallization technology of the pixel-compatible TFT in this example, the scanning speed of the energy beam is 100c.
m / s. Note that the scan speed is not limited to this value, and may be any condition as long as the performance as a pixel TFT is obtained.

【0107】画素領域全面を照射するために、28ビー
ムを1セットとして平行移動し、次の28ラインを結晶
化させる。このようにして、スループットを向上させる
ことにより画素全面を結晶化させる。なお、本例では、
XYステージ43を高速に移動させることにより、全面
照射を行っているが、これに限定したものではなく、ス
テージを固定させ、28本(本発明では28本である
が、これに限定した本数ではないことは自明である)の
レーザビームをセットとしてスキャンさせてもよい。
In order to irradiate the entire surface of the pixel area, 28 beams are set as a set and are translated to crystallize the next 28 lines. In this way, the entire surface of the pixel is crystallized by improving the throughput. In this example,
The entire surface irradiation is performed by moving the XY stage 43 at a high speed. However, the number is not limited to this, and the stage is fixed to 28 (the number is 28 in the present invention, but the number is limited to this). It is obvious that the laser beam does not exist).

【0108】また、ビームの照射方法は図23の方法に
限定されたものではなく、図24(a)のような照射方
法も好適である。この場合には、複数台のレーザ(図示
の例では2台)をそれぞれ複数のビーム(図示の例では
3本)に分割する。各々の副ビームはそれぞれが重なる
ことなく走査される。この場合には、走査毎の横方向の
移動が少なくて済む。
The beam irradiation method is not limited to the method shown in FIG. 23, and the irradiation method shown in FIG. 24 (a) is also suitable. In this case, a plurality of lasers (two in the illustrated example) are divided into a plurality of beams (three in the illustrated example). Each sub-beam is scanned without overlapping. In this case, less horizontal movement is required for each scan.

【0109】更に、例えば図24(b)のような照射方
法も好適である。この場合には、1つのDPSSレーザ
41から1つのエネルギービームを形成していることが
特徴である。各々のDPSSレーザ41から出射される
エネルギービームは、それぞれが重なることなくスキャ
ンされる。このような照射方法は、エネルギーの高い結
晶化が必要な周辺回路の結晶化技術として有利である。
なお、当該技術が画素部分の結晶化技術として利用でき
ることは言うまでもない。
Further, the irradiation method as shown in FIG. 24 (b) is also suitable. In this case, one DPSS laser 41 forms one energy beam. The energy beams emitted from the DPSS lasers 41 are scanned without overlapping. Such an irradiation method is advantageous as a crystallization technique for peripheral circuits that require high energy crystallization.
Needless to say, this technique can be used as a crystallization technique for the pixel portion.

【0110】図23の方法により形成した個々のビーム
ラインにおける結晶粒を観測した結果、結晶粒径50n
mのポリシリコンが形成されたことが確認された。
As a result of observing the crystal grains in each beam line formed by the method of FIG.
It was confirmed that m polysilicon was formed.

【0111】−TFTの作製− 本実施形態のDPSSレーザ装置により結晶化されてな
る半導体薄膜を動作半導体膜として用いて、TFTの作
製した。TFTの製造方法は、第1の実施形態で説明し
た図8〜図11と同様である。本例では、半導体薄膜を
結晶化するに際して、幅50μmを有するリボン状に各
リボン間の間隔が画素のレイアウト整合するように半導
体薄膜を形成し、波長は532nm、出力10W、<
0.1rms%ノイズのエネルギービームの不安定性、
<±1%/hの出力不安定性、80μm×20μmのサ
イズの楕円形ビームに成型されたエネルギービームによ
り、100cm/sの走査速度で結晶化を行った。
-Fabrication of TFT-A TFT was fabricated by using a semiconductor thin film crystallized by the DPSS laser device of this embodiment as an operating semiconductor film. The manufacturing method of the TFT is the same as that of FIGS. 8 to 11 described in the first embodiment. In this example, when the semiconductor thin film is crystallized, the semiconductor thin film is formed in a ribbon shape having a width of 50 μm such that the intervals between the ribbons match the layout of the pixels, the wavelength is 532 nm, the output is 10 W, and <
Energy beam instability with 0.1 rms% noise,
Crystallization was performed at a scanning speed of 100 cm / s with an energy beam shaped into an elliptical beam with a size of 80 μm × 20 μm and an output instability of <± 1% / h.

【0112】以下、第1の実施形態の図8〜図11と同
様の工程を経て作製されたTFTについて、移動度を測
定したところ、約20cm2/Vsを示した。この値は
画素用のトランジスタとしては十分実用に耐える性能を
有している。
The mobility of the TFT manufactured through the steps similar to those of FIGS. 8 to 11 of the first embodiment was measured. The mobility was about 20 cm 2 / Vs. This value is sufficiently high for practical use as a pixel transistor.

【0113】−変形例− 以下、第3の実施形態の変形例について説明する。ここ
では、図25に示すように、半導体薄膜のTFTを形成
する領域のみを選択的に結晶化することにより効率的に
結晶化する方法を開示する。図26は、本例で用いるD
PSSレーザ装置の照明系を示す概観図である。
-Modifications- Modifications of the third embodiment will be described below. Here, as shown in FIG. 25, a method of efficiently crystallizing by selectively crystallizing only a region of a semiconductor thin film in which a TFT is formed is disclosed. FIG. 26 shows D used in this example.
It is a general-view figure which shows the illumination system of a PSS laser apparatus.

【0114】図26(a)では、副ビームを所定方向に
反射させる固定ミラー61と、固定ミラー61からの反
射光を更に所定方向に反射させ、照射領域を照射する移
動可能な稼動ミラー62とを備えて照明系Aが構成され
ており、各照明系Aが分割された副ビームごとに設けら
れている。
In FIG. 26A, a fixed mirror 61 for reflecting the sub beam in a predetermined direction, and a movable working mirror 62 for further reflecting the reflected light from the fixed mirror 61 in a predetermined direction to irradiate the irradiation area. The illumination system A is configured by including, and each illumination system A is provided for each divided sub beam.

【0115】図26(b)では、副ビームを所望方向に
反射させる回動可能な固定ミラー63と、コリメータレ
ンズ64と、固定ミラー63からの反射光をコリメータ
レンズ64を介して集光し、照射領域を照射する集光レ
ンズ65とを備えて照明系Bが構成されており、各照明
系Bが分割された副ビームごとに設けられている。
In FIG. 26B, a rotatable fixed mirror 63 for reflecting the sub-beam in a desired direction, a collimator lens 64, and reflected light from the fixed mirror 63 is condensed through the collimator lens 64. An illumination system B is configured by including a condenser lens 65 that illuminates an irradiation area, and each illumination system B is provided for each divided sub beam.

【0116】この場合、XYステージ43を移動させる
と同時に、図26(a),(b)に示した光学系を分割
した各副ビームに装備させる。これらの光学系は個々の
TFTが形成される領域のみをスキャンする設計になっ
ている。即ち、副ビームの移動距離は高々100μmに
満たない。
In this case, the XY stage 43 is moved, and at the same time, the optical system shown in FIGS. 26A and 26B is mounted on each divided sub-beam. These optical systems are designed to scan only the area where each TFT is formed. That is, the moving distance of the sub-beam is less than 100 μm at most.

【0117】XYステージ43の高速移動とともに、各
画素位置でこれらのミラー光学系を繰り返しオンさせる
ことにより画素部分を結晶化させる。これによりスルー
プットの向上を図る。
As the XY stage 43 moves at high speed, these mirror optical systems are repeatedly turned on at each pixel position to crystallize the pixel portion. This improves the throughput.

【0118】本例では、全面にアモルファスシリコンが
形成されている場合、あるいはリボン形状、あるいは島
状形状、いずれにおいてもレーザ照射する部分は画素部
分のレイアウトと整合が保たれていることが必要である
ことは言うまでもない。
In this example, in the case where amorphous silicon is formed on the entire surface, or in the ribbon shape or the island shape, it is necessary that the laser irradiation portion be kept consistent with the layout of the pixel portion. Needless to say.

【0119】(第4の実施形態)次に、本発明の第4の
実施形態について説明する。ここでは、第2の実施形態
と同様に、DPSSレーザ装置の構成について説明し、
更にこれを用いた半導体薄膜の結晶化方法について述べ
る。本実施形態のDPSSレーザ装置は、以下に示すよ
うに任意の部位へ選択的にレーザ照射できる点で第2の
実施形態と異なる。
(Fourth Embodiment) Next, a fourth embodiment of the present invention will be described. Here, the configuration of the DPSS laser device will be described as in the second embodiment.
Further, a method of crystallizing a semiconductor thin film using this will be described. The DPSS laser device of this embodiment is different from that of the second embodiment in that laser irradiation can be selectively performed on an arbitrary portion as described below.

【0120】本実施形態では、a−Si膜を予めアイラ
ンド状に加工するのではなく、a−Si膜はベタ状態の
ままでビーム径をアイランドの幅程度(〜100μm以
下)に絞り、XYステージを移動させながらエネルギー
ビームの照射を断続的に行う。これにより、結晶化領域
(溶融領域)は第1の実施形態におけるアイランドと同
等部分になる。従って、ガラス基板へのダメージや膜剥
がれの問題を回避することができる。
In the present embodiment, the a-Si film is not preliminarily processed into an island shape, but the beam diameter is narrowed to the width of the island (up to 100 μm or less) while the a-Si film is in a solid state, and the XY stage is used. The irradiation of the energy beam is performed intermittently while moving the. As a result, the crystallization region (melting region) becomes the same part as the island in the first embodiment. Therefore, it is possible to avoid problems such as damage to the glass substrate and film peeling.

【0121】また、LCDに用いる場合、周辺回路領域
は集積度が高く、より結晶性の良い高移動度のTFTが
要求されるのに対し、画素領域はTFTに必要な領域が
飛び飛びに存在し、移動度もあまり要求されない。占有
面積は周辺回路領域よりも画素領域の方が遥かに広いの
で、画素領域では、XYステージを高速(〜数m/s)
でスキャンさせて、必要部位のみを飛び飛びに結晶化す
ることにより、スループットの大幅な向上が可能であ
る。
When used for an LCD, the peripheral circuit region is required to have a high degree of integration and to have a TFT with high crystallinity and a high mobility, while in the pixel region, regions necessary for the TFT are scattered. , Mobility is not required so much. Since the occupied area is much larger in the pixel area than in the peripheral circuit area, the XY stage is operated at high speed (up to several m / s) in the pixel area.
It is possible to greatly improve the throughput by scanning with and crystallizing only the necessary parts in a stepwise manner.

【0122】−DPSSレーザ装置の構成− 図27は、第4の実施形態によるDPSSレーザ装置の
主要構成を示す概観図である。このDPSSレーザ装置
は、第2の実施形態と同様の固体半導体励起のDPSS
レーザ41と、コリメータ機能・集光機能等を有する光
学系71と、エネルギービームがガラス基板上のa−S
i膜70に到達するまでの光路上に設けられ、エネルギ
ービームの通過(オン)領域72a及び遮断(オフ)領
域72bを有し、矢印の方向へ回動させることによりエ
ネルギービームを断続的に通過させる断続出射手段であ
るチョッパー72と、オン領域72aを通過したエネル
ギービームをガラス基板の方向へ反射させるミラー73
と、水平・垂直方向に駆動自在の第2の実施形態と同様
のXYステージ43(不図示)とを備えて構成されてい
る。 このDPSSレーザ装置を用いて、CWレーザ
光、例えばNd:YAGレーザ光(2ω、波長532m
m)を、光学系72を通してビーム径20μm×5μm
のサイズに整形する。
-Structure of DPSS Laser Device- FIG. 27 is a schematic view showing the main structure of the DPSS laser device according to the fourth embodiment. This DPSS laser device is a solid-state semiconductor pumped DPSS similar to that of the second embodiment.
A laser 41, an optical system 71 having a collimator function, a light condensing function, etc., and an energy beam aS on the glass substrate.
It is provided on the optical path until it reaches the i film 70, has an energy beam passage (ON) region 72a and an energy beam cutoff (OFF) region 72b, and intermittently passes the energy beam by rotating in the direction of the arrow. A chopper 72 which is an intermittent emitting means for causing the energy beam to pass through, and a mirror 73 which reflects the energy beam passing through the ON region 72a toward the glass substrate.
And an XY stage 43 (not shown) similar to that of the second embodiment, which can be driven in the horizontal and vertical directions. Using this DPSS laser device, CW laser light, for example Nd: YAG laser light (2ω, wavelength 532 m
m) through the optical system 72, beam diameter 20 μm × 5 μm
Format to the size of.

【0123】図28は、画素領域におけるTFTの配置
例を示す概観図である。この場合、画素サイズは150
μm×50μmであり、TFT領域は10μm×15μ
mのサイズの広さがあれば良い。ガラス基板上にSiO
2バッファー層(膜厚200nm)、a−Si膜(膜厚
150nm)を連続成膜した後、チョッパー72を回動
することにより、エネルギービームを7.5μs/1
7.5μsの割合でオン/オフさせながら、走査速度
(XYステージ43の移動速度)を2m/sで照射す
る。このようにすると、a−Si膜のアイランド化の工
程を行うことなしに、ガラス基板ヘのダメージや膜剥が
れを起こさずに、a−Si膜の必要部分(例えば図27
中の結晶化領域74)のみを選択的に結晶化することが
できる。
FIG. 28 is a schematic view showing an arrangement example of TFTs in the pixel region. In this case, the pixel size is 150
μm × 50 μm, TFT area is 10 μm × 15 μm
It is enough if the size is m. SiO on glass substrate
Two buffer layers (film thickness 200 nm) and a-Si film (film thickness 150 nm) are continuously formed, and then the chopper 72 is rotated to generate an energy beam of 7.5 μs / 1.
Irradiation is performed at a scanning speed (moving speed of the XY stage 43) of 2 m / s while turning on / off at a rate of 7.5 μs. By doing so, a necessary portion of the a-Si film (for example, FIG. 27) is formed without performing the step of forming the island of the a-Si film without causing damage to the glass substrate or film peeling.
Only the inner crystallized region 74) can be selectively crystallized.

【0124】この場合、図28の矢印方向、即ち長方形
形状の画素の短辺(隣接する画素TFT間の距離が短い
方向)に平行にレーザビームをスキャンすることが効果
的である。これは、レーザビームの断続的照射の場合に
限らず、例えば図1の場合のように連続的照射であって
も有効である。
In this case, it is effective to scan the laser beam in the direction of the arrow in FIG. 28, that is, in parallel with the short side of the rectangular pixel (the direction in which the distance between adjacent pixel TFTs is short). This is effective not only for the intermittent irradiation of the laser beam but also for the continuous irradiation as in the case of FIG. 1, for example.

【0125】なお、a−Si膜のTFTの形成部位と異
なる部位にエネルギービームを断続的に照射し、所定形
状に結晶化されてなるTFTの位置合わせマーカー75
を形成し、これを指標としてa−Si膜の結晶化を実行
するようにすることが好適である。
The TFT alignment marker 75 formed by crystallizing the a-Si film into a predetermined shape by intermittently irradiating the area different from the TFT formation area with the energy beam.
Is preferably formed and the a-Si film is crystallized using this as an index.

【0126】上述のような方法でa−Si膜の結晶化を
行えば、CWレーザを用いて大粒径の結晶が得られ、且
つ、工程の増加や処理時間の増加を来たすことがない。
そのような大粒径の結晶を用いて形成したTFTは、そ
の特性が向上するとともに結晶起因のバラツキが低減さ
れる。従って、低コストを維持したまま高性能且つ高付
加価値の液晶表示装置を提供できる。
If the a-Si film is crystallized by the method as described above, a crystal having a large grain size can be obtained by using a CW laser, and the number of steps and the processing time do not increase.
A TFT formed using such a crystal having a large grain size has improved characteristics and a variation due to crystal is reduced. Therefore, it is possible to provide a high-performance and high-value-added liquid crystal display device while maintaining low cost.

【0127】−変形例− 以下、第4の実施形態の諸変形例について説明する。-Modification- Hereinafter, various modifications of the fourth embodiment will be described.

【0128】(変形例1)本例では、液晶表示装置の周
辺回路領域におけるTFTのa−Si膜の結晶化方法に
ついて説明する。周辺回路領域は、画素領域に比べて集
積度も高く、結晶性に対する要求も高い。TFTの形成
領域としては、例えば、50μm×200μmのサイズ
の結晶化領域を5μm間隔で形成し、その中に回路を作
り込めばよい。この場合、CWレーザを、光学系を通し
てビーム径50μm×5μmのサイズに整形する。ガラ
ス基板上にSiO2バッファー層(膜厚200nm)、
a−Si膜(膜厚150nm)を連続成膜した後、チョ
ッパー72を回動することにより、エネルギービームを
1ms/0.025msの割合でオン/オフさせなが
ら、スキャン速度(ステージの移動速度)20cm/s
で照射する。スキャン速度を20cm/s程度に遅くす
ると、流れるような長い結晶粒(フローパターン)が得
られ、高移動度のTFTを形成できる。このようにすれ
ば、a−Siアイランド化の工程を行わなくても、ガラ
ス基板ヘのダメージや膜剥がれを起こさずに、必要部分
に高品質の結晶を形成することができる。
(Modification 1) In this example, a method of crystallizing the a-Si film of the TFT in the peripheral circuit region of the liquid crystal display device will be described. The peripheral circuit region has a higher degree of integration than the pixel region and a high demand for crystallinity. As the TFT formation region, for example, crystallization regions having a size of 50 μm × 200 μm are formed at intervals of 5 μm, and a circuit may be formed therein. In this case, the CW laser is shaped into a beam diameter of 50 μm × 5 μm through an optical system. SiO 2 buffer layer (film thickness 200 nm) on the glass substrate,
After continuously forming an a-Si film (film thickness 150 nm), the chopper 72 is rotated to turn on / off the energy beam at a rate of 1 ms / 0.025 ms, while scanning speed (movement speed of the stage). 20 cm / s
Irradiate with. When the scanning speed is slowed down to about 20 cm / s, long flowing crystal grains (flow pattern) can be obtained, and a TFT having high mobility can be formed. By doing so, it is possible to form a high-quality crystal in a necessary portion without damaging the glass substrate or peeling off the film without performing the step of forming an a-Si island.

【0129】(変形例2)本例では、エネルギービーム
をオン/オフする機構を有する断続出射手段として、小
さい穴とミラーの組み合わせてこれを実現する。図29
は、変形例2によるDPSSレーザ装置の主要構成を示
す概観図である。このDPSSレーザ装置は、DPSS
レーザ41及び光学系71に加え、チョッパー72の替
わりに、エネルギービームを所望の方向へ反射せる回動
自在なミラー77と、ミラー77で反射したエネルギー
ビームのうち、所定方向へ進行するもののみを通過させ
る小径の開孔76aの形成された遮蔽板76とが設けら
れている。この場合、ミラー77を回動させることによ
りエネルギービームを振り、開孔76aを通過した時だ
けオンとなる。なお、エネルギービームを振る機構とし
ては、ポリゴンミラーを用いてこれを回動させるように
しても良い。
(Modification 2) In this example, this is realized by combining a small hole and a mirror as the intermittent emitting means having a mechanism for turning on / off the energy beam. FIG. 29
FIG. 8 is a schematic view showing a main configuration of a DPSS laser device according to Modification 2. This DPSS laser device is
In addition to the laser 41 and the optical system 71, in place of the chopper 72, a rotatable mirror 77 that reflects the energy beam in a desired direction, and among the energy beams reflected by the mirror 77, only those that travel in a predetermined direction are provided. A shield plate 76 having a small-diameter aperture 76a formed therethrough is provided. In this case, the energy beam is swung by rotating the mirror 77, and it is turned on only when it passes through the opening 76a. A polygon mirror may be used as the mechanism for oscillating the energy beam so as to rotate it.

【0130】(変形例3)図30は、変形例3によるD
PSSレーザ装置の主要構成を示す概観図である。この
DPSSレーザ装置は、第3の実施形態とほぼ同様の構
成を有するが、チョッパー72に加工が施され、それに
伴い複数のミラーが設置されている点で異なる。
(Modification 3) FIG. 30 shows D according to Modification 3.
It is a general-view figure which shows the main structures of a PSS laser apparatus. This DPSS laser device has substantially the same configuration as that of the third embodiment, but differs in that the chopper 72 is processed and a plurality of mirrors are installed accordingly.

【0131】ここでは、チョッパー72の複数のオン領
域72aのうち、所定のものを光反射機能を有する遮蔽
板81で遮蔽し、遮蔽板81で反射したエネルギービー
ムを更に所定方向へ反射させる複数のミラー82が設け
られている。これにより、遮蔽板81で反射したエネル
ギービームは光路を変え、a−Si膜70における隣接
する列、更にはその隣接する列を照射するようにする。
図28のような画素サイズが50μm×150μm、T
FT領域のサイズが15μm×10μmの場合、1スキ
ャンの約2/3はオフ状態となるが、このオフの時間に
隣接する2列を照射すれば、1スキャンで3列照射で
き、処理時間は約1/3に短縮される。
Here, of the plurality of ON areas 72a of the chopper 72, a predetermined one is shielded by a shield plate 81 having a light reflecting function, and the energy beam reflected by the shield plate 81 is further reflected in a predetermined direction. A mirror 82 is provided. As a result, the energy beam reflected by the shielding plate 81 changes its optical path so as to irradiate the adjacent row in the a-Si film 70, and further the adjacent row.
The pixel size as shown in FIG. 28 is 50 μm × 150 μm, T
When the size of the FT region is 15 μm × 10 μm, about 2/3 of one scan is in an off state, but if two adjacent columns are irradiated during this off time, three columns can be irradiated in one scan, and the processing time is It is shortened to about 1/3.

【0132】更に、XYステージ43を1スキャンする
間において、照射時間よりも非照射時間の方が数倍長い
ので、非照射時間にエネルギービームを次々と隣接する
列に高速で移動させる。これにより無駄な時間を削減す
ることができ、更にスループットの向上を図ることが可
能となる。
Further, during one scan of the XY stage 43, since the non-irradiation time is several times longer than the irradiation time, the energy beams are successively moved to adjacent columns at high speed during the non-irradiation time. This makes it possible to reduce wasteful time and further improve throughput.

【0133】以上のように、本例によれば、CWレーザ
のエネルギービームを100μm以下に絞って断続的に
照射することにより、ガラス基板にダメージを与えるこ
となく、膜剥がれを起こすことなく、大粒径の結晶を形
成できる。また、1列を照射するときの非照射時間を利
用して隣接する数列を照射することにより、1スキャン
で数列分を結晶化でき、スループットも向上する。従っ
て、結晶粒界や結晶粒径に依存するTFT特性のバラツ
キを抑えることが可能となり、また、良好な素子特性が
得られるようになる。その結果、駆動回路一体型の高品
質な液晶表示装置の提供が可能となる。
As described above, according to this example, the energy beam of the CW laser is focused to 100 μm or less and irradiated intermittently, so that the glass substrate is not damaged, and the film is not peeled off. Crystals of grain size can be formed. Also, by irradiating several adjacent rows by utilizing the non-irradiation time when irradiating one row, several rows can be crystallized in one scan, and the throughput is also improved. Therefore, it is possible to suppress variations in TFT characteristics depending on the crystal grain boundaries and crystal grain diameters, and it is possible to obtain good device characteristics. As a result, it is possible to provide a high quality liquid crystal display device integrated with a drive circuit.

【0134】(変形例4)図31は、変形例4によるD
PSSレーザ装置の主要構成を示す概観図である。この
DPSSレーザ装置は、変形例3とほぼ同様の構成を有
するが、チョッパー72の替わりにポリゴンミラーが設
けられている点で異なる。
(Modification 4) FIG. 31 shows D according to Modification 4.
It is a general-view figure which shows the main structures of a PSS laser apparatus. This DPSS laser device has substantially the same configuration as that of the modified example 3, but differs in that a polygon mirror is provided instead of the chopper 72.

【0135】このDPSSレーザ装置は、DPSSレー
ザ41及び光学系71に加え、チョッパー72の替わり
となるポリゴンミラー83と、ポリゴンミラー83で反
射するエネルギービームの進行方向に応じて、所定方向
のエネルギービームのみを通過させる複数(ここでは3
つ)の開孔84aの形成された遮蔽板84とが設けられ
て構成されている。
In addition to the DPSS laser 41 and the optical system 71, this DPSS laser device has a polygon mirror 83 which replaces the chopper 72, and an energy beam in a predetermined direction depending on the traveling direction of the energy beam reflected by the polygon mirror 83. Multiples that pass only (here 3
And a shielding plate 84 having an opening 84a formed therein.

【0136】この場合、ポリゴンミラー83を回動させ
てエネルギービームを振り、a−Si膜70上における
3列分を1スキャンで照射する。但し、1列目を照射し
た分、XYステージ43は移動しているので、2列目の
照射位置(開孔84aの位置)はXYステージ43の移
動分だけ進んだ位置に設けておく必要がある。3列目も
同様に進んだ位置に照射する。
In this case, the polygon mirror 83 is rotated to oscillate the energy beam to irradiate three rows on the a-Si film 70 in one scan. However, since the XY stage 43 is moved by the amount of irradiation of the first row, the irradiation position of the second row (position of the opening 84a) needs to be provided at a position advanced by the movement of the XY stage 43. is there. The third row is also irradiated at the advanced position.

【0137】本例によれば、変形例3と同様に、ガラス
基板にダメージを与えることなく、膜剥がれを起こすこ
となく、大粒径の結晶を形成できるとともに、1列を照
射するときの非照射時間を利用して隣接する数列を照射
することにより、1スキャンで数列分を結晶化でき、ス
ループットの向上を図ることが可能となる。
According to this example, as in the third modification, it is possible to form crystals with a large grain size without damaging the glass substrate, without causing film peeling, and at the time of irradiation in one row. By irradiating several adjacent columns using the irradiation time, several columns can be crystallized in one scan, and the throughput can be improved.

【0138】なお、この第4の実施形態及びその変形例
1〜4においては、図27〜図31に示すように、スキ
ャンしながらX−Yステージを太矢印方向へ移動させ、
一列又は任意の複数列のスキャンを終えたら細矢印方向
へ移動させ、次のスキャンを行う。
In the fourth embodiment and its modified examples 1 to 4, as shown in FIGS. 27 to 31, the XY stage is moved in the direction of the thick arrow while scanning.
When scanning of one row or arbitrary rows is completed, the scanning is moved in the direction of the thin arrow and the next scanning is performed.

【0139】(第5の実施形態)次に、本発明の第5の
実施形態について説明する。本実施形態では、TFTの
作製時において、第1〜第4の実施形態のようにCWレ
ーザを用いてa−Si膜の結晶化を行う際に、エネルギ
ービームによるバッファー層の温度上昇に起因して発生
するa−Si膜の膜剥がれを防止することに主眼をおい
た、好適なバッファー層を備えたTFTを開示する。
(Fifth Embodiment) Next, a fifth embodiment of the present invention will be described. In this embodiment, when the TFT is manufactured, when the a-Si film is crystallized by using the CW laser as in the first to fourth embodiments, the temperature rise of the buffer layer due to the energy beam is caused. Disclosed is a TFT provided with a suitable buffer layer, which aims at preventing film peeling of an a-Si film that occurs.

【0140】基板を構成するガラスからのナトリウム等
の不純物による汚染を防止するため、ガラス基板とa−
Si膜との間に形成されるバッファー層の材料としてS
iN又はSiONを用いることが効果的であることは知
られている。この成膜したままのバッファー層における
水素濃度分布を調べた結果を図32に示す。
In order to prevent contamination of the glass constituting the substrate with impurities such as sodium, a glass substrate and a-
As a material for the buffer layer formed between the Si film and S
It is known that it is effective to use iN or SiON. The results of examining the hydrogen concentration distribution in the as-deposited buffer layer are shown in FIG.

【0141】SiN又はSiONを含むバッファー層を
介して積層されたa−Si膜を、時間に対して連続的に
エネルギーを発生させるエネルギービーム、ここではC
Wレーザで結晶化すると、バッファー層がエネルギービ
ームを吸収して(または、a−Si膜の溶融時の熱伝導
により)、温度が上昇する。バッファー層中の水素濃度
が高いときには、水素のイフュージョンが生じてa−S
i膜にピンホールが発生して膜剥がれが生じる。また、
a−Si膜中の水素の濃度が高い時にもイフュージョン
が生じ、ピンホールが発生する。両者の水素濃度が高い
ときには、図33に示すように、ピンホールを起因とし
てa−Si膜の剥がれが生じる。このような現象は、従
来のエキシマレーザ結晶化に比較して、連続したエネル
ギービームを利用した場合に特に顕著に生じる。
An energy beam for continuously generating energy with respect to time in the a-Si film laminated with a buffer layer containing SiN or SiON, here C
When crystallized with a W laser, the buffer layer absorbs the energy beam (or heat conduction during melting of the a-Si film), and the temperature rises. When the concentration of hydrogen in the buffer layer is high, hydrogen infusion occurs and aS
A pinhole is generated in the i film and film peeling occurs. Also,
Even when the hydrogen concentration in the a-Si film is high, infusion occurs and pinholes occur. When the hydrogen concentration of both is high, the a-Si film is peeled off due to the pinhole as shown in FIG. Such a phenomenon is particularly remarkable when a continuous energy beam is used as compared with the conventional excimer laser crystallization.

【0142】そこで、本実施形態では、図34に示すよ
うに、ガラス基板91上に膜厚400nm程度のSiN
又はSiONからなる薄膜92aとSiO2膜92bと
を積層してなるバッファー層92を介してa−Si膜9
3を形成し、CWレーザを用いてa−Si膜93の結晶
化を行うに際して、a−Si膜93及び前記薄膜の水素
濃度をそれぞれ調節する。具体的には、a−Si膜93
の水素濃度を1×10 20個/cm3以下、且つ薄膜92
aの水素濃度を1×1022個/cm3以下とする。ここ
で、SiO2膜92bを形成することにより、a−Si
膜93とバッファー層92との間の界面準位を低減でき
る。また、CWレーザのエネルギービーム照射時には、
基板裏面よりも基板表面から照射した方がSiNに直接
レーザ光が照射されないために好ましい。
Therefore, in this embodiment, as shown in FIG.
As shown in FIG.
Or a thin film 92a made of SiON and SiO2With membrane 92b
A-Si film 9 via a buffer layer 92 formed by stacking
3 is formed, and a crystal of the a-Si film 93 is formed by using a CW laser.
When the a-Si film 93 and the thin film are hydrogenated,
Adjust the concentration respectively. Specifically, the a-Si film 93
Hydrogen concentration of 1 × 10 20Pieces / cm3Below, and thin film 92
The hydrogen concentration of a is 1 × 10twenty twoPieces / cm3Below. here
And SiO2By forming the film 92b, a-Si
It is possible to reduce the interface state between the film 93 and the buffer layer 92.
It Also, when irradiating the energy beam of the CW laser,
Direct irradiation of SiN from the front surface of the substrate rather than the back surface of the substrate
It is preferable because it is not irradiated with laser light.

【0143】[a−Si膜中の適正水素濃度]ここで、
a−Si膜中の適正水素濃度を調べた実験結果について
説明する。先ず、図34のようにガラス基板91上にP
−CVD法によりSiNからなる薄膜92aを膜厚50
nm程度に、SiO2膜92bを膜厚200nm程度に
順次成膜してバッファー層92を形成し、a−Si膜9
3を膜厚150nm程度に形成する。なお、上記の各膜
厚はこれらの値に限定されたものではない。
[Proper Hydrogen Concentration in a-Si Film] Here,
The experimental results of investigating the proper hydrogen concentration in the a-Si film will be described. First, as shown in FIG. 34, P is formed on the glass substrate 91.
A thin film 92a made of SiN having a film thickness of 50 by the CVD method.
The SiO 2 film 92b is sequentially formed to a thickness of about 200 nm to form the buffer layer 92, and the a-Si film 9 is formed.
3 to a film thickness of about 150 nm. The above film thicknesses are not limited to these values.

【0144】続いて、窒素雰囲気中で500℃、2時間
の熱処理によりa−Si膜93の脱水素化処理を行った
後、半導体励起(LD励起)の固体レーザ(DPSSレ
ーザ)Nd:YVO4により、出力6.5W、走査速度
20cm/s、波長532nm(Nd:YVO4の第2
高調波)の条件で結晶化を実行する。この走査はXYス
テージを移動させることにより行う。
Subsequently, the a-Si film 93 is dehydrogenated by heat treatment at 500 ° C. for 2 hours in a nitrogen atmosphere, and then semiconductor excited (LD excited) solid state laser (DPSS laser) Nd: YVO 4 Output 6.5 W, scanning speed 20 cm / s, wavelength 532 nm (second Nd: YVO 4
Crystallization is performed under the conditions of (harmonics). This scanning is performed by moving the XY stage.

【0145】図35は、500℃、2時間の熱処理後の
ガラス基板/SiN/SiO2/a−Si構造のSIM
S分析の結果を示す特性図である。このSIMS分析で
は、500℃、2時間の熱処理によってa−Si膜93
中の水素濃度は1×1020個/cm3以下となることが
確認された。
FIG. 35 shows a SIM of a glass substrate / SiN / SiO 2 / a-Si structure after heat treatment at 500 ° C. for 2 hours.
It is a characteristic view which shows the result of S analysis. In this SIMS analysis, the a-Si film 93 is formed by heat treatment at 500 ° C. for 2 hours.
It was confirmed that the hydrogen concentration therein was 1 × 10 20 hydrogen atoms / cm 3 or less.

【0146】図36は、結晶化後の半導体薄膜を示す顕
微鏡写真である。a−Si膜93中の水素濃度を1×1
20個/cm3以下とすることでピンホールや剥がれの
無い良好な結晶が得られていることが判る。
FIG. 36 is a micrograph showing the semiconductor thin film after crystallization. The hydrogen concentration in the a-Si film 93 is set to 1 × 1.
It can be seen that when the number is 20 or less / cm 3 , a good crystal without pinholes or peeling is obtained.

【0147】[SiN薄膜中の適正水素濃度]次に、バ
ッファー層を構成するSiN薄膜中の適正水素濃度を調
べた実験結果について説明する。先ず、図34のように
ガラス基板91上にP−CVD法によりSiNからなる
薄膜92aを膜厚50nm程度に、SiO2膜92bを
膜厚200nm程度に順次成膜してバッファー層92を
形成し、a−Si膜93を膜厚150nm程度に形成す
る。なお、上記の各膜厚はこれらの値に限定されたもの
ではない。
[Proper Hydrogen Concentration in SiN Thin Film] Next, the experimental results of examining the proper hydrogen concentration in the SiN thin film forming the buffer layer will be described. First, as shown in FIG. 34, a buffer layer 92 is formed by sequentially forming a thin film 92a made of SiN with a thickness of about 50 nm and a SiO 2 film 92b with a thickness of about 200 nm on a glass substrate 91 by a P-CVD method. , A-Si film 93 is formed to a film thickness of about 150 nm. The above film thicknesses are not limited to these values.

【0148】続いて、窒素雰囲気中で450℃、2時間
の熱処理によりa−Si膜93の脱水素化処理を行う。
SIMS分析を行ったところ、SiN薄膜92a中の水
素濃度は1×1022個/cm3以下になることがSIM
S分析により確認された。更に、a−Si膜93中の水
素濃度は1×1020個/cm3以下になっている。
Subsequently, the a-Si film 93 is dehydrogenated by heat treatment at 450 ° C. for 2 hours in a nitrogen atmosphere.
SIMS analysis shows that the hydrogen concentration in the SiN thin film 92a is 1 × 10 22 pieces / cm 3 or less.
Confirmed by S analysis. Further, the hydrogen concentration in the a-Si film 93 is 1 × 10 20 pieces / cm 3 or less.

【0149】上記のa−Si膜93に対して、半導体励
起(LD励起)の固体レーザ(DPSSレーザ)Nd:
YVO4により、出力6.5W、走査速度20cm/
s、波長532nm(Nd:YVO4の第2高調波)の
条件で結晶化を実行する。この走査はXYステージを移
動させることにより行う。その結果、図36に示すよう
に良好な結晶が得られた。
For the a-Si film 93, a semiconductor-excited (LD-excited) solid-state laser (DPSS laser) Nd:
With YVO 4 , output 6.5W, scanning speed 20cm /
Crystallization is performed under the conditions of s, wavelength 532 nm (Nd: second harmonic of YVO 4 ). This scanning is performed by moving the XY stage. As a result, good crystals were obtained as shown in FIG.

【0150】以上説明したように、本実施形態によれ
ば、時間に対して連続的にエネルギーを出力するエネル
ギービームによる結晶化を利用してTFTのトランジス
タ特性を高レベルで均質化するととともに、TFTをピ
ンホールや剥離が発生することなく安定に形成すること
が可能となり、極めて信頼性の高いTFTを実現する。
As described above, according to this embodiment, the transistor characteristics of the TFT are homogenized at a high level by utilizing the crystallization by the energy beam that continuously outputs the energy with respect to time, and It is possible to form a stable film without pinholes or peeling, and to realize a TFT with extremely high reliability.

【0151】ここまで述べた諸態様において、半導体膜
としてa−Si膜の例を挙げたが、初期膜は、LPCV
D法で成膜したp−Si膜、固相成長のp−Si膜、金
属誘起固相成長のp−Si膜等、いずれの場合にも適用
可能である。
In the embodiments described above, an example of the a-Si film is given as the semiconductor film, but the initial film is LPCV.
The present invention can be applied to any of a p-Si film formed by the D method, a solid-phase growth p-Si film, a metal-induced solid-phase growth p-Si film, and the like.

【0152】以下、本発明の諸態様を付記としてまとめ
て記載する。
The various aspects of the present invention will be collectively described below as supplementary notes.

【0153】(付記1) 基板上に、各々複数の薄膜ト
ランジスタを有する画素領域及びその周辺回路領域が設
けられてなる半導体装置の製造方法であって、少なくと
も前記周辺回路領域について、当該周辺回路領域に形成
された半導体薄膜を時間に対して連続的にエネルギーを
出力するエネルギービームにより結晶化し、前記各薄膜
トランジスタの動作半導体薄膜とする工程を含むことを
特徴とする半導体装置の製造方法。
(Supplementary Note 1) A method of manufacturing a semiconductor device, comprising a pixel region having a plurality of thin film transistors and a peripheral circuit region thereof on a substrate, wherein at least the peripheral circuit region is formed in the peripheral circuit region. A method of manufacturing a semiconductor device, comprising the step of crystallizing the formed semiconductor thin film by an energy beam that continuously outputs energy with respect to time to make an operating semiconductor thin film of each thin film transistor.

【0154】(付記2) 前記各半導体薄膜が前記基板
上に線状又は島状にパターニングされてなるものである
ことを特徴とする付記1に記載の半導体装置の製造方
法。
(Supplementary Note 2) The method for producing a semiconductor device according to Supplementary Note 1, wherein each of the semiconductor thin films is formed on the substrate by linear or island patterning.

【0155】(付記3) 前記基板上に、パターニング
された前記各半導体薄膜に対応したエネルギービームの
照射位置合わせ用のマーカーが形成されていることを特
徴とする付記2に記載の半導体装置の製造方法。
(Additional remark 3) The marker for irradiation position alignment of the energy beam corresponding to each of the patterned semiconductor thin films is formed on the substrate, and the semiconductor device according to the additional remark 2 is manufactured. Method.

【0156】(付記4) 前記基板上でパターニングさ
れた前記各半導体薄膜に複数のスリットが形成されてお
り、前記スリットのほぼ長手方向に沿ってエネルギービ
ームを照射することを特徴とする付記1に記載の半導体
装置の製造方法。
(Supplementary Note 4) A plurality of slits are formed in each of the semiconductor thin films patterned on the substrate, and the energy beam is irradiated substantially along the longitudinal direction of the slits. A method for manufacturing a semiconductor device as described above.

【0157】(付記5) 前記各半導体薄膜で隣接する
前記スリットは、両者の間隔が徐々に変化する非接触状
態に形成されていることを特徴とする付記4に記載の半
導体装置の製造方法。
(Supplementary Note 5) The method for producing a semiconductor device according to Supplementary Note 4, wherein the slits adjacent to each other in the semiconductor thin films are formed in a non-contact state in which the distance between the slits gradually changes.

【0158】(付記6) 前記各半導体薄膜に2本の前
記スリットが形成されており、エネルギービームの照射
により形成される前記スリット間における結晶化領域を
前記薄膜トランジスタのチャネル領域とすることを特徴
とする付記4に記載の半導体装置の製造方法。
(Supplementary Note 6) Two slits are formed in each semiconductor thin film, and a crystallization region between the slits formed by irradiation of an energy beam is used as a channel region of the thin film transistor. A method of manufacturing a semiconductor device according to Supplementary Note 4.

【0159】(付記7) 前記基板上でパターニングさ
れた前記各半導体薄膜上に複数の細線状の絶縁膜が形成
されており、前記絶縁膜のほぼ長手方向に沿ってエネル
ギービームを照射することを特徴とする付記1に記載の
半導体装置の製造方法。
(Supplementary Note 7) A plurality of thin line-shaped insulating films are formed on each of the semiconductor thin films patterned on the substrate, and the energy beam is irradiated substantially along the longitudinal direction of the insulating films. The method of manufacturing a semiconductor device according to appendix 1, which is characterized.

【0160】(付記8) 前記各半導体薄膜上で隣接す
る前記絶縁膜は、両者の間隔が徐々に変化する非接触状
態に形成されていることを特徴とする付記7に記載の半
導体装置の製造方法。
(Supplementary Note 8) The manufacturing of the semiconductor device according to Supplementary Note 7, wherein the insulating films adjacent to each other on the semiconductor thin films are formed in a non-contact state in which the distance between the two is gradually changed. Method.

【0161】(付記9) 前記各半導体薄膜上に2本の
前記絶縁膜が形成されており、エネルギービームの照射
により形成される前記絶縁膜間における結晶化領域を前
記薄膜トランジスタのチャネル領域とすることを特徴と
する付記7に記載の半導体装置の製造方法
(Supplementary Note 9) Two insulating films are formed on each semiconductor thin film, and a crystallization region between the insulating films formed by irradiation of an energy beam is used as a channel region of the thin film transistor. A method of manufacturing a semiconductor device according to appendix 7,

【0162】(付記10) 前記基板上でパターニング
された前記各半導体薄膜は、膜厚の異なる部分を有する
ことを特徴とする付記1に記載の半導体装置の製造方
法。
(Supplementary Note 10) The method for producing a semiconductor device according to Supplementary Note 1, wherein each of the semiconductor thin films patterned on the substrate has portions having different film thicknesses.

【0163】(付記11) 前記各半導体薄膜の膜厚の
薄い部分は、膜厚の厚い領域により囲まれており、当該
膜厚の薄い部分の長手方向に沿ってエネルギービームを
走査することを特徴とする付記10に記載の半導体装置
の製造方法。
(Supplementary Note 11) The thin film portion of each semiconductor thin film is surrounded by the thick film region, and the energy beam is scanned along the longitudinal direction of the thin film portion. The method for manufacturing a semiconductor device according to Supplementary Note 10.

【0164】(付記12) 前記各半導体薄膜の膜厚の
薄い部分に合わせてチャネル領域を形成することを特徴
とする付記10に記載の半導体装置の製造方法。
(Additional remark 12) The method of manufacturing a semiconductor device according to additional remark 10, wherein the channel region is formed in conformity with the thin portion of each semiconductor thin film.

【0165】(付記13) 前記画素領域と前記周辺回
路領域とにおいて、時間に対して連続的にエネルギーを
出力する前記エネルギービームの照射条件が異なること
を特徴とする付記1に記載の半導体装置の製造方法。
(Supplementary Note 13) The semiconductor device according to Supplementary Note 1, wherein the pixel region and the peripheral circuit region have different irradiation conditions of the energy beam for continuously outputting energy with respect to time. Production method.

【0166】(付記14) 前記画素領域に形成された
半導体薄膜をパルス状にエネルギーを出力するエネルギ
ービームにより結晶化し、前記周辺回路領域に形成され
た半導体薄膜を時間に対して連続的にエネルギーを出力
するエネルギービームにより結晶化することを特徴とす
る付記1に記載の半導体装置の製造方法。
(Supplementary Note 14) The semiconductor thin film formed in the pixel region is crystallized by an energy beam that outputs energy in a pulse shape, and the semiconductor thin film formed in the peripheral circuit region is continuously energized with time. 2. The method for manufacturing a semiconductor device according to appendix 1, wherein the semiconductor device is crystallized by an output energy beam.

【0167】(付記15) 前記画素領域に形成された
半導体薄膜を結晶化した後、前記周辺回路領域に形成さ
れた半導体薄膜を結晶化することを特徴とする付記14
に記載の半導体装置の製造方法。
(Additional remark 15) The semiconductor thin film formed in the peripheral circuit region is crystallized after the semiconductor thin film formed in the pixel region is crystallized.
A method of manufacturing a semiconductor device according to item 1.

【0168】(付記16) 前記周辺回路領域に形成さ
れた半導体薄膜を時間に対して連続的にエネルギーを出
力するエネルギービームにより結晶化して動作半導体薄
膜とし、前記画素領域に形成された半導体薄膜をそのま
ま動作半導体薄膜とすることを特徴とする付記1に記載
の半導体装置の製造方法。
(Supplementary Note 16) The semiconductor thin film formed in the peripheral circuit region is crystallized by an energy beam that continuously outputs energy with respect to time to form an operating semiconductor thin film, and the semiconductor thin film formed in the pixel region is The method of manufacturing a semiconductor device according to appendix 1, wherein the semiconductor thin film is used as it is.

【0169】(付記17) 前記周辺回路領域に形成さ
れた半導体薄膜を結晶化する際に、時間に対して連続的
にエネルギーを出力する前記エネルギービームを利用し
て前記半導体薄膜の水素出しを行なうことを特徴とする
付記16に記載の半導体装置の製造方法。
(Supplementary Note 17) When the semiconductor thin film formed in the peripheral circuit region is crystallized, the semiconductor thin film is dehydrogenated by using the energy beam that continuously outputs energy with respect to time. 17. The method of manufacturing a semiconductor device according to appendix 16, characterized in that.

【0170】(付記18) 前記画素領域と前記周辺回
路領域とにおいて、前記半導体薄膜の厚みが異なること
を特徴とする付記1に記載の半導体装置の製造方法。
(Supplementary Note 18) The method of manufacturing a semiconductor device according to Supplementary Note 1, wherein the thickness of the semiconductor thin film is different between the pixel region and the peripheral circuit region.

【0171】(付記19) 時間に対して連続的にエネ
ルギーを出力する前記エネルギービームを、前記半導体
薄膜に対して走査させることを特徴とする付記1に記載
の半導体装置の製造方法。
(Additional remark 19) The method for manufacturing a semiconductor device according to additional remark 1, wherein the energy beam that continuously outputs energy with respect to time is scanned on the semiconductor thin film.

【0172】(付記20) 長方形形状をなす画素の短
辺に沿って、前記エネルギービームを走査させることを
特徴とする付記19に記載の半導体装置の製造方法。
(Additional remark 20) The method for manufacturing a semiconductor device according to additional remark 19, wherein the energy beam is scanned along the short side of a rectangular pixel.

【0173】(付記21) 時間に対して連続的にエネ
ルギーを出力する前記エネルギービームの走査方向が前
記半導体動作膜のチャネルとなる部位の電流方向と平行
であることを特徴とする付記19に記載の半導体装置の
製造方法。
(Supplementary Note 21) The supplementary note 19 is characterized in that the scanning direction of the energy beam that continuously outputs energy with respect to time is parallel to the current direction of the portion of the semiconductor operating film which becomes the channel. Of manufacturing a semiconductor device of.

【0174】(付記22) 時間に対して連続的にエネ
ルギーを出力する複数本の前記エネルギービームを用
い、同時に異なる位置に存する前記半導体薄膜を照射す
ることを特徴とする付記1に記載の半導体装置の製造方
法。
(Supplementary note 22) The semiconductor device according to supplementary note 1, wherein a plurality of the energy beams that continuously output energy with respect to time are used to simultaneously irradiate the semiconductor thin films at different positions. Manufacturing method.

【0175】(付記23) 時間に対して連続的にエネ
ルギーを出力する前記エネルギービームの走査速度が1
0cm/s以上であることを特徴とする付記19に記載
の半導体装置の製造方法。
(Supplementary Note 23) The scanning speed of the energy beam for continuously outputting energy with respect to time is 1
20. The method for manufacturing a semiconductor device as described in appendix 19, wherein it is 0 cm / s or more.

【0176】(付記24) 時間に対する連続的にエネ
ルギーを出力する前記エネルギービームの出力不安定性
が±1%/hより小値であることを特徴とする付記1に
記載の半導体装置の製造方法。
(Supplementary Note 24) The method for producing a semiconductor device according to Supplementary Note 1, wherein the output instability of the energy beam that continuously outputs energy with respect to time is smaller than ± 1% / h.

【0177】(付記25) 前記エネルギービームの不
安定性を示すノイズ(光ノイズ)が0.1rms%以下
であることを特徴とする付記24に記載の半導体装置に
製造方法。
(Additional remark 25) The method for manufacturing a semiconductor device according to additional remark 24, wherein the noise (optical noise) indicating the instability of the energy beam is 0.1 rms% or less.

【0178】(付記26) 時間に対する連続的にエネ
ルギーを出力する前記エネルギービームがCWレーザ光
であることを特徴とする付記1に記載の半導体装置の製
造方法。
(Supplementary note 26) The method for producing a semiconductor device according to supplementary note 1, wherein the energy beam that continuously outputs energy with respect to time is CW laser light.

【0179】(付記27) 前記CWレーザ光が半導体
LD励起の固体レーザ光であることを特徴とする付記2
6に記載の半導体装置の製造方法。
(Supplementary Note 27) Supplementary Note 2 characterized in that the CW laser light is a solid-state laser light excited by a semiconductor LD.
7. The method for manufacturing a semiconductor device according to 6.

【0180】(付記28) 時間に対する連続的にエネ
ルギーを出力する前記エネルギービームにより、前記動
作半導体薄膜の結晶状態を結晶粒が大きい流線形状のフ
ローパターンに形成することを特徴とする付記1に記載
の半導体装置の製造方法。
(Additional remark 28) The crystalline state of the operating semiconductor thin film is formed into a streamline-shaped flow pattern with large crystal grains by the energy beam that outputs energy continuously with respect to time. A method for manufacturing a semiconductor device as described above.

【0181】(付記29) 前記基板が無アルカリガラ
ス又はプラスチックからなり、エネルギービームを前記
基板の表面又は裏面から照射することを特徴とする付記
1に記載の半導体装置の製造方法。
(Supplementary Note 29) The method for producing a semiconductor device according to Supplementary Note 1, wherein the substrate is made of non-alkali glass or plastic, and the energy beam is irradiated from the front surface or the back surface of the substrate.

【0182】(付記30) 前記エネルギービームを光
学的に複数の副ビームに分割し、前記半導体薄膜の異な
る部位に前記各副ビームを同時に照射して結晶化するこ
とを特徴とする付記1に記載の半導体装置の製造方法。
(Additional remark 30) The energy beam is optically divided into a plurality of sub-beams, and different portions of the semiconductor thin film are simultaneously irradiated with the respective sub-beams to be crystallized. Of manufacturing a semiconductor device of.

【0183】(付記31) 前記エネルギービーム又は
前記各副ビームにより、前記各薄膜トランジスタの形成
部位のみを結晶化に最適なエネルギー強度で照射し、且
つ前記各薄膜トランジスタの非形成部位を高速で通過す
ることを特徴とする付記1に記載の半導体装置の製造方
法。
(Supplementary Note 31) The energy beam or each of the sub-beams irradiates only the formation portion of each of the thin film transistors with an energy intensity optimum for crystallization, and passes through the non-formation portion of each thin film transistor at high speed. 7. The method for manufacturing a semiconductor device according to appendix 1, further comprising:

【0184】(付記32) 少なくとも2種類の前記各
薄膜トランジスタの形成部位において、結晶化のための
ビーム走査速度、エネルギー強度、及びビーム形状のう
ち少なくとも1種が異なることを特徴とする付記1に記
載の半導体装置の製造方法。
(Additional remark 32) At least one of the beam scanning speed for crystallization, the energy intensity, and the beam shape is different in the formation site of each of the at least two types of thin film transistors described in Additional remark 1. Of manufacturing a semiconductor device of.

【0185】(付記33) 前記半導体薄膜に前記エネ
ルギービームを断続的に照射し、前記各薄膜トランジス
タの形成部位のみを選択的に結晶化することを特徴とす
る付記1に記載の半導体装置の製造方法。
(Supplementary note 33) The method of manufacturing a semiconductor device according to supplementary note 1, wherein the semiconductor thin film is intermittently irradiated with the energy beam to selectively crystallize only the formation portion of each thin film transistor. .

【0186】(付記34) 前記半導体薄膜の隣接する
前記薄膜トランジスタの形成部位の照射間隔期間に、前
記エネルギービームを高速で他の前記形成部位に移動さ
せ、当該他の前記形成部位を照射することを特徴とする
付記33に記載の半導体装置の製造方法。
(Supplementary Note 34) The energy beam is moved at high speed to the other formation portion during the irradiation interval period of the formation portion of the thin film transistor adjacent to the semiconductor thin film, and the other formation portion is irradiated. 34. The method for manufacturing a semiconductor device according to Supplementary Note 33.

【0187】(付記35) 前記半導体薄膜の前記薄膜
トランジスタの形成部位と異なる部位に前記エネルギー
ビームを断続的に照射し、所定形状に結晶化されてなる
前記薄膜トランジスタの位置合わせマーカーを形成する
ことを特徴とする付記33に記載の半導体装置の製造方
法。
(Supplementary Note 35) A part of the semiconductor thin film different from a part where the thin film transistor is formed is intermittently irradiated with the energy beam to form an alignment marker of the thin film transistor which is crystallized into a predetermined shape. 34. The method for manufacturing a semiconductor device according to attachment 33.

【0188】(付記36) 前記基板上に、Si及び
N、又は、Si,O及びNを含む薄膜を有するバッファ
ー層を介して前記半導体薄膜を形成して、前記半導体薄
膜の水素濃度を1×1020個/cm3以下とすることを
特徴とする付記1に記載の半導体装置の製造方法。
(Supplementary Note 36) The semiconductor thin film is formed on the substrate through a buffer layer having a thin film containing Si and N or Si, O and N, and the hydrogen concentration of the semiconductor thin film is set to 1 ×. 10. The method for manufacturing a semiconductor device according to appendix 1, wherein the number is 10 20 pieces / cm 3 or less.

【0189】(付記37) 前記薄膜の水素濃度を1×
1022個/cm3以下とすることを特徴とする付記36
に記載の半導体装置の製造方法。
(Supplementary Note 37) The hydrogen concentration of the thin film is set to 1 ×.
Supplementary note 36 characterized in that it is 10 22 pieces / cm 3 or less
A method of manufacturing a semiconductor device according to item 1.

【0190】(付記38) 前記半導体薄膜の脱水素化
を、当該半導体薄膜の形成後、又は前記半導体薄膜を形
成し所定のパターンを形成した後に行うことを特徴とす
る付記36に記載の半導体装置の製造方法。
(Supplementary note 38) The semiconductor device according to supplementary note 36, characterized in that the dehydrogenation of the semiconductor thin film is performed after the semiconductor thin film is formed or after the semiconductor thin film is formed and a predetermined pattern is formed. Manufacturing method.

【0191】(付記39) 半導体装置であって、前記
半導体装置は、基板と、前記基板上に設けられ、複数の
薄膜トランジスタを有してなる画素領域と、前記基板上
に設けられ、複数の薄膜トランジスタを有してなる前記
画素領域の周辺回路領域とを含み、少なくとも前記周辺
回路領域を構成する前記各薄膜トランジスタの動作半導
体薄膜は、結晶粒が大きい流線形状のフローパターンの
結晶状態に形成されている。
(Supplementary Note 39) A semiconductor device, wherein the semiconductor device includes a substrate, a pixel region provided on the substrate and having a plurality of thin film transistors, and a plurality of thin film transistors provided on the substrate. And a peripheral circuit region of the pixel region having, at least the operating semiconductor thin film of each of the thin film transistors forming the peripheral circuit region, the crystal grains are formed in a crystalline state of a streamlined flow pattern. There is.

【0192】(付記40) 前記フローパターンの結晶
粒がチャネル長よりも長いことを特徴とする付記39に
記載の半導体装置。
(Supplementary note 40) The semiconductor device according to supplementary note 39, wherein the crystal grains of the flow pattern are longer than the channel length.

【0193】(付記41) 前記各動作半導体薄膜は、
前記基板上に線状又は島状にパターニングされた各半導
体薄膜にエネルギービームが照射されてなるものである
ことを特徴とする付記40に記載の半導体装置。
(Supplementary Note 41) Each of the operating semiconductor thin films is
41. The semiconductor device according to appendix 40, wherein each semiconductor thin film patterned in a linear or island shape on the substrate is irradiated with an energy beam.

【0194】(付記42) 前記基板上に、パターニン
グされた前記各動作半導体薄膜に対応して、当該動作半
導体薄膜を結晶化するためのエネルギービームの照射位
置合わせ用のマーカーが形成されていることを特徴とす
る付記41に記載の半導体装置。
(Supplementary Note 42) Markers for aligning the irradiation position of the energy beam for crystallizing the operating semiconductor thin film are formed on the substrate, corresponding to the patterned operating semiconductor thin films. 42. The semiconductor device according to appendix 41.

【0195】(付記43) 前記画素領域と前記周辺回
路領域とにおいて、前記各動作半導体薄膜の厚みが異な
ることを特徴とする付記39に記載の半導体装置。
(Additional Statement 43) The semiconductor device according to additional statement 39, wherein the operating semiconductor thin films have different thicknesses in the pixel area and the peripheral circuit area.

【0196】(付記44) 前記基板は、無アルカリガ
ラス、石英ガラス、セラミックス、プラスチック、及び
シリコン単結晶のうちから選ばれた1種であることを特
徴とする付記39に記載の半導体装置。
(Supplementary Note 44) The semiconductor device according to Supplementary Note 39, wherein the substrate is one selected from alkali-free glass, quartz glass, ceramics, plastic, and silicon single crystal.

【0197】(付記45) 前記基板上に、Si及び
N、又は、Si,O及びNを含む薄膜を有するバッファ
ー層を介して前記半導体薄膜が形成されており、前記半
導体薄膜の水素濃度が1×1020個/cm3以下である
ことを特徴とする付記39に記載の半導体装置。
(Supplementary Note 45) The semiconductor thin film is formed on the substrate via a buffer layer having a thin film containing Si and N or Si, O and N, and the hydrogen concentration of the semiconductor thin film is 1 or less. 40. The semiconductor device according to appendix 39, wherein the number is not more than 10 20 pieces / cm 3 .

【0198】(付記46) 前記薄膜の水素濃度が1×
1022個/cm3以下であることを特徴とする付記45
に記載の半導体装置。
(Supplementary Note 46) The hydrogen concentration of the thin film is 1 ×.
Note 45 characterized by being 10 22 pieces / cm 3 or less
The semiconductor device according to.

【0199】(付記47) 前記バッファー層がSiO
2/SiN又はSiO2/SiONの構造を有することを
特徴とする付記45に記載の半導体装置。
(Supplementary Note 47) The buffer layer is SiO 2.
47. The semiconductor device according to appendix 45, which has a structure of 2 / SiN or SiO 2 / SiON.

【0200】(付記48) 基板上に形成された半導体
薄膜を結晶化するエネルギービームを出射する半導体製
造装置であって、前記半導体製造装置は、前記エネルギ
ービームを時間に対して連続的に出力することが可能で
あり、照射対象物に前記エネルギービームを相対的に走
査する機能を有し、前記エネルギービームの出力不安定
性が±1%/hより小値である。
(Supplementary Note 48) A semiconductor manufacturing apparatus for emitting an energy beam for crystallizing a semiconductor thin film formed on a substrate, wherein the semiconductor manufacturing apparatus continuously outputs the energy beam with respect to time. It has a function of relatively scanning the irradiation object with the energy beam, and the output instability of the energy beam is smaller than ± 1% / h.

【0201】(付記49) 長方形形状をなす画素の短
辺に沿って、前記エネルギービームを走査させることを
特徴とする付記48に記載の半導体製造装置。
(Additional remark 49) The semiconductor manufacturing apparatus according to the additional remark 48, characterized in that the energy beam is scanned along the short side of a pixel having a rectangular shape.

【0202】(付記50) 前記エネルギービームの不
安定性を示すノイズ(光ノイズ)が0.1rms%以下
であることを特徴とする付記48に記載の半導体製造装
置。
(Supplementary note 50) The semiconductor manufacturing apparatus according to supplementary note 48, wherein the noise (optical noise) indicating instability of the energy beam is 0.1 rms% or less.

【0203】(付記51) 前記エネルギービームの走
査速度が10cm/s以上であることを特徴とする付記
48に記載の半導体製造装置。
(Additional remark 51) The semiconductor manufacturing apparatus according to additional remark 48, wherein the scanning speed of the energy beam is 10 cm / s or more.

【0204】(付記52) 断続的にエネルギーを出力
するエネルギービームを出射することが可能であること
を特徴とする付記48に記載の半導体製造装置。
(Supplementary Note 52) The semiconductor manufacturing apparatus according to Supplementary Note 48, which is capable of emitting an energy beam that intermittently outputs energy.

【0205】(付記53) 時間に対する連続的にエネ
ルギーを出力する前記エネルギービームがCWレーザ光
であることを特徴とする付記48に記載の半導体製造装
置。
(Additional Statement 53) The semiconductor manufacturing apparatus according to additional statement 48, wherein the energy beam that continuously outputs energy with respect to time is a CW laser beam.

【0206】(付記54) 前記CWレーザ光が半導体
励起の固体レーザ光であることを特徴とする付記53に
記載の半導体製造装置。
(Additional Statement 54) The semiconductor manufacturing apparatus according to additional statement 53, wherein the CW laser light is semiconductor-excited solid-state laser light.

【0207】(付記55) 前記基板上に設けられたエ
ネルギービームの照射位置合わせ用のマーカーを照射前
に読み取って記憶し、その位置に合わせて前記エネルギ
ービームを照射することを特徴とする付記48に記載の
半導体製造装置。
(Additional remark 55) The marker for irradiating the irradiation position of the energy beam provided on the substrate is read and stored before irradiation, and the energy beam is irradiated according to the position. The semiconductor manufacturing apparatus according to.

【0208】(付記56) 半導体製造装置であって、
前記半導体製造装置は、表面に半導体薄膜が形成された
基板が設置され、前記基板を前記半導体薄膜の面内方向
で自在に移動可能とする設置手段と、エネルギービーム
を時間に対して連続的に出力する機能を有するレーザ発
振手段と、前記レーザ発振手段から出射された前記エネ
ルギービームを光学的に複数の副ビームに分割するビー
ム分割手段とを備え、前記各副ビームを前記半導体薄膜
の各所定部位に対して相対的に走査し、前記各所定部位
を結晶化する。
(Supplementary Note 56) A semiconductor manufacturing apparatus,
In the semiconductor manufacturing apparatus, a substrate having a semiconductor thin film formed on the surface thereof is installed, an installation means for freely moving the substrate in an in-plane direction of the semiconductor thin film, and an energy beam continuously with respect to time. A laser oscillating means having a function of outputting and a beam splitting means for optically splitting the energy beam emitted from the laser oscillating means into a plurality of sub-beams are provided, and each of the sub-beams is provided in each of the semiconductor thin films. By scanning relative to the part, each of the predetermined parts is crystallized.

【0209】(付記57) 長方形形状をなす画素の短
辺に沿って、前記エネルギービームを走査させることを
特徴とする付記56に記載の半導体製造装置。
(Supplementary Note 57) The semiconductor manufacturing apparatus according to supplementary note 56, characterized in that the energy beam is scanned along the short side of a rectangular pixel.

【0210】(付記58) 前記各副ビームにより、前
記各薄膜トランジスタの形成部位のみを結晶化に最適な
エネルギー強度で照射し、且つ前記各薄膜トランジスタ
の非形成部位を高速で通過することを特徴とする付記5
6に記載の半導体製造装置。
(Supplementary Note 58) The above-mentioned sub-beams irradiate only the formation portion of each thin film transistor with an energy intensity optimum for crystallization, and pass through the non-formation portion of each thin film transistor at high speed. Appendix 5
6. The semiconductor manufacturing apparatus according to item 6.

【0211】(付記59) 少なくとも2種類の前記各
薄膜トランジスタの形成部位において、結晶化のための
ビーム走査速度、エネルギー強度、及びビーム形状のう
ち少なくとも1種が異なるように、前記各副ビームを照
射することを特徴とする付記56に記載の半導体製造装
置。
(Supplementary Note 59) Each sub-beam is irradiated so that at least one of the beam scanning speed for crystallization, the energy intensity, and the beam shape is different at the formation site of each of the at least two types of thin film transistors. 57. The semiconductor manufacturing apparatus as described in appendix 56, wherein:

【0212】(付記60) 前記各副ビームを互いに重
なり合わないように照射することを特徴とする付記56
に記載の半導体製造装置。
(Supplementary note 60) Supplementary note 56, wherein the sub-beams are irradiated so as not to overlap each other.
The semiconductor manufacturing apparatus according to.

【0213】(付記61) 前記エネルギービームの出
力不安定性が±1%/hより小値であることを特徴とす
る付記56に記載の半導体製造装置。
(Additional Statement 61) The semiconductor manufacturing apparatus according to additional statement 56, wherein the output instability of the energy beam is a value smaller than ± 1% / h.

【0214】(付記62) 前記エネルギービームの不
安定性を示すノイズ(光ノイズ)が0.1rms%以下
であることを特徴とする付記61に記載の半導体製造装
置。
(Additional remark 62) The semiconductor manufacturing apparatus according to additional remark 61, wherein the noise (optical noise) indicating instability of the energy beam is 0.1 rms% or less.

【0215】(付記63) 半導体製造装置であって、
前記半導体製造装置は、表面に半導体薄膜が形成された
基板が設置され、前記基板を前記半導体薄膜の面内方向
で自在に移動可能とする設置手段と、エネルギービーム
を時間に対して連続的に出力する機能を有するレーザ発
振手段と、前記エネルギービームの通過領域及び遮断領
域を有し、前記エネルギービームを断続的に通過させる
断続出射手段とを備え、前記基板を前記エネルギービー
ムに対して相対的に走査させながら、前記半導体薄膜に
前記エネルギービームを断続的に照射し、前記各薄膜ト
ランジスタの形成部位のみを選択的に結晶化する。
(Supplementary Note 63) A semiconductor manufacturing apparatus,
In the semiconductor manufacturing apparatus, a substrate having a semiconductor thin film formed on the surface thereof is installed, an installation means for freely moving the substrate in an in-plane direction of the semiconductor thin film, and an energy beam continuously with respect to time. A laser oscillating means having a function of outputting and an intermittent emitting means having a passage region and a cutoff region of the energy beam and intermittently passing the energy beam, and the substrate relative to the energy beam. While scanning, the semiconductor thin film is intermittently irradiated with the energy beam to selectively crystallize only the formation portion of each thin film transistor.

【0216】(付記64) 長方形形状をなす画素の短
辺に沿って、前記エネルギービームを走査させることを
特徴とする付記63に記載の半導体製造装置。
(Supplementary note 64) The semiconductor manufacturing apparatus according to supplementary note 63, characterized in that the energy beam is scanned along the short side of a pixel having a rectangular shape.

【0217】(付記65) 前記基板の走査速度及び前
記断続出射のタイミングを調節することにより、前記半
導体薄膜の隣接する前記薄膜トランジスタの形成部位の
照射間隔期間に、前記エネルギービームを高速で他の前
記形成部位に移動させ、当該他の前記形成部位を照射す
ることを特徴とする付記63に記載の半導体製造装置。
(Supplementary Note 65) By adjusting the scanning speed of the substrate and the timing of the intermittent emission, the energy beam can be applied at high speed to the other energy beams during the irradiation interval period between the formation portions of the thin film transistors adjacent to the semiconductor thin film. 64. The semiconductor manufacturing apparatus according to appendix 63, wherein the semiconductor manufacturing apparatus is moved to a formation site and the other formation site is irradiated.

【0218】(付記66) 前記レーザ発振手段から出
射された前記エネルギービームを光学的に複数の副ビー
ムに分割するビーム分割手段を更に備え、前記基板を前
記エネルギービームに対して相対的に走査させながら、
前記半導体薄膜に前記各副ビームを断続的に照射し、複
数の前記各薄膜トランジスタの形成部位を同時に結晶化
することを特徴とする付記63に記載の半導体製造装
置。
(Supplementary Note 66) Beam splitting means for optically splitting the energy beam emitted from the laser oscillation means into a plurality of sub-beams is further provided, and the substrate is scanned relative to the energy beam. While
64. The semiconductor manufacturing apparatus as set forth in appendix 63, wherein the semiconductor thin film is intermittently irradiated with each of the sub-beams to simultaneously crystallize the formation sites of the plurality of thin film transistors.

【0219】(付記67) 前記半導体薄膜の前記薄膜
トランジスタの形成部位と異なる部位に前記エネルギー
ビームを断続的に照射し、所定形状に結晶化されてなる
前記薄膜トランジスタの位置合わせマーカーを形成する
ことを特徴とする付記63に記載の半導体製造装置。
(Supplementary Note 67) A part of the semiconductor thin film different from the part where the thin film transistor is formed is intermittently irradiated with the energy beam to form an alignment marker for the thin film transistor which is crystallized into a predetermined shape. The semiconductor manufacturing apparatus according to Supplementary Note 63.

【0220】(付記68) 前記エネルギービームの出
力不安定性が±1%/hより小値であることを特徴とす
る付記63に記載の半導体製造装置。
(Additional Statement 68) The semiconductor manufacturing apparatus according to additional statement 63, wherein the output instability of the energy beam is smaller than ± 1% / h.

【0221】(付記69) 前記エネルギービームの不
安定性を示すノイズ(光ノイズ)が0.1rms%以下
であることを特徴とする付記68に記載の半導体製造装
置。
(Supplementary note 69) The semiconductor manufacturing apparatus according to supplementary note 68, characterized in that the noise (optical noise) indicating instability of the energy beam is 0.1 rms% or less.

【0222】(付記70) 基板上に複数の半導体素子
が設けられてなる半導体装置の製造方法であって、前記
製造方法は、前記半導体素子の半導体薄膜を、時間に対
して連続的にエネルギーを出力するエネルギービームに
より結晶化する工程を含む。
(Supplementary Note 70) A method of manufacturing a semiconductor device comprising a plurality of semiconductor elements provided on a substrate, wherein the semiconductor thin film of the semiconductor element is continuously energized over time. The step of crystallizing by the output energy beam is included.

【0223】(付記71) 前記各半導体薄膜が前記基
板上に線状又は島状にパターニングされてなり、当該各
半導体薄膜に前記エネルギービームを照射することを特
徴とする付記70に記載の半導体装置の製造方法。
(Additional Statement 71) The semiconductor device according to additional statement 70, wherein each of the semiconductor thin films is patterned on the substrate in a linear or island shape, and each of the semiconductor thin films is irradiated with the energy beam. Manufacturing method.

【0224】[0224]

【発明の効果】本発明によれば、周辺回路一体型TFT
−LCD、システム・オン・パネル、システム・オン・
ガラス等への適用に際して、TFTのトランジスタ特性
を高レベルで均質化し、特に周辺回路領域において移動
度に優れ高速駆動が可能なTFTを実現することが可能
となる。
According to the present invention, a peripheral circuit integrated type TFT is provided.
-LCD, system on panel, system on
When applied to glass or the like, it is possible to make the transistor characteristics of the TFT uniform at a high level, and to realize a TFT that has excellent mobility and can be driven at high speed, especially in the peripheral circuit region.

【0225】更に本発明によれば、TFTのトランジス
タ特性を高レベルで均質化し、特に周辺回路領域におい
て移動度に優れ高速駆動が可能なTFTを実現するに際
して、時間に対して連続的にエネルギーを出力するエネ
ルギービームの出力不足を補完して半導体薄膜の結晶化
におけるスループットを向上させ、効率に優れた前記T
FTを実現することが可能となる。
Further, according to the present invention, the transistor characteristics of the TFT are homogenized at a high level, and when realizing a TFT which is excellent in mobility, particularly in the peripheral circuit region and can be driven at high speed, energy is continuously applied to time. The above-mentioned T which is excellent in efficiency by complementing the insufficient output of the energy beam to be output and improving the throughput in crystallization of the semiconductor thin film
It becomes possible to realize FT.

【図面の簡単な説明】[Brief description of drawings]

【図1】第1の実施形態において、半導体薄膜の結晶化
の様子を示す概略平面図である。
FIG. 1 is a schematic plan view showing how a semiconductor thin film is crystallized in a first embodiment.

【図2】リボン状にパターニングされた半導体薄膜の様
子を示す顕微鏡写真である。
FIG. 2 is a micrograph showing a state of a semiconductor thin film patterned in a ribbon shape.

【図3】TFTアイランドが形成された様子を示す顕微
鏡写真である。
FIG. 3 is a photomicrograph showing how TFT islands are formed.

【図4】CWレーザにより結晶化された半導体薄膜の様
子を示すSEM写真である。
FIG. 4 is an SEM photograph showing a state of a semiconductor thin film crystallized by a CW laser.

【図5】CWレーザにより結晶化されたエキシマパター
ンとなった半導体薄膜の様子を示すSEM写真である。
FIG. 5 is an SEM photograph showing a state of a semiconductor thin film having an excimer pattern crystallized by a CW laser.

【図6】半導体薄膜近傍のSIMS分析を示す特性図で
ある。
FIG. 6 is a characteristic diagram showing SIMS analysis in the vicinity of a semiconductor thin film.

【図7】半導体薄膜近傍の断面TEMを示す写真であ
る。
FIG. 7 is a photograph showing a cross-sectional TEM in the vicinity of a semiconductor thin film.

【図8】第1の実施形態に係るTFTの製造方法を工程
順に示す概略断面図である。
FIG. 8 is a schematic cross-sectional view showing the method of manufacturing the TFT according to the first embodiment in the order of steps.

【図9】図8に引き続き、第1の実施形態に係るTFT
の製造方法を工程順に示す概略断面図である。
FIG. 9 is a continuation of FIG. 8 and the TFT according to the first embodiment.
FIG. 3 is a schematic cross-sectional view showing the manufacturing method of in the order of steps.

【図10】図9に引き続き、第1の実施形態に係るTF
Tの製造方法を工程順に示す概略断面図である。
FIG. 10 is a continuation of FIG. 9 and the TF according to the first embodiment.
It is a schematic sectional drawing which shows the manufacturing method of T in process order.

【図11】図10に引き続き、第1の実施形態に係るT
FTの製造方法を工程順に示す概略断面図である。
11 is a diagram illustrating a T according to the first embodiment following FIG.
It is a schematic sectional drawing which shows the manufacturing method of FT in process order.

【図12】半導体薄膜の結晶パターンと移動度との関係
を示す特性図である。
FIG. 12 is a characteristic diagram showing a relationship between a crystal pattern of a semiconductor thin film and mobility.

【図13】半導体薄膜のフローパターンと移動度との関
係を示す顕微鏡写真である。
FIG. 13 is a micrograph showing a relationship between a flow pattern of a semiconductor thin film and mobility.

【図14】第1の実施形態の変形例1において、リボン
状の各半導体薄膜及び位置マーカーを示す概略平面図で
ある。
FIG. 14 is a schematic plan view showing each ribbon-shaped semiconductor thin film and a position marker in Modification 1 of the first embodiment.

【図15】第1の実施形態の変形例2において、半導体
薄膜の様子を示す概略平面図である。
FIG. 15 is a schematic plan view showing a state of a semiconductor thin film in Modification 2 of the first embodiment.

【図16】第1の実施形態の変形例3において、半導体
薄膜の様子を示す概観図である。
FIG. 16 is a schematic view showing a state of a semiconductor thin film in Modification 3 of the first embodiment.

【図17】第1の実施形態の変形例4において、半導体
薄膜の様子を示す概略平面図である。
FIG. 17 is a schematic plan view showing a state of a semiconductor thin film in Modification 4 of the first embodiment.

【図18】第1の実施形態の変形例5において、半導体
薄膜の様子を示す概観図である。
FIG. 18 is a schematic view showing a state of a semiconductor thin film in Modification 5 of the first embodiment.

【図19】第2の実施形態におけるDPSSレーザ装置
を示す概観図である。
FIG. 19 is a schematic view showing a DPSS laser device according to a second embodiment.

【図20】第2の実施形態の変形例1におけるDPSS
レーザ装置を示す概観図である。
FIG. 20 is a DPSS according to Modification 1 of the second embodiment.
It is a general-view figure which shows a laser apparatus.

【図21】第2の実施形態の変形例2におけるDPSS
レーザ装置を示す概観図である。
FIG. 21 is a DPSS according to Modification 2 of the second embodiment.
It is a general-view figure which shows a laser apparatus.

【図22】第3の実施形態によるDPSSレーザ装置の
構成の一部を示す概観図である。
FIG. 22 is a schematic view showing a part of the configuration of the DPSS laser device according to the third embodiment.

【図23】4台のDPSSレーザ41を利用して、合計
28個の副ビームを発生させた様子を示す概観図であ
る。
FIG. 23 is a schematic view showing how a total of 28 sub-beams are generated by using four DPSS lasers 41.

【図24】DPSSレーザ41を利用した他の照射方法
を示す概観図である。
FIG. 24 is a schematic view showing another irradiation method using the DPSS laser 41.

【図25】半導体薄膜のTFTを形成する領域のみを選
択的に結晶化する様子を示す概観図である。
FIG. 25 is a schematic view showing how only a region of a semiconductor thin film where a TFT is formed is selectively crystallized.

【図26】第3の実施形態の変形例で用いるDPSSレ
ーザ装置の照明系を示す概観図である。
FIG. 26 is a schematic view showing an illumination system of a DPSS laser device used in a modification of the third embodiment.

【図27】第4の実施形態によるDPSSレーザ装置の
主要構成を示す概観図である。
FIG. 27 is a schematic view showing a main configuration of a DPSS laser device according to a fourth embodiment.

【図28】画素領域におけるTFTの配置例を示す概観
図である。
FIG. 28 is a schematic view showing an arrangement example of TFTs in a pixel region.

【図29】第4の実施形態の変形例2によるDPSSレ
ーザ装置の主要構成を示す概観図である。
FIG. 29 is a schematic view showing a main configuration of a DPSS laser device according to Modification 2 of the fourth embodiment.

【図30】第4の実施形態の変形例3によるDPSSレ
ーザ装置の主要構成を示す概観図である。
FIG. 30 is a schematic view showing a main configuration of a DPSS laser device according to Modification 3 of the fourth embodiment.

【図31】第4の実施形態の変形例4によるDPSSレ
ーザ装置の主要構成を示す概観図である。
FIG. 31 is a schematic view showing a main configuration of a DPSS laser device according to Modification 4 of the fourth embodiment.

【図32】SiN又はSiONをバッファー層の材料と
して用いた場合の当該バッファー層とSi層における水
素濃度分布を調べた結果を示す特性図である。
FIG. 32 is a characteristic diagram showing the results of examining the hydrogen concentration distribution in the buffer layer and Si layer when SiN or SiON is used as the material of the buffer layer.

【図33】a−Si膜の剥がれが生じた様子を示す顕微
鏡写真である。
FIG. 33 is a micrograph showing the appearance of peeling of an a-Si film.

【図34】ガラス基板上にバッファー層を介してa−S
i膜が形成された様子を示す概略断面図である。
FIG. 34 is aS through the buffer layer on the glass substrate.
It is a schematic sectional drawing which shows a mode that the i film was formed.

【図35】500℃、2時間の熱処理後のガラス基板/
SiN/SiO2/a−Si構造のSIMS分析の結果
を示す特性図である。
FIG. 35: Glass substrate / after heat treatment at 500 ° C. for 2 hours
It is a characteristic diagram showing the results of SIMS analysis of the SiN / SiO 2 / a-Si structure.

【図36】結晶化後の半導体薄膜を示す顕微鏡写真であ
る。
FIG. 36 is a micrograph showing a semiconductor thin film after crystallization.

【図37】従来のエキシマレーザを用いてシリコン膜を
結晶化した様子を示すAFM写真である。
FIG. 37 is an AFM photograph showing a state in which a silicon film is crystallized using a conventional excimer laser.

【符号の説明】[Explanation of symbols]

1,21,91 ガラス基板 2,70,93 半導体薄膜(a−Si膜) 3 CWレーザ 4 チャネル領域 5 ソース/ドレイン 6 TFTアイランド 11 動作半導体薄膜 22 SiO2バッファー層 23 ゲート酸化膜(シリコン酸化膜) 24,32 ゲート電極(アルミニウム膜) 25 層間絶縁膜 26 コンタクトホール 27 配線(金属膜) 31 位置マーカー 32 スリット 33 細線パターン 41 DPSSレーザ 42 光学系 43 XYステージ 51 回折格子 52 コリメータレンズ 53,65 集光レンズ 54 半導体薄膜リボン 61,63 固定ミラー 62 稼動ミラー 64 コリメータレンズ 71 光学系 72 チョッパー 73,77 ミラー 74 領域 76,81,84 遮蔽板 83 ポリゴンミラー 92 バッファー層 92a SiN又はSiONからなる薄膜 92b SiO21, 21, 91 Glass substrate 2, 70, 93 Semiconductor thin film (a-Si film) 3 CW laser 4 Channel region 5 Source / drain 6 TFT island 11 Operating semiconductor thin film 22 SiO 2 buffer layer 23 Gate oxide film (silicon oxide film) ) 24, 32 gate electrode (aluminum film) 25 interlayer insulating film 26 contact hole 27 wiring (metal film) 31 position marker 32 slit 33 fine line pattern 41 DPSS laser 42 optical system 43 XY stage 51 diffraction grating 52 collimator lens 53, 65 assembly Optical lens 54 Semiconductor thin film ribbon 61, 63 Fixed mirror 62 Working mirror 64 Collimator lens 71 Optical system 72 Chopper 73, 77 Mirror 74 Area 76, 81, 84 Shielding plate 83 Polygon mirror 92 Buffer layer 92a SiN or SiON thin film Film 92b SiO 2 film

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成13年10月17日(2001.10.
17)
[Submission date] October 17, 2001 (2001.10.
17)

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】発明の名称[Name of item to be amended] Title of invention

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【発明の名称】 半導体装置の製造方法及び半
導体製造装置
Title: Semiconductor device manufacturing method and semiconductor manufacturing device

【手続補正2】[Procedure Amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】特許請求の範囲[Name of item to be amended] Claims

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【特許請求の範囲】[Claims]

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/336 H01L 29/78 627G 29/786 612B (72)発明者 吉野 健一 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 佐々木 伸夫 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 Fターム(参考) 2H092 JA24 JA46 KA05 KB25 MA05 MA07 MA27 MA30 NA21 NA24 PA01 5C094 AA13 AA21 AA25 AA43 AA48 AA53 BA03 CA19 DA09 DA13 DB01 DB04 EB02 FA01 FB12 FB14 FB15 GB10 JA01 JA20 5F052 AA02 BA01 BA04 BA07 BA11 BA13 BA14 BA18 BB02 BB04 CA04 CA09 DA02 DB03 EA07 EA12 EA15 FA02 FA07 FA22 JA01 5F110 AA01 AA16 BB02 CC02 DD01 DD02 DD03 DD05 DD13 DD14 DD15 DD17 EE03 EE38 EE44 FF02 FF28 FF30 FF32 GG02 GG13 GG16 GG24 GG45 HJ01 HJ04 HJ12 HJ23 HL03 NN04 NN24 NN78 PP03 PP04 PP05 PP06 PP07 PP24 PP29 PP35 QQ11 5G435 AA00 EE33 EE37 HH12 HH13 HH14 KK05 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 7 Identification code FI theme code (reference) H01L 21/336 H01L 29/78 627G 29/786 612B (72) Inventor Kenichi Yoshino Kamihara, Kawasaki City, Kanagawa Prefecture 4-1, 1-1 Odanaka, Fujitsu Limited (72) Inventor Nobuo Sasaki 4-1-1, Kamiodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa F-term, Fujitsu Limited (reference) 2H092 JA24 JA46 KA05 KB25 MA05 MA07 MA27 MA30 NA21 NA24 PA01 5C094 AA13 AA21 AA25 AA43 AA48 AA53 BA03 CA19 DA09 DA13 DB01 DB04 EB02 FA01 FB12 FB14 FB15 GB10 JA01 JA20 5F052 AA02 BA01 BA04 BA07 BA11 BA13 BA14 BA18 BB02 BB04 CA04 CA09 DA02 DB03 EA07 EA12 EA15 FA02 FA07 FA22 JA01 5F110 AA01 AA16 BB02 CC02 DD01 DD02 DD03 DD05 DD13 DD14 DD15 DD17 EE03 EE38 EE44 FF02 FF28 FF30 FF32 GG02 GG13 GG16 GG24 GG45 HJ01 HJ0 4 HJ12 HJ23 HL03 NN04 NN24 NN78 PP03 PP04 PP05 PP06 PP07 PP24 PP29 PP35 QQ11 5G435 AA00 EE33 EE37 HH12 HH13 HH14 KK05

Claims (32)

【特許請求の範囲】[Claims] 【請求項1】 基板上に、各々複数の薄膜トランジスタ
を有する画素領域及びその周辺回路領域が設けられてな
る半導体装置の製造方法であって、 前記画素領域及び前記周辺回路領域のうち、少なくとも
前記周辺回路領域に形成された半導体薄膜を時間に対し
て連続的にエネルギーを出力するエネルギービームによ
り結晶化し、前記各薄膜トランジスタの動作半導体薄膜
とすることを特徴とする半導体装置の製造方法。
1. A method of manufacturing a semiconductor device, comprising: a pixel region having a plurality of thin film transistors and a peripheral circuit region thereof on a substrate, wherein at least the peripheral region of the pixel region and the peripheral circuit region is provided. A method for manufacturing a semiconductor device, characterized in that a semiconductor thin film formed in a circuit region is crystallized by an energy beam that continuously outputs energy with respect to time to form an operating semiconductor thin film of each thin film transistor.
【請求項2】 前記画素領域と前記周辺回路領域とにお
いて、時間に対して連続的にエネルギーを出力する前記
エネルギービームの照射条件が異なることを特徴とする
請求項1に記載の半導体装置の製造方法。
2. The manufacturing of a semiconductor device according to claim 1, wherein the pixel region and the peripheral circuit region have different irradiation conditions of the energy beam for continuously outputting energy with respect to time. Method.
【請求項3】 前記画素領域に形成された半導体薄膜を
パルス状にエネルギーを出力するエネルギービームによ
り結晶化し、前記周辺回路領域に形成された半導体薄膜
を時間に対して連続的にエネルギーを出力するエネルギ
ービームにより結晶化することを特徴とする請求項1に
記載の半導体装置の製造方法。
3. The semiconductor thin film formed in the pixel region is crystallized by an energy beam that outputs energy in a pulsed manner, and the semiconductor thin film formed in the peripheral circuit region outputs energy continuously with respect to time. The method of manufacturing a semiconductor device according to claim 1, wherein crystallization is performed by an energy beam.
【請求項4】 前記周辺回路領域に形成された半導体薄
膜を時間に対して連続的にエネルギーを出力するエネル
ギービームにより結晶化して動作半導体薄膜とし、前記
画素領域に形成された半導体薄膜をそのまま動作半導体
薄膜とすることを特徴とする請求項1に記載の半導体装
置の製造方法。
4. The semiconductor thin film formed in the peripheral circuit region is crystallized by an energy beam that continuously outputs energy with respect to time to make an operating semiconductor thin film, and the semiconductor thin film formed in the pixel region is operated as it is. The method of manufacturing a semiconductor device according to claim 1, wherein the method is a semiconductor thin film.
【請求項5】 時間に対する連続的にエネルギーを出力
する前記エネルギービームがCWレーザ光であることを
特徴とする請求項1〜4のいずれか1項に記載の半導体
装置の製造方法。
5. The method of manufacturing a semiconductor device according to claim 1, wherein the energy beam that continuously outputs energy with respect to time is CW laser light.
【請求項6】 前記エネルギービームを光学的に複数の
副ビームに分割し、前記半導体薄膜の異なる部位に前記
各副ビームを同時に照射して結晶化することを特徴とす
る請求項1〜5のいずれか1項に記載の半導体装置の製
造方法。
6. The method according to claim 1, wherein the energy beam is optically divided into a plurality of sub-beams, and different portions of the semiconductor thin film are simultaneously irradiated with the sub-beams to be crystallized. The method for manufacturing a semiconductor device according to claim 1.
【請求項7】 前記エネルギービーム又は前記各副ビー
ムにより、前記各薄膜トランジスタの形成部位のみを結
晶化に最適なエネルギー強度で照射し、且つ前記各薄膜
トランジスタの非形成部位を高速で通過することを特徴
とする請求項1〜6のいずれか1項に記載の半導体装置
の製造方法。
7. The energy beam or each of the sub-beams irradiates only the formation portion of each of the thin film transistors with an energy intensity optimum for crystallization, and passes through the non-formation portion of each of the thin film transistors at high speed. The method for manufacturing a semiconductor device according to claim 1, wherein
【請求項8】 少なくとも2種類の前記各薄膜トランジ
スタの形成部位において、結晶化のためのビーム走査速
度、エネルギー強度、及びビーム形状のうち少なくとも
1種が異なることを特徴とする請求項1〜7のいずれか
1項に記載の半導体装置の製造方法。
8. The method according to claim 1, wherein at least one of the beam scanning speed for crystallization, the energy intensity, and the beam shape is different in the formation portion of at least two kinds of thin film transistors. The method for manufacturing a semiconductor device according to claim 1.
【請求項9】 前記半導体薄膜に前記エネルギービーム
を断続的に照射し、前記各薄膜トランジスタの形成部位
のみを選択的に結晶化することを特徴とする請求項1〜
8のいずれか1項に記載の半導体装置の製造方法。
9. The semiconductor thin film is intermittently irradiated with the energy beam to selectively crystallize only a formation portion of each thin film transistor.
9. The method for manufacturing a semiconductor device according to claim 8.
【請求項10】 前記半導体薄膜の隣接する前記薄膜ト
ランジスタの形成部位の照射間隔期間に、前記エネルギ
ービームを高速で他の前記形成部位に移動させ、当該他
の前記形成部位を照射することを特徴とする請求項9に
記載の半導体装置の製造方法。
10. The energy beam is moved to the other formation region at a high speed during the irradiation interval period of the formation region of the thin film transistor adjacent to the semiconductor thin film to irradiate the other formation region. The method for manufacturing a semiconductor device according to claim 9.
【請求項11】 前記半導体薄膜の前記薄膜トランジス
タの形成部位と異なる部位に前記エネルギービームを断
続的に照射し、所定形状に結晶化されてなる前記薄膜ト
ランジスタの位置合わせマーカーを形成することを特徴
とする請求項9又は10に記載の半導体装置の製造方
法。
11. The alignment marker of the thin film transistor, which is crystallized into a predetermined shape, is formed by intermittently irradiating the portion of the semiconductor thin film different from the portion where the thin film transistor is formed with the energy beam. A method of manufacturing a semiconductor device according to claim 9.
【請求項12】 前記基板上に、Si及びN、又は、S
i,O及びNを含む薄膜を有するバッファー層を介して
前記半導体薄膜を形成して、 前記半導体薄膜の水素濃度を1×1020個/cm3以下
とすることを特徴とする請求項1〜11のいずれか1項
に記載の半導体装置の製造方法。
12. Si and N or S on the substrate
The semiconductor thin film is formed via a buffer layer having a thin film containing i, O and N, and the hydrogen concentration of the semiconductor thin film is set to 1 × 10 20 / cm 3 or less. 12. The method for manufacturing a semiconductor device according to any one of 11 above.
【請求項13】 前記薄膜の水素濃度を1×1022個/
cm3以下とすることを特徴とする請求項12に記載の
半導体装置の製造方法。
13. The hydrogen concentration of the thin film is 1 × 10 22 /
The method for manufacturing a semiconductor device according to claim 12, wherein the method is set to be not more than 3 cm 3 .
【請求項14】 前記半導体薄膜の脱水素化を、当該半
導体薄膜の形成後、又は前記半導体薄膜を形成し所定の
パターンを形成した後に行うことを特徴とする請求項1
2又は13に記載の半導体装置の製造方法。
14. The dehydrogenation of the semiconductor thin film is performed after the semiconductor thin film is formed or after the semiconductor thin film is formed and a predetermined pattern is formed.
14. The method for manufacturing a semiconductor device according to 2 or 13.
【請求項15】 基板上に、各々複数の薄膜トランジス
タを有してなる画素領域及びその周辺回路領域が設けら
れてなる半導体装置であって、 少なくとも前記周辺回路領域を構成する前記各薄膜トラ
ンジスタの動作半導体薄膜は、結晶粒が大きい流線形状
のフローパターンの結晶状態に形成されていることを特
徴とする半導体装置。
15. A semiconductor device comprising a substrate and a pixel region each having a plurality of thin film transistors, and a peripheral circuit region thereof, wherein at least the operating semiconductor of each thin film transistor constituting the peripheral circuit region. A semiconductor device, wherein the thin film is formed in a crystalline state having a streamlined flow pattern with large crystal grains.
【請求項16】 前記フローパターンの結晶粒がチャネ
ル長よりも長いことを特徴とする請求項15に記載の半
導体装置。
16. The semiconductor device according to claim 15, wherein the crystal grains of the flow pattern are longer than the channel length.
【請求項17】 前記基板上に、パターニングされた前
記各動作半導体薄膜に対応して、当該動作半導体薄膜を
結晶化するためのエネルギービームの照射位置合わせ用
のマーカーが形成されていることを特徴とする請求項1
5又は16に記載の半導体装置。
17. A marker for irradiation position alignment of an energy beam for crystallizing the operating semiconductor thin film is formed on the substrate in correspondence with each of the patterned operating semiconductor thin films. Claim 1
The semiconductor device according to 5 or 16.
【請求項18】 基板上に形成された半導体薄膜を結晶
化するエネルギービームを出射する半導体製造装置であ
って、 前記エネルギービームを時間に対して連続的に出力する
ことが可能であり、照射対象物に対して前記エネルギー
ビームを相対的に走査する機能を有し、前記エネルギー
ビームの出力不安定性が±1%/hより小値であること
を特徴とする半導体製造装置。
18. A semiconductor manufacturing apparatus for emitting an energy beam for crystallizing a semiconductor thin film formed on a substrate, the energy beam being capable of being continuously output with respect to time, A semiconductor manufacturing apparatus having a function of scanning the energy beam relative to an object, wherein the output instability of the energy beam is a value smaller than ± 1% / h.
【請求項19】 前記エネルギービームの不安定性を示
すノイズ(光ノイズ)が0.1rms%以下であること
を特徴とする請求項18に記載の半導体製造装置。
19. The semiconductor manufacturing apparatus according to claim 18, wherein noise (optical noise) indicating instability of the energy beam is 0.1 rms% or less.
【請求項20】 前記エネルギービームの走査速度が1
0cm/s以上であることを特徴とする請求項18又は
19に記載の半導体製造装置。
20. The scanning speed of the energy beam is 1
20. The semiconductor manufacturing apparatus according to claim 18, which is 0 cm / s or more.
【請求項21】 表面に半導体薄膜が形成された基板が
設置され、前記基板を前記半導体薄膜の面内方向で自在
に移動可能とする設置手段と、 エネルギービームを時間に対して連続的に出力する機能
を有するレーザ発振手段と、 前記レーザ発振手段から出射された前記エネルギービー
ムを光学的に複数の副ビームに分割するビーム分割手段
とを備え、 前記各副ビームを前記半導体薄膜の各所定部位に対して
相対的に走査し、前記各所定部位を結晶化することを特
徴とする半導体製造装置。
21. A substrate having a semiconductor thin film formed on its surface is installed, and an installation means for freely moving the substrate in the in-plane direction of the semiconductor thin film, and an energy beam is continuously output with respect to time. A laser oscillating means having the function of: and a beam splitting means for optically splitting the energy beam emitted from the laser oscillating means into a plurality of sub-beams. A semiconductor manufacturing apparatus characterized in that the predetermined portions are crystallized by relatively scanning with respect to each other.
【請求項22】 前記各副ビームにより、前記各薄膜ト
ランジスタの形成部位のみを結晶化に最適なエネルギー
強度で照射し、且つ前記各薄膜トランジスタの非形成部
位を高速で通過することを特徴とする請求項21に記載
の半導体製造装置。
22. The sub-beams irradiate only a formation portion of each thin film transistor with an energy intensity optimum for crystallization, and pass through a non-formation portion of each thin film transistor at a high speed. 21. The semiconductor manufacturing apparatus according to 21.
【請求項23】 少なくとも2種類の前記各薄膜トラン
ジスタの形成部位において、結晶化のためのビーム走査
速度、エネルギー強度、及びビーム形状のうち少なくと
も1種が異なるように、前記各副ビームを照射すること
を特徴とする請求項21又は22に記載の半導体製造装
置。
23. Irradiating each of the sub-beams so that at least one of a beam scanning speed for crystallization, an energy intensity, and a beam shape is different in a formation portion of each of the at least two kinds of thin film transistors. 23. The semiconductor manufacturing apparatus according to claim 21 or 22.
【請求項24】 前記各副ビームを互いに重なり合わな
いように照射することを特徴とする請求項21〜23の
いずれか1項に記載の半導体製造装置。
24. The semiconductor manufacturing apparatus according to claim 21, wherein the sub-beams are irradiated so as not to overlap each other.
【請求項25】 前記エネルギービームの出力不安定性
が±1%/hより小値であることを特徴とする請求項2
1〜24のいずれか1項に記載の半導体製造装置。
25. The output instability of the energy beam is smaller than ± 1% / h.
The semiconductor manufacturing apparatus according to any one of 1 to 24.
【請求項26】 前記エネルギービームの不安定性を示
すノイズ(光ノイズ)が0.1rms%以下であること
を特徴とする請求項25に記載の半導体製造装置。
26. The semiconductor manufacturing apparatus according to claim 25, wherein noise (optical noise) indicating instability of the energy beam is 0.1 rms% or less.
【請求項27】 表面に半導体薄膜が形成された基板が
設置され、前記基板を前記半導体薄膜の面内方向で自在
に移動可能とする設置手段と、 エネルギービームを時間に対して連続的に出力する機能
を有するレーザ発振手段と、 前記エネルギービームの通過領域及び遮断領域を有し、
前記エネルギービームを断続的に通過させる断続出射手
段とを備え、 前記基板を前記エネルギービームに対して相対的に走査
させながら、前記半導体薄膜に前記エネルギービームを
断続的に照射し、前記各薄膜トランジスタの形成部位の
みを選択的に結晶化することを特徴とする半導体製造装
置。
27. A substrate having a semiconductor thin film formed on the surface thereof is installed, and an installation means for freely moving the substrate in the in-plane direction of the semiconductor thin film, and an energy beam is continuously output with respect to time. A laser oscillating means having a function of, and a passage region and a cutoff region of the energy beam,
An intermittent emitting means for passing the energy beam intermittently, while relatively scanning the substrate with respect to the energy beam, intermittently irradiating the semiconductor thin film with the energy beam, A semiconductor manufacturing apparatus characterized by selectively crystallizing only a formation site.
【請求項28】 前記基板の走査速度及び前記断続出射
のタイミングを調節することにより、前記半導体薄膜の
隣接する前記薄膜トランジスタの形成部位の照射間隔期
間に、前記エネルギービームを高速で他の前記形成部位
に移動させ、当該他の前記形成部位を照射することを特
徴とする請求項27に記載の半導体製造装置。
28. By adjusting the scanning speed of the substrate and the timing of the intermittent emission, the energy beam can be rapidly moved to another formation portion during the irradiation interval between the formation portions of the thin film transistors adjacent to the semiconductor thin film. 28. The semiconductor manufacturing apparatus according to claim 27, further comprising irradiating the other formation site.
【請求項29】 前記レーザ発振手段から出射された前
記エネルギービームを光学的に複数の副ビームに分割す
るビーム分割手段を更に備え、 前記基板を前記エネルギービームに対して相対的に走査
させながら、前記半導体薄膜に前記各副ビームを断続的
に照射し、複数の前記各薄膜トランジスタの形成部位を
同時に結晶化することを特徴とする請求項27又は28
に記載の半導体製造装置。
29. The apparatus further comprises beam splitting means for optically splitting the energy beam emitted from the laser oscillation means into a plurality of sub-beams, while scanning the substrate relative to the energy beam. 29. The semiconductor thin film is intermittently irradiated with each of the sub-beams to simultaneously crystallize formation sites of the plurality of thin film transistors.
The semiconductor manufacturing apparatus according to.
【請求項30】 前記半導体薄膜の前記薄膜トランジス
タの形成部位と異なる部位に前記エネルギービームを断
続的に照射し、所定形状に結晶化されてなる前記薄膜ト
ランジスタの位置合わせマーカーを形成することを特徴
とする請求項27〜29のいずれか1項に記載の半導体
製造装置。
30. A portion of the semiconductor thin film different from a portion where the thin film transistor is formed is intermittently irradiated with the energy beam to form an alignment marker of the thin film transistor which is crystallized into a predetermined shape. The semiconductor manufacturing apparatus according to claim 27.
【請求項31】 前記エネルギービームの出力不安定性
が±1%/hより小値であることを特徴とする請求項2
7〜30のいずれか1項に記載の半導体製造装置。
31. The output instability of the energy beam is smaller than ± 1% / h.
31. The semiconductor manufacturing apparatus according to any one of 7 to 30.
【請求項32】 前記エネルギービームの不安定性を示
すノイズ(光ノイズ)が0.1rms%以下であること
を特徴とする請求項31に記載の半導体製造装置。
32. The semiconductor manufacturing apparatus according to claim 31, wherein noise (optical noise) indicating instability of the energy beam is 0.1 rms% or less.
JP2001256977A 2000-08-25 2001-08-27 Method of manufacturing semiconductor device and semiconductor manufacturing apparatus Pending JP2003086505A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW90120943A TW535194B (en) 2000-08-25 2001-08-24 Semiconductor device, manufacturing method therefor, and semiconductor manufacturing apparatus
JP2001256977A JP2003086505A (en) 2000-08-25 2001-08-27 Method of manufacturing semiconductor device and semiconductor manufacturing apparatus

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2000255646 2000-08-25
JP2000-255646 2000-08-25
JP2001202730 2001-07-03
JP2001-202730 2001-07-03
JP2001256977A JP2003086505A (en) 2000-08-25 2001-08-27 Method of manufacturing semiconductor device and semiconductor manufacturing apparatus

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005179820A Division JP4723926B2 (en) 2000-08-25 2005-06-20 Manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
JP2003086505A true JP2003086505A (en) 2003-03-20

Family

ID=27344431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001256977A Pending JP2003086505A (en) 2000-08-25 2001-08-27 Method of manufacturing semiconductor device and semiconductor manufacturing apparatus

Country Status (2)

Country Link
JP (1) JP2003086505A (en)
TW (1) TW535194B (en)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005099427A (en) * 2003-09-25 2005-04-14 Hitachi Ltd Display panel manufacturing method and display panel
JP2005167084A (en) * 2003-12-04 2005-06-23 Fujitsu Ltd Apparatus and method for laser crystallization
JP2005217214A (en) * 2004-01-30 2005-08-11 Hitachi Ltd Method for manufacturing semiconductor thin film and image display device
JP2005333150A (en) * 2005-06-13 2005-12-02 Hitachi Ltd Tft substrate and display device
KR100703111B1 (en) * 2004-01-30 2007-04-05 가부시키가이샤 히타치 디스프레이즈 Laser annealing apparatus and annealing method of semiconductor thin film
US7220627B2 (en) 2003-04-21 2007-05-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device where the scanning direction changes between regions during crystallization and process
US7227187B2 (en) 2004-10-18 2007-06-05 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US7291862B2 (en) 2005-03-22 2007-11-06 Sharp Kabushiki Kaisha Thin film transistor substrate and production method thereof
US7309645B2 (en) 2003-05-14 2007-12-18 Sharp Kabushiki Kaisha Semiconductor thin film crystallization method
US7348631B2 (en) 2005-05-30 2008-03-25 Sharp Kabushiki Kaisha Thin film transistor substrate and manufacturing method for the same
US7397592B2 (en) 2003-04-21 2008-07-08 Semiconductor Energy Laboratory Co., Ltd. Beam irradiation apparatus, beam irradiation method, and method for manufacturing a thin film transistor
US7476629B2 (en) 2003-04-21 2009-01-13 Semiconductor Energy Laboratory Co., Ltd. Beam irradiation apparatus, beam irradiation method, and method for manufacturing thin film transistor
JP2009518864A (en) * 2005-12-05 2009-05-07 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク System and method for processing membranes and thin films
US7619251B2 (en) 2005-05-26 2009-11-17 Hitachi Displays, Ltd. Laser crystallization method suppressing propagation of cracks forming a display device
US7808570B2 (en) 2004-04-21 2010-10-05 Sharp Kabushiki Kaisha Active matrix substrate for display device and its manufacture method
US7981701B2 (en) 2004-03-24 2011-07-19 Hitachi Displays, Ltd. Semiconductor thin film manufacturing method
WO2016098174A1 (en) * 2014-12-15 2016-06-23 ギガフォトン株式会社 Laser irradiation device
JP2018185427A (en) * 2017-04-26 2018-11-22 株式会社日本製鋼所 Method for manufacturing display, display and liquid crystal television set
KR20220047564A (en) 2019-08-29 2022-04-18 브이 테크놀로지 씨오. 엘티디 Laser annealing apparatus and method of forming a crystallized film
KR20220052901A (en) 2019-08-29 2022-04-28 브이 테크놀로지 씨오. 엘티디 Laser annealing apparatus and laser annealing method

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03284828A (en) * 1990-03-30 1991-12-16 Kyocera Corp Crystallizing method for semiconductor thin-film
JPH03290924A (en) * 1990-03-22 1991-12-20 Ricoh Co Ltd Manufacture of crystalline silicon film, crystalline silicon semiconductor utilizing the same and its manufacture
JPH059794B2 (en) * 1987-04-03 1993-02-05 Seiko Epson Corp
JPH0555259A (en) * 1991-08-23 1993-03-05 Tokyo Electron Ltd Manufacturing device for liquid crystal display
JPH05267771A (en) * 1992-03-19 1993-10-15 Hitachi Ltd Solid-state laser device and laser etching, laser marking, blood component mesuruing, and laser anneal device thereof
JPH06291038A (en) * 1993-03-31 1994-10-18 Ricoh Co Ltd Manufacturing apparatus for semiconductor material
JPH08118057A (en) * 1994-10-31 1996-05-14 Sony Corp Laser beam machine
JPH08172049A (en) * 1994-12-16 1996-07-02 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacture thereof
JPH09199441A (en) * 1996-01-22 1997-07-31 Sharp Corp Method for manufacturing a semiconductor device
JPH10209069A (en) * 1997-01-17 1998-08-07 Sumitomo Heavy Ind Ltd Method and equipment for laser annealing
JPH1187730A (en) * 1997-09-03 1999-03-30 Asahi Glass Co Ltd Polycrystalline semiconductor thin film, its formation method, polycrystalline semiconductor tft and tft substrate
JP2000091231A (en) * 1998-09-16 2000-03-31 Toshiba Corp Method for growing polycrystal and manufacturing device

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH059794B2 (en) * 1987-04-03 1993-02-05 Seiko Epson Corp
JPH03290924A (en) * 1990-03-22 1991-12-20 Ricoh Co Ltd Manufacture of crystalline silicon film, crystalline silicon semiconductor utilizing the same and its manufacture
JPH03284828A (en) * 1990-03-30 1991-12-16 Kyocera Corp Crystallizing method for semiconductor thin-film
JPH0555259A (en) * 1991-08-23 1993-03-05 Tokyo Electron Ltd Manufacturing device for liquid crystal display
JPH05267771A (en) * 1992-03-19 1993-10-15 Hitachi Ltd Solid-state laser device and laser etching, laser marking, blood component mesuruing, and laser anneal device thereof
JPH06291038A (en) * 1993-03-31 1994-10-18 Ricoh Co Ltd Manufacturing apparatus for semiconductor material
JPH08118057A (en) * 1994-10-31 1996-05-14 Sony Corp Laser beam machine
JPH08172049A (en) * 1994-12-16 1996-07-02 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacture thereof
JPH09199441A (en) * 1996-01-22 1997-07-31 Sharp Corp Method for manufacturing a semiconductor device
JPH10209069A (en) * 1997-01-17 1998-08-07 Sumitomo Heavy Ind Ltd Method and equipment for laser annealing
JPH1187730A (en) * 1997-09-03 1999-03-30 Asahi Glass Co Ltd Polycrystalline semiconductor thin film, its formation method, polycrystalline semiconductor tft and tft substrate
JP2000091231A (en) * 1998-09-16 2000-03-31 Toshiba Corp Method for growing polycrystal and manufacturing device

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7915099B2 (en) 2003-04-21 2011-03-29 Semiconductor Energy Laboratory Co., Ltd. Beam irradiation apparatus, beam irradiation method, and method for manufacturing semiconductor device
US7746528B2 (en) 2003-04-21 2010-06-29 Semiconductor Energy Laboratory Co., Ltd Beam irradiation apparatus, beam irradiation method, and method for manufacturing thin film transistor
US7476629B2 (en) 2003-04-21 2009-01-13 Semiconductor Energy Laboratory Co., Ltd. Beam irradiation apparatus, beam irradiation method, and method for manufacturing thin film transistor
CN100401463C (en) * 2003-04-21 2008-07-09 株式会社半导体能源研究所 Beam radiating device, its radiating method and mfg. method of thin film transistor
US7397592B2 (en) 2003-04-21 2008-07-08 Semiconductor Energy Laboratory Co., Ltd. Beam irradiation apparatus, beam irradiation method, and method for manufacturing a thin film transistor
US7220627B2 (en) 2003-04-21 2007-05-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device where the scanning direction changes between regions during crystallization and process
US7309645B2 (en) 2003-05-14 2007-12-18 Sharp Kabushiki Kaisha Semiconductor thin film crystallization method
JP2005099427A (en) * 2003-09-25 2005-04-14 Hitachi Ltd Display panel manufacturing method and display panel
CN100337309C (en) * 2003-12-04 2007-09-12 夏普株式会社 Laser crystallization apparatus and laser crystallization method
JP2005167084A (en) * 2003-12-04 2005-06-23 Fujitsu Ltd Apparatus and method for laser crystallization
KR100792955B1 (en) 2003-12-04 2008-01-08 샤프 가부시키가이샤 Laser crystallization apparatus and laser crystallization method
US7456428B2 (en) 2004-01-30 2008-11-25 Hitachi Displays, Ltd. Manufacturing method of semiconductor film and image display device
CN100347835C (en) * 2004-01-30 2007-11-07 株式会社日立显示器 Laser annealing apparatus and annealing method
JP2005217214A (en) * 2004-01-30 2005-08-11 Hitachi Ltd Method for manufacturing semiconductor thin film and image display device
CN100444321C (en) * 2004-01-30 2008-12-17 株式会社日立显示器 Manufacturing method of semiconductor film and image display device
US7202144B2 (en) 2004-01-30 2007-04-10 Hitachi Displays, Ltd. Manufacturing method of semiconductor film and image display device
KR100703111B1 (en) * 2004-01-30 2007-04-05 가부시키가이샤 히타치 디스프레이즈 Laser annealing apparatus and annealing method of semiconductor thin film
US7981701B2 (en) 2004-03-24 2011-07-19 Hitachi Displays, Ltd. Semiconductor thin film manufacturing method
US7808570B2 (en) 2004-04-21 2010-10-05 Sharp Kabushiki Kaisha Active matrix substrate for display device and its manufacture method
US7344930B2 (en) 2004-10-18 2008-03-18 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US7227187B2 (en) 2004-10-18 2007-06-05 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US7291862B2 (en) 2005-03-22 2007-11-06 Sharp Kabushiki Kaisha Thin film transistor substrate and production method thereof
US7619251B2 (en) 2005-05-26 2009-11-17 Hitachi Displays, Ltd. Laser crystallization method suppressing propagation of cracks forming a display device
US7432138B2 (en) 2005-05-30 2008-10-07 Sharp Kabushiki Kaisha Thin film transistor substrate and manufacturing method for the same
US7348631B2 (en) 2005-05-30 2008-03-25 Sharp Kabushiki Kaisha Thin film transistor substrate and manufacturing method for the same
JP4628879B2 (en) * 2005-06-13 2011-02-09 株式会社 日立ディスプレイズ Manufacturing method of display device
JP2005333150A (en) * 2005-06-13 2005-12-02 Hitachi Ltd Tft substrate and display device
JP2009518864A (en) * 2005-12-05 2009-05-07 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク System and method for processing membranes and thin films
US8598588B2 (en) 2005-12-05 2013-12-03 The Trustees Of Columbia University In The City Of New York Systems and methods for processing a film, and thin films
WO2016098174A1 (en) * 2014-12-15 2016-06-23 ギガフォトン株式会社 Laser irradiation device
JPWO2016098174A1 (en) * 2014-12-15 2017-09-28 ギガフォトン株式会社 Laser irradiation device
JP2018185427A (en) * 2017-04-26 2018-11-22 株式会社日本製鋼所 Method for manufacturing display, display and liquid crystal television set
KR20220047564A (en) 2019-08-29 2022-04-18 브이 테크놀로지 씨오. 엘티디 Laser annealing apparatus and method of forming a crystallized film
KR20220052901A (en) 2019-08-29 2022-04-28 브이 테크놀로지 씨오. 엘티디 Laser annealing apparatus and laser annealing method

Also Published As

Publication number Publication date
TW535194B (en) 2003-06-01

Similar Documents

Publication Publication Date Title
JP4723926B2 (en) Manufacturing method of semiconductor device
JP2003086505A (en) Method of manufacturing semiconductor device and semiconductor manufacturing apparatus
US6495405B2 (en) Method of optimizing channel characteristics using laterally-crystallized ELA poly-Si films
US6573163B2 (en) Method of optimizing channel characteristics using multiple masks to form laterally crystallized ELA poly-Si films
US6755909B2 (en) Method of crystallizing amorphous silicon using a mask
US6726768B2 (en) Method of crystallizing amorphous silicon
US8034698B2 (en) Systems and methods for inducing crystallization of thin films using multiple optical paths
US7015123B2 (en) Amorphous silicon crystallization method
US20090218577A1 (en) High throughput crystallization of thin films
JP2002110544A (en) Thin film crystal growth by laser annealing
JP2000277450A (en) Laser anneal device and manufacture of thin-film transistor using the same
JP3448685B2 (en) Semiconductor device, liquid crystal display device and EL display device
US20020102821A1 (en) Mask pattern design to improve quality uniformity in lateral laser crystallized poly-Si films
US7205184B2 (en) Method of crystallizing silicon film and method of manufacturing thin film transistor liquid crystal display
KR100611040B1 (en) Apparutus for thermal treatment using laser
JP2002057105A (en) Method and device for manufacturing semiconductor thin film, and matrix circuit-driving device
JP2003151904A (en) Crystallizing method of semiconductor thin film, the semiconductor thin film, and thin-film semiconductor device
JP3534069B2 (en) Semiconductor thin film, manufacturing method thereof, and semiconductor thin film manufacturing apparatus
Prat et al. 1 Hz/15 Joules‐excimer‐laser development for flat panel display applications
KR20040077516A (en) Crystal growth apparatus and crystal growth method for semiconductor thin film
JP2002359195A (en) Method for manufacturing semiconductor device
JP2003168691A (en) Method for manufacturing semiconductor device
KR20050069027A (en) Optical system using laser and crystallization method using thereof
JP2003100635A (en) Crystallizing device, crystallizing method, image display device and portable electronic instrument

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050401

A131 Notification of reasons for refusal

Effective date: 20050419

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050620

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050713

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061024

A521 Written amendment

Effective date: 20061225

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080415

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080616

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Effective date: 20080623

Free format text: JAPANESE INTERMEDIATE CODE: A911

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080801