JPH1195259A - Thin film semiconductor device and method of manufacturing thin film semiconductor device - Google Patents
Thin film semiconductor device and method of manufacturing thin film semiconductor deviceInfo
- Publication number
- JPH1195259A JPH1195259A JP26031297A JP26031297A JPH1195259A JP H1195259 A JPH1195259 A JP H1195259A JP 26031297 A JP26031297 A JP 26031297A JP 26031297 A JP26031297 A JP 26031297A JP H1195259 A JPH1195259 A JP H1195259A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- region
- pixel region
- base layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 画素領域、駆動回路領域の薄膜トランジスタ
に要求される固有の特性をそれぞれの領域に有する多結
晶シリコン薄膜トランジスタ用アレイ基板を作製し、高
品位な画素表示を実現する液晶表示装置を提供すること
を目的とする。
【解決手段】 レーザーアニールを用いて非晶質シリコ
ンを結晶化する際、画素領域10と駆動回路領域20に
おいて前記下地層103の厚みを変えるか、又は熱伝導
率の異なる材料を用いることにより、互いに異なる冷却
速度で前記画素領域及び前記駆動回路領域を冷却し、結
晶性の異なる多結晶シリコン領域を作製する。
Abstract: PROBLEM TO BE SOLVED: To produce an array substrate for a polycrystalline silicon thin film transistor having a characteristic required for a thin film transistor in a pixel region and a driving circuit region in each region, and realize a high quality pixel display. It is an object to provide a display device. SOLUTION: When crystallizing amorphous silicon using laser annealing, the thickness of the underlayer 103 in the pixel region 10 and the drive circuit region 20 is changed, or a material having a different thermal conductivity is used. The pixel region and the drive circuit region are cooled at different cooling rates to form polycrystalline silicon regions having different crystallinities.
Description
【0001】[0001]
【発明の属する技術分野】本発明は薄膜トランジスタ(
TFT) からなるスイッチング素子を用いたアクティブ
マトリクス型液晶表示装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor (
The present invention relates to an active matrix type liquid crystal display device using a switching element comprising a TFT.
【0002】[0002]
【従来の技術】近年、液晶表示装置は、薄型軽量、低消
費電力という大きな利点を持つため、液晶テレビ、日本
語ワードプロセッサーやディスクトップパーソナルコン
ピュータなどのOA機器の表示装置に積極的に用いられ
ている。それと共に、多結晶シリコンを活性層に使用し
た薄膜トランジスタもしくは薄膜トランジスタアレイを
応用した液晶表示装置の開発が表示装置の向上を目的に
活発になされている。2. Description of the Related Art In recent years, liquid crystal display devices have great advantages of thinness, light weight, and low power consumption. Therefore, they have been actively used for display devices of OA devices such as liquid crystal televisions, Japanese word processors and desktop personal computers. I have. At the same time, a liquid crystal display device using a thin film transistor or a thin film transistor array using polycrystalline silicon for an active layer has been actively developed for the purpose of improving the display device.
【0003】従来、多結晶シリコンを活性層に使用した
薄膜トランジスタは、その液晶表示装置の表示部である
画素部のスイッチング素子や薄膜トランジスタを集積し
画素部スイッチング素子の駆動回路へ応用されている。
すなわち、画素中で液晶への電圧印加用の画素部薄膜ト
ランジスタと、この画素部薄膜トランジスタを駆動する
ための駆動回路部薄膜トランジスタへの応用とである。Conventionally, a thin film transistor using polycrystalline silicon for an active layer has been applied to a driving circuit of a pixel portion switching element by integrating a switching element and a thin film transistor in a pixel portion which is a display portion of a liquid crystal display device.
That is, a pixel unit thin film transistor for applying a voltage to a liquid crystal in a pixel, and application to a drive circuit unit thin film transistor for driving the pixel unit thin film transistor.
【0004】表示の高品質化に伴ない画素部薄膜トラン
ジスタ、駆動回路部薄膜トランジスタ共に高い性能が要
求されるが、特に画素部薄膜トランジスタには印加した
電圧を保持するための低いリーク電流が要求され、駆動
回路部薄膜トランジスタは回路の高速動作のため、高い
電界効果移動度が要求されている。[0004] As the quality of the display is improved, the pixel portion thin film transistor and the drive circuit portion thin film transistor are required to have high performance. In particular, the pixel portion thin film transistor is required to have a low leakage current for holding the applied voltage, and the The circuit section thin film transistor is required to have high field-effect mobility for high-speed operation of the circuit.
【0005】近年、プロセス技術の進歩で低いプロセス
温度で、絶縁ガラス基板上に高性能な多結晶シリコン薄
膜トランジスタが形成可能となった。特に多結晶シリコ
ンを得る結晶化プロセスが固相成長法から例えばエキシ
マレーザーアニール( 以下ELAと略す) 法に変わるこ
とで電界効果移動度は約60cm2 /V.sから20
0cm2 /V.s程度に大幅に向上している。ELA
法による多結晶化プロセスでは作製される結晶粒の大き
さが薄膜トランジスタの特性に大きな影響を与える。例
えば結晶粒の大きさが0.3〜0.4μmの多結晶シリ
コンは電界効果移動度が約200cm2 /V.sにも
達する。In recent years, advances in process technology have made it possible to form high-performance polycrystalline silicon thin film transistors on insulating glass substrates at low process temperatures. In particular, when the crystallization process for obtaining polycrystalline silicon is changed from a solid phase growth method to, for example, an excimer laser annealing (hereinafter abbreviated as ELA) method, the field effect mobility is about 60 cm 2 / V. 20 from s
0 cm 2 / V. s is greatly improved. ELA
In the polycrystallization process by the method, the size of the crystal grain produced has a great influence on the characteristics of the thin film transistor. For example, polycrystalline silicon having a crystal grain size of 0.3 to 0.4 μm has a field effect mobility of about 200 cm 2 / V. s.
【0006】[0006]
【発明が解決しようとする課題】しかしながら電界効果
移動度の高い薄膜トランジスタは、その電流の流れやす
さのためにリーク電流も大きい傾向があり、低リーク電
流が要求される画素部薄膜トランジスタには不向きであ
る。However, a thin film transistor having a high field-effect mobility tends to have a large leak current due to the ease of current flow, and is not suitable for a pixel portion thin film transistor requiring a low leak current. is there.
【0007】このように多結晶シリコンを用いた液晶表
示装置は画素部を形成する薄膜トランジスタと駆動回路
部を形成する薄膜トランジスタを同時に作製することが
可能であるが、要求されるトランジスタの特性には大き
な違いがある。As described above, in a liquid crystal display device using polycrystalline silicon, a thin film transistor forming a pixel portion and a thin film transistor forming a driving circuit portion can be manufactured at the same time, but the required characteristics of the transistor are large. There is a difference.
【0008】一方、レーザーアニールによって結晶化さ
れた多結晶シリコンの特性( 特性に大きな影響を与える
結晶粒の大きさ) はレーザー照射された非晶質シリコン
の冷却速度や焦点深度のズレにより大きく異なる。On the other hand, the characteristics of polycrystalline silicon crystallized by laser annealing (the size of crystal grains that greatly affect the characteristics) greatly vary depending on the cooling rate of laser-irradiated amorphous silicon and the deviation of the depth of focus. .
【0009】本発明は、画素部薄膜トランジスタ、駆動
回路部薄膜トランジスタに要求される固有の特性をそれ
ぞれ有する多結晶シリコン薄膜トランジスタをアレイ基
板の特定な位置に作製し、その多結晶シリコン薄膜トラ
ンジスタアレイ基板を使用することで高品位な画素表示
を実現する液晶表示装置を提供することを目的とする。According to the present invention, a polycrystalline silicon thin film transistor having specific characteristics required for a pixel portion thin film transistor and a drive circuit portion thin film transistor is manufactured at a specific position on an array substrate, and the polycrystalline silicon thin film transistor array substrate is used. Accordingly, it is an object to provide a liquid crystal display device which realizes high-quality pixel display.
【0010】[0010]
【課題を解決するための手段】上記課題を解決するため
に本発明による液晶表示装置製造方法は、絶縁ガラス基
板と、該基板上に形成された下地層と、該下地層上に形
成された画素部多結晶シリコン薄膜トランジスタを含む
画素領域と、該下地層上に形成され、該画素領域薄膜ト
ランジスタを駆動するための駆動回路部多結晶シリコン
薄膜トランジスタを含む駆動回路領域とを具備する液晶
表示装置において、レーザーアニールを用いて非晶質シ
リコンを結晶化する際、前記画素領域と前記駆動回路領
域において前記下地層の厚み又は熱伝導率を変えること
により、互いに異なる冷却速度で前記画素領域及び前記
駆動回路領域を冷却し、結晶性の異なる多結晶シリコン
領域を作製することを特徴とする。In order to solve the above-mentioned problems, a method of manufacturing a liquid crystal display device according to the present invention comprises an insulating glass substrate, a base layer formed on the substrate, and a base layer formed on the base layer. A liquid crystal display device comprising: a pixel region including a pixel portion polycrystalline silicon thin film transistor; and a drive circuit region including a drive circuit portion including a polycrystalline silicon thin film transistor formed on the base layer and driving the pixel region thin film transistor. When crystallizing amorphous silicon using laser annealing, by changing the thickness or thermal conductivity of the underlayer in the pixel region and the drive circuit region, the pixel region and the drive circuit are cooled at different cooling rates. The method is characterized in that the regions are cooled to form polycrystalline silicon regions having different crystallinities.
【0011】この結果、画素領域ではリーク電流の小さ
い(電界効果移動度の小さい)薄膜トランジスタを、駆
動回路領域では電界効果移動度の高い薄膜トランジスタ
を形成することができるため、高品位な画像表示を実現
する液晶表示装置の製造が可能となる。As a result, a thin film transistor having a small leak current (small field effect mobility) can be formed in the pixel region, and a thin film transistor having a high field effect mobility can be formed in the drive circuit region, thereby realizing high quality image display. , A liquid crystal display device can be manufactured.
【0012】又本発明の液晶表示装置は、絶縁ガラス基
板と、該基板上に形成された下地層と、該下地層上に形
成された画素部多結晶シリコン薄膜トランジスタを含む
画素領域と、該下地層上に形成され、該画素領域薄膜ト
ランジスタを駆動するための駆動回路部多結晶シリコン
薄膜トランジスタを含む駆動回路領域とを具備し、前記
画素領域の下地層の厚みは、前記駆動回路領域の下地層
より厚いことを特徴とする。Further, the liquid crystal display device of the present invention comprises: an insulating glass substrate; a base layer formed on the substrate; a pixel region including a pixel portion polycrystalline silicon thin film transistor formed on the base layer; A driving circuit portion formed on the ground layer and including a polycrystalline silicon thin film transistor for driving the pixel region thin film transistor, wherein a thickness of a base layer of the pixel region is larger than that of the base layer of the driving circuit region. It is characterized by being thick.
【0013】更に本発明の液晶表示装置は、絶縁ガラス
基板と、該基板上に形成された下地層と、該下地層上に
形成された画素部多結晶シリコン薄膜トランジスタを含
む画素領域と、該下地層上に形成され、該画素領域薄膜
トランジスタを駆動するための駆動回路部多結晶シリコ
ン薄膜トランジスタを含む駆動回路領域とを具備し、前
記画素領域の下地層は、前記駆動回路領域より大きな熱
伝導率の材料で形成されていることを特徴とする。Further, the liquid crystal display device of the present invention comprises an insulating glass substrate, a base layer formed on the substrate, a pixel region including a pixel portion polycrystalline silicon thin film transistor formed on the base layer, and A driving circuit portion including a polycrystalline silicon thin film transistor formed on the ground layer and driving the pixel region thin film transistor, the base layer of the pixel region having a higher thermal conductivity than the driving circuit region. It is characterized by being formed of a material.
【0014】[0014]
【発明の実施の形態】以下、図面を参照しながら、本発
明の実施の形態について詳細に説明する。図1は本発明
によって得られた液晶表示装置における薄膜トランジス
タアレイ基板の構成を示す図であり、図1(a)は平面
図、図1(b)は図1(a)のA−A’断面構造図であ
る。Embodiments of the present invention will be described below in detail with reference to the drawings. 1A and 1B are diagrams showing a configuration of a thin film transistor array substrate in a liquid crystal display device obtained according to the present invention. FIG. 1A is a plan view, and FIG. 1B is a cross-sectional view taken along the line AA ′ of FIG. FIG.
【0015】本発明の液晶表示装置の構造及び製造方法
を図1及び図2を用いて説明する。図2は本発明による
液晶表示装置の製造工程を示すフローチャートである。
絶縁基板材料には無アルカリガラス、アルカリガラスな
どが使用できる。この基板101上にプラズマCVD装
置によって窒化膜102または酸化膜103を成膜す
る。これはガラス基板101内の不純物( Naなどのア
ルカリ不純物) の拡散を防ぐためのアンダーコートとし
て設けられている。The structure and manufacturing method of the liquid crystal display device according to the present invention will be described with reference to FIGS. FIG. 2 is a flowchart showing a manufacturing process of the liquid crystal display device according to the present invention.
Non-alkali glass, alkali glass, and the like can be used as the insulating substrate material. A nitride film 102 or an oxide film 103 is formed on the substrate 101 by a plasma CVD device. This is provided as an undercoat for preventing diffusion of impurities (alkali impurities such as Na) in the glass substrate 101.
【0016】アンダーコートとしては窒化膜単層を使用
することも、酸化膜単層を使用することも可能である。
また窒化膜/酸化膜、酸化膜/窒化膜のように積層とし
て利用することもできる。この実施例では窒化膜/酸化
膜の積層構造をアンダーコートに使用した場合を説明す
る。As the undercoat, a single layer of a nitride film or a single layer of an oxide film can be used.
It can also be used as a laminate, such as a nitride film / oxide film or an oxide film / nitride film. In this embodiment, a case where a stacked structure of a nitride film and an oxide film is used for an undercoat will be described.
【0017】窒化膜はNaなどの阻止性能が高く、膜厚
を厚くすることでガラス基板からの不純物混入をほぼ完
全に阻止することが期待されるが、薄膜の内部応力が大
きくあまり厚くすることはできない。The nitride film has a high blocking performance against Na and the like, and it is expected that thickening the film almost completely prevents impurities from being mixed into the glass substrate. Can not.
【0018】実験では、窒化膜の膜厚が厚くなるにした
がって成膜時もしくは後工程でクラックが発生する確率
が高くなり、また応力による基板反り量が0.3mm以
上になり搬送システムでの吸着エラー、対向基板との張
り合わせ時での不良などプロセスに大きな影響を与え
る。本実施例では窒化膜102の膜厚が500オングス
トローム程度の例を説明する。In the experiments, as the thickness of the nitride film increases, the probability of occurrence of cracks at the time of film formation or in a later process increases, and the amount of warpage of the substrate due to stress becomes 0.3 mm or more, so that the suction by the transfer system is performed. It has a significant effect on the process such as an error and a defect at the time of bonding with the counter substrate. In this embodiment, an example in which the thickness of the nitride film 102 is about 500 Å will be described.
【0019】酸化膜103であるが、酸化膜は内部応力
も比較的小さいため比較的厚膜化が可能である。本実施
例では6000オングストロームの酸化膜103が窒化
膜102上に成膜されている(ステップS1)。The oxide film 103 has a relatively small internal stress and can be made relatively thick. In this embodiment, an oxide film 103 of 6000 angstroms is formed on the nitride film 102 (step S1).
【0020】この酸化膜103の画素部にあたる領域1
0をレジストでマスクして、駆動回路部領域20の酸化
膜の膜厚を2000オングストローム程度になるまでエ
ッチング、即ち酸化膜103のパターニングを行う(ス
テップS2)。Region 1 corresponding to a pixel portion of oxide film 103
By masking 0 with a resist, etching is performed until the thickness of the oxide film in the drive circuit section region 20 becomes about 2000 angstroms, that is, patterning of the oxide film 103 is performed (step S2).
【0021】このような方法でアレイ基板の画素部形成
領域10と駆動回路部形成領域20のアンダーコートの
構成を異なったものとする。そして、アンダーコート上
に膜厚500〜1000オングストロームの非晶質シリ
コンを成膜する(ステップS3)。この非晶質シリコン
の成膜は、例えば減圧CVD装置を用いてジシランの熱
分解法によってできる。In this way, the configuration of the undercoat in the pixel portion forming region 10 and the drive circuit portion forming region 20 of the array substrate is made different. Then, an amorphous silicon film having a thickness of 500 to 1000 Å is formed on the undercoat (step S3). This amorphous silicon film can be formed by, for example, a thermal decomposition method of disilane using a low pressure CVD apparatus.
【0022】続いて400℃〜500℃、1時間のアニ
ールを行い、非晶質シリコン中の水素を脱離させる。こ
れは非晶質シリコンを結晶化させる際、使用するレーザ
ー照射時に非晶質シリコン中の水素の急激な脱離による
膜破壊、いわゆるアブレーションを発生させないためで
ある。Subsequently, annealing is performed at 400 ° C. to 500 ° C. for 1 hour to desorb hydrogen in the amorphous silicon. This is because, when crystallizing the amorphous silicon, film breakage due to rapid desorption of hydrogen in the amorphous silicon during the laser irradiation used, that is, so-called ablation does not occur.
【0023】そしてエキシマレーザを使用したレーザー
照射によって多結晶シリコン膜104を形成する(ステ
ップS4)。このレーザ照射工程は、非晶質シリコンの
所定領域を長尺ビームで照射し、かつ基板を長尺ビーム
の長手方向に移動させながら行う。Then, a polycrystalline silicon film 104 is formed by laser irradiation using an excimer laser (step S4). This laser irradiation step is performed while irradiating a predetermined region of the amorphous silicon with a long beam and moving the substrate in the longitudinal direction of the long beam.
【0024】レーザ照射によって溶融したシリコン膜
は、その温度を徐々に下げながら固化していき、結晶が
成長することによって多結晶化する。このとき、下地膜
の構成( 膜厚) の違いにより画素形成部10と駆動回路
形成部20のシリコンの冷却速度が異なり結晶性に差が
つく。一般にELA時の照射強度が大きいと結晶粒の粒
径が大きく、ELA後の冷却速度が速いと結晶粒の粒径
が小さい。The silicon film melted by the laser irradiation solidifies while gradually lowering its temperature, and becomes polycrystalline by growing crystals. At this time, the cooling rates of the silicon in the pixel forming section 10 and the driving circuit forming section 20 are different depending on the configuration (film thickness) of the base film, and the crystallinity is different. In general, when the irradiation intensity during ELA is high, the grain size of the crystal grains is large, and when the cooling rate after ELA is high, the grain size of the crystal grains is small.
【0025】図1(b)のように、SiO2の膜厚が厚
い画素部形成領域10の冷却速度は速く、 SiO2の
膜厚が薄い駆動回路形成部20の冷却速度は遅い。図3
にELAにて結晶化した多結晶シリコンの結晶粒の平均
粒径を示す。照射インフルエンスが320(mJ/cm
2)の場合、酸化膜膜厚6000オングストロームの画
素部形成領域10においては約0.15μmの結晶粒
が、酸化膜膜厚2000オングストロームの駆動回路部
形成領域においては0.2〜0.25μmの結晶粒が得
られた。As shown in FIG. 1B, the cooling rate of the pixel section forming region 10 having a large SiO2 film thickness is high, and the cooling rate of the drive circuit forming section 20 having a small SiO2 film thickness is low. FIG.
2 shows the average grain size of the crystal grains of polycrystalline silicon crystallized by ELA. Irradiation influence is 320 (mJ / cm
In the case of 2 ), the crystal grains of about 0.15 μm are formed in the pixel portion forming region 10 having an oxide film thickness of 6000 Å, and the crystal grains having a thickness of 0.2 to 0.25 μm are formed in the drive circuit portion forming region having an oxide film thickness of 2,000 Å. Crystal grains were obtained.
【0026】また本実施例のように画素部形成領域10
と駆動回路部形成領域20で高さが違う場合には、EL
A時の焦点深度の違いにより結晶化程度に違いが発生
し、更に熱伝導状態( 冷却速度) の違いによる結晶化の
差を促進することができる。Also, as in this embodiment, the pixel portion forming region 10
When the height is different between the drive circuit portion forming region 20 and the
A difference in the degree of crystallization occurs due to a difference in the depth of focus at the time of A, and a difference in crystallization due to a difference in the heat conduction state (cooling rate) can be promoted.
【0027】レーザーアニールにて多結晶シリコン形成
後、ステップS5では各トランジスタ等の素子分離を行
う。そしてプラズマCVD法によって酸化膜105を形
成する(ステップS6)。続いてゲート電極106を形
成する(ステップS7)。そしてゲート電極106をマ
スクとして自己整合で多結晶シリコン層104内にソー
ス107、ドレイン108のイオン打ち込みをp型、n
型に応じて行う(ステップS8)。After forming polycrystalline silicon by laser annealing, in step S5, elements such as transistors are separated. Then, an oxide film 105 is formed by the plasma CVD method (Step S6). Subsequently, the gate electrode 106 is formed (Step S7). Using the gate electrode 106 as a mask, ion implantation of the source 107 and the drain 108 in the polycrystalline silicon layer 104 is performed in
This is performed according to the type (step S8).
【0028】以上の工程を終了した薄膜トランジスタに
層間絶縁膜109を成膜する(ステップS9)。続いて
ソース・ドレイン部の抵抗を下げる目的でアニール処理
を実施する(ステップS10)。The interlayer insulating film 109 is formed on the thin film transistor after the above steps (Step S9). Subsequently, an annealing process is performed for the purpose of reducing the resistance of the source / drain portion (Step S10).
【0029】そして所定の箇所にコンタクトホールを形
成し(ステップS11)、このコンタクトホールを介し
てソース部分107にオーミック接合部とオーミック接
触する金属配線110を形成する(ステップS12)。
さらに、ドレイン部分108に透明電極111を接触さ
せ(ステップS13)、所定の形状に加工する。Then, a contact hole is formed at a predetermined position (step S11), and a metal wiring 110 which is in ohmic contact with the ohmic junction is formed in the source portion 107 through the contact hole (step S12).
Further, the transparent electrode 111 is brought into contact with the drain portion 108 (Step S13), and is processed into a predetermined shape.
【0030】このようにして作製された薄膜トランジス
タアレイ基板を対向基板と重ね合わせ(ステップS1
4)、液晶を注入し(ステップS15)、張り合わせる
ことで液晶表示装置が得られる。The thin film transistor array substrate thus manufactured is superposed on the counter substrate (step S1).
4) A liquid crystal display device is obtained by injecting liquid crystal (step S15) and laminating.
【0031】本実施例ではアンダーコートとして窒化膜
500オングストローム/酸化膜2000オングストロ
ームの領域と窒化膜500オングストローム/酸化膜6
000オングストロームを使用したが、例えば下記のよ
うな単層のアンダーコートを設定することも可能であ
る。In this embodiment, the region of the nitride film 500 Å / oxide film 2000 Å and the nitride film 500 Å / oxide film 6 are used as the undercoat.
Although 000 Å was used, it is also possible to set a single-layer undercoat as described below, for example.
【0032】( 1) 同種の膜で画素部と駆動回路部で膜
厚を変える ( 2) 画素部と駆動回路部で異種の膜かつ同じ膜厚でア
ンダーコートを形成 ( 3) 画素部と駆動回路部で異種の膜かつ違う膜厚でア
ンダーコートを形成 図4はアンダーコートに酸化膜2000オングストロー
ム、4000オングストロームおよび窒化膜2000オ
ングストローム、4000オングストロームを用いた場
合の多結晶シリコン結晶平均粒径を示す。下地膜の膜種
および膜厚を選択することで大きさ( 平均粒径) の異な
った多結晶シリコンを形成できることがわかる。(1) Change the film thickness between the pixel portion and the drive circuit portion with the same type of film. (2) Form an undercoat with a different film and the same film thickness between the pixel portion and the drive circuit portion. (3) Drive with the pixel portion FIG. 4 shows the average crystal grain size of polycrystalline silicon when an oxide film of 2000 Å, 4000 Å and a nitride film of 2000 Å, 4000 Å are used for the undercoat. . It can be seen that polycrystalline silicon having different sizes (average particle diameters) can be formed by selecting the type and thickness of the base film.
【0033】このように領域別に結晶性( 結晶状態) の
異なった状態の多結晶シリコン領域を作製し、画素部領
域と駆動回路部領域にそれぞれ最適な薄膜トランジスタ
を形成することで、要求される特性のTFTを画素部分
と駆動回路部分にそれぞれ作製することが可能となり、
コントラストの高い高品位な画像表示を実現できる。As described above, the polycrystalline silicon regions having different crystallinity (crystalline state) are prepared for each region, and the optimum thin film transistors are formed in the pixel region and the drive circuit region, respectively. TFTs can be manufactured for the pixel portion and the drive circuit portion, respectively.
High-quality image display with high contrast can be realized.
【0034】[0034]
【発明の効果】本発明により次のような効果が得られ
る。 1)単一エネルギー照射のレーザーアニールで画素部と
駆動回路部のトランジスタの特性をそれぞれ設定するこ
とが可能になる。According to the present invention, the following effects can be obtained. 1) The characteristics of the transistors in the pixel portion and the drive circuit portion can be set by laser annealing of single energy irradiation.
【0035】2)画素部の薄膜トランジスタをリーク電
流の小さい薄膜トランジスタで形成し、かつ駆動回路部
は電界効果移動度の高い薄膜トランジスタで形成するこ
とが可能になる。2) The thin film transistor in the pixel portion can be formed by a thin film transistor having a small leak current, and the driving circuit portion can be formed by a thin film transistor having a high field effect mobility.
【0036】3)窒化膜をアンダーコートに使用するこ
とでガラス基板からの不純物混入が抑制され薄膜トラン
ジスタの信頼性が向上する。以上のような効果により、
要求される特性のTFTを画素部分と駆動回路部分にそ
れぞれ作製することが可能となりコントラストの高い高
品位な画像表示を実現できる。3) By using the nitride film for the undercoat, the contamination of impurities from the glass substrate is suppressed, and the reliability of the thin film transistor is improved. With the above effects,
TFTs having required characteristics can be manufactured in each of the pixel portion and the driving circuit portion, and high-quality image display with high contrast can be realized.
【図1】本発明による液晶表示装置の平面図及び断面
図。FIG. 1 is a plan view and a cross-sectional view of a liquid crystal display device according to the present invention.
【図2】本発明の液晶表示装置における薄膜トランジス
タアレイ基板作製プロセスを示す工程図。FIG. 2 is a process chart showing a thin film transistor array substrate manufacturing process in the liquid crystal display device of the present invention.
【図3】アンダーコートの異なる領域での多結晶シリコ
ンの平均粒径を示す図。FIG. 3 is a diagram showing an average grain size of polycrystalline silicon in different regions of an undercoat.
【図4】アンダーコートの種類による多結晶シリコンの
平均粒径を示す図。FIG. 4 is a diagram showing an average grain size of polycrystalline silicon depending on the type of undercoat.
10…画素領域 20…駆動回路領域 101…ガラス基板 102…SiN(アンダーコート) 103…SiO2 (アンダーコート) 104…ポリシリコン 105…ゲート酸化膜 106…ゲートメタル 109…層間絶縁膜 110…信号線 111…層間絶縁膜 112…透明電極 DESCRIPTION OF SYMBOLS 10 ... Pixel area 20 ... Drive circuit area 101 ... Glass substrate 102 ... SiN (undercoat) 103 ... SiO2 (undercoat) 104 ... Polysilicon 105 ... Gate oxide film 106 ... Gate metal 109 ... Interlayer insulating film 110 ... Signal line 111 ... interlayer insulating film 112 ... transparent electrode
Claims (7)
ンジスタを含む画素領域と、 該下地層上に形成され、該画素領域薄膜トランジスタを
駆動するための駆動回路部多結晶シリコン薄膜トランジ
スタを含む駆動回路領域とを具備し、 前記画素領域の下地層の厚みは、前記駆動回路領域の下
地層より厚いことを特徴とする薄膜半導体装置。An insulating glass substrate; a base layer formed on the substrate; a pixel region including a pixel portion polycrystalline silicon thin film transistor formed on the base layer; and a pixel region formed on the base layer; A driving circuit portion for driving the pixel region thin film transistor, comprising a driving circuit region including a polycrystalline silicon thin film transistor, wherein a thickness of a base layer of the pixel region is larger than a thickness of the base layer of the driving circuit region. Semiconductor device.
ンジスタを含む画素領域と該下地層上に形成され、該画
素領域薄膜トランジスタを駆動するための駆動回路部多
結晶シリコン薄膜トランジスタを含む駆動回路領域とを
具備し、 前記画素領域の下地層は、前記駆動回路領域より大きな
熱伝導率の材料で形成されていることを特徴とする薄膜
半導体装置。2. An insulating glass substrate, a base layer formed on the substrate, a pixel region including a pixel portion polycrystalline silicon thin film transistor formed on the base layer, and a pixel region formed on the base layer, A driving circuit portion for driving the region thin film transistor, comprising a driving circuit region including a polycrystalline silicon thin film transistor, wherein the underlying layer of the pixel region is formed of a material having a higher thermal conductivity than the driving circuit region. Characteristic thin film semiconductor device.
ンジスタを含む画素領域と該下地層上に形成され、該画
素領域薄膜トランジスタを駆動するための駆動回路部多
結晶シリコン薄膜トランジスタを含む駆動回路領域とを
具備し、 前記画素領域及び前記駆動回路領域の下地層間には相対
的な段差が設けられていることを特徴とする薄膜半導体
装置。3. An insulating glass substrate, a base layer formed on the substrate, a pixel region including a pixel portion polycrystalline silicon thin film transistor formed on the base layer, and a pixel region formed on the base layer, A driving circuit portion for driving the region thin film transistor, comprising a driving circuit region including a polycrystalline silicon thin film transistor, wherein a relative step is provided between base layers of the pixel region and the driving circuit region. Thin film semiconductor device.
の工程と、 前記下地層の上に非晶質シリコン層を成膜する第2の工
程と、 その非晶質シリコン層をレーザアニールを用いて結晶化
し、多結晶シリコン層を形成する第3の工程と、 ゲート酸化膜を形成する第4の工程と、 ゲート電極を形成し、所定の形状に加工する第5の工程
と、 ゲート電極をマスクとして、前記ゲート電極に自己整合
的に、前記多結晶シリコン層中にソース/ドレインのオ
ーミック接合部を形成する第6の工程と、を含み、画素
部薄膜トランジスタアレイを含む画素領域、及び該画素
部薄膜トランジスタアレイを駆動するための駆動回路部
薄膜トランジスタアレイを含む駆動回路領域を形成する
工程を具備する薄膜半導体装置製造方法において、 前記下地層を成膜する第1の工程は、前記非晶質シリコ
ンを結晶化する第3の工程において前記画素領域及び駆
動回路領域で異なる熱伝導状態となるように、下地層を
形成することを特徴とする薄膜半導体装置製造方法。4. A first method for forming a base layer on an insulating glass substrate.
A second step of forming an amorphous silicon layer on the underlayer, and a third step of crystallizing the amorphous silicon layer using laser annealing to form a polycrystalline silicon layer. A fourth step of forming a gate oxide film, a fifth step of forming a gate electrode and processing it into a predetermined shape, and using the gate electrode as a mask in a self-aligned manner with the gate electrode. Forming a source / drain ohmic junction in the crystalline silicon layer; and forming a pixel region including the pixel portion thin film transistor array and a drive circuit portion thin film transistor array for driving the pixel portion thin film transistor array. In the method for manufacturing a thin film semiconductor device, the method further includes a step of forming a drive circuit region including the step of forming the underlayer. The way the different thermal conducting state in the pixel region and a driver circuit region, a thin film semiconductor device manufacturing method characterized by forming the base layer in step.
非晶質シリコンを結晶化する第3の工程において前記画
素領域及び駆動回路領域で異なる厚みの下地層を形成す
ることを特徴とする請求項4記載の薄膜半導体装置製造
方法。5. A first step of forming the underlayer, wherein in the third step of crystallizing the amorphous silicon, underlayers having different thicknesses are formed in the pixel region and the drive circuit region. 5. The method for manufacturing a thin film semiconductor device according to claim 4, wherein:
非晶質シリコンを結晶化する第3の工程において前記画
素領域及び駆動回路領域で熱伝導率の異なる材料を用い
て下地層を形成することを特徴とする請求項4記載の薄
膜半導体装置製造法。6. The first step of forming the underlayer is performed using a material having different thermal conductivity in the pixel region and the drive circuit region in the third step of crystallizing the amorphous silicon. 5. The method according to claim 4, wherein a formation layer is formed.
非晶質シリコンを結晶化する第3の工程において前記画
素領域及び駆動回路領域で前記レーザアニールの焦点深
度がずれるように、前記画素領域及び前記駆動回路領域
の下地層間に相対的な段差を設ける工程を含むことを特
徴とする請求項4記載の薄膜半導体装置製造方法。7. A first step of forming the underlayer so that a focal depth of the laser annealing is shifted between the pixel region and the drive circuit region in the third step of crystallizing the amorphous silicon. 5. The method according to claim 4, further comprising the step of providing a relative step between the underlying layers of the pixel region and the drive circuit region.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26031297A JPH1195259A (en) | 1997-09-25 | 1997-09-25 | Thin film semiconductor device and method of manufacturing thin film semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26031297A JPH1195259A (en) | 1997-09-25 | 1997-09-25 | Thin film semiconductor device and method of manufacturing thin film semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1195259A true JPH1195259A (en) | 1999-04-09 |
Family
ID=17346283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26031297A Pending JPH1195259A (en) | 1997-09-25 | 1997-09-25 | Thin film semiconductor device and method of manufacturing thin film semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1195259A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003298069A (en) * | 2002-01-30 | 2003-10-17 | Sanyo Electric Co Ltd | Semiconductor display device, its manufacturing method, and active-matrix display device |
| CN101689485B (en) | 2007-07-20 | 2012-06-13 | 夏普株式会社 | Laminated film manufacturing method, semiconductor device manufacturing method, semiconductor device and display device |
| WO2015037327A1 (en) * | 2013-09-12 | 2015-03-19 | ソニー株式会社 | Display apparatus, manufacturing method therefor, and electronic device |
-
1997
- 1997-09-25 JP JP26031297A patent/JPH1195259A/en active Pending
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003298069A (en) * | 2002-01-30 | 2003-10-17 | Sanyo Electric Co Ltd | Semiconductor display device, its manufacturing method, and active-matrix display device |
| CN101689485B (en) | 2007-07-20 | 2012-06-13 | 夏普株式会社 | Laminated film manufacturing method, semiconductor device manufacturing method, semiconductor device and display device |
| WO2015037327A1 (en) * | 2013-09-12 | 2015-03-19 | ソニー株式会社 | Display apparatus, manufacturing method therefor, and electronic device |
| CN105518771A (en) * | 2013-09-12 | 2016-04-20 | 索尼公司 | Display device, method of manufacturing display device, and electronic device |
| JPWO2015037327A1 (en) * | 2013-09-12 | 2017-03-02 | ソニー株式会社 | Display device, manufacturing method thereof, and electronic device |
| US9640599B2 (en) | 2013-09-12 | 2017-05-02 | Sony Corporation | Display device, method of manufacturing the same, and electronic apparatus |
| US10026796B2 (en) | 2013-09-12 | 2018-07-17 | Sony Corporation | Display device, method of manufacturing the same, and electronic apparatus |
| US10103212B2 (en) | 2013-09-12 | 2018-10-16 | Sony Corporation | Display device, method of manufacturing the same, and electronic apparatus |
| US10121841B2 (en) | 2013-09-12 | 2018-11-06 | Sony Corporation | Display device, method of manufacturing the same, and electronic apparatus |
| US10147779B2 (en) | 2013-09-12 | 2018-12-04 | Sony Corporation | Display device, method of manufacturing the same, and electronic apparatus |
| US10312314B2 (en) | 2013-09-12 | 2019-06-04 | Sony Corporation | Display device, method of manufacturing the same, and electronic apparatus |
| US10615237B2 (en) | 2013-09-12 | 2020-04-07 | Sony Corporation | Display device, method of manufacturing the same, and electronic apparatus |
| US10615238B2 (en) | 2013-09-12 | 2020-04-07 | Sony Corporation | Display device, method of manufacturing the same, and electronic apparatus |
| TWI713943B (en) * | 2013-09-12 | 2020-12-21 | 日商新力股份有限公司 | Display device and electronic equipment |
| US11004924B2 (en) | 2013-09-12 | 2021-05-11 | Sony Corporation | Display device, method of manufacturing the same, and electronic apparatus |
| US11233109B2 (en) | 2013-09-12 | 2022-01-25 | Sony Group Corporation | Display device, method of manufacturing the same, and electronic apparatus |
| US11569325B2 (en) | 2013-09-12 | 2023-01-31 | Sony Group Corporation | Display device, method of manufacturing the same, and electronic apparatus |
| US12133419B2 (en) | 2013-09-12 | 2024-10-29 | Sony Group Corporation | Display device, method of manufacturing the same, and electronic apparatus |
| US12453245B2 (en) | 2013-09-12 | 2025-10-21 | Sony Group Corporation | Display device, method of manufacturing the same, and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5766989A (en) | Method for forming polycrystalline thin film and method for fabricating thin-film transistor | |
| JP3221473B2 (en) | Method for manufacturing semiconductor device | |
| US20050059222A1 (en) | Method of forming polycrystalline semiconductor layer and thin film transistor using the same | |
| US7303981B2 (en) | Polysilicon structure, thin film transistor panel using the same, and manufacturing method of the same | |
| JP2001217423A (en) | Thin-film semiconductor device, display device and method of manufacturing the same | |
| CN100356509C (en) | Method for forming polycrystalline silicon film | |
| JP2700277B2 (en) | Method for manufacturing thin film transistor | |
| US6596572B1 (en) | Method of fabricating a thin-film transistor having a plurality of island-like regions | |
| JPH0659278A (en) | Liquid crystal display device and its production | |
| US7015122B2 (en) | Method of forming polysilicon thin film transistor | |
| JP3896624B2 (en) | Thin film semiconductor device and display device using the same | |
| JP2003197526A (en) | Semiconductor device manufacturing method, semiconductor device, display device, and electronic apparatus | |
| JP3031789B2 (en) | Thin film semiconductor device and method for manufacturing the same | |
| JP3284899B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2734359B2 (en) | Thin film transistor and method of manufacturing the same | |
| JPH1195259A (en) | Thin film semiconductor device and method of manufacturing thin film semiconductor device | |
| JPH11265000A (en) | Liquid crystal display device and manufacturing method thereof | |
| JP3361670B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3204489B2 (en) | Method for manufacturing semiconductor device | |
| JP3845566B2 (en) | Thin film semiconductor device, method for manufacturing the same, and electronic device including the device | |
| JPH10209452A (en) | Thin film transistor and method of manufacturing the same | |
| JP2004327872A (en) | Thin film transistor, method of manufacturing the same, display device using thin film transistor, and method of manufacturing the same | |
| JPH11284191A (en) | Vertical thin film transistor and method of manufacturing the same | |
| JP3213528B2 (en) | Method for manufacturing polycrystalline semiconductor film | |
| JP2003151904A (en) | Semiconductor thin film crystallization method, semiconductor thin film, and thin film semiconductor device |