JP3209814B2 - 半導体パッケージ成形用金型 - Google Patents

半導体パッケージ成形用金型

Info

Publication number
JP3209814B2
JP3209814B2 JP33857792A JP33857792A JP3209814B2 JP 3209814 B2 JP3209814 B2 JP 3209814B2 JP 33857792 A JP33857792 A JP 33857792A JP 33857792 A JP33857792 A JP 33857792A JP 3209814 B2 JP3209814 B2 JP 3209814B2
Authority
JP
Japan
Prior art keywords
block
cavity
mold
cavity block
chase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33857792A
Other languages
English (en)
Other versions
JPH05243299A (ja
Inventor
承大 白
Original Assignee
エル・ジー・セミコン・カンパニー・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エル・ジー・セミコン・カンパニー・リミテッド filed Critical エル・ジー・セミコン・カンパニー・リミテッド
Publication of JPH05243299A publication Critical patent/JPH05243299A/ja
Application granted granted Critical
Publication of JP3209814B2 publication Critical patent/JP3209814B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/17Component parts, details or accessories; Auxiliary operations
    • B29C45/26Moulds
    • B29C45/2673Moulds with exchangeable mould parts, e.g. cassette moulds

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体パッケージの成
形用金型に関するものであり、詳しくは、上部キャビテ
ィブロックおよび下部キャビティブロックの上下両方側
面に、互いに対応する異形のキャビティを所望数だけ形
成し、それら上下部一双のキャビティブロックにて2種
類の半導体パッケージを成形し得るようにした半導体パ
ッケージ成形用金型に関するものである。
【0002】
【従来の技術】一般に、半導体パッケージを成形する場
合は、まず、リードフレームにそれぞれ接続された半導
体チップを該リードフレームの各インナリードとそれぞ
れワイヤボンディングし、それらワイヤボンディングさ
れた半導体チップおよびインナリードを金型に入れ、モ
ールド樹脂を注入し成形していた。そして、従来の金型
においては、図2に示したように、上部金型Tと下部金
型Bとを有し、該上部金型Tには上部金型ベース10が
形成され、該上部金型ベース10上方側に上部エジェク
タプレート17および上部ドライブプレート18がそれ
ぞれ昇降可能に形成され、それら上部金型ベース10と
上部エジェクタプレート17間には上部リターンピン1
9が昇降可能に介在され、該上部リターンピン19を支
持する支持ピン19aが前記ドライブプレート18に固
定されていた。かつ、前記上部金型ベース10底面には
上部チェースブロック11が螺合され、該上部チェース
ブロック11内方側中央部位には上部センタブロック1
2が締めつけられ、該上部センタブロック12にはモー
ルド樹脂の流入するランナ12aおよびゲート12bが
それぞれ切刻形成されていた。また、該上部センタブロ
ック12の両方側前記上部チェースブロック11内方側
には、上部キャビティブロック13が後述の締めつけブ
ロック16により締めつけられ、該上部キャビティブロ
ック13底面には複数個の上部キャビティ13aがそれ
ぞれ切刻形成され、該上部キャビティブロック13上方
面と前記チェースブロック11間には上部フィラ支持板
15と該上部フィラ支持板15にそれぞれ挿合された複
数個の上部フィラ14とが介在されてその上部キャビテ
ィブロック13を支持し、該上部キャビティブロック1
3側壁と前記上部チェースブロック11内方側壁間には
該上部キャビティブロック13を締めつける締めつけブ
ロック13が介在されていた。
【0003】そして、前記下部金型Bには、下部金型ベ
ース20が形成され、該下部金型ベース20下方側に下
部エジェクタプレート27および下部ドライブプレート
28がそれぞれ昇降可能に形成され、該下部金型ベース
20と下部エジェクタプレート27間には下部リターン
ピン29が昇降可能に介在され、該下部リターンピン2
9を支持する支持ピン29aが前記下部ドライブプレー
ト28に固定され、該支持ピン下方側にクランピングブ
ロック29bが掛合されていた。かつ、前記下部金型ベ
ース20の上方面には下部チェースブロック21が螺合
され、該下部チェースブロック21の内方側中央部位に
は下部センタブロック22が締めつけられ、該下部セン
タブロック22上方面には前記上部センタブロック12
のゲート12bと対応してゲート22aが切刻形成さ
れ、該ゲートに連続して後述の下部キャビティブロック
23にゲート23bが形成されていた。また、該下部セ
ンタブロック22の両方側前記下部チェースブロック2
1内方側には下部キャビティブロック23がそれぞれ後
述の締めつけブロック26により締めつけられ、それら
下部キャビティブロック23には複数個の下部キャビテ
ィ23aがそれぞれ切刻形成され、それら下部キャビテ
ィブロック23と下部チェースブロック21間には下部
フィラ支持板25と該下部フィラ支持板25にそれぞれ
挿合された複数個の下部フィラ24とが介在されてその
下部キャビティブロック23を支持し、それら下部キャ
ビティブロック23側壁と前記下部チェースブロック2
1内方側壁間には該下部キャビティブロック23を締め
つける締めつけブロック26が介在されていた。
【0004】そして、このように構成された従来の半導
体パッケージ成形用金型の作用を、次に説明する。ま
ず、下部キャビティブロック23上方面に半導体チップ
のワイヤボンディングされた成形リースを載置し、上部
および下部キャビティブロック13,23の各上部およ
び下部キャビティ13a,23aが互いに対応して密着
されるように、上部金型Tと下部金型Bとをクランピン
グさせる。次いで、上部金型Tのポットを通しモールド
樹脂が供給されると、該樹脂は上部センタブロック12
のランナ12aおよびゲート12bを通り、下部センタ
ブロック22のゲート22aおよび下部キャビティブロ
ック23のゲート23bを通って、互いに咬合された上
部および下部キャビティ13a,23a間に流入され、
半導体パッケージが成形される。
【0005】すなわち、従来の半導体パッケージ成形用
金型においては、成形しようとする半導体パッケージの
形態に従い、それぞれ異なる形態用の数十ないし百余個
の上部および下部キャビティ13a,23aを有した上
部および下部キャビティブロック13,23をいちいち
製作しておいた後、該当の半導体パッケージに適合した
キャビティ13a,23aの上下部キャビティブロック
13,23を選択し、それら選択したキャビティブロッ
クを上下部金型の上下部チェースブロックに密着して締
めつけ、該当の半導体パッケージを成形していた。か
つ、形態の異なる他の半導体パッケージを成形する場合
は、前記上下部キャビティブロック13,23の締めつ
け部位を外し、それら上下部キャビティブロック13,
23を取出した後、形態の異なる他のキャビティを有し
た上下部キャビティブロックを上下部チェースブロック
内方側にそれぞれ新しく装着し、締めつけた後、新しい
キャビティブロックのモールディング工程に適合すべく
周辺機器を調整し、成形を行なうようになっていた。ま
た、前記上下部キャビティブロックと、特に、それら上
下部キャビティブロックのランナ部位とは、半導体パッ
ケージの成形システムにおいて、極めて重要な部分であ
り、超精密加工を施して形成するようになって、その原
価は極めて高価であった。
【0006】
【発明が解決しようとする課題】このように構成された
従来の半導体パッケージ成形用金型においては、それら
金型に装着される上下部キャビティブロックが一種の半
導体パッケージのみを成形し得るようになっているた
め、他種の半導体パッケージを成形する場合は、いちい
ち上下部キャビティブロックを金型から外し、該当の上
下部キャビティを再び装着した後、新しいキャビティブ
ロックのモールディング工程に適合すべく周辺機器を調
整しなければならず、煩雑であり、生産性が低下される
という不都合な点があった。
【0007】本発明の目的は、上述の問題点を解決し、
1セットの金型のキャビティブロックにて2種の半導体
パッケージの成形を行ない、製作すべき金型のキャビテ
ィブロック数を減らし、原価を低廉にし得るようにした
半導体パッケージ成形用金型を提供することにある。
【0008】また、本発明の他の目的は、成形の際、金
型のキャビティブロック交換作業時間を減らし、生産性
を向上し得るようにした半導体パッケージ成形用金型を
提供することにある。
【0009】
【課題を解決するための手段】本発明の半導体パッケー
ジ成形用金型は、上部チェースブロックと該上部チェー
スブロック内方側中央部位に締めつけた上部センタブロ
ックと該上部センタブロック両方側にそれぞれ装着され
る上部キャビティブロックとを備えた上部金型と、下部
チェースブロックと該下部チェースブロック内方側中央
部位に締めつけた下部センタブロックと該下部センタブ
ロック両方側にそれぞれ装着される下部キャビティブロ
ックとを備えた下部金型とを有してなる半導体パッケー
ジ成形用金型であって、上部キャビティブロックの上下
両方側面にそれぞれ形態の異なる半導体パッケージ成形
用キャビティが複数個形成され、該上部キャビティブロ
ックの上方側にそれらキャビティを保護する保護板が形
成され、上部キャビティブロック側壁と上部チェースブ
ロック間には締めつけブロックが介在され、該締めつけ
ブロックの側壁と上部キャビティブロック間に上部案内
手段が形成され、下部キャビティブロックの上下両方側
面にそれぞれ上部キャビティブロックの各キャビティに
対応し形態の異なる半導体パッケージ成形用のキャビテ
ィが複数個切刻形成され、その下部キャビティブロック
下方側に各キャビティを保護する保護板が形成され、該
下部キャビティブロック側壁と下部チェースブロック内
方側壁間には締めつけブロックが介在され、該締めつけ
ブロックの側壁と下部キャビティブロック間には下部案
内手段が形成されてなっている。
【0010】好ましくは、上部案内手段は、上部キャビ
ティブロックの両方側壁にそれぞれ案内突条が突設さ
れ、それら案内突条に対応し上部センタブロックおよび
締めつけブロックの各側壁にそれぞれ案内溝が形成さ
れ、その上部キャビティブロックが案内溝に沿って容易
に装脱されるようになるとよい。
【0011】また、好ましくは、下部案内手段は、下部
キャビティブロックの両方側壁に案内突条がそれぞれ突
設され、それら案内突条に対応し下部センタブロックお
よび締めつけブロックの各側壁に案内溝がそれぞれ切刻
形成され、その下部キャビティブロックが案内溝に沿っ
て容易に装脱されるようになるとよい。
【0012】
【作用】この発明によれば、上部キャビティブロックの
下方面にそれぞれ形成されたキャビティと下部キャビテ
ィブロックの上方面にそれぞれ形成されたキャビティと
を互いに咬合させ、上下部金型をクランピングして、該
当する半導体パッケージの成形を行なう。その後、形態
の異なる他の半導体パッケージを成形する場合は、それ
ら上部キャビティブロックおよび下部キャビティブロッ
クをそれぞれ返し、上部キャビティブロックの上方面に
それぞれ形成されたキャビティと下部キャビティブロッ
クの下方面にそれぞれ形成されたキャビティとを互いに
咬合させ、上下部金型をクランピングして形態の異なる
他の半導体パッケージを成形を行なう。
【0013】
【実施例】以下、本発明の実施例に対し、図面を用いて
詳細に説明する。
【0014】図1に示したように、本発明による半導体
パッケージ成形用金型においては、上部金型Tと下部金
型Bとを有し、該上部金型Tには、上部金型ベース10
が形成され、該上部金型ベース10上方側に上部エジェ
クタブレート17および上部ドライブプレート18がそ
れぞれ昇降可能に形成され、それら上部金型ベース10
と上部エジェクタプレート17間には上部リターンピン
19が昇降可能に介在され、前記上部ドライブプレート
18にはその上部リターンピン19を支持する支持ピン
19aが固定されている。かつ、前記上部金型ベース1
0底面には上部チェースブロック11が螺合され、該上
部チェースブロック11内方側中央部位には上部センタ
ブロック12が締めつけブロックにより固定され、該上
部センタブロック12にはモールド樹脂の流入するラン
ナ12aおよびゲート12bが連続して切刻形成されて
いる。また、該上部センタブロック12の両方側前記上
部チェースブロック11内方側には上部キャビティブロ
ック113が後述の締めつけブロック16により締めつ
けられ、該上部キャビティブロック113の上下両方側
面にはそれぞれ形態の異なる半導体パッケージ成形用の
キャビティ113a,113bが所望数だけ切刻形成さ
れ、該上部キャビティブロック113上方側にはそれら
キャビティ113a,113bを保護する保護板114
が形成され、該保護板114と前記上部チェースブロッ
ク11内方面には上部フィラ支持板15と該上部フィラ
支持板15にそれぞれ挿合された複数個の上部フィラ1
4とが介在され、その上部キャビティブロック113を
支持している。該上部キャビティブロック113側壁と
前記上部チェースブロック11内方側壁間には締めつけ
ブロック16が介在され、該上部キャビティブロック1
13を締めつけている。さらに、該上部キャビティブロ
ック113の両方側壁にはそれぞれ案内突条115,1
15′が突設され、これら案内突条115,115′に
対応した前記上部センタブロック12および締めつけブ
ロック16の各側壁にはそれぞれ案内溝が形成されて、
上部案内手段が備えられ、該上部案内手段によりその上
部キャビティブロック113の着脱が案内されるように
なっている。
【0015】そして、前記下部金型Bにおいては、下部
金型ベース20が形成され、該下部金型ベース20下方
側に下部エジェクタプレート27および下部ドライブプ
レート28がそれぞれ昇降可能に形成され、該下部金型
ベース20と下部エジェクタプレート27間には下部リ
ターンピン29が昇降可能に介在され、該下部リターン
ピン29を支持する支持ピン29aが前記下部ドライブ
プレート28に固定され、該支持ピン29a下方側にク
ランピングブロック29bが掛合されている。かつ、前
記下部金型ベース20の上方面には下部チェースブロッ
ク21が螺合され、該下部チェースブロック21の内方
側中央部位には下部センタブロック22が締めつけら
れ、該下部センタブロック22上方面には前記上部セン
タブロック12のゲート12bと対応してゲート22a
が切刻形成され、該ゲート22aに連続して後述の下部
キャビティブロック213にゲート213cが切刻形成
されている。また、該下部センタブロック22の両方側
前記下部チェースブロック21内方側には下部キャビテ
ィブロック213が後述の締めつけブロック26により
それぞれ締めつけられ、それら下部キャビティブロック
213の上下両方側面にはそれぞれ前記上部キャビティ
ブロック113の各キャビティ13a,113bに対応
し形態の異なる半導体パッケージ成形用のキャビティ2
13a,213bが複数個切刻形成され、それらキャビ
ティ213a,213bと前記センタブロック12のゲ
ート12bとに連通される各ゲート213c,213d
が切刻形成されている。また、該下部キャビティブロッ
ク213下方側には各キャビティ213a,213bを
保護する保護板214が形成され、該保護板214と前
記下部チェースブロック21内方側面間には下部フィラ
支持板25と該下部フィラ支持板25にそれぞれ挿合さ
れた複数個の下部フィラ24とが介在され、その下部キ
ャビティブロック213を支持している。該下部キャビ
ティブロック213側壁と前記下部チェースブロック2
1内方側壁間には締めつけブロック26が介在され、該
下部キャビティブロック213を締めつけている。さら
に、該下部キャビティブロック213の両方側壁にはそ
れぞれ案内突条215,215′が突設され、それら案
内突条215,215′に対応した前記下部センタブロ
ック22および締めつけブロック26の各側壁にはそれ
ぞれ案内溝が形成されて下部案内手段が備えられ、該下
部案内手段によりその下部キャビティブロック213の
着脱が容易に案内されるようになっている。図中、従来
と同様の部品には、同様の符号を利用して説明した。
【0016】このように構成された本発明による半導体
パッケージ成形用金型の作用を、次に説明する。まず、
成形しようとする半導体パッケージの形態に該当したキ
ャビティ113b,213aが咬合されるように、上部
キャビティブロック113および下部キャビティブロッ
ク213をそれぞれ上下方側に揃え、上下部案内手段に
よりそれぞれ上下部チェースブロック11,21内方側
に挿入して装着した後、それぞれ締めつけブロック1
6,26に締めつける。次いで、前記下部キャビティブ
ロック213上方面に各半導体チップのワイヤボンディ
ングされた成形ソースを載置し、上下部金型T,Bをク
ランピングする。その後、ポットを通しモールド樹脂が
供給されると、上部センタブロック12のランナ12a
およびゲート12bを通ってその樹脂が流入され、下部
センタブロック22のゲート22aおよび下部キャビテ
ィブロック213のゲート213cを通って互いに咬合
された各上下部キャビティ113b,213a内方側に
流入され、半導体パッケージの成形が行なわれる。一
方、形態の異なる他の半導体パッケージを成形する場合
は、前記各締めつけブロック16,26を外し、前記上
下部案内手段に沿って、上下部キャビティブロック11
3,213を取出し、互いに返して再びそれら上下部案
内手段に沿って上下部チェースブロック11,21内方
側に挿入装着し、それぞれ締めつけブロック16,26
に締めつける。次いで、前記下部キャビティブロック2
13上方面に形態の異なる他の半導体チップのワイヤボ
ンディングされた成形ソースを載置し、上下部金型をク
ランピングした後、前述と同様な過程にてモールド樹脂
を供給し成形を行なう。
【0017】
【発明の効果】以上説明したように、本発明による半導
体パッケージ成形用金型においては、上下部金型にそれ
ぞれ装脱する上下部キャビティブロックの上下両方側面
に、それぞれ対応して形態の異なる半導体パッケージ成
形用キャビティを複数個形成し、それら上下部キャビテ
ィブロックを正常または互いに返してそれぞれ上下部金
型に装着し成形を行なうようになっている。そのため、
1セットの金型のキャビティブロックによって、2種類
の半導体パッケージを成形し得る効果がある。かつ、製
作すべき金型のキャビティブロック数が減るので原価が
低廉になり、金型のキャビティブロックを交換する作業
時間も減って生産性が向上される効果がある。
【図面の簡単な説明】
【図1】本発明による半導体パッケージ成形用金型の概
略構成を示した半断面図である。
【図2】従来の半導体パッケージ成形用金型の概略構成
を示した半断面図である。
【符号の説明】
10 上部金型ベース 11 上部チェースブロック 12 上部センタブロック 12a ランナ 12b ゲート 14,24 フィラ 16,26 締めつけブロック 20 下部金型ベース 21 下部チェースブロック 22 下部センタブロック 22a ゲート 113 上部キャビティブロック 113a,113b キャビティ 114 保護板 115,115′ 案内突条 213 下部キャビティブロック 213a,213b キャビティ 213c,213d ゲート 214 保護板 215,215′ 案内突条 なお、各図中、同一符号は同一または相当部分を示す。

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 上部チェースブロック(11)と、該上
    部チェースブロック(11)内方側中央部位に締めつけ
    た上部センタブロック(12)と、該上部センタブロッ
    ク(12)両方側にそれぞれ装着される上部キャビティ
    ブロック(113)と、を備えた上部金型と、 下部チェースブロック(21)と、該下部チェースブロ
    ック(21)内方側中央部位に締めつけた下部センタブ
    ロック(22)と、該下部センタブロック(22)両方
    側にそれぞれ装着される下部キャビティブロック(21
    3)と、を備えた下部金型と、を有してなる半導体パッ
    ケージ成形用金型であって、 前記上部キャビティブロック(113)の上下両方側面
    にそれぞれ形態の異なる半導体パッケージ成形用キャビ
    ティ(113a,113b)が複数個形成され、該上部
    キャビティブロック(113)の上方側にそれらキャビ
    ティ(113a,113b)を保護する保護板(11
    4)が形成され、前記上部キャビティブロック(11
    3)側壁と前記上部チェースブロック(11)間には締
    めつけブロック(16)が介在され、該締めつけブロッ
    ク(16)の側壁と前記上部キャビティブロック(11
    3)間に上部案内手段が形成され、 前記下部キャビティブロック(213)の上下両方側面
    にそれぞれ前記上部キャビティブロック(113)の各
    キャビティ(113a,113b)に対応し形態の異な
    る半導体パッケージ成形用のキャビティ(213a,2
    13b)が複数個切刻形成され、その下部キャビティブ
    ロック(213)下方側に各キャビティ(213a,2
    13b)を保護する保護板(214)が形成され、該下
    部キャビティブロック(213)側壁と前記下部チェー
    スブロック(21)内方側壁間には締めつけブロック
    (26)が介在され、該締めつけブロック(26)の側
    壁と前記下部キャビティブロック(213)間には下部
    案内手段が形成され、 てなる半導体パッケージ成形用金型。
  2. 【請求項2】 前記上部案内手段は、 前記上部キャビティブロック(113)の両方側壁にそ
    れぞれ案内突条(115,115′)が突設され、それ
    ら案内突条(115,115′)に対応し前記上部セン
    タブロック(12)および締めつけブロック(16)の
    各側壁にそれぞれ案内溝が形成され、その上部キャビテ
    ィブロック(113)が案内溝に沿って容易に装脱され
    るようになる、請求項1記載の半導体パッケージ成形用
    金型。
  3. 【請求項3】 前記下部案内手段は、 前記下部キャビティブロック(213)の両方側壁に案
    内突条(215,215′)がそれぞれ突設され、それ
    ら案内突条に対応し前記下部センタブロック(22)お
    よび締めつけブロック(26)の各側壁に案内溝がそれ
    ぞれ切刻形成され、その下部キャビティブロック(21
    3)が案内溝に沿って容易に装脱されるようになる、請
    求項1記載の半導体パッケージ成形用金型。
JP33857792A 1991-12-20 1992-12-18 半導体パッケージ成形用金型 Expired - Fee Related JP3209814B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019910023670A KR100237564B1 (ko) 1991-12-20 1991-12-20 반도체 패키지 성형용 금형
KR23670 1991-12-20

Publications (2)

Publication Number Publication Date
JPH05243299A JPH05243299A (ja) 1993-09-21
JP3209814B2 true JP3209814B2 (ja) 2001-09-17

Family

ID=19325365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33857792A Expired - Fee Related JP3209814B2 (ja) 1991-12-20 1992-12-18 半導体パッケージ成形用金型

Country Status (3)

Country Link
US (1) US5454705A (ja)
JP (1) JP3209814B2 (ja)
KR (1) KR100237564B1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6007316A (en) * 1993-07-22 1999-12-28 Towa Corporation Apparatus for molding resin to seal electronic parts
TW257745B (ja) * 1993-07-22 1995-09-21 Towa Kk
JPH08300397A (ja) * 1995-05-01 1996-11-19 Motorola Inc 封止材料をモールドキャビティに転送するための装置および方法
KR100219577B1 (ko) * 1997-06-27 1999-09-01 한효용 반도체칩 패키지 성형장치
US6575723B2 (en) * 2000-04-07 2003-06-10 Charles Ondrejka Mold base system
DE60232521D1 (de) * 2002-10-11 2009-07-16 Liteco S R L Modulares System für Formen von Spritzgiessmaschinen
SE526399C2 (sv) * 2004-01-30 2005-09-06 Sandvik Intellectual Property Skärverktyg jämte del därtill med kopplingsytor med rillor samt tillverkningsförfarande för dessa
JP4455093B2 (ja) * 2004-02-20 2010-04-21 キヤノン株式会社 モールド、モールドを用いた加工装置及びモールドを用いた加工方法
US8043545B2 (en) * 2007-12-31 2011-10-25 Texas Instruments Incorporated Methods and apparatus to evenly clamp semiconductor substrates
KR101187951B1 (ko) * 2012-04-06 2012-10-08 이성희 반도체몰드세정용종이와이어플레이트프레임
CN104392936B (zh) * 2014-10-01 2017-07-07 河北华整实业有限公司 全压接式igbt芯片定位装置体
DE102015112149A1 (de) * 2015-07-24 2017-01-26 Kurtz Gmbh Formwerkzeug

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1317093A (en) * 1919-09-23 Toy mold
US1409591A (en) * 1921-10-29 1922-03-14 Arnold L Schavoir Combination mold
US2663905A (en) * 1951-09-06 1953-12-29 Us Rubber Co Superimposed multiple cavity mold
US3871611A (en) * 1973-05-07 1975-03-18 Taketa Phyllis Mold with removable and replaceable core and cavity inserts
US4158910A (en) * 1977-06-16 1979-06-26 Honeywell Inc. Injection molding method and apparatus for accommodating various sizes of molding die inserts
DE2834211C2 (de) * 1978-08-04 1982-08-05 Klöckner-Werke AG, 4100 Duisburg Formvorrichtung zum Herstellen von Formlingen aus wenigstens zwei miteinander verbundenen Teilformlingen aus formbarem Material, insbesondere Gummi
US4374080A (en) * 1981-01-13 1983-02-15 Indy Electronics, Inc. Method and apparatus for encapsulation casting
US4551084A (en) * 1983-05-25 1985-11-05 Creative Industries, Inc. Convertible mold
US4793785A (en) * 1986-04-11 1988-12-27 Michio Osada Apparatus of multiplunger type for enclosing semiconductor elements with resin
US5061164A (en) * 1991-04-01 1991-10-29 Micron Technology, Inc. Dowel-less mold chase for use in transfer molding

Also Published As

Publication number Publication date
KR930014847A (ko) 1993-07-23
US5454705A (en) 1995-10-03
JPH05243299A (ja) 1993-09-21
KR100237564B1 (ko) 2000-01-15

Similar Documents

Publication Publication Date Title
JP3209814B2 (ja) 半導体パッケージ成形用金型
US4368168A (en) Method for encapsulating electrical components
US5429488A (en) Encapsulating molding equipment and method
US5405255A (en) Encapsulaton molding equipment
US5662848A (en) Plastic molding method for semiconductor devices
JP2932136B2 (ja) 電子部品の樹脂封止成形方法及び装置
JPS5926244U (ja) 半導体樹脂封入成形用の成形装置
JP3630446B2 (ja) モールド金型
JP6723177B2 (ja) 樹脂成形装置、樹脂成形方法、及び樹脂成形品の製造方法
GB2277295A (en) Mould for encapsulation of multiple articles on a carrier strip
JP2932137B2 (ja) 電子部品の樹脂封止成形方法及び装置
JP2009148933A (ja) 樹脂封止装置
JP2002347087A (ja) 樹脂モールド装置と樹脂封止型半導体装置の製造方法
JPH10244569A (ja) プラスチック射出成形機からプラスチック製品を取り出す方法及び装置
JPS6294312A (ja) モ−ルド金型
JP2996427B2 (ja) 電子部品モールド金型
CN218110013U (zh) 吹塑模具支撑半模加工用夹具
JP2842272B2 (ja) 半導体装置の樹脂封止方法及びその封止装置
JPH01138724A (ja) 半導体装置のモールド方法および装置
JPH07108567A (ja) トランスファモールド型半導体製造装置
JPH0642336Y2 (ja) 半導体素子の樹脂封止装置
KR100251865B1 (ko) 반도체 패키지 제조용 몰드금형
JP2004122689A (ja) 射出成形装置の中間金型支持構造
JP2005059296A (ja) 樹脂封止用金型
JP2934373B2 (ja) 半導体装置の樹脂封止装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010619

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070713

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080713

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080713

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090713

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees