JP3204304B2 - Ａｔｍセル送信システム - Google Patents
Ａｔｍセル送信システムInfo
- Publication number
- JP3204304B2 JP3204304B2 JP34339397A JP34339397A JP3204304B2 JP 3204304 B2 JP3204304 B2 JP 3204304B2 JP 34339397 A JP34339397 A JP 34339397A JP 34339397 A JP34339397 A JP 34339397A JP 3204304 B2 JP3204304 B2 JP 3204304B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- atm
- layer device
- physical layer
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5614—User Network Interface
- H04L2012/5616—Terminal equipment, e.g. codecs, synch.
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5681—Buffer or queue management
Description
【０００１】
【発明の属する技術分野】本発明は、ＡＴＭ(asynchron
ous transfer mode)層デバイスと、複数の物理層デバイ
スと、ＡＴＭ層デバイスと複数の物理層デバイスとの間
に接続されたユートピア・レベル２に従うインタフェー
スとを有し、ＡＴＭ層デバイスから複数の物理層デバイ
スのいずれかに前述のインタフェースを介してＡＴＭセ
ルを送信するＡＴＭセル送信システムに関する。
ous transfer mode)層デバイスと、複数の物理層デバイ
スと、ＡＴＭ層デバイスと複数の物理層デバイスとの間
に接続されたユートピア・レベル２に従うインタフェー
スとを有し、ＡＴＭ層デバイスから複数の物理層デバイ
スのいずれかに前述のインタフェースを介してＡＴＭセ
ルを送信するＡＴＭセル送信システムに関する。
【０００２】
【従来の技術】物理層デバイスの多様性を吸収するため
のインタフェースとして、ユートピア(Universal test
& Operations PHY Interface for ATM) に従うインタフ
ェースがＡＴＭ Ｆｏｒｕｍにより進められている。ユ
ートピア・レベル１に従うインタフェースは、一つのＡ
ＴＭ層デバイスと一つの物理層デバイスとを接続するた
めに使用されるインタフェースである。
のインタフェースとして、ユートピア(Universal test
& Operations PHY Interface for ATM) に従うインタフ
ェースがＡＴＭ Ｆｏｒｕｍにより進められている。ユ
ートピア・レベル１に従うインタフェースは、一つのＡ
ＴＭ層デバイスと一つの物理層デバイスとを接続するた
めに使用されるインタフェースである。
【０００３】ユートピア・レベル２に従うインタフェー
スは、一つのＡＴＭ層デバイスと複数の物理層デバイス
とを接続するために使用されるインタフェースであり、
ＡＴＭ Ｆｏｒｕｍ Ｔｅｃｈｎｉｃａｌ Ｃｏｍｍｉ
ｔｔｅｅによって１９９５年６月に発行された「Utopia
Level 2, v1.0 (af-phy-0039.000)」の「Utopia, AnAT
M-PHY Interface Specification」の第１〜６６頁に説
明されている。
スは、一つのＡＴＭ層デバイスと複数の物理層デバイス
とを接続するために使用されるインタフェースであり、
ＡＴＭ Ｆｏｒｕｍ Ｔｅｃｈｎｉｃａｌ Ｃｏｍｍｉ
ｔｔｅｅによって１９９５年６月に発行された「Utopia
Level 2, v1.0 (af-phy-0039.000)」の「Utopia, AnAT
M-PHY Interface Specification」の第１〜６６頁に説
明されている。
【０００４】図１５を参照すると、一つのＡＴＭ層デバ
イス１と、複数の物理層デバイス２−０〜２−Ｍと、Ａ
ＴＭ層デバイス１と物理層デバイス２−０〜２−Ｍとの
間に接続されたユートピア・レベル２に従うインタフェ
ース３とを有し、ＡＴＭ層デバイス１から物理層デバイ
ス２−０〜２−Ｍのいずれかにインタフェース３を介し
てＡＴＭセルを送信する一般的なＡＴＭセル送信システ
ムが示されている。図では物理層デバイス２−０〜２−
ＭはＰＨＹ ０〜ＰＨＹ Ｍとラベルされている。物理
層デバイス２−０〜２−Ｍは、それぞれアドレス０〜Ｍ
を割り当てられているものとする。
イス１と、複数の物理層デバイス２−０〜２−Ｍと、Ａ
ＴＭ層デバイス１と物理層デバイス２−０〜２−Ｍとの
間に接続されたユートピア・レベル２に従うインタフェ
ース３とを有し、ＡＴＭ層デバイス１から物理層デバイ
ス２−０〜２−Ｍのいずれかにインタフェース３を介し
てＡＴＭセルを送信する一般的なＡＴＭセル送信システ
ムが示されている。図では物理層デバイス２−０〜２−
ＭはＰＨＹ ０〜ＰＨＹ Ｍとラベルされている。物理
層デバイス２−０〜２−Ｍは、それぞれアドレス０〜Ｍ
を割り当てられているものとする。
【０００５】図１６は図１５のＡＴＭセル送信システム
の動作の一例を説明するためのタイミングチャートであ
り、このタイミングチャートは前述の「Utopia Level
2, v1.0 (af-phy-0039.000)」の「Utopia, An ATM-PHY
Interface Specification」の第１９頁に示され、説明
されているものである。
の動作の一例を説明するためのタイミングチャートであ
り、このタイミングチャートは前述の「Utopia Level
2, v1.0 (af-phy-0039.000)」の「Utopia, An ATM-PHY
Interface Specification」の第１９頁に示され、説明
されているものである。
【０００６】図１５及び図１６において、ＴｘＣｌｋ
は、ＡＴＭ層デバイス１から物理層デバイス２−０〜２
−Ｍの各々にクロックサイクルＴで送信される送信クロ
ックを示している。
は、ＡＴＭ層デバイス１から物理層デバイス２−０〜２
−Ｍの各々にクロックサイクルＴで送信される送信クロ
ックを示している。
【０００７】ＴｘＡｄｄｒは送信アドレス信号を示して
おり、送信アドレス信号の各アドレスは、物理層デバイ
ス２−０〜２−Ｍの内の適切な一つをポールング(polli
ng)し選択(selection) を行うためにＡＴＭ層デバイス
１から物理層デバイス２−０〜２−Ｍの各々に送信され
る５ビットデータである。なお、５ビットが全て“１”
であるアドレス（１Ｆ（Ｈ）＝３１）は空の(null)物理
層デバイスポートを示すものと決められている。即ち、
アドレス（１Ｆ）は物理層デバイス２−０〜２−Ｍのい
ずれにも割り当てることができない。
おり、送信アドレス信号の各アドレスは、物理層デバイ
ス２−０〜２−Ｍの内の適切な一つをポールング(polli
ng)し選択(selection) を行うためにＡＴＭ層デバイス
１から物理層デバイス２−０〜２−Ｍの各々に送信され
る５ビットデータである。なお、５ビットが全て“１”
であるアドレス（１Ｆ（Ｈ）＝３１）は空の(null)物理
層デバイスポートを示すものと決められている。即ち、
アドレス（１Ｆ）は物理層デバイス２−０〜２−Ｍのい
ずれにも割り当てることができない。
【０００８】ＴｘＣｌａｖ(Transmission Cell Availab
le) はセル送信許可(cell transmission allowance) 信
号を示しており、このセル送信許可信号ＴｘＣｌａｖは
ＡＴＭ層デバイス１から物理層デバイス２−０〜２−Ｍ
の各々に送信されるアクティブハイの３状態信号であ
る。自分に割り当てられたアドレスでポーリングされた
物理層デバイスは、ＴｘＡｄｄｒ線上のそのアドレスの
クロックサイクルの次のクロックサイクルの間のみセル
送信許可信号ＴｘＣｌａｖを以下のように駆動する。即
ち、自分のアドレスによってポーリングされた物理層デ
バイスは、一つの完全なＡＴＭセルの転送を受け入れる
ことができるならば、そのアドレスの次のクロックサイ
クルの間、セル送信許可信号ＴｘＣｌａｖをハイにアサ
ートする。この動作は、図１６のＴｘＡｄｄｒ及びＴｘ
Ｃｌａｖに示される例においては、（Ｎ−３）、（Ｎ＋
３）、及びＮのアドレスを有する物理層デバイスにおい
て行われている。自分のアドレスによってポーリングさ
れた物理層デバイスは、一つの完全なＡＴＭセルの転送
を受け入れることができないならば、そのアドレスの次
のクロックサイクルの間、セル送信許可信号ＴｘＣｌａ
ｖをロウにデアサートする。この動作は、図１６のＴｘ
Ａｄｄｒ及びＴｘＣｌａｖに示される例においては、
（Ｎ＋２）、（Ｎ−２）、（Ｎ−１）、（Ｎ＋１）、及
び（Ｎ＋１）のアドレスを有する物理層デバイスにおい
て行われている。
le) はセル送信許可(cell transmission allowance) 信
号を示しており、このセル送信許可信号ＴｘＣｌａｖは
ＡＴＭ層デバイス１から物理層デバイス２−０〜２−Ｍ
の各々に送信されるアクティブハイの３状態信号であ
る。自分に割り当てられたアドレスでポーリングされた
物理層デバイスは、ＴｘＡｄｄｒ線上のそのアドレスの
クロックサイクルの次のクロックサイクルの間のみセル
送信許可信号ＴｘＣｌａｖを以下のように駆動する。即
ち、自分のアドレスによってポーリングされた物理層デ
バイスは、一つの完全なＡＴＭセルの転送を受け入れる
ことができるならば、そのアドレスの次のクロックサイ
クルの間、セル送信許可信号ＴｘＣｌａｖをハイにアサ
ートする。この動作は、図１６のＴｘＡｄｄｒ及びＴｘ
Ｃｌａｖに示される例においては、（Ｎ−３）、（Ｎ＋
３）、及びＮのアドレスを有する物理層デバイスにおい
て行われている。自分のアドレスによってポーリングさ
れた物理層デバイスは、一つの完全なＡＴＭセルの転送
を受け入れることができないならば、そのアドレスの次
のクロックサイクルの間、セル送信許可信号ＴｘＣｌａ
ｖをロウにデアサートする。この動作は、図１６のＴｘ
Ａｄｄｒ及びＴｘＣｌａｖに示される例においては、
（Ｎ＋２）、（Ｎ−２）、（Ｎ−１）、（Ｎ＋１）、及
び（Ｎ＋１）のアドレスを有する物理層デバイスにおい
て行われている。
【０００９】なお、一つのＡＴＭセルは、５オクテット
（バイト）のヘッダＨ１〜Ｈ５（図１６のＴｘＤａｔａ
に示されている）とヘッダＨ５に続く４８オクテット
（バイト）のペイロードＰ１〜Ｐ４８（図１６のＴｘＤ
ａｔａにペイロードＰ３５〜Ｐ４８が示されている）と
からなる。自分のアドレスによってポーリングされた物
理層デバイスは、このＡＴＭセルの５オクテットのヘッ
ダＨ１〜Ｈ５と４８オクテットのペイロードＰ１〜Ｐ４
８とを受け入れる余裕があるか否かで、セル送信許可信
号ＴｘＣｌａｖをハイにするかロウにするかを判断す
る。
（バイト）のヘッダＨ１〜Ｈ５（図１６のＴｘＤａｔａ
に示されている）とヘッダＨ５に続く４８オクテット
（バイト）のペイロードＰ１〜Ｐ４８（図１６のＴｘＤ
ａｔａにペイロードＰ３５〜Ｐ４８が示されている）と
からなる。自分のアドレスによってポーリングされた物
理層デバイスは、このＡＴＭセルの５オクテットのヘッ
ダＨ１〜Ｈ５と４８オクテットのペイロードＰ１〜Ｐ４
８とを受け入れる余裕があるか否かで、セル送信許可信
号ＴｘＣｌａｖをハイにするかロウにするかを判断す
る。
【００１０】ＴｘＥｎｂ(Transmission Enable) はＡＴ
Ｍ層デバイス１から物理層デバイス２−０〜２−Ｍの各
々に送信される送信可信号である。
Ｍ層デバイス１から物理層デバイス２−０〜２−Ｍの各
々に送信される送信可信号である。
【００１１】ＴｘＤａｔａ(Transmission Data) はＡＴ
Ｍ層デバイス１から物理層デバイス２−０〜２−Ｍの各
々に送信セルとして送信される送信データである。図１
６のように各クロックサイクルで送信セルの５オクテッ
トのヘッダＨ１〜Ｈ５と４８オクテットのペイロードＰ
１〜Ｐ４８が１オクテットづつ送信される。
Ｍ層デバイス１から物理層デバイス２−０〜２−Ｍの各
々に送信セルとして送信される送信データである。図１
６のように各クロックサイクルで送信セルの５オクテッ
トのヘッダＨ１〜Ｈ５と４８オクテットのペイロードＰ
１〜Ｐ４８が１オクテットづつ送信される。
【００１２】ＴｘＳＯＣ(Transmission Start Of Cell)
はＡＴＭ層デバイス１から物理層デバイス２−０〜２−
Ｍの各々に送信データとして送信されるＡＴＭセルの先
頭オクテット即ちバイト（ヘッダＨ１）を示す信号であ
る。
はＡＴＭ層デバイス１から物理層デバイス２−０〜２−
Ｍの各々に送信データとして送信されるＡＴＭセルの先
頭オクテット即ちバイト（ヘッダＨ１）を示す信号であ
る。
【００１３】上述したように、ＡＴＭ層デバイス１は、
物理層デバイス２−０〜２−Ｍのある物理層デバイスの
ＴｘＣｌａｖの状態を、そのアドレスをＴｘＡｄｄｒ線
上に置くことによってポーリングする。そのアドレスで
ポーリングされた物理層デバイスは、ＴｘＡｄｄｒ線上
のそのアドレスのクロックサイクルの次のクロックサイ
クルの間のみセル送信許可信号ＴｘＣｌａｖをハイ或い
はロウに駆動する。
物理層デバイス２−０〜２−Ｍのある物理層デバイスの
ＴｘＣｌａｖの状態を、そのアドレスをＴｘＡｄｄｒ線
上に置くことによってポーリングする。そのアドレスで
ポーリングされた物理層デバイスは、ＴｘＡｄｄｒ線上
のそのアドレスのクロックサイクルの次のクロックサイ
クルの間のみセル送信許可信号ＴｘＣｌａｖをハイ或い
はロウに駆動する。
【００１４】そしてＡＴＭ層デバイス１は、ＴｘＥｎｂ
信号をハイとしたクロックサイクルの間、セル送信許可
信号ＴｘＣｌａｖがハイである物理層デバイスの内の所
望の物理層デバイスのアドレスをＴｘＡｄｄｒ線上に置
き、次のクロックサイクルでＴｘＥｎｂ信号をローとす
ることによってセル転送のための物理層デバイスを選択
する。全ての物理層デバイス２−０〜２−Ｍは、ＴｘＥ
ｎｂ信号がハイとなったクロックサイクルの間、ＴｘＡ
ｄｄｒ線上のアドレスを調査する。物理層デバイスは、
ＴｘＥｎｂ信号がハイとなったクロックサイクルにおい
てＴｘＡｄｄｒ線上に自分のアドレスを検出して当該ク
ロックサイクルの次のクロックサイクルにＴｘＣｌａｖ
をハイにすることにより、選択され、その後に新しい物
理層デバイスが選択のためにアドレスされ、かつＴｘＥ
ｎｂ信号がハイとなるまで、選択される。
信号をハイとしたクロックサイクルの間、セル送信許可
信号ＴｘＣｌａｖがハイである物理層デバイスの内の所
望の物理層デバイスのアドレスをＴｘＡｄｄｒ線上に置
き、次のクロックサイクルでＴｘＥｎｂ信号をローとす
ることによってセル転送のための物理層デバイスを選択
する。全ての物理層デバイス２−０〜２−Ｍは、ＴｘＥ
ｎｂ信号がハイとなったクロックサイクルの間、ＴｘＡ
ｄｄｒ線上のアドレスを調査する。物理層デバイスは、
ＴｘＥｎｂ信号がハイとなったクロックサイクルにおい
てＴｘＡｄｄｒ線上に自分のアドレスを検出して当該ク
ロックサイクルの次のクロックサイクルにＴｘＣｌａｖ
をハイにすることにより、選択され、その後に新しい物
理層デバイスが選択のためにアドレスされ、かつＴｘＥ
ｎｂ信号がハイとなるまで、選択される。
【００１５】図１６に図示の例では、ＡＴＭ層デバイス
１は、クロックサイクル＃２〜＃１５で、セル転送先で
ある物理層デバイスＰＨＹ ＮにＡＴＭセルのペイロー
ドＰ３５〜ペイロードＰ４８を送信データＴｘＤａｔａ
として転送している。このＡＴＭセルの送信サイクル
（即ち、セル転送サイクル）は、このＡＴＭセルのヘッ
ダＨ１の転送のためのクロックサイクルから、このＡＴ
ＭセルのペイロードＰ４８の転送のためのクロックサイ
クル＃１５に続くクロックサイクル＃１６までの５４ク
ロックサイクルからなる。
１は、クロックサイクル＃２〜＃１５で、セル転送先で
ある物理層デバイスＰＨＹ ＮにＡＴＭセルのペイロー
ドＰ３５〜ペイロードＰ４８を送信データＴｘＤａｔａ
として転送している。このＡＴＭセルの送信サイクル
（即ち、セル転送サイクル）は、このＡＴＭセルのヘッ
ダＨ１の転送のためのクロックサイクルから、このＡＴ
ＭセルのペイロードＰ４８の転送のためのクロックサイ
クル＃１５に続くクロックサイクル＃１６までの５４ク
ロックサイクルからなる。
【００１６】図１５には、このＡＴＭセルの最後のオク
テット（ペイロードＰ４８）の転送のためのクロックサ
イクル＃１５まで物理層デバイスがポーリングされる例
が示されている。
テット（ペイロードＰ４８）の転送のためのクロックサ
イクル＃１５まで物理層デバイスがポーリングされる例
が示されている。
【００１７】セル送信許可信号ＴｘＣｌａｖは、（Ｎ−
３）、（Ｎ＋３）、及びＮのアドレスを有する物理層デ
バイスＰＨＹ Ｎ−３、ＰＨＹ Ｎ＋３、及びＰＨＹ
Ｎが一つの完全なＡＴＭセルの転送を受け入れることが
できることを示している。特に、送信セルが転送されて
いる物理層デバイスＰＨＹ Ｎは、送信セル以外にもう
一つのＡＴＭセルの転送を受け入れることができる時に
ハイのセル送信許可信号ＴｘＣｌａｖを出力している。
このように送信セルを除き１セル入力が可能な場合にハ
イのセル送信許可信号ＴｘＣｌａｖを出力する物理層デ
バイスをユートピア・レベル２で規定されている規格に
従った規格物理層デバイスと称す。
３）、（Ｎ＋３）、及びＮのアドレスを有する物理層デ
バイスＰＨＹ Ｎ−３、ＰＨＹ Ｎ＋３、及びＰＨＹ
Ｎが一つの完全なＡＴＭセルの転送を受け入れることが
できることを示している。特に、送信セルが転送されて
いる物理層デバイスＰＨＹ Ｎは、送信セル以外にもう
一つのＡＴＭセルの転送を受け入れることができる時に
ハイのセル送信許可信号ＴｘＣｌａｖを出力している。
このように送信セルを除き１セル入力が可能な場合にハ
イのセル送信許可信号ＴｘＣｌａｖを出力する物理層デ
バイスをユートピア・レベル２で規定されている規格に
従った規格物理層デバイスと称す。
【００１８】ＡＴＭ層デバイス１は、クロックサイクル
＃１６においてＴｘＥｎｂ信号をハイとすると共に、ク
ロックサイクル＃１６の立上がりで、それら物理層デバ
イスＰＨＹ Ｎ−３、ＰＨＹ Ｎ＋３、及びＰＨＹ Ｎ
のうちの内の所望の物理層デバイスＰＨＹ Ｎ＋３のア
ドレスをＴｘＡｄｄｒ線上に置くことによって物理層デ
バイスＰＨＹ Ｎ＋３を選択する。ＡＴＭ層デバイス１
は、物理層デバイスＰＨＹ Ｎ＋３に、クロックサイク
ル＃１６に続くクロックサイクル＃１７にて、もう一つ
のＡＴＭセルの先頭オクテット（ヘッダＨ１）を送信デ
ータＴｘＤａｔａとして転送する。続いて、ＡＴＭ層デ
バイス１は、物理層デバイスＰＨＹ Ｎ＋３に、クロッ
クサイクル＃１８〜＃２０でＡＴＭセルのヘッダＨ２〜
Ｈ４を転送する。
＃１６においてＴｘＥｎｂ信号をハイとすると共に、ク
ロックサイクル＃１６の立上がりで、それら物理層デバ
イスＰＨＹ Ｎ−３、ＰＨＹ Ｎ＋３、及びＰＨＹ Ｎ
のうちの内の所望の物理層デバイスＰＨＹ Ｎ＋３のア
ドレスをＴｘＡｄｄｒ線上に置くことによって物理層デ
バイスＰＨＹ Ｎ＋３を選択する。ＡＴＭ層デバイス１
は、物理層デバイスＰＨＹ Ｎ＋３に、クロックサイク
ル＃１６に続くクロックサイクル＃１７にて、もう一つ
のＡＴＭセルの先頭オクテット（ヘッダＨ１）を送信デ
ータＴｘＤａｔａとして転送する。続いて、ＡＴＭ層デ
バイス１は、物理層デバイスＰＨＹ Ｎ＋３に、クロッ
クサイクル＃１８〜＃２０でＡＴＭセルのヘッダＨ２〜
Ｈ４を転送する。
【００１９】このＡＴＭセルの送信サイクル（即ち、セ
ル転送サイクル）は、このＡＴＭセルのヘッダＨ１の転
送のためのクロックサイクル＃１７から、このＡＴＭセ
ルのペイロードＰ４８の転送のためのクロックサイクル
に続くクロックサイクルまでの５４クロックサイクルか
らなる。
ル転送サイクル）は、このＡＴＭセルのヘッダＨ１の転
送のためのクロックサイクル＃１７から、このＡＴＭセ
ルのペイロードＰ４８の転送のためのクロックサイクル
に続くクロックサイクルまでの５４クロックサイクルか
らなる。
【００２０】なお、ＡＴＭ層デバイス１は、クロックサ
イクル＃１６において、前述の物理層デバイスＰＨＹ
Ｎ−３、ＰＨＹ Ｎ＋３、及びＰＨＹ Ｎのうちの内、
物理層デバイスＰＨＹ Ｎ＋３を選択したが、この際、
ＡＴＭ層デバイス１は、物理層デバイスＰＨＹ Ｎ＋３
の代りに、物理層デバイスＰＨＹ Ｎ−３や物理層デバ
イスＰＨＹ Ｎを選択することもできる。
イクル＃１６において、前述の物理層デバイスＰＨＹ
Ｎ−３、ＰＨＹ Ｎ＋３、及びＰＨＹ Ｎのうちの内、
物理層デバイスＰＨＹ Ｎ＋３を選択したが、この際、
ＡＴＭ層デバイス１は、物理層デバイスＰＨＹ Ｎ＋３
の代りに、物理層デバイスＰＨＹ Ｎ−３や物理層デバ
イスＰＨＹ Ｎを選択することもできる。
【００２１】また、前述の「Utopia Level 2, v1.0 (af
-phy-0039.000)」の「Utopia, An ATM-PHY Interface S
pecification」の第１９頁に説明されているように、送
信セルが現在転送されている物理層デバイスＰＨＹ Ｎ
に対するポーリングはこのセル転送の終了の５クロック
サイクルより前で行っても、結果（ＴｘＣｌａｖの値）
は保証されない。従って、ＡＴＭ層デバイス１は、送信
セルを現在転送している物理層デバイスＰＨＹ Ｎに対
するポーリングはそのセル転送の終了の５クロックサイ
クル以内に行わなければならない。
-phy-0039.000)」の「Utopia, An ATM-PHY Interface S
pecification」の第１９頁に説明されているように、送
信セルが現在転送されている物理層デバイスＰＨＹ Ｎ
に対するポーリングはこのセル転送の終了の５クロック
サイクルより前で行っても、結果（ＴｘＣｌａｖの値）
は保証されない。従って、ＡＴＭ層デバイス１は、送信
セルを現在転送している物理層デバイスＰＨＹ Ｎに対
するポーリングはそのセル転送の終了の５クロックサイ
クル以内に行わなければならない。
【００２２】図１６においては、ＡＴＭ層デバイス１
は、物理層デバイスＰＨＹ Ｎ＋３へのセル転送の開始
の直後に（即ち、クロックサイクル＃１８において）、
再びポーリングを開始する。この際、ＡＴＭ層デバイス
１は、クロックサイクル＃１８において（Ｎ＋１）のア
ドレスをＴｘＡｄｄｒ線上に置き、かつクロックサイク
ル＃１９において（１Ｆ）のアドレスをＴｘＡｄｄｒ線
上に置くことによって、物理層デバイスＰＨＹ Ｎ＋１
をポーリングする。このように図１６の例では２クロッ
クサイクルを用いて１つの物理層デバイスをポーリング
するので、１セル転送の間に最大２６個の物理層デバイ
スがポーリングされ得る。
は、物理層デバイスＰＨＹ Ｎ＋３へのセル転送の開始
の直後に（即ち、クロックサイクル＃１８において）、
再びポーリングを開始する。この際、ＡＴＭ層デバイス
１は、クロックサイクル＃１８において（Ｎ＋１）のア
ドレスをＴｘＡｄｄｒ線上に置き、かつクロックサイク
ル＃１９において（１Ｆ）のアドレスをＴｘＡｄｄｒ線
上に置くことによって、物理層デバイスＰＨＹ Ｎ＋１
をポーリングする。このように図１６の例では２クロッ
クサイクルを用いて１つの物理層デバイスをポーリング
するので、１セル転送の間に最大２６個の物理層デバイ
スがポーリングされ得る。
【００２３】
【発明が解決しようとする課題】図１７はユートピア・
レベル２で規定されている上記の規格物理層デバイス
（送信セルを除き１セル入力が可能な場合にハイのセル
送信許可信号ＴｘＣｌａｖを出力する物理層デバイス）
のポーリング動作を説明するためのフローチャートであ
る。この図は、クロックサイクルａでの規格物理層デバ
イスＰＨＹ ｎのセル送信許可信号ＴｘＣｌａｖの送出
動作をまとめたものである。
レベル２で規定されている上記の規格物理層デバイス
（送信セルを除き１セル入力が可能な場合にハイのセル
送信許可信号ＴｘＣｌａｖを出力する物理層デバイス）
のポーリング動作を説明するためのフローチャートであ
る。この図は、クロックサイクルａでの規格物理層デバ
イスＰＨＹ ｎのセル送信許可信号ＴｘＣｌａｖの送出
動作をまとめたものである。
【００２４】まず、物理層デバイスＰＨＹ ｎは、Ｔｘ
Ａｄｄｒ線上のアドレスが物理層デバイスＰＨＹ ｎに
割り当てられたアドレスｎであるか否かを判定する（ス
テップＳ１）。このステップＳ１での判定結果がＹｅｓ
であれば、物理層デバイスＰＨＹ ｎは、送信中のセル
以外に１セル入力が可能であるか否かを判定する（ステ
ップＳ２）。ステップＳ２での判定結果がＹｅｓである
ならば、物理層デバイスＰＨＹ ｎは、次のクロックサ
イクル（ａ＋１）でハイのセル送信許可信号ＴｘＣｌａ
ｖ＝１を出力し、動作を終了する（ステップＳ３）。前
記ステップＳ２での判定結果がＮｏであるならば、物理
層デバイスＰＨＹ ｎは、次のクロックサイクル（ａ＋
１）でローのセル送信許可信号ＴｘＣｌａｖ＝０を出力
し、動作を終了する（ステップＳ４）。
Ａｄｄｒ線上のアドレスが物理層デバイスＰＨＹ ｎに
割り当てられたアドレスｎであるか否かを判定する（ス
テップＳ１）。このステップＳ１での判定結果がＹｅｓ
であれば、物理層デバイスＰＨＹ ｎは、送信中のセル
以外に１セル入力が可能であるか否かを判定する（ステ
ップＳ２）。ステップＳ２での判定結果がＹｅｓである
ならば、物理層デバイスＰＨＹ ｎは、次のクロックサ
イクル（ａ＋１）でハイのセル送信許可信号ＴｘＣｌａ
ｖ＝１を出力し、動作を終了する（ステップＳ３）。前
記ステップＳ２での判定結果がＮｏであるならば、物理
層デバイスＰＨＹ ｎは、次のクロックサイクル（ａ＋
１）でローのセル送信許可信号ＴｘＣｌａｖ＝０を出力
し、動作を終了する（ステップＳ４）。
【００２５】物理層デバイスＰＨＹ ｎは、ＴｘＡｄｄ
ｒ線上のアドレスが物理層デバイスＰＨＹ ｎに割り当
てられたアドレスｎでなければ（即ち、ステップＳ１で
の判定結果がＮｏであれば）、ＴｘＣｌａｖをハイ及び
ローの中間レベルに維持したまま動作を終了する。
ｒ線上のアドレスが物理層デバイスＰＨＹ ｎに割り当
てられたアドレスｎでなければ（即ち、ステップＳ１で
の判定結果がＮｏであれば）、ＴｘＣｌａｖをハイ及び
ローの中間レベルに維持したまま動作を終了する。
【００２６】以上説明したように、図１５のＡＴＭセル
送信システムにおける物理層デバイス１は、ユートピア
・レベル２で規格物理層デバイスとして規定されてい
る。ＡＴＭ層デバイス１もまた、前述の「Utopia Level
2, v1.0 (af-phy-0039.000)」で規定されているけれど
も、ＡＴＭ層デバイス１の具体的構成は開示がない。
送信システムにおける物理層デバイス１は、ユートピア
・レベル２で規格物理層デバイスとして規定されてい
る。ＡＴＭ層デバイス１もまた、前述の「Utopia Level
2, v1.0 (af-phy-0039.000)」で規定されているけれど
も、ＡＴＭ層デバイス１の具体的構成は開示がない。
【００２７】それ故、本発明の課題は、ユートピア・レ
ベル２で規定された規格物理層デバイスを用いたＡＴＭ
セル送信システムを、データ転送効率が高いＡＴＭセル
送信システムとして構築可能とするＡＴＭ層デバイスの
具体的構成を提供することにある。
ベル２で規定された規格物理層デバイスを用いたＡＴＭ
セル送信システムを、データ転送効率が高いＡＴＭセル
送信システムとして構築可能とするＡＴＭ層デバイスの
具体的構成を提供することにある。
【００２８】本発明のもう一つの課題は、規格物理層デ
バイスの代りに、ユートピア・レベル２で規定された規
格を拡張した拡張物理層デバイスを用いることによっ
て、ＡＴＭ層デバイスの構成を簡単にしたＡＴＭセル送
信システムを提供することにある。
バイスの代りに、ユートピア・レベル２で規定された規
格を拡張した拡張物理層デバイスを用いることによっ
て、ＡＴＭ層デバイスの構成を簡単にしたＡＴＭセル送
信システムを提供することにある。
【００２９】本発明の更にもう一つの課題は、規格物理
層デバイス及び拡張物理層デバイスを用いたＡＴＭセル
送信システムを、データ転送効率が高いＡＴＭセル送信
システムとして構築することにある。
層デバイス及び拡張物理層デバイスを用いたＡＴＭセル
送信システムを、データ転送効率が高いＡＴＭセル送信
システムとして構築することにある。
【００３０】
【課題を解決するための手段】本発明の第１の態様によ
れば、ＡＴＭ(asynchronous transfer mode)層デバイス
（１）と、第１乃至第Ｍ（Ｍは２以上の整数）の規格物
理層デバイス（２−０〜２−Ｍ）と、前記ＡＴＭ層デバ
イスと前記第１乃至前記第Ｍの規格物理層デバイスとの
間に接続されたインタフェース（３）とを有し、前記Ａ
ＴＭ層デバイスから前記第１乃至前記第Ｍの規格物理層
デバイスのいずれかに前記インタフェースを介してＡＴ
Ｍセルを送信するＡＴＭセル送信システムにおいて、前
記第１乃至前記第Ｍの規格物理層デバイスの各々は、前
記ＡＴＭ層デバイスによってポーリングされた時に、前
記ＡＴＭ層デバイスが前記インタフェースに送信した送
信ＡＴＭセル以外に他のＡＴＭセルの転送を受け入れる
ことができる場合に、アクティブのセル送信許可信号
（ＴｘＣｌａｖ）を前記インタフェースに出力するもの
であり、前記ＡＴＭ層デバイスは、前記第１乃至前記第
Ｍの規格物理層デバイスに対応した第１乃至第ＭのＦＩ
ＦＯメモリ（５−０〜５−Ｍ）と、前記第１乃至前記第
Ｍの規格物理層デバイスの少なくとも一つ宛てのＡＴＭ
セルを蓄積セルとして蓄積しているセル蓄積部（４）
と、このセル蓄積部に、前記蓄積セルの宛先の前記規格
物理層デバイスに対応した前記第１乃至前記第ＭのＦＩ
ＦＯメモリの一つに、前記第１乃至前記第ＭのＦＩＦＯ
メモリの前記一つが１セルを取り入れ可能な場合に、前
記蓄積セルを転送セルとして出力させる出力制御部（５
´）と、前記第１乃至前記第ＭのＦＩＦＯメモリに接続
された送信セル選択器（９）と、前記第１乃至前記第Ｍ
の規格物理層デバイスを順次ポーリングし、前記アクテ
ィブのセル送信許可信号（ＴｘＣｌａｖ）を出力してい
る少なくとも一つの規格物理層デバイスを転送可能な規
格物理層デバイスとして見つけ、この転送可能な規格物
理層デバイスに対応したＦＩＦＯメモリが前記転送セル
を格納している場合に、前記送信ＡＴＭセルの送信サイ
クルの次の送信サイクルに、前記送信セル選択器に、前
記転送可能な規格物理層デバイスに対応したＦＩＦＯメ
モリから前記転送セルを選択的に前記インタフェースを
介して前記転送可能な規格物理層デバイスに前記送信Ａ
ＴＭセルの次のＡＴＭ送信セルとして転送させる送信制
御部（１０）とを有することを特徴とするＡＴＭセル送
信システムが得られる。
れば、ＡＴＭ(asynchronous transfer mode)層デバイス
（１）と、第１乃至第Ｍ（Ｍは２以上の整数）の規格物
理層デバイス（２−０〜２−Ｍ）と、前記ＡＴＭ層デバ
イスと前記第１乃至前記第Ｍの規格物理層デバイスとの
間に接続されたインタフェース（３）とを有し、前記Ａ
ＴＭ層デバイスから前記第１乃至前記第Ｍの規格物理層
デバイスのいずれかに前記インタフェースを介してＡＴ
Ｍセルを送信するＡＴＭセル送信システムにおいて、前
記第１乃至前記第Ｍの規格物理層デバイスの各々は、前
記ＡＴＭ層デバイスによってポーリングされた時に、前
記ＡＴＭ層デバイスが前記インタフェースに送信した送
信ＡＴＭセル以外に他のＡＴＭセルの転送を受け入れる
ことができる場合に、アクティブのセル送信許可信号
（ＴｘＣｌａｖ）を前記インタフェースに出力するもの
であり、前記ＡＴＭ層デバイスは、前記第１乃至前記第
Ｍの規格物理層デバイスに対応した第１乃至第ＭのＦＩ
ＦＯメモリ（５−０〜５−Ｍ）と、前記第１乃至前記第
Ｍの規格物理層デバイスの少なくとも一つ宛てのＡＴＭ
セルを蓄積セルとして蓄積しているセル蓄積部（４）
と、このセル蓄積部に、前記蓄積セルの宛先の前記規格
物理層デバイスに対応した前記第１乃至前記第ＭのＦＩ
ＦＯメモリの一つに、前記第１乃至前記第ＭのＦＩＦＯ
メモリの前記一つが１セルを取り入れ可能な場合に、前
記蓄積セルを転送セルとして出力させる出力制御部（５
´）と、前記第１乃至前記第ＭのＦＩＦＯメモリに接続
された送信セル選択器（９）と、前記第１乃至前記第Ｍ
の規格物理層デバイスを順次ポーリングし、前記アクテ
ィブのセル送信許可信号（ＴｘＣｌａｖ）を出力してい
る少なくとも一つの規格物理層デバイスを転送可能な規
格物理層デバイスとして見つけ、この転送可能な規格物
理層デバイスに対応したＦＩＦＯメモリが前記転送セル
を格納している場合に、前記送信ＡＴＭセルの送信サイ
クルの次の送信サイクルに、前記送信セル選択器に、前
記転送可能な規格物理層デバイスに対応したＦＩＦＯメ
モリから前記転送セルを選択的に前記インタフェースを
介して前記転送可能な規格物理層デバイスに前記送信Ａ
ＴＭセルの次のＡＴＭ送信セルとして転送させる送信制
御部（１０）とを有することを特徴とするＡＴＭセル送
信システムが得られる。
【００３１】本発明の第２の態様によれば、ＡＴＭ(asy
nchronous transfer mode)層デバイス（１）と、第１乃
至第Ｍ（Ｍは２以上の整数）の規格物理層デバイス（２
−０〜２−Ｍ）と、前記ＡＴＭ層デバイスと前記第１乃
至前記第Ｍの規格物理層デバイスとの間に接続されたイ
ンタフェース（３）とを有し、前記ＡＴＭ層デバイスか
ら前記第１乃至前記第Ｍの規格物理層デバイスのいずれ
かに前記インタフェースを介してＡＴＭセルを送信する
ＡＴＭセル送信システムにおいて、前記第１乃至前記第
Ｍの規格物理層デバイスの各々は、前記ＡＴＭ層デバイ
スによってポーリングされた時に、前記ＡＴＭ層デバイ
スが前記インタフェースに送信した送信ＡＴＭセル以外
に他のＡＴＭセルの転送を受け入れることができる場合
に、アクティブのセル送信許可信号（ＴｘＣｌａｖ）を
前記インタフェースに出力するものであり、前記ＡＴＭ
層デバイスは、前記第１乃至前記第Ｍの規格物理層デバ
イスに対応した第１乃至第ＭのＦＩＦＯメモリ（５−０
〜５−Ｍ）と、前記第１乃至前記第Ｍの規格物理層デバ
イスの少なくとも一つ宛てのＡＴＭセルを蓄積セルとし
て蓄積しているセル蓄積部（４）と、前記第１乃至前記
第ＭのＦＩＦＯメモリに接続された送信セル選択器
（９）と、前記第１乃至前記第Ｍの規格物理層デバイス
を順次ポーリングし、前記アクティブのセル送信許可信
号（ＴｘＣｌａｖ）を出力している少なくとも一つの規
格物理層デバイスを転送可能な規格物理層デバイスとし
て見つけ、前記セル蓄積部内の前記蓄積セルが前記転送
可能な規格物理層デバイス宛てのＡＴＭセルである場合
に、前記セル蓄積部に、前記蓄積セルを前記転送可能な
規格物理層デバイスに対応したＦＩＦＯメモリに転送セ
ルとして出力させ、前記転送可能な規格物理層デバイス
に対応したＦＩＦＯメモリが前記転送セルを格納してい
る場合に、前記送信ＡＴＭセルの送信サイクルの次の送
信サイクルに、前記送信セル選択器に、前記転送可能な
規格物理層デバイスに対応したＦＩＦＯメモリから前記
転送セルを選択的に前記インタフェースを介して前記転
送可能な規格物理層デバイスに前記送信ＡＴＭセルの次
のＡＴＭ送信セルとして転送させる送信制御部（１０）
とを有することを特徴とするＡＴＭセル送信システムが
得られる。
nchronous transfer mode)層デバイス（１）と、第１乃
至第Ｍ（Ｍは２以上の整数）の規格物理層デバイス（２
−０〜２−Ｍ）と、前記ＡＴＭ層デバイスと前記第１乃
至前記第Ｍの規格物理層デバイスとの間に接続されたイ
ンタフェース（３）とを有し、前記ＡＴＭ層デバイスか
ら前記第１乃至前記第Ｍの規格物理層デバイスのいずれ
かに前記インタフェースを介してＡＴＭセルを送信する
ＡＴＭセル送信システムにおいて、前記第１乃至前記第
Ｍの規格物理層デバイスの各々は、前記ＡＴＭ層デバイ
スによってポーリングされた時に、前記ＡＴＭ層デバイ
スが前記インタフェースに送信した送信ＡＴＭセル以外
に他のＡＴＭセルの転送を受け入れることができる場合
に、アクティブのセル送信許可信号（ＴｘＣｌａｖ）を
前記インタフェースに出力するものであり、前記ＡＴＭ
層デバイスは、前記第１乃至前記第Ｍの規格物理層デバ
イスに対応した第１乃至第ＭのＦＩＦＯメモリ（５−０
〜５−Ｍ）と、前記第１乃至前記第Ｍの規格物理層デバ
イスの少なくとも一つ宛てのＡＴＭセルを蓄積セルとし
て蓄積しているセル蓄積部（４）と、前記第１乃至前記
第ＭのＦＩＦＯメモリに接続された送信セル選択器
（９）と、前記第１乃至前記第Ｍの規格物理層デバイス
を順次ポーリングし、前記アクティブのセル送信許可信
号（ＴｘＣｌａｖ）を出力している少なくとも一つの規
格物理層デバイスを転送可能な規格物理層デバイスとし
て見つけ、前記セル蓄積部内の前記蓄積セルが前記転送
可能な規格物理層デバイス宛てのＡＴＭセルである場合
に、前記セル蓄積部に、前記蓄積セルを前記転送可能な
規格物理層デバイスに対応したＦＩＦＯメモリに転送セ
ルとして出力させ、前記転送可能な規格物理層デバイス
に対応したＦＩＦＯメモリが前記転送セルを格納してい
る場合に、前記送信ＡＴＭセルの送信サイクルの次の送
信サイクルに、前記送信セル選択器に、前記転送可能な
規格物理層デバイスに対応したＦＩＦＯメモリから前記
転送セルを選択的に前記インタフェースを介して前記転
送可能な規格物理層デバイスに前記送信ＡＴＭセルの次
のＡＴＭ送信セルとして転送させる送信制御部（１０）
とを有することを特徴とするＡＴＭセル送信システムが
得られる。
【００３２】本発明の第３の態様によれば、ＡＴＭ(asy
nchronous transfer mode)層デバイス（１）と、第１乃
至第Ｍ（Ｍは２以上の整数）の拡張物理層デバイス（２
´−０〜２´−Ｍ）と、前記ＡＴＭ層デバイスと前記第
１乃至前記第Ｍの拡張物理層デバイスとの間に接続され
たインタフェース（３）とを有し、前記ＡＴＭ層デバイ
スから前記第１乃至前記第Ｍの拡張物理層デバイスのい
ずれかに前記インタフェースを介してＡＴＭセルを送信
するＡＴＭセル送信システムにおいて、前記第１乃至前
記第Ｍの拡張物理層デバイスの各々は、前記ＡＴＭ層デ
バイスによってポーリングされた時に、前記ＡＴＭ層デ
バイスが前記インタフェースに送信した送信ＡＴＭセル
以外にＫ（Ｋは２以上の整数）個のＡＴＭセルの転送を
受け入れることができる場合に、アクティブのセル送信
許可信号（ＴｘＣｌａｖ）を前記インタフェースに出力
するものであり、前記ＡＴＭ層デバイスは、前記拡張物
理層デバイスの数よりも少ない数のＦＩＦＯメモリ
（５）と、前記第１乃至前記第Ｍの拡張物理層デバイス
の少なくとも一つ宛てのＡＴＭセルを蓄積セルとして蓄
積しているセル蓄積部（４）と、前記第１乃至前記第Ｍ
の拡張物理層デバイスを順次ポーリングし、前記アクテ
ィブのセル送信許可信号（ＴｘＣｌａｖ）を出力してい
る少なくとも一つの拡張物理層デバイスを転送可能な拡
張物理層デバイスとして見つけ、前記セル蓄積部内の前
記蓄積セルが前記転送可能な拡張物理層デバイス宛ての
ＡＴＭセルである場合に、前記セル蓄積部に、前記蓄積
セルを前記ＦＩＦＯメモリに転送セルとして出力させ、
前記ＦＩＦＯメモリが前記転送セルを格納している場合
に、前記送信ＡＴＭセルの送信サイクルの次の送信サイ
クルに、前記ＦＩＦＯメモリから前記転送セルを選択的
に前記インタフェースを介して前記転送可能な拡張物理
層デバイスに前記送信ＡＴＭセルの次のＡＴＭ送信セル
として転送させる送信制御部（１０”）とを有すること
を特徴とするＡＴＭセル送信システムが得られる。
nchronous transfer mode)層デバイス（１）と、第１乃
至第Ｍ（Ｍは２以上の整数）の拡張物理層デバイス（２
´−０〜２´−Ｍ）と、前記ＡＴＭ層デバイスと前記第
１乃至前記第Ｍの拡張物理層デバイスとの間に接続され
たインタフェース（３）とを有し、前記ＡＴＭ層デバイ
スから前記第１乃至前記第Ｍの拡張物理層デバイスのい
ずれかに前記インタフェースを介してＡＴＭセルを送信
するＡＴＭセル送信システムにおいて、前記第１乃至前
記第Ｍの拡張物理層デバイスの各々は、前記ＡＴＭ層デ
バイスによってポーリングされた時に、前記ＡＴＭ層デ
バイスが前記インタフェースに送信した送信ＡＴＭセル
以外にＫ（Ｋは２以上の整数）個のＡＴＭセルの転送を
受け入れることができる場合に、アクティブのセル送信
許可信号（ＴｘＣｌａｖ）を前記インタフェースに出力
するものであり、前記ＡＴＭ層デバイスは、前記拡張物
理層デバイスの数よりも少ない数のＦＩＦＯメモリ
（５）と、前記第１乃至前記第Ｍの拡張物理層デバイス
の少なくとも一つ宛てのＡＴＭセルを蓄積セルとして蓄
積しているセル蓄積部（４）と、前記第１乃至前記第Ｍ
の拡張物理層デバイスを順次ポーリングし、前記アクテ
ィブのセル送信許可信号（ＴｘＣｌａｖ）を出力してい
る少なくとも一つの拡張物理層デバイスを転送可能な拡
張物理層デバイスとして見つけ、前記セル蓄積部内の前
記蓄積セルが前記転送可能な拡張物理層デバイス宛ての
ＡＴＭセルである場合に、前記セル蓄積部に、前記蓄積
セルを前記ＦＩＦＯメモリに転送セルとして出力させ、
前記ＦＩＦＯメモリが前記転送セルを格納している場合
に、前記送信ＡＴＭセルの送信サイクルの次の送信サイ
クルに、前記ＦＩＦＯメモリから前記転送セルを選択的
に前記インタフェースを介して前記転送可能な拡張物理
層デバイスに前記送信ＡＴＭセルの次のＡＴＭ送信セル
として転送させる送信制御部（１０”）とを有すること
を特徴とするＡＴＭセル送信システムが得られる。
【００３３】本発明の第４の態様によれば、ＡＴＭ(asy
nchronous transfer mode)層デバイス（１）と、第１乃
至第Ｍ（Ｍは２以上の整数）の物理層デバイス（２”−
０〜２”−Ｍ）と、前記ＡＴＭ層デバイスと前記第１乃
至前記第Ｍの物理層デバイスとの間に接続されたインタ
フェース（３）とを有し、前記ＡＴＭ層デバイスから前
記第１乃至前記第Ｍの物理層デバイスのいずれかに前記
インタフェースを介してＡＴＭセルを送信するＡＴＭセ
ル送信システムにおいて、前記第１乃至前記第Ｍの物理
層デバイスの各々は、前記ＡＴＭ層デバイスによってポ
ーリングされた時に、前記ＡＴＭ層デバイスが前記イン
タフェースに送信した送信ＡＴＭセル以外にＫ（Ｋは２
以上の整数）個のＡＴＭセルの転送を受け入れることが
できる場合に、アクティブのセル送信許可信号（ＴｘＣ
ｌａｖ）を前記インタフェースに出力する拡張物理層デ
バイスと、前記ＡＴＭ層デバイスによってポーリングさ
れた時に、前記ＡＴＭ層デバイスが前記インタフェース
に送信した送信ＡＴＭセル以外にもう一つのＡＴＭセル
の転送を受け入れることができる場合に、アクティブの
セル送信許可信号（ＴｘＣｌａｖ）を前記インタフェー
スに出力する規格物理層デバイスとの内のいずれか一方
であり、前記ＡＴＭ層デバイスは、前記拡張物理層デバ
イスよりも少ない数のＦＩＦＯメモリ（５）と、前記第
１乃至前記第Ｍの物理層デバイスの少なくとも一つ宛て
のＡＴＭセルを蓄積セルとして蓄積しているセル蓄積部
（４）と、前記第１乃至前記第Ｍの物理層デバイスを順
次ポーリングし、前記アクティブのセル送信許可信号
（ＴｘＣｌａｖ）を出力している少なくとも一つの物理
層デバイスを、過去の（Ｋ−１）回の送信サイクルの間
に送信ＡＴＭセルを送信した規格物理層デバイス以外の
物理層デバイスの中から、転送可能な物理層デバイスと
して見つけ、前記セル蓄積部内の前記蓄積セルが前記転
送可能な物理層デバイス宛てのＡＴＭセルである場合
に、前記セル蓄積部に、前記蓄積セルを前記ＦＩＦＯメ
モリに転送セルとして出力させ、前記ＦＩＦＯメモリが
前記転送セルを格納している場合に、前記送信ＡＴＭセ
ルの送信サイクルの次の送信サイクルに、前記ＦＩＦＯ
メモリから前記転送セルを選択的に前記インタフェース
を介して前記転送可能な物理層デバイスに前記送信ＡＴ
Ｍセルの次のＡＴＭ送信セルとして転送させる送信制御
部（１０''' ）とを有することを特徴とするＡＴＭセル
送信システムが得られる。
nchronous transfer mode)層デバイス（１）と、第１乃
至第Ｍ（Ｍは２以上の整数）の物理層デバイス（２”−
０〜２”−Ｍ）と、前記ＡＴＭ層デバイスと前記第１乃
至前記第Ｍの物理層デバイスとの間に接続されたインタ
フェース（３）とを有し、前記ＡＴＭ層デバイスから前
記第１乃至前記第Ｍの物理層デバイスのいずれかに前記
インタフェースを介してＡＴＭセルを送信するＡＴＭセ
ル送信システムにおいて、前記第１乃至前記第Ｍの物理
層デバイスの各々は、前記ＡＴＭ層デバイスによってポ
ーリングされた時に、前記ＡＴＭ層デバイスが前記イン
タフェースに送信した送信ＡＴＭセル以外にＫ（Ｋは２
以上の整数）個のＡＴＭセルの転送を受け入れることが
できる場合に、アクティブのセル送信許可信号（ＴｘＣ
ｌａｖ）を前記インタフェースに出力する拡張物理層デ
バイスと、前記ＡＴＭ層デバイスによってポーリングさ
れた時に、前記ＡＴＭ層デバイスが前記インタフェース
に送信した送信ＡＴＭセル以外にもう一つのＡＴＭセル
の転送を受け入れることができる場合に、アクティブの
セル送信許可信号（ＴｘＣｌａｖ）を前記インタフェー
スに出力する規格物理層デバイスとの内のいずれか一方
であり、前記ＡＴＭ層デバイスは、前記拡張物理層デバ
イスよりも少ない数のＦＩＦＯメモリ（５）と、前記第
１乃至前記第Ｍの物理層デバイスの少なくとも一つ宛て
のＡＴＭセルを蓄積セルとして蓄積しているセル蓄積部
（４）と、前記第１乃至前記第Ｍの物理層デバイスを順
次ポーリングし、前記アクティブのセル送信許可信号
（ＴｘＣｌａｖ）を出力している少なくとも一つの物理
層デバイスを、過去の（Ｋ−１）回の送信サイクルの間
に送信ＡＴＭセルを送信した規格物理層デバイス以外の
物理層デバイスの中から、転送可能な物理層デバイスと
して見つけ、前記セル蓄積部内の前記蓄積セルが前記転
送可能な物理層デバイス宛てのＡＴＭセルである場合
に、前記セル蓄積部に、前記蓄積セルを前記ＦＩＦＯメ
モリに転送セルとして出力させ、前記ＦＩＦＯメモリが
前記転送セルを格納している場合に、前記送信ＡＴＭセ
ルの送信サイクルの次の送信サイクルに、前記ＦＩＦＯ
メモリから前記転送セルを選択的に前記インタフェース
を介して前記転送可能な物理層デバイスに前記送信ＡＴ
Ｍセルの次のＡＴＭ送信セルとして転送させる送信制御
部（１０''' ）とを有することを特徴とするＡＴＭセル
送信システムが得られる。
【００３４】
【発明の実施の形態】次に本発明の実施例について図面
を参照して説明する。
を参照して説明する。
【００３５】図１を参照すると、本発明の第１の実施例
によるＡＴＭセル送信システムは、同様の参照符号で示
された同様の部分を含む。即ち、このＡＴＭセル送信シ
ステムでは、ＡＴＭ層デバイス１は、ユートピア・レベ
ル２で規定されている規格物理層デバイス２−０〜２−
Ｍに、ユートピア・レベル２に従うインタフェース３を
介して接続されている。本発明では、ＡＴＭ層デバイス
１は、アクティブハイのセル送信許可信号（ＴｘＣｌａ
ｖ＝１）を受けてから５クロックサイクル以内には、セ
ルをセル蓄積部４から規格物理層デバイス２−０〜２−
Ｍに送信できない（ハイのセル送信許可信号（ＴｘＣｌ
ａｖ＝１）を受けてからセルがＴｘＤａｔａ線上に送出
されるまでに５クロックサイクルの出力遅延がかかる）
との条件を仮定している。この第１の実施例では、この
条件を満足し、かつこのＡＴＭセル送信システムにデー
タ転送効率が高いセル送信を行わせることを可能とする
ＡＴＭ層デバイス１を提供するものである。このため
に、ＡＴＭ層デバイス１は、規格物理層デバイス２−０
〜２−Ｍに対応したＦＩＦＯ（ファースト・イン・ファ
ースト・アウト）メモリ５−０〜５−Ｍを有する。図１
では、ＦＩＦＯメモリ５−０〜５−ＭはＦＩＦＯ ０〜
ＦＩＦＯ Ｍとラベルされている。ＦＩＦＯメモリ５−
０〜５−Ｍは、セル蓄積部４とインタフェース３との間
に接続されている。
によるＡＴＭセル送信システムは、同様の参照符号で示
された同様の部分を含む。即ち、このＡＴＭセル送信シ
ステムでは、ＡＴＭ層デバイス１は、ユートピア・レベ
ル２で規定されている規格物理層デバイス２−０〜２−
Ｍに、ユートピア・レベル２に従うインタフェース３を
介して接続されている。本発明では、ＡＴＭ層デバイス
１は、アクティブハイのセル送信許可信号（ＴｘＣｌａ
ｖ＝１）を受けてから５クロックサイクル以内には、セ
ルをセル蓄積部４から規格物理層デバイス２−０〜２−
Ｍに送信できない（ハイのセル送信許可信号（ＴｘＣｌ
ａｖ＝１）を受けてからセルがＴｘＤａｔａ線上に送出
されるまでに５クロックサイクルの出力遅延がかかる）
との条件を仮定している。この第１の実施例では、この
条件を満足し、かつこのＡＴＭセル送信システムにデー
タ転送効率が高いセル送信を行わせることを可能とする
ＡＴＭ層デバイス１を提供するものである。このため
に、ＡＴＭ層デバイス１は、規格物理層デバイス２−０
〜２−Ｍに対応したＦＩＦＯ（ファースト・イン・ファ
ースト・アウト）メモリ５−０〜５−Ｍを有する。図１
では、ＦＩＦＯメモリ５−０〜５−ＭはＦＩＦＯ ０〜
ＦＩＦＯ Ｍとラベルされている。ＦＩＦＯメモリ５−
０〜５−Ｍは、セル蓄積部４とインタフェース３との間
に接続されている。
【００３６】図１のＡＴＭ層デバイス１において、セル
蓄積部４は、ＡＴＭ層デバイス１がＡＴＭスイッチであ
ればセルバッファメモリである。セル蓄積部４から出力
されたセルは、規格物理層デバイス２−０〜２−Ｍに対
応して設けられたＦＩＦＯメモリ５−０〜５−Ｍに入
る。この時、セル蓄積部４は、出力制御部５´のセル出
力命令６に従い規格物理層デバイス２−０〜２−Ｍの出
線０〜Ｍ行きのセルを出力する。
蓄積部４は、ＡＴＭ層デバイス１がＡＴＭスイッチであ
ればセルバッファメモリである。セル蓄積部４から出力
されたセルは、規格物理層デバイス２−０〜２−Ｍに対
応して設けられたＦＩＦＯメモリ５−０〜５−Ｍに入
る。この時、セル蓄積部４は、出力制御部５´のセル出
力命令６に従い規格物理層デバイス２−０〜２−Ｍの出
線０〜Ｍ行きのセルを出力する。
【００３７】セル蓄積部４は、出線０〜Ｍ行きのセルの
蓄積の有無を表す蓄積セル有無信号７を出力制御部５´
に送出している。ＦＩＦＯメモリ５−０〜５−Ｍは、Ｆ
ＩＦＯメモリ５−０〜５−Ｍが１セルを取り入れ不可能
な場合に、フル信号８を出力する。
蓄積の有無を表す蓄積セル有無信号７を出力制御部５´
に送出している。ＦＩＦＯメモリ５−０〜５−Ｍは、Ｆ
ＩＦＯメモリ５−０〜５−Ｍが１セルを取り入れ不可能
な場合に、フル信号８を出力する。
【００３８】出力制御部５´は、蓄積セル有無信号７に
より、出線０〜Ｍ行きのセルの蓄積の有無を知る。更
に、出力制御部５´は、ＦＩＦＯメモリ５−０〜５−Ｍ
から出力されるフル信号８により、ＦＩＦＯメモリ５−
０〜５−Ｍへの１セルの入力の可否を知る。
より、出線０〜Ｍ行きのセルの蓄積の有無を知る。更
に、出力制御部５´は、ＦＩＦＯメモリ５−０〜５−Ｍ
から出力されるフル信号８により、ＦＩＦＯメモリ５−
０〜５−Ｍへの１セルの入力の可否を知る。
【００３９】図２は、送信サイクルｎでの出力制御部５
´の動作を説明するためのフローチャートである。ま
ず、ステップＳ１１で、出力制御部５´は、セル蓄積部
４に存在する蓄積セル中に出線ｍ（ｍは１からＭまで可
変である）行きの蓄積セルが有り、かつ前記出線ｍに対
応したＦＩＦＯメモリがフル信号８を出力していないと
いう２つの条件を満たす出線ｍがあるか否かを判定す
る。前述の２つの条件を満たす出線が見つからないとき
は、出力制御部５´は、この送信サイクルｎでは何もせ
ずにこの送信サイクルｎでの動作を終わる。前述の２つ
の条件を満たす出線ｍが見つかった場合は、出力制御部
５´は、前述の２つの条件を満たした出線の中から、適
当なアルゴリズムにより１つの出線を、選択された出線
として選択する（ステップＳ１２）。そして、出力制御
部５´は、前記選択された出線行きのセルを出力させる
セル出力命令６をセル蓄積部４に送出する（ステップＳ
１３）。
´の動作を説明するためのフローチャートである。ま
ず、ステップＳ１１で、出力制御部５´は、セル蓄積部
４に存在する蓄積セル中に出線ｍ（ｍは１からＭまで可
変である）行きの蓄積セルが有り、かつ前記出線ｍに対
応したＦＩＦＯメモリがフル信号８を出力していないと
いう２つの条件を満たす出線ｍがあるか否かを判定す
る。前述の２つの条件を満たす出線が見つからないとき
は、出力制御部５´は、この送信サイクルｎでは何もせ
ずにこの送信サイクルｎでの動作を終わる。前述の２つ
の条件を満たす出線ｍが見つかった場合は、出力制御部
５´は、前述の２つの条件を満たした出線の中から、適
当なアルゴリズムにより１つの出線を、選択された出線
として選択する（ステップＳ１２）。そして、出力制御
部５´は、前記選択された出線行きのセルを出力させる
セル出力命令６をセル蓄積部４に送出する（ステップＳ
１３）。
【００４０】図１において、セル蓄積部４は、このセル
出力命令６に応答して、前記選択された出線行きのセル
を、ＦＩＦＯメモリ５−０〜５−Ｍのうち、前記選択さ
れた出線に対応したＦＩＦＯメモリに入力する。
出力命令６に応答して、前記選択された出線行きのセル
を、ＦＩＦＯメモリ５−０〜５−Ｍのうち、前記選択さ
れた出線に対応したＦＩＦＯメモリに入力する。
【００４１】このようにしてＦＩＦＯメモリ５−０〜５
−Ｍに入ったセルは、送信セル選択器９を通り、ＡＴＭ
層デバイス１からＴｘＤａｔａ線に送信される。この
際、送信セル選択器９は、ＦＩＦＯメモリ５−０〜５−
Ｍのうち、送信制御部１０から指示された出線に対応す
るＦＩＦＯメモリのセルを送信セルとして選択する。
−Ｍに入ったセルは、送信セル選択器９を通り、ＡＴＭ
層デバイス１からＴｘＤａｔａ線に送信される。この
際、送信セル選択器９は、ＦＩＦＯメモリ５−０〜５−
Ｍのうち、送信制御部１０から指示された出線に対応す
るＦＩＦＯメモリのセルを送信セルとして選択する。
【００４２】この際の送信制御部１０の送信セル選択器
９への出線の指示を図３を参照して説明する。
９への出線の指示を図３を参照して説明する。
【００４３】図３は、送信サイクルｎでの送信制御部１
０の動作を説明するためのフローチャートである。
０の動作を説明するためのフローチャートである。
【００４４】図１及び図３において、送信制御部１０
は、上述したやり方で、送信サイクルｎにおいてＴｘＡ
ｄｄｒ線を用いて規格物理層デバイス（ＰＨＹ）２−０
〜２−Ｍのポーリングを行う（ステップＳ２１）。これ
により、送信制御部１０は、規格物理層デバイス２−０
〜２−Ｍのうち、ハイのセル送信許可信号（ＴｘＣｌａ
ｖ＝１）を出力している規格物理層デバイスを知る。規
格物理層デバイスは、図１７を参照して説明したよう
に、送信セル以外にもう一つのＡＴＭセルの転送を受け
入れることができる場合にハイのセル送信許可信号（Ｔ
ｘＣｌａｖ＝１）を出力する。なお、上述したように、
現在（即ち、この送信サイクルｎにおいて）セルを送信
されている規格物理層デバイスから出力されるハイのセ
ル送信許可信号（ＴｘＣｌａｖ＝１）はそのセルの送信
の終了前５クロックサイクル以降のみが有効であるの
で、送信制御部１０は、現在セルを送信中の規格物理層
デバイスに対しては、その規格物理層デバイスからハイ
のセル送信許可信号（ＴｘＣｌａｖ＝１）がそのセルの
送信の終了前５クロックサイクル以降に得られるよう
に、その規格物理層デバイスをポーリングする。
は、上述したやり方で、送信サイクルｎにおいてＴｘＡ
ｄｄｒ線を用いて規格物理層デバイス（ＰＨＹ）２−０
〜２−Ｍのポーリングを行う（ステップＳ２１）。これ
により、送信制御部１０は、規格物理層デバイス２−０
〜２−Ｍのうち、ハイのセル送信許可信号（ＴｘＣｌａ
ｖ＝１）を出力している規格物理層デバイスを知る。規
格物理層デバイスは、図１７を参照して説明したよう
に、送信セル以外にもう一つのＡＴＭセルの転送を受け
入れることができる場合にハイのセル送信許可信号（Ｔ
ｘＣｌａｖ＝１）を出力する。なお、上述したように、
現在（即ち、この送信サイクルｎにおいて）セルを送信
されている規格物理層デバイスから出力されるハイのセ
ル送信許可信号（ＴｘＣｌａｖ＝１）はそのセルの送信
の終了前５クロックサイクル以降のみが有効であるの
で、送信制御部１０は、現在セルを送信中の規格物理層
デバイスに対しては、その規格物理層デバイスからハイ
のセル送信許可信号（ＴｘＣｌａｖ＝１）がそのセルの
送信の終了前５クロックサイクル以降に得られるよう
に、その規格物理層デバイスをポーリングする。
【００４５】他方、ＦＩＦＯメモリ５−０〜５−Ｍは、
ＦＩＦＯメモリ５−０〜５−Ｍが空（エンプティー）で
ある場合に、エンプティー信号１１を送信制御部１０に
出力している。
ＦＩＦＯメモリ５−０〜５−Ｍが空（エンプティー）で
ある場合に、エンプティー信号１１を送信制御部１０に
出力している。
【００４６】ステップＳ２２では、送信制御部１０は、
出線ｍ（ｍは１からＭまで可変である）を有する規格物
理層デバイス（ＰＨＹ）がハイのセル送信許可信号（Ｔ
ｘＣｌａｖ＝１）を送出し、かつ前記出線ｍに対応した
ＦＩＦＯメモリがエンプティー信号１１を出力していな
いという２つの条件を満たす出線ｍがあるか否かを判定
する。前述の２つの条件を満たす出線が見つからないと
きは、送信制御部１０は、この送信サイクルｎでは何も
せずにこの送信サイクルｎでの動作を終わる。前述の２
つの条件を満たす出線ｍが見つかった場合は、送信制御
部１０は、前述の２つの条件を満たした出線の中から適
当なアルゴリズムにより１つの出線を、選択された出線
として選択する（ステップＳ２３）。
出線ｍ（ｍは１からＭまで可変である）を有する規格物
理層デバイス（ＰＨＹ）がハイのセル送信許可信号（Ｔ
ｘＣｌａｖ＝１）を送出し、かつ前記出線ｍに対応した
ＦＩＦＯメモリがエンプティー信号１１を出力していな
いという２つの条件を満たす出線ｍがあるか否かを判定
する。前述の２つの条件を満たす出線が見つからないと
きは、送信制御部１０は、この送信サイクルｎでは何も
せずにこの送信サイクルｎでの動作を終わる。前述の２
つの条件を満たす出線ｍが見つかった場合は、送信制御
部１０は、前述の２つの条件を満たした出線の中から適
当なアルゴリズムにより１つの出線を、選択された出線
として選択する（ステップＳ２３）。
【００４７】次のステップＳ２４では、送信制御部１０
は、セル選択器９に選択命令を出力する。この選択命令
は、セル選択器９に、現在の送信サイクルｎの次の送信
サイクル（ｎ＋１）で、選択された出線に対応したＦＩ
ＦＯメモリを選択させるための命令である。セル選択器
９は、この選択命令を受けると、この送信サイクルｎの
次の送信サイクル（ｎ＋１）で、前記選択された出線に
対応したＦＩＦＯメモリを選択し、選択されたＦＩＦＯ
メモリのセルをＴｘＤａｔａ線に送出する。
は、セル選択器９に選択命令を出力する。この選択命令
は、セル選択器９に、現在の送信サイクルｎの次の送信
サイクル（ｎ＋１）で、選択された出線に対応したＦＩ
ＦＯメモリを選択させるための命令である。セル選択器
９は、この選択命令を受けると、この送信サイクルｎの
次の送信サイクル（ｎ＋１）で、前記選択された出線に
対応したＦＩＦＯメモリを選択し、選択されたＦＩＦＯ
メモリのセルをＴｘＤａｔａ線に送出する。
【００４８】ステップＳ２５では、送信制御部１０は、
この送信サイクルｎの最後のクロックサイクル（第５４
のクロックサイクル）で、ＴｘＡｄｄｒ線に前記選択さ
れた出線を有する規格物理層デバイス（ＰＨＹ）のアド
レスを置くことによって、前記選択された出線を有する
規格物理層デバイス（ＰＨＹ）の選択(selection) を行
う（図１６参照）。この選択は、現在の送信サイクルｎ
の次の送信サイクル（ｎ＋１）で、前記選択された出線
を有する規格物理層デバイス（ＰＨＹ）にセル送信を行
うために行われる。送信制御部１０は、このステップＳ
２５の選択動作を終わると、この送信サイクルｎでの動
作を終わる。
この送信サイクルｎの最後のクロックサイクル（第５４
のクロックサイクル）で、ＴｘＡｄｄｒ線に前記選択さ
れた出線を有する規格物理層デバイス（ＰＨＹ）のアド
レスを置くことによって、前記選択された出線を有する
規格物理層デバイス（ＰＨＹ）の選択(selection) を行
う（図１６参照）。この選択は、現在の送信サイクルｎ
の次の送信サイクル（ｎ＋１）で、前記選択された出線
を有する規格物理層デバイス（ＰＨＹ）にセル送信を行
うために行われる。送信制御部１０は、このステップＳ
２５の選択動作を終わると、この送信サイクルｎでの動
作を終わる。
【００４９】図４及び図５は、図１のＡＴＭセル送信シ
ステムにおいて、ユートピア・レベル２に従うインタフ
ェース３に、出線０を有する規格物理層デバイス（ＰＨ
Ｙ０）２−０及び出線１を有する規格物理層デバイス
（ＰＨＹ １）２−１のみが接続された場合のセル送信
を説明するためのタイミングチャー卜である。この場
合、ＡＴＭ層デバイス１は、規格物理層デバイス２−０
及び２−１に対応してＦＩＦＯメモリ（ＦＩＦＯ ０及
びＦＩＦＯ １）５−０及び５−１のみを有するものと
する。ここで、図２のステップＳ１１の判断を各送信サ
イクルのあるクロックサイクルで行い、その後、セル蓄
積部４からセルが出力されるまで、５クロックサイクル
以上１送信サイクル以下かかるとした。また、セル蓄積
部４は、出線０行きのセルおよび出線１行きのセルを十
分蓄積しているとする。また、図３のステップＳ２２の
判断は、各送信サイクルの最後から数えて第６番目のク
ロックサイクル（これは、その送信サイクルでセルの送
信が行われている場合に、送信されているセルの最後か
ら数えて第５番目のオクテットに対応する。）から選択
動作を行うまでの間に行われ、従って、その次の送信サ
イクルで選択されたセルの送信が可能であるとする。な
お、図４及び図５においては、クロックサイクルはｃｌ
ｋで表示されている。
ステムにおいて、ユートピア・レベル２に従うインタフ
ェース３に、出線０を有する規格物理層デバイス（ＰＨ
Ｙ０）２−０及び出線１を有する規格物理層デバイス
（ＰＨＹ １）２−１のみが接続された場合のセル送信
を説明するためのタイミングチャー卜である。この場
合、ＡＴＭ層デバイス１は、規格物理層デバイス２−０
及び２−１に対応してＦＩＦＯメモリ（ＦＩＦＯ ０及
びＦＩＦＯ １）５−０及び５−１のみを有するものと
する。ここで、図２のステップＳ１１の判断を各送信サ
イクルのあるクロックサイクルで行い、その後、セル蓄
積部４からセルが出力されるまで、５クロックサイクル
以上１送信サイクル以下かかるとした。また、セル蓄積
部４は、出線０行きのセルおよび出線１行きのセルを十
分蓄積しているとする。また、図３のステップＳ２２の
判断は、各送信サイクルの最後から数えて第６番目のク
ロックサイクル（これは、その送信サイクルでセルの送
信が行われている場合に、送信されているセルの最後か
ら数えて第５番目のオクテットに対応する。）から選択
動作を行うまでの間に行われ、従って、その次の送信サ
イクルで選択されたセルの送信が可能であるとする。な
お、図４及び図５においては、クロックサイクルはｃｌ
ｋで表示されている。
【００５０】図４において、送信サイクルｌでは、送信
サイクル０の最終クロックサイクル（このタイミング
は、図示されていない）でＦＩＦＯメモリ（ＦＩＦＯ
０及びＦＩＦＯ １）５−０及び５−１ともフル信号８
が０となっているとする。つまり、ＦＩＦＯメモリ（Ｆ
ＩＦＯ ０及びＦＩＦＯ １）５−０及び５−１はいず
れも１セルの取り入れが可能である。更に、セル蓄積部
４は、出線０および１行きのセルを蓄積しているので、
図２のステップＳ１１の判断は、Ｙｅｓとなる。この
時、出線０および１とも、図２のステップＳ１１の条件
を満たすので、図２のステップＳ１２において、出線０
が選ばれ、図２のステップＳ１３によって、セル蓄積部
４から出線０行きのセルＡが図４のように出力されるも
のとする。セルＡは、出線０を有する規格物理層デバイ
ス２−０に対応したＦＩＦＯメモリ（ＦＩＦＯ ０）５
−０に入力される。この時点で、ＦＩＦＯメモリ（ＦＩ
ＦＯ０）５−０は、その後すぐセル送信を始めたとして
も、１セル送信することが可能となったので、ＦＩＦＯ
メモリ（ＦＩＦＯ ０）５−０のエンプティー信号は空
（エンプティー）ではないことを示す０となる。ここ
で、ＦＩＦＯメモリへのセル入力は、ＦＩＦＯメモリか
らのセル出力より早い（或いは同じである）ことを仮定
した。
サイクル０の最終クロックサイクル（このタイミング
は、図示されていない）でＦＩＦＯメモリ（ＦＩＦＯ
０及びＦＩＦＯ １）５−０及び５−１ともフル信号８
が０となっているとする。つまり、ＦＩＦＯメモリ（Ｆ
ＩＦＯ ０及びＦＩＦＯ １）５−０及び５−１はいず
れも１セルの取り入れが可能である。更に、セル蓄積部
４は、出線０および１行きのセルを蓄積しているので、
図２のステップＳ１１の判断は、Ｙｅｓとなる。この
時、出線０および１とも、図２のステップＳ１１の条件
を満たすので、図２のステップＳ１２において、出線０
が選ばれ、図２のステップＳ１３によって、セル蓄積部
４から出線０行きのセルＡが図４のように出力されるも
のとする。セルＡは、出線０を有する規格物理層デバイ
ス２−０に対応したＦＩＦＯメモリ（ＦＩＦＯ ０）５
−０に入力される。この時点で、ＦＩＦＯメモリ（ＦＩ
ＦＯ０）５−０は、その後すぐセル送信を始めたとして
も、１セル送信することが可能となったので、ＦＩＦＯ
メモリ（ＦＩＦＯ ０）５−０のエンプティー信号は空
（エンプティー）ではないことを示す０となる。ここ
で、ＦＩＦＯメモリへのセル入力は、ＦＩＦＯメモリか
らのセル出力より早い（或いは同じである）ことを仮定
した。
【００５１】送信サイクル２では、送信サイクル１と同
じように、出線１行きのセルＢのＦＩＦＯメモリ（ＦＩ
ＦＯ １）５−１への入力が行われる。これに加え、送
信サイクル１の最後の６クロックサイクルでＦＩＦＯメ
モリ（ＦＩＦＯ ０）５−０のエンプティー信号が０
（即ち、空（エンプティー）ではないことを示す）であ
り、かつ規格物理層デバイス（ＰＨＹ ０）２−０のＴ
ｘＣｌａｖが１であったため、送信制御部１０がＦＩＦ
Ｏメモリ（ＦＩＦＯ ０）５−０の選択を送信セル選択
器９に指示すると同時に、規格物理層デバイス（ＰＨＹ
０）２−０の選択(selection) を行い、この規格物理
層デバイス（ＰＨＹ ０）２−０へのセルＡのＴｘＤａ
ｔａ線を介しての送信を行う。
じように、出線１行きのセルＢのＦＩＦＯメモリ（ＦＩ
ＦＯ １）５−１への入力が行われる。これに加え、送
信サイクル１の最後の６クロックサイクルでＦＩＦＯメ
モリ（ＦＩＦＯ ０）５−０のエンプティー信号が０
（即ち、空（エンプティー）ではないことを示す）であ
り、かつ規格物理層デバイス（ＰＨＹ ０）２−０のＴ
ｘＣｌａｖが１であったため、送信制御部１０がＦＩＦ
Ｏメモリ（ＦＩＦＯ ０）５−０の選択を送信セル選択
器９に指示すると同時に、規格物理層デバイス（ＰＨＹ
０）２−０の選択(selection) を行い、この規格物理
層デバイス（ＰＨＹ ０）２−０へのセルＡのＴｘＤａ
ｔａ線を介しての送信を行う。
【００５２】同様にして、以降の送信サイクルの動作が
行われる。
行われる。
【００５３】ここで、送信サイクル７ではセルＥがＴｘ
Ｄａｔａ線を介して送信され、次の送信サイクル８では
セルＤがＴｘＤａｔａ線を介して送信されている。これ
は、規格物理層デバイス（ＰＨＹ １）２−１行きのセ
ルＤがセル蓄積部４から出力されたものの、規格物理層
デバイス（ＰＨＹ １）２−１のポーリングの結果、送
信サイクル７まで規格物理層デバイス（ＰＨＹ １）２
−１からのＴｘＣｌａｖ＝１とならなかったからであ
る。従って、後からセル蓄積部４より出力されたセルＥ
が先に送信されることとなった。
Ｄａｔａ線を介して送信され、次の送信サイクル８では
セルＤがＴｘＤａｔａ線を介して送信されている。これ
は、規格物理層デバイス（ＰＨＹ １）２−１行きのセ
ルＤがセル蓄積部４から出力されたものの、規格物理層
デバイス（ＰＨＹ １）２−１のポーリングの結果、送
信サイクル７まで規格物理層デバイス（ＰＨＹ １）２
−１からのＴｘＣｌａｖ＝１とならなかったからであ
る。従って、後からセル蓄積部４より出力されたセルＥ
が先に送信されることとなった。
【００５４】このように、第１の実施例では規格物理層
デバイス（ＰＨＹ）の出線に対応してＦＩＦＯメモリが
設けられ、セル蓄積部４からセルをその行き先の出線に
対応したＦＩＦＯメモリに入力するようにしたので、行
き先の異なるセルが同じＦＩＦＯメモリに入った場合に
先のセルがこのＦＩＦＯメモリから出力されるまで先の
セルとは異なる行き先の次のセルのこのＦＩＦＯメモリ
からの出力が妨げられること（ＨＯＬ(Head of Line)ブ
ロッキング）が生じない。従って、第１の実施例による
ＡＴＭ層デバイス１のセル送信方法は、送信効率が高
い。
デバイス（ＰＨＹ）の出線に対応してＦＩＦＯメモリが
設けられ、セル蓄積部４からセルをその行き先の出線に
対応したＦＩＦＯメモリに入力するようにしたので、行
き先の異なるセルが同じＦＩＦＯメモリに入った場合に
先のセルがこのＦＩＦＯメモリから出力されるまで先の
セルとは異なる行き先の次のセルのこのＦＩＦＯメモリ
からの出力が妨げられること（ＨＯＬ(Head of Line)ブ
ロッキング）が生じない。従って、第１の実施例による
ＡＴＭ層デバイス１のセル送信方法は、送信効率が高
い。
【００５５】図６を参照すると、本発明の第２の実施例
によるＡＴＭセル送信システムは、送信制御部１０´が
図１の出力制御部５´及び送信制御部１０の代りに設け
られている点を除けば、図１のＡＴＭセル送信システム
と同様である。
によるＡＴＭセル送信システムは、送信制御部１０´が
図１の出力制御部５´及び送信制御部１０の代りに設け
られている点を除けば、図１のＡＴＭセル送信システム
と同様である。
【００５６】図６のＡＴＭ層デバイス１において、セル
蓄積部４から出力されたセルは、規格物理層デバイス
（ＰＨＹ ０〜ＰＨＹ Ｍ）２−０〜２−Ｍに対応して
設けられたＦＩＦＯメモリ（ＦＩＦＯ ０〜ＦＩＦＯ
Ｍ）５−０〜５−Ｍに入る。この時、セル蓄積部４は、
送信制御部１０´のセル出力命令６に従い規格物理層デ
バイス（ＰＨＹ ０〜ＰＨＹ Ｍ）２−０〜２−Ｍの出
線０〜Ｍ行きのセルを出力する。
蓄積部４から出力されたセルは、規格物理層デバイス
（ＰＨＹ ０〜ＰＨＹ Ｍ）２−０〜２−Ｍに対応して
設けられたＦＩＦＯメモリ（ＦＩＦＯ ０〜ＦＩＦＯ
Ｍ）５−０〜５−Ｍに入る。この時、セル蓄積部４は、
送信制御部１０´のセル出力命令６に従い規格物理層デ
バイス（ＰＨＹ ０〜ＰＨＹ Ｍ）２−０〜２−Ｍの出
線０〜Ｍ行きのセルを出力する。
【００５７】このようにしてＦＩＦＯメモリ（ＦＩＦＯ
０〜ＦＩＦＯ Ｍ）５−０〜５−Ｍに入ったセルは、
送信セル選択器９を通り、ＡＴＭ層デバイス１からＴｘ
Ｄａｔａ線に送信される。この際、送信セル選択器９
は、ＦＩＦＯメモリ（ＦＩＦＯ０〜ＦＩＦＯ Ｍ）５−
０〜５−Ｍのうち、送信制御部１０´から指示された出
線に対応するＦＩＦＯメモリのセルを送信セルとして選
択する。
０〜ＦＩＦＯ Ｍ）５−０〜５−Ｍに入ったセルは、
送信セル選択器９を通り、ＡＴＭ層デバイス１からＴｘ
Ｄａｔａ線に送信される。この際、送信セル選択器９
は、ＦＩＦＯメモリ（ＦＩＦＯ０〜ＦＩＦＯ Ｍ）５−
０〜５−Ｍのうち、送信制御部１０´から指示された出
線に対応するＦＩＦＯメモリのセルを送信セルとして選
択する。
【００５８】セル蓄積部４は、出線０〜Ｍ行きのセルの
蓄積の有無を表す蓄積セル有無信号７を送信制御部１０
´に送出している。ＦＩＦＯメモリ５−０〜５−Ｍは、
空（エンプティー）である場合に、エンプティー信号１
１を送信制御部１０に出力している。
蓄積の有無を表す蓄積セル有無信号７を送信制御部１０
´に送出している。ＦＩＦＯメモリ５−０〜５−Ｍは、
空（エンプティー）である場合に、エンプティー信号１
１を送信制御部１０に出力している。
【００５９】送信制御部１０´は、蓄積セル有無信号７
により、出線０〜Ｍ行きのセルの蓄積の有無を知る。更
に、送信制御部１０´は、ＦＩＦＯメモリ５−０〜５−
Ｍから出力されるエンプティー信号１１により、ＦＩＦ
Ｏメモリ５−０〜５−Ｍに送信可能なセルが無い或いは
有ることを知る。更に、送信制御部１０´は、規格物理
層デバイス（ＰＨＹ ０〜ＰＨＹ Ｍ）２−０〜２−Ｍ
のポーリングを行い、これにより、送信制御部１０´
は、規格物理層デバイス（ＰＨＹ ０〜ＰＨＹＭ）２−
０〜２−Ｍのうち、ハイのセル送信許可信号（ＴｘＣｌ
ａｖ＝１）を出力している規格物理層デバイスを知る。
により、出線０〜Ｍ行きのセルの蓄積の有無を知る。更
に、送信制御部１０´は、ＦＩＦＯメモリ５−０〜５−
Ｍから出力されるエンプティー信号１１により、ＦＩＦ
Ｏメモリ５−０〜５−Ｍに送信可能なセルが無い或いは
有ることを知る。更に、送信制御部１０´は、規格物理
層デバイス（ＰＨＹ ０〜ＰＨＹ Ｍ）２−０〜２−Ｍ
のポーリングを行い、これにより、送信制御部１０´
は、規格物理層デバイス（ＰＨＹ ０〜ＰＨＹＭ）２−
０〜２−Ｍのうち、ハイのセル送信許可信号（ＴｘＣｌ
ａｖ＝１）を出力している規格物理層デバイスを知る。
【００６０】図７は、送信サイクルｎでの送信制御部１
０´の動作を説明するためのフローチャートである。
０´の動作を説明するためのフローチャートである。
【００６１】図７に加えて図６をも参照して、まず、ス
テップＳ３１で、送信制御部１０´は、上述したやり方
で、送信サイクルｎにおいてＴｘＡｄｄｒ線を用いて規
格物理層デバイス（ＰＨＹ）２−０〜２−Ｍのポーリン
グを行う。これにより、送信制御部１０´は、規格物理
層デバイス２−０〜２−Ｍのうち、ハイのセル送信許可
信号（ＴｘＣｌａｖ＝１）を出力している規格物理層デ
バイスを知る。規格物理層デバイスは、図１７を参照し
て説明したように、送信セル以外にもう一つのＡＴＭセ
ルの転送を受け入れることができる場合にハイのセル送
信許可信号（ＴｘＣｌａｖ＝１）を出力する。なお、上
述したように、現在（即ち、この送信サイクルｎにおい
て）セルを送信されている規格物理層デバイスから出力
されるハイのセル送信許可信号（ＴｘＣｌａｖ＝１）は
そのセルの送信の終了前５クロックサイクル以降のみが
有効であるので、送信制御部１０´は、現在セルを送信
中の規格物理層デバイスに対しては、その規格物理層デ
バイスからハイのセル送信許可信号（ＴｘＣｌａｖ＝
１）がそのセルの送信の終了前５クロックサイクル以降
に得られるように、その規格物理層デバイスをポーリン
グする。
テップＳ３１で、送信制御部１０´は、上述したやり方
で、送信サイクルｎにおいてＴｘＡｄｄｒ線を用いて規
格物理層デバイス（ＰＨＹ）２−０〜２−Ｍのポーリン
グを行う。これにより、送信制御部１０´は、規格物理
層デバイス２−０〜２−Ｍのうち、ハイのセル送信許可
信号（ＴｘＣｌａｖ＝１）を出力している規格物理層デ
バイスを知る。規格物理層デバイスは、図１７を参照し
て説明したように、送信セル以外にもう一つのＡＴＭセ
ルの転送を受け入れることができる場合にハイのセル送
信許可信号（ＴｘＣｌａｖ＝１）を出力する。なお、上
述したように、現在（即ち、この送信サイクルｎにおい
て）セルを送信されている規格物理層デバイスから出力
されるハイのセル送信許可信号（ＴｘＣｌａｖ＝１）は
そのセルの送信の終了前５クロックサイクル以降のみが
有効であるので、送信制御部１０´は、現在セルを送信
中の規格物理層デバイスに対しては、その規格物理層デ
バイスからハイのセル送信許可信号（ＴｘＣｌａｖ＝
１）がそのセルの送信の終了前５クロックサイクル以降
に得られるように、その規格物理層デバイスをポーリン
グする。
【００６２】ステップＳ３２で、送信制御部１０´は、
セル蓄積部４に存在する蓄積セル中に出線ｍ（ｍは１か
らＭまで可変である）行きの蓄積セルが有るという第１
の条件或いは前記出線ｍに対応したＦＩＦＯメモリがエ
ンプティー信号１１を出力していない（即ち、前記出線
ｍに対応したＦＩＦＯメモリに送信可能なセルが有る）
という第２の条件を満たし、かつ前記出線ｍを有する規
格物理層デバイス（ＰＨＹ）がハイのセル送信許可信号
（ＴｘＣｌａｖ＝１）を送出しているという第３の条件
を満たす出線ｍがあるか否かを判定する。即ち、送信制
御部１０´は、第１の条件か或いは第２の条件を満た
し、かつ第３の条件を満たす出線ｍがあるか否かを判定
する。
セル蓄積部４に存在する蓄積セル中に出線ｍ（ｍは１か
らＭまで可変である）行きの蓄積セルが有るという第１
の条件或いは前記出線ｍに対応したＦＩＦＯメモリがエ
ンプティー信号１１を出力していない（即ち、前記出線
ｍに対応したＦＩＦＯメモリに送信可能なセルが有る）
という第２の条件を満たし、かつ前記出線ｍを有する規
格物理層デバイス（ＰＨＹ）がハイのセル送信許可信号
（ＴｘＣｌａｖ＝１）を送出しているという第３の条件
を満たす出線ｍがあるか否かを判定する。即ち、送信制
御部１０´は、第１の条件か或いは第２の条件を満た
し、かつ第３の条件を満たす出線ｍがあるか否かを判定
する。
【００６３】第１の条件か或いは第２の条件を満たし、
かつ第３の条件を満たす出線が見つからないときは、送
信制御部１０´は、この送信サイクルｎでは何もせずに
この送信サイクルｎでの動作を終わる。第１の条件か或
いは第２の条件を満たし、かつ第３の条件を満たす出線
ｍが見つかった場合は、送信制御部１０´は、第１の条
件か或いは第２の条件を満たし、かつ第３の条件を満た
した出線の中から、適当なアルゴリズムにより１つの出
線を、選択された出線として選択する（ステップＳ３
３）。
かつ第３の条件を満たす出線が見つからないときは、送
信制御部１０´は、この送信サイクルｎでは何もせずに
この送信サイクルｎでの動作を終わる。第１の条件か或
いは第２の条件を満たし、かつ第３の条件を満たす出線
ｍが見つかった場合は、送信制御部１０´は、第１の条
件か或いは第２の条件を満たし、かつ第３の条件を満た
した出線の中から、適当なアルゴリズムにより１つの出
線を、選択された出線として選択する（ステップＳ３
３）。
【００６４】そして、送信制御部１０´は、ステップＳ
３４で、セル蓄積部４に存在する蓄積セル中に、前記選
択された出線行きの蓄積セルが有るか否かを判定する。
前記選択された出線行きの蓄積セルが有る場合は、送信
制御部１０´は、ステップＳ３５で前記選択された出線
行きのセルを出力させるセル出力命令６をセル蓄積部４
に送出し、その後、後述するステップＳ３６に動作を進
める。前記選択された出線行きの蓄積セルが無い場合
は、送信制御部１０´は、直接に、ステップＳ３６に動
作を進める。セル蓄積部４は、前記セル出力命令６に応
答して、前記選択された出線行きのセルを、ＦＩＦＯメ
モリ５−０〜５−Ｍのうち、前記選択された出線に対応
したＦＩＦＯメモリに入力する。
３４で、セル蓄積部４に存在する蓄積セル中に、前記選
択された出線行きの蓄積セルが有るか否かを判定する。
前記選択された出線行きの蓄積セルが有る場合は、送信
制御部１０´は、ステップＳ３５で前記選択された出線
行きのセルを出力させるセル出力命令６をセル蓄積部４
に送出し、その後、後述するステップＳ３６に動作を進
める。前記選択された出線行きの蓄積セルが無い場合
は、送信制御部１０´は、直接に、ステップＳ３６に動
作を進める。セル蓄積部４は、前記セル出力命令６に応
答して、前記選択された出線行きのセルを、ＦＩＦＯメ
モリ５−０〜５−Ｍのうち、前記選択された出線に対応
したＦＩＦＯメモリに入力する。
【００６５】前記ステップＳ３６では、送信制御部１０
´は、前記選択された出線に対応したＦＩＦＯメモリが
エンプティー信号１１を出力していない（即ち、前記選
択された出線に対応したＦＩＦＯメモリに送信可能なセ
ルが有る）という条件を満たすかを判定する。この条件
を満たせば、送信制御部１０´は、動作をステップＳ３
７に進める。この条件を満たさないときは、送信制御部
１０´は、この送信サイクルｎでは何もせずにこの送信
サイクルｎでの動作を終わる。
´は、前記選択された出線に対応したＦＩＦＯメモリが
エンプティー信号１１を出力していない（即ち、前記選
択された出線に対応したＦＩＦＯメモリに送信可能なセ
ルが有る）という条件を満たすかを判定する。この条件
を満たせば、送信制御部１０´は、動作をステップＳ３
７に進める。この条件を満たさないときは、送信制御部
１０´は、この送信サイクルｎでは何もせずにこの送信
サイクルｎでの動作を終わる。
【００６６】ステップＳ３７では、送信制御部１０´
は、セル選択器９に選択命令を出力する。この選択命令
は、セル選択器９に、現在の送信サイクルｎの次の送信
サイクル（ｎ＋１）で、前記選択された出線に対応した
ＦＩＦＯメモリを選択させるための命令である。セル選
択器９は、この選択命令を受けると、この送信サイクル
ｎの次の送信サイクル（ｎ＋１）で、前記選択された出
線に対応したＦＩＦＯメモリを選択し、選択されたＦＩ
ＦＯメモリのセルをＴｘＤａｔａ線に送出する。
は、セル選択器９に選択命令を出力する。この選択命令
は、セル選択器９に、現在の送信サイクルｎの次の送信
サイクル（ｎ＋１）で、前記選択された出線に対応した
ＦＩＦＯメモリを選択させるための命令である。セル選
択器９は、この選択命令を受けると、この送信サイクル
ｎの次の送信サイクル（ｎ＋１）で、前記選択された出
線に対応したＦＩＦＯメモリを選択し、選択されたＦＩ
ＦＯメモリのセルをＴｘＤａｔａ線に送出する。
【００６７】ステップＳ３８では、送信制御部１０´
は、この送信サイクルｎの最後のクロックサイクル（第
５４のクロックサイクル）で、ＴｘＡｄｄｒ線に前記選
択された出線を有する規格物理層デバイス（ＰＨＹ）の
アドレスを置くことによって、前記選択された出線を有
する規格物理層デバイス（ＰＨＹ）の選択(selection)
を行う（図１６参照）。この選択は、現在の送信サイク
ルｎの次の送信サイクル（ｎ＋１）で、前記選択された
出線を有する規格物理層デバイス（ＰＨＹ）にセル送信
を行うために行われる。送信制御部１０´は、このステ
ップＳ３８の選択動作を終わると、この送信サイクルｎ
での動作を終わる。
は、この送信サイクルｎの最後のクロックサイクル（第
５４のクロックサイクル）で、ＴｘＡｄｄｒ線に前記選
択された出線を有する規格物理層デバイス（ＰＨＹ）の
アドレスを置くことによって、前記選択された出線を有
する規格物理層デバイス（ＰＨＹ）の選択(selection)
を行う（図１６参照）。この選択は、現在の送信サイク
ルｎの次の送信サイクル（ｎ＋１）で、前記選択された
出線を有する規格物理層デバイス（ＰＨＹ）にセル送信
を行うために行われる。送信制御部１０´は、このステ
ップＳ３８の選択動作を終わると、この送信サイクルｎ
での動作を終わる。
【００６８】図８は、図６のＡＴＭセル送信システムに
おいて、ユートピア・レベル２に従うインタフェース３
に、出線０を有する規格物理層デバイス（ＰＨＹ ０）
２−０及び出線１を有する規格物理層デバイス（ＰＨＹ
１）２−１のみが接続された場合のセル送信を説明す
るためのタイミングチャー卜である。この場合、ＡＴＭ
層デバイス１は、規格物理層デバイス２−０及び２−１
に対応してＦＩＦＯメモリ（ＦＩＦＯ ０及びＦＩＦＯ
１）５−０及び５−１のみを有するものとする。ここ
で、図７のステップＳ３２、Ｓ３４、およびＳ３６の判
断を各送信サイクルの最後から数えて第６番目のクロッ
クサイクル（セル転送終了の５クロック前）から選択動
作を行うまでの間に行う。なお、セル蓄積部４は、出線
０行きのセル及び出線１行きのセルを十分蓄積している
とする。なお、図８においても、クロックサイクルはｃ
ｌｋで表示されている。
おいて、ユートピア・レベル２に従うインタフェース３
に、出線０を有する規格物理層デバイス（ＰＨＹ ０）
２−０及び出線１を有する規格物理層デバイス（ＰＨＹ
１）２−１のみが接続された場合のセル送信を説明す
るためのタイミングチャー卜である。この場合、ＡＴＭ
層デバイス１は、規格物理層デバイス２−０及び２−１
に対応してＦＩＦＯメモリ（ＦＩＦＯ ０及びＦＩＦＯ
１）５−０及び５−１のみを有するものとする。ここ
で、図７のステップＳ３２、Ｓ３４、およびＳ３６の判
断を各送信サイクルの最後から数えて第６番目のクロッ
クサイクル（セル転送終了の５クロック前）から選択動
作を行うまでの間に行う。なお、セル蓄積部４は、出線
０行きのセル及び出線１行きのセルを十分蓄積している
とする。なお、図８においても、クロックサイクルはｃ
ｌｋで表示されている。
【００６９】図８において、送信サイクルｌでは、ポー
リングの結果、規格物理層デバイス（ＰＨＹ ０）２−
０のみがハイのセル送信許可信号（ＴｘＣｌａｖ＝１）
を送出しており、従って規格物理層デバイス（ＰＨＹ
０）２−０のみに対して１セル送信可能であることが分
かった。更に、セル蓄積部４は、出線０および１行きの
セルを蓄積しているので、図７のステップＳ３２の判断
は、Ｙｅｓとなる。この時、出線０が図７のステップＳ
３２の条件を満たすので、図７のステップＳ３３におい
て、出線０が選ばれ、送信制御部１０´は、図７のステ
ップＳ３４及びステップＳ３５によって、出線０行きの
セルＡの出力をセル蓄積部４に指示する。
リングの結果、規格物理層デバイス（ＰＨＹ ０）２−
０のみがハイのセル送信許可信号（ＴｘＣｌａｖ＝１）
を送出しており、従って規格物理層デバイス（ＰＨＹ
０）２−０のみに対して１セル送信可能であることが分
かった。更に、セル蓄積部４は、出線０および１行きの
セルを蓄積しているので、図７のステップＳ３２の判断
は、Ｙｅｓとなる。この時、出線０が図７のステップＳ
３２の条件を満たすので、図７のステップＳ３３におい
て、出線０が選ばれ、送信制御部１０´は、図７のステ
ップＳ３４及びステップＳ３５によって、出線０行きの
セルＡの出力をセル蓄積部４に指示する。
【００７０】送信サイクル２では、セル蓄積部４から出
線０行きのセルＡがＦＩＦＯメモリ（ＦＩＦＯ ０）５
−０に入力されると同時に、送信制御部１０´は、送信
サイクル１と同様に、出線０行きのセルＢの出力をセル
蓄積部４に指示する。
線０行きのセルＡがＦＩＦＯメモリ（ＦＩＦＯ ０）５
−０に入力されると同時に、送信制御部１０´は、送信
サイクル１と同様に、出線０行きのセルＢの出力をセル
蓄積部４に指示する。
【００７１】送信サイクル３では、セル蓄積部４から出
線０行きのセルＢがＦＩＦＯメモリ（ＦＩＦＯ ０）５
−０に入力されると同時に、送信制御部１０´は、送信
サイクル２と同様に、出線１行きのセルＣの出力をセル
蓄積部４に指示する。これに加え、規格物理層デバイス
（ＰＨＹ ０）２−０からのＴｘＣｌａｖが１であり
（図７のステップＳ３２）、かつ送信サイクル２の最後
の６クロックサイクルでＦＩＦＯメモリ（ＦＩＦＯ
０）５−０のエンプティー信号が０（即ち、空（エンプ
ティー）ではないことを示す）のため、図７のステップ
Ｓ３６の判断がＹｅｓとなり、送信制御部１０´がＦＩ
ＦＯメモリ（ＦＩＦＯ ０）５−０の選択を送信セル選
択器９に指示すると同時に、規格物理層デバイス（ＰＨ
Ｙ ０）２−０の選択(selection) を行い、この規格物
理層デバイス（ＰＨＹ ０）２−０へのセルＡのＴｘＤ
ａｔａ線を介しての送信を行う。
線０行きのセルＢがＦＩＦＯメモリ（ＦＩＦＯ ０）５
−０に入力されると同時に、送信制御部１０´は、送信
サイクル２と同様に、出線１行きのセルＣの出力をセル
蓄積部４に指示する。これに加え、規格物理層デバイス
（ＰＨＹ ０）２−０からのＴｘＣｌａｖが１であり
（図７のステップＳ３２）、かつ送信サイクル２の最後
の６クロックサイクルでＦＩＦＯメモリ（ＦＩＦＯ
０）５−０のエンプティー信号が０（即ち、空（エンプ
ティー）ではないことを示す）のため、図７のステップ
Ｓ３６の判断がＹｅｓとなり、送信制御部１０´がＦＩ
ＦＯメモリ（ＦＩＦＯ ０）５−０の選択を送信セル選
択器９に指示すると同時に、規格物理層デバイス（ＰＨ
Ｙ ０）２−０の選択(selection) を行い、この規格物
理層デバイス（ＰＨＹ ０）２−０へのセルＡのＴｘＤ
ａｔａ線を介しての送信を行う。
【００７２】同様にして、以降の送信サイクルの動作が
行われる。
行われる。
【００７３】ここで、送信サイクル５ではセルＣがＴｘ
Ｄａｔａ線を介して送信され、次の送信サイクル６では
セルＢがＴｘＤａｔａ線を介して送信されている。これ
は、規格物理層デバイス（ＰＨＹ ０）２−０行きのセ
ルＢがセル蓄積部４から出力されたものの、規格物理層
デバイス（ＰＨＹ ０）２−０のポーリングの結果、送
信サイクル５まで規格物理層デバイス（ＰＨＹ ０）２
−０からのＴｘＣｌａｖ＝１とならなかったからであ
る。従って、後からセル蓄積部４より出力されたセルＣ
が先に送信されることとなった。
Ｄａｔａ線を介して送信され、次の送信サイクル６では
セルＢがＴｘＤａｔａ線を介して送信されている。これ
は、規格物理層デバイス（ＰＨＹ ０）２−０行きのセ
ルＢがセル蓄積部４から出力されたものの、規格物理層
デバイス（ＰＨＹ ０）２−０のポーリングの結果、送
信サイクル５まで規格物理層デバイス（ＰＨＹ ０）２
−０からのＴｘＣｌａｖ＝１とならなかったからであ
る。従って、後からセル蓄積部４より出力されたセルＣ
が先に送信されることとなった。
【００７４】このように、第２の実施例でも、第１の実
施例と同様に、規格物理層デバイス（ＰＨＹ）の出線に
対応してＦＩＦＯメモリが設けられ、セル蓄積部４から
セルをその行き先の出線に対応したＦＩＦＯメモリに入
力するようにしたので、行き先の異なるセルが同じＦＩ
ＦＯメモリに入った場合に先のセルがこのＦＩＦＯメモ
リから出力されるまで先のセルとは異なる行き先の次の
セルのこのＦＩＦＯメモリからの出力が妨げられること
（ＨＯＬ(Head of Line)ブロッキング）が生じない。従
って、第２の実施例によるＡＴＭ層デバイス１のセル送
信方法は、送信効率が高い。
施例と同様に、規格物理層デバイス（ＰＨＹ）の出線に
対応してＦＩＦＯメモリが設けられ、セル蓄積部４から
セルをその行き先の出線に対応したＦＩＦＯメモリに入
力するようにしたので、行き先の異なるセルが同じＦＩ
ＦＯメモリに入った場合に先のセルがこのＦＩＦＯメモ
リから出力されるまで先のセルとは異なる行き先の次の
セルのこのＦＩＦＯメモリからの出力が妨げられること
（ＨＯＬ(Head of Line)ブロッキング）が生じない。従
って、第２の実施例によるＡＴＭ層デバイス１のセル送
信方法は、送信効率が高い。
【００７５】図９を参照すると、本発明の第３の実施例
によるＡＴＭセル送信システムは、同様の参照符号で示
された同様の部分を含む。
によるＡＴＭセル送信システムは、同様の参照符号で示
された同様の部分を含む。
【００７６】このＡＴＭセル送信システムにおいては、
ユートピアレベル２に従うインタフェース３には、前述
した規格物理層デバイスの代りに、ユートピアレベル２
で規定されている規格を拡張した拡張物理層デバイス
（ＰＨＹ ０〜ＰＨＹ Ｍ）２´−０〜２´−Ｍが接続
される。規格物理層デバイスは、前述のように、送信セ
ルを除き１セル入力が可能な場合にハイのセル送信許可
信号ＴｘＣｌａｖを出力するものであったが、拡張物理
層デバイスは、送信セルを除きＫ（Ｋは２以上の整数）
セル入力が可能な場合にハイのセル送信許可信号ＴｘＣ
ｌａｖを出力するものとする。
ユートピアレベル２に従うインタフェース３には、前述
した規格物理層デバイスの代りに、ユートピアレベル２
で規定されている規格を拡張した拡張物理層デバイス
（ＰＨＹ ０〜ＰＨＹ Ｍ）２´−０〜２´−Ｍが接続
される。規格物理層デバイスは、前述のように、送信セ
ルを除き１セル入力が可能な場合にハイのセル送信許可
信号ＴｘＣｌａｖを出力するものであったが、拡張物理
層デバイスは、送信セルを除きＫ（Ｋは２以上の整数）
セル入力が可能な場合にハイのセル送信許可信号ＴｘＣ
ｌａｖを出力するものとする。
【００７７】また、このＡＴＭセル送信システムにおい
ては、ＡＴＭ層デバイス１は、セル蓄積部４と、このセ
ル蓄積部４とインタフェース３との間に接続された唯一
のＦＩＦＯメモリ（ＦＩＦＯ）５と、セル蓄積部４とイ
ンタフェース３とＦＩＦＯメモリ（ＦＩＦＯ）５とに接
続された送信制御部１０”とを有する。
ては、ＡＴＭ層デバイス１は、セル蓄積部４と、このセ
ル蓄積部４とインタフェース３との間に接続された唯一
のＦＩＦＯメモリ（ＦＩＦＯ）５と、セル蓄積部４とイ
ンタフェース３とＦＩＦＯメモリ（ＦＩＦＯ）５とに接
続された送信制御部１０”とを有する。
【００７８】図９のＡＴＭ層デバイス１において、セル
蓄積部４から出力されたセルは、唯一のＦＩＦＯメモリ
（ＦＩＦＯ）５に入る。この時、セル蓄積部４は、送信
制御部１０”のセル出力命令６に従い拡張物理層デバイ
ス（ＰＨＹ ０〜ＰＨＹ Ｍ）２−０〜２−Ｍの出線０
〜Ｍ行きのセルを出力する。この際、セル蓄積部４は、
出線０〜Ｍ行きのセルに行き先の出線番号０〜Ｍを付し
た状態で、拡張物理層デバイス（ＰＨＹ ０〜ＰＨＹ
Ｍ）２−０〜２−Ｍの出線０〜Ｍ行きのセルを出力す
る。出線０〜Ｍ行きのセルはセルデータとしてＦＩＦＯ
メモリ（ＦＩＦＯ）５に入る。出線０〜Ｍ行きのセルに
付された行き先の出線番号０〜Ｍも出線０〜Ｍ行きのセ
ルと一緒にＦＩＦＯメモリ（ＦＩＦＯ）５に入る。
蓄積部４から出力されたセルは、唯一のＦＩＦＯメモリ
（ＦＩＦＯ）５に入る。この時、セル蓄積部４は、送信
制御部１０”のセル出力命令６に従い拡張物理層デバイ
ス（ＰＨＹ ０〜ＰＨＹ Ｍ）２−０〜２−Ｍの出線０
〜Ｍ行きのセルを出力する。この際、セル蓄積部４は、
出線０〜Ｍ行きのセルに行き先の出線番号０〜Ｍを付し
た状態で、拡張物理層デバイス（ＰＨＹ ０〜ＰＨＹ
Ｍ）２−０〜２−Ｍの出線０〜Ｍ行きのセルを出力す
る。出線０〜Ｍ行きのセルはセルデータとしてＦＩＦＯ
メモリ（ＦＩＦＯ）５に入る。出線０〜Ｍ行きのセルに
付された行き先の出線番号０〜Ｍも出線０〜Ｍ行きのセ
ルと一緒にＦＩＦＯメモリ（ＦＩＦＯ）５に入る。
【００７９】このようにしてＦＩＦＯメモリ（ＦＩＦ
Ｏ）５に入ったセルは、その行き先を表す出線番号と共
に出力される。ＦＩＦＯメモリ（ＦＩＦＯ）から出力さ
れたセルはＡＴＭ層デバイス１の外部のＴｘＤａｔａ線
に送信セルとして送信される。ＦＩＦＯメモリ（ＦＩＦ
Ｏ）から出力された（前記送信セルの行き先を表す）出
線番号は送信制御部１０”に送信セル出線番号１２とし
て入力される。この第３の実施例が第１及び第２の実施
例と異なるのは、ＦＩＦＯメモリ（ＦＩＦＯ）５に入っ
たセルが、送信制御部１０”により送信を待たされはし
ないことである。
Ｏ）５に入ったセルは、その行き先を表す出線番号と共
に出力される。ＦＩＦＯメモリ（ＦＩＦＯ）から出力さ
れたセルはＡＴＭ層デバイス１の外部のＴｘＤａｔａ線
に送信セルとして送信される。ＦＩＦＯメモリ（ＦＩＦ
Ｏ）から出力された（前記送信セルの行き先を表す）出
線番号は送信制御部１０”に送信セル出線番号１２とし
て入力される。この第３の実施例が第１及び第２の実施
例と異なるのは、ＦＩＦＯメモリ（ＦＩＦＯ）５に入っ
たセルが、送信制御部１０”により送信を待たされはし
ないことである。
【００８０】セル蓄積部４は、出線０〜Ｍ行きのセルの
蓄積の有無を表す蓄積セル有無信号７を送信制御部１
０”に送出している。ＦＩＦＯメモリ５は、空（エンプ
ティー）である場合に、エンプティー信号１１を送信制
御部１０”に出力している。
蓄積の有無を表す蓄積セル有無信号７を送信制御部１
０”に送出している。ＦＩＦＯメモリ５は、空（エンプ
ティー）である場合に、エンプティー信号１１を送信制
御部１０”に出力している。
【００８１】送信制御部１０”は、蓄積セル有無信号７
により、出線０〜Ｍ行きのセルの蓄積の有無を知る。更
に、送信制御部１０”は、ＦＩＦＯメモリ５から出力さ
れるエンプティー信号１１により、ＦＩＦＯメモリ５に
送信可能なセルが無い或いは有ることを知る。更に、送
信制御部１０”は、拡張物理層デバイス（ＰＨＹ ０〜
ＰＨＹ Ｍ）２´−０〜２´−Ｍのポーリングを行い、
これにより、送信制御部１０”は、拡張物理層デバイス
（ＰＨＹ ０〜ＰＨＹ Ｍ）２´−０〜２´−Ｍのう
ち、ハイのセル送信許可信号（ＴｘＣｌａｖ＝１）を出
力している拡張物理層デバイスを知る。
により、出線０〜Ｍ行きのセルの蓄積の有無を知る。更
に、送信制御部１０”は、ＦＩＦＯメモリ５から出力さ
れるエンプティー信号１１により、ＦＩＦＯメモリ５に
送信可能なセルが無い或いは有ることを知る。更に、送
信制御部１０”は、拡張物理層デバイス（ＰＨＹ ０〜
ＰＨＹ Ｍ）２´−０〜２´−Ｍのポーリングを行い、
これにより、送信制御部１０”は、拡張物理層デバイス
（ＰＨＹ ０〜ＰＨＹ Ｍ）２´−０〜２´−Ｍのう
ち、ハイのセル送信許可信号（ＴｘＣｌａｖ＝１）を出
力している拡張物理層デバイスを知る。
【００８２】図１０は、送信サイクルｎでの送信制御部
１０”の動作を説明するためのフローチャートである。
１０”の動作を説明するためのフローチャートである。
【００８３】図１０に加えて図９をも参照して、まず、
ステップＳ４１で、送信制御部１０”は、上述したやり
方で、送信サイクルｎにおいてＴｘＡｄｄｒ線を用いて
拡張物理層デバイス（ＰＨＹ）２´−０〜２´−Ｍのポ
ーリングを行う。これにより、送信制御部１０”は、拡
張物理層デバイス２´−０〜２´−Ｍのうち、ハイのセ
ル送信許可信号（ＴｘＣｌａｖ＝１）を出力している拡
張物理層デバイスを知る。拡張物理層デバイスは、上述
したように、送信セル以外にＫ個のＡＴＭセルの転送を
受け入れることができる場合にハイのセル送信許可信号
（ＴｘＣｌａｖ＝１）を出力する。
ステップＳ４１で、送信制御部１０”は、上述したやり
方で、送信サイクルｎにおいてＴｘＡｄｄｒ線を用いて
拡張物理層デバイス（ＰＨＹ）２´−０〜２´−Ｍのポ
ーリングを行う。これにより、送信制御部１０”は、拡
張物理層デバイス２´−０〜２´−Ｍのうち、ハイのセ
ル送信許可信号（ＴｘＣｌａｖ＝１）を出力している拡
張物理層デバイスを知る。拡張物理層デバイスは、上述
したように、送信セル以外にＫ個のＡＴＭセルの転送を
受け入れることができる場合にハイのセル送信許可信号
（ＴｘＣｌａｖ＝１）を出力する。
【００８４】ステップＳ４２で、送信制御部１０”は、
セル蓄積部４に存在する蓄積セル中に出線ｍ（ｍは１か
らＭまで可変である）行きの蓄積セルが有るという条件
と前記出線ｍを有する拡張物理層デバイス（ＰＨＹ）が
ハイのセル送信許可信号（ＴｘＣｌａｖ＝１）を送出し
ているという条件とを満たす出線ｍがあるか否かを判定
する。
セル蓄積部４に存在する蓄積セル中に出線ｍ（ｍは１か
らＭまで可変である）行きの蓄積セルが有るという条件
と前記出線ｍを有する拡張物理層デバイス（ＰＨＹ）が
ハイのセル送信許可信号（ＴｘＣｌａｖ＝１）を送出し
ているという条件とを満たす出線ｍがあるか否かを判定
する。
【００８５】上記２つの条件を満たす出線が見つからな
いときは、送信制御部１０”は、後述するステップＳ４
５に動作を進める。上記２つの条件を満たす出線ｍが見
つかった場合は、送信制御部１０”は、上記２つの条件
を満たした出線の中から、適当なアルゴリズムにより１
つの出線を、選択された出線として選択する（ステップ
Ｓ４３）。
いときは、送信制御部１０”は、後述するステップＳ４
５に動作を進める。上記２つの条件を満たす出線ｍが見
つかった場合は、送信制御部１０”は、上記２つの条件
を満たした出線の中から、適当なアルゴリズムにより１
つの出線を、選択された出線として選択する（ステップ
Ｓ４３）。
【００８６】そして、送信制御部１０”は、ステップＳ
４４で、前記選択された出線行きのセルを出力させるセ
ル出力命令６をセル蓄積部４に送出し、その後、前記ス
テップＳ４５に動作を進める。セル蓄積部４は、前記セ
ル出力命令６に応答して、前記選択された出線行きのセ
ルを、ＦＩＦＯメモリ５に入力する。
４４で、前記選択された出線行きのセルを出力させるセ
ル出力命令６をセル蓄積部４に送出し、その後、前記ス
テップＳ４５に動作を進める。セル蓄積部４は、前記セ
ル出力命令６に応答して、前記選択された出線行きのセ
ルを、ＦＩＦＯメモリ５に入力する。
【００８７】前記ステップＳ４５では、送信制御部１
０”は、前記ＦＩＦＯメモリがエンプティー信号１１を
出力していない（即ち、前記選択された出線に対応した
ＦＩＦＯメモリに送信可能なセルが有る）という条件を
満たすかを判定する。この条件を満たせば、送信制御部
１０”は、動作をステップＳ４６に進める。この条件を
満たさないときは、送信制御部１０”は、この送信サイ
クルｎでは何もせずにこの送信サイクルｎでの動作を終
わる。
０”は、前記ＦＩＦＯメモリがエンプティー信号１１を
出力していない（即ち、前記選択された出線に対応した
ＦＩＦＯメモリに送信可能なセルが有る）という条件を
満たすかを判定する。この条件を満たせば、送信制御部
１０”は、動作をステップＳ４６に進める。この条件を
満たさないときは、送信制御部１０”は、この送信サイ
クルｎでは何もせずにこの送信サイクルｎでの動作を終
わる。
【００８８】ステップＳ４６では、送信制御部１０”
は、この送信サイクルｎの最後のクロックサイクル（第
５４のクロックサイクル）で、ＴｘＡｄｄｒ線に前記選
択された出線を有する拡張物理層デバイス（ＰＨＹ）の
アドレスを置くことによって、前記選択された出線を有
する拡張物理層デバイス（ＰＨＹ）の選択(selection)
を行う（図１６参照）。この選択は、現在の送信サイク
ルｎの次の送信サイクル（ｎ＋１）で、前記選択された
出線を有する拡張物理層デバイス（ＰＨＹ）にセル送信
を行うために行われる。送信制御部１０”は、このステ
ップＳ４６の選択動作を終わると、この送信サイクルｎ
での動作を終わる。
は、この送信サイクルｎの最後のクロックサイクル（第
５４のクロックサイクル）で、ＴｘＡｄｄｒ線に前記選
択された出線を有する拡張物理層デバイス（ＰＨＹ）の
アドレスを置くことによって、前記選択された出線を有
する拡張物理層デバイス（ＰＨＹ）の選択(selection)
を行う（図１６参照）。この選択は、現在の送信サイク
ルｎの次の送信サイクル（ｎ＋１）で、前記選択された
出線を有する拡張物理層デバイス（ＰＨＹ）にセル送信
を行うために行われる。送信制御部１０”は、このステ
ップＳ４６の選択動作を終わると、この送信サイクルｎ
での動作を終わる。
【００８９】図１１は、上記の拡張物理層デバイス（送
信セルを除きＫセル入力が可能な場合にハイのセル送信
許可信号ＴｘＣｌａｖを出力する物理層デバイス）のポ
ーリング動作を説明するためのフローチャートである。
この図は、クロックサイクルａでの拡張物理層デバイス
ＰＨＹ ｎのセル送信許可信号ＴｘＣｌａｖの送出動作
をまとめたものである。
信セルを除きＫセル入力が可能な場合にハイのセル送信
許可信号ＴｘＣｌａｖを出力する物理層デバイス）のポ
ーリング動作を説明するためのフローチャートである。
この図は、クロックサイクルａでの拡張物理層デバイス
ＰＨＹ ｎのセル送信許可信号ＴｘＣｌａｖの送出動作
をまとめたものである。
【００９０】まず、物理層デバイスＰＨＹ ｎは、Ｔｘ
Ａｄｄｒ線上のアドレスが物理層デバイスＰＨＹ ｎに
割り当てられたアドレスｎであるか否かを判定する（ス
テップＳ５１）。このステップＳ１での判定結果がＹｅ
ｓであれば、物理層デバイスＰＨＹ ｎは、送信中のセ
ル以外にＫセル入力が可能であるか否かを判定する（ス
テップＳ５２）。ステップＳ５２での判定結果がＹｅｓ
であるならば、物理層デバイスＰＨＹ ｎは、次のクロ
ックサイクル（ａ＋１）でハイのセル送信許可信号Ｔｘ
Ｃｌａｖ＝１を出力し、動作を終了する（ステップＳ５
３）。前記ステップＳ５２での判定結果がＮｏであるな
らば、物理層デバイスＰＨＹ ｎは、次のクロックサイ
クル（ａ＋１）でローのセル送信許可信号ＴｘＣｌａｖ
＝０を出力し、動作を終了する（ステップＳ５４）。
Ａｄｄｒ線上のアドレスが物理層デバイスＰＨＹ ｎに
割り当てられたアドレスｎであるか否かを判定する（ス
テップＳ５１）。このステップＳ１での判定結果がＹｅ
ｓであれば、物理層デバイスＰＨＹ ｎは、送信中のセ
ル以外にＫセル入力が可能であるか否かを判定する（ス
テップＳ５２）。ステップＳ５２での判定結果がＹｅｓ
であるならば、物理層デバイスＰＨＹ ｎは、次のクロ
ックサイクル（ａ＋１）でハイのセル送信許可信号Ｔｘ
Ｃｌａｖ＝１を出力し、動作を終了する（ステップＳ５
３）。前記ステップＳ５２での判定結果がＮｏであるな
らば、物理層デバイスＰＨＹ ｎは、次のクロックサイ
クル（ａ＋１）でローのセル送信許可信号ＴｘＣｌａｖ
＝０を出力し、動作を終了する（ステップＳ５４）。
【００９１】物理層デバイスＰＨＹ ｎは、ＴｘＡｄｄ
ｒ線上のアドレスが物理層デバイスＰＨＹ ｎに割り当
てられたアドレスｎでなければ（即ち、ステップＳ１で
の判定結果がＮｏであれば）、ＴｘＣｌａｖをハイ及び
ローの中間レベルに維持したまま動作を終了する。
ｒ線上のアドレスが物理層デバイスＰＨＹ ｎに割り当
てられたアドレスｎでなければ（即ち、ステップＳ１で
の判定結果がＮｏであれば）、ＴｘＣｌａｖをハイ及び
ローの中間レベルに維持したまま動作を終了する。
【００９２】図１２は、図９のＡＴＭセル送信システム
において、ユートピア・レベル２に従うインタフェース
３に、出線０を有する拡張物理層デバイス（ＰＨＹ
０）２´−０及び出線１を有する拡張物理層デバイス
（ＰＨＹ １）２´−１のみが接続された場合のセル送
信を説明するためのタイミングチャー卜である。ここ
で、図１０のステップＳ４２及びステップＳ４５の判断
は、各送信サイクルの最後から数えて第６番目のクロッ
クサイクルから選択動作を行うまでの間に行われ、従っ
て、その次の送信サイクルで選択されたセルの送信が可
能であるとする。また、セル蓄積部４は、出線０行きの
セルおよび出線１行きのセルを十分蓄積しているとす
る。
において、ユートピア・レベル２に従うインタフェース
３に、出線０を有する拡張物理層デバイス（ＰＨＹ
０）２´−０及び出線１を有する拡張物理層デバイス
（ＰＨＹ １）２´−１のみが接続された場合のセル送
信を説明するためのタイミングチャー卜である。ここ
で、図１０のステップＳ４２及びステップＳ４５の判断
は、各送信サイクルの最後から数えて第６番目のクロッ
クサイクルから選択動作を行うまでの間に行われ、従っ
て、その次の送信サイクルで選択されたセルの送信が可
能であるとする。また、セル蓄積部４は、出線０行きの
セルおよび出線１行きのセルを十分蓄積しているとす
る。
【００９３】図１０において、送信サイクルｌでは、ポ
ーリングの結果、拡張物理層デバイス（ＰＨＹ ０）２
´−０のみがハイのセル送信許可信号（ＴｘＣｌａｖ＝
１）を送出しており、従って拡張物理層デバイス（ＰＨ
Ｙ ０）２´−０のみに対してＫセル送信可能であるこ
とが分かった。更に、セル蓄積部４は、出線０行きのセ
ルを蓄積しているので、図１０のステップＳ４２の判断
は、Ｙｅｓとなる。この時、出線０が図７のステップＳ
４２の条件を満たすので、図１０のステップＳ４３にお
いて、出線０が選ばれ、送信制御部１０”は、図１０の
ステップＳ４４によって、出線０行きのセルＡの出力を
セル蓄積部４に指示する。
ーリングの結果、拡張物理層デバイス（ＰＨＹ ０）２
´−０のみがハイのセル送信許可信号（ＴｘＣｌａｖ＝
１）を送出しており、従って拡張物理層デバイス（ＰＨ
Ｙ ０）２´−０のみに対してＫセル送信可能であるこ
とが分かった。更に、セル蓄積部４は、出線０行きのセ
ルを蓄積しているので、図１０のステップＳ４２の判断
は、Ｙｅｓとなる。この時、出線０が図７のステップＳ
４２の条件を満たすので、図１０のステップＳ４３にお
いて、出線０が選ばれ、送信制御部１０”は、図１０の
ステップＳ４４によって、出線０行きのセルＡの出力を
セル蓄積部４に指示する。
【００９４】送信サイクル２では、セル蓄積部４から出
線０行きのセルＡがＦＩＦＯメモリ（ＦＩＦＯ）５に入
力されると同時に、送信制御部１０”は、送信サイクル
１と同様に、出線０行きのセルＢの出力をセル蓄積部４
に指示する。
線０行きのセルＡがＦＩＦＯメモリ（ＦＩＦＯ）５に入
力されると同時に、送信制御部１０”は、送信サイクル
１と同様に、出線０行きのセルＢの出力をセル蓄積部４
に指示する。
【００９５】送信サイクル３では、セル蓄積部４から出
線０行きのセルＢがＦＩＦＯメモリ（ＦＩＦＯ）５に入
力されると同時に、送信制御部１０”は、送信サイクル
２と同様に、出線１行きのセルＣの出力をセル蓄積部４
に指示する。これに加え、送信制御部１０”は、ＦＩＦ
Ｏメモリ（ＦＩＦＯ）５に送信可能なセルＡがあるの
で、そのセルと共に出力される送信セル出線番号１２の
示す拡張物理層デバイス（ＰＨＹ ０）２´−０へのセ
ルＡのＴｘＤａｔａ線を介しての送信を行う。
線０行きのセルＢがＦＩＦＯメモリ（ＦＩＦＯ）５に入
力されると同時に、送信制御部１０”は、送信サイクル
２と同様に、出線１行きのセルＣの出力をセル蓄積部４
に指示する。これに加え、送信制御部１０”は、ＦＩＦ
Ｏメモリ（ＦＩＦＯ）５に送信可能なセルＡがあるの
で、そのセルと共に出力される送信セル出線番号１２の
示す拡張物理層デバイス（ＰＨＹ ０）２´−０へのセ
ルＡのＴｘＤａｔａ線を介しての送信を行う。
【００９６】同様にして、以降の送信サイクルの動作が
行われる。
行われる。
【００９７】ここで、送信サイクル４で、送信サイクル
３での拡張物理層デバイス（ＰＨＹ０）２´−０に対す
るボーリング結果がセル送信不許可であるにも関わら
ず、拡張物理層デバイス（ＰＨＹ ０）２´−０に向け
てセルＢが送信されている。物理層デバイス（ＰＨＹ
０）がユートピア・レベル２に準拠した物理層デバイス
であれば、物理層デバイス（ＰＨＹ ０）がセルＢを受
け取れる保証はない。しかし、この例では、拡張物理層
デバイス（ＰＨＹ ０）２´−０は、図１１で示す動作
をする（即ち、送信セルを除きＫセル入力が可能な場合
にハイのセル送信許可信号ＴｘＣｌａｖを出力する）の
で、拡張物理層デバイス（ＰＨＹ ０）２´−０はセル
Ｂを受け取れる。
３での拡張物理層デバイス（ＰＨＹ０）２´−０に対す
るボーリング結果がセル送信不許可であるにも関わら
ず、拡張物理層デバイス（ＰＨＹ ０）２´−０に向け
てセルＢが送信されている。物理層デバイス（ＰＨＹ
０）がユートピア・レベル２に準拠した物理層デバイス
であれば、物理層デバイス（ＰＨＹ ０）がセルＢを受
け取れる保証はない。しかし、この例では、拡張物理層
デバイス（ＰＨＹ ０）２´−０は、図１１で示す動作
をする（即ち、送信セルを除きＫセル入力が可能な場合
にハイのセル送信許可信号ＴｘＣｌａｖを出力する）の
で、拡張物理層デバイス（ＰＨＹ ０）２´−０はセル
Ｂを受け取れる。
【００９８】図１２の例では、Ｋ＝２とすれば良い。一
般的に、Ｋは、図１０のＳ４２の判断が行われてから、
セル蓄積部４からセルが出力されるまでＤ送信サイクル
かかる場合、Ｋ＝Ｄ＋１とすれば良い。
般的に、Ｋは、図１０のＳ４２の判断が行われてから、
セル蓄積部４からセルが出力されるまでＤ送信サイクル
かかる場合、Ｋ＝Ｄ＋１とすれば良い。
【００９９】このように、セル蓄積部４から出力された
セルを、ＦＩＦＯメモリ５で待たせることなく送信でき
るので、ＨＯＬブロッキングが生じない。従って、第３
の実施例によるＡＴＭセル送信システムは、送信効率が
高い。更に、ＦＩＦＯメモリが一つだけでよいので、ハ
ードウェア量が少なくて済む。
セルを、ＦＩＦＯメモリ５で待たせることなく送信でき
るので、ＨＯＬブロッキングが生じない。従って、第３
の実施例によるＡＴＭセル送信システムは、送信効率が
高い。更に、ＦＩＦＯメモリが一つだけでよいので、ハ
ードウェア量が少なくて済む。
【０１００】図１３を参照すると、本発明の第４の実施
例によるＡＴＭセル送信システムは、ユートピアレベル
２に従うインタフェース３には、前述した規格物理層デ
バイス及び前述した拡張物理層デバイスが混在して接続
されている点と、ＡＴＭ層デバイス１が、送信制御部１
０”（図９）の代りに、送信制御部１０''' を有する点
とを除けば、図９のＡＴＭセル送信システムと同様であ
る。図１３において、ユートピアレベル２に従うインタ
フェース３に接続されている物理層デバイス（ＰＨＹ
０〜ＰＨＹ Ｍ）２”−０〜２”−Ｍの各々は、前述し
た規格物理層デバイス及び前述した拡張物理層デバイス
のいずれかであるとする。
例によるＡＴＭセル送信システムは、ユートピアレベル
２に従うインタフェース３には、前述した規格物理層デ
バイス及び前述した拡張物理層デバイスが混在して接続
されている点と、ＡＴＭ層デバイス１が、送信制御部１
０”（図９）の代りに、送信制御部１０''' を有する点
とを除けば、図９のＡＴＭセル送信システムと同様であ
る。図１３において、ユートピアレベル２に従うインタ
フェース３に接続されている物理層デバイス（ＰＨＹ
０〜ＰＨＹ Ｍ）２”−０〜２”−Ｍの各々は、前述し
た規格物理層デバイス及び前述した拡張物理層デバイス
のいずれかであるとする。
【０１０１】図１４は、送信サイクルｎでの送信制御部
１０''' の動作を説明するためのフローチャートであ
る。
１０''' の動作を説明するためのフローチャートであ
る。
【０１０２】図１４に加えて図３をも参照して、まず、
ステップＳ６１で、送信制御部１０''' は、上述したや
り方で、送信サイクルｎにおいてＴｘＡｄｄｒ線を用い
て物理層デバイス（ＰＨＹ）２”−０〜２”−Ｍのポー
リングを行う。この際の物理層デバイス（ＰＨＹ）２”
−０〜２”−Ｍの動作は図１４（規格物理層デバイスの
場合）及び図１１（拡張物理層デバイスの場合）に従
う。これにより、送信制御部１０''' は、物理層デバイ
ス２”−０〜２”−Ｍのうち、ハイのセル送信許可信号
（ＴｘＣｌａｖ＝１）を出力している物理層デバイスを
知る。なお、上述したように、現在（即ち、この送信サ
イクルｎにおいて）セルを送信されている規格物理層デ
バイスから出力されるハイのセル送信許可信号（ＴｘＣ
ｌａｖ＝１）はそのセルの送信の終了前５クロックサイ
クル以降のみが有効であるので、送信制御部１０'''
は、現在セルを送信中の規格物理層デバイスに対して
は、その規格物理層デバイスからハイのセル送信許可信
号（ＴｘＣｌａｖ＝１）がそのセルの送信の終了前５ク
ロックサイクル以降に得られるように、その規格物理層
デバイスをポーリングする。
ステップＳ６１で、送信制御部１０''' は、上述したや
り方で、送信サイクルｎにおいてＴｘＡｄｄｒ線を用い
て物理層デバイス（ＰＨＹ）２”−０〜２”−Ｍのポー
リングを行う。この際の物理層デバイス（ＰＨＹ）２”
−０〜２”−Ｍの動作は図１４（規格物理層デバイスの
場合）及び図１１（拡張物理層デバイスの場合）に従
う。これにより、送信制御部１０''' は、物理層デバイ
ス２”−０〜２”−Ｍのうち、ハイのセル送信許可信号
（ＴｘＣｌａｖ＝１）を出力している物理層デバイスを
知る。なお、上述したように、現在（即ち、この送信サ
イクルｎにおいて）セルを送信されている規格物理層デ
バイスから出力されるハイのセル送信許可信号（ＴｘＣ
ｌａｖ＝１）はそのセルの送信の終了前５クロックサイ
クル以降のみが有効であるので、送信制御部１０'''
は、現在セルを送信中の規格物理層デバイスに対して
は、その規格物理層デバイスからハイのセル送信許可信
号（ＴｘＣｌａｖ＝１）がそのセルの送信の終了前５ク
ロックサイクル以降に得られるように、その規格物理層
デバイスをポーリングする。
【０１０３】ステップＳ６２においては、送信制御部１
０''' は、後述するＬK-1 〜Ｌ1 を既に格納している。
これらは過去の（Ｋ−１）送信サイクルの間に送信セル
が送信された物理層デバイスの出線番号を順番に格納し
ている。この際、送信セルが送信された前記物理層デバ
イスが規格物理層デバイスである場合には当該規格物理
層デバイスの出線番号が格納され、送信セルが送信され
た前記物理層デバイスが拡張物理層デバイスである場合
には空のアドレス３１（＝１Ｆ（Ｈ））が当該拡張物理
層デバイスの出線番号の代りに格納される。即ち、Ｌ
K-1 〜Ｌ1 は、過去の（Ｋ−１）送信サイクルの間に送
信セルが送信された規格物理層デバイスの出線番号が格
納されている。ＬK-1 〜Ｌ1 はハードウェア的にはシフ
トレジスタで構成される。
０''' は、後述するＬK-1 〜Ｌ1 を既に格納している。
これらは過去の（Ｋ−１）送信サイクルの間に送信セル
が送信された物理層デバイスの出線番号を順番に格納し
ている。この際、送信セルが送信された前記物理層デバ
イスが規格物理層デバイスである場合には当該規格物理
層デバイスの出線番号が格納され、送信セルが送信され
た前記物理層デバイスが拡張物理層デバイスである場合
には空のアドレス３１（＝１Ｆ（Ｈ））が当該拡張物理
層デバイスの出線番号の代りに格納される。即ち、Ｌ
K-1 〜Ｌ1 は、過去の（Ｋ−１）送信サイクルの間に送
信セルが送信された規格物理層デバイスの出線番号が格
納されている。ＬK-1 〜Ｌ1 はハードウェア的にはシフ
トレジスタで構成される。
【０１０４】ステップＳ６２では、送信制御部１０'''
は、ＬK-1 〜Ｌ1 以外の出線内、セル蓄積部４に存在す
る蓄積セル中に出線ｍ（ｍは１からＭまで可変である）
行きの蓄積セルが有るという条件と前記出線ｍを有する
物理層デバイス（ＰＨＹ）がハイのセル送信許可信号
（ＴｘＣｌａｖ＝１）を送出しているという条件とを満
たす出線ｍがあるか否かを判定する。
は、ＬK-1 〜Ｌ1 以外の出線内、セル蓄積部４に存在す
る蓄積セル中に出線ｍ（ｍは１からＭまで可変である）
行きの蓄積セルが有るという条件と前記出線ｍを有する
物理層デバイス（ＰＨＹ）がハイのセル送信許可信号
（ＴｘＣｌａｖ＝１）を送出しているという条件とを満
たす出線ｍがあるか否かを判定する。
【０１０５】上記２つの条件を満たす出線が見つからな
いときは、送信制御部１０''' は、この送信サイクルｎ
ではセル蓄積部４に対してセル出力命令６を出力せず
に、後述するステップＳ６５に動作を進める。上記２つ
の条件を満たす出線ｍが見つかった場合は、送信制御部
１０''' は、上記２つの条件を満たした出線の中から、
適当なアルゴリズムにより１つの出線を、選択された出
線として選択する（ステップＳ６３）。
いときは、送信制御部１０''' は、この送信サイクルｎ
ではセル蓄積部４に対してセル出力命令６を出力せず
に、後述するステップＳ６５に動作を進める。上記２つ
の条件を満たす出線ｍが見つかった場合は、送信制御部
１０''' は、上記２つの条件を満たした出線の中から、
適当なアルゴリズムにより１つの出線を、選択された出
線として選択する（ステップＳ６３）。
【０１０６】そして、送信制御部１０''' は、ステップ
Ｓ６４で、前記選択された出線行きのセルを出力させる
セル出力命令６をセル蓄積部４に送出し、その後、前記
ステップＳ６５に動作を進める。セル蓄積部４は、前記
セル出力命令６に応答して、前記選択された出線行きの
セルを、ＦＩＦＯメモリ５に入力する。
Ｓ６４で、前記選択された出線行きのセルを出力させる
セル出力命令６をセル蓄積部４に送出し、その後、前記
ステップＳ６５に動作を進める。セル蓄積部４は、前記
セル出力命令６に応答して、前記選択された出線行きの
セルを、ＦＩＦＯメモリ５に入力する。
【０１０７】前記ステップＳ６５では、Ｌ2 をＬ1 に、
Ｌ3 をＬ2 に、・・・、ＬK-1 をＬK-2 に代入する。
Ｌ3 をＬ2 に、・・・、ＬK-1 をＬK-2 に代入する。
【０１０８】次に、前記選択された出線を有する物理層
デバイスが拡張物理層デバイス（拡張ＰＨＹ）か否かを
判定し（ステップＳ６６）、拡張物理層デバイスであれ
ばＬK-1 に３１（＝１Ｆ（Ｈ））を代入する（ステップ
Ｓ６７）。ここで、３１（＝１Ｆ（Ｈ））はどの物理層
デバイス（ＰＨＹ）にも割り当てられていない空の(nul
l)アドレスである。前記選択された出線を有する物理層
デバイスが拡張物理層デバイス（拡張ＰＨＹ）でなけれ
ば（つまり、規格物理層デバイスならば）、ＬK-1 に前
記選択された出線を代入する（ステップＳ６８）。この
ようにＬK-1 〜Ｌ1 を生成するので、ＬK-1 〜Ｌ1 には
過去Ｋ−１送信サイクルで、セル送信をした物理層デバ
イスの内、規格物理層デバイスの出線番号が格納される
ことになる。
デバイスが拡張物理層デバイス（拡張ＰＨＹ）か否かを
判定し（ステップＳ６６）、拡張物理層デバイスであれ
ばＬK-1 に３１（＝１Ｆ（Ｈ））を代入する（ステップ
Ｓ６７）。ここで、３１（＝１Ｆ（Ｈ））はどの物理層
デバイス（ＰＨＹ）にも割り当てられていない空の(nul
l)アドレスである。前記選択された出線を有する物理層
デバイスが拡張物理層デバイス（拡張ＰＨＹ）でなけれ
ば（つまり、規格物理層デバイスならば）、ＬK-1 に前
記選択された出線を代入する（ステップＳ６８）。この
ようにＬK-1 〜Ｌ1 を生成するので、ＬK-1 〜Ｌ1 には
過去Ｋ−１送信サイクルで、セル送信をした物理層デバ
イスの内、規格物理層デバイスの出線番号が格納される
ことになる。
【０１０９】ステップＳ６９では、送信制御部１０'''
は、前記ＦＩＦＯメモリがエンプティー信号１１を出力
していない（即ち、前記選択された出線に対応したＦＩ
ＦＯメモリに送信可能なセルが有る）という条件を満た
すかを判定する。この条件を満たせば、送信制御部１
０''' は、動作をステップＳ７０に進める。この条件を
満たさないときは、送信制御部１０''' は、この送信サ
イクルｎでは何もせずにこの送信サイクルｎでの動作を
終わる。
は、前記ＦＩＦＯメモリがエンプティー信号１１を出力
していない（即ち、前記選択された出線に対応したＦＩ
ＦＯメモリに送信可能なセルが有る）という条件を満た
すかを判定する。この条件を満たせば、送信制御部１
０''' は、動作をステップＳ７０に進める。この条件を
満たさないときは、送信制御部１０''' は、この送信サ
イクルｎでは何もせずにこの送信サイクルｎでの動作を
終わる。
【０１１０】ステップＳ７０では、送信制御部１０'''
は、この送信サイクルｎの最後のクロックサイクル（第
５４のクロックサイクル）で、ＴｘＡｄｄｒ線に前記選
択された出線を有する物理層デバイス（ＰＨＹ）のアド
レスを置くことによって、前記選択された出線を有する
物理層デバイス（ＰＨＹ）の選択(selection) を行う
（図１５参照）。この選択は、現在の送信サイクルｎの
次の送信サイクル（ｎ＋１）で、前記選択された出線を
有する物理層デバイス（ＰＨＹ）にセル送信を行うため
に行われる。送信制御部１０''' は、このステップＳ７
０の選択動作を終わると、この送信サイクルｎでの動作
を終わる。
は、この送信サイクルｎの最後のクロックサイクル（第
５４のクロックサイクル）で、ＴｘＡｄｄｒ線に前記選
択された出線を有する物理層デバイス（ＰＨＹ）のアド
レスを置くことによって、前記選択された出線を有する
物理層デバイス（ＰＨＹ）の選択(selection) を行う
（図１５参照）。この選択は、現在の送信サイクルｎの
次の送信サイクル（ｎ＋１）で、前記選択された出線を
有する物理層デバイス（ＰＨＹ）にセル送信を行うため
に行われる。送信制御部１０''' は、このステップＳ７
０の選択動作を終わると、この送信サイクルｎでの動作
を終わる。
【０１１１】ステップＳ６２のように、ＬK-1 〜Ｌ1 に
出線番号が格納されている規格物理層デバイスには、セ
ルの送信を行わないので、規格物理層デバイスに対して
は、必ず、（Ｋ−１）送信サイクルの空き時間が生じる
ことになり、インタフェース上でのセル損失が防止でき
る。
出線番号が格納されている規格物理層デバイスには、セ
ルの送信を行わないので、規格物理層デバイスに対して
は、必ず、（Ｋ−１）送信サイクルの空き時間が生じる
ことになり、インタフェース上でのセル損失が防止でき
る。
【０１１２】このように、送信制御部１０''' が送信セ
ルの制御を行うので、規格物理層デバイス（ＰＨＹ）に
対して、物理層デバイス側が送信セルの受け取りを保証
できないにも関わらず、ＡＴＭ層デバイス１がセル送信
をしてしまうことが防がれる。
ルの制御を行うので、規格物理層デバイス（ＰＨＹ）に
対して、物理層デバイス側が送信セルの受け取りを保証
できないにも関わらず、ＡＴＭ層デバイス１がセル送信
をしてしまうことが防がれる。
【０１１３】
【発明の効果】本発明によれば、ユートピア・レベル２
で規定された規格物理層デバイスを用いたＡＴＭセル送
信システムを、データ転送効率が高いＡＴＭセル送信シ
ステムとして構築可能とするＡＴＭ層デバイスの具体的
構成を得ることができる。
で規定された規格物理層デバイスを用いたＡＴＭセル送
信システムを、データ転送効率が高いＡＴＭセル送信シ
ステムとして構築可能とするＡＴＭ層デバイスの具体的
構成を得ることができる。
【０１１４】更に本発明によれば、規格物理層デバイス
の代りに、ユートピア・レベル２で規定された規格を拡
張した拡張物理層デバイスを用いることによって、ＡＴ
Ｍ層デバイスの構成を簡単にしたＡＴＭセル送信システ
ムを得ることができる。
の代りに、ユートピア・レベル２で規定された規格を拡
張した拡張物理層デバイスを用いることによって、ＡＴ
Ｍ層デバイスの構成を簡単にしたＡＴＭセル送信システ
ムを得ることができる。
【０１１５】また、本発明によれば、規格物理層デバイ
ス及び拡張物理層デバイスを用いたＡＴＭセル送信シス
テムを、データ転送効率が高いＡＴＭセル送信システム
として構築することができる。
ス及び拡張物理層デバイスを用いたＡＴＭセル送信シス
テムを、データ転送効率が高いＡＴＭセル送信システム
として構築することができる。
【図１】本発明の第１の実施例によるＡＴＭセル送信シ
ステムのブロック図である。
ステムのブロック図である。
【図２】図１のＡＴＭセル送信システムの出力制御部の
送信サイクルｎでの動作を説明するためのフローチャー
トである。
送信サイクルｎでの動作を説明するためのフローチャー
トである。
【図３】図１のＡＴＭセル送信システムの送信制御部の
送信サイクルｎでの動作を説明するためのフローチャー
トである。
送信サイクルｎでの動作を説明するためのフローチャー
トである。
【図４】図１のＡＴＭセル送信システムの動作を説明す
るためのタイミングチャート（その１）である。
るためのタイミングチャート（その１）である。
【図５】図１のＡＴＭセル送信システムの動作を説明す
るためのタイミングチャート（その２）である。
るためのタイミングチャート（その２）である。
【図６】本発明の第２の実施例によるＡＴＭセル送信シ
ステムのブロック図である。
ステムのブロック図である。
【図７】図６のＡＴＭセル送信システムの送信制御部の
送信サイクルｎでの動作を説明するためのフローチャー
トである。
送信サイクルｎでの動作を説明するためのフローチャー
トである。
【図８】図６のＡＴＭセル送信システムの動作を説明す
るためのタイミングチャートである。
るためのタイミングチャートである。
【図９】本発明の第３の実施例によるＡＴＭセル送信シ
ステムのブロック図である。
ステムのブロック図である。
【図１０】図９のＡＴＭセル送信システムの送信制御部
の送信サイクルｎでの動作を説明するためのフローチャ
ートである。
の送信サイクルｎでの動作を説明するためのフローチャ
ートである。
【図１１】図９のＡＴＭセル送信システムの拡張物理層
デバイスのクロックサイクルａでの動作を説明するため
のフローチャートである。
デバイスのクロックサイクルａでの動作を説明するため
のフローチャートである。
【図１２】図９のＡＴＭセル送信システムの動作を説明
するためのタイミングチャートである。
するためのタイミングチャートである。
【図１３】本発明の第４の実施例によるＡＴＭセル送信
システムのブロック図である。
システムのブロック図である。
【図１４】図１３のＡＴＭセル送信システムの送信制御
部の送信サイクルｎでの動作を説明するためのフローチ
ャートである。
部の送信サイクルｎでの動作を説明するためのフローチ
ャートである。
【図１５】一般的なＡＴＭセル送信システムのブロック
図である。
図である。
【図１６】図１５のＡＴＭセル送信システムの動作を説
明するためのタイミングチャートである。
明するためのタイミングチャートである。
【図１７】図１５のＡＴＭセル送信システムの規格物理
層デバイスのクロックサイクルａでの動作を説明するた
めのフローチャートである。
層デバイスのクロックサイクルａでの動作を説明するた
めのフローチャートである。
１ ＡＴＭ層デバイス ２−０〜２−Ｍ 物理層デバイス（規格物理層デバイ
ス） ３ インタフェース（ユートピア・レベル２に従うイ
ンタフェース） ４ セル蓄積部 ５−０〜５−Ｍ ＦＩＦＯメモリ ５´ 出力制御部 ６ セル出力命令 ７ 蓄積セル有無信号 ８ フル信号 ９ 送信セル選択器 １０ 送信制御部 １１ エンプティー信号 １０´ 送信制御部 ２´−０〜２´−Ｍ 物理層デバイス（拡張物理層デ
バイス） １０” 送信制御部 ５ ＦＩＦＯメモリ １２ 送信セル出線番号 １０''' 送信制御部 ２”−０〜２”−Ｍ 物理層デバイス（規格物理層デ
バイス及び拡張物理層デバイスのいずれかである）
ス） ３ インタフェース（ユートピア・レベル２に従うイ
ンタフェース） ４ セル蓄積部 ５−０〜５−Ｍ ＦＩＦＯメモリ ５´ 出力制御部 ６ セル出力命令 ７ 蓄積セル有無信号 ８ フル信号 ９ 送信セル選択器 １０ 送信制御部 １１ エンプティー信号 １０´ 送信制御部 ２´−０〜２´−Ｍ 物理層デバイス（拡張物理層デ
バイス） １０” 送信制御部 ５ ＦＩＦＯメモリ １２ 送信セル出線番号 １０''' 送信制御部 ２”−０〜２”−Ｍ 物理層デバイス（規格物理層デ
バイス及び拡張物理層デバイスのいずれかである）
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 ＮＥＣ技報，ＶＯＬ．50，ＮＯ．３, Ｐ182−186
Claims (27)
- 【請求項１】 ＡＴＭ層デバイスによってポーリングさ
れ、ＡＴＭセルの転送を受け入れ可能である物理層デバ
イスは、セル送信許可信号をＡＴＭ層デバイスヘ出力す
るものであり、セル送信許可信号を受けた前記ＡＴＭ層
デバイスは、当該物理層デバイスヘＡＴＭセルを送信す
るＡＴＭセル送信システムにおいて、 前記ＡＴＭ層デバイスは、前記物理層デバイス毎に対応
して設けたＦＩＦＯメモリと、ＡＴＭセルを蓄積するセ
ル蓄積部と、該蓄積したＡＴＭセルの転送先である前記
物理層デバイスに対応して設けた前記ＦＩＦＯメモリが
セル取り入れ可能な場合に、該蓄積したＡＴＭセルを当
該ＦＩＦＯメモリヘ出力させる出力制御部と、前記セル
送信許可信号を出力する前記物理層デバイスヘ対応する
前記ＦＩＦＯメモリからＡＴＭセルを転送させる送信制
御部とを有するものであることを特徴とするＡＴＭセル
送信システム。 - 【請求項２】 ＡＴＭセルの転送先となる物理層デバイ
ス毎に対応して設けたＦＩＦＯメモリと、ＡＴＭセルを
蓄積するセル蓄積部と、該蓄積したＡＴＭセルを転送す
る転送先となる前記物理層デバイスに対し、対応する前
記ＦＩＦＯメモリがセル取り入れ可能な場合に、該蓄積
したＡＴＭセルを当該ＦＩＦＯメモリヘ出力させる出力
制御部と、ポーリングされてセル送信許可信号を出力す
る前記物理層デバイスヘ対応する前記ＦＩＦＯメモリか
らＡＴＭセルを転送させる送信制御部とを有することを
特徴とするＡＴＭ層デバイス。 - 【請求項３】 ＡＴＭ(asynchronous transfer mode)層
デバイス（１）と、第１乃至第Ｍ（Ｍは２以上の整数）
の規格物理層デバイス（２−０〜２−Ｍ）と、 前記ＡＴＭ層デバイスと前記第１乃至前記第Ｍの規格物
理層デバイスとの間に接続されたインタフェース（３）
とを有し、前記ＡＴＭ層デバイスから前記第１乃至前記
第Ｍの規格物理層デバイスのいずれかに前記インタフェ
ースを介してＡＴＭセルを送信するＡＴＭセル送信シス
テムにおいて、 前記第１乃至前記第Ｍの規格物理層デバイスの各々は、
前記ＡＴＭ層デバイスによってポーリングされた時に、
前記ＡＴＭ層デバイスが前記インタフェースに送信した
送信ＡＴＭセル以外に他のＡＴＭセルの転送を受け入れ
ることができる場合に、アクティブのセル送信許可信号
（ＴｘＣｌａｖ）を前記インタフェースに出力するもの
であり、 前記ＡＴＭ層デバイスは、前記第１乃至前記第Ｍの規格
物理層デバイスに対応した第１乃至第ＭのＦＩＦＯメモ
リ（５−０〜５−Ｍ）と、前記第１乃至前記第Ｍの規格
物理層デバイスの少なくとも一つ宛てのＡＴＭセルを蓄
積セルとして蓄積しているセル蓄積部（４）と、このセ
ル蓄積部に、前記蓄積セルの宛先の前記規格物理層デバ
イスに対応した前記第１乃至前記第ＭのＦＩＦＯメモリ
の一つに、 前記第１乃至前記第ＭのＦＩＦＯメモリの前記一つが１
セルを取り入れ可能な場合に、前記蓄積セルを転送セル
として出力させる出力制御部（５´）と、前記第１乃至
前記第ＭのＦＩＦＯメモリに接続された送信セル選択器
（９）と、前記第１乃至前記第Ｍの規格物理層デバイス
を順次ポーリングし、前記アクティブのセル送信許可信
号（ＴｘＣｌａｖ）を出力している少なくとも一つの規
格物理層デバイスを転送可能な規格物理層デバイスとし
て見つけ、この転送可能な規格物理層デバイスに対応し
たＦＩＦＯメモリが前記転送セルを格納している場合
に、前記送信ＡＴＭセルの送信サイクルの次の送信サイ
クルに、前記送信セル選択器に、 前記転送可能な規格物理層デバイスに対応したＦＩＦＯ
メモリから前記転送セルを選択的に前記インタフェース
を介して前記転送可能な規格物理層デバイスに前記送信
ＡＴＭセルの次のＡＴＭ送信セルとして転送させる送信
制御部（１０）とを有することを特徴とするＡＴＭセル
送信システム。 - 【請求項４】 前記インタフェースはユートピア・レベ
ル２に従うインタフェースであることを特徴とする請求
項３に記載のＡＴＭセル送信システム。 - 【請求項５】 前記第１乃至前記第ＭのＦＩＦＯメモリ
の各々は、前記転送セルを格納している場合に、格納セ
ル有りを示す信号（１１）を前記送信制御部に送出する
ことを特徴とする請求項３に記載のＡＴＭセル送信シス
テム。 - 【請求項６】 ＡＴＭ層デバイスによってポーリングさ
れ、ＡＴＭセルの転送を受け入れ可能である物理層デバ
イスは、セル送信許可信号をＡＴＭ層デバイスヘ出力す
るものであり、セル送信許可信号を受けた前記ＡＴＭ層
デバイスは、当該物理層デバイスヘＡＴＭセルを送信す
るＡＴＭセル送信システムにおいて、 前記ＡＴＭ層デバイスは、前記物理層デバイス毎に対応
して設けたＦＩＦＯメモリと、ＡＴＭセルを蓄積するセ
ル蓄積部と、該蓄積したＡＴＭセルの転送先である前記
物理層デバイスに対応して設けた前記ＦＩＦＯメモリが
セル取り入れ可能な場合に、該蓄積したＡＴＭセルを当
該ＦＩＦＯメモリヘ出力させると共に、前記セル送信許
可信号を出力する前記物理層デバイスヘ対応する前記Ｆ
ＩＦＯメモリからＡＴＭセルを転送させる送信制御部と
を有するものであることを特徴とするＡＴＭセル送信シ
ステム。 - 【請求項７】 ＡＴＭセルの転送先となる物理層デバイ
ス毎に対応して設けたＦＩＦＯメモリと、ＡＴＭセルを
蓄積するセル蓄積部と、該蓄積したＡＴＭセルを転送す
る転送先となる前記物理層デバイスに対し、対応する前
記ＦＩＦＯメモリがセル取り入れ可能な場合に、該蓄積
したＡＴＭセルを当該ＦＩＦＯメモリヘ出力させる出力
制御部と、ポーリングされてセル送信許可信号を出力す
る前記物理層デバイスヘ対応する前記ＦＩＦＯメモリか
らＡＴＭセルを転送させる送信制御部とを有することを
特徴とするＡＴＭ層デバイス。 - 【請求項８】 ＡＴＭ(asynchronous transfer mode)層
デバイス（１）と、第１乃至第Ｍ（Ｍは２以上の整数）
の規格物理層デバイス（２−０〜２−Ｍ）と、 前記ＡＴＭ層デバイスと前記第１乃至前記第Ｍの規格物
理層デバイスとの間に接続されたインタフェース（３）
とを有し、前記ＡＴＭ層デバイスから前記第１乃至前記
第Ｍの規格物理層デバイスのいずれかに前記インタフェ
ースを介してＡＴＭセルを送信するＡＴＭセル送信シス
テムにおいて、 前記第１乃至前記第Ｍの規格物理層デバイスの各々は、
前記ＡＴＭ層デバイスによってポーリングされた時に、
前記ＡＴＭ層デバイスが前記インタフェースに送信した
送信ＡＴＭセル以外に他のＡＴＭセルの転送を受け入れ
ることができる場合に、アクティブのセル送信許可信号
（ＴｘＣｌａｖ）を前記インタフェースに出力するもの
であり、 前記ＡＴＭ層デバイスは、前記第１乃至前記第Ｍの規格
物理層デバイスに対応した第１乃至第ＭのＦＩＦＯメモ
リ（５−０〜５−Ｍ）と、前記第１乃至前記第Ｍの規格
物理層デバイスの少なくとも一つ宛てのＡＴＭセルを蓄
積セルとして蓄積しているセル蓄積部（４）と、前記第
１乃至前記第ＭのＦＩＦＯメモリに接続された送信セル
選択器（９）と、前記第１乃至前記第Ｍの規格物理層デ
バイスを順次ポーリングし、前記アクティブのセル送信
許可信号（ＴｘＣｌａｖ）を出力している少なくとも一
つの規格物理層デバイスを転送可能な規格物理層デバイ
スとして見つけ、前記セル蓄積部内の前記蓄積セルが前
記転送可能な規格物理層デバイス宛てのＡＴＭセルであ
る場合に、前記セル蓄積部に、前記蓄積セルを前記転送
可能な規格物理層デバイスに対応したＦＩＦＯメモリに
転送セルとして出力させ、前記転送可能な規格物理層デ
バイスに対応したＦＩＦＯメモリが前記転送セルを格納
している場合に、前記送信ＡＴＭセルの送信サイクルの
次の送信サイクルに、前記送信セル選択器に、前記転送
可能な規格物理層デバイスに対応したＦＩＦＯメモリか
ら前記転送セルを選択的に前記インタフェースを介して
前記転送可能な規格物理層デバイスに前記送信ＡＴＭセ
ルの次のＡＴＭ送信セルとして転送させる送信制御部
（１０）とを有することを特徴とするＡＴＭセル送信シ
ステム。 - 【請求項９】 前記インタフェースはユートピア・レベ
ル２に従うインタフェースであることを特徴とする請求
項８に記載のＡＴＭセル送信システム。 - 【請求項１０】 前記第１乃至前記第ＭのＦＩＦＯメモ
リの各々は、前記転送セルを格納している場合に、格納
セル有りを示す信号（１１）を前記送信制御部に送出す
ることを特徴とする請求項８に記載のＡＴＭセル送信シ
ステム。 - 【請求項１１】 物理層デバイスは、セル送信許可信号
をＡＴＭ層デバイスヘ出力し、セル送信許可信号を受け
た前記ＡＴＭ層デバイスは、当該物理層デバイスヘＡＴ
Ｍセルを送信するＡＴＭセル送信システムにおいて、 前記物理層デバイスは、前記ＡＴＭ層デバイスによって
ポーリングされたときに、Ｋ（Ｋは２以上の整数）個の
ＡＴＭセルの転送を受け入れることができる場合に、セ
ル送信許可信号を前記ＡＴＭ層デバイスに出力するもの
であり、 前記ＡＴＭ層デバイスは、前記物理層デバイスの数より
も少ない数のＦＩＦＯメモリと、ＡＴＭセルを蓄積する
セル蓄積部と、該蓄積したＡＴＭセルの転送先が前記セ
ル送信許可信号を出力する前記物理層デバイスである場
合に、該蓄積したＡＴＭセルを前記ＦＩＦＯメモリヘ出
力させると共に、前記セル送信許可信号を出力する前記
物理層デバイスヘ前記ＦＩＦＯメモリからＡＴＭセルを
転送させる送信制御部とを有するものであることを特徴
とするＡＴＭセル送信システム。 - 【請求項１２】 ＡＴＭ層デバイスと、該ＡＴＭ層デバ
イスによってポーリングされたときに、Ｋ（Ｋは２以上
の整数）個のＡＴＭセルの転送を受け入れることができ
る場合に、セル送信許可信号を前記ＡＴＭ層デバイスに
出力する複数の物理層デバイスとを有するＡＴＭセル送
信システムにおける前記ＡＴＭ層デバイスであって、 前記物理層デバイスの数よりも少ない数のＦＩＦＯメモ
リと、ＡＴＭセルを蓄積するセル蓄積部と、該蓄積した
ＡＴＭセルの転送先が前記セル送信許可信号を出力する
前記物理層デバイスである場合に、該蓄積したＡＴＭセ
ルを前記ＦＩＦＯメモリヘ出力させると共に、前記セル
送信許可信号を出力する前記物理層デバイスヘ前記ＦＩ
ＦＯメモリからＡＴＭセルを転送させる送信制御部とを
有することを特徴とするＡＴＭ層デバイス。 - 【請求項１３】 ＡＴＭ層デバイスによってポーリング
された時に、Ｋ（Ｋは２以上の整数）個のＡＴＭセルの
転送を受け入れることができる場合に、セル送信許可信
号を前記ＡＴＭ層デバイスに出力することを特徴とする
物理層デバイス。 - 【請求項１４】 ＡＴＭ(asynchronous transfer mode)
層デバイス（１）と、 第１乃至第Ｍ（Ｍは２以上の整数）の拡張物理層デバイ
ス（２´−０〜２´−Ｍ）と、前記ＡＴＭ層デバイスと
前記第１乃至前記第Ｍの拡張物理層デバイスとの間に接
続されたインタフェース（３）とを有し、前記ＡＴＭ層
デバイスから前記第１乃至前記第Ｍの拡張物理層デバイ
スのいずれかに前記インタフェースを介してＡＴＭセル
を送信するＡＴＭセル送信システムにおいて、 前記第１乃至前記第Ｍの拡張物理層デバイスの各々は、
前記ＡＴＭ層デバイスによってポーリングされた時に、
前記ＡＴＭ層デバイスが前記インタフェースに送信した
送信ＡＴＭセル以外にＫ（Ｋは２以上の整数）個のＡＴ
Ｍセルの転送を受け入れることができる場合に、アクテ
ィブのセル送信許可信号（ＴｘＣｌａｖ）を前記インタ
フェースに出力するものであり、 前記ＡＴＭ層デバイスは、前記拡張物理層デバイスの数
よりも少ない数のＦＩＦＯメモリ（５）と、前記第１乃
至前記第Ｍの拡張物理層デバイスの少なくとも一つ宛て
のＡＴＭセルを蓄積セルとして蓄積しているセル蓄積部
（４）と、前記第１乃至前記第Ｍの拡張物理層デバイス
を順次ポーリングし、前記アクティブのセル送信許可信
号（ＴｘＣｌａｖ）を出力している少なくとも一つの拡
張物理層デバイスを転送可能な拡張物理層デバイスとし
て見つけ、前記セル蓄積部内の前記蓄積セルが前記転送
可能な拡張物理層デバイス宛てのＡＴＭセルである場合
に、 前記セル蓄積部に、前記蓄積セルを前記ＦＩＦＯメモリ
に転送セルとして出力させ、前記ＦＩＦＯメモリが前記
転送セルを格納している場合に、前記送信ＡＴＭセルの
送信サイクルの次の送信サイクルに、前記ＦＩＦＯメモ
リから前記転送セルを選択的に前記インタフェースを介
して前記転送可能な拡張物理層デバイスに前記送信ＡＴ
Ｍセルの次のＡＴＭ送信セルとして転送させる送信制御
部（１０”）とを有することを特徴とするＡＴＭセル送
信システム。 - 【請求項１５】 前記インタフェースはユートピア・レ
ベル２に従うインタフェースであることを特徴とする請
求項１４に記載のＡＴＭセル送信システム。 - 【請求項１６】 前記ＦＩＦＯメモリの数が１個である
ことを特徴とする請求項１４に記載のＡＴＭセル送信シ
ステム。 - 【請求項１７】 前記ＦＩＦＯメモリは、前記転送セル
を格納している場合に、格納セル有りを示す信号（１
１）を前記送信制御部に送出することを特徴とする請求
項１６に記載のＡＴＭセル送信システム。 - 【請求項１８】 前記送信制御部（１０”）は、前記セ
ル蓄積部内の前記蓄積セルが前記転送可能な拡張物理層
デバイス宛てのＡＴＭセルである場合に、前記セル蓄積
部に、前記蓄積セル及び該蓄積セルの宛先データを前記
ＦＩＦＯメモリに転送セル及び該転送セルの宛先データ
として出力させ、前記ＦＩＦＯメモリが前記転送セル及
び該転送セルの宛先データを格納している場合に、前記
送信ＡＴＭセルの送信サイクルの次の送信サイクルに、
前記ＦＩＦＯメモリから前記転送セルを選択的に前記イ
ンタフェースを介して前記転送セルの宛先データで示さ
れた拡張物理層デバイスに前記送信ＡＴＭセルの次のＡ
ＴＭ送信セルとして転送させることを特徴とする請求項
１６に記載のＡＴＭセル送信システム。 - 【請求項１９】 前記ＦＩＦＯメモリは、前記転送セル
及び該転送セルの宛先データを格納している場合に、格
納セル有りを示す信号（１１）及び該転送セルの宛先デ
ータ（１２）を前記送信制御部に送出することを特徴と
する請求項１８に記載のＡＴＭセル送信システム。 - 【請求項２０】 ＡＴＭ層デバイスと、第１乃至第Ｍ
（Ｍは２以上の整数）の物理層デバイスとを有し、前記
ＡＴＭ層デバイスから前記第１乃至前記第Ｍの物理層デ
バイスのいずれかにＡＴＭセルを送信するＡＴＭセル送
信システムにおいて、 前記第１乃至前記第Ｍの物理層デバイスの各々は、前記
ＡＴＭ層デバイスによってポーリングされた時に、前記
ＡＴＭ層デバイスが送信した送信ＡＴＭセル以外にＫ
（Ｋは２以上の整数）個のＡＴＭセルの転送を受け入れ
ることができる場合に、セル送信許可信号を出力する拡
張物理層デバイスと、前記ＡＴＭ層デバイスによってポ
ーリングされた時に、前記ＡＴＭ層デバイスが送信した
送信ＡＴＭセル以外にもう一つのＡＴＭセルの転送を受
け入れることができる場合に、セル送信許可信号を出力
する規格物理層デバイスとの内のいずれか一方であり、 前記ＡＴＭ層デバイスは、前記拡張物理層デバイスより
も少ない数のＦＩＦＯメモリと、前記第１乃至前記第Ｍ
の物理層デバイスの少なくとも一つ宛てのＡＴＭセルを
蓄積セルとして蓄積しているセル蓄積部と、前記第１乃
至前記第Ｍの物理層デバイスを順次ポーリングし、前記
セル送信許可信号を出力している少なくとも一つの物理
層デバイスを、過去の（Ｋ−１）回の送信サイクルの間
に送信ＡＴＭセルを送信した規格物理層デバイス以外の
物理層デバイスの中から、転送可能な物理層デバイスと
して見つけ、前記セル蓄積部内の前記蓄積セルが前記転
送可能な物理層デバイス宛てのＡＴＭセルである場合
に、前記セル蓄積部に、前記蓄積セルを前記ＦＩＦＯメ
モリに転送セルとして出力させ、前記ＦＩＦＯメモリが
前記転送セルを格納している場合に、前記送信ＡＴＭセ
ルの送信サイクルの次の送信サイクルに、前記ＦＩＦＯ
メモリから前記転送セルを選択的に前記転送可能な物理
層デバイスに前記送信ＡＴＭセルの次のＡＴＭ送信セル
として転送させる送信制御部とを有することを特徴とす
るＡＴＭセル送信システム。 - 【請求項２１】 ＡＴＭ層デバイスと、第１乃至第Ｍ
（Ｍは２以上の整数）の物理層デバイスとを有し、前記
第１乃至前記第Ｍの物理層デバイスの各々は、前記ＡＴ
Ｍ層デバイスによってポーリングされた時に、前記ＡＴ
Ｍ層デバイスが送信した送信ＡＴＭセル以外にＫ（Ｋは
２以上の整数）個のＡＴＭセルの転送を受け入れること
ができる場合に、セル送信許可信号を出力する拡張物理
層デバイスと、前記ＡＴＭ層デバイスによってポーリン
グされた時に、前記ＡＴＭ層デバイスが送信した送信Ａ
ＴＭセル以外にもう一つのＡＴＭセルの転送を受け入れ
ることができる場合に、セル送信許可信号を出力する規
格物理層デバイスとの内のいずれか一方であり、前記Ａ
ＴＭ層デバイスから前記第１乃至前記第Ｍの物理層デバ
イスのいずれかにＡＴＭセルを送信するＡＴＭセル送信
システムにおける前記ＡＴＭ層デバイスにおいて、 前記拡張物理層デバイスよりも少ない数のＦＩＦＯメモ
リと、前記第１乃至前記第Ｍの物理層デバイスの少なく
とも一つ宛てのＡＴＭセルを蓄積セルとして蓄積してい
るセル蓄積部と、前記第１乃至前記第Ｍの物理層デバイ
スを順次ポーリングし、前記セル送信許可信号を出力し
ている少なくとも一つの物理層デバイスを、過去の（Ｋ
−１）回の送信サイクルの間に送信ＡＴＭセルを送信し
た規格物理層デバイス以外の物理層デバイスの中から、
転送可能な物理層デバイスとして見つけ、前記セル蓄積
部内の前記蓄積セルが前記転送可能な物理層デバイス宛
てのＡＴＭセルである場合に、前記セル蓄積部に、前記
蓄積セルを前記ＦＩＦＯメモリに転送セルとして出力さ
せ、前記ＦＩＦＯメモリが前記転送セルを格納している
場合に、前記送信ＡＴＭセルの送信サイクルの次の送信
サイクルに、前記ＦＩＦＯメモリから前記転送セルを選
択的に前記転送可能な物理層デバイスに前記送信ＡＴＭ
セルの次のＡＴＭ送信セルとして転送させる送信制御部
とを有することを特徴とするＡＴＭ層デバイス。 - 【請求項２２】 ＡＴＭ (asynchronous transfer mod
e) 層デバイス（１）と、第１乃至第Ｍ（Ｍは２以上の
整数）の物理層デバイス（２”−０〜２”−Ｍ）と、前
記ＡＴＭ層デバイスと前記第１乃至前記第Ｍの物理層デ
バイスとの間に接続されたインタフェース（３）とを有
し、前記ＡＴＭ層デバイスから前記第１乃至前記第Ｍの
物理層デバイスのいずれかに前記インタフェースを介し
てＡＴＭセルを送信するＡＴＭセル送信システムにおい
て、 前記第１乃至前記第Ｍの物理層デバイスの各々は、前記
ＡＴＭ層デバイスによってポーリングされた時に、前記
ＡＴＭ層デバイスが前記インタフェースに送信した送信
ＡＴＭセル以外にＫ（Ｋは２以上の整数）個のＡＴＭセ
ルの転送を受け入れることができる場合に、アクティブ
のセル送信許可信号（ＴｘＣｌａｖ）を前記インタフェ
ースに出力する拡張物理層デバイスと、前記ＡＴＭ層デ
バイスによってポーリングされた時に、前記ＡＴＭ層デ
バイスが前記インタフェースに送信した送信ＡＴＭセル
以外にもう一つのＡＴＭセルの転送を受け入れることが
できる場合に、アクティブのセル送信許可信号（ＴｘＣ
ｌａｖ）を前記インタフェースに出力する規格物理層デ
バイスとの内のいずれか一方であり、 前記ＡＴＭ層デバイスは、前記拡張物理層デバイスより
も少ない数のＦＩＦＯメモリ（５）と、前記第１乃至前
記第Ｍの物理層デバイスの少なくとも一つ宛てのＡＴＭ
セルを蓄積セルとして蓄積しているセル蓄積部（４）
と、前記第１乃至前記第Ｍの物理層デバイスを順次ポー
リングし、前記アクティブのセル送信許可信号（ＴｘＣ
ｌａｖ）を出力している少なくとも一つの物理層デバイ
スを、過去の（Ｋ−１）回の送信サイクルの間に送信Ａ
ＴＭセルを送信した規格物理層デバイス以外の物理層デ
バイスの中から、転送可能な物理層デバイスとして見つ
け、前記セル蓄積部内の前記蓄積セルが前記転送可能な
物理層デバイス宛てのＡＴＭセルである場合に、前記セ
ル蓄積部に、前記蓄積セルを前記ＦＩＦＯメモリに転送
セルとして出力させ、前記ＦＩＦＯメモリが前記転送セ
ルを格納している場合に、前記送信ＡＴＭセルの送信サ
イクルの次の送信サイクルに、前記ＦＩＦＯメモリから
前記転送セルを選択的に前記インタフェースを介して前
記転送可能な物理層デバイスに前記送信ＡＴＭセルの次
のＡＴＭ送信セルとして転送させる送信制御部（１
０''' ）とを有することを特徴とするＡＴＭセル送信シ
ステム。 - 【請求項２３】 前記インタフェースはユートピア・レ
ベル２に従うインタフェースであることを特徴とする請
求項２２に記載のＡＴＭセル送信システム。 - 【請求項２４】 前記ＦＩＦＯメモリの数が１個である
ことを特徴とする請求項２２に記載のＡＴＭセル送信シ
ステム。 - 【請求項２５】 前記ＦＩＦＯメモリは、前記転送セル
を格納している場合に、格納セル有りを示す信号（１
１）を前記送信制御部に送出することを特徴とする請求
項２４に記載のＡＴＭセル送信システム。 - 【請求項２６】 前記送信制御部（１０''' ）は、前記
セル蓄積部内の前記蓄積セルが前記転送可能な物理層デ
バイス宛てのＡＴＭセルである場合に、前記セル蓄積部
に、前記蓄積セル及び該蓄積セルの宛先データを前記Ｆ
ＩＦＯメモリに転送セル及び該転送セルの宛先データと
して出力させ、前記ＦＩＦＯメモリが前記転送セル及び
該転送セルの宛先データを格納している場合に、前記送
信ＡＴＭセルの送信サイクルの次の送信サイクルに、前
記ＦＩＦＯメモリから前記転送セルを選択的に前記イン
タフェースを介して前記転送セルの宛先データで示され
た物理層デバイスに前記送信ＡＴＭセルの次のＡＴＭ送
信セルとして転送させることを特徴とする請求項２４に
記載のＡＴＭセル送信システム。 - 【請求項２７】 前記ＦＩＦＯメモリは、前記転送セル
及び該転送セルの宛先データを格納している場合に、格
納セル有りを示す信号（１１）及び該転送セルの宛先デ
ータ（１２）を前記送信制御部に送出することを特徴と
する請求項２６に記載のＡＴＭセル送信システム。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34339397A JP3204304B2 (ja) | 1997-12-12 | 1997-12-12 | Ａｔｍセル送信システム |
| EP98123069A EP0949839B1 (en) | 1997-12-12 | 1998-12-10 | ATM cell transmission system |
| DE1998632149 DE69832149T2 (de) | 1997-12-12 | 1998-12-10 | ATM-Zellenübermittlungssystem |
| US09/209,697 US6307858B1 (en) | 1997-12-12 | 1998-12-11 | ATM cell transmission system |
| KR1019980054622A KR100297970B1 (ko) | 1997-12-12 | 1998-12-12 | Atm 셀 전송시스템 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34339397A JP3204304B2 (ja) | 1997-12-12 | 1997-12-12 | Ａｔｍセル送信システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11177565A JPH11177565A (ja) | 1999-07-02 |
| JP3204304B2 true JP3204304B2 (ja) | 2001-09-04 |
Family
ID=18361174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34339397A Expired - Fee Related JP3204304B2 (ja) | 1997-12-12 | 1997-12-12 | Ａｔｍセル送信システム |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6307858B1 (ja) |
| EP (1) | EP0949839B1 (ja) |
| JP (1) | JP3204304B2 (ja) |
| KR (1) | KR100297970B1 (ja) |
| DE (1) | DE69832149T2 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100258764B1 (ko) * | 1998-03-24 | 2000-06-15 | 윤종용 | 에이티엠 계층과 물리 계층간의 셀전송 장치및 방법 |
| KR19990075872A (ko) * | 1998-03-25 | 1999-10-15 | 김영환 | 비대칭 디지털 가입자 라인 시스템의 가입자측 비대칭 디지털가입자 라인 모뎀 |
| US6449655B1 (en) * | 1999-01-08 | 2002-09-10 | Cisco Technology, Inc. | Method and apparatus for communication between network devices operating at different frequencies |
| CA2271539A1 (en) * | 1999-05-12 | 2000-11-12 | Pmc-Sierra Inc. | Interface between a link layer device and one or more physical layer devices |
| EP1192834A1 (en) * | 1999-06-17 | 2002-04-03 | Nokia Corporation | Multiplexing and demultiplexing method and apparatus |
| US6952420B1 (en) * | 1999-10-18 | 2005-10-04 | Paradyne Corporation | System and method for polling devices in a network system |
| KR20010105690A (ko) * | 2000-05-17 | 2001-11-29 | 박종섭 | 기지제어국 시스템의 에이티엠 셀 버스 스위칭 장치 |
| CA2313087A1 (en) * | 2000-06-29 | 2001-12-29 | Pmc-Sierra, Inc. | A bus interface for cell and/or packet data transfer |
| US6862294B1 (en) * | 2000-12-27 | 2005-03-01 | Cisco Technology, Inc. | Method and apparatus for overcoming large transport delays between master and slave utopia devices |
| KR20020084355A (ko) * | 2001-04-30 | 2002-11-07 | 현대네트웍스 주식회사 | 8 포트 ｖｄｓｌ 가입자 인터페이스 장치 |
| JP3601484B2 (ja) * | 2001-07-26 | 2004-12-15 | 日本電気株式会社 | Ａｔｍ通信装置およびそのセル受信方法 |
| US7072292B2 (en) * | 2001-11-13 | 2006-07-04 | Transwitch Corporation | Methods and apparatus for supporting multiple Utopia masters on the same Utopia bus |
| KR100427578B1 (ko) * | 2001-12-19 | 2004-04-28 | 삼성전자주식회사 | Ｉｍｔ-2000 비동기 시스템에서 무선망 제어국의 ａｔｍ스위치 정합 장치 |
| JP3738736B2 (ja) * | 2002-02-15 | 2006-01-25 | 日本電気株式会社 | ユートピアバスセルカウンタ回路 |
| US6765867B2 (en) * | 2002-04-30 | 2004-07-20 | Transwitch Corporation | Method and apparatus for avoiding head of line blocking in an ATM (asynchronous transfer mode) device |
| EP1504272A2 (en) * | 2002-04-30 | 2005-02-09 | Transwitch Corporation | An atm device incorporating methods and apparatus for increasing the number of utopia ports and method and apparatus for avoiding head of line blocking |
| US20030206550A1 (en) * | 2002-04-30 | 2003-11-06 | Transwitch Corporation | Methods and apparatus for increasing the number of UTOPIA ports in an ATM device |
| DE10219854B4 (de) * | 2002-05-03 | 2007-12-27 | Infineon Technologies Ag | Schichtenschnittstelle und Verfahren zum Austauschen von Daten darüber |
| US7177322B2 (en) * | 2002-05-28 | 2007-02-13 | International Business Machines Corporation | Technique for controlling selection of a peek adapter or a read adapter from multiple adapters connected to a high speed switch |
| US7161954B2 (en) | 2002-05-28 | 2007-01-09 | International Business Machines Corporation | Technique for controlling selection of a write adapter from multiple adapters connected to a high speed switch |
| AU2003248866A1 (en) * | 2002-07-08 | 2004-01-23 | Globespanvirata Incorporated | Method and system for optimizing utopia clav polling arbitration |
| US7286477B1 (en) * | 2002-08-05 | 2007-10-23 | Network Equipment Technologies, Inc. | Module interface carrier data rate adaptation techniques |
| US20040203371A1 (en) * | 2002-10-08 | 2004-10-14 | Hewlett Packard Company | Error control in a bluetooth wireless communication system |
| US20040198223A1 (en) * | 2002-10-08 | 2004-10-07 | Loh Weng Wah | Flow control in a bluetooth wireless communication system |
| TWI430614B (zh) * | 2011-10-21 | 2014-03-11 | Realtek Semiconductor Corp | 網路裝置、應用於網路裝置之網路通知裝置以及網路通知方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5485456A (en) * | 1994-10-21 | 1996-01-16 | Motorola, Inc. | Asynchronous transfer mode (ATM) system having an ATM device coupled to multiple physical layer devices |
| JP3014080B2 (ja) * | 1994-12-28 | 2000-02-28 | 三菱電機株式会社 | 交換機アダプタ及び汎用計算機 |
| JP2965907B2 (ja) * | 1995-07-17 | 1999-10-18 | ピーエムシー−シエラ・リミテッド | Ａｔｍ層装置 |
| US6075788A (en) * | 1997-06-02 | 2000-06-13 | Lsi Logic Corporation | Sonet physical layer device having ATM and PPP interfaces |
-
1997
- 1997-12-12 JP JP34339397A patent/JP3204304B2/ja not_active Expired - Fee Related
-
1998
- 1998-12-10 EP EP98123069A patent/EP0949839B1/en not_active Expired - Lifetime
- 1998-12-10 DE DE1998632149 patent/DE69832149T2/de not_active Expired - Lifetime
- 1998-12-11 US US09/209,697 patent/US6307858B1/en not_active Expired - Lifetime
- 1998-12-12 KR KR1019980054622A patent/KR100297970B1/ko not_active IP Right Cessation
Non-Patent Citations (1)
| Title |
|---|
| ＮＥＣ技報，ＶＯＬ．５０，ＮＯ．３，Ｐ１８２−１８６ |
Also Published As
| Publication number | Publication date |
|---|---|
| US6307858B1 (en) | 2001-10-23 |
| DE69832149D1 (de) | 2005-12-08 |
| KR19990063018A (ko) | 1999-07-26 |
| DE69832149T2 (de) | 2006-08-03 |
| EP0949839B1 (en) | 2005-11-02 |
| KR100297970B1 (ko) | 2001-08-07 |
| EP0949839A1 (en) | 1999-10-13 |
| JPH11177565A (ja) | 1999-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3204304B2 (ja) | Ａｔｍセル送信システム | |
| JP3819484B2 (ja) | Ｍｐｅｇパケットをパケット化およびセグメント化する装置および方法 | |
| JP3155472B2 (ja) | ネットワークインタフェースコントローラ | |
| US5479402A (en) | Logical channel setting system for ATM network | |
| US4661947A (en) | Self-routing packet switching network with intrastage packet communication | |
| US5446738A (en) | ATM multiplexing system | |
| JP2699985B2 (ja) | 高速デイジタル・パケット交換システム | |
| EP1686742B1 (en) | Communiction control device and method for an ATM system applicable to an ABR mode | |
| JPH0715435A (ja) | 非同期転送モード交換装置 | |
| JPH0846644A (ja) | パケット交換方式 | |
| EP0960501A2 (en) | Data communication system utilizing a scalable, non-blocking, high bandwidth central memory controller and method | |
| US6094432A (en) | Apparatus for and method of segmenting and reassembling constant bit rate traffic in asynchronous transfer mode network | |
| RU2134024C1 (ru) | Устройство и способ обработки элементов данных режима асинхронной передачи в системе коммутации режима асинхронной передачи | |
| JP3449299B2 (ja) | Ａｔｍセルの送信制御装置 | |
| EP0932322A2 (en) | ATM layer device controlling method and ATM layer device | |
| RU98103163A (ru) | Терминальный адаптер для широкополосной цифровой сети с интеграцией служб | |
| US5910953A (en) | ATM interface apparatus for time-division multiplex highways | |
| Obara et al. | High speed transport processor for broad-band burst transport system | |
| JP3194862B2 (ja) | セル伝送方法 | |
| JP2965385B2 (ja) | マルチバスにおけるデータセルの転送方式 | |
| JP2899609B2 (ja) | セル送出装置 | |
| KR100400172B1 (ko) | Atm층디바이스의 제어방법 및 atm층디바이스 | |
| KR100415511B1 (ko) | 에이티엠 셀 송수신 장치 및 그 방법 | |
| EP0929988A1 (en) | System for low-cost connection of devices to an atm network | |
| JP2002509409A (ja) | 第１のａｔｍ装置と第２のａｔｍ装置との間のデータ伝送を制御する装置および方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010530 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080629 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090629 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140629 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |