JP3194862B2 - セル伝送方法 - Google Patents

セル伝送方法

Info

Publication number
JP3194862B2
JP3194862B2 JP6265196A JP6265196A JP3194862B2 JP 3194862 B2 JP3194862 B2 JP 3194862B2 JP 6265196 A JP6265196 A JP 6265196A JP 6265196 A JP6265196 A JP 6265196A JP 3194862 B2 JP3194862 B2 JP 3194862B2
Authority
JP
Japan
Prior art keywords
cell
divided
cells
transmission line
speed transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP6265196A
Other languages
English (en)
Other versions
JPH09261230A (ja
Inventor
英二 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP6265196A priority Critical patent/JP3194862B2/ja
Publication of JPH09261230A publication Critical patent/JPH09261230A/ja
Application granted granted Critical
Publication of JP3194862B2 publication Critical patent/JP3194862B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、セル伝送方法、特
に高速伝送路により伝送されてきたセルを分割して低速
伝送路により伝送するセル伝送方法に関するものであ
る。
【0002】
【従来の技術】パケット通信は、送信情報を適当な大き
さのブロック(パケット)に区切って宛て先等の制御情
報を付加し、通信回線により転送するものである。この
通信回線は、一般に、伝送速度の異なる複数の伝送路か
ら構成されており、パケットは、伝送速度の高い高速伝
送路から伝送速度の低い低速伝送路へ、あるいは低速伝
送路から高速伝送路へと伝送される。しかし、高速伝送
路により伝送されてきたパケットをそのまま次の低速伝
送路により伝送できない場合がある。例えば、低速伝送
路がタイムスロットにより情報を伝送する時分割多重伝
送路であって、その1個のタイムスロットで伝送できる
パケットの大きさが高速伝送路により伝送されてきたパ
ケットの大きさに比べて小さい場合は、高速伝送路によ
り伝送されてきたパケットをそのまま時分割多重伝送路
の1個のタイムスロットで伝送することはできない。
【0003】そこで、従来、高速伝送路により伝送され
てきたパケットを時分割多重伝送路の1個のタイムスロ
ットで伝送できない場合は、時分割多重伝送路の送信側
においてそのパケットを1個のタイムスロットに挿入で
きる大きさのパケットに分割し、分割したパケットの先
頭のパケットに先頭であることを示す先頭情報を付与
し、最後のパッケトに最後であることを示す最終情報お
よびそのパケットの大きさを示す容量情報を付加して順
次時分割多重伝送路へ送出する。そして、受信側におい
て時分割多重伝送路により順次伝送されてくる分割され
たパッケトを入力し、そのパケットに付加されている先
頭情報、最終情報および容量情報に基づいて元のパケッ
トを組み立てて次の高速伝送路へ出力するものであっ
た。
【0004】
【発明が解決しようとする課題】しかしながら、時分割
多重伝送路の伝送速度は高速伝送路より低いため、分割
したパケットのすべてを伝送するためには高速伝送路の
場合よりも長い時間を要する。このため、高速伝送路か
らパケットを連続して受信し、先に受信したパケットの
分割および出力が終了しないうちに次のパケットを受信
する場合が生じる。従来のパケット伝送方法は、高速伝
送路により伝送されてくるパケットを受信した順に分割
して時分割多重伝送路へ出力する方法であるため、次の
パケット内の情報が先のパケット内の情報に比べて伝送
による遅れが問題となる場合、すなわち次のパケットの
優先順位が先のパケットよりも高い場合であっても、次
のパケットは、先のパケットの分割および出力が終了す
るまで待たされ、相手側に遅れて到着するという欠点が
あった。
【0005】このようなパケット伝送方法の欠点は、送
信情報を固定長のブロック(セル)に区切って宛て先等
の制御情報を付加し、通信回線により転送するATM (As
ynchronous Transfer Mode)通信における低速伝送路に
よるセル伝送方法でも同様に生じていた。
【0006】本発明はこのような従来技術の欠点を解消
し、高速伝送路から優先順位の高いセルを受信したとき
は、先に受信した優先順位の低いセルを低速伝送路によ
り伝送中であってもその伝送を一時中止し、優先順位の
高いセルを優先して低速伝送路により伝送することによ
り優先順位の高い情報が相手側に遅れて到着するのを防
止するセル伝送方法を提供することを目的とする。
【0007】
【課題を解決するための手段】本発明は上述の課題を解
決するために、送信側では、高速伝送路から受信したセ
ルの優先順位を該セルのヘッダ内の情報により判別して
該優先順位別にそれぞれ独立して前記セルを所定の大き
さのブロックに分割し、該ブロックのそれぞれに該当す
る優先順位を示す情報を付加することにより分割セルを
生成し、前記優先順位別にそれぞれ生成した分割セルの
うち最も優先順位の高い分割セルを他の分割セルが出力
中であってもそれに割り込む形で優先して低速伝送路へ
出力し、受信側では、前記低速伝送路から入力した分割
セルを順次メモリに一時格納し、元のセルの組立てに必
要なすべての分割セルが揃った順に該分割セルを元のセ
ルに組み立てて次の高速伝送路へ出力するものである。
【0008】また、本発明は、送信側では、高速伝送路
から受信したセルを所定の大きさのブロックに分割する
ことにより分割セルを生成して低速伝送路へ出力し、受
信側では、前記低速伝送路から入力した分割セルを元の
セルに組み立てて次の高速伝送路へ出力するセル伝送方
法であって、該方法は、前記送信側では、セルが収容す
るユーザー情報が予め定められた情報であることを該セ
ルのヘッダ内の情報により検知したとき前記セルからヘ
ッダのみを抽出し、該ヘッダに前記情報を削除したこと
を示す情報を付加することにより分割セルを生成して前
記低速伝送路へ出力し、前記受信側では、前記低速伝送
路から入力した分割セルから前記情報を検知したとき該
分割セルから前記ヘッダを抽出して該ヘッダに予め準備
してある前記情報を付加することにより元のセルを組み
立てるものである。
【0009】また、本発明は、送信側では、高速伝送路
から受信したセルを所定の大きさのブロックに分割する
ことにより分割セルを生成して低速伝送路へ出力し、受
信側では、前記低速伝送路から入力した分割セルを元の
セルに組み立てて次の高速伝送路へ出力するセル伝送方
法であって、該方法は、前記送信側では、前記高速伝送
路からセルを受信しないときは、障害監視用データを収
容する所定の大きさのブロックに障害監視用データを含
むことを示す情報を付加することにより分割セルを生成
して前記低速伝送路へ出力し、前記受信側では、前記低
速伝送路から入力した分割セルから前記情報を検知した
とき、該分割セルから障害監視用データを抽出するもの
である。
【0010】また、本発明は、送信側では、高速伝送路
から受信したセルを所定の大きさのブロックに分割する
ことにより分割セルを生成して低速伝送路へ出力し、受
信側では、前記低速伝送路から入力した分割セルを元の
セルに組み立てて次の高速伝送路へ出力するセル伝送方
法であって、該方法は、前記送信側では、分割した最後
のブロックが前記所定の大きさより小さいとき、該最後
のブロックに障害監視用データを付加することにより前
記所定の大きさのブロックにしてから分割セルを生成し
て前記低速伝送路へ出力し、前記受信側では、前記低速
伝送路から入力した前記最後の分割セルから前記障害監
視用データを抽出するものである。
【0011】また、本発明は、送信側では、高速伝送路
から受信したセルを所定の大きさのブロックに分割する
ことにより分割セルを生成して低速伝送路へ出力し、受
信側では、前記低速伝送路から入力した分割セルを元の
セルに組み立てて次の高速伝送路へ出力するセル伝送方
法であって、該方法は、前記送信側では、生成した前記
分割セルのすべてに障害情報等を収容し、前記受信側で
は、前記低速伝送路から入力した分割セルのすべてから
前記障害情報等を抽出するものである。
【0012】
【発明の実施の形態】次に添付図面を参照して本発明に
よるセル伝送方法の実施例を詳細に説明する。
【0013】図2は、本発明によるセル伝送方法の実施
例を適用したATM 通信システムの構成例を示すブロック
図である。このATM 通信システムは、ATM 交換主装置3
と遠隔地に設置された遠隔ATM 交換装置4との間を、伝
送速度が高い高速セル伝送路5(例えば、25Mbps )と
伝送速度が低い時分割多重伝送路7(例えば、8Mbps
)と高速セル伝送路6(例えば、25Mbps )とで接続
し、高速セル伝送路5と時分割多重伝送路7との間にセ
ル分解組立制御装置1を設け、時分割多重伝送路7と高
速セル伝送路6との間にセル分解組立制御装置2を設け
たものである。そして、ATM 交換主装置3および遠隔AT
M 交換装置4は、高速セル伝送路5または6に対してセ
ルを入出力することにより相互間で情報の授受を行い、
セル分解組立制御装置1および2は、セルのバッファリ
ングおよび分解組立を行うことにより高速セル伝送路5
または6と時分割多重伝送路7との間の伝送速度の整合
を行っている。
【0014】まず、高速セル伝送路5または6により伝
送されるセルの構成例および時分割多重伝送路7により
伝送される分割セルの構成例について図3〜図5を用い
て説明する。
【0015】図3(a) は、図2に示すATM 交換主装置3
または遠隔ATM 交換装置4から出力され、高速セル伝送
路5または6により伝送されるセルの構成例を示す図で
ある。本実施例では、このセル26は、仮想パス、セル識
別子、ヘッダ誤り検出情報等を含む5byteのヘッダ26A
と、ユーザー情報または制御情報を収容する48byteのユ
ーザー情報ブロック26B とから構成される53byteの固定
長のセルである。そして、ユーザー情報ブロック26B に
収容される情報がユーザー情報であるか制御情報である
か、さらには空きセルの等の無効または固定データであ
るか等はヘッダ26A に含まれる情報から識別することが
できる。
【0016】図3(b) は、図2に示すセル分解組立制御
装置1または2から出力され、時分割多重伝送路7によ
り伝送される分割セルの構成例を示す図である。時分割
多重伝送路7の1タイムスロットで伝送できる分割セル
の大きが、高速セル伝送路5または6により伝送される
セルの大きさより小さい場合、高速セル伝送路5または
6により伝送されてきたセルをそのまま時分割多重伝送
路7により伝送することはできないので、セルを複数の
分割セルに分割する必要がある。そこで、本実施例にお
ける時分割多重伝送路7の1タイムスロットで伝送でき
る分割セルの大きさを9byteとし、図3(a) に示す53by
teのセル26を分割して図3(b) に示す9byteの分割セル
27〜33を生成する方法について説明する。
【0017】まず、図3(a) に示す53byteのセル26を先
頭から順番に8byteずつ分割し、図3(b) に示す6個の
8byteの分割セルユーザー情報ブロック27C 〜32C と1
個の5byteのブロックとに分ける(分割セルユーザー情
報ブロック29C 〜32C は図示せず)。次いで、分割セル
ユーザー情報ブロック27C 〜32C の先頭に、4bit の分
割セルシーケンス番号ブロック27A 〜32A および4bit
の分割セル制御情報ブロック27B 〜32B を付加して9by
teの分割セル27〜32を生成する(1byte=8bit )。た
だし、分割した最後の5byteのブロックについては、そ
の後ろに3byteの分割セル特殊データブロックを付加し
て8byteの分割セルユーザー情報ブロック33C を生成す
る。そして、その分割セルユーザー情報ブロック33C の
先頭に4bit の分割セルシーケンス番号ブロック33A お
よび4bit の分割セル制御情報ブロック33B を付加して
9byteの分割セル33を生成する。分割した最後のブロッ
クは5byteであるため、3byteの分割セル特殊データブ
ロックを付加することにより9byteの分割セル33を生成
し、1タイムスロットで伝送できる分割セルの大きさ9
byteを有効に利用するものである。
【0018】ここで、分割セルシーケンス番号ブロック
27A 〜33A には、シーケンス番号を収容する。このシー
ケンス番号は、分割セル27〜33の順番を表示する連続の
番号であり、セルの優先順位をも表示する。受信側では
このシーケンス番号により、元のセルを組み立てるため
に必要なすべての分割セルを受信したか否かを判断し、
また優先的に組み立てるか否かを判断する。本実施例で
は、優先順位の高いセル(優先セル)を分割して生成し
た分割セル27〜33に対してはシーケンス番号8H〜EHを付
与し、それ以外のセル(通常セル)を分割して生成した
分割セル27〜33に対してはシーケンス番号1H〜7Hを付与
している。なお、優先順位は、セル26のヘッダ26A の内
容に対応して予め定めておくものとする。
【0019】なお、本実施例では、優先順位を優先と通
常の2種類としているが、2種類以上設定してもよい。
優先順位を2種類以上設定するする場合や分割セルの数
が7個以上に増加する場合には、分割セルシーケンス番
号ブロック27A 〜33A を4bit 以上に増やす必要があ
る。また、本実施例では、先述のように分割セルの数は
7個であるので、受信側においてシーケンス番号7Hまた
はEHを検出することにより最終の分割セルを識別するこ
とができる。ただし、可変長のパケットを分割するよう
な場合には、分割セルの数が変動するので、最終の分割
パケットに最終であることを示す情報を付加する必要が
ある。
【0020】また、分割セル制御情報ブロック27B 〜33
B には、時分割多重伝送路7およびセル分解組立制御装
置1または2の運用に必要な各種の制御情報や障害情報
等を収容する。分割セル制御情報ブロックをすべての分
割セルに付加することにより、制御情報や障害情報等を
周期的に送るものである。上述の分割セル特殊データブ
ロックには、時分割多重伝送路7およびセル分解組立制
御装置1または2の障害を監視するための特殊データを
収容する。
【0021】図4は、高速セル伝送路5または6により
伝送されてきたセル26のユーザー情報ブロック26B に収
容される情報が、空きセル等の無効または固定データで
ある場合に、時分割多重伝送路7により伝送される分割
セルの構成例を示す図である。図4(a) は、高速セル伝
送路5または6により伝送されてきたセル26の構成例で
あって、図3(a) に示すセル26と同様なものである。た
だし、セル26のユーザー情報ブロック26B に収容される
情報は、空きセル等の無効または固定データである。図
4(b) は、時分割多重伝送路7により伝送される分割セ
ルの構成例を示す図である。
【0022】まず、セル26から5byteのヘッダ26A のみ
を抽出し、ユーザー情報ブロック26B は廃棄する。次い
で、図4(b) に示すように、抽出したヘッダ26A の後ろ
に3byteの特殊データブロックを付加することにより8
byteの分割セルユーザー情報ブロック34C を生成する。
そして、この分割セルユーザー情報ブロック34C の先頭
に、4bit の分割セルシーケンス番号ブロック34A およ
び4bit の分割セル制御情報ブロック34B を付加して9
byteの分割セル34を生成する。ここで、分割セルシーケ
ンス番号ブロック34A には、ユーザー情報ブロック26B
内の情報が無効または固定データであったことを表示す
るシーケンス番号、例えばFHを収容する。分割セル制御
情報ブロック34B には、図3(b) の場合と同様の情報を
収容する。分割セルユーザー情報ブロック34C 内の特殊
データブロックには、時分割多重伝送路7およびセル分
解組立制御装置1または2の障害を監視するための特殊
データを収容する。
【0023】受信側では、受信した分割セルのシーケン
ス番号がFHである場合には、受信した分割セル34の分割
セルユーザー情報ブロック34C からヘッダ26A を抽出す
る。そして、そのヘッダ26A に、予め準備してある無効
または固定データを収容するユーザー情報ブロック26B
を付加して図4(a) に示す元のセル26を組み立てる。無
効または固定データは、所定のパターンに決められおり
受信側で予め準備しておくことができるので、時分割多
重伝送路7による伝送の対象から除外して伝送情報量を
削減し、他のセルの迅速な伝送、時分割多重伝送路7の
有効な利用等を実現するものである。
【0024】図5は、高速セル伝送路5または6からセ
ルが伝送されてこない場合に、時分割多重伝送路7へ出
力する分割セルの構成例を示す図である。この分割セル
35は、4bit の分割セルシーケンス番号ブロック35A 、
4bit の分割セル制御情報ブロック35B 、および8byte
の分割セルユーザー情報ブロック35C により構成される
9byteの分割セルである。ここで、分割セルシーケンス
番号ブロック35A には、他の分割セルと区別できるシー
ケンス番号、例えば0Hを収容する。分割セル制御情報ブ
ロック35B には、図3(b) の場合と同様の情報を収容す
る。分割セルユーザー情報ブロック35C には、時分割多
重伝送路7およびセル分解組立制御装置1または2の障
害を監視するための特殊データを収容する。伝送するセ
ルが無い場合に上述の特殊データを伝送し、時分割多重
伝送路7を有効に利用するものである。
【0025】次に、以上に説明したセルの分割および分
割セルの組立を行う図2に示すセル分解組立制御装置1
について詳細に説明する。なお、セル分解組立制御装置
2については、その構成および動作がセル分解組立制御
装置1の場合と同様であるので説明を省略する。
【0026】図1は、セル分解組立制御装置1の構成例
を示すブロック図である。このセル分解組立制御装置1
は、高速セル伝送路5により伝送されてくるセル26を分
割セル27〜33に分割して時分割多重伝送路7へ出力する
と共に、時分割多重伝送路7により伝送されてくる分割
セル27〜33を元のセル26に組み立てて高速セル伝送路5
へ出力するものである。まず、高速セル伝送路5により
伝送されてくるセル26を分割セル27〜33に分割して時分
割多重伝送路7へ出力する場合について説明する。
【0027】セル分解組立制御装置1の高速セル受信回
路11は、入力側に接続される高速セル伝送路5から図3
(a) に示す構成のセル26を受信し、出力側に接続される
メモリ制御回路12へ出力する。メモリ制御回路12は、高
速セル受信回路11から出力されるセル26を入力し、その
ヘッダ26A に含まれる情報に基づいて優先順位を識別す
る。そして、セル26が通常セルである場合には、これを
出力側に接続されるセルメモリ13へ出力し、セル26が優
先セルである場合には、出力側に接続される優先セルメ
モリ14へ出力する。また、メモリ制御回路12は、各回路
の動作を制御するための制御信号、分割セルを時分割多
重伝送路7へ出力するための同期信号、および組み立て
たセルを高速伝送路5へ出力するための同期信号を生成
して出力する。
【0028】セルメモリ13および優先セルメモリ14は、
それぞれ1個以上のセルを格納することができるメモリ
を有しており、セルメモリ13はメモリ制御回路12からの
通常セルを一時格納し、優先セルメモリ14はメモリ制御
回路12からの優先セルを一時格納し、共にバッファとし
て機能する。また、セルメモリ13および優先セルメモリ
14は、格納しているセルの数をメモリ制御回路12へ常時
報告する。メモリ制御回路12は、セルメモリ13または優
先セルメモリ14が1個以上のセル26を格納したとき、セ
ル分解回路15または優先セル分解回路16へ制御信号を送
出し、セルメモリ13または優先セルメモリ14に格納され
ているセル26を読み出して分割セルを生成するように指
示する。セルメモリ13および優先セルメモリ14がセル26
を格納していないときには、セル分解回路15へ制御信号
を送出して図5に示す分割セルを生成するよう指示す
る。
【0029】セル分解回路15または優先セル分解回路16
は、メモリ制御回路12からの制御信号の指示に従って、
入力側に接続されるセルメモリ13または優先セルメモリ
14からセル26を1個ずつ読み出し、ヘッダ26A に含まれ
る情報に基づいてユーザー情報ブロック26B 内の情報が
空きセル等の無効または固定データであるか否かを識別
する。無効または固定データでない場合には、本実施例
では、セル26を分割して図3(b) に示す7個の分割セル
27〜33を生成する。無効または固定データである場合に
は、セル26からヘッダ26A のみを抽出し、図4(b) に示
す分割セル34を生成する。ただし、セルメモリ13または
優先セルメモリ14にセルが格納されていない場合には、
メモリ制御回路12からの制御信号の指示に従って、図5
に示す分割セル35を生成する。
【0030】次いで、セル分解回路15または優先セル分
解回路16は、分割セルの生成を終了したことをメモリ制
御回路12へ報告する。メモリ制御回路12は、報告をした
セル分解回路15または優先セル分解回路16へ制御信号を
送出して生成した分割セルを出力するように指示すると
共に、セレクタ17へ制御信号を送出してセル分解回路15
または優先セル分解回路16の出力を選択するように指示
する。セル分解回路15または優先セル分解回路16は、メ
モリ制御回路12から出力される同期信号に従って、生成
した分割セルを出力側に接続されるセレクタ17へ順次出
力する。なお、セルの優先順位を2種類以上設ける場合
には、その種類の数に応じて優先セルメモリ14と優先セ
ル分解回路16とからなる系を増設すればよい。
【0031】セレクタ17は、メモリ制御回路12からの制
御信号の指示に従って、セル分解回路15または優先セル
分解回路16から出力される分割セルを入力し、出力側に
接続される低速セル送出回路18へ出力する。低速セル送
出回路18は、セレクタ17からの分割セルを出力側に接続
される時分割多重伝送路7へ出力し、相手のセル分解組
立制御装置2へ送信する。なお、セル分解回路15または
優先セル分解回路16は、生成した分割セルの出力を終了
したときはその旨をメモリ制御回路12へ報告する。
【0032】次に、セル分解回路15が分割セル27〜33を
セレクタ17へ出力している途中に、高速セル受信回路11
が高速セル伝送路5から優先順位の高い優先セルを受信
した場合について説明する。
【0033】メモリ制御回路12は、高速セル受信回路11
から出力される優先セルを入力し、これを優先セルメモ
リ14へ出力する。優先セルメモリ14は、その優先セルを
メモリに一時格納する。次いで、メモリ制御回路12は、
優先セル分解回路16へ制御信号を送出し、優先セルメモ
リ14から優先セルを読み出して分割セルを生成するよう
に指示する。そして、優先セル分解回路16から分割セル
の生成を終了した旨の報告を受けると、セル分解回路15
へ制御信号を送出して生成した分割セルの出力を一時中
止するように指示する。次いで、セレクタ17へ制御信号
を送出して優先セル分解回路16の出力を選択するように
指示すると共に、優先セル分解回路16へ制御信号を送出
して生成した分割セルを出力するように指示する。
【0034】このようにして、優先セルの分割セルは、
出力中の通常セルの分割セルに割り込む形で、優先して
時分割多重伝送路7 へ出力される。メモリ制御回路12
は、優先セル分解回路16から分割セルの出力を終了した
旨の報告を受けると、セル分解回路15へ制御信号を送出
して残りの分割セルの出力を再開するよう指示すると共
に、セレクタ17へ制御信号を送出してセル分解回路15の
出力を選択するように指示する。
【0035】ところで、先述したように、時分割多重伝
送路7の伝送速度は、高速セル伝送路5よりも低い。こ
のため、セルメモリ13または優先セルメモリ14のメモリ
は、その容量の大きさ次第ではオーバフローになること
も考えられる。そこで、本実施例では、バッファビジー
制御回路19を設けてオーバフローを防止している。
【0036】より詳細には、メモリ制御回路12は、セル
メモリ13および優先セルメモリ14から送られてくる報告
によりメモリの使用状況を常時監視する。オーバフロー
が生じるおそれのあるときに高速セル受信回路11が次の
セルを受信した場合、メモリ制御回路12は、高速セル受
信回路11からのセルをバッファビジー制御回路19へ出力
すると共に、制御信号を送出してそのセルを受信バッフ
ァビジー(受信セルメモリオーバフロー)として送信元
へ送り返すように指示する。バッファビジー制御回路19
は、メモリ制御回路12の指示に従って、メモリ制御回路
12からのセルを入力して出力側に接続されるセレクタ24
へ出力すると共に、セルチェック組立回路21へ制御信号
を送出してバッファビジー制御回路19から出力されるセ
ルを優先して高速セル伝送路5へ出力するように指示す
る。
【0037】セルチェック組立回路21は、バッファビジ
ー制御回路19の指示に従ってセレクタ24へ制御信号を送
出し、バッファビジー制御回路19の出力を選択するよう
に指示する。このようにして、高速セル伝送路5から受
信したセルは、そのまま受信バッファビジーとして高速
セル伝送路5へ出力され、送信元へ送り返される。メモ
リ制御回路12は、セルメモリ13または優先セルメモリ14
のメモリに1個以上のセルを格納するのに必要な空きが
生じるまで、受信したセルを受信バッファビジーとして
送信元へ送り返すように各回路を制御する。なお、送信
元は、セル(受信バッファビジー)を受信すると一定時
間をおいて受信したそのセル(受信バッファビジー)を
セル分解組立制御装置1へ再送する。これにより、メモ
リのオーバフローが回避され、セルの紛失が防止され
る。ただし、セルメモリ13および優先セルメモリ14は、
システムにおけるトラヒック条件等により計算した結果
に基づく十分な容量のメモリを備えている。
【0038】次に、セル分解組立制御装置1が、時分割
多重伝送路7により伝送されてくる分割セル27〜33を元
のセル26に組み立てて高速セル伝送路5へ出力する場合
について説明する。
【0039】セル分解組立制御装置1の低速セル受信回
路20は、入力側に接続される時分割多重伝送路7から図
3(b) に示す分割セル27〜33を順次入力し、出力側に接
続されるセルチェック組立回路21へ出力する。セルチェ
ック組立回路21は、低速セル受信回路20からの分割セル
27〜33を入力し、各分割セルの分割セルシーケンス番号
ブロック内のシーケンス番号をチェックする。そして、
本実施例では、シーケンス番号が1H〜7Hまたは8H〜EHで
ある場合には、その分割セルは元のセルを組み立てるた
めの分割セルであるので、メモリ(図示せず)に順次一
時格納する。そして、シーケンス番号が1Hから7Hまでの
すべての分割セル、またはシーケンス番号が8HからEHま
でのすべての分割セルを受信したとき、分割セル27〜33
から分割セルユーザー情報ブロック27C 〜33C を抽出し
て分割セルシーケンス番号27A 〜33A 内のシーケンス番
号の順につなぎ、図3(a) に示す構成のセル26を組み立
てる。
【0040】また、本実施例では、シーケンス番号がFH
である場合には、その分割セルは4図(b) に示す構成の
分割セルであって、元のセルのユーザー情報ブロック26
B (無効または固定データが収容される)を含んでいな
い。そこで、セルチェック組立回路21は、受信した分割
セルからヘッダの部分を抽出し、そのヘッダ26A に含ま
れる情報に基づいて元のセル26のユーザー情報ブロック
26B 内の情報が無効データか固定データかを判別する。
そして、予めメモリ(図示せず)に格納してある無効デ
ータまたは固定データを読み出してユーザー情報ブロッ
ク26B を生成し、抽出したヘッダ26A に付加して図4
(a) に示す元のセル26を組み立てる。ただし、シーケン
ス番号が0Hの場合には、その分割セルは障害監視用の特
殊データを伝送するための分割セルであるので、セルの
組立は行わない。セルチェック組立回路21は、組み立て
たセル26を、シーケンス番号が1H〜7Hである場合には出
力側に接続されるセルバッファ22へ出力し、シーケンス
番号が8H〜EHである場合には出力側に接続される優先セ
ルバッファ23へ出力する。
【0041】なお、先述したように、優先セルの分割セ
ルが通常セルの分割セルに割り込む形で時分割多重伝送
路7により伝送される場合がある。この場合、セルチェ
ック組立回路21は、受信順にメモリ(図示せず)に一時
格納してきた通常セルの分割セルをそのまま格納してお
き、次いで受信される優先セルの分割セルを受信順に先
述のメモリに一時格納していく。そして、優先セルを組
み立てるに必要なすべての分割セルを受信したとき、優
先セルを組み立てて優先セルバッファ23へ出力する。次
いで、残りの通常セルの分割セルが到着するのを待って
通常セルの組立を開始する。このように、優先順位の高
い優先セルを優先的に組み立てて高速セル伝送路5へ出
力することにより、優先セルの伝送による遅延を小さく
するものである。
【0042】また、セルチェック組立回路21は、受信し
たすべての分割セルについてその分割セル制御情報ブロ
ック27B 〜35B から制御情報や障害情報等を抽出して監
視する。さらに、シーケンス番号0H、7H、EHまたはFHを
検出した場合には、受信した分割セルの分割セルユーザ
ー情報ブロックから特殊データを抽出し、時分割多重伝
送路7およびセル分解組立制御装置2の障害を監視す
る。
【0043】セルバッファ22および優先セルバッファ23
は、それぞれ1個以上のセル26を格納できるメモリを有
しており、セルバッファ22はセルチェック組立回路21か
らの通常セルを一時格納し、優先セルバッファ23はセル
チェック組立回路21からの優先セルを一時格納し、共に
バッファとして機能する。また、セルバッファ22および
優先セルバッファ23は、格納しているセルの数をセルチ
ェック組立回路21へ常時報告する。セルチェック組立回
路21は、セルバッファ22または優先セルバッファ23が1
個以上のセル26を格納したとき、セレクタ24へ制御信号
を送出してセルバッファ22または優先セルバッファ23の
出力を選択するように指示する。そして、メモリ制御回
路12からの同期信号、すなわち高速セル伝送路5の伝送
速度に適合するタイミングでセルバッファ22または優先
セルバッファ23からセル26を読み出し、セレクタ24へ出
力する。なお、セルチェック組立回路21は、バッファビ
ジー制御回路19からバッファビジー制御回路19の出力を
優先して高速セル伝送路5へ出力するように指示された
ときは、セルバッファ22または優先セルバッファ23から
のセルの読み出しを一時中止する。そして、セレクタ24
へ制御信号を送出してバッファビジー制御回路19から出
力されるセル(受信バッファビジー)を選択するよう指
示する。
【0044】セレクタ24は、セルチェック組立回路21か
らの制御信号に従って、セルバッファ22、優先セルバッ
ファ23、またはバッファビジー制御回路19から出力され
るセル26を入力し、出力側に接続される高速セル送出回
路25へ出力する。高速セル送出回路25は、セレクタ24か
らのセル26を入力して出力側に接続される高速セル伝送
路5へ出力し、図1に示すATM 交換主装置3へ送信す
る。
【0045】以上詳細に説明したように、本実施例によ
れば、高速伝送路5または6により伝送されてきたセル
を時分割多重伝送路7により伝送する際に、送信側では
優先順位の高いセルを優先的に分割して出力し、受信側
では優先的に元のセルに組み立てることにより優先順位
の高いセルを優先して伝送しているので、従来のセル伝
送方法に比べて優先処理が要求されるタスク等に関する
情報を遅滞なく伝送することが可能となる。
【0046】また、高速伝送路5または6により伝送さ
れてきたセルを時分割多重伝送路7により伝送する際
に、セルのユーザー情報が空きセル等の無効または固定
データである場合には、送信側では無効または固定デー
タを削除して伝送し、受信側でそれを付加して元のセル
を組み立てているので、時分割多重伝送路7により伝送
する情報量を削減することが可能となり、他のセルの迅
速な伝送、時分割多重伝送路7の有効な利用等を実現す
ることができる。
【0047】また、高速伝送路5または6により伝送さ
れてくるセルが無い場合には、障害監視のための特殊デ
ータを含む分割セルを生成して時分割多重伝送路7によ
り伝送するので、障害の早期発見および時分割多重伝送
路7の有効利用を図ることができる。さらに、高速伝送
路5または6により伝送されてきたセルを時分割多重伝
送路7により伝送する際に、すべての分割セルに制御情
報た障害監視情報等を付加して周期的に伝送し、また、
分割セルに情報を付加する余裕がある場合には、その分
割セルに障害監視のための特殊データを付加して伝送し
ているので、相手装置の状態を常に把握することができ
る。
【0048】なお、本実施例では、高速セル伝送路5ま
たは6により伝送されるセルおよび時分割多重伝送路7
により伝送される分割セルが図3〜図5に示す構成であ
る場合について説明したが、これに限定されるものでは
ない。また、低速伝送路が時分割多重伝送路7である場
合について説明したが、これに限定されるものではな
く、1回で伝送できるセルの大きさが高速セル伝送路5
または6により伝送されるセルよりも小さい低速伝送路
であればよい。また、分割セル制御情報ブロック27B 〜
35B 等により障害監視用の情報等を伝送しているが、伝
送する情報は障害監視用の情報等に制限されるものでは
ない。さらに、本実施例は、ATM 通信におけるセルの伝
送方法であるが、可変長のパケットを伝送するパケット
通信におけるパケットの伝送方法にも当然適用される。
【0049】
【発明の効果】このように本発明によれば、高速伝送路
により伝送されてきたセルを低速伝送路により伝送する
際に、送信側では優先順位の高いセルを優先的に分割し
て出力し、受信側では優先的に元のセルに組み立てるこ
とにより優先順位の高いセルを優先的に伝送しているの
で、従来のセル伝送方法に比べて優先処理等が要求され
るタスクを遅滞なく伝送することが可能となる。
【0050】また、高速伝送路により伝送されてきたセ
ルを低速伝送路により伝送する際に、セルのユーザー情
報が空きセル等の無効または固定データである場合に
は、送信側では無効または固定データを削除して伝送
し、受信側でそれを付加して元のセルを組み立てている
ので、低速伝送路により伝送する情報量を削減すること
が可能となり、他のセルの迅速な伝送、低速伝送路の有
効な利用等を実現することができる。
【0051】また、高速伝送路により伝送されてくるセ
ルが無い場合には、障害監視のための特殊データを含む
分割セルを生成して低速伝送路により伝送するので、障
害の早期発見および低速伝送路の有効利用を図ることが
できる。さらに、高速伝送路により伝送されてきたセル
を低速伝送路により伝送する際に、すべての分割セルに
制御情報や障害監視情報等を付加して周期的に伝送し、
また、分割セルに情報を付加する余裕がある場合には、
その分割セルに障害監視のための特殊データを付加して
伝送しているので、相手装置の状態を常に把握すること
ができる。
【図面の簡単な説明】
【図1】本発明の実施例であるセル伝送方法が適用され
るセル分解組立制御装置の構成例を示すブロック図であ
る。
【図2】ATM 通信システムの構成例を示すブロック図で
ある。
【図3】セルおよび分割セルの構成例を示す図である。
【図4】セルが無効または固定データを含む場合におけ
る分割セルの構成例を示す図である。
【図5】伝送するセルが無い場合における分割セルの構
成例を示す図である。
【符号の説明】
1〜2 セル分解組立制御装置 11 高速セル受信回路 12 メモリ制御回路 13 セルメモリ 14 優先セルメモリ 15 セル分解回路 16 優先セル分解回路 17、24 セレクタ 18 低速セル送出回路 19 バッファビジー制御回路 20 低速セル受信回路 21 セルチェック組立回路 22 セルバッファ 23 優先セルバッファ 25 高速セル送出回路

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 送信側では、高速伝送路から受信したセ
    ルの優先順位を該セルのヘッダ内の情報により判別して
    該優先順位別にそれぞれ独立して前記セルを所定の大き
    さのブロックに分割し、該ブロックのそれぞれに該当す
    る優先順位を示す情報を付加することにより分割セルを
    生成し、前記優先順位別にそれぞれ生成した分割セルの
    うち最も優先順位の高い分割セルを他の分割セルが出力
    中であってもそれに割り込む形で優先して低速伝送路へ
    出力し、受信側では、前記低速伝送路から入力した分割
    セルを順次メモリに一時格納し、元のセルの組立てに必
    要なすべての分割セルが揃った順に該分割セルを元のセ
    ルに組み立てて次の高速伝送路へ出力することを特徴と
    するセル伝送方法。
  2. 【請求項2】 送信側では、高速伝送路から受信したセ
    ルを所定の大きさのブロックに分割することにより分割
    セルを生成して低速伝送路へ出力し、受信側では、前記
    低速伝送路から入力した分割セルを元のセルに組み立て
    て次の高速伝送路へ出力するセル伝送方法であって、該
    方法は、前記送信側では、セルが収容するユーザー情報
    が予め定められた情報であることを該セルのヘッダ内の
    情報により検知したとき前記セルからヘッダのみを抽出
    し、該ヘッダに前記情報を削除したことを示す情報を付
    加することにより分割セルを生成して前記低速伝送路へ
    出力し、前記受信側では、前記低速伝送路から入力した
    分割セルから前記情報を検知したとき該分割セルから前
    記ヘッダを抽出して該ヘッダに予め準備してある前記情
    報を付加することにより元のセルを組み立てることを特
    徴とするセル伝送方法。
  3. 【請求項3】 送信側では、高速伝送路から受信したセ
    ルを所定の大きさのブロックに分割することにより分割
    セルを生成して低速伝送路へ出力し、受信側では、前記
    低速伝送路から入力した分割セルを元のセルに組み立て
    て次の高速伝送路へ出力するセル伝送方法であって、該
    方法は、前記送信側では、前記高速伝送路からセルを受
    信しないときは、障害監視用データを収容する所定の大
    きさのブロックに障害監視用データを含むことを示す情
    報を付加することにより分割セルを生成して前記低速伝
    送路へ出力し、前記受信側では、前記低速伝送路から入
    力した分割セルから前記情報を検知したとき、該分割セ
    ルから障害監視用データを抽出することを特徴とするセ
    ル伝送方法。
  4. 【請求項4】 送信側では、高速伝送路から受信したセ
    ルを所定の大きさのブロックに分割することにより分割
    セルを生成して低速伝送路へ出力し、受信側では、前記
    低速伝送路から入力した分割セルを元のセルに組み立て
    て次の高速伝送路へ出力するセル伝送方法であって、該
    方法は、前記送信側では、分割した最後のブロックが前
    記所定の大きさより小さいとき、該最後のブロックに障
    害監視用データを付加することにより前記所定の大きさ
    のブロックにしてから分割セルを生成して前記低速伝送
    路へ出力し、前記受信側では、前記低速伝送路から入力
    した前記最後の分割セルから前記障害監視用データを抽
    出することを特徴とするセル伝送方法。
  5. 【請求項5】 送信側では、高速伝送路から受信したセ
    ルを所定の大きさのブロックに分割することにより分割
    セルを生成して低速伝送路へ出力し、受信側では、前記
    低速伝送路から入力した分割セルを元のセルに組み立て
    て次の高速伝送路へ出力するセル伝送方法であって、該
    方法は、前記送信側では、生成した前記分割セルのすべ
    てに障害情報等を収容し、前記受信側では、前記低速伝
    送路から入力した分割セルのすべてから前記障害情報等
    を抽出することを特徴とするセル伝送方法。
JP6265196A 1996-03-19 1996-03-19 セル伝送方法 Expired - Fee Related JP3194862B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6265196A JP3194862B2 (ja) 1996-03-19 1996-03-19 セル伝送方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6265196A JP3194862B2 (ja) 1996-03-19 1996-03-19 セル伝送方法

Publications (2)

Publication Number Publication Date
JPH09261230A JPH09261230A (ja) 1997-10-03
JP3194862B2 true JP3194862B2 (ja) 2001-08-06

Family

ID=13206451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6265196A Expired - Fee Related JP3194862B2 (ja) 1996-03-19 1996-03-19 セル伝送方法

Country Status (1)

Country Link
JP (1) JP3194862B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1874321B (zh) 2001-08-09 2010-12-08 松下电器产业株式会社 传送装置和传送方法
CN104137487B (zh) * 2012-02-24 2017-09-01 三菱电机株式会社 通信装置及通信方法

Also Published As

Publication number Publication date
JPH09261230A (ja) 1997-10-03

Similar Documents

Publication Publication Date Title
AU693427B2 (en) Flow control system for packet switches
US5375121A (en) ATM cell assembling and disassembling system and method
JP2686872B2 (ja) ディジタル情報信号ルーチングのための共通メモリスイッチ及びスイッチング方法
EP0374928B1 (en) Packet congestion control method and packet switching equipment
JP3359499B2 (ja) 送出トラヒック制御装置
JP3168235B2 (ja) 高速パケット交換装置およびデータパケットの経路指定方法
EP0462349B1 (en) Broadband ring communication system and access control method
EP0949839B1 (en) ATM cell transmission system
JP3730471B2 (ja) パケット転送装置
KR970056414A (ko) 확장 구조를 갖는 에이티엠(atm) 계층 기능 처리 장치
US7009978B2 (en) Communications interface for providing a plurality of communication channels to a single port on a processor
JPH07202942A (ja) パケット交換機
US5732082A (en) System and method for multi-frame received queuing with sorting in an asynchronous transfer mode (ATM) system
EP0338558B1 (en) Packet switch suitable for integrated circuit implementation
JPH11122252A (ja) ショートセル多重化装置
JP2628701B2 (ja) 優先順位付き情報パケット用交換装置
US5862127A (en) Method of controlling the peak cell rate spacing of multiplexed ATM traffic
JP3194862B2 (ja) セル伝送方法
US5910953A (en) ATM interface apparatus for time-division multiplex highways
JP2000134218A (ja) パケット多重処理方式
JP3001493B2 (ja) バースト回線交換装置
KR0128839B1 (ko) 고속 패킷 스케줄링 제어장치
JP2899609B2 (ja) セル送出装置
JP3529324B2 (ja) タグ変換装置
KR100254583B1 (ko) 고정 및 가변 전송속도 셀 구분 송수신장치

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010515

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090601

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees