JP3204198B2 - 半導体メモリ装置 - Google Patents
半導体メモリ装置Info
- Publication number
- JP3204198B2 JP3204198B2 JP02824098A JP2824098A JP3204198B2 JP 3204198 B2 JP3204198 B2 JP 3204198B2 JP 02824098 A JP02824098 A JP 02824098A JP 2824098 A JP2824098 A JP 2824098A JP 3204198 B2 JP3204198 B2 JP 3204198B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- cell array
- bus
- output
- redundancy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
Description
【０００１】
【発明の属する技術分野】本発明は、半導体メモリに関
し、特にリダンダンシ（冗長）セルアレイを有する半導
体メモリ装置に関する。
し、特にリダンダンシ（冗長）セルアレイを有する半導
体メモリ装置に関する。
【０００２】
【従来の技術】図４は、この種の半導体メモリ装置の要
部構成を示すブロック図である。同図において、５１〜
５４はデータアンプ、６１，６２はリダンダンシデータ
アンプ、７１，７２はバスセレクタ、１００はノーマル
セルアレイ、２００はリダンダンシセルアレイである。
また、図５はこの半導体メモリ装置の各部のレイアウト
を示す図であり、この半導体メモリ装置はＤＲＡＭであ
る。
部構成を示すブロック図である。同図において、５１〜
５４はデータアンプ、６１，６２はリダンダンシデータ
アンプ、７１，７２はバスセレクタ、１００はノーマル
セルアレイ、２００はリダンダンシセルアレイである。
また、図５はこの半導体メモリ装置の各部のレイアウト
を示す図であり、この半導体メモリ装置はＤＲＡＭであ
る。
【０００３】図４において、各データアンプ５１〜５４
はノーマルセルアレイ１００から読み出されたデータを
各個に増幅して対応のリードライトバス（以下、バス）
ＲＷＢ０〜ＲＷＢ３に出力する。一方、リダンダンシデ
ータアンプ６１，６２は、ノーマルセルアレイ１００か
らのデータの読み出しが異常になったときに使用される
もので、この場合、リダンダンシセルアレイ２００から
読み出されたデータを増幅して各バスＲＷＢ０〜ＲＷＢ
３に出力する。
はノーマルセルアレイ１００から読み出されたデータを
各個に増幅して対応のリードライトバス（以下、バス）
ＲＷＢ０〜ＲＷＢ３に出力する。一方、リダンダンシデ
ータアンプ６１，６２は、ノーマルセルアレイ１００か
らのデータの読み出しが異常になったときに使用される
もので、この場合、リダンダンシセルアレイ２００から
読み出されたデータを増幅して各バスＲＷＢ０〜ＲＷＢ
３に出力する。
【０００４】また、バスセレクタ７１，７２は何れも、
インバータＩＮＶ１〜ＩＮＶ４，Ｐ型トランジスタＰ１
〜Ｐ４及びＮ型トランジスタＮ１〜Ｎ４から構成され、
リダンダンシデータアンプ６１，６２により増幅された
データを各バスＲＷＢ０〜ＲＷＢ３に選択出力する。
インバータＩＮＶ１〜ＩＮＶ４，Ｐ型トランジスタＰ１
〜Ｐ４及びＮ型トランジスタＮ１〜Ｎ４から構成され、
リダンダンシデータアンプ６１，６２により増幅された
データを各バスＲＷＢ０〜ＲＷＢ３に選択出力する。
【０００５】即ち、ノーマルセル１００からのデータの
読み出しが異常になると、バスセレクタ７１，７２のい
ずれか一方が、選択信号ＲＳＥＬ０−０〜ＲＳＥＬ３−
０または選択信号ＲＳＥＬ０−１〜ＲＳＥＬ３−１によ
って一括選択される。そして、このときバスセレクタ７
１が選択されたとすると、選択信号ＲＳＥＬ０−０によ
りバスセレクタ７１のトランジスタＰ１，Ｎ１が選択さ
れる。また選択信号ＲＳＥＬ１−０によりバスセレクタ
７１のトランジスタＰ２，Ｎ２が選択される。また、選
択信号ＲＳＥＬ２−０によりバスセレクタ７１のトラン
ジスタＰ３，Ｎ３が選択される。さらに、選択信号ＲＳ
ＥＬ３−０によりバスセレクタ７１のトランジスタＰ
４，Ｎ４が選択される。
読み出しが異常になると、バスセレクタ７１，７２のい
ずれか一方が、選択信号ＲＳＥＬ０−０〜ＲＳＥＬ３−
０または選択信号ＲＳＥＬ０−１〜ＲＳＥＬ３−１によ
って一括選択される。そして、このときバスセレクタ７
１が選択されたとすると、選択信号ＲＳＥＬ０−０によ
りバスセレクタ７１のトランジスタＰ１，Ｎ１が選択さ
れる。また選択信号ＲＳＥＬ１−０によりバスセレクタ
７１のトランジスタＰ２，Ｎ２が選択される。また、選
択信号ＲＳＥＬ２−０によりバスセレクタ７１のトラン
ジスタＰ３，Ｎ３が選択される。さらに、選択信号ＲＳ
ＥＬ３−０によりバスセレクタ７１のトランジスタＰ
４，Ｎ４が選択される。
【０００６】そして、リダンダンシデータアンプ６１に
より増幅されたリダンダンシセルアレイ２００のデータ
ビットＤ０は、バスセレクタ７１の選択トランジスタＰ
１，Ｎ１を介してバスＲＷＢ０へ出力され、さらにその
バスＲＷＢ０に接続される図示しない出力端子ＤＱ０か
ら出力される。また、リダンダンシセルアレイ２００の
データビットＤ１は、バスセレクタ７１の選択トランジ
スタＰ２，Ｎ２を介してバスＲＷＢ１へ出力され、さら
にそのバスＲＷＢ１に接続される図示しない出力端子Ｄ
Ｑ１から出力される。さらに、リダンダンシセルアレイ
２００のデータビットＤ２は、バスセレクタ７１の選択
トランジスタＰ３，Ｎ３を介してバスＲＷＢ２へ出力さ
れるとともに、リダンダンシセルアレイ２００のデータ
ビットＤ３は、バスセレクタ７１の選択トランジスタＰ
４，Ｎ４を介してバスＲＷＢ３へ出力され、それぞれの
バスＲＷＢ２，３に接続される図示しない出力端子ＤＱ
２，３から出力される。
より増幅されたリダンダンシセルアレイ２００のデータ
ビットＤ０は、バスセレクタ７１の選択トランジスタＰ
１，Ｎ１を介してバスＲＷＢ０へ出力され、さらにその
バスＲＷＢ０に接続される図示しない出力端子ＤＱ０か
ら出力される。また、リダンダンシセルアレイ２００の
データビットＤ１は、バスセレクタ７１の選択トランジ
スタＰ２，Ｎ２を介してバスＲＷＢ１へ出力され、さら
にそのバスＲＷＢ１に接続される図示しない出力端子Ｄ
Ｑ１から出力される。さらに、リダンダンシセルアレイ
２００のデータビットＤ２は、バスセレクタ７１の選択
トランジスタＰ３，Ｎ３を介してバスＲＷＢ２へ出力さ
れるとともに、リダンダンシセルアレイ２００のデータ
ビットＤ３は、バスセレクタ７１の選択トランジスタＰ
４，Ｎ４を介してバスＲＷＢ３へ出力され、それぞれの
バスＲＷＢ２，３に接続される図示しない出力端子ＤＱ
２，３から出力される。
【０００７】一方、バスセレクタ７２が選択信号ＲＳＥ
Ｌ０−１〜ＲＳＥＬ３−１により選択された場合は、リ
ダンダンシデータアンプ６２により増幅されたリダンダ
ンシセルアレイ２００の各データビットＤ０〜Ｄ３は同
様に、各バスＲＷＢ０〜ＲＷＢ３へ出力され、各出力端
子ＤＱ０〜ＤＱ３から各個に出力される。
Ｌ０−１〜ＲＳＥＬ３−１により選択された場合は、リ
ダンダンシデータアンプ６２により増幅されたリダンダ
ンシセルアレイ２００の各データビットＤ０〜Ｄ３は同
様に、各バスＲＷＢ０〜ＲＷＢ３へ出力され、各出力端
子ＤＱ０〜ＤＱ３から各個に出力される。
【０００８】
【発明が解決しようとする課題】このように従来装置で
は、リダンダンシセルアレイ２００にのみバスセレクタ
を設け、ノーマルセル１００のデータ読み出しが異常に
なった場合、リダンダンシセルアレイ２００の増幅デー
タをバスセレクタにより切り替えてバスＲＷＢ０〜ＲＷ
Ｂ３へ出力するようにしている。このため、回路のレイ
アウト上、リダンダンシセルアレイ２００の周辺レイア
ウトが困難になるという課題があった。また、リダンダ
ンシセルアレイ２００のデータの読み出しに時間がかか
り、装置の高速アクセスが困難になるという課題もあっ
た。したがって本発明は、メモリ装置のレイアウトが容
易に行えるようにするとともに、メモリ装置の高速アク
セスを可能にすることを目的とする。
は、リダンダンシセルアレイ２００にのみバスセレクタ
を設け、ノーマルセル１００のデータ読み出しが異常に
なった場合、リダンダンシセルアレイ２００の増幅デー
タをバスセレクタにより切り替えてバスＲＷＢ０〜ＲＷ
Ｂ３へ出力するようにしている。このため、回路のレイ
アウト上、リダンダンシセルアレイ２００の周辺レイア
ウトが困難になるという課題があった。また、リダンダ
ンシセルアレイ２００のデータの読み出しに時間がかか
り、装置の高速アクセスが困難になるという課題もあっ
た。したがって本発明は、メモリ装置のレイアウトが容
易に行えるようにするとともに、メモリ装置の高速アク
セスを可能にすることを目的とする。
【０００９】
【課題を解決するための手段】このような課題を解決す
るために本発明は、ノーマルセルアレイと、ノーマルセ
ルアレイのデータを増幅する第１のデータアンプと、リ
ダンダンシセルアレイと、リダンダンシセルアレイのデ
ータを増幅する第２のデータアンプと、ノーマルセルア
レイ及びリダンダンシセルアレイの各データが出力され
る複数のビット線からなるバスとを備え、第１及び第２
のデータアンプの増幅データを上記バスに出力する半導
体メモリ装置において、第１のデータアンプの増幅デー
タのうち所定の２ビットのデータをそれぞれバスの対応
する２つのビット線に出力する第１及び第２の回路から
なる第１のバスセレクタと、第２のデータアンプの増幅
データのうち所定の２ビットのデータをそれぞれバスの
対応する２つのビット線に出力する第３及び第４の回路
からなる第２のバスセレクタとを設けたものである。 ま
た、第１のバスセレクタの第１及び第２の回路の何れか
が接続されるビット線にデータが出力されない場合は、
該当ビット線に接続される第１のバスセレクタ内の該当
回路を該当ビット線から切り離すとともに、該当ビット
線に対応する第２のバスセレクタ内の回路を該当ビット
線に接続するものである。
るために本発明は、ノーマルセルアレイと、ノーマルセ
ルアレイのデータを増幅する第１のデータアンプと、リ
ダンダンシセルアレイと、リダンダンシセルアレイのデ
ータを増幅する第２のデータアンプと、ノーマルセルア
レイ及びリダンダンシセルアレイの各データが出力され
る複数のビット線からなるバスとを備え、第１及び第２
のデータアンプの増幅データを上記バスに出力する半導
体メモリ装置において、第１のデータアンプの増幅デー
タのうち所定の２ビットのデータをそれぞれバスの対応
する２つのビット線に出力する第１及び第２の回路から
なる第１のバスセレクタと、第２のデータアンプの増幅
データのうち所定の２ビットのデータをそれぞれバスの
対応する２つのビット線に出力する第３及び第４の回路
からなる第２のバスセレクタとを設けたものである。 ま
た、第１のバスセレクタの第１及び第２の回路の何れか
が接続されるビット線にデータが出力されない場合は、
該当ビット線に接続される第１のバスセレクタ内の該当
回路を該当ビット線から切り離すとともに、該当ビット
線に対応する第２のバスセレクタ内の回路を該当ビット
線に接続するものである。
【００１０】
【発明の実施の形態】以下、本発明について図面を参照
して説明する。図１は本発明に係る半導体メモリ装置の
構成を示すブロック図である。同図において、１１〜１
４はデータアンプ、２１，２２はリダンダンシデータア
ンプ、３１〜３４及び４１，４２はバスセレクタ、１０
０はノーマルセルアレイ、２００はリダンダンシセルア
レイである。なお、ＲＷＢ０〜ＲＷＢ３は４つのビット
線からなるバスである。なお、各バスセレクタ３１〜３
４，４１，４２は、インバータＩＮＶ１，ＩＮＶ２、Ｐ
型トランジスタＰ１，Ｐ２及びＮ型トランジスタＮ１，
Ｎ２により構成されている。
して説明する。図１は本発明に係る半導体メモリ装置の
構成を示すブロック図である。同図において、１１〜１
４はデータアンプ、２１，２２はリダンダンシデータア
ンプ、３１〜３４及び４１，４２はバスセレクタ、１０
０はノーマルセルアレイ、２００はリダンダンシセルア
レイである。なお、ＲＷＢ０〜ＲＷＢ３は４つのビット
線からなるバスである。なお、各バスセレクタ３１〜３
４，４１，４２は、インバータＩＮＶ１，ＩＮＶ２、Ｐ
型トランジスタＰ１，Ｐ２及びＮ型トランジスタＮ１，
Ｎ２により構成されている。
【００１１】図１において、各バスセレクタ３１〜３
４，４１，４２のうち、バスセレクタ３１〜３４はノー
マルセルアレイ１００の増幅データを各ビット線ＲＷＢ
０〜ＲＷＢ３に各個に選択出力するためのバスセレクタ
である。ここで、ノーマルセルアレイ１００から読み出
されデータアンプ１１により増幅されたデータビットＤ
０，Ｄ２は、バスセレクタ３１へ選択信号ＳＥＬ０−
１，ＳＥＬ２−１が与えられ各トランジスタＰ１，Ｐ
２，Ｎ１，Ｎ２がオンして選択されることにより、ビッ
ト線ＲＷＢ０，ＲＷＢ２へそれぞれ出力され、最終的に
各ビット線ＲＷＢ０，ＲＷＢ２と接続される図示しない
データ出力端子ＤＱ０，ＤＱ２から各個に出力される。
４，４１，４２のうち、バスセレクタ３１〜３４はノー
マルセルアレイ１００の増幅データを各ビット線ＲＷＢ
０〜ＲＷＢ３に各個に選択出力するためのバスセレクタ
である。ここで、ノーマルセルアレイ１００から読み出
されデータアンプ１１により増幅されたデータビットＤ
０，Ｄ２は、バスセレクタ３１へ選択信号ＳＥＬ０−
１，ＳＥＬ２−１が与えられ各トランジスタＰ１，Ｐ
２，Ｎ１，Ｎ２がオンして選択されることにより、ビッ
ト線ＲＷＢ０，ＲＷＢ２へそれぞれ出力され、最終的に
各ビット線ＲＷＢ０，ＲＷＢ２と接続される図示しない
データ出力端子ＤＱ０，ＤＱ２から各個に出力される。
【００１２】また、ノーマルセルアレイ１００から読み
出されデータアンプ１２により増幅されたデータビット
Ｄ０，Ｄ２は、バスセレクタ３２へ選択信号ＳＥＬ０−
０，ＳＥＬ２−０が与えられて各トランジスタＰ１，Ｐ
２，Ｎ１，Ｎ２がオンすることにより、ビット線ＲＷＢ
０，ＲＷＢ２へそれぞれ出力され、これと接続されるデ
ータ出力端子ＤＱ０，ＤＱ２から各個に出力される。ま
た、ノーマルセルアレイ１００から読み出されデータア
ンプ１３により増幅されたデータビットＤ１，Ｄ３は、
バスセレクタ３３へ選択信号ＳＥＬ１−１，ＳＥＬ３−
１が与えられて各トランジスタＰ１，Ｐ２，Ｎ１，Ｎ２
がオンすることにより、ビット線ＲＷＢ１，ＲＷＢ３へ
それぞれ出力され、これと接続されるデータ出力端子Ｄ
Ｑ１，ＤＱ３から各個に出力される。さらに、ノーマル
セルアレイ１００から読み出されデータアンプ１４によ
り増幅されたデータビットＤ１，Ｄ３は、バスセレクタ
３４へ選択信号ＳＥＬ１−０，ＳＥＬ３−０が与えられ
て各トランジスタＰ１，Ｐ２，Ｎ１，Ｎ２がオンするこ
とにより、ビット線ＲＷＢ１，ＲＷＢ３へそれぞれ出力
され、これと接続されるデータ出力端子ＤＱ１，ＤＱ３
から各個に出力される。
出されデータアンプ１２により増幅されたデータビット
Ｄ０，Ｄ２は、バスセレクタ３２へ選択信号ＳＥＬ０−
０，ＳＥＬ２−０が与えられて各トランジスタＰ１，Ｐ
２，Ｎ１，Ｎ２がオンすることにより、ビット線ＲＷＢ
０，ＲＷＢ２へそれぞれ出力され、これと接続されるデ
ータ出力端子ＤＱ０，ＤＱ２から各個に出力される。ま
た、ノーマルセルアレイ１００から読み出されデータア
ンプ１３により増幅されたデータビットＤ１，Ｄ３は、
バスセレクタ３３へ選択信号ＳＥＬ１−１，ＳＥＬ３−
１が与えられて各トランジスタＰ１，Ｐ２，Ｎ１，Ｎ２
がオンすることにより、ビット線ＲＷＢ１，ＲＷＢ３へ
それぞれ出力され、これと接続されるデータ出力端子Ｄ
Ｑ１，ＤＱ３から各個に出力される。さらに、ノーマル
セルアレイ１００から読み出されデータアンプ１４によ
り増幅されたデータビットＤ１，Ｄ３は、バスセレクタ
３４へ選択信号ＳＥＬ１−０，ＳＥＬ３−０が与えられ
て各トランジスタＰ１，Ｐ２，Ｎ１，Ｎ２がオンするこ
とにより、ビット線ＲＷＢ１，ＲＷＢ３へそれぞれ出力
され、これと接続されるデータ出力端子ＤＱ１，ＤＱ３
から各個に出力される。
【００１３】一方、バスセレクタ４１，４２は、リダン
ダンシセルアレイ２００の増幅データを各ビット線ＲＷ
Ｂ０〜ＲＷＢ３に各個に切替出力するためのバスセレク
タである。ここで、ノーマルセルアレイ１００のデータ
ビットＤ０，Ｄ１の対応ビット線ＲＷＢ０，ＲＷＢ１へ
の読み出しが異常になると、リダンダンシセルアレイ２
００のデータビットＤ０，Ｄ１が対応ビット線ＲＷＢ
０，ＲＷＢ１へ出力される。この場合、リダンダンシセ
ルアレイ２００のデータビットＤ０，Ｄ１はリダンダン
シデータアンプ２１により増幅され、バスセレクタ４１
へ出力される。バスセレクタ４１では選択信号ＲＳＥＬ
０，ＲＳＥＬ１により各トランジスタＰ１，Ｐ２，Ｎ
１，Ｎ２がオンし、リダンダンシセルアレイ２００の増
幅データビットＤ０，Ｄ１をビット線ＲＷＢ０，ＲＷＢ
１へそれぞれ出力する。これにより、リダンダンシセル
アレイ２００からのデータが出力端子ＤＱ０，ＤＱ１か
ら各個に出力される。
ダンシセルアレイ２００の増幅データを各ビット線ＲＷ
Ｂ０〜ＲＷＢ３に各個に切替出力するためのバスセレク
タである。ここで、ノーマルセルアレイ１００のデータ
ビットＤ０，Ｄ１の対応ビット線ＲＷＢ０，ＲＷＢ１へ
の読み出しが異常になると、リダンダンシセルアレイ２
００のデータビットＤ０，Ｄ１が対応ビット線ＲＷＢ
０，ＲＷＢ１へ出力される。この場合、リダンダンシセ
ルアレイ２００のデータビットＤ０，Ｄ１はリダンダン
シデータアンプ２１により増幅され、バスセレクタ４１
へ出力される。バスセレクタ４１では選択信号ＲＳＥＬ
０，ＲＳＥＬ１により各トランジスタＰ１，Ｐ２，Ｎ
１，Ｎ２がオンし、リダンダンシセルアレイ２００の増
幅データビットＤ０，Ｄ１をビット線ＲＷＢ０，ＲＷＢ
１へそれぞれ出力する。これにより、リダンダンシセル
アレイ２００からのデータが出力端子ＤＱ０，ＤＱ１か
ら各個に出力される。
【００１４】また、ノーマルセルアレイ１００のデータ
ビットＤ２，Ｄ３の対応ビット線ＲＷＢ２，ＲＷＢ３へ
の読み出しが異常になると、リダンダンシセルアレイ２
００のデータビットＤ２，Ｄ３が対応ビット線ＲＷＢ
２，ＲＷＢ３へ出力される。この場合、リダンダンシセ
ルアレイ２００のデータビットＤ２，Ｄ３はリダンダン
シデータアンプ２２により増幅され、バスセレクタ４２
へ出力される。バスセレクタ４２では選択信号ＲＳＥＬ
２，ＲＳＥＬ３により各トランジスタＰ１，Ｐ２，Ｎ
１，Ｎ２がオンし、リダンダンシセルアレイ２００の増
幅データビットＤ２，Ｄ３をビット線ＲＷＢ２，ＲＷＢ
３へそれぞれ出力する。これにより、リダンダンシセル
アレイ２００からのデータが出力端子ＤＱ２，ＤＱ３か
ら各個に出力される。
ビットＤ２，Ｄ３の対応ビット線ＲＷＢ２，ＲＷＢ３へ
の読み出しが異常になると、リダンダンシセルアレイ２
００のデータビットＤ２，Ｄ３が対応ビット線ＲＷＢ
２，ＲＷＢ３へ出力される。この場合、リダンダンシセ
ルアレイ２００のデータビットＤ２，Ｄ３はリダンダン
シデータアンプ２２により増幅され、バスセレクタ４２
へ出力される。バスセレクタ４２では選択信号ＲＳＥＬ
２，ＲＳＥＬ３により各トランジスタＰ１，Ｐ２，Ｎ
１，Ｎ２がオンし、リダンダンシセルアレイ２００の増
幅データビットＤ２，Ｄ３をビット線ＲＷＢ２，ＲＷＢ
３へそれぞれ出力する。これにより、リダンダンシセル
アレイ２００からのデータが出力端子ＤＱ２，ＤＱ３か
ら各個に出力される。
【００１５】このように、ノーマルセルアレイ１００及
びリダンダンシセルアレイ２００の双方からデータを読
み出してビット線ＲＷＢ０〜ＲＷＢ３へ出力する場合、
ノーマルセルアレイ１００とビット線ＲＷＢ０〜ＲＷＢ
３間及びリダンダンシセルアレイ２００とビット線ＲＷ
Ｂ０〜ＲＷＢ３間にそれぞれバスセレクタを設けるよう
にしたものである。即ち、リダンダンシセルアレイ２０
０のみにバスセレクタを付加した図４の従来構成に対
し、本装置ではノーマルセルアレイ１００にもバスセレ
クタを付加したことにより、リダンダンシセルアレイ２
００の周辺とノーマルセルアレイ１００の周辺とが同一
パターンとなり、したがって回路のレイアウト設計が容
易になる。
びリダンダンシセルアレイ２００の双方からデータを読
み出してビット線ＲＷＢ０〜ＲＷＢ３へ出力する場合、
ノーマルセルアレイ１００とビット線ＲＷＢ０〜ＲＷＢ
３間及びリダンダンシセルアレイ２００とビット線ＲＷ
Ｂ０〜ＲＷＢ３間にそれぞれバスセレクタを設けるよう
にしたものである。即ち、リダンダンシセルアレイ２０
０のみにバスセレクタを付加した図４の従来構成に対
し、本装置ではノーマルセルアレイ１００にもバスセレ
クタを付加したことにより、リダンダンシセルアレイ２
００の周辺とノーマルセルアレイ１００の周辺とが同一
パターンとなり、したがって回路のレイアウト設計が容
易になる。
【００１６】図３（ａ）は本装置をＤＲＡＭとして構成
した場合の各部のレイアウトを示す図である。一般にＤ
ＲＡＭの場合は、メモリセルのデータをビット線ＢＬ上
に読み出し、該データをセンスアンプで増幅する。その
後、データ線ＤＬで該データをセルアレイの外部へ引き
出し、その引き出したデータを上述のデータアンプによ
り増幅する。そしてそのデータアンプによる増幅データ
をセレクタ（即ち、上述のバスセレクタ）を介しリード
ライトバスＲＷＢ（ビット線ＲＷＢ０〜３からなるリー
ドライトバス）に導き、さらに入出力バッファを介して
入出力ピンに出力する。この場合、従来では図５に示す
ように１部のセルアレイ（即ち、リダンダンシセルアレ
イ）にのみ大きなセレクタを設けているが、本実施の形
態では、図３（ａ）に示すように全てのセルアレイに均
等に小さなセレクタを付加しており、従って回路のレイ
アウト設計が容易になる。
した場合の各部のレイアウトを示す図である。一般にＤ
ＲＡＭの場合は、メモリセルのデータをビット線ＢＬ上
に読み出し、該データをセンスアンプで増幅する。その
後、データ線ＤＬで該データをセルアレイの外部へ引き
出し、その引き出したデータを上述のデータアンプによ
り増幅する。そしてそのデータアンプによる増幅データ
をセレクタ（即ち、上述のバスセレクタ）を介しリード
ライトバスＲＷＢ（ビット線ＲＷＢ０〜３からなるリー
ドライトバス）に導き、さらに入出力バッファを介して
入出力ピンに出力する。この場合、従来では図５に示す
ように１部のセルアレイ（即ち、リダンダンシセルアレ
イ）にのみ大きなセレクタを設けているが、本実施の形
態では、図３（ａ）に示すように全てのセルアレイに均
等に小さなセレクタを付加しており、従って回路のレイ
アウト設計が容易になる。
【００１７】一方、図３（ｂ）に示すＳＲＡＭの場合
は、メモリセルからビット線ＢＬを介して読み出された
データをセンスアンプで増幅した後、直接セレクタを介
してリードライトバスＲＷＢに導き、さらに入出力バッ
ファを介し入出力ピンに出力する。本発明は、このよう
なＳＲＡＭの場合にも、図３（ｂ）に示すように、全て
のセルアレイ（即ち、ノーマルセルアレイ及びリダンダ
ンシセルアレイ）に均等に小さなセレクタを付加するこ
とが可能となり、したがって本発明はＳＲＡＭに対して
も適用することができる。
は、メモリセルからビット線ＢＬを介して読み出された
データをセンスアンプで増幅した後、直接セレクタを介
してリードライトバスＲＷＢに導き、さらに入出力バッ
ファを介し入出力ピンに出力する。本発明は、このよう
なＳＲＡＭの場合にも、図３（ｂ）に示すように、全て
のセルアレイ（即ち、ノーマルセルアレイ及びリダンダ
ンシセルアレイ）に均等に小さなセレクタを付加するこ
とが可能となり、したがって本発明はＳＲＡＭに対して
も適用することができる。
【００１８】また、図１において、ノーマルセルアレイ
１００用の各バスセレクタを、インバータＩＮＶ１，ト
ランジスタＰ１，Ｎ１からなる第１の回路と、インバー
タＩＮＶ２，トランジスタＰ２，Ｎ２からなる第２の回
路とから構成し、リダンダンシセルアレイ２００用の各
バスセレクタも、同様構成の、インバータＩＮＶ１，ト
ランジスタＰ１，Ｎ１からなる第３の回路と、インバー
タＩＮＶ２，トランジスタＰ２，Ｎ２からなる第４の回
路とから構成するようにしたので、ノーマルセルアレイ
１００からのデータの読み出し速度とリダンダンシセル
アレイ２００からのデータの読み出し速度とを同一速度
にすることができる。
１００用の各バスセレクタを、インバータＩＮＶ１，ト
ランジスタＰ１，Ｎ１からなる第１の回路と、インバー
タＩＮＶ２，トランジスタＰ２，Ｎ２からなる第２の回
路とから構成し、リダンダンシセルアレイ２００用の各
バスセレクタも、同様構成の、インバータＩＮＶ１，ト
ランジスタＰ１，Ｎ１からなる第３の回路と、インバー
タＩＮＶ２，トランジスタＰ２，Ｎ２からなる第４の回
路とから構成するようにしたので、ノーマルセルアレイ
１００からのデータの読み出し速度とリダンダンシセル
アレイ２００からのデータの読み出し速度とを同一速度
にすることができる。
【００１９】また、図４に示す従来のバスセレクタの構
成（即ち、インバータＩＮＶ１，トランジスタＰ１，Ｎ
１からなる回路Ａと、インバータＩＮＶ２，トランジス
タＰ２，Ｎ２からなる回路Ｂと、インバータＩＮＶ３，
トランジスタＰ３，Ｎ３からなる回路Ｃと、インバータ
ＩＮＶ４，トランジスタＰ４，Ｎ４からなる回路Ｃとに
よる構成）に対し、本装置のリダンダンシセルアレイ２
００用のバスセレクタは、上述したように第３及び第４
の回路から構成されるため、簡略化された構成となり、
したがって従来装置に比べてリダンダンシセルアレイ２
００のアクセス速度を向上できる。
成（即ち、インバータＩＮＶ１，トランジスタＰ１，Ｎ
１からなる回路Ａと、インバータＩＮＶ２，トランジス
タＰ２，Ｎ２からなる回路Ｂと、インバータＩＮＶ３，
トランジスタＰ３，Ｎ３からなる回路Ｃと、インバータ
ＩＮＶ４，トランジスタＰ４，Ｎ４からなる回路Ｃとに
よる構成）に対し、本装置のリダンダンシセルアレイ２
００用のバスセレクタは、上述したように第３及び第４
の回路から構成されるため、簡略化された構成となり、
したがって従来装置に比べてリダンダンシセルアレイ２
００のアクセス速度を向上できる。
【００２０】図２は、ノーマルセルアレイ１００の異常
時にリダンダンシセルアレイ２００への切り替えの一例
を示す図である。図２の例えば符号ａで示す×印の部分
が障害になり、ノーマルセルアレイ１００からのデータ
読出時にノーマルデータアンプ１Ａにより増幅されたデ
ータビットＤ０がバスセレクタ３Ａを経てビット線ＲＷ
Ｂ０へ出力できなくなると、その障害部分をビット線Ｒ
ＷＢから切り離し、かつバスセレクタ４Ａへ選択信号を
出力して図２の符号ａ’で示す○印の部分を接続する。
これにより、リダンダンシセルアレイ２００から読み出
されリダンダンシデータアンプ２Ａにより増幅されたデ
ータビットＤ０がバスセレクタ４Ａを経てビット線ＲＷ
Ｂ０へ出力される。
時にリダンダンシセルアレイ２００への切り替えの一例
を示す図である。図２の例えば符号ａで示す×印の部分
が障害になり、ノーマルセルアレイ１００からのデータ
読出時にノーマルデータアンプ１Ａにより増幅されたデ
ータビットＤ０がバスセレクタ３Ａを経てビット線ＲＷ
Ｂ０へ出力できなくなると、その障害部分をビット線Ｒ
ＷＢから切り離し、かつバスセレクタ４Ａへ選択信号を
出力して図２の符号ａ’で示す○印の部分を接続する。
これにより、リダンダンシセルアレイ２００から読み出
されリダンダンシデータアンプ２Ａにより増幅されたデ
ータビットＤ０がバスセレクタ４Ａを経てビット線ＲＷ
Ｂ０へ出力される。
【００２１】また、図２の符号ｂで示す×印部分が障害
になり、ノーマルセルアレイ１００からのデータ読出時
にノーマルデータアンプ１Ｂにより増幅されたデータビ
ットＤ１がバスセレクタ３Ｂを経てビット線ＲＷＢ１へ
出力できなくなると、その障害部分をビット線ＲＷＢ１
から切り離し、かつバスセレクタ４Ｂへ選択信号を出力
して図２の符号ｂ’で示す○印部分を接続する。これに
より、リダンダンシセルアレイ２００から読み出されリ
ダンダンシデータアンプ２Ｂにより増幅されたデータビ
ットＤ１がバスセレクタ４Ｂを経てビット線ＲＷＢ１へ
出力される。
になり、ノーマルセルアレイ１００からのデータ読出時
にノーマルデータアンプ１Ｂにより増幅されたデータビ
ットＤ１がバスセレクタ３Ｂを経てビット線ＲＷＢ１へ
出力できなくなると、その障害部分をビット線ＲＷＢ１
から切り離し、かつバスセレクタ４Ｂへ選択信号を出力
して図２の符号ｂ’で示す○印部分を接続する。これに
より、リダンダンシセルアレイ２００から読み出されリ
ダンダンシデータアンプ２Ｂにより増幅されたデータビ
ットＤ１がバスセレクタ４Ｂを経てビット線ＲＷＢ１へ
出力される。
【００２２】このように、各データアンプに第１及び第
２の２つの回路系からなるバスセレクタを接続するとと
もに各回路系の出力をビット線ＲＷＢ０〜ＲＷＢ３のう
ちの２つのビット線ＲＷＢに接続し、ノーマルセルアレ
イのデータビットを選択出力するバスセレクタの一方の
回路系が異常になると、その異常回路系とビット線との
接続を切り離し、かつ他方の正常回路系の接続は維持し
たまま、リダンダンシセルアレイのバスセレクタの該当
回路系を該当ビット線に接続するようにしたものであ
る。
２の２つの回路系からなるバスセレクタを接続するとと
もに各回路系の出力をビット線ＲＷＢ０〜ＲＷＢ３のう
ちの２つのビット線ＲＷＢに接続し、ノーマルセルアレ
イのデータビットを選択出力するバスセレクタの一方の
回路系が異常になると、その異常回路系とビット線との
接続を切り離し、かつ他方の正常回路系の接続は維持し
たまま、リダンダンシセルアレイのバスセレクタの該当
回路系を該当ビット線に接続するようにしたものであ
る。
【００２３】
【発明の効果】以上説明したように本発明によれば、ノ
ーマルセルアレイと、ノーマルセルアレイのデータを増
幅する第１のデータアンプと、リダンダンシセルアレイ
と、リダンダンシセルアレイのデータを増幅する第２の
データアンプと、ノーマルセルアレイ及びリダンダンシ
セルアレイのデータが出力される複数のビット線からな
るバスとを有し、第１及び第２のデータアンプの増幅デ
ータを上記バスに出力するようにした半導体メモリ装置
において、第１のデータアンプの増幅データのうち所定
の２ビットのデータをそれぞれバスの対応する２つのビ
ット線に出力する第１及び第２の回路からなる第１のバ
スセレクタと、第２のデータアンプの増幅データのうち
所定の２ビットのデータをそれぞれバスの対応する２つ
のビット線に出力する第３及び第４の回路からなる第２
のバスセレクタとを設けるようにしたので、リダンダン
シセルアレイの周辺とノーマルセルアレイの周辺とを同
一パターンで構成でき、したがって回路のレイアウト設
計が容易になる。また、ノーマルセルアレイのアクセス
速度とリダンダンシセルアレイのアクセス速度を同一速
度にすることができる。さらに、リダンダンシセルアレ
イにのみバスセレクタを設けそのバスセレクタを多くの
回路により構成する従来装置に比べ、リダンダンシセル
アレイのアクセス速度を向上できる。また、第１のバス
セレクタの第１及び第２の回路の何れかが接続されるビ
ット線にデータが出力されない場合は、該当ビット線に
接続される第１のバスセレクタ内の該当回路を該当ビッ
ト線から切り離すとともに、該当ビット線に対応する第
２のバスセレクタ内の回路を該当ビット線に接続するよ
うにしたので、リダンダンシ回路系を柔軟に構成でき
る。
ーマルセルアレイと、ノーマルセルアレイのデータを増
幅する第１のデータアンプと、リダンダンシセルアレイ
と、リダンダンシセルアレイのデータを増幅する第２の
データアンプと、ノーマルセルアレイ及びリダンダンシ
セルアレイのデータが出力される複数のビット線からな
るバスとを有し、第１及び第２のデータアンプの増幅デ
ータを上記バスに出力するようにした半導体メモリ装置
において、第１のデータアンプの増幅データのうち所定
の２ビットのデータをそれぞれバスの対応する２つのビ
ット線に出力する第１及び第２の回路からなる第１のバ
スセレクタと、第２のデータアンプの増幅データのうち
所定の２ビットのデータをそれぞれバスの対応する２つ
のビット線に出力する第３及び第４の回路からなる第２
のバスセレクタとを設けるようにしたので、リダンダン
シセルアレイの周辺とノーマルセルアレイの周辺とを同
一パターンで構成でき、したがって回路のレイアウト設
計が容易になる。また、ノーマルセルアレイのアクセス
速度とリダンダンシセルアレイのアクセス速度を同一速
度にすることができる。さらに、リダンダンシセルアレ
イにのみバスセレクタを設けそのバスセレクタを多くの
回路により構成する従来装置に比べ、リダンダンシセル
アレイのアクセス速度を向上できる。また、第１のバス
セレクタの第１及び第２の回路の何れかが接続されるビ
ット線にデータが出力されない場合は、該当ビット線に
接続される第１のバスセレクタ内の該当回路を該当ビッ
ト線から切り離すとともに、該当ビット線に対応する第
２のバスセレクタ内の回路を該当ビット線に接続するよ
うにしたので、リダンダンシ回路系を柔軟に構成でき
る。
【図面の簡単な説明】
【図１】 本発明に係る半導体メモリ装置の構成を示す
ブロック図である。
ブロック図である。
【図２】 上記半導体メモリ装置のセルアレイの切り替
え状況を示す図である。
え状況を示す図である。
【図３】 半導体メモリ装置をＤＲＡＭとした場合のレ
イアウト構成を示す図（図３（ａ））、及び半導体メモ
リ装置をＳＲＡＭとした場合のレイアウト構成を示す図
（図３（ｂ））である。
イアウト構成を示す図（図３（ａ））、及び半導体メモ
リ装置をＳＲＡＭとした場合のレイアウト構成を示す図
（図３（ｂ））である。
【図４】 従来の半導体メモリ装置の構成を示すブロッ
ク図である。
ク図である。
【図５】 従来の半導体メモリ装置のレイアウト構成を
示す図である。
示す図である。
１Ａ，１Ｂ，１１〜１４…データアンプ（ノーマルデー
タアンプ）、２１，２２，２Ａ，２Ｂ…リダンダンシセ
ルアレイ、３１〜３４，３Ａ，３Ｂ，４１，４２，４
Ａ，４Ｂ…バスセレクタ、１００…ノーマルセルアレ
イ、２００…リダンダンシセルアレイ、ＩＮＶ１，ＩＮ
Ｖ２…インバータ、Ｐ１，Ｐ２…Ｐ型トランジスタ、Ｎ
１，Ｎ２…Ｎ型トランジスタ、ＲＷＢ０〜ＲＷＢ３…ビ
ット線（バス）。
タアンプ）、２１，２２，２Ａ，２Ｂ…リダンダンシセ
ルアレイ、３１〜３４，３Ａ，３Ｂ，４１，４２，４
Ａ，４Ｂ…バスセレクタ、１００…ノーマルセルアレ
イ、２００…リダンダンシセルアレイ、ＩＮＶ１，ＩＮ
Ｖ２…インバータ、Ｐ１，Ｐ２…Ｐ型トランジスタ、Ｎ
１，Ｎ２…Ｎ型トランジスタ、ＲＷＢ０〜ＲＷＢ３…ビ
ット線（バス）。
Claims (2)
- 【請求項１】 ノーマルセルアレイと、ノーマルセルア
レイのデータを増幅する第１のデータアンプと、リダン
ダンシセルアレイと、リダンダンシセルアレイのデータ
を増幅する第２のデータアンプと、前記ノーマルセルア
レイ及びリダンダンシセルアレイの各データが出力され
る複数のビット線からなるバスとを備え、第１及び第２
のデータアンプの増幅データを前記バスに出力する半導
体メモリ装置において、 前記第１のデータアンプの増幅データのうち所定の２ビ
ットのデータをそれぞれ前記バスの対応する２つのビッ
ト線に出力する第１及び第２の回路からなる第１のバス
セレクタと、 前記第２のデータアンプの増幅データのうち所定の２ビ
ットのデータをそれぞれ前記バスの対応する２つのビッ
ト線に出力する第３及び第４の回路からなる第２のバス
セレクタとを有することを特徴とする半導体メモリ装
置。 - 【請求項２】 請求項１において、 前記第１のバスセレクタの第１及び第２の回路の何れか
が接続されるビット線にデータが出力されない場合は、
該当ビット線に接続される第１のバスセレクタ内の該当
回路を前記該当ビット線から切り離すとともに、前記該
当ビット線に対応する第２のバスセレクタ内の回路を前
記該当ビット線に接続することを特徴とする半導体メモ
リ装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02824098A JP3204198B2 (ja) | 1998-02-10 | 1998-02-10 | 半導体メモリ装置 |
| DE69907778T DE69907778T2 (de) | 1998-02-10 | 1999-02-09 | Halbleiterspeicherschaltung mit Redundanzspeicherzellen und uniformer Anordnung |
| EP99102468A EP0936549B1 (en) | 1998-02-10 | 1999-02-09 | Semiconductor memory device incorporating redundancy memory cells having uniform layout |
| US09/246,801 US5973970A (en) | 1998-02-10 | 1999-02-09 | Semiconductor memory device incorporating redundancy memory cells having uniform layout |
| TW088102047A TW434536B (en) | 1998-02-10 | 1999-02-10 | Semiconductor memory device incorporating redundancy memory cells having uniform layout |
| KR1019990004696A KR100295122B1 (ko) | 1998-02-10 | 1999-02-10 | 균일한 배치를 가진 리던던시 메모리셀을 채용한 반도체메모리장치 |
| CNB991030567A CN1192393C (zh) | 1998-02-10 | 1999-02-10 | 包含具有均匀布局的冗余存贮单元的半导体存贮装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02824098A JP3204198B2 (ja) | 1998-02-10 | 1998-02-10 | 半導体メモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11232894A JPH11232894A (ja) | 1999-08-27 |
| JP3204198B2 true JP3204198B2 (ja) | 2001-09-04 |
Family
ID=12243076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02824098A Expired - Fee Related JP3204198B2 (ja) | 1998-02-10 | 1998-02-10 | 半導体メモリ装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5973970A (ja) |
| EP (1) | EP0936549B1 (ja) |
| JP (1) | JP3204198B2 (ja) |
| KR (1) | KR100295122B1 (ja) |
| CN (1) | CN1192393C (ja) |
| DE (1) | DE69907778T2 (ja) |
| TW (1) | TW434536B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100339416B1 (ko) * | 1999-09-15 | 2002-05-31 | 박종섭 | 칼럼 리던던시 회로를 구비한 비휘발성 강유전체 메모리 장치 및 그의 페일 어드레스 구제방법 |
| JP4679036B2 (ja) * | 2002-09-12 | 2011-04-27 | ルネサスエレクトロニクス株式会社 | 記憶装置 |
| JP4679627B2 (ja) * | 2008-10-29 | 2011-04-27 | ルネサスエレクトロニクス株式会社 | 薄膜磁性体記憶装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0490680B1 (en) * | 1990-12-14 | 1996-10-02 | STMicroelectronics, Inc. | A semiconductor memory with multiplexed redundancy |
| JPH09147595A (ja) * | 1995-11-24 | 1997-06-06 | Nec Corp | 半導体記憶装置 |
-
1998
- 1998-02-10 JP JP02824098A patent/JP3204198B2/ja not_active Expired - Fee Related
-
1999
- 1999-02-09 EP EP99102468A patent/EP0936549B1/en not_active Expired - Lifetime
- 1999-02-09 DE DE69907778T patent/DE69907778T2/de not_active Expired - Fee Related
- 1999-02-09 US US09/246,801 patent/US5973970A/en not_active Expired - Fee Related
- 1999-02-10 CN CNB991030567A patent/CN1192393C/zh not_active Expired - Fee Related
- 1999-02-10 KR KR1019990004696A patent/KR100295122B1/ko not_active IP Right Cessation
- 1999-02-10 TW TW088102047A patent/TW434536B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5973970A (en) | 1999-10-26 |
| DE69907778D1 (de) | 2003-06-18 |
| KR19990072563A (ko) | 1999-09-27 |
| JPH11232894A (ja) | 1999-08-27 |
| DE69907778T2 (de) | 2004-04-01 |
| KR100295122B1 (ko) | 2001-07-12 |
| EP0936549B1 (en) | 2003-05-14 |
| EP0936549A3 (en) | 2000-02-02 |
| TW434536B (en) | 2001-05-16 |
| EP0936549A2 (en) | 1999-08-18 |
| CN1192393C (zh) | 2005-03-09 |
| CN1227952A (zh) | 1999-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6798703B2 (en) | Semiconductor memory device having improved replacement efficiency of defective word lines by redundancy word lines | |
| JP4156067B2 (ja) | 冗長性半導体メモリにおける融通的ヒューズ配置構成 | |
| US6282128B1 (en) | Integrated circuit memory devices having multiple data rate mode capability and methods of operating same | |
| JP3361825B2 (ja) | メモリ・アレイ・アーキテクチャ | |
| JP3763085B2 (ja) | 半導体メモリ装置の列冗長回路 | |
| US7580320B2 (en) | Multi-port memory device | |
| KR20020002133A (ko) | 컬럼 리던던시 회로 | |
| KR100334143B1 (ko) | 반도체 메모리 장치와 불량 메모리 셀 구제 방법 | |
| JP3204198B2 (ja) | 半導体メモリ装置 | |
| KR100494281B1 (ko) | 전류-모드데이터압축테스트모드를갖는집적회로메모리장치및그테스트방법 | |
| JPS63247992A (ja) | 集積メモリ回路 | |
| JPH1173792A (ja) | 半導体記憶装置 | |
| US6798702B2 (en) | Semiconductor memory device capable of testing data line redundancy replacement circuit | |
| JP3728554B2 (ja) | 複合データテスト回路が簡素化された半導体メモリ装置 | |
| US20080084771A1 (en) | Semiconductor device | |
| US5923607A (en) | Apparatus and method for enlarging metal line pitch of semiconductor memory device | |
| US20010055228A1 (en) | Semiconductor memory device having a redundancy construction | |
| JP2803453B2 (ja) | 半導体メモリ装置 | |
| US6337815B1 (en) | Semiconductor memory device having redundant circuit | |
| JP2871967B2 (ja) | デュアルポート半導体記憶装置 | |
| US6674683B2 (en) | Serial access memory | |
| US6529419B2 (en) | Apparatus for varying data input/output path in semiconductor memory device | |
| JP3272741B2 (ja) | ダイナミック型半導体記憶装置 | |
| JP3708906B2 (ja) | メモリシステム | |
| JP3701068B2 (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |