JP3202382B2 - 多重入出力処理装置 - Google Patents
多重入出力処理装置Info
- Publication number
- JP3202382B2 JP3202382B2 JP01710593A JP1710593A JP3202382B2 JP 3202382 B2 JP3202382 B2 JP 3202382B2 JP 01710593 A JP01710593 A JP 01710593A JP 1710593 A JP1710593 A JP 1710593A JP 3202382 B2 JP3202382 B2 JP 3202382B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- signal
- multiplex
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing And Monitoring For Control Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は産業機械全般、特に射出
成形機における電気制御装置の多重入出力処理装置に関
するものである。
成形機における電気制御装置の多重入出力処理装置に関
するものである。
【０００２】
【従来の技術】産業機械における電気制御装置の多重入
出力処理装置では、選択指令信号によって複数の選択ス
イッチの何れか１つを択一的に作動させる回路を構成し
ている。このような選択回路においては、同信号入力を
防止するために同時多重出力装置の指令信号が選択であ
るのか、或いは非選択であるのかの正確な検出が必須の
ものとなっている。従来の多重選択検出方法として、例
えば特開平２−１８０４９５号公報のものがある。この
例では選択信号が出力されていないにも拘わらず選択信
号が生成された場合や、選択信号が１つしか出力されて
いないのに多重の選択信号が生成された場合を対象とし
て故障を検出していた。
出力処理装置では、選択指令信号によって複数の選択ス
イッチの何れか１つを択一的に作動させる回路を構成し
ている。このような選択回路においては、同信号入力を
防止するために同時多重出力装置の指令信号が選択であ
るのか、或いは非選択であるのかの正確な検出が必須の
ものとなっている。従来の多重選択検出方法として、例
えば特開平２−１８０４９５号公報のものがある。この
例では選択信号が出力されていないにも拘わらず選択信
号が生成された場合や、選択信号が１つしか出力されて
いないのに多重の選択信号が生成された場合を対象とし
て故障を検出していた。
【０００３】
【発明が解決しようとする課題】従来の多重選択検出方
法では、正常に１つの選択指令信号の出力行為を実行し
たにも拘わらず、出力回路の異常により選択出力が実行
されなかった故障については検出できなかった。従って
このような場合でも多重選択出力回路系の異常を確実に
検出する必要があった。本発明では、入力信号を読み取
るために出力した入力選択出力信号が正しく１つの選択
出力信号が出力されている場合に限り「正常」の判定結
果を出力する監視回路（異常検出回路）を設け、信頼性
の高い多重入出力処理装置を提供することである。本発
明による多重入出力処理装置はもともと少ない入力回路
点数で出力回路点数が倍となる入力点数の機能拡大をも
たらし、安価な制御装置に使用することが可能となって
おり、異常検出回路が判定した結果の、即ち出力点数が
１点であるという１つの信号を見て入力信号を正確に処
理できると共に、異常時の処理への分岐も可能である。
法では、正常に１つの選択指令信号の出力行為を実行し
たにも拘わらず、出力回路の異常により選択出力が実行
されなかった故障については検出できなかった。従って
このような場合でも多重選択出力回路系の異常を確実に
検出する必要があった。本発明では、入力信号を読み取
るために出力した入力選択出力信号が正しく１つの選択
出力信号が出力されている場合に限り「正常」の判定結
果を出力する監視回路（異常検出回路）を設け、信頼性
の高い多重入出力処理装置を提供することである。本発
明による多重入出力処理装置はもともと少ない入力回路
点数で出力回路点数が倍となる入力点数の機能拡大をも
たらし、安価な制御装置に使用することが可能となって
おり、異常検出回路が判定した結果の、即ち出力点数が
１点であるという１つの信号を見て入力信号を正確に処
理できると共に、異常時の処理への分岐も可能である。
【０００４】
【課題を解決するための手段】このため本発明は、多く
の入力信号を複数のブロックにグループ化し、入力信号
点数を１／グループ数に縮小して信号を読み取る、所謂
マルチプレックス入力回路と、前記マルチプレックス入
力回路に対し多重出力選択信号を送出する多重出力選択
回路と、前記多重出力選択回路に対し、前記多重出力選
択信号のうち１点を動作させる演算器と、前記多重出力
選択信号の全てを集計し内部に保持した比較基準値とを
比較する比較演算器と、前記比較演算器の出力によっ
て、前記多重出力選択信号のうち何れか１つの出力選択
信号が前記マルチプレックス入力回路において実行され
ている時のみ正常と判断し、その判断結果を前記演算器
に送出する異常検出回路と、を設けてなるもので、これ
を課題解決のための手段とするものである。
の入力信号を複数のブロックにグループ化し、入力信号
点数を１／グループ数に縮小して信号を読み取る、所謂
マルチプレックス入力回路と、前記マルチプレックス入
力回路に対し多重出力選択信号を送出する多重出力選択
回路と、前記多重出力選択回路に対し、前記多重出力選
択信号のうち１点を動作させる演算器と、前記多重出力
選択信号の全てを集計し内部に保持した比較基準値とを
比較する比較演算器と、前記比較演算器の出力によっ
て、前記多重出力選択信号のうち何れか１つの出力選択
信号が前記マルチプレックス入力回路において実行され
ている時のみ正常と判断し、その判断結果を前記演算器
に送出する異常検出回路と、を設けてなるもので、これ
を課題解決のための手段とするものである。
【０００５】
【作用】本発明によれば、故障検出回路は制御装置の多
重出力選択信号のすべてを常時監視していて逐次その判
定結果を出力し、制御装置において入力信号グループの
うちの１つを読み取るために必ず多重出力のうちの１点
を指定し、出力行為を行なった後、入力信号が確定する
までの時間を待って入力信号を読み取る。この時同時に
故障検出回路が発生する故障情報も読み取り、「正常」
であれば読み取った入力信号は所要の目的に使用し、
「異常」であれば読み取った入力信号では制御を継続せ
ず「異常」時の処理を行なわせる。
重出力選択信号のすべてを常時監視していて逐次その判
定結果を出力し、制御装置において入力信号グループの
うちの１つを読み取るために必ず多重出力のうちの１点
を指定し、出力行為を行なった後、入力信号が確定する
までの時間を待って入力信号を読み取る。この時同時に
故障検出回路が発生する故障情報も読み取り、「正常」
であれば読み取った入力信号は所要の目的に使用し、
「異常」であれば読み取った入力信号では制御を継続せ
ず「異常」時の処理を行なわせる。
【０００６】
【実施例】以下本発明を図面の実施例について説明する
と、図面は本発明の実施例を示し、図１は多重選択出力
回路で多重入力回路を構成した例を示す。図において制
御装置１の演算器２は予め設定されたプログラムの情報
をメモリ３より読み出し、所要の動作を実行する。今外
部信号を読み取るため、演算器２は出力インターフェイ
ス４に対し多重出力のうちの１点を動作させる。この信
号は多重入力回路５に伝達され、複数の入力信号をブロ
ック毎にグループ化し、このグループの中から１グルー
プを選択し、入力インターフェイス６に送出する。演算
器２は入力信号グループの情報が確定するまでの予め決
められた時間待機した後、入力インターフェイス６から
確定した入力信号を読み取り、メモリ３に一時記憶して
おくと共に所要の目的に使用する。図２は図１の多重入
力回路部の詳細図であり、多重出力選択回路にｎ点、多
重入力回路５にＮ点の回路を設けたもので、制御装置１
は入力信号点数をｎ×Ｎ個と拡張して使用することが出
来ることを示している。図３に、本発明の実施例に係る
多重入出力処理装置のブロック図を示す。図３の多重入
出力処理装置は、図１の制御装置１に故障検出回路（異
常検出回路）１０を付加した構成となっている。故障検
出回路１０は演算器２の出力指示に無関係に出力インタ
ーフェイス４が多重入力回路５に選択信号０１，０２・・
・０ｎを送出している情報Ｍ１，Ｍ２・・・Ｍｎを読み取
り、判定し、その結果を入力インターフェイス６に対し
送出する。
と、図面は本発明の実施例を示し、図１は多重選択出力
回路で多重入力回路を構成した例を示す。図において制
御装置１の演算器２は予め設定されたプログラムの情報
をメモリ３より読み出し、所要の動作を実行する。今外
部信号を読み取るため、演算器２は出力インターフェイ
ス４に対し多重出力のうちの１点を動作させる。この信
号は多重入力回路５に伝達され、複数の入力信号をブロ
ック毎にグループ化し、このグループの中から１グルー
プを選択し、入力インターフェイス６に送出する。演算
器２は入力信号グループの情報が確定するまでの予め決
められた時間待機した後、入力インターフェイス６から
確定した入力信号を読み取り、メモリ３に一時記憶して
おくと共に所要の目的に使用する。図２は図１の多重入
力回路部の詳細図であり、多重出力選択回路にｎ点、多
重入力回路５にＮ点の回路を設けたもので、制御装置１
は入力信号点数をｎ×Ｎ個と拡張して使用することが出
来ることを示している。図３に、本発明の実施例に係る
多重入出力処理装置のブロック図を示す。図３の多重入
出力処理装置は、図１の制御装置１に故障検出回路（異
常検出回路）１０を付加した構成となっている。故障検
出回路１０は演算器２の出力指示に無関係に出力インタ
ーフェイス４が多重入力回路５に選択信号０１，０２・・
・０ｎを送出している情報Ｍ１，Ｍ２・・・Ｍｎを読み取
り、判定し、その結果を入力インターフェイス６に対し
送出する。
【０００７】図４は故障検出回路１０をハードウエアの
みで実施した例である。多重出力選択のモニタ端子情報
Ｍ１，Ｍ２，Ｍ３・・・Ｍｎは、制御装置１の出力インタ
ーフェイス４の出力側が「動作」の時信号電圧がＯＶと
なり、ＥＮ１ｉ(ｉ＝１〜ｎ)の電圧がＯＶ側となり、次
段の比較演算器１１への加算信号にならない。同様にＥ
Ｎ２ｉ(ｉ＝１〜ｎ)の電圧もＯＶ側となり、次段の比較
演算器１２への加算信号にならない。比較演算器１１
は、Ｍ１からＭｎで示す入力信号ブロック選択信号が動
作している個数が２つ以上であるか、１つ以下（２つ未
満）であるかを判断する。比較演算器１２は、Ｍ１から
Ｍｎで示す入力信号ブロック選択信号が同時に動作して
いる個数がないかを判断する。ここで、ｉは変数であ
る。そして、ＥＮ１ｉ(ｉ＝１〜ｎ)におけるｉ＝１〜ｎ
は、Ｍ１，Ｍ２，Ｍ３ ・・・ Ｍｎの比較演算器１１への入
力信号に対応している。同じく、ＥＮ２ｉ(ｉ＝１〜ｎ)
におけるｉ＝１〜ｎは、Ｍ１，Ｍ２，Ｍ３ ・・・ Ｍｎの比
較演算器１２への入力信号に対応している。比較演算器
１１に対しては比較基準値設定器２１が設けられてい
る。比較基準値設定器２１は、前記Ｍ１からＭｎの信号
の重み２個より小さく１個より大きい重み（設定例では
１.５個分の重みとする）に設定する。これが比較演算
器１１の比較基準値ＲＮ１となる。この比較基準値ＲＮ
１の値は次の（１）式で求められる。
みで実施した例である。多重出力選択のモニタ端子情報
Ｍ１，Ｍ２，Ｍ３・・・Ｍｎは、制御装置１の出力インタ
ーフェイス４の出力側が「動作」の時信号電圧がＯＶと
なり、ＥＮ１ｉ(ｉ＝１〜ｎ)の電圧がＯＶ側となり、次
段の比較演算器１１への加算信号にならない。同様にＥ
Ｎ２ｉ(ｉ＝１〜ｎ)の電圧もＯＶ側となり、次段の比較
演算器１２への加算信号にならない。比較演算器１１
は、Ｍ１からＭｎで示す入力信号ブロック選択信号が動
作している個数が２つ以上であるか、１つ以下（２つ未
満）であるかを判断する。比較演算器１２は、Ｍ１から
Ｍｎで示す入力信号ブロック選択信号が同時に動作して
いる個数がないかを判断する。ここで、ｉは変数であ
る。そして、ＥＮ１ｉ(ｉ＝１〜ｎ)におけるｉ＝１〜ｎ
は、Ｍ１，Ｍ２，Ｍ３ ・・・ Ｍｎの比較演算器１１への入
力信号に対応している。同じく、ＥＮ２ｉ(ｉ＝１〜ｎ)
におけるｉ＝１〜ｎは、Ｍ１，Ｍ２，Ｍ３ ・・・ Ｍｎの比
較演算器１２への入力信号に対応している。比較演算器
１１に対しては比較基準値設定器２１が設けられてい
る。比較基準値設定器２１は、前記Ｍ１からＭｎの信号
の重み２個より小さく１個より大きい重み（設定例では
１.５個分の重みとする）に設定する。これが比較演算
器１１の比較基準値ＲＮ１となる。この比較基準値ＲＮ
１の値は次の（１）式で求められる。
【数１】 但し、ｎ≧３（ｎ：信号点数）とする。なお、αは定数
であり、ここではα≒０.５としている。また比較演算
器１２に対しては比較基準値設定器２２が設けられてい
る。比較基準値設定器２２は、前記Ｍ１からＭｎの信号
の重み１個より小さい重みに設定する。これが比較演算
器１２の比較基準値ＲＮ２となる。この比較基準値ＲＮ
２の値は次の（２）式で求められる。
であり、ここではα≒０.５としている。また比較演算
器１２に対しては比較基準値設定器２２が設けられてい
る。比較基準値設定器２２は、前記Ｍ１からＭｎの信号
の重み１個より小さい重みに設定する。これが比較演算
器１２の比較基準値ＲＮ２となる。この比較基準値ＲＮ
２の値は次の（２）式で求められる。
【数２】 但し、ｎ≧３（ｎ：信号点数）とする。なお、αは定数
であり、ここではα≒０.５としている。（１）式、
（２）式においてαを用いているのは、動作信号点数が
整数であるため、比較基準値ＲＮ１，比較基準値ＲＮ２
にマージンをとるためである。また、図４中のＲＧ１，
ＲＧ２は、それぞれゲイン（増幅）抵抗を示している。
ＲＧ１は、入力信号の和の値を比較演算器１１の出力側
の信号器ＡＮ１が動作可能な信号レベルに増幅する機能
を担い、同様にＲＧ２は、入力信号の和の値を比較演算
器１２の出力側の信号器ＡＮ２が動作可能な信号レベル
に増幅する機能を担う。この結果、多重選択出力の故障
検出回路１０への動作信号点数と故障検出回路の判定結
果は表１の通りである。
であり、ここではα≒０.５としている。（１）式、
（２）式においてαを用いているのは、動作信号点数が
整数であるため、比較基準値ＲＮ１，比較基準値ＲＮ２
にマージンをとるためである。また、図４中のＲＧ１，
ＲＧ２は、それぞれゲイン（増幅）抵抗を示している。
ＲＧ１は、入力信号の和の値を比較演算器１１の出力側
の信号器ＡＮ１が動作可能な信号レベルに増幅する機能
を担い、同様にＲＧ２は、入力信号の和の値を比較演算
器１２の出力側の信号器ＡＮ２が動作可能な信号レベル
に増幅する機能を担う。この結果、多重選択出力の故障
検出回路１０への動作信号点数と故障検出回路の判定結
果は表１の通りである。
【表１】
【０００８】図５、図６は本発明の実施例を示す故障検
出回路をハードとソフトの組合せで実施した例である。
演算器３０は予めプログラムとして設定されたメモリ３
１の手順に従い、入力インターフェイス３２からＭ1,Ｍ
2,Ｍ3 …Ｍｎの多重出力選択の端子情報を読み取り、動
作（ＯＮ）している点数を集計する。動作点数が１以外
であれば異常と判断して出力インターフェイス３３に非
動作（ＯＦＦ）を出力し、動作点数が１であれば出力イ
ンターフェイス３３に動作（ＯＮ）を出力する。このよ
うに故障検出回路１０がハードのみから構成された場合
でも、マイコン等のプログラムにより構成された場合で
も、図３に示すように演算器２は入力インターフェイス
６を介し、故障検出回路１０の出力ＡN の情報を容易に
読み取り、正常動作又は異常動作処理を行なうことがで
きる。
出回路をハードとソフトの組合せで実施した例である。
演算器３０は予めプログラムとして設定されたメモリ３
１の手順に従い、入力インターフェイス３２からＭ1,Ｍ
2,Ｍ3 …Ｍｎの多重出力選択の端子情報を読み取り、動
作（ＯＮ）している点数を集計する。動作点数が１以外
であれば異常と判断して出力インターフェイス３３に非
動作（ＯＦＦ）を出力し、動作点数が１であれば出力イ
ンターフェイス３３に動作（ＯＮ）を出力する。このよ
うに故障検出回路１０がハードのみから構成された場合
でも、マイコン等のプログラムにより構成された場合で
も、図３に示すように演算器２は入力インターフェイス
６を介し、故障検出回路１０の出力ＡN の情報を容易に
読み取り、正常動作又は異常動作処理を行なうことがで
きる。
【０００９】
【発明の効果】以上詳細に説明した如く本発明による
と、図３、図４で示すように簡単な故障検出回路を付加
するのみで動作してはならない信号を読み取って誤動作
させたり、動作させる必要があるのに信号を読み取れず
に作動しないといった状況をなくすことができる。しか
もマルチプレクサの機能を損ねることなく、出力ポート
の機能が正常か異常であるかを、１つの入力信号をチェ
ックするのみで入力情報の正確な把握ができ、直ちに必
要な対応をとれるなど安価で確実に多重選択出力回路系
の異常を検出できる。
と、図３、図４で示すように簡単な故障検出回路を付加
するのみで動作してはならない信号を読み取って誤動作
させたり、動作させる必要があるのに信号を読み取れず
に作動しないといった状況をなくすことができる。しか
もマルチプレクサの機能を損ねることなく、出力ポート
の機能が正常か異常であるかを、１つの入力信号をチェ
ックするのみで入力情報の正確な把握ができ、直ちに必
要な対応をとれるなど安価で確実に多重選択出力回路系
の異常を検出できる。
【図１】多重選択出力回路における多重入力回路を構成
した例を示すブロック図である。
した例を示すブロック図である。
【図２】多重入出力回路の詳細を示す回路図である。
【図３】 本発明の実施例に係る多重入出力処理装置の
ブロック図である。
ブロック図である。
【図４】本発明の実施例に係る故障検出回路、ハードの
構成例を示す回路図である。
構成例を示す回路図である。
【図５】本発明の実施例に係る故障検出回路、ハードと
ソフトの組合せの構成例を示すブロック図である。
ソフトの組合せの構成例を示すブロック図である。
【図６】本発明の実施例に係る故障検出回路、ハードと
ソフトの組合せの構成例を示すブロック図である。
ソフトの組合せの構成例を示すブロック図である。
１ 制御装置 ２ 演算器 ３ メモリ ４ 出力インターフェイス ５ 多重入力回路 ６ 入力インターフェイス １０ 故障検出回路
Claims (1)
- 【請求項１】 多くの入力信号を複数のブロックにグル
ープ化し、入力信号点数を１／グループ数に縮小して信
号を読み取る、所謂マルチプレックス入力回路と、 前記マルチプレックス入力回路に対し多重出力選択信号
を送出する多重出力選択回路と、 前記多重出力選択回路に対し、前記多重出力選択信号の
うち１点を動作させる演算器と、 前記多重出力選択信号の全てを集計し内部に保持した比
較基準値とを比較する比較演算器と、 前記比較演算器の出力によって、前記多重出力選択信号
のうち何れか１つの出力選択信号が前記マルチプレック
ス入力回路において実行されている時のみ正常と判断
し、その判断結果を前記演算器に送出する異常検出回路
と、 を備えたことを特徴とする多重入出力処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01710593A JP3202382B2 (ja) | 1993-01-07 | 1993-01-07 | 多重入出力処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01710593A JP3202382B2 (ja) | 1993-01-07 | 1993-01-07 | 多重入出力処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06202889A JPH06202889A (ja) | 1994-07-22 |
| JP3202382B2 true JP3202382B2 (ja) | 2001-08-27 |
Family
ID=11934752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01710593A Expired - Fee Related JP3202382B2 (ja) | 1993-01-07 | 1993-01-07 | 多重入出力処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3202382B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6776100B2 (en) | 2001-12-21 | 2004-08-17 | Thomas V. Cutcher | Method and apparatus for transferring an image to a substrate |
| US7903539B2 (en) | 2006-02-28 | 2011-03-08 | Fujitsu Ten Limited | Electronic control unit |
-
1993
- 1993-01-07 JP JP01710593A patent/JP3202382B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6776100B2 (en) | 2001-12-21 | 2004-08-17 | Thomas V. Cutcher | Method and apparatus for transferring an image to a substrate |
| US7903539B2 (en) | 2006-02-28 | 2011-03-08 | Fujitsu Ten Limited | Electronic control unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06202889A (ja) | 1994-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08307351A (ja) | 光増幅装置 | |
| JP3202382B2 (ja) | 多重入出力処理装置 | |
| EP0446061A2 (en) | Abnormal temperature detector for electronic apparatus | |
| EP2624255A1 (en) | Control device, and nuclear power plant control system | |
| JP2002043943A (ja) | アナログ出力装置 | |
| JPH05204692A (ja) | 情報処理装置の故障検出・切離方式 | |
| JP2508305B2 (ja) | 初期値決定装置 | |
| JP2569892B2 (ja) | 切替制御監視回路 | |
| JPS6051136B2 (ja) | デ−タ誤り検出方式 | |
| JPH01132298A (ja) | リモコン位置検出装置 | |
| JPH01305708A (ja) | 電力増幅器 | |
| JP2677200B2 (ja) | 正常系即時選択回路 | |
| KR0125945B1 (ko) | 중앙처리장치의 동작 상태 감시장치 및 그 방법 | |
| JPH0782068B2 (ja) | 診断回路 | |
| JP2000029859A (ja) | 半導体集積回路 | |
| JPH07248882A (ja) | アナログ入力処理装置 | |
| JPH04246735A (ja) | インサーキットエミュレータ | |
| JPH01101020A (ja) | 電圧信号入力マルチプレクサ回路 | |
| JPS60258608A (ja) | 制御装置診断方式 | |
| JPH07147572A (ja) | 伝送装置及びそのプロテクション方式 | |
| JPH0512005A (ja) | 情報処理装置 | |
| JPH04245748A (ja) | 伝送路の制御渋滞検出装置 | |
| JPS63208949A (ja) | フエイルセ−フシステム | |
| JPH08115168A (ja) | アナログ信号読込回路 | |
| JPH0675812A (ja) | マイクロプロセッサの故障検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010515 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090622 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |