JP3200845B2 - ハイブリッドエンコーダ - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は回転軸の回転角をディジタル信号で検出する
エンコーダに関する。

［従来の技術］ 回転軸の回転角をｎビットのディジタル信号で検出す
るエンコーダとしてはインクリメント型とアブソリュー
ト型とが存在することは周知である。

即ちインクリメント型のエンコーダにあっては、回転
軸に直結して設けられ同心円状に等間隔にスリットが形
成されたディスクと、ディスクの両側に相対して設置さ
れた発光素子と受光素子を有する。

そして回転軸が回転するとディスクも回転し受光素子
からは、回転角に比例した数のパルスが出力される。

したがってこのパルスをカウンタでカウントすること
によって、インクリメント値として回転軸の回転角度を
検出することが可能である。

しかしながらこの形式のエンコーダにおいては、回転
軸の回転角度の絶対値はカウンタに保持されるため、カ
ウンタの電源がオフとなれば情報は失われる。

一方アブソリュート型のエンコーダにあっては、回転
軸に直結して設けられ、ビット数に対応した数の同心円
上に各ビットに対応したパターンのスリットが形成され
たディスクと、ディスクの両側に相対して設置された発
光素子と受光素子を有する。

そして回転軸が回転するとディスクも回転し、受光素
子からはそれぞれのビットに対応した論理信号が出力さ
れるため、アブソリュート値として回転軸の回転角を知
ることが可能である。

しかしながらこの形式のエンコーダにあっては検出精
度を上げるとディスク上に形成するパターンが複雑とな
るため、ディスクの寸法が大きくなるばかりでなく、高
価にもなる。さらに回転速度を速くすると下位ビットの
出力信号は相対的に周波数が高くなるため、信号処理回
路の周波数特性の影響により誤検出を生じることとな
る。

これらの課題を解決するために、ｎビットの検出信号
のうち上位ｍビットをアブソリュート値により検出し、
下位（ｎ−ｍ）ビットをインクリメント値で検出するハ
イブリッドエンコーダが提案されている（特開平１−30
5316号参照）。

［発明が解決しようとする課題］ しかしながらハイブリッドエンコーダにおいてアブソ
リュート値で出力されたデータとインクリメント値で出
力されたデータを正確に合成することが必要となる。

即ち、バイナリーコード形式で表現されたアブソリュ
ート値の遷移タイミングを、正転時はインクリメント値
の桁上がりタイミングに、逆転時はインクリメント値の
桁下がりタイミングに一致させなければならない。

このことは、回転角のｍビットのアブソリュート値を
検出する機構であってもｎビットアブソリュート値を検
出するための精度が必要であることを意味し、ディスク
上に形成されるビットパターンの加工精度、エンコーダ
の組み立て精度、波形処理のための電子回路の位相合わ
せの精度が高くなるため、経済的でない。

本発明は上記問題点に鑑みなされたものであって、回
転角のアブソリュート値検出機構が１回転を2^m+1分割し
て検出可能な精度であっても、アブソリュート値とイン
クリメント値を正確に合成することを可能とするハイブ
リッドエンコーダを提供することを目的とする。

［課題を解決するための手段］ 上記課題を解決するためのハイブリッドエンコーダの
構成は第１図に示される。

即ち、回転軸の回転角の検出値として出力されるｎビ
ットのディジタル信号値のうちの上位ｍビット（１＜ｍ
＜ｎ）の回転角をアブソリュート値として出力すると共
に回転軸の回転角に比例した数のパルスを出力するため
に同心円状に形成されたパターンを有するディスク100
と、ディスク100上に形成されたパターンを読み取るた
めの読み取り手段101と、読み取り手段101によって読み
取られた回転角のアブソリュート値をバイナリコードで
出力するための信号処理手段102と、読み取り手段101に
よって読み取られたパルスをカウントするためのカウン
ト手段103と、信号処理手段102の出力であるバイナリー
コードのｍビットのアブソリュート値の最下位桁（LSBa
bs）とカウント手段103の出力である回転角のインクリ
メント値の最上位桁（MSBinc）の否定値との論理積を演
算する論理積演算手段104と、論理積演算手段104の出力
に基づいて信号処理手段102からバイナリコードで出力
される回転角のアブソリュート値の遷移タイミングを前
記カウント手段103の最上位桁の遷移タイミングと同期
させる同期加算手段105と、を設ける。

［作 用］ 本発明によれば、検出精度の高いインクリメント信号
のパルスカウント値の最上位桁を基準として、アブソリ
ュート値の立ち上がり立ち下がりを同期させるため、ア
ブソリュート値検出機構即ちディスク上に形成されたパ
ターンおよび検出手段、信号処理手段が１回転を2^m+1分
割して検出可能な精度であっても、ハイブリッドエンコ
ーダ全体として１回転を2ⁿ分割して検出可能な精度を維
持する。

［実施例］ 以下図面により本発明の実施例である光学式ハイブリ
ッドエンコーダについて説明する。

このハイブリッドエンコーダは回転軸の回転角を2¹⁵
＝32768分割して検出し、15ビットのディジタル信号を
出力するものであり、上位８ビットをアブソリュート信
号として検出し、下位８ビットをインクリメント信号と
して検出する。

第２図はこの実施例に係るハイブリッドエンコーダの
側断面図、第３図は第２図のＹ部の拡大図であって、デ
ィスク４および回路基板８は本体11とカバー12からなる
筐体１に収納されている。

カバー12からは、筐体１の外側の先端にカップリング
２を有する軸３が突出しており、この軸３はカバー12に
取り付けられた軸受け13によって支持され、回転角度の
測定対象にカップリング２を介して接続される。

この軸３の筐体１内の先端にはディスク４が取り付け
られ、回転軸と共に回転する。

このディスク４には後述するように回転角のアブソリ
ュート値を出力するためのアブソリュートパターンと、
回転軸の回転に対応してパルスを出力するためのインク
リメントパターンと、さらにアブソリュート信号とイン
クリメント信号とを合成するためのタイミング信号を発
生するタイミング信号発生パターンが形成されている。

このディスク４の両側に相対してアブソリュートパタ
ーン、インクリメントパターン、タイミング信号発生パ
ターンおよび光量補正用トラックに対応した数の複数の
発光素子５と受光素子６が設置される。

またディスク４と受光素子６の間には固定スリット７
が筐体１に固定して設置される。

そしてハイブリッドエンコーダの筐体１からの出力は
ケーブル20を介してハイブリッドエンコーダ変換装置30
に伝送される。

第４図はディスク４上に形成されたパターンを示す図
である。

即ちディスク４の最外周には等間隔に配置されたスリ
ットで構成されるインクリメントパターン41が形成され
ている。

なお固定スリット７には１つのインクリメントパター
ン41に対して２つのスリットが設けられており、各スリ
ットに対応する受光素子６から、互に４分の１周期位相
のずれたＡ相Ｂ相の２つのインクリメントパルスが出力
される。

その内側にはアブソリュート信号とインクリメント信
号を合成するために使用するタイミング信号を発生する
ためのタイミング信号発生パターン42が形成される。

その内側に形成された第１の光量補正トラック43Aの
内側には８ビットの回転角のアブソリュート信号を発生
するためのアブソリュート信号発生パターン44A−44Hが
形成される。

なおアブソリュート信号発生パターン44Dと44Eの間に
も第２の光量補正トラック43Bが形成される。

また本実施例においてアブソリュート信号発生パター
ンはグレーコードで表現されたディジタル信号を出力す
るように形成されているものとする。

第５図は信号処理をするために筐体１中に収納される
回路基板８とそれとケーブル20を介して接続されるハイ
ブリッドエンコーダ変換装置30の機能を示す図である。

即ち回路基板８には発光素子５から発光される光量を
一定にするために２つの光量補正トラック43A、Ｂを通
過する光量を受光素子６で検出し、発光素子５から発光
される光量を補正する光量補正部81、受光素子６により
受光された信号を増幅する増幅部82、アブソリュートパ
ターンにより検出された８ビットのパラレル信号をシリ
アル信号に変換するパラレル−シリアル変換部83および
ケーブル20を介してハイブリッドエンコーダ変換機能30
との間で授受される信号の状態を整えるラインドライバ
・レシーバ部84が含まれる。

ハイブリッドエンコーダ変換装置30には、ケーブル20
を介して回路基板８との間で授受される信号の状態を整
えるラインドライバ・レシーバ部301、シリアル信号形
式で伝送されてきた回転角のアブソリュート値をパラレ
ル信号に変換するシリアル−パラレル変換部302、イン
クリメントパターンにより検出されたパルスをカウント
するインクリメントカウンタ部303、インクリメントカ
ウンタ部303の出力をラッチするためのインクリメント
値ラッチ部304、シリアル−パラレル変換部302から出力
された８ビットパラレルのグレーコード形式で表現され
た回転角のアブソリュート値を８ビットパラレルのバイ
ナリコードに変換しさらに本発明によりアブソリュート
値の遷移タイミングを、正転時はインクリメント値の桁
上がりタイミングは、逆転時はインクリメント値の桁下
がりタイミングに同期させるためのデータ処理部305、
最終的な出力である15ビットの回転角データをラッチす
るためのデータラッチ部306、パラレル−シリアル信号
変換部83・シリアル−パラレル変換部302・インクリメ
ント値ラッチ部304・データラッチ部306のタミングを制
御する制御信号を発生する制御信号発生部307および15
ビットのデータを外部に出力するコネクタ部308が含ま
れる。

そして制御信号は端子211から端子201にケーブル20に
より伝送され、逆にシリアル信号に変換されたアブソリ
ュート値は端子202から端子212に、タイミング信号は端
子203から端子213に、さらに２相のインクリメントパル
スは端子204、205から端子214、215にそれぞれケーブル
20によって伝送される。

第６図は本発明によりアブソリュート値の立ち上がり
立ち下がりのタイミングをインクリメント値の立ち下が
りと同期させる方法を示すタイミング図であり、この補
正はハイブリッドエンコーダ変換装置30内のデータ処理
部により実行される。

なお、インクリメント値の最上位桁がアブソリュート
値の最下位桁に対し90度位相進みとなるように、タイミ
ング信号を使用して調整されている。

回転角の下位８桁のディジタル値を出力するインクリ
メント値ラッチ部304の出力の最上位桁即ち15ビットの
回転角データの第８桁目が論理信号値“0"であり、アブ
ソリュートパターンにより検出され、データ処理部305
によりグレーコードからバイナリーコードに変換された
８ビットの回転角のアブソリュート値の最下位桁が論理
信号“1"であるとき、バイナリーコードに変換された後
の８ビットの回転角のアブソリュート値の最下位桁の１
つ上位の桁即ち15ビットの回転角データの第７桁目に論
理信号“1"を加算する。

このアブソリュート値補正はプログラマブルロジック
を使用して実行することも、ハードワイヤードロジック
を使用して実行することも可能であるが、第７図にハー
ドワイイヤードロジックを使用する場合の具体的な回路
の構成例を示す。

即ちシリアル信号で伝送されてきた回転角のアブソリ
ュート値をシリアル−パラレル変換器3020で８ビットパ
ラレル信号に変換した後グレーコード−バイナリコード
変換器3050で８ビットのバイナリーコード表現に変換す
る。

一方インクリメントパターンに基づき発生されたパル
スはこのパルスをクロックとしてインクリメントカウン
タ3030でカウントされ８ビットのカウント値としてイン
クリメント値ラッチ回路3040にラッチされる。

そして論理積算器3051においてグレーコード−バイナ
リコード変換器3050の出力の最下位桁信号ａとインクリ
メント値ラッチ回路3040の最上位桁信号ｂの否定信号と
の論理積を演算し、同期加算回路3052においてこの論理
加算器の出力ｃをグレーコード−バイナリコード変換器
3050の出力の第７桁に加算する。

［発明の効果］ 本発明によれば検出すべき回転角の下位（ｎ−ｍ＋
１）ビットはインクリメント値として検出されるため、
全ビットアブソリュート値で検出する場合よりも回転軸
の回転速度を高速にすることが可能となるばかりでな
く、上位ｍビットはアブソリュート値として検出される
ため、少くとも１回転を2^m分割した精度で回転角の絶対
値を知ることが可能となる。

さらに本発明によればアブソリュート値検出機構が１
回転を2^m+1分割して検出可能な精度であっても、２相の
インクリメントパルスの検出機構が１回転を2ⁿ分割して
検出可能な精度であれば、全体として１回転を2ⁿ分割し
た角度の検出ができる。

【図面の簡単な説明】

第１図は本発明の基本構成を示す図、 第２図は本発明に係るハイブリッドエンコーダの側断
面、 第３図は本発明に係るハイブリッドエンコーダのＹ部の
拡大図、 第４図はハイブリッドエンコーダの筐体に含まれるディ
スクのパターンの概略を示す図、 第５図はハイブリッドエンコーダ筐体に含まれる回路基
板とハイブリッドエンコーダ変換装置の信号処理の機能
を示す図、 第６図は本発明によりアブソリュート値とインクリメン
ト値とを同期させるための演算を示すタイミング図、 第７図は第６図に示す演算をハードワイヤードロジック
による実行するための構成の１例を示す図である。 図において 100……ディスク、 101……読み取り手段、 102……信号処理手段、 103……カウント手段、 104……論理積演算手段、 105……同期加算手段。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−305316（ＪＰ，Ａ) 特開 平１−305317（ＪＰ，Ａ) 特開 平１−153910（ＪＰ，Ａ) 特開 昭63−117214（ＪＰ，Ａ) 特開 平１−23107（ＪＰ，Ａ) 特開 平１−79619（ＪＰ，Ａ) 特開 平１−305314（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G01D 5/245 G01D 5/249 G01D 5/36

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】回転軸の回転角の検出値として出力される
   ｎビットのディジタル信号値のうちの上位ｍビット（１
   ＜ｍ＜ｎ）の回転角をアブソリュート値として出力する
   と共に回転軸の回転角に比例した数のパルスを出力する
   ために同心円状に形成されたパターンを有するディスク
   （100）と、 該ディスク（100）上に形成されたパターンを読み取る
   ための読み取り手段（101）と、 該読み取り手段（101）によって読み取られた回転角の
   アブソリュート値をバイナリコードで出力するための信
   号処理手段（102）と、 該読み取り手段（101）によって読み取られた前記パル
   スをカウントするためのカウント手段（103）と、から
   構成されるハイブリッドエンコーダにおいて、 前記信号処理手段（102）の出力であるバイナリーコー
   ドのｍビットのアブソリュート値の最下位桁（LSBabs）
   と、該カウント手段（103）の出力である回転角のイン
   クリメント値の最上位桁（MSBinc）の否定値との論理積
   を演算する論理積演算手段（104）と、 該論理積演算手段（104）の出力に基づいて、前記信号
   処理手段（102）からバイナリコードで出力される回転
   角のアブソリュート値の遷移タイミングを前記カウント
   手段（103）の最上位桁の遷移タイミングと同期させる
   同期加算手段（105）と、を設けることを特徴としたハ
   イブリッドエンコーダ。