JPH0483115A - ハイブリッドエンコーダ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は回転軸の回転角をディジタル信号で検出するエ
ンコーダに関する。

［従来の技術］ 回転軸の回転角をｎビットのディジタル信号で検出する
エンコーダとしてはインクリメント型とアブソリュート
型とが存在することは周知である。

即ちインクリメント型のエンコーダにあっては、回転軸
に直結して設けられ同心円状に等間隔にスリットが形成
されたディスクと、ディスクの両側に相対して設置され
た発光素子と受光素子を有する。

そして回転軸が回転するとディスクも回転し受光素子か
らは、回転速度に比例した周波数のパルスが出力される
。

したがってこのパルスをカウンタでカウントすることに
よって、インクリメント値として回転軸の回転角度を検
出することが可能である。

しかしながらこの形式のエンコーダにおいては、回転軸
の回転角度の絶対値はカウンタに保持されるため、カウ
ンタの電源がオフとなれば情報は失われる。

一方アブソリュート型のエンコーダにあっては、回転軸
に直結して設けられ、ビット数に対応した数の同心円上
に各ビットに対応したパターンのスリットが形成された
ディスクと、ディスクの両側に相対して設置された発光
素子と受光素子を有する。

そして回転軸が回転するとディスクも回転し、受光素子
からはそれぞれのビットに対応した論理信号が出力され
るため、アブソリュート値として回転軸の回転角を知る
ことが可能である。

しかしながらこの形式のエンコーダにあっては検出精度
を上げるとディスク上に形成するパターンが複雑となる
ため、ディスクの寸法が大きくなるばかりでなく、高価
にもなる。さらに回転速度を速くすると下位ビットの出
力信号は相対的に周波数が高くなるため、信号処理回路
の周波数特性の影響により誤検出を生しることとなる。

これらの課題を解決するため、ｎビットの検出信号のう
ち上位ｍビットをアブソリュート値により検出し、下位
（ｎ−ｍ＋１）ビットをインクリメント値として検出し
、重複して検出されるアブソリュート値の最下位桁とイ
ンクリメント値の最上位桁を用いて両横出値を合成する
ことによりｎビットの精度で回転角を検出するハイブリ
ッドエンコーダが提案されている（特開平１−３０５３
１６）。

［発明が解決しようとする課題］ しかしながらハイブリッドエンコーダにおいてアブソリ
ュート値で出力されたデータとインクリメント値で出力
されたデータを正確に合成することが必要となる。

即ちバイナリコード形式で表現されたアブソリュート値
の最下位桁（ＬＳＢａｂｓ）のパルスの半周期と、同じ
くバイナリコード形式で表現されたインクリメント値の
最上位桁（ＭＳＢｉｎｃ）のパルスの１周期が正確に一
致することが必要であり、ＬＳＢａｂｓの立ち下がりタ
イミングとＭＳＢｉｎｃの立ち下がりタイミング、およ
びＬＳＢａｂｓの立ち上がりタイミングとＭＳＢｉｎｃ
の立ち下がりタイミングを一致させなければならない。

このことは、回転角のｍビットのアブソリュート値を検
出する機構であってもｎビットアブソリニート値を検出
するための精度が必要であることを意味し、ディスク上
に形成されるビットパターンの加工精度、エンコーダの
組み立て精度、波形処理のための電子回路の位相合わせ
の精度が高くなるため、経済的でない。

本発明は上記問題点に鑑みなされたものであって、回転
角のアブソリュート値検出機構が１回転を２１゛１分割
して検出可能な精度であっても、アブソリュート値とイ
ンクリメント値を正確に合成することを可能とするハイ
ブリッドエンコーダを提供することを目的とする。

［課題を解決するための手段］ 上記課題を解決するためのハイブリッドエンコーダの構
成は第１図に示される。　即ち回転軸の回転角の検出値
として出力されるｎビットのディジタル信号値のうちの
上位ｍビット（１＜ｍ＜ｎ）を回転角のアブソリュート
値として出力すると共に回転軸の回転速度に比例した周
波数のパルスを出力するための同心円状に形成されたパ
ターンを有するディスク１００と、ディスク１００上に
形成されたパターンを読み取るための読み取り手段１０
１と、読み取り手段１０１によって読み取られた回転角
のアブソリュート値をバイナリコードで出力するための
信号処理手段１０２と、読み取り手段１０１によって読
み取られたパルスをカウントするためのカウント手段１
０３と、信号処理手段１０２の出力である回転角のアブ
ソリュート値の最下位桁（ＬＳＢａｂｓ）の論理信号値
とカウント手段１０３の出力である回転角のインクリメ
ント値の最上位桁（ＭＳＢｉｎｃ）の論理信号値の否定
値との論理積を演算する論理積演算手段１０４と、論理
積演算手段１０４の出力とアブソリュート値の最下位桁
（ＬＳＢａｂｓ）の１つ上位の桁以上の桁とを同期加算
してアブソリュート値の立ち上がり立ち下がりのタイミ
ングをインクリメント値の立ち下がりのタイミングと同
期させる同期加算手段１０５と、を設ける。

［作　用］ 本発明によれば、カウンタ出力であるため鋭い立ち下が
りを有するインクリメント値を基準として、アブソリュ
ート値の立ち上がり立ち下がりを同期させるため、アブ
ソリュート値検出機構即ちディスク上に形成されたパタ
ーンおよび検出手段、信号処理手段が１回転を２″″１
分割して検出可能な精度であっても、ハイブリッドエン
コーダ全体として１回転を２″分割して検出可能な精度
を維持する。

［実施例］ 以下図面により本発明の実施例である光学式ハイブリッ
ドエンコーダについて説明する。

このハイブリッドエンコーダは回転軸の回転角を２”＝
３２７６８分割して検出し、１５ビツトのディジタル信
号を出力するものであり、上位８ビツトをアブソリュー
ト信号として検出し、下位８ビツトをインクリメント信
号として検出する。

第２図はこの実施例に係るハイブリッドエンコーダの側
断面図、第３図は第２図の７部の拡大図であって、ディ
スク４および回路基板８は本体１１とカバー１２からな
る筺体１に収納されている。

カバー１２からは、筐体１の外側の先端にカップリング
２を有する軸３が突出しており、この軸３はカバー１２
に取り付けられた軸受け１３によってによって支持され
、回転角度の測定対象にカップリング２を介して接続さ
れる。

この軸３の筺体１内の先端にはディスク４が取り付けら
れ、回転軸と共に回転する。

このディスク４には後述するように回転角のアブソリュ
ート値を出力するためのアブソリュートパターンと、回
転軸の回転に対応してパルスを出力するためのインクリ
メントパターンと、さらにアブソリュート信号とインク
リメント信号とを合成するためのタイミング信号を発生
するタイミング信号発生パターンが形成されている。

このディスク４の両側に相対してアブソリュートパター
ン、インクリメントパターン、タイミング信号発生パタ
ーンおよび光量補正用トラックに対応した数の複数の発
光素子５と受光素子６が設置される。

またディスク４と受光素子６の間には固定スリット７が
筺体ｌに固定して設置される。

そしてハイブリッドエンコーダの筐体１からの出力はケ
ーブル２０を介してハイブリッドエンコーダ変換装置３
０に伝送される。

第４図はディスク４上に形成されたパターンを示す図で
ある。

即ちディスク４の最外周には等間隔に配置されたスリッ
トで構成されるインクリメントパターン４１が形成され
ている。

なお固定スリット７には１つのインクリメントパターン
４１に対して２つのスリットが設けられており、各スリ
ットに対応する受光素子６から、互に４分の１周期位相
のずれたＡ相Ｂ相の２つのインクリメントパルスが出力
される。

その内側にはアブソリュート信号とインクリメント信号
を合成するために使用するタイミング信号を発生するた
めのタイミング信号発生パターン４２が形成される。

その内側に形成された第１の光量補正トラ・ンク４３Ａ
の内側には８ビツトの回転角のアブソリュート信号を発
生するためのアブソリュート信号発生パターン４４Ａ−
４４Ｈが形成される。

なおアブソリュート信号発生パターン４４Ｄと４４Ｅの
間にも第２の光量補正トラック４３Ｂが形成される。

また本実施例においてアブソリュート信号発生パターン
はグレーコードで表現されたディジタル信号を出力する
ように形成されているものとする。

第５図は信号処理をするために筐体１中に収納される回
路基板８とそれとケーブル２０を介して接続されるハイ
ブリッドエンコーダ変換装置３０の機能を示す図である
。

即ち回、路基板８には発光素子５から発光される光量を
一定にするために２つの光量補正トラック４３Ａ、Ｂを
通過する光量を受光素子６で検出し、発光素子５から発
光される光量を補正する光量補正部８１、受光素子６に
より受光された信号を増幅する増幅部８２、アブソリュ
ートパターンにより検出された８ビツトのパラレル信号
をシリアル信号に変換するパラレル−シリアル変換部８
３およびケーブル２０を介してノ１イブリッドエンコー
ダ変換機能３０との間で授受される信号の状態を整える
ライントライバ・レシーバ部８４が含まれる。

ハイブリッドエンコーダ変換装置３０には、ケーブル２
０を介して回路基板８との間で授受される信号の状態を
整えるライントライバ・レジ−７１′部３０１、シリア
ル信号形式で伝送されてきた回転角のアブソリュート値
をパラレル信号に変換するシリアル−パラレル変換部３
０２、インクリメントパターンにより検出されたパルス
をカウントするインクリメントカウンタ部３０３、イン
クリメントカウンタ部３０３の出力をう・ンチするため
のインクリメント値ラッチ部３０４、シリアルパラレル
変換部３０２から出力された８ビ・ントパラレルのグレ
ーコード形式で表現された回転角のアブソリュート値を
８ビツトパラレルのバイナリコードに変換しさらに本発
明によりアブソリュート値の立ち上がり立ち下がりタイ
ミングをインクリメント値の立ち下がりタイミングに同
期させるためのデータ処理部３０５、最終的な出力であ
る１５ビツトの回転角データをラッチするためのデータ
ラッチ部３０６、パラレル−シリアル信号変換部８３・
シリアル−パラレル変換部３０２・インクリメント値ラ
ッチ部３０４・データラッチ部３０６のタミングを制御
する制御信号を発生する制御信号発生部３０７および１
５ビツトのデータを外部に出力するコネクタ部３０８が
含まれる。

そして制御信号は端子２１１から端子２０１にケーブル
２０により伝送され、逆にシリアル信号に変換されたア
ブソリュート値は端子２０２から端子２１２に、タイミ
ング信号は端子２０３から端子２１３に、さらに２相の
インクリメントパルスは端子２０４．２０５から端子２
１４．２１５にそれぞれケーブル２０によって伝送され
る。

第６図は本発明によりアブソリュート値の立ち上がり立
ち下がりのタイミングをインクリメント値の立ち下がり
と同期させる方法を示すタイミング図であり、この補正
はハイブリッドエンコーダ変換装置３０内のデータ処理
部により実行される。

なおアブソリュート値の最下位桁は、インクリメント値
の最上位桁に対して９０°の位相遅れを有するように調
整されている。

回転角の下位８桁のディジタル値を出力するインクリメ
ント値ラッチ部３０４の出力の最上位桁即ち１５ビツト
の回転角データの第８桁目が論理信号値“０″であり、
アブソリュートパターンにより検出され、データ処理部
３０５によりグレーコードからバイナリ−コードに変換
された８ビツトの回転角のアブソリュート値の最下位桁
即ち１５ビツトの回転角データの第８桁目が論理信号“
１″であるとき、バイナリ−コードに変換された後の８
ビツトの回転角のアブソリュート値の最下位桁の１つ上
位の桁即ち１５ビツトの回転角データの第７桁目に論理
信号“１”を加算する。

このアブソリュート値補正はプログラマブルロジックを
使用して実行することも、ハードワイヤ−ドロジックを
使用して実行することも可能であるが、第７図にハード
ワイヤードロジックを使用する場合の具体的な回路の構
成例を示す。

即ちシリアル信号で伝送されてきた回転角のアブソリュ
ート値をシリアル−パラレル変換器３０２０で８ビット
パラレル信号に変換した後グレーコード−バイナリコー
ド変換器３０５０で８ビツトのバイナリ−コード表現に
変換する。

一方インクリメントパターンに基づき発生されたパルス
はこのパルスをクロックとしてインクリメントカウンタ
３０３０でカウントされ８ビツトのカウント値としてイ
ンクリメント値ラッチ回路３０４０にラッチされる。

そして論理積算器３０５１においてグレーコード−バイ
ナリコード変換器３０５０の出力の最下位桁信号ａとイ
ンクリメント値ラッチ回路３０４０の最上位桁信号すの
否定信号との論理積を演算し、同期加算回路３０５２に
おいてこの論理加算器の出力Ｃをグレーコード−バイナ
リコード変換器３０５０の出力の第７桁に加算する。

［発明の効果］ 本発明によれば検出すべき回転角の下位（ｎ−ｍ）ビッ
トはインクリメント値として検出されるため、全ビット
アブソリュート値で検出する場合よりも回転軸の回転速
度を高速にすることが可能となるばかりでなく、上位ｍ
ビットはアブソリュート値として検出されるため、少く
とも１回転を２−分割した精度で回転角の絶対値を知る
ことが可能となる。

さらに本発明によればアブソリュート値検出機構が１回
転を２′″匂分割して検出可能な精度であっても、２相
のインクリメントパルスの検出機構が１回転を２６分割
して検出可能な精度であれば、全体として１回転を２″
′分割した角度の検出ができる。また２相のインクリメ
ントパルスは互いに位相が４分の１周期ずれただけであ
るため、機械的振動あるいは熱によりドリフトが発生し
ても、２相のパルスがほぼ同様に影響を受けるため、検
出精度を損うことは少ない。

【図面の簡単な説明】

第１図は本発明の基本構成を示す図、 第２図は本発明に係るハイブリッドエンコーダの側断面
、 第３図は本発明に係るハイブリッドエンコーダのＹ部の
拡大図、 第４図はハイブリッドエンコーダの筐体に含まれるディ
スクのパターンの概略を示す図、第５図はハイブリッド
エンコーダ筐体に含まれる回路基板とハイブリッドエン
コーダ変換装置の信号処理の機能を示す図、 第６図は本発明によりアブソリュート値とインクリメン
ト値とを同期させるための演算を示すタイミング図、 第７図は第６図に示す演算をハードワイヤードロジック
による実行するための構成の１例を示す図である。 図において １００・・・ディスク、 １０１・・・読み取り手段、 １０２・・・信号処理手段、 １０３・・・カウント手段、 １０４・・・論理積演算手段、 １０５・・・同期加算手段。

Claims (1)

1. 【特許請求の範囲】 １、回転軸の回転角の検出値として出力されるｎビット
   のディジタル信号値のうちの上位ｍビット（１＜ｍ＜ｎ
   ）を回転角のアブソリュート値として出力すると共に回
   転軸の回転角度に比例した数のパルスを出力するための
   同心円状に形成されたパターンを有するディスク（１０
   ０）と、該ディスク（１００）上に形成されたパターン
   を読み取るための読み取り手段（１０１）と、該読み取
   り手段（１０１）によって読み取られた回転角のアブソ
   リュート値をバイナリコードで出力するための信号処理
   手段（１０２）と、該読み取り手段（１０１）によって
   読み取られた前記パルスをカウントするためのカウント
   手段（１０３）と、から構成されるハイブリッドエンコ
   ーダにおいて、 前記信号処理手段（１０２）の出力である回転角のアブ
   ソリュート値の最下位桁（ＬＳＢａｂｓ）の論理信号値
   と、該カウント手段（１０３）の出力である回転角のイ
   ンクリメント値の最上位桁（ＭＳＢｉｎｃ）の論理信号
   値の否定値との論理積を演算する論理積演算手段（１０
   ４）と、該論理積演算手段（１０４）の出力と、前記ア
   ブソリュート値の該最下位桁（ＬＳＢａｂｓ）の１つ上
   位の桁以上の桁とを同期加算して、アブソリュート値の
   立ち上がり立ち下がりのタイミングをインクリメント値
   の立ち下がりのタイミングと同期させる同期加算手段（
   １０５）と、を設けることを特徴としたハイブリッドエ
   ンコーダ。