JP3197730B2 - 電源回路及び増幅回路及び混成集積回路装置 - Google Patents

電源回路及び増幅回路及び混成集積回路装置

Info

Publication number
JP3197730B2
JP3197730B2 JP875094A JP875094A JP3197730B2 JP 3197730 B2 JP3197730 B2 JP 3197730B2 JP 875094 A JP875094 A JP 875094A JP 875094 A JP875094 A JP 875094A JP 3197730 B2 JP3197730 B2 JP 3197730B2
Authority
JP
Japan
Prior art keywords
voltage
power supply
signal
unit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP875094A
Other languages
English (en)
Other versions
JPH0774548A (ja
Inventor
賢仁 金谷
丈史 鈴木
高久 牧野
聖和 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP875094A priority Critical patent/JP3197730B2/ja
Priority to US08/268,012 priority patent/US5450037A/en
Priority to KR1019940015133A priority patent/KR0166112B1/ko
Publication of JPH0774548A publication Critical patent/JPH0774548A/ja
Application granted granted Critical
Publication of JP3197730B2 publication Critical patent/JP3197730B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は電源回路及び増幅回路及
び混成集積回路装置に関し、更に詳しく言えば、オーデ
ィオアンプの高効率化のための電源回路及び増幅回路及
び混成集積回路装置の改善を目的とする。
【0002】
【従来の技術】以下で、従来例に係るオーディオアンプ
について図9〜図13を参照しながら説明する。従来例
に係るオーディオアンプにおいては、その高効率化を図
ることが懸案であった。従来のオーディオアンプには、
図9に示すような回路が一般に用いられていた。この回
路は、最終段のトランジスタ(Q1,Q2)がプッシュ
プル回路を構成し、それらのベースに前段からのオーデ
ィオ信号を入力し、これを正電源(+Vcc),負電源
(−Vcc)からの電力で増幅してスピーカ(SP)を
駆動するようにしたものである。
【0003】このような回路構成では、最終段のトラン
ジスタ(Q1,Q2)は常に最大出力を取り出せる大き
さの電源電圧(+Vcc,−Vcc)で駆動されている
ため大レベルはもとより、小レベル入力時において、最
終段のトランジスタ(Q1,Q2)における大きな電力
損失が生じてしまうという欠点があった。そこで、この
ような問題を解決する回路として、図10に示すような
PWM(Pulse Width Modulation: パルス幅変調)アン
プが提案されている。この回路は、プリアンプからのオ
ーディオ信号をPWM回路(1)に入力して、そのオー
ディオ信号波形の各時点の信号レベルに応じたデューテ
ィを有するPWM信号を作成し、これで出力段のCMO
Sインバータを構成するMOS型トランジスタ(Q1
0,Q20)をスイッチング駆動して、正電源(+Vc
c),負電源(−Vcc)からスピーカ(SP)に電力
を供給するようにしたものである。
【0004】このような構成であれば、MOS型トラン
ジスタ(Q10,Q20)がスイッチング駆動されるた
め、効率の著しい改善を図ることができる。また、同じ
目的で図11に示すような回路も提案されている。この
回路は、プリアンプ(3)及び出力段のトランジスタ
(Q1,Q2)によって増幅されたオーディオ信号(以
下増幅信号と称する)の状態に応じてトランジスタ(Q
1,Q2)の電源電圧(+Vc,−Vc)を変化させる
回路であって、オフセット電源(4)で増幅信号に一定
のオフセット電圧を上乗せし、コンパレータ(7)の反
転入力部に入力したのちにコンパレータ(7)の出力に
よってチョッパ電源(8)を駆動することにより、図1
2に示すように、増幅信号に一定のオフセット電圧が上
乗せされたような電源電圧を供給することができる。
【0005】従って、小レベル入力時には電源電圧(+
Vc,−Vc)を低下させ、大レベル入力時には電源電
圧(+Vc,−Vc)を上昇させることができるので、
小レベル入力時の最終段のトランジスタ(Q1,Q2)
における電力損失を抑制することができ、効率の向上を
図ることができる。
【0006】
【発明が解決しようとする課題】しかしながら、従来例
に係る図10の増幅回路によると、トランジスタ(Q
1,Q2)から出力されるPWM信号をオーディオ信号
に復調するために、スピーカ(SP)の手前にフィルタ
回路(2)が挿入される。このため、アンプの立ち上が
り速度(スルーレート)が遅く、オーディオ入力信号の
大振幅への急峻な立ち上がりには追従できず、また、P
WM信号のキャリア成分が完全に除去されずに、増幅回
路の出力からスピーカ(SP)に接続される信号線に乗
って周辺に輻射されてしまうので、周辺の機器などに電
波障害などの悪影響を及ぼすという問題が生じる。
【0007】さらに、図11に示すような回路による
と、オーディオ信号が急峻に立ち上がり、チョッパ電源
内のコイル(L)、コンデンサ(C)からなる低域通過
フィルタの立ち上がり速度の限界値を超えてしまったと
きに、トランジスタ(Q1,Q2)への電力供給が追従
できず(図13)、アンプの出力がクリップし歪んでし
まうという問題が生じていた。
【0008】
【課題を解決するための手段】本発明は上記従来の欠点
に鑑み成されたもので、図1に示すように、信号(Z
S)を出力する駆動対象(15)に電源電圧(+Vc)
を供給する電源回路であって、前記信号(ZS)の勾配
を検出してオフセット電圧生成部(12)に出力する勾
配検出部(11)と、前記信号(ZS)と前記信号(Z
S)の勾配とに基づいてオフセット電圧(Va)を生成
し、電圧供給部(18)に出力するオフセット電圧生成
部(12)と、前記オフセット電圧(Va)に追従する
電源電圧(+Vc)を前記駆動対象(15)に供給する
電圧供給部(18)を具備することを特徴とする電源回
路や、又は、図2に示すように、入力信号(AS)を増
幅し、増幅信号(ZS)として出力する信号増幅部(1
5)と、前記増幅信号(ZS)の勾配を検出してオフセ
ット電圧生成部(12)に出力する勾配検出部(11)
と、前記増幅信号(ZS)と前記増幅信号(ZS)の勾
配とに基づいてオフセット電圧(Va)を生成し、電圧
供給部(18)に出力するオフセット電圧生成部(1
2)と、前記オフセット電圧(Va)に追従する電源電
圧(+Vc)を前記駆動対象(15)に供給する電圧供
給部(18)を具備することを特徴とする増幅回路や、
上記の本発明に係る電源回路や増幅回路などを有する混
成集積回路装置によって、周辺の機器などに電波障害な
どの悪影響を及ぼすことなく、また、急峻なオーディオ
信号の立ち上がりにもトランジスタ(Q1,Q2)への
電力供給が追従しつつ、高効率化が図られたオーディオ
アンプの提供を可能たらしめるものである。
【0009】
【作 用】本発明に係る第1の電源回路によれば、図1
に示すように勾配検出部(11)と、オフセット電圧生
成部(12)と、駆動制御部(13)と、電圧供給部
(18)とを具備している。すなわち、駆動対象(1
5)から出力される信号(ZS)の勾配が勾配検出部
(11)によって検出され、オフセット電圧生成部(1
2)によって、信号(ZS)と信号(ZS)の勾配とに
基づいてオフセット電圧(Va)が生成され、電圧供給
部(18)によって、オフセット電圧(Va)に追従す
るような電源電圧(+Vc)が駆動対象(15)に供給
される。
【0010】このため、上述のようなオフセット電圧
(Va)に追従するように変化する電源電圧(+Vc)
を駆動対象(15)に供給することができるので、信号
(ZS)の状態に対応した、効率の良い電源電圧の供給
が可能になる。また、本発明に係る第2の電源回路によ
れば、本発明に係る第1の電源回路において、勾配検出
部(11)が信号(ZS)を微分する回路を有し、かつ
オフセット電圧生成部(12)は信号(ZS)の微分結
果と信号(ZS)と一定電圧とを加算処理してオフセッ
ト電圧(Va)を生成する回路を有する。
【0011】このため、信号(ZS)の勾配の検出結果
である信号(ZS)の微分と、一定電圧が上乗された信
号(ZS)とを加算処理してオフセット電圧(Va)を
生成し、このオフセット電圧(Va)に追従するように
電源電圧(+Vc)を供給することができる。例えば信
号(ZS)の微分は、信号(ZS)の変化が急峻である
ようなときには大きくなり、変化が滑らかなときには小
さくなるので、信号(ZS)の変化が急峻なときには
オフセット電圧(Va)も大きくなる。
【0012】よって、このようなオフセット電圧(V
a)に追従するように電源電圧(+Vc)は供給される
ので、従来電源供給の追従が困難であった信号(ZS)
の変化が急峻な場合でも、余裕をもって信号(ZS)に
追従する電源電圧(+Vc)を駆動対象(15)に供給
することができ、信号(ZS)の状態に対応した、効率
の良い電源電圧の供給が可能になる。
【0013】さらに、本発明に係る第3の電源回路によ
れば、図1に示すように本発明に係る第2の電源回路に
おいて、電圧供給部(18)がチョッパ電源回路からな
る電圧生成部(14)と、帰還回路(FB)と、駆動制
御部(13)とからなり、駆動制御部(13)はオフセ
ット電圧(Va)と電源電圧(+Vc)とを比較処理し
て電圧生成部(14)を駆動制御するコンパレータ(1
3A,13B)を有する。
【0014】その動作は例えば、勾配検出部(11)に
よって信号(ZS)が微分されてオフセット電圧生成部
(12)に出力され、オフセット電圧生成部(12)に
よって、信号(ZS)の微分結果と信号(ZS)と一定
電圧とが加算処理されて駆動制御部(13)に出力され
る。次いで、駆動制御部(13)のコンパレータ(13
A,13B)によってオフセット電圧(Va)と、帰還
回路(FB)によって電圧生成部(14)から帰還され
た電源電圧(+Vc)との比較処理がなされ、その比較
処理結果に基づいて電圧生成部(14)の駆動制御がな
される。
【0015】このため、例えば電圧生成部(14)の出
力である電源電圧(+Vc)がオフセット電圧(Va)
よりも小さい場合は、電源電圧(+Vc)が上昇し、逆
に電源電圧(+Vc)がオフセット電圧(Va)よりも
大きい場合には電源電圧(+Vc)が下降するというよ
うに電源電圧の供給を、常にオフセット電圧(Va)に
追従するように制御することができる。
【0016】なお、信号(ZS)の微分は、信号(Z
S)の変化が急峻なときには大きくなり、オフセット電
圧(Va)も大きくなる。よって、この大きなオフセッ
ト電圧(Va)に追従するように電源電圧を生成するこ
とによって、従来電源供給の追従が困難であった信号
(ZS)の変化が急峻な場合でも、余裕をもって信号
(ZS)に追従する電源電圧(+Vc)を駆動対象(1
5)に供給することができ、信号(ZS)の状態に対応
した、効率の良い電源電圧の供給が可能になる。
【0017】また、本発明に係る第4の電源回路によれ
ば、本発明に係る第3の電源回路において、帰還回路
(FB)が遅延手段(DE)を有する。すなわち、駆動
制御部(13)→電圧生成部(14)→帰還回路(F
B)→駆動制御部(13)なるフィードバックがなされ
ることで、電圧生成部(14)のチョッパ電源回路が駆
動されて電源電圧(+Vc)が生成・出力されるが、こ
の帰還回路(FB)に遅延手段(DE)が設けられてい
るので、チョッパ電源回路の発振安定性が向上し、電源
電圧の供給動作が安定する。
【0018】さらに、本発明に係る第1の増幅回路によ
れば、図2に示すように勾配検出部(11)と、オフセ
ット電圧生成部(12)と、駆動制御部(13)と、電
圧供給部(18)と、信号増幅部(15)とを具備して
いる。すなわち、信号増幅部(15)から出力される増
幅信号(ZS)の勾配が勾配検出部(11)によって検
出され、オフセット電圧生成部(12)で増幅信号(Z
S)と増幅信号(ZS)の勾配とに一定電圧が上乗され
たオフセット電圧(Va)が生成され、電圧供給部(1
8)によって、オフセット電圧(Va)に追従するよう
な電源電圧(+Vc)が駆動対象(15)に供給され
る。
【0019】このため、上述のようなオフセット電圧
(Va)に追従するように変化する電源電圧(+Vc)
を信号増幅部(15)に供給することができるので、増
幅信号(ZS)の状態に対応した、効率の良い電源電圧
の供給が可能になる。また、本発明に係る第2の増幅回
路によれば、本発明に係る第1の増幅回路において、勾
配検出部(11)が増幅信号(ZS)を微分する回路を
有し、オフセット電圧生成部(12)は増幅信号(Z
S)の微分結果と増幅信号(ZS)と一定電圧とを加算
処理してオフセット電圧(Va)を生成する回路を有す
る。
【0020】このため、増幅信号(ZS)の微分と、一
定電圧が上乗された増幅信号(ZS)とを加算処理して
オフセット電圧(Va)を生成し、このオフセット電圧
(Va)に追従するように電源電圧(+Vc)を供給す
ることができる。また、増幅信号(ZS)の微分は、増
幅信号(ZS)の変化が急峻であるようなときには大き
くなり、変化が滑らかなときには小さくなるので、増幅
信号(ZS)の変化が急峻なときには オフセット電圧
(Va)も大きくなる。
【0021】従って、このように変化するオフセット電
圧(Va)に追従するように電源電圧(+Vc)は供給
されるので、従来電源供給の追従が困難であった増幅信
号(ZS)の変化が急峻な場合でも、余裕をもって増幅
信号(ZS)に追従する電源電圧(+Vc)を駆動対象
(15)に供給することができ、従来生じていたオーデ
ィオアンプなどの出力のクリップを抑止しつつ、増幅回
路の高効率化を図ることが可能となる。
【0022】さらに、本発明に係る第3の増幅回路によ
れば、本発明に係る第2の増幅回路において、電圧供給
部(18)がチョッパ電源回路からなる電圧生成部(1
4)と、帰還回路(FB)と、駆動制御部(13)とか
らなり、駆動制御部(13)はオフセット電圧(Va)
と電源電圧(+Vc)とを比較処理して電圧生成部(1
4)を駆動制御するコンパレータ(13A,13B)を
有する。
【0023】その動作は例えば、勾配検出部(11)に
よって増幅信号(ZS)が微分されてオフセット電圧生
成部(12)に出力され、オフセット電圧生成部(1
2)によって、増幅信号(ZS)の微分結果と増幅信号
(ZS)と一定電圧とが加算処理されて駆動制御部(1
3)に出力され、駆動制御部(13)のコンパレータ
(13A,13B)によってオフセット電圧(Va)
と、帰還回路(FB)によって電圧生成部(14)から
帰還された電源電圧(+Vc)との比較処理がなされ、
その比較処理結果に基づいて電圧生成部(14)の駆動
制御がなされる。
【0024】このため、例えば電圧生成部(14)の出
力である電源電圧(+Vc)がオフセット電圧(Va)
よりも小さい場合は、電源電圧(+Vc)が上昇し、逆
に電源電圧(+Vc)がオフセット電圧(Va)よりも
大きい場合には電源電圧(+Vc)が下降するというよ
うに電源電圧(+Vc)を、常にオフセット電圧(V
a)に追従するように制御することができる。
【0025】なお、信号(ZS)の微分は、信号(Z
S)の変化が急峻なときには大きくなり、オフセット電
圧(Va)も大きくなる。よって、この大きなオフセッ
ト電圧(Va)に追従するように電源電圧を生成するこ
とによって、電源電圧(+Vc)が常にオフセット電圧
(Va)に追従するように電源電圧(+Vc)を供給す
ることができるので、図11に示すような従来の回路に
おいて電源供給の追従が困難であった増幅信号(ZS)
の変化が急峻な場合でも、余裕をもって追従しながら供
給することができ、従来生じていたアンプの出力のクリ
ップを抑止しつつ高効率化を図ることが可能となる。
【0026】また、図10に示すような回路を用いてい
ないので、PWM信号をオーディオ信号に復調する際
に、PWM信号のキャリア成分が完全に除去されないこ
とで生じていた周辺の機器などへの電波障害などの悪影
響を抑止しつつ高効率化を図ることも可能となる。さら
に、本発明に係る第4の増幅回路によれば、本発明に係
る第3の増幅回路において、帰還回路(FB)が遅延手
段(DE)を有する。
【0027】すなわち、駆動制御部(13)→電圧生成
部(14)→帰還回路(FB)→駆動制御部(13)な
るフィードバックがなされることで、電圧生成部(1
4)のチョッパ電源回路が駆動されて電源電圧(+V
c)が生成・出力されるが、この帰還回路(FB)に遅
延手段(DE)が設けられているので、チョッパ電源回
路の発振安定性が向上し、電源電圧の供給動作が安定
し、ひいては増幅回路の動作安定が可能になる。
【0028】また、本発明に係る第1の混成集積回路装
置によれば、勾配検出部(11)と、オフセット電圧生
成部(12)と、電圧供給部(18)とを具備する本発
明に係る電源回路を搭載しているので、駆動対象の状態
に応じて高効率化がなされた電源回路を有する混成集積
回路装置の提供が可能になる。さらに、本発明に係る第
2の混成集積回路装置によれば、信号増幅部(15)
と、勾配検出部(11)と、オフセット電圧生成部(1
2)と、電圧供給部(18)とを具備する本発明に係る
増幅回路を搭載しているので、高効率化がなされた増幅
回路を有する混成集積回路装置の提供が可能になる。
【0029】なお、本発明に係る第3の混成集積回路装
置によれば、本発明に係る第2の混成集積回路装置にお
いて、信号増幅部(15)の配置領域と、勾配検出部
(11),オフセット電圧生成部(12)及び電圧供給
部(18)の配置領域とを分離している。このため、勾
配検出部(11),オフセット電圧生成部(12)及び
電圧供給部(18)を含む本発明に係る電源回路から発
生しがちなノイズの悪影響を信号増幅部(15)に及ぼ
すことを極力抑止することが可能になる。
【0030】
【実施例】以下で本発明の実施例について図面を参照し
ながら説明する。 (1)第1の実施例 以下に本発明の実施例に係る電源回路及び増幅回路につ
いて図3〜図7を参照しながら説明する。なお、本発明
の実施例に係る電源回路は、本実施例に係る増幅回路の
一部であって、+側の電源回路(17)及び−側の電源
回路(16)とからなる。
【0031】本発明の実施例に係る増幅回路は、高効率
を図ったオーディオアンプであって、図3に示すように
+側の電源回路(17)、−側の電源回路(16)、プ
リアンプ(15A)及びパワーアンプ(15B)からな
る。なお、本実施例においては、+側の電源回路(1
7)のみについて説明する。−側の電源回路(16)
は、+側と同様に構成されて、負電源(−Vcc)によ
って駆動され、その動作は+側と対称になっている。
【0032】+側の電源回路(17)は、図3に示すよ
うに、定電圧発生回路(10),勾配検出部(11),
オフセット電圧生成部(12),第1のコンパレータ
(13A),第2のコンパレータ(13B)及びチョッ
パ電源回路(14)からなり、信号増幅部の一実施例を
構成するパワーアンプ(15B)の最終段のトランジス
タ(TR11)のコレクタに係る電源電圧(+Vc)を
供給するものである。
【0033】定電圧発生回路(10)は、当該増幅回路
に必要な定電圧を発生する回路であって、例えば、第2
のコンパレータ(13B)の非反転入力部すなわちトラ
ンジスタ(TR142)のベースに一定電圧を供給して
いる。勾配検出部(11)は、コンデンサ(C11
0),抵抗(R110)からなる微分回路(11A)
と、トランジスタ(TR110),抵抗(R111,R
112)からなる回路である。 その機能は、パワーア
ンプ(15B)の出力である増幅信号(ZS)を微分回
路(11A)で微分し、微分結果に基づいてオフセット
電圧生成部(12)を制御しており、更に詳しくいえ
ば、微分回路(11A)の出力に応じてトランジスタ
(TR110)のベース電位が変動することでそのコレ
クタ電流が変化し、その変化に応じてトランジスタ(T
R110)のコレクタに接続されたトランジスタ(TR
121)のベース電位を変化させている。
【0034】オフセット電圧生成部(12)は、トラン
ジスタ(TR121,TR122)、抵抗(R121〜
R124)からなる回路である。その機能は、パワーア
ンプ(15B)の出力である増幅信号(ZS)に一定電
圧を上乗せし、かつ上乗せされた増幅信号(ZS)と、
勾配検出部(11)からの出力である微分結果とを加算
して第1のコンパレータ(13A)の非反転入力部に出
力しており、詳述すれば、抵抗(R123,R124)
がトランジスタ(TR122)のベースに接続され、か
つ抵抗(R122)がエミッタに接続されてなるトラン
ジスタ回路によって、増幅信号(ZS)に一定電圧を上
乗せし、トランジスタ(TR110)のコレクタ電流の
変動に伴うトランジスタ(TR121)のベース電位の
変動分と、増幅信号(ZS)に一定電圧が上乗せされた
電圧とが加算された図3のA点の電位〔以下これをオフ
セット電圧(Va)と称する〕を第1のコンパレータ
(13A)の非反転入力部であるトランジスタ(TR1
32)のベースに出力している。
【0035】第1のコンパレータ(13A)及び第2の
コンパレータ(13B)は、駆動制御部(13)の一実
施例を構成するものである。第1のコンパレータ(13
A)は、トランジスタ(TR131〜TR133),抵
抗(R131〜R133)及びコンデンサ(C130)
からなる回路である。
【0036】その機能は、チョッパ電源回路(14)の
出力である電源電圧(+Vc)とオフセット電圧生成部
(12)からのオフセット電圧(Va)とを比較し、第
2のコンパレータ(13B)の動作制御をしている。更
に詳しく言えば、電源電圧(+Vc)よりもオフセット
電圧(Va)の方が低い場合にはトランジスタ(TR1
31),抵抗(R131,R132)及びコンデンサ
(C130)からなる定電流生成回路からの定電流がト
ランジスタ(TR132)に流れ、逆に電源電圧(+V
c)よりもオフセット電圧(Va)の方が高い場合に
は、定電流の殆どがトランジスタ(TR133)に流
れ、トランジスタ(TR133)のコレクタ電流でトラ
ンジスタ(TR141)のベース電圧を制御することで
第2のコンパレータ(13B)の駆動制御をしている。
【0037】第2のコンパレータ(13B)は、トラン
ジスタ(TR141,TR142),抵抗(R141,
R142)からなる回路である。その機能は、第1のコ
ンパレータ(13A)の出力信号と、定電圧発生回路
(10)の生成する定電圧とを比較し、その状態に応じ
てチョッパ電源(14)の動作制御をしており、具体的
には、第1のコンパレータ(13A)の出力信号に相当
するトランジスタ(TR133)のコレクタ電圧がトラ
ンジスタ(TR141)のベースに入力されるとトラン
ジスタ(TR141)が動作し、そのコレクタ電流によ
ってチョッパ電源(14)のドライブとなるトランジス
タ(TR151,TR152)の動作状態を制御してい
る。
【0038】チョッパ電源(14)は、電圧生成部の一
実施例であって、トランジスタ(TR151,TR15
2),MOS型トランジスタ(TR153),抵抗(R
151),コンデンサ(C151),ダイオード(D1
50)及びコイル(L151)からなる回路であって、
コンデンサ(C151)及びコイル(L151)はLP
F〔Low Pass Filter :低域通過フィルタ〕(14A)
を構成している。
【0039】その機能は、第2のコンパレータ(13
B)の駆動制御に基づいて、パワーアンプ(15B)の
最終段のトランジスタ(TR11)のコレクタに電源電
圧(+Vc)を供給している。以下で当該回路の動作に
ついて説明する。定電圧発生回路(10),勾配検出部
(11),オフセット電圧生成部(12),第1のコン
パレータ(13A),第2のコンパレータ(13B)及
びチョッパ電源回路(14)には既に当該回路を駆動す
るための正電源(+Vcc)が印加されているものとす
る。
【0040】まずプリアンプ(15A)にオーディオ信
号(AS)が入力され、パワーアンプ(15B)によっ
て増幅されて最終段のトランジスタ(TR11,TR1
2)によって増幅信号(ZS)としてスピーカ(SP)
に出力される。この増幅信号(ZS)は勾配検出部(1
1)の微分回路(11A)にも入力され、同時にオフセ
ット電圧生成部(12)のトランジスタ(TR122)
のベースに抵抗(R124)を介して入力される。
【0041】勾配検出部(11)のトランジスタ(TR
110)のベースには、増幅信号(ZS)がないときに
は定電圧発生回路(10)によって生成された定電圧が
印加されているが、そのエミッタ電位が0になっている
ため、コレクタ電流は流れない。増幅信号(ZS)が入
力されると、その信号波形が微分回路(11A)によっ
て微分され、その微分波形に応じてトランジスタ(TR
110)のベース電位が変動してそのコレクタ電流が変
化する。
【0042】このとき、トランジスタ(TR110)の
ベース電位が、その動作基準値となるダイオード(D1
02)のアノード電位よりも低い部分においてはトラン
ジスタ(TR110)は遮断動作をするために、そのコ
レクタ電流の波形は、微分回路(11A)の出力をクリ
ップした波形となる。例えば増幅信号(ZS)の立ち上
がり勾配が急峻なときには、微分回路(11A)の出力
が正側に大きく振れるため、トランジスタ(TR11
0)のベース・エミッタ間は逆バイアスなのでコレクタ
電流もそれに応じて大きな値を示す。
【0043】一方、増幅信号(ZS)が立ち下がり勾配
のときには、微分回路(11A)の出力は負側に振れる
が、トランジスタ(TR110)のクリップ作用によ
り、このときコレクタ電流は流れない。トランジスタ
(TR110)のコレクタ電流が流れると、それまで定
電圧発生回路(10)によってそのベース電位が一定に
保たれることにより一定の直流電流をコレクタに流して
いたトランジスタ(TR121)のベース電位がトラン
ジスタ(TR110)のコレクタ電流の変動に応じて低
下し、その低下分だけトランジスタ(TR121)のコ
レクタ電流が増大し、その結果そのコレクタ電位である
点Aの電位が上昇する。
【0044】一方、増幅信号(ZS)は同時にオフセッ
ト電圧生成部(12)のトランジスタ(TR122)の
ベースに抵抗(R124)を介して入力されている。ト
ランジスタ(TR122)は、増幅信号(ZS)に応じ
てエミッタホロワ動作をするが、増幅信号(ZS)が負
側に振れる部分はコレクタが飽和するので、ベース及び
エミッタには、増幅信号(ZS)の負側がクリップされ
た波形が現れる。
【0045】トランジスタ(TR122)のエミッタに
は、抵抗(R122)を介して、トランジスタ(TR1
21)で作られる電流が流れ込む。トランジスタ(TR
122)のエミッタ電位はこの電流に依存しないが、抵
抗(R122)は、電流に応じて電位差を生ずるので、
点Aの電位はトランジスタ(TR122)のエミッタ電
位に、抵抗(R122)によって生じる電位差が加算さ
れた値となる。
【0046】トランジスタ(TR121)のコレクタ電
流は、本来は定電圧発生回路(10)で生成される直流
電圧から、直流電流が作られるため、点Aの電位の波形
はトランジスタ(TR122)のエミッタに現れる波形
が抵抗(R122)の電圧降下によって一定電圧シフト
された波形となる。しかし、増幅信号(ZS)に急峻な
立ち上がり勾配があると、上記の勾配検出部(11)の
動作により、トランジスタ(TR121)のコレクタ電
圧が増大するので、結果的に点Aの電位すなわちオフセ
ット電圧(Va)は、 1)増幅信号(ZS)の負側がクリップされた波形 2)一定の直流電圧 3)微分回路(11A)から出力されるクリップ波形が
各々加算された波形になる。こうして生成されたオフセ
ット電圧(Va)が第1のコンパレータ(13A)の非
反転入力部であるトランジスタ(TR132)のベース
に印加される。
【0047】また、第1のコンパレータ(13A)の反
転入力部であるトランジスタ(TR133)のベースに
は、チョッパ電源(14)の出力電位すなわち電源電圧
(+Vc)が入力される。よって、第1のコンパレータ
(13A)によってオフセット電圧(Va)と、チョッ
パ電源(14)の出力である電源電圧(+Vc)との比
較処理がなされるわけであるが、それ以降の動作につい
ては、 (i) オフセット電圧(Va)が電源電圧(+Vc)より
も大きい場合 (ii)オフセット電圧(Va)が電源電圧(+Vc)より
も小さい場合 の2つの場合について動作が異なるので、各々の場合に
ついて以下で説明する。
【0048】(i) オフセット電圧(Va)が電源電圧
(+Vc)よりも大きい場合 この場合には、トランジスタ(TR132)のベース電
位がトランジスタ(TR133)のベース電位よりも高
いので、トランジスタ(TR132)はOFFされ、ト
ランジスタ(TR133)がONされる。すると、トラ
ンジスタ(TR133)のコレクタ電流によってトラン
ジスタ(TR141)のベース電位が上昇してトランジ
スタ(TR141)がONされ、トランジスタ(TR1
42)はOFFされる。
【0049】トランジスタ(TR141)がONされて
コレクタ電流が流れることにとってチョッパ電源(1
4)のドライバを構成するトランジスタ(TR151,
TR152)のベース電位が低下し、MOS型トランジ
スタ(TR153)のゲートにはローレベルの電圧が出
力される。MOS型トランジスタ(TR153)はpチ
ャネルなので、ローレベルによってONされ、LPF
(14A)の出力である電源電圧(+Vc)はオフセッ
ト電圧(Va)に追従するように上昇し始め、やがて
は、オフセット電圧(Va)を上回るまでに至る。
【0050】(ii)オフセット電圧(Va)がチョッパ電
源(14)の出力である電源電圧(+Vc)よりも小さ
い場合 この場合には、トランジスタ(TR132)のベース電
位がトランジスタ(TR133)のベース電位よりも低
いので、トランジスタ(TR132)はONされ、トラ
ンジスタ(TR133)がOFFされる。
【0051】すると、トランジスタ(TR133)のコ
レクタ電流が流れなくなるため、トランジスタ(TR1
41)のベース電位が低下してトランジスタ(TR14
1)がOFFされ、トランジスタ(TR142)はON
される。トランジスタ(TR141)がOFFされてそ
のコレクタ電流が遮断されることにとってチョッパ電源
(14)のドライバを構成するトランジスタ(TR15
1,TR152)のベース電位が上昇し、MOS型トラ
ンジスタ(TR153)のゲートにはハイレベルの電圧
が出力される。
【0052】ハイレベルの電圧がMOS型トランジスタ
(TR153)のゲートに出力されることによってMO
S型トランジスタ(TR153)がOFFされ、その結
果LPF(14A)の出力である電源電圧(+Vc)は
下降を始める。この場合、時間の経過とともに電源電圧
(+Vc)は接地電位へと低下していくが、常に第1の
コンパレータ(13A)によって電源電圧(+Vc)と
オフセット電圧(Va)との比較がなされており、電源
電圧(+Vc)がオフセット電圧(Va)を下回ると、
上記の(i) の状態になるので、再びMOS型トランジス
タ(TR153)がONし、電源電圧(+Vc)は上昇
を始める。
【0053】すなわち、当該回路は、上記の(i)、(ii)
の動作を常時繰り返すことにより、常に電源電圧(+V
c)がオフセット電圧(Va)に追従するように動作し
ている。なお、上記の図3の回路は図4に示すように概
念的に把握することができる。すなわち、本実施例に係
る増幅回路によれば、パワーアンプ(15B)の出力で
ある増幅信号(ZS)が勾配検出部(11)によって微
分されて出力され、オフセット電圧生成部によって増幅
信号(ZS)に一定電圧が上乗せされ、加算回路によっ
て増幅信号(ZS)の微分と一定電圧が上乗せされた増
幅信号(ZS)との和であるオフセット電圧(Va)が
生成され、第1のコンパレータ(13A)によってチョ
ッパ電源(14)の出力である電源電圧(+Vc)とオ
フセット電圧(Va)とが比較処理され、その比較処理
結果に基づいて、第2のコンパレータ(13B)及びチ
ョッパ電源(14)が、電源電圧(+Vc)がオフセッ
ト電圧(Va)に追従するように動作するものである。
【0054】以上説明したように、当該回路は常に増幅
信号(ZS)に一定電圧が上乗せされた電圧と増幅信号
(ZS)の微分の和であるオフセット電圧(Va)に、
パワーアンプ(15B)の最終段のトランジスタ(TR
11)のコレクタに印加される電源電圧(+Vc)が追
従するように動作している。例えば、図5に示すように
立ち上がりが急峻な増幅信号(ZS)について考える
と、その増幅信号(ZS)に一定値を上乗せし、同時に
図6に示すような増幅信号(ZS)の微分をとり、一定
値が上乗せされた増幅信号(ZS)と増幅信号(ZS)
の微分との和をとって、図7に示すようなオフセット電
圧(Va)を生成しており、チョッパ電源(14)によ
って生成される電源電圧(+Vc)は常にこのオフセッ
ト電圧(Va)に追従するように生成・供給される。
【0055】よって、図11の従来回路において電源電
圧(+Vc)を供給する際に追従が困難であった増幅信
号(ZS)の変化が急峻な場合にはその微分が増大し、
増大した増幅信号(ZS)の微分が上乗せされたオフセ
ット電圧(Va)に追従するように電源電圧(+Vc)
が供給されるので、電源電圧(+Vc)の供給が増幅信
号(ZS)の変化に余裕をもって追従でき、従来生じて
いたアンプの出力のクリップを抑止しつつ高効率化を図
ることが可能となる。
【0056】また、図10に示すような回路を用いてい
ないので、PWM信号をオーディオ信号に復調する際
に、PWM信号のキャリア成分が完全に除去されないこ
とで生じていた周辺の機器などへの電波障害などの悪影
響を抑止しつつ高効率化を図ることも可能となる。な
お、本実施例に係る増幅回路と同様の目的で提案された
回路として、増幅信号に追従して電源電圧に一定のオフ
セット電圧がかかるようにチョッパ電源を駆動し、かつ
増幅信号が急峻に変化して電力供給が追従できないよう
なときには、チョッパ電源とは別の補助電源路を用いて
当該回路を駆動して増幅信号の急峻な変化に電力供給を
追従させるような回路も提案されている(特開平4−3
72212)。
【0057】この回路によると、高域,大振幅の増幅信
号が頻繁に出力されるような場合は、頻繁に補助電源路
を動作させなければならないので、これが高効率でない
ために、効率の低下が大きくなる。しかし、本実施例に
係る増幅回路によれば、電源としては高効率なチョッパ
電源(14)のみを用いて、しかも増幅信号が急峻に変
化するような場合でも、電力供給が追従でき、高域,大
振幅の増幅信号が頻繁に出力されるような場合でもその
効率を低下させることがなく、その点でも有効である。
【0058】以上に加え、本実施例に係る電源回路及び
増幅回路のその他の副次的な作用効果について以下で説
明する。本実施例によれば、図3に示すように、チョッ
パ電源(14)の出力が、第1のコンパレータ(13
A)の一入力であるトランジスタ(TR133)のベー
スに接続され、チョッパ電源(14)→第1のコンパレ
ータ(13A)→第2のコンパレータ(13B)→チョ
ッパ電源(14)なるフィードバックがかかっている。
【0059】さらに、第1のコンパレータ(13A)と
第2のコンパレータ(13B)との間に、遅延手段(D
E)の一例であって、一方が接地されているコンデンサ
(C93)が接続されている。 このため、例えばコン
デンサ(C93)が接続されない場合は、400kHz
程度であったチョッパ電源(14)の発振周波数が、コ
ンデンサ(C93)が接続されると200kHz程度に
低下するというように、チョッパ電源(14)の発振周
波数が低下して、その発振安定性が向上するので、電源
電圧の供給動作が安定し、ひいては増幅回路の動作が安
定化する。
【0060】なお、ここでは遅延手段(DE)の一例と
してコンデンサ(C93)を用いているが本発明はこれ
に限らず、例えばコイルなどをこのフィードバック系に
含めても同様の効果を奏する。また、オーディオアンプ
程度の増幅回路は発熱による特性変化の影響が大きく、
温度特性の向上が望まれるが、本実施例の回路は温度に
よる特性変化は非常に少ない。その詳細について以下で
説明する。
【0061】すなわち、定電圧生成回路(10)が有す
るトランジスタ(TR101)と、ツェナーダイオード
(ZD10)の組み合わせにより、ここで生成される定
電圧は温度補償が良好であって、その特性が安定であ
る。また、定電圧生成回路(10)が有するトランジス
タ(TR102)の温度によるベース−エミッタ間の電
圧変化は、トランジスタ(TR102)のエミッタに、
抵抗(R131)を介してベースが接続されているトラ
ンジスタ(TR131)のベース−エミッタ間の電圧変
化によって相殺されている。
【0062】さらに、勾配検出部(11)のトランジス
タ(TR110)の温度によるベース−エミッタ間の電
圧変化は、定電圧生成回路(10)のダイオード(D1
02)のアノード−カソード間の電圧変化によって相殺
されているので、温度変化に対する特性の変化が少な
く、十分に温度補償がなされた電源回路及び増幅回路の
提供が可能となる。
【0063】加えて、オフセット電圧生成部(12)の
トランジスタ(TR121)には、温度特性が良好な上
述の定電圧生成回路(10)によって、定電圧が印加さ
れているので、オフセット電圧生成部(12)において
も、温度補償特性が良好になる。ところで、本実施例で
は上述したように、+側の電源回路(17)と−側の電
源回路(16)からなる本発明の実施例に係る電源回路
を増幅回路の一部として説明しているが、本発明の電源
回路はこれに限らず、例えばモータの駆動用電源である
とか、テレビの垂直偏向回路の駆動用電源など、ある一
定の信号を出力するような対象を駆動する電源回路に適
用しても、同様の効果を奏する。
【0064】(2)第2の実施例 以下で、本発明の実施例に係る混成集積回路装置につい
て図面を参照しながら説明する。本発明の実施例に係る
混成集積回路装置は、本発明の第1の実施例で説明した
電源回路と増幅回路が搭載されている混成集積回路装置
である。その構成は、図8に示すように、支持基板(2
0)上に、第1の実施例で説明した+側の電源回路(1
7)、−側の電源回路(16)、プリアンプ(15A)
及びパワーアンプ(15B)が搭載されてなり、かつ+
側の電源回路(17)、−側の電源回路(16)の配置
領域とプリアンプ(15A)及びパワーアンプ(15
B)の配置領域とが分離されている。
【0065】このため、本発明の第1の実施例に係る増
幅回路を搭載しているので、高効率化がなされた増幅回
路を有するハイブリッドICの提供が可能になる。ま
た、本実施例によれば、+側の電源回路(17)、−側
の電源回路(16)の配置領域とプリアンプ(15A)
及びパワーアンプ(15B)の配置領域とが分離されて
いるので、+側の電源回路(17)、−側の電源回路
(16)のチョークコイル(L151,L251)など
から発生しがちなノイズの悪影響を、プリアンプ(15
A)及びパワーアンプ(15B)に及ぼすことを極力抑
止することが可能になる。
【0066】上述の本実施例では本発明の実施例に係る
増幅回路を搭載した混成集積回路装置について説明して
いるが、本発明の混成集積回路装置はこれに限らず、+
側の電源回路(17)及び−側の電源回路(16)から
なる本発明の実施例に係る電源回路のみを搭載した混成
集積回路装置でも、同様にして高効率化がなされた電源
回路を有するハイブリッドICの提供が可能になる。
【0067】なお、この場合には、例えばモータの駆動
用電源であるとか、テレビの垂直偏向回路の駆動用電源
など、ある一定の信号を出力するような対象を駆動する
電源回路などとして用いることができるので、汎用性が
高いという利点もある。
【0068】
【発明の効果】以上説明したように、本発明に係る電源
回路によれば、勾配検出部(11)と、オフセット電圧
生成部(12)と、駆動制御部(13)と、電圧供給部
(18)とを具備しているので、信号(ZS)と、その
勾配とに基づいてオフセット電圧(Va)を生成し、こ
のオフセット電圧(Va)に追従するように電源電圧
(+Vc)を駆動対象(15)に供給することができ
る。
【0069】これにより、信号(ZS)に一定電圧が上
乗されたオフセット電圧(Va)に追従するような電源
電圧(+Vc)を駆動対象(15)に供給することがで
きるので、信号(ZS)の状態に対応した、効率の良い
電源電圧の供給が可能になる。本発明に係る増幅回路に
よれば、勾配検出部(11)と、オフセット電圧生成部
(12)と、駆動制御部(13)と、電圧供給部(1
8)と、信号増幅部(15)とを具備しているので、増
幅信号(ZS)と、その勾配とに基づいてオフセット電
圧(Va)を生成し、このオフセット電圧(Va)に追
従するように電源電圧(+Vc)を供給することができ
る。
【0070】これにより、従来の回路において電源供給
の追従が困難であった増幅信号(ZS)の変化が急峻な
場合でも、増幅信号(ZS)の急峻な変化が包含された
オフセット電圧(Va)に追従するように電源電圧(+
Vc)が供給されるので、増幅信号(ZS)の急峻な変
化にも余裕をもって追従することができ、従来生じてい
たアンプの出力のクリップによる歪みを抑止しつつ高効
率化を図ることが可能となる。
【0071】また、本発明に係る第1の混成集積回路装
置によれば、勾配検出部(11)と、オフセット電圧生
成部(12)と、駆動制御部(13)と、電圧生成部
(14)とを具備する本発明に係る電源回路を搭載して
いるので、駆動対象の状態に応じて高効率化がなされた
電源回路を有する混成集積回路装置の提供が可能にな
る。
【0072】さらに、本発明に係る第2の混成集積回路
装置によれば、信号増幅部(15)と、勾配検出部(1
1)と、オフセット電圧生成部(12)と、駆動制御部
(13)と、電圧生成部(14)とを具備する本発明に
係る増幅回路を搭載しているので、高効率化がなされた
増幅回路を有する混成集積回路装置の提供が可能にな
る。
【図面の簡単な説明】
【図1】本発明に係る電源回路の原理図である。
【図2】本発明に係る増幅回路の原理図である。
【図3】本発明の実施例に係る増幅回路の回路図であ
る。
【図4】本発明の実施例に係る増幅回路を機能的に説明
する構成図である。
【図5】本発明の実施例に係る増幅回路の作用効果を説
明する第1の図である。
【図6】本発明の実施例に係る増幅回路の作用効果を説
明する第2の図である。
【図7】本発明の実施例に係る増幅回路の作用効果を説
明する第3の図である。
【図8】本発明の実施例に係る混成集積回路装置を説明
する構成図である。
【図9】従来例に係る増幅回路を説明する第1の回路図
である。
【図10】従来例に係る増幅回路を説明する第2の回路
図である。
【図11】従来例に係る増幅回路を説明する第3の回路
図である。
【図12】従来例に係る増幅回路の作用効果を説明する
グラフである。
【図13】従来例に係る増幅回路の問題点を説明するグ
ラフである。
【符号の説明】
(10) 定電圧発生回路 (11) 勾配検出部 (11A)微分回路 (12) オフセット電圧生成部 (13) 駆動制御部 (13A)第1のコンパレータ (13B)第2のコンパレータ (14) 電圧生成部〔チョッパ電源〕 (14A)LPF (15) 信号増幅部〔駆動対象〕 (15A)プリアンプ (15B)パワーアンプ (16) −側の電源回路 (17) +側の電源回路 (18) 電圧供給部 (20) 支持基板 (SP) スピーカ (Va) オフセット電圧 (+Vcc)正電源 (+Vc) 電源電圧 (AS) オーディオ信号〔入力信号〕 (ZS) 増幅信号〔信号〕 (DE) 遅延手段
───────────────────────────────────────────────────── フロントページの続き (72)発明者 上野 聖和 大阪府守口市京阪本通2丁目5番5号 三洋電機株式会社内 (56)参考文献 特開 昭56−10715(JP,A) 特開 昭56−42407(JP,A) 特開 昭57−184308(JP,A) 特開 昭57−212811(JP,A) 特開 昭58−84509(JP,A) 特開 昭58−151710(JP,A) 特開 昭59−135909(JP,A) 特開 昭62−9279(JP,A) 特開 平4−372212(JP,A) 特開 平7−74548(JP,A) 実開 昭52−116141(JP,U) 実開 昭61−5013(JP,U) 実開 昭61−26316(JP,U) 米国特許4626767(US,A) (58)調査した分野(Int.Cl.7,DB名) G05F 1/00 - 1/70 H03F 1/00 - 1/56 H03F 3/00 - 3/44 H03F 3/50 - 3/52 PCI(DIALOG) WPI(DIALOG)

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項1】 出力信号を出力する駆動対象に電源電圧
    を供給する電源回路であって、 前記駆動対象の出力信号の勾配を検出して、前記勾配の
    大きさに応じた電圧を出力する勾配検出部と、 前記駆動対象の出力信号と前記勾配検出部の出力信号を
    加算してオフセット電圧を生成し、電圧供給部に出力す
    るオフセット電圧生成部と、 前記オフセット電圧に基づいて、前記駆動対象の出力信
    号に追従する電源電圧を前記駆動対象に供給する電圧供
    給部を有することを特徴とする電源回路。
  2. 【請求項2】 出力信号を出力する駆動対象に電源電圧
    を供給する電源回路であって、 前記駆動対象の出力信号を微分して、前記出力信号の勾
    配の大きさに応じた電圧を出力する回路を有する勾配検
    出部と、 前記駆動対象の出力信号、前記出力信号の勾配の大きさ
    に応じた電圧および一定電圧とを加算処理してオフセッ
    ト電圧を生成し、電圧供給部に出力するオフセット電圧
    生成部と、 前記オフセット電圧に追従する電源電圧を前記駆動対象
    に供給する電圧供給部を具備することを特徴とする電源
    回路。
  3. 【請求項3】 出力信号を出力する駆動対象に電源電圧
    を供給する電源回路であって、 前記駆動対象の出力信号を微分して、出力信号の勾配の
    大きさに応じた電圧を出力する回路を有する勾配検出部
    と、 前記駆動対象の出力信号、前記出力信号の勾配の大きさ
    に応じた電圧および一定電圧とを加算処理してオフセッ
    ト電圧を生成し、電圧供給部に出力するオフセット電圧
    生成部と、 前記オフセット電圧に追従する電源電圧を前記駆動対象
    に供給する電圧供給部を具備し、 前記電圧供給部は、前記オフセット電圧と電源電圧とを
    比較処理して、電圧生成部を駆動制御するコンパレータ
    を有する駆動制御部と、 前記駆動対象に電源電圧を供給するチョッパ電源回路を
    有する電圧生成部と、 前記電源電圧を前記駆動制御部に帰還させる帰還回路を
    有することを特徴とする電源回路。
  4. 【請求項4】 出力信号を出力する駆動対象に電源電圧
    を供給する電源回路であって、 前記駆動対象の出力信号を微分して、出力信号の勾配の
    大きさに応じた電圧を出力する回路を有する勾配検出部
    と、 前記駆動対象の出力信号、前記出力信号の勾配の大きさ
    に応じた電圧および一定電圧とを加算処理してオフセッ
    ト電圧を生成し、電圧供給部に出力するオフセット電圧
    生成部と、 前記オフセット電圧に追従する電源電圧を
    前記駆動対象に供給する電圧供給部を具備し、 前記電圧供給部は、前記オフセット電圧と電源電圧とを
    比較処理して、電圧生成部を駆動制御するコンパレータ
    を有する駆動制御部と、 前記駆動対象に電源電圧を供給するチョッパ電源回路を
    有する電圧生成部と、遅延手段を備え、前記電源電圧を
    前記駆動制御部に帰還させる帰還回路を有することを特
    徴とする電源回路。
  5. 【請求項5】 入力信号を増幅し、増幅信号として出力
    する信号増幅部と、 前記増幅信号の勾配を検出して、前記勾配の大きさに応
    じた電圧を出力する勾配検出部と、 前記増幅信号と前記勾配検出部の出力信号を加算してオ
    フセット電圧を生成し、電圧供給部に出力するオフセッ
    ト電圧生成部と、 前記オフセット電圧に基づいて、前
    記増幅信号に追従する電源電圧を前記駆動対象に供給す
    る電圧供給部を有することを特徴とする増幅回路。
  6. 【請求項6】 入力信号を増幅し、増幅信号として出力
    する信号増幅部と、 前記増幅信号を微分して、前記増幅信号の勾配の大きさ
    に応じた電圧を出力する回路を有する勾配検出部と、 前記増幅信号、前記増幅信号の勾配の大きさに応じた電
    圧および一定電圧とを加算処理してオフセット電圧を生
    成し、電圧供給部に出力するオフセット電圧生成部と、 前記オフセット電圧に追従する電源電圧を前記信号増幅
    部に供給する電圧供給部を具備することを特徴とする増
    幅回路。
  7. 【請求項7】 入力信号を増幅し、増幅信号として出力
    する信号増幅部と、 前記増幅信号を微分して、前記増幅信号の勾配の大きさ
    に応じた電圧を出力する回路を有する勾配検出部と、 前記増幅信号、前記増幅信号の勾配の大きさに応じた電
    圧および一定電圧とを加算処理してオフセット電圧を生
    成し、電圧供給部に出力するオフセット電圧生成部と、 前記オフセット電圧に追従する電源電圧を前記信号増幅
    部に供給する電圧供給部を具備し、 前記電圧供給部は、前記オフセット電圧と電源電圧とを
    比較処理して、電圧生成部を駆動制御するコンパレータ
    を有する駆動制御部と、 前記信号増幅部に電源電圧を供給するチョッパ電源回路
    を有する電圧生成部と、 前記電源電圧を前記駆動制御部に帰還させる帰還回路を
    有することを特徴とする増幅回路。
  8. 【請求項8】 入力信号を増幅し、増幅信号として出力
    する信号増幅部と、 前記増幅信号を微分して、前記増幅信号の勾配の大きさ
    に応じた電圧を出力する回路を有する勾配検出部と、 前記増幅信号、前記増幅信号の勾配の大きさに応じた電
    圧および一定電圧とを加算処理してオフセット電圧を生
    成し、電圧供給部に出力するオフセット電圧生成部と、 前記オフセット電圧に追従する電源電圧を前記信号増幅
    部に供給する電圧供給部を具備し、 前記電圧供給部
    は、前記オフセット電圧と電源電圧とを比較処理して、
    電圧生成部を駆動制御するコンパレータを有する駆動制
    御部と、 前記信号増幅部に電源電圧を供給するチョッパ電源回路
    を有する電圧生成部と、 遅延手段を備え、前記電源電圧を前記駆動制御部に帰還
    させる帰還回路を有することを特徴とする増幅回路。
  9. 【請求項9】 出力信号を出力する駆動対象に電源電圧
    を供給する電源回路であって、 前記駆動対象の出力信号(ZS)の勾配を検出して、前
    記勾配の大きさに応じた電圧を出力する勾配検出部と、 前記駆動対象の出力信号と前記勾配検出部の出力信号を
    加算してオフセット電圧を生成し、電圧供給部に出力す
    るオフセット電圧生成部と、 前記オフセット電圧に追従する電源電圧を前記駆動対象
    に供給する電圧供給部を有する電源回路を備えたことを
    特徴とする混成集積回路装置。
  10. 【請求項10】 入力信号を増幅し、増幅信号として出
    力する信号増幅部と、 前記増幅信号の勾配を検出して、前記勾配の大きさに応
    じた電圧を出力する勾配検出部と、 前記増幅信号と前記勾配検出部の出力信号を加算してオ
    フセット電圧を生成し、電圧供給部に出力するオフセッ
    ト電圧生成部と、 前記オフセット電圧に基づいて、前記増幅信号に追従す
    る電源電圧を前記駆動対象に供給する電圧供給部を有す
    る増幅回路を特徴とする混成集積回路装置。
  11. 【請求項11】 入力信号を増幅し、増幅信号として出
    力する信号増幅部と、 前記増幅信号の勾配を検出して、オフセット電圧生成部
    に出力する勾配検出部と、 前記増幅信号と前記増幅信号の勾配とに基づいてオフセ
    ット電圧を生成し、電圧供給部に出力するオフセット電
    圧生成部と、 前記オフセット電圧に追従する電源電圧を前記駆動対象
    に供給する電圧供給部を具備する増幅回路を同一基板上
    に配置し、前記信号増幅部の配置領域と、勾配検出部,
    オフセット電圧生成部及び電圧供給部の配置領域とを分
    離することを特徴とする混成集積回路装置。
JP875094A 1993-06-30 1994-01-28 電源回路及び増幅回路及び混成集積回路装置 Expired - Lifetime JP3197730B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP875094A JP3197730B2 (ja) 1993-06-30 1994-01-28 電源回路及び増幅回路及び混成集積回路装置
US08/268,012 US5450037A (en) 1993-06-30 1994-06-29 Power supplying circuit for supplying a voltage to a driving circuit
KR1019940015133A KR0166112B1 (ko) 1993-06-30 1994-06-29 전원 회로 및 증폭 회로 및 혼성 집적 회로 장치

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP16193393 1993-06-30
JP5-161933 1993-06-30
JP875094A JP3197730B2 (ja) 1993-06-30 1994-01-28 電源回路及び増幅回路及び混成集積回路装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP35322698A Division JP3197873B2 (ja) 1993-06-30 1998-12-11 電源回路の設計方法および電源回路

Publications (2)

Publication Number Publication Date
JPH0774548A JPH0774548A (ja) 1995-03-17
JP3197730B2 true JP3197730B2 (ja) 2001-08-13

Family

ID=26343335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP875094A Expired - Lifetime JP3197730B2 (ja) 1993-06-30 1994-01-28 電源回路及び増幅回路及び混成集積回路装置

Country Status (1)

Country Link
JP (1) JP3197730B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102375142B1 (ko) * 2015-06-30 2022-03-17 삼성전자주식회사 연결 장치 및 장치 인식 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19514450A1 (de) * 1995-04-25 1996-10-31 Thomson Brandt Gmbh Leistungsverstärker für ein niederfrequentes Signal
JP2010124062A (ja) * 2008-11-17 2010-06-03 Asahi Kasei Electronics Co Ltd 電源付き負荷駆動回路
JP5914842B2 (ja) * 2010-05-14 2016-05-11 パナソニックIpマネジメント株式会社 増幅装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102375142B1 (ko) * 2015-06-30 2022-03-17 삼성전자주식회사 연결 장치 및 장치 인식 방법

Also Published As

Publication number Publication date
JPH0774548A (ja) 1995-03-17

Similar Documents

Publication Publication Date Title
US5834977A (en) Amplifying circuit with power supply switching circuit
US7154238B2 (en) Semiconductor integrated circuit including a motor driving control apparatus having an amplitude regulation circuit
WO2002061941A1 (fr) Appareil et procede de reproduction audio
US6166603A (en) Class-ab output stages with improved distortion performance
KR0166112B1 (ko) 전원 회로 및 증폭 회로 및 혼성 집적 회로 장치
JP3197730B2 (ja) 電源回路及び増幅回路及び混成集積回路装置
EP0473166B1 (en) Amplifying circuit
JP3197873B2 (ja) 電源回路の設計方法および電源回路
US7184481B2 (en) Audio reproducing apparatus and method
JP3197731B2 (ja) 電源回路及び増幅回路
US5508658A (en) Power amplifier circuit for audio signal and audio device using the same
JP2911356B2 (ja) 電源回路及び増幅回路
JP2911355B2 (ja) 電源回路及び増幅回路
JP3124179B2 (ja) パルス幅変調回路
JP3223060B2 (ja) 増幅回路
JPH07221558A (ja) 電源回路及び増幅回路
JP3223066B2 (ja) 増幅回路
JP3223048B2 (ja) オーディオ信号電力増幅回路およびこれを用いるオーディオ装置
JP3462579B2 (ja) 増幅回路
JP3258863B2 (ja) 増幅回路
JPH0918240A (ja) 増幅回路
JP3143262B2 (ja) 増幅回路
KR960008411Y1 (ko) 레이저 디스크 플레이어의 스핀들 모터 제어회로
JP3332698B2 (ja) 増幅回路及びオーディオレシーバ
JP3258809B2 (ja) 増幅回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080608

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090608

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090608

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100608

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110608

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110608

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120608

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120608

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130608

Year of fee payment: 12

EXPY Cancellation because of completion of term