KR0166112B1

KR0166112B1 - 전원 회로 및 증폭 회로 및 혼성 집적 회로 장치

Info

Publication number: KR0166112B1
Application number: KR1019940015133A
Authority: KR
Inventors: 마사히또 가나야; 다께시 스즈끼; 다까히사 마끼노; 마사까즈 우에노; 유끼나오 사꾸마
Original assignee: 다까노 야스아끼; 상요덴기 가부시끼가이샤
Priority date: 1993-06-30
Filing date: 1994-06-29
Publication date: 1999-03-20
Also published as: KR950002198A; US5450037A

Abstract

구배 검출부는 구동 대상 회로의 출력의 구배를 검출한다. 그리고, 오프셋 전압 생성부는 구동 회로의 출력과 구배 검출부의 검출한 구배와의 양쪽에 기초하여 오프셋 전압을 생성한다. 구동 대상 회로의 출력의 구배는 그 변화가 급격한 때이면 커지고, 변화가 완만한 때에는 적어진다. 따라서, 예를 들면 검출한 구배를 통상의 오프셋 전압에 가산하여 오프셋 전압을 생성함으로써, 구동 대상 회로의 출력의 변화에 추종하여 전원 전압을 구동 대상 회로에 공급할 수 있다.

Description

전원 회로 및 증폭 회로 및 혼성 집적 회로 장치

제1도는 종래의 앰프의 구성을 도시한 도면.

제2도는 종래의 PWM을 이용한 앰프의 구성을 도시한 도면.

제3도는 종래의 앰프 및 그 전원 회로의 구성을 도시한 도면.

제4도는 종래의 전원 회로의 일부의 구성을 도시한 도면.

제5도는 종래의 전원 회로의 출력 전압(전원 전압)의 이상적 변화를 도시한 그래프.

제6도는 종래의 전원 회로의 출력 전압(전원 전압)의 문제점을 설명하는 그래프.

제7도는 종래의 전원 회로의 출력 전압(전원 전압)의 문제점을 설명하는 그래프.

제8도는 실시예의 전체 구성을 도시한 블록도.

제9도는 실시예의 전원 회로의 회로도.

제10도는 구배 검출부의 동작을 설명하기 위한 그래프.

제11도는 구배 검출부의 등가 회로도.

제12도는 실시예의 동작을 설명하는 그래프.

제13도는 실시예의 동작을 설명하는 그래프.

제14도는 실시예의 혼성 집적 회로의 개략 구성도.

* 도면의 주요부분에 대한 부호의 설명

10 : 정(定)전압 발생 회로 11 : 구배 검출부

11A : 미분 회로 12 : 오프셋 전압 생성부

13A : 제1비교기 13B : 제2비교기

14 : 전압 생성부 15A : 프리 앰프

15B : 파워 앰프 16 : 「-」측의 전원 회로

17 : 「+」측의 전원 회로 20 : 지지기판

sp : 스피커 Va : 오프셋 전압

+Vcc : 정(正)전원 +Vc : 전원 전압

AS : 오디오 신호 [입력신호] ZS : 증폭신호 [신호]

DE : 지연수단

본 발명은 전원 회로 및 증폭 회로 및 혼성 집적 회로 장치와 관련된 것으로서, 더욱 상세히 말하면 오디오 앰프의 고 효율화를 위한 전원 회로 및 증폭 회로 및 혼성 집적 회로 장치의 개선을 목적으로 한다.

이하, 종래예에 관련한 오디오 앰프에 대하여 제1도∼제8도를 참조하면서 설명한다. 종래예에 관련한 오디오 앰프에 있어서는 그 고효율화를 꾀하는 것이 현안이 되어 있다.

종래의 오디오 앰프에는 제1도에 도시한 바와 같은 회로가 일반적으로 이용되고 있다. 이 회로는 최종단의 트랜지스터(Q1, Q2)가 푸쉬풀 회로를 구성하고 있다. 즉, 트랜지스터(Q1, Q2)의 베이스에 전단(통상 프리 앰프)로부터 오디오 신호를 입력하여 트랜지스터(Q1, Q2)가 오디오 신호를 정(+) 전원(+Vcc), 부(-)전원(-Vcc)으로부터의 전력으로 증폭하여 스피커(sp)를 구동한다.

이와 같은 회로 구성은, 최종단의 트랜지스터(Q1, Q2)는 항상 최대 출력을 꺼낼 수 있는 크기의 전원 전압(+Vcc, -Vcc)으로 구동되고 있기 때문에, 입력되는 오디오 신호가 소(小) 레벨 입력시에 있어서, 최종단의 트랜지스터(Q1, Q2)에서 큰 전력 손실이 발생되어 버리는 결점이 있다.

그래서, 이와 같은 문제를 해결하는 회로로서, 제2도에 도시한 바와 같은 PWM(Pulse Width Modulation) : 펄스폭 변조) 앰프가 제안되고 있다. 이 회로는 프리앰프로부터의 오디오 신호를 PWM 회로(1)로 입력하여 그 오디오 신호 파형의 각 시점의 신호 레벨에 따른 듀티를 갖는 PWM 신호를 작성하여, 그것으로 출력단의 CMOS 인버터를 구성하는 MOS형 트랜지스터(Q10, Q20)을 스위칭 구동하여 정전원(+Vcc), 부전원(-Vcc)에서 스피커(sp)로 전력을 공급하도록 한 것이다.

이와 같은 구성이라면, MOS형 트랜지스터(Q10, Q20)이 스위칭 구동되기 때문에 오디오 신호가 소 레벨일 때에는 트랜지스터(Q10, Q20)의 오프(OFF)의 시간이 길어져 효율의 개선을 꾀할 수 있다.

그렇지만, 종래예에 관련한 제2도의 증폭 회로에 따르면, 트랜지스터(Q1, Q2)에서 출력되는 PWM 신호를 오디오신호로 복조하기 위하여 스피커(SP)의 전단에 코일(L) 및 콘덴서(C)로 이루어진 로우패스 필터회로(2)가 삽입된다.

이 때문에 앰프의 상승 속도(슬루율 : slew rate)가 늦어서 오디오 입력 신호의 대(大)진폭에의 급격한 상승에는 추종할 수 없고, 또한 PWM 신호의 캐리어 성분이 완전히 제거되지 않고, 캐리어 성분이 증폭회로의 출력으로부터 스피커(SP)로 접속되는 신호선을 타고 주변으로 복사되어 버리기 때문에 주변의 기기 등에 전파장해 등의 악영향을 끼치는 문제가 발생한다.

또한, 같은 목적으로 제3도에 도시한 바와 같은 회로도 제안되어 있다. 이 회로는 프리 앰프(3) 및 최종단의 푸쉬풀(push-pull) 회로를 구성하는 트랜지스터 (Q1, Q2)로 이루어진 파워 앰프(8)에 의해 증폭된 오디오 신호(이하 증폭 신호라고 칭한다)의 상태에 따라 트랜지스터(Q1, Q2)의 전원 전압(+Vc, -Vc)를 변화시키는 회로이다.

그 동작은, 프리 앰프(3)과 파워 앰프(8)에 의해 증폭된 증폭 신호(PS)에 오프셋 전원(4)에 의해 일정 전압이 상승시켜져 오프셋 전압이 생성되어 비교기(6)의 한쪽 입력으로 입력된다. 동시에, 비교기(6)의 다른쪽 입력에는 쵸퍼 전원(7)의 출력 전압인 전원 전압(+Vc)가 입력되고 있다.

비교가(6)에 의해 오프셋 전압과 전원 전압(+Vc)와의 비교 처리가 되고, 비교기(6)의 출력에 따라 쵸퍼 전원(7)의 구동 제어가 되고, 전원 전압(+Vc)가 오프셋 전압에 추종하도록 동작한다.

실제로 이 동작을 실현하려면, 제4도에 도시한 바와 같은 회로가 이용되고 있다. 해당 회로는, 정전압 생성 회로(9)에 의해 정전류의 공급원이 되는 트랜지스터(Q3)의 베이스 전위가 일정하게 유지되고 있기 때문에, 트랜지스터(Q3)에서는 일정한 콜렉터 전류(Ic)가 흐르고 있고, 마찬가지로 하여 비교기(6)에도 트랜지스터(Q4)에 의해 정전류가 공급되고 있다.

파워 앰프의 출력인 증폭 신호(PS)가 오프셋 전원(4)의 입력이 되는 트랜지스터(Q5)의 베이스에 입력되면, 증폭 신호(PS)의 대소에 따라 트랜지스터(Q5)의 에미터 전위가 변동한다. 이에 따라, 제10도의 A점의 전위는 저항(RO)의 전위차 즉 트랜지스터(Q3)의 콜렉터 전류(Ic)와 저항(RO)의 곱과 트랜지스터(Q5)의 에미터 전위를 가산한 값이 된다.

따라서, 제4도의 A점의 전위는 증폭 신호(PS)에 저항(RO)에 의한 일정 전위차가 가산된 오프셋 전압이 되고, 이것이 비교기(6)의 입력에 입력되어 쵸퍼 전원의 출력인 전원 전압(+Vc)와 비교 처리되게 된다.

즉, 전원 전압(+Vc)가 오프셋 전압 보다도 낮을 때에는 비교기(6)의 출력이 하이레벨로 되어 쵸퍼 전원의 스위칭 소자(SW)가 ON되어 전원 전압(+Vc)가 상승하고, 전원 전압(+Vc)가 오프셋 전압을 상회하면 비교기(6)의 출력이 로우 레벨이 되어 쵸퍼 전원의 스위칭 소자(SW)가 OFF 되어 전원 전압(+Vc)가 하강하기 때문에, 전원 전압(+Vc)는 제5도에 도시한 바와 같이 일정 전압이 부가된 오프셋 전압에 추종하도록 동작하게 된다.

따라서, 소 레벨 입력시에는 전원 전압(+Vc, -Vc)를 저하시키고, 대 레벨 입력시에는 전원 전압(+Vc, -Vc)를 상승시킬 수 있기 때문에 소 레벨 입력시의 최종단의 트랜지스터(Q1, Q2)에서 전력 손실을 제어할 수 있어서 효율의 향상을 꾀하고 있다.

그렇지만, 종래예와 관련한 제3도 및 제4도의 오디오 앰프에서는, 다음과 같은 문제가 발생한다.

우선, 제4도에 도시한 바와 같은 회로 구성은, 전원부를 구동하기 위한 정전원(+Vcc)에 가까운 정도로 큰 증폭신호(ZS)가 트랜지스터(Q5)의 베이스로 입력되면, 제4도의 A점의 전위는 이 큰 증폭 신호(ZS)에 저항(RO)에 의한 전위차가 가산된 결과 트랜지스터(Q3)의 베이스 전위에 까지 도달하여 트랜지스터(Q3)이 포화되어 버리기 때문에 오프셋 전압이 트랜지스터(Q3)의 베이스 전위에서 클립하여 버린다.

그 결과, 오프셋 전원(4), 비교기(6)에 각각 정전류를 공급하는 트랜지스터(Q3, Q4)가 정상 동작을 하지 않게 되어 정전류가 공급되지 않게 되어 버리기 때문에 오프셋 전원(4)와 비교기(6)가 전혀 동작하지 않게 되어 버린다. 이에 따라, 정전원(+Vcc) 근처의 큰 증폭 신호(ZS)에는 대응할수 없고, 앰프의 다이나믹 레인지를 충분히 확보할 수 없는 문제가 발생되고 있다.

또한, 제3도에 도시한 바와 같은 회로에 따르면, 증폭 신호가 급격히 상승했을 때에, 트랜지스터(Q1, Q2)로의 전력 공급이 추종할 수 없게 되어 버린다.

또한, 제6도에 도시된 바와 같이, 증폭 신호를 반파장 클립하여 오프셋을 가한 오프셋 전압에 쵸퍼 전원의 출력을 추종시키면, 이 쵸퍼 전원의 출력에는 증폭 신호가 그라운드 레벨을 횡단할 때, 급격한 전압 변화가 필요해 진다. 이 전압 변화는 증폭 신호가 대 진폭이 되면, 또 주파수가 높으면 급격해진다. 그러나 쵸퍼 전원의 출력에는 쵸오크 코일과 콘덴서에 의한 필터 회로가 있고, 이것이 오프셋 전압에의 추종성의 한계를 결정하고 있기 때문에, 상기 전압 변화가 급격한 경우 추종할수 없고, 결과로서 제6도 중의 뒤틀림 시간대(HT)에서 앰프의 출력이 클립되어 버리는 문제가 있다.

또한, 앰프의 출력단의 푸쉬풀을 구성하는 트랜지스터에서, 신호가 치우쳐 있는 극성과 반대측의 트랜지스터, 예를 들면 제3도에서 증폭 신호가 부(-)측으로 치우쳐 있을 때, 트랜지스터 Q1은 거의 전류를 부하로 공급하지 않는다. 이 때 오프셋 전압은 제6도에 도시한 바와 같이, 극히 낮은 일정 전압이 된다. 그러나 오디오 신호가 고주파인 경우에는 증폭 신호가 피크로 되었을 때 쵸오크 코일과 콘덴서에 축적된 에너지의 소비를 시간에 맞게 댈 수 없고, 제7도에 도시한 바와 같이 증폭 신호가 반대측으로 치우쳐도 쵸퍼 전원의 출력에는 잔류 전압이 남는다. 이 잔류 전압은 증폭 신호의 주파수에 의존하기 때문에 결과적으로 상기의 HT 신호에 대한 위상은 주파수에 따라 변화한다.

이와 같이 종래의 회로에서는 증폭 신호가 급격히 변화할 때, 쵸퍼 전원의 전압이 추종할 수 없고, 증폭 신호의 주파수에 따른 위상으로 증폭 신호가 클립하는 문제점이 있다.

본 발명은, 구동 대상 회로에 전원 전압을 공급하는 전원 회로에 있어서,

(a) 상기 구동 대상 회로의 출력의 구배를 검출하는 구배 검출부와,

(b) 이 구배 검출부에서 검출된 구배와 상기 구동 대상 회로의 출력에 기초하여 오프셋 전압을 생성하는 오프셋 전압 생성부와,

(c) 이 오프셋 전압 생성부에 의해 생성된 오프셋 전압에 추종하는 전원 전압을 상기 구동 대상 회로에 공급하는 전압 공급부를 포함한다.

이와 같이, 구배 검출부와 구동 대상 회로의 출력의 구배를 검출한다. 그리고, 오프셋 전압 생성부는 구동 회로의 출력과 구배 검출부의 출력된 구배와의 양측에 기초하여 오프셋 전압을 생성한다. 구동 대상 회로의 출력의 구배는 그 변화가 급격한 때이면 커지고, 변화가 완만한 때에는 적어진다. 따라서, 예를 들면 검출된 구배를 통상의 오프셋 전압에 가산하여 오프셋 전압을 생성함으로써 구동 대상 회로의 출력의 어떤 변화에 추종하여 전원 전압을 구동 대상 회로에 공급할 수 있다.

또한, 상기 구배 검출부는 구동 대상 회로의 출력을 미분하여 구배를 검출한다. 미분 회로는 저항과 콘덴서 등 비교적 간단한 회로를 구성할 수 있다. 또 상기 전압 공급부는, 상기 오프셋 전압과 상기 전원 전압을 비교하는 비교기와, 이 비교기의 출력에 따라 제어되고 상기 구동 대상 회로 및 상기 비교기에 공급되는 전원 전압을 출력하는 쵸퍼 회로를 포함한다.

따라서, 예를 들면 쵸퍼 회로의 출력인 전원 전압이 오프셋 전압 보다도 적은 경우에는 전원 전압이 상승하고, 역으로 전원 전압이 오프셋 전압보다도 큰 경우에는 전원 전압이 하강하도록 쵸퍼 회로가 동작한다. 따라서, 전원 전압이 항상 오프셋 전압에 추종한다.

또한, 본 발명은 상기 구동 대상 회로의 출력에서 상기 오프셋 전압 생성부로의 입력 경로에 배치되어 상기 구동 대상 회로의 출력을 감쇠시키는 제1감쇠기와, 상기 비교기에 대한 전원 전압의 입력 경로에 배치되어 비교기에 입력되는 전원 전압을 감쇠시키는 제2감쇠기를 또한 포함한다.

이와 같은, 제1, 제2의 감쇠기를 설치하였기 때문에, 비교기에 있어서의 비교는 감쇠된 신호끼리 행해진다. 제1, 제2의 감쇠기의 감쇠율을 동일한 값으로하여 두면, 결과적으로는 구동 대상 회로의 출력 신호에 소정의 전압을 가산한 전압에 전원 전압이 추종하도록 동작한다. 또, 각각의 감쇠기의 감쇠율을 다르게 함으로써 구동 대상 회로의 출력 신호와 전원 전압과의 게인 관계를 자유롭게 설정할 수도 있다.

그리고, 전원 회로 자체를 구동하기 위한 회로의 시작이 되는 전원 전압에 가까운 정도의 과대한 신호가 구동 대상 회로나 전원회로에서 출력되어도, 그것이 직접 오프셋 전압 생성부나 비교기 등에 입력되지 않고 감쇠되어 입력된다. 그래서 이들 회로가 과대한 신호의 입력에 동작하지않게 되는 것을 방지할 수 있다.

또한, 상기 구배 검출부는 용량치 C의 콘덴서와 저항치 R의 저항의 직렬 접속으로 이루어지는 미분 회로를 포함하고, 이 미분 회로는 f = 1/(2πRC)로 결정되는 f를 적당하게 설정하여 두고 구배를 검출함과 동시에, 구동 대상회로의 출력 신호의 주파수에 따라 위상이 변화하는 가공 신호를 얻을 수 있다.

예를 들면 F= 20khZ가 되도록 용량치 C, 저항치 R을 선택함으로써 구동 대상 회로의 출력 신호가 저주파인 경우에는 가공 신호가 이상적인 미분이 된다. 예를 들면 1KHz일 때에는 검출된 구배 신호의 위상이 90˚ 정도로 구동 대상 회로의 출력 신호로부터 벗어나 극히 레벨이 적은 가공 신호가 생성된다.

한편, 구동 대상 회로의 출력 신호가 고주파일 때, 예를 들면 구동 대상 회로의 출력 신호가 20KHz 정도일 때에는 구동 대상 회로의 출력 신호의 구배를 검출한 신호의 위상이 45˚ 정도, 구동 대상 회로의 출력 신호로부터 벗어나 비교적 레벨이 큰 가공 신호가 생성된다.

이에 따라, 구동 대상 회로의 출력 신호가 저주파일 때에는, 오프셋 전압에 추종하는 전원 전압이 구동 대상 회로의 출력 신호에 접촉하여 버릴 위험성이 높아 구동 대상 회로의 출력 신호의 그라운드 주변에서 가공 신호의 최대치를 취하도록 할 수 있다. 한편, 구동 대상 회로의 출력 신호가 저주파일 때에는 전압 변화가 비교적 완만하기 때문에 전원 전압과 신호의 접촉에 위험성은 적고, 따라서 가공 신호의 최대치는 작아서 좋다.

또한, 구동 대상 회로의 출력 신호가 고주파일 때에는, 오프셋 전압에 추종하는 전원 전압이 구동 대상 회로의 출력 신호에 접촉하여 버릴 위험성이 높아, 구동 대상 신호의 출력 신호의 중간 부근에서 가공 신호의 최대치를 취하도록 할 수 있다.

오프셋 전압은, 상술한 바와 같이 가공 신호에 기초하여 생성되기 때문에, 구동 대상 회로의 출력 신호의 주파수의 고저에 관계없이 구동, 대상 회로의 출력 신호가 전원 전압에 접촉하여 구동 대상 회로에의 전원 공급이 추종할 수 없게 되는 것을 억제할 수 있다.

따라서, 검출된 구배의 위상 및 레벨을 구동 대상 회로의 출력 신호의 주파수에 따라 변화시키고, 생성되는 오프셋 전압에 추종하는 전원 전압을 구동 대상 회로에 공급함으로써, 구동 대상 회로의 출력 신호의 상태에 따라 효율 좋은 전원 전압의 공급이 가능해 진다. 즉, 구동 대상 회로의 출력 신호의 변화가 급격할 때에도 여유를 갖고, 구동대상 회로의 출력 신호에 추종하는 전원 전압을 구동 대상 회로에 공급할 수 있다.

또한, 본 발명은 상술한 바와 같은 구성의 전원 회로로부터의 전원 전압을 증폭 회로에 공급하는 증폭기인 것을 특징으로 한다.

이에 따라, 증폭 회로의 출력인 증폭 신호의 레벨에 추종된 전원 전압을 증폭 회로에 공급할 수 있고 효율이 좋은 증폭을 행해진다.

또한, 혼성 집적회로 장치에 상술한 구배 검출부와, 오프셋 전압 생성부와, 전압 공급부를 구비하는 본 실시예에 관련한 전원 회로를 탑재하면, 구동 대상의 상태에 따라 고효율화가 된 전원 회로를 갖는 혼성 집적회로 장치의 제공이 가능해진다.

또한, 혼성 집적 회로 장치에, 상술한 신호 증폭부와 구배 검출부와 오프셋 전압 생성부와 전압 공급부를 구비하는 실시예에 관련한 증폭 회로를 탑재하고 있기 때문에, 고효율화된 증폭 회로를 갖는 혼성 집적회로 장치의 제공이 가능해진다.

또한, 혼성 집적 회로 장치에 있어서, 신호 증폭부의 배치 영역과 구배 검출부, 오프셋 전압 생성부 및 전압 공급부의 배치 영역을 분리하면 좋다.

이에 따라, 구배 검출부, 오프셋 전압 생성부 및 전압 공급부를 포함하는 본 발명에 관련한 전원 회로에서 발생하는 경향이 많은 노이즈의 악영향을 신호 증폭부에 끼치는 것을 극력 억지할 수 있게 된다.

이하, 본 발명의 실시예에 대하여 도면을 참조하면서 설명한다.

[전체구성]

본 실시예의 앰프는, 고효율화를 도모한 오디오 앰프로서, 제8도에 도시한 바와 같이 + 측의 전원 회로(17), -측의 전원 회로(16), 프리 앰프(15A) 및 파워 앰프(15B)로 이루어져 있다. 오디오 입력 신호(AS)가 프리 앰프(15A)로 공급되어 여기에서 소정의 증폭을 받고, 이것이 파워 앰프(15B)로 공급된다. 그리고, 이 파워 앰프(15B)에서 증폭된 증폭신호(ZS)가 스피커(SP)에 공급되고, 여기에서 음성의 출력이 된다. 그리고, 이 파워 앰프(15B)는 NPN 트랜지스터(TR11)과 PNP 트랜지스터(TR12)의 직렬 접속으로 이루어지고, 이들 트랜지스터(TR11 및 TR12)의 베이스에 프리 엠프(15A)로부터의 신호를 공급함으로써 양 트랜지스터(TR11 및 TR12)의 접속점에서 증폭신호(ZS)를 출력한다. 그리고, 이 파워 앰프(15B)의 TR11의 상측에 +측의 전원 회로(17)이 접속되고, 트랜지스터(TR12)의 하측에 -측의 전원회로(16)이 접속되어 있다. 그리고, +측 전원 회로(17)은 파워 앰프(15B)용의 + 전원 전압(+Vc)를 출력하고, -측의 전원 회로(16)은 파워 앰프(15B) 용의 부의 전원 전압(-Vc)를 출력한다. 또한, 본 실시예에서는, +측의 전원 회로(17)에 대해서만 설명한다. 이것은, -측의 전원 회로(16)은 +측의 전원 회로(17)과 마찬가지로 구성되어 있어, 원래의 부전원(-Vcc)에 의해 구동될 뿐이고, 그 동작은 +측의 전원 회로(17)과 대칭으로 되어 있기 때문이다. 여기에서, +측의 전원 회로(17)은 원래의 정전원(Vcc)에 의해 구동된다.

+측의 전원 회로(17)은 정전압 발생회로(10), 구배 검출부(11), 오프셋 전압 생성부(12), 제1비교기(13A), 제2비교기(13B) 및 쵸퍼 전원 회로(14)로 이루어져 있다. 그리고, 파워 앰프(15B)의 출력인 증폭신호(ZS)는 구배 검출부(11)에 공급되고, 이 구배 검출부(11)은 증폭 신호(ZS)를 미분함으로써 이 구배에 대해서의 가공신호(KS)를 출력한다. 도, 증폭신호(ZS)는 제1감쇠기(19A)에 의해 그 크기가 2/3로 감쇠되어 감쇠 증폭신호(ZS2)로서 오프셋 전압 생성부(12)에 공급된다. 오프셋 전압 생성부(12)는 기준 오프셋 전압 생성부(12A)와 가산 회로(12B)로 이루어져 있고, 기준 오프셋 전압 생성부(12A)는 공급되는 감쇠 증폭 신호(ZS2)에 소정의 전압을 가산하여 감쇠 증폭 신호(ZS2)에 따라 변화하는 기준 오프셋 전압을 생성한다. 그리고, 가산 회로(12B)는 구배 검출부(11)에서 공급되는 가공 신호(KS)와, 기준 오프셋 전압 생성부(12A)에서 공급되는 전압의 가산을 행하여 신호(Va)를 출력한다. 따라서, 이 신호(Va)는 증폭신호(ZS)의 값에 따라 변화하는 신호임과 동시에 증폭신호(ZS)의 구배가 클때에 보다 큰 값이 되는 신호로 되어 있다. 또한, 제1 및 제2 감쇠기(19A, 19B)는 생략하여도 좋다.

그리고, 오프셋 전압 생성부(12)의 출력 신호 Va는 비교기(13A)의 비반전 입력단자에 입력된다. 한편, 이 비교기(13A)의 반전 입력단자에는 쵸퍼 회로(14)로부터의 출력인 전원 전압Vc가 제2감쇠기(19B)를 통해 입력되어 있다. 한편, 비교기(13A)의 출력은 비교기(13B)의 반전 입력 단자에 공급되고, 이 비교기(13B)의 비반전 입력단자에는 정전압 발생 회로(10)으로부터의 정전압이 공급되어 있다. 그래서, 이 비교기(13B)는 비교기(13A)로부터의 출력 전압과 정전압을 비교하여 초퍼 전원회로(14)에서의 스위칭을 제어하는 신호를 출력한다. 따라서, 쵸퍼 전원 회로(14)의 출력인 전압 Vc는 증폭 신호 ZS의 진폭 뿐만 아니라, 구배 검출부로부터의 출력 KS의 값에 따라 변화한다. ZC가 급격하게 변화할 때, 신호의 구배를 표시하는 가공신호 KS가 커지기 때문에, 오프셋 신호 Va도 커진다. Vc는 이 Va에 추종하기 때문에, 이것에 의해 파워 앰프(15B)가 클립되지 않고, 알맞게 파워 앰프(15B)의 전원 전압 제어를 행할 수 있다.

다음에, 제9도에 「+」측 전원 회로(17)의 상세한 회로를 도시한다. 그리고, 이 제9도에 기초하여 각 회로의 구성, 작용에 대해 설명한다.

[정(定)전압 발생 회로]

정전압 발생회로(10)은 「+」전원 Vcc에서 소정의 정전압을 발생하는 회로이다. 전원 Vcc에는 NPN 트랜지스터(101)의 콜렉터 및 베이스가 접속되고, 이 트랜지스터(TR101)의 에미터는 제너 다이오드(ZD10)의 캐소드가 접속되어 있다. 또, 전원 Vcc와 제너 다이오드(ZD10)의 애노드 사이는 저항(R101 및 R102)로 접속되어 있다. 또, 전원 Vcc와 제너 다이오드(ZD10)의 애노드 사이는 NPN 트랜지스터(TR102) 및 저항(R103)의 직렬 접속도 배치되어 있다. 그리고, 트랜지스터(TR102)의 베이스는 저항(R101 및 R102)의 접속점이 접속되어 있다. 그래서, 트랜지스터(TR101) 및 제너 디이오드(ZD10)에 의해 제너 다이오드(ZD10)의 캐소드 측의 전압은 소정의 정전압으로 되어 있다. 이 때문에, 트랜지스터(TR102)의 베이스는 정전압이 되고, 이 트랜지스터(TR102)의 전류가 저전류로 되어 그 에미터 측으로부터 소정의 정전압이 출력된다. 이와 같이, 정전압 발생 회로(10)은 트랜지스터(TR101)과, 제너 다이오드(ZD10)의 조합에 의해 소정의 정전압을 생성하고 있다. 그래서, 이 정전압은 온도 보상이 양호하여 그 특성이 안정하다.

또, 제너 다이오드(ZD10)의 애노드는 저항(R104), 다이오드(101), 및 다이오드(102)를 통해 어스에 접속되어 있다. 그리고, 저항(R104)와 다이오드(101)의 접속점에서 소정의 정전압이 출력되고 있다. 또 다이오드(102)에는 콘덴서(100)이 병렬 접속되어 있고, 정전압 발생 회로(10)은 다이오드(101)과 다이오드(102)의 접속점에서도 소정의 정전압을 출력한다.

[구배 검출 회로(11)]

구배 검출부(11)은 콘덴서 C, 저항 R로 이루어지는 미분 회로(11A)와, 트랜지스터(TR110), 저항(R111, R112)로 이루어지는 회로이다. 즉, 증폭 신호 ZS는 콘덴서 C를 통해 TR110의 베이스에 접속되어 있고, 정전압 발생 회로(10)의 다이오드(D101) 및 다이오드(D102)의 접속점이 전압이 저항 R을 통해 트랜지스터(TR101)의 베이스에 접속되어 있다. 또, NPN형 트랜지스터(TR110)의 콜렉터에는 정전압 발생회로(10)의 트랜지스터(TR102)의 에미터가 저항(R111)을 통해 접속되어 있고, 트랜지스터(110)의 에미터는 저항(112)을 통해 어스에 접속되어 있다. 그리고, TR110의 콜렉터 측으로부터 구배에 대해서의 가공 신호 KS를 출력한다. 즉, 미분 회로(11A)의 출력에 따라 트랜지스터(TR110)의 베이스 전위가 변동하고, 이것에 따라 그 콜렉터 전류가 변화하며, 저항(111)과 트랜지스터(TR110)의 콜렉터의 접속점에서 구배에 따른 전압 신호(가공 신호)를 출력하게 된다.

여기에서, 본 실시예에서는 미분 회로(11A)에서 검출한 구배에 대한 가공 신호KS는 증폭 신호 ZS의 주파수에 따라 그 위상이 변화하는 것이다.

구체적으로는 미분 회로(11A)를 구성하는 저항 R의 저항치인 R과, 콘덴서 C의 용량인 C는, f = 1/(2πRC)이라는 f의 값이 오디오 신호인 증폭 신호 ZS의 최대 주파수(20kHz)의 0.5배 이상 2배 이하의 범위 즉, 10kHz ∼ 40kHz의 범위가 되는 조건을 만족하도록 설정되어 있다. 본 실시예에서는 f=20kHz로 되도록 저항 R, 콘덴서의 용량 C를 설정하고 있다.

이 이유에 대해 이하에 제10도에 도시하는 바와 같은 일반적인 미분 회로의 입력 신호의 각주파수(ω)를 변화시킬 때의 출력 신호의 위상과 진폭의 궤적을 도시한다. 또, 제5도에서의 횡축은 실축이고, 종축은 허축이다.

제11도에서, 입력 신호(vi)의 각주파수(ω)가 ω0 = (1/RC)로 되는 값을 취하는 ω0에 비해 충분히 적을 때, 다시 말하면, f = 1/(2πRC)로 되는 값 f가 입력 신호(vi)의 최대 주파수 fmax에 비해 충분히 커지는 조건, 구체적으로는 5배 ∼ 7배 정도로 되는 조건을 만족하도록 미분 회로의 R, C를 설정하였을 때, 출력 신호(vo)의 진폭 즉, 제5도에서의 원점으로부터의 거리는 각주파수(ω)에 비례하고, 위상의 편차 즉, 실축으로부터의 각도는 약 90˚가 되어 이상적인 미분에 가깝게 된다. 이 경우에, 출력 신호(vo)의 입력 신호(vi)에 대한 위상은 거의 주파수 특성을 갖지 않는다. 따라서, 출력 신호(vo)의 파형은 입력신호(vi)의 주파수의 고저에 따르지 않고, 항상 입력 신호(vi)와 90˚ 어긋나 있게 된다.

또, 입력 신호의 각 주파수(ω)가, ω0[ω0 = (1/RC)]에 근접할 때, 다시 말하면 f = 1/(2πRC)로 되는 값 f가 입력신호(vi)의 최대 주파수 fmax충분히 근접하는 조건, 구체적으로는 0.5배 ∼ 2배 정도가 되는 조건을 만족하도록 미분 회로의 R, C를 설정하였을 때 출력신호(vo)의 진폭과 주파수와의 비례 관계는 붕괴되고, 위상은 +90˚보다도 적어지고, 또 주파수 의존성이 발생한다. 제5도에 도시하는 바와 같이, 정확히 입력 신호(vi)의 각주파수(ω)가 ω0에 일치하면, 위상의 편차는 45˚가 된다.

본 실시예의 구배 검출부(11)의 미분 회로(11A)에서는 상술한 바와 같이, f = 1/(2πRC)로 되는 값이 오디오 신호의 최대 주파수 20kHz에 일치하는 조건을 갖고 있기 때문에, 예를 들면 입력 신호인 증폭 신호(ZS)의 주파수가 1kHz일 때에는 출력 신호인 가공 신호(KS)와 증폭 신호(ZS)와의 위상의 편차가 약 +90˚가 되고, 10kHz일 때에는 위상의 편차가 약 +60˚로 된다. 또, 20kHz일 때에는 위상의 편차가 +45˚로된다.

따라서, 가공 신호(KS)와 증폭 신호(ZS)와의 위상의 편차 및 진폭이 증폭신호(ZS)의 주파수에 따라 변화하기 때문에, 증폭 신호(ZS)의 상태에 따라서 유연하게 대응하는 가공 신호(KS)를 생성하고, 후에 오프셋 전압(Va)를 생성하여 그것에 추종하도록 전원 전압(+Vc)를 생성하는 것으로, 증폭 신호(ZS)의 상태에 따라 유연하게 대응할 수 있다. 그 상세에 대해서는 후에 제12도 및 제13도를 참조하면서 설명한다.

[오프셋 전압 생성부(12)]

오프셋 전압 생성부(12)는 트랜지스터(TR121, TR122), 저항(R121∼R124)로 이루어지는 회로이다. 즉, 구배 검출부(11)의 출력인 트랜지스터(TR110)의 콜렉터에는 PNP형 트랜지스터(TR121)의 베이스가 접속되어 있다. 그리고, 이 트랜지스터(TR121)의 에미터는 저항(R121)을 통해 전원 전압Vcc에 접속되어 있다, 한편, 트랜지스터(TR121)의 콜렉터는 저항(R122)을 통해 PNP형 트랜지스터(TR122)의 에미터에 접속되고, 이 트랜지스터(TR122)의 콜렉터는 어스에 접속되어 있다. 그리고, 이 트랜지스터(TR122)의 베이스는 저항(R123)을 통해 어스에 접속됨과 동시에, 저항(R124)를 통해 증폭 신호(ZS)가 입력되도록 되어 있다.

그리고, 저항(R123과 R124)의 저항치는 2 대 1의 크기로 되어 있다. 그래서, 입력 신호인 증폭 신호 ZS는 그 값이 2/3로 감쇠되어 트랜지스터(TR122)의 베이스에 공급된다. 따라서, 트랜지스터(TR122)는 증폭 신호(ZS)를 2/3로 감쇠한 감쇠 증폭 신호(ZS2)에 따라 전류양이 변화하는 것이다. 한편, 트랜지스터(TR121)의 베이스에는 구배 검출 회로(11)의 출력 신호[가공 신호(KS)]가 입력되어 있다. 따라서, 이 트랜지스터(TR121)의 전류양은 증폭 신호(ZS)의 구배에 다르게 되어 있다. 그 리고, 트랜지스터(TR121, TR122)에서의 전류양이 커지면, 저항(R122)에 흐르는 전류양이 커지고, 트랜지스터(TR121)의 콜렉터 전위는 그 전류양에 따라 변화하게 된다. 즉, 감쇠 증폭 신호(ZS2)에 일정 전압을 부가한 전압과 트랜지스터(TR110)의 콜렉터 전류의 변동에 따라 트랜지스터(TR121)의 베이스 전위의 변동분이 가산된 전압이 트랜지스터(TR121)의 콜렉터 측에 나타난다. 이 전압을 오프셋 전압(Va)라 칭한다. 그리고, 이 오프셋 전압(Va)가 오프셋 전압 생성부(12)로부터 출력된다.

[비교기(13A, 13B)]

제1비교기(13A) 및 제2비교기(13B)는 쵸퍼 전원 회로(14)를 제어하는 구동 제어부의 한 실시예를 구성하는 것이다.

제1비교기(13A)는 트랜지스터(TR131∼TR133), 저항(R131∼R133) 및 콘덴서(C130)으로 이루어진다. 트랜지스터(TR132 및 TR133)은 PNP형 트랜지스터이며, 그 에미터가 공통 접속되어 있다. 그리고, 트랜지스터(TR132)의 베이스에는 오프셋 전압 생성부(12)의 출력 전압(Va)가 입력되어 있다. 한편 트랜지스터(TR133)의 베이스에는 쵸퍼 전원 회로(14)의 출력 전압을 소정의 감쇠기로 감쇠한 전압이 공급되어 있다. 그리고, 트랜지스터(TR132 및 TR133)의 에미터는 PNP 트랜지스터(TR131) 및 저항(132)를 통해 전원(Vcc)에 접속되어 있다. 또, 이 트랜지스터(TR131)의 베이스는 저항(R131)를 통해 정전압 생성 회로(10)의 트랜지스터(TR102)의 에미터에 접속되어 있음과 동시에, 콘덴서(C130)을 통해 전원(Vcc)에 접속되어 있다. 따라서, 트랜지스터(TR131)은 정전압 생성 회로(10)으로부터의 정전압을 받아, 일정한 전류를 출력한다. 따라서, 트랜지스터(TR132 및 TR133)의 합계의 전류는 항상 일정하다. 그리고, 트랜지스터(TR132)의 콜렉터는 어스에 접속되고, 트랜지스터(TR133)의 콜렉터는 저항(R133)을 통해 어스에 접속되어 있다. 따라서, 이 비교기(13A)는 트랜지스터(TR132 및 TR133)의 베이스에 공급되는 전압의 차에 따른 전압 신호를 트랜지스터(133)의 콜렉터에서 출력한다.

즉, 트랜지스터(TR133)의 베이스에 공급되는 쵸퍼 전원 회로(14)로부터의 전압(Vc)를 감쇠한 감쇠 전원 전압(Vc2)와 오프셋 전압(Va)를 비교한다. 그리고, 감쇠 전원 전압(Vc2)보다도 오프셋 전압(Va)의 쪽이 낮은 경우에는 트랜지스터(TR131)로부터의 저전류가 트랜지스터(TR132)로 흐르고, 역으로 감쇠 전원 전압(Vc2)보다도 오프셋 전압(Va)의 쪽이 높은 경우에는 정전류의 대부분이 트랜지스터(TR133)으로 흐른다. 그래서, 트랜지스터(TR132)의 전류량에 따른 전압 신호가 출력된다.

제2비교기(13B)는 트랜지스터(TR141, TR142), 저항(R141, R142)로 이루어진다.

즉, NPN형의 트랜지스터(TR141과 TR142)의 에미터는 공통 접속되고, 저항(R142)를 통해 어스에 접속되어 있다. 한편, 트랜지스터(TR141)의 콜렉터는 저항(R141)을 통해 전원(Vcc)에 접속되고, 트랜지스터(TR142)의 콜렉터는 그대로 전원(Vcc)에 접속되어 있다. 그리고, TR141의 베이스에는 제1비교기(13A)의 출력인 트랜지스터(TR133)의 콜렉터가 접속되고, 트랜지스터(TR142)의 베이스에는 정전압 발생 회로(10)와 출력 정전압인 다이오드(D101)의 애노드가 접속되어 있다. 또, 트랜지스터(TR141)의 베이스와 어스 사이에 배치된 콘덴서(C93)은 트랜지스터(TR141)의 베이스 전압의 변동에 시간적 지연을 제공하는 발진 동작을 안정화하기 위한 것이다.

이 제2비교기(13B)에 의해 제1 비교기(13A)의 출력과, 소정의 정전압이 비교되어 트랜지스터(TR141)의 콜렉터로부터 트랜지스터(141)의 전류양에 따른 전압 신호가 출력된다.

[쵸퍼 전원 회로(14)]

쵸퍼 전원 회로(14)는 트랜지스터(TR151, TR152), MOS형 트랜지스터(TR153), 저항(R151), 콘덴서(C151), 다이오드(D150) 및 코일(151)로 이루어진다. 그리고, 콘덴서(C151) 및 코일(L151)은 로우 패스 필터(LTF14A)를 구성하고 있다. 그리고, NPN형의 트랜지스터(TR151)의 콜렉터는 전원(Vcc)에 접속되고, 그 에미터는 PNP형의 트랜지스터(TR152)의 에미터에 접속되고, PNP형 트랜지스터(TR152)의 콜렉터가 어스에 접속되어 있다. 그리고, 트랜지스터(TR151 및 TR152)의 베이스는 공통 접속되어 비교기(13B)의 출력인 트랜지스터(141)의 콜렉터에 접속되어 있다. 트랜지스터(TR151)의 에미터와 TR152의 에미터 접속점은 저항(R151)을 통해 MOS형 트랜지스터(TR153)의 게이트에 접속되어 있다. 이 MOS형 트랜지스터(TR153)은 P 채널 트랜지스터이다. 이 MOS형 트랜지스터(TR153)의 소스는 전원(Vcc)에 접속되고, 드레인은 로우패스 필터(14A)에 접속되어 있다. 로우 패스 필터(14A)는 코일(L151)과 콘덴서(C151)의 직렬 접속으로 이루어지고, 콘덴서(C151)의 한쪽 단이 어스에 접속되어 있다. 또, 코일(L151)의 한쪽 단과 어스와의 사이에 다이오드(D150)이 배치되어 있고, MOS형 트랜지스터(TR153)이 오프되었을 때의 코일(L151)의 흐르는 전류를 계수시키는 경로를 확보하고 있다. 그리고 MOS형 트랜지스터(TR153)의 게이트 전압이 저 레벨로 되면, 이 트랜지스터(TR153)이 온되고, 로우 패스 필터(14A)에 전류가 공급되어 콘덴서(C151)에 전하가 축적된다. 그래서, 코일(L151)과 콘덴서(C151)의 접속점에서의 전압은 트랜지스터(TR151)의 온 오프에 의해 제한되어 진다. 그래서, 이 코일(L151)과 콘덴서(C151)의 접속점의 전압이 전압(Vc)로서 출력된다. 또, 이 전압(Vc)는 저항(R92)를 통해 제1비교기(13A)의 트랜지스터(TR133)의 베이스에 접속되어 있다. 또, 이 TR133의 베이스는 저항(R91)을 통해 어스에 접속되어 있다. 그래서, 쵸퍼 전원 회로(14)의 출력 전압(전원 전압)인 Vc는 저항(R91 및 R92)에 의해 분압되어 트랜지스터(TR133)의 베이스에 공급되어 진다. 그리고, 이 실시예에서는 이 2개의 저항(R91, R92)의 저항치의 비가 2대 1로 설정되어 있기 때문에, 전압(Vc)는 3분의 2의 전압치인 전원 전압(Vc2)로서 트랜지스터(TR133)의 베이스에 공급된다. 또, 저항(R92)에는 콘덴서(C94)가 병렬 접속되어 있고, 전압(Vc)에 포함되는 리플 성분을 감쇠시키지 않고 트랜지스터(TR133)의 베이스에 입력시켜 발진을 안정화시키고 있다.

이하에서, 해당 회로의 동작에 대하여 설명한다. 정전압 발생 회로(10), 구배검출부(11), 오프셋 전압 생성부(12), 제1비교기(13A), 제2비교기(13B) 및 쵸퍼 전원 회로(14)에는 이미 해당 회로를 구동하기 위한 정전원(+Vcc)가 인가되어 있다고 한다.

우선 플립 플롭(15A)에 오디오 신호(AS)가 입력되어 파워 앰프(15B)에 의해 증폭되어 최종단의 트랜지스터(TR11, TR12)에 의해 증폭신호(ZS)로서 스피커(SP)에 출력된다.

이 증폭 신호(ZS)는 구배 검출부(11)의 미분 회로(11A)에도 입력되고, 동시에 오프셋 전압 생성부(12)의 트랜지스터(TR122)의 베이스에 저항(R124)를 통하여 입력된다.

구배 검출부(11)의 트랜지스터(TR110)의 베이스에는 증폭신호(ZS)가 아닐때에는 정전압 발생 회로(10)에 의해 생성된 정전압이 인가되어 있지만, 그 에미터 전위가 0으로 되어 있기 때문에 콜렉터 전류는 흐르지 않는다.

증폭 신호(ZS)기 압력되면, 그 신호 파형이 미분 회로(11A)에 의해 증폭 신호(ZS)의 주파수에 따른 위상으로 미분되어 가공 신호(KS)가 생성되고, 그 가공 신호(KS)에 따라 트랜지스터(TR110)의 베이스 전위가 변동하여 그 콜렉터 전류가 변화한다.

이때, 트랜지스터(TR110)의 베이스 전위가 그 동작 기준치로 되는 다이오드(D102)의 애노드 전위보다도 낮은 부분에서는 트랜지스터(TR110)은 차단 동작을 하기 때문에, 그 콜렉터 전류의 파형은 미분 회로(11A)의 출력을 클립한 파형이 된다.

예를 들면, 증폭신호(ZS)의 상승 구배가 급격할 때에는 미분 회로(11A)의 출력이 정(+)측으로 크게 치우치지 때문에, 트랜지스터(TR110)의 콜렉터 전류도 그것에 따라 큰 값을 나타낸다.

한편, 증폭신호(ZS)가 하강 구배일 때는 미분 회로(11A)의 출력은 부(-)측으로 치우치지만, 트랜지스터(TR110)의 클립 작용에 의해 이때 콜렉터 전류는 흐르지 않는다.

트랜지스터(TR110)의 콜렉터 전류가 흐르면, 거기까지의 정전압 발생 회로(10)에 의해 그 베이스 전위가 일정하게 유지됨으로써 일정한 직류 전류를 콜렉터에 흐르고 있던 트랜지스터(TR121)의 베이스 전위가 트랜지스터(TR110)의 콜렉터 전류의 변동에 따라 저하하고, 그 저하 분만큼 트랜지스터(TR121)의 콜렉터 전류가 증대하여 그 결과 그 콜렉터 전위인 점 A의 전위가 상승한다.

한편, 증폭 신호(ZS)는 동시에 제1감쇠기(19A)에 의해 2/3로 감쇠되어 감쇠 증폭 신호(ZS2)로서 오프셋 전압 생성부(12)의 트랜지스터(TR122)의 베이스에 입력되어 있다.

트랜지스터(TR122)는 감쇠 증폭 신호(ZS2)에 따라 에미터 플로워 동작을 하지만, 감쇠 증폭 신호(ZS2)가 부측으로 치우치는 부분은 콜렉터가 포화하므로, 베이스 및 에미터에는 감쇠 증폭 신호(ZS2)의 부측이 클립된 파형을 나타난다.

트랜지스터(TR122)의 에미터에는 저항(R112)를 통하여, 트랜지스터(TR121)에서 만들어지는 전류가 유입된다. 트랜지스터(TR122)의 에미터 전위는 이 전류에 의존하지 않지만, 저항(R122)의 전류에 따라서 전위차를 발생하기 때문에 점 A의 전위는 트랜지스터(TR122)의 에미터 전위에, 저항(R122)에 의해 생긴 전위차가 가산 된 값이 된다.

트랜지스터(TR121)의 콜렉터 전류는, 본래는 정전압 발생 회로(10)에서 생성되는 직류 전압에서, 직류 전류가 만들어지기 때문, 점 A의 파형은 트랜지스터(TR122)의 에미터에 나타나는 클립 파형이 일정 전압으로 시프트된 파형이 된다.

그러나, 증폭 신호(ZS)에 급격한 상승 구배가 있으면, 상기의 구배 검출부(11)의 동작에 의해 트랜지스터(TR121)의 콜렉터 전압이 증대하기 때문에, 결과적으로 점 A의 전위 즉 오프셋 전압(Va)는,

1) 감쇠 증폭 신호(ZS2)의 클립 파형

2) 일정한 직류 전압

3) 미분 회로(11A)에서 출력되는 클립 파형

이 각각 가산된 파형이 된다. 이렇게하여 생성된 오프셋 전압(Va)가 제1비교기(13A)의 비반전 입력부인 트랜지스터(TR132)의 베이스에 인가된다.

또한, 제1비교기(13A)의 반전입력부인 트랜지스터(TR133)의 베이스에는 제2감쇠기(19B)에서 2/3로 감쇠된 쵸퍼 전원(14)의 출력 전압, 즉 감쇠 전원 전압(+Vc2)가 입력된다.

그러므로, 제1비교기(13A)에 의해 오프셋 전압(Va)과, 감쇠전원 전압(+Vc2)와의 비교처리가 되는 이치이지만, 그 이후의 동작에 대해서는,

(i) 오프셋 전압(Va)가 감쇠 전원 전압(+Vc2) 보다도 큰 경우

(ii)오프셋 전압(Va)가 감쇠 전원 전압(+Vc2) 보다도 작은 경우

의 2개의 경우에 대하여 동작이 다르기 때문에, 각각의 경우에 대하여 이하와 같이 설명한다.

(i) 오프셋 전압(Va)가 감쇠 전원 전압(+Vc2) 보다도 큰 경우

이 경우에는 트랜지스터(TR132)의 베이스 전위가 트랜지스터(TR133)의 베이스 전위보다도 높기 때문에, 트랜지스터(TR132)는 OFF되고, 트랜지스터(TR133)이 온된다.

그러면, 트랜지스터(TR133)의 콜렉터 전류에 의해 트랜지스터(TR141)의 베이스 전위가 상상하여 트랜지스터(TR141)이 온 되고 트랜지스터(TR142)는 오프된다.

트랜지스터(TR141)이 온 되어 콜렉터 전류가 흐름에 따라 쵸퍼 전원(14)의 드라이버를 구성하는 트랜지스터(TR151, TR152)의 베이스 전위가 저하되고, MOS형 트랜지스터(TR153)의 게이트에는 로우 레벨의 전압이 출력된다.

MOS형 트랜지스터(TR 153)은 p 채널이기 때문에, 로우 레벨에 의해 ON 되고, 감쇠 전원 전압(+Vc2)가 오프셋 전압(Va)에 추종하도록 상승하기 시작하여, 바로 오프셋 전압(Va)를 상회하기 까지에 이른다.

(ii) 오프셋 전압(Va)가 감쇠 전원 전압(+Vc2) 보다도 작은 경우

이 경우에는 트랜지스터(TR132)의 베이스 전위가 트랜지스터(TR133)의 베이스 전위보다도 낮기 때문에, 트랜지스터(TR132)는 온되어 트랜지스터(TR133)이 오프된다.

그러면, 트랜지스터(TR133)의 콜렉터 전류가 흐르지않게 되기 때문에, 트랜지스터(TR141)의 베이스 전위가 저하하여 트랜지스터(TR141)이 오프되고, 트랜지스터(TR142)는 온된다.

트랜지스터(TR141)이 오프되어 콜렉터 전류가 차단됨으로써 쵸퍼 전원(14)의 드라이버를 구성하는 트랜지스터(TR151, TR152)의 베이스 전위가 상승하고, MOS형 트랜지스터(TR153)의 게이트에는 하이 레벨의 전압이 출력된다.

하이레벨의 전압이 MOS형 트랜지스터(TR153)의 게이트에 출력됨으로써 MOS형 트랜지스터(TR153)이 오프되고, 그 결과 LPF(14A)의 출력인 전원 전압(+Vc)은 하강을 시작한다.

이 경우, 시간의 경과와 동시에 전원 전압(+Vc)는 접지 전위로 저하되어 가지만, 항상 제1비교기(13A)에 의해 감쇠 전원 전압(+Vc2)와 오프셋 전압(Va)와 비교가 되어, 감쇠 전원 전압(+Vc2)가 오프셋 전압(Va)를 하회하면, 상기 (i)의 상태로 되기 때문에, 재차 MOS형 트랜지스터(TR 153)이 온 되고, 감쇠 전원전압(+Vc2) 및 전원 전압(+Vc)는 상승을 시작한다.

즉, 해당 회로는 상기의 (i), (ii)의 동작을 상시 반복함으로써 항상 감쇠 전원 전압(+Vc2)가 오프셋 전압(Va)에 추종하도록 전원 전압(+Vc)를 제어하고 있다.

또한, 상기의 제9도의 회로는 제8도에 도시된 바와 같이 개념적으로 파악할 수 있다. 즉, 본 실시예에 관련한 증폭 회로에 의하면, 파워 앰프(15B)의 출력인 증폭 신호(ZS)가 구배 검출부(11)에 의해 미분되어 출력되고, 오프셋 전압 생성부(12)에 의해 감쇠 증폭 신호(ZS2)에 일정전압이 부가되고, 가산 회로에 의해 증폭 신호(ZS)의 미분과, 일정 전압이 가산된 감쇠 증폭 신호(ZS2)와의 합인 오프셋 전압(Va)가 생성된다.

계속하여 제1비교기(13A)에 의해 제2 감쇠기(19B)의 출력인 감쇠 전원 전압(+Vc2)와 오프셋 전압(Va)가 비교 처리되고, 그 비교 처리 결과에 기초하여, 제2 비교기(13A) 및 쵸퍼 전원(14)가, 감쇠 전원 전압(+Vc2)가 오프셋 전압(Va)에 추종하도록 동작하는 것이다.

이상 설명한 바와 같이, 해당 회로에 의하면 항상 감쇠 증폭 신호(ZS2), 즉 2/3로 감쇠된 증폭 신호(ZS)에 일정 전압이 부가된 전압과 증폭 신호(ZS)의 미분의 합인 오프셋 전압(Va)에, 감쇠 전원 전압(+Vc2), 즉 2/3로 감쇠된 전원 전압(+Vc)가 추종하도록 동작하고 있다.

이에 따라, 각각의 감쇠비가 2/3과 같기 때문에, 결과적으로는 증폭 신호(ZS)에 어떤 일정 전압을 가산한 전압에 전원 전압(+Vc)가 추종하도록 해당 회로가 동작하기 때문에, 증폭 신호(ZS)에 대응된 효율 좋은 전원 전압(+Vc)를 파워 앰프(15B)에 공급할 수 있다.

또한, 본 실시예에서는, 정 전원(+Vcc)에 가까운 정도로 과대한 증폭신호(ZS)가 출력되어도 전원 전압(+Vc) 및 증폭 신호(ZS)를 2/3로 감쇠하여 감쇠 전원전압(+Vc2) 및 감쇠 증폭 신호(ZS2)를 생성하고 있기 때문에, 오프셋 전압 생성부(12)의 입력인 트랜지스터(TR122)의 베이스에는, 겨우 정전원(+Vcc)의 2/3까지의 크기 전압밖에 인가되지 않는다.

이에 따라, 트랜지스터(TR121)로부터의 정전류에 의한 저항(R122)의 전위차가 부가되는 A점의 전위(Va)가, 정전원(+Vcc)를 초과하는 것을 극력 억지할 수 있다.

예를 들면, 정전원(+Vcc)가 ±50V에 있어서, 정전압 생성 회로(10)에 의한 정전압 3V인 경우에 ±50V의 증폭 신호(ZS)가 입력되어도 제1감쇠기(19A)에 의해 2/3로 감쇠되어 약 ±34V의 감쇠 증폭 신호(ZS2)가 오프셋 전압 생성부(12)로 입력되기 때문에, 그것에 저항(R122)의 전압 강하분이 부가되어도 A점의 전위(Va)는 정전원(+Vcc)를 초과하는 일은 거의 없다.

따라서, A점의 전위(Va)가 정전원(+Vcc)를 초과하는 것으로 각각 트랜지스터(TR121, TR131)에서 정전류가 오프셋 전압 생성부(12)나 제1비교기(13A)에 공급되지 않아서 이것들이 동작하지 않는 것을 극력 억지할 수 있고, 정전원(+Vcc)에 거의 일치하는 정도의 증폭 신호(ZS)가 출력되어도, 그것에 추종하도록 전원 전압(+Vc)를 생성·공급하는 것이 가능해지기 때문에 종래에 비하여 해당 회로의 다이나믹 레인지를 확대할 수 있게 된다.

여기에서, 해당 회로는 항상 증폭 신호(ZS)에 일정 전압이 부가된 전압과, 가공 신호(KS)의 미분의 합인 오프셋 전압(Va)에, 파워 앰프(15B)의 최종단 트랜지스터(TR11)의 콜렉터에 인가되는 전원 전압(Vc)가 추종하도록 동작하고 있다.

즉, 증폭 신호(ZS)가 예를 들면 1KHz 정도의 저주파일 때에는, 제12도에 도시한 바와 같이 구배 검출부(11)에 의해 생성되는 가공 신호(KS)와, 원래의 증폭 신호(ZS)와의 위상의 편차량(δ)이 90˚가 되고, 이상적인 미분 파형이 된다.

따라서, 이 경우에는, 증폭 신호(ZS)의 변화가 급격할 때, 즉 구배가 최대일 때에 가공 신호(KS)가 최대가 되고, 이 가공 신호(KS)와 일전 전압이 부가된 증폭신호(ZS)가 오프셋 전압 생성부(12)에 의해 가산처리 되는 것으로 오프셋 전압(Va)가 생성된다.

따라서, 제12도의 최하단의 그래프에 도시한 바와 같이, 이와 같이 생성된 오프셋 전원 전압(Va)에 추종하도록 전원 전압(+Vc)가 생성되기 때문에, 전원 전압(+Vc)의 파형과 증폭신호(ZS)의 파형이 증폭 신호(ZS)의 구배의 최대치 부근에서 접촉하여 앰프의 출력이 클립되고, 증폭신호(ZS)가 뒤틀려 버리는 것을 억지할 수 있게 된다.

또한, 증폭 신호(ZS)가 예를 들면 20KHz 정도의 고주파 일 때에는, 제13도에 도시한 바와 같이 구배 검출부(11)에 의해 생성되는 가공신호(KS)와, 원래의 증폭 신호(ZS)와의 위상의 편차량(δ)이 45˚가 되어 이상적인 미분 파형으로부터 벗어난다.

따라서, 이 경우에는 증폭 신호(ZS)가 최대치를 갖는 부근의 범위에서 가공신호(KS)가 최대로 되고, 이 가공신호(KS)와 일정 전압이 부가된 증폭 신호(ZS)가 오프셋 전압 생성부(12)에 의해 가산 처리되는 것으로 오프셋 전압(Va)가 생성된다.

따라서, 제13도의 최하단의 그래프에 도시된 바와같이, 오프셋 전압(Va)와, 쵸퍼 전원(14)의 콘덴서(C151)에 상시 정하가 유지됨으로써 발생되는 직류 성분인 잔류 전압이 가산된 전압에 추종하도록 전원 전압(+Vc)가 생성되기 때문에, 전원 전압(+Vc)의 파형과 증폭 신호(ZS)의 파형이 증폭 신호(ZS)의 최대치 부근에서 접촉하여 앰프의 출력이 클립하여, 증폭 신호(ZS)가 뒤틀려버리는 것을 억지할 수 있게 된다.

이 때문에, 증폭 신호(ZS)의 주파수에 따라 가공 신호(KS)와 증폭 신호(ZS)와의 위상의 편차량(δ)를 변화시킬 수 있기 때문에, 특히 증폭 신호(ZS)가 고주파 일 때에는 잔류 전압의 영향을 고려하여 증폭 신호(ZS)의 최대치 부근에서 증폭 신호(ZS)와 전원 전압(+Vc)가 접촉하는 것을 피할 수 있고, 증폭 신호(ZS)의 주파수에 따라서 유연하게 대응할 수 있다.

이에 따라, 전원 전압(+Vc)의 공급이 증폭 신호(ZS)의 변화에 여유를 갖고 추종할 수 있고, 증폭 신호(ZS)의 주파수 등의 상태에 유연하게 대응할 수 있고, 또한 종래 발생되어 있던 앰프 출력의 클립을 억지하여 해당 오디오 앰프의 고효율화를 도모할 수 있게 된다.

또한, 제2도에 도시한 바와 같은 회로를 이용하고 있지 않기 때문에, PWM 신호를 오디오 신호로 복조할 때에, PWM 신호의 캐리어 성분이 완전히 제거되지 않음으로써 생긴 주변 기기 등으로의 전파 장해 등의 악 영향을 억지하면서 고효율화를 도모할 수도 있게 된다.

또한, 본 실시예에 관련하는 증폭 회로와 마찬가지의 목적으로 제안된 회로로서, 증폭신호에 추종하여 전원 전압에 일정한 오프셋 전압이 걸리도록 쵸퍼 전원을 구동하고, 또한 증폭 신호가 급격히 변화하여 전력 공급이 추종할 수 없을 때에는, 쵸퍼 전원은 별도의 보조 전원로를 이용하여 해당 회로를 구동하여 증폭 신호의 급격한 변화에 전력 공급을 추종시키는 회로도 제안되어 있다.(특개평 4-372212)

이 회로에 따르면, 고역, 대진폭의 증폭 신호가 빈번하게 출력되는 경우는, 빈번하게 보조 전원로를 동작시키지 않으면 안되기 때문에, 이것이 고효율은 아니기 때문에 효율의 저하가 커진다.

그러나, 본 실시예에 관련하는 증폭회로에 따르면, 전원으로서는 고효율인 쵸퍼 전원(14)만을 이용하고, 거기에다 증폭 신호가 급격히 변화하는 경우에도 전력 공급이 추종 가능하고, 고역, 대진폭의 증폭 신호가 빈번하게 출력되는 경우에도 그 효율을 저하시킬 수 없어 그 점에서도 유효하다.

또한, 본 실시예에서는, f = 1/(2πRC) 되는 값이 오디오 신호의 최대 주파수인 20KHz가 되도록 설정되어 있지만, 본 발명은 이에 한하지 않고, 상술한 f의 범위가 오디오 신호의 최대 주파수의 0.5배 이상 2배 이하의 범위, 즉 10KHz∼40KHz의 범위가 되도록 설정하여 두면, 거의 마찬가지의 효과를 성취한다.

또한, 본 실시예에 관련한 전원 회로 및 증폭 회로의 그외의 부차적인 작용 효과에 대하여 다음과 같이 설명한다.

본 실시예에 따르면, 제9도에 도시한 바와 같이, 쵸퍼 전원(14)의 출력이, 제1비교기(13A)의 한 입력인 트랜지스터(TR133)의 베이스에 접속되고, 쵸퍼 전원(14)→제1비교기(13A)→제2비교기(13B)→쵸퍼 전원(14)으로 되는 피드백이 걸려 있다.

또한, 제1비교기(13A)와 제2비교기(13B)간에, 지연 수단(DE)의 한예인 한쪽이 접지되어 있는 콘덴서(C93)가 접속되어 있다. 이 때문에, 예를 들면 콘덴서(C93)이 접속되어 있지 않은 경우는, 400KHz 정도인 쵸퍼 전원(14)의 발진 주파수가, 콘덴서(C93)이 접속되면 200KHz 정도로 저하하도록 쵸퍼 전원(14)의 발진 주파수가 저하하여 그 발진 안정성이 향상하기 때문에, 전원 전압의 공급 동작이 안정되고, 더 나아가서는 증폭 회로의 동작이 안정화된다.

또한, 여기에서는 지연 수단(DE)의 한예로서 콘덴서(C93)을 이용하고 있지만 본 발명은 이에 한정하지 않고, 예를 들면 코일 등을 이 피드백 계통에 포함하여도 마찬가지의 효과를 성취한다.

또한, 오디오 앰프 정도의 증폭 회로는 발열에 따른 특성 변화의 영향이 크고, 온도 특성의 향상이 요구되지만, 본 실시예의 회로는 온도에 따른 특성 변화는 대단히 적다. 그 상세에 대하여 다음에 설명한다.

즉, 정전압 생성 회로(10)이 갖는 트랜지스터(TR101)과, 제너 다이오드(ZD10)의 조합에 의해, 여기에서 생성되는 정전압은 보상이 양호하고, 그 특성이 안정하다.

또한, 정전압 생성 회로(10)이 갖는 트랜지스터(TR102)의 온도에 따른 베이스-에미터간의 전압 변화는 트랜지스터(TR102)의 에미터에 저항(R131)을 통하여 베이스가 접수되어 있는 트랜지스터(TR131)을 통하여 베이스가 접속되어 있는 트랜지스터(TR131)의 베이스-에미터간의 전압 변화에 의해 상쇄되고 있다.

또한, 구배 검출부(11)의 트랜지스터(TR 110)의 온도에 따른 베이스-에미터간의 전압 변화는, 정전압 생성 회로(10)의 다이오드(D102)의 애노드-캐소드간의 전압 변화에 따라 상쇄되고 있기 때문에, 온도 변화에 대한 특성의 변화가 적고, 충분히 온도 보상이 된 전원 회로의 제공이 가능해 진다.

부가하여, 오프셋 전압 생성부(12)의 트랜지스터(TR121)에는 온도 특성이 양호한 상술한 정전압 생성 회로(10)에 의해, 정전압이 인가되어 있기 때문에 오프셋 전압 생성부(12)에서도, 온도 보상 특성이 양호해 진다.

그런데, 본 실시예에서는 상술한 바와 같이, +측의 전원 회로(17)과 -측의 전원 회로(16)으로 이루어진 본 발명의 실시예에 관련한 전원 회로를 증폭 회로의 일부로서 설명하고 있지만, 본 발명의 전원 회로는 이에 한정하지 않고, 예를 들면 모터의 구동용 전원이라든가, 텔레비젼의 수직 평향 회로의 구동용 전원 등, 어떤 일정한 신호를 출력하는 대상을 구동하는 전원 회로에 적용하여도 마찬가지의 효과를 성취한다.

이하에서, 본 발명의 실시예에 관련한 혼성 집적 회로 장치에 대하여 도면을 참조하면서 설명한다. 본 발명의 실시예에 관련한 혼성 집적 회로 장치는, 본 발명의 상기 실시예에서 설명한 전원 회로와 증폭 회로가 탑재되어 있는 혼성 집적 회로이다.

그 구성은, 제14도에 도시한 바와 같이, 지지기판(20)상에, 제1실시예에서 설명한 +측의 전원 회로(7), -측의 전원 회로(16), 프리 앰프(15A) 및 파워 앰프(15B)가 탑재되어 있고, 또한 +측의 전원 회로(17). -측의 전원 회로(16)의 배치 영역과 프리 앰프(15A) 및 파워 앰프(15B)의 배치 영역이 분리되어 있다.

이 때문에, 본 발명의 제1실시예에 관련한 증폭 회로를 탑재하고 있기 때문에, 고효율화 된 증폭 회로를 갖는 하이브리드 IC의 제공이 가능해 진다.

또한, 본 실시예에 따르면, + 측의 전원 회로(17), -측의 전원 회로(16)의 배치 영역과 프리 앰프(15A) 및 파워 앰프(15B)의 배치 영역이 분리되어 있기 때문에, +측의 전원 회로(17). -측의 전원 회로(16)의 초오크 코일(L151, L251)등에서 발생하는 경향이 많은 노이즈의 악영향을 프리 앰프(15A) 및 파워 앰프(15B)에 끼치게 하는 것을 극력 억지할 수 있게 된다.

상술한 본 실시예에서는 본 발명의 실시예에 관련한 증폭 회로를 탑재한 혼성집적 회로 장치에 대하여 설명하고 있지만, 본 발명의 혼성 집적 회로장치는 이에 한정하지 않고, +측의 전원 회로(17) 및 -측의 전원 회로(16)로 이루어진 본 발명의 실시예에 관련한 전원 회로만을 탑재한 혼성 집적 회로 장치에서도 마찬가지로하여 고효율화된 전원 회로를 갖는 하이브리드 IC의 제공이 가능해진다.

또한, 이 경우에는 예를 들면 모터의 구동용 전원이라든지, 텔레비젼의 수직 평향 회로의 구동을 전원등, 어떤 일정한 신호를 출력하는 대상을 구동하는 전원회로등으로서 이용할 수 있기 때문에, 범용성이 높다는 이점도 있다.

Claims

구동 대상 회로에 전원 전압을 공급하는 전원 회로에 있어서, (a) 상기 구동 대상 회로의 출력의 구배를 검출하는 구배 검출부와, (b) 상기 구배 검출부에서 검출된 구배와, 상기 구동 대상 회로의 출력에 기초하여 오프셋 전압을 생성하는 오프셋 전압 생성부와, (c) 상기 오프셋 전압 생성부에 의해 생성된 오프셋 전압에 추종하는 전원 전압을 상기 구동 대상 회로에 공급하는 전압 구동부를 포함하는 것을 특징으로 하는 전원 회로.
제1항에 있어서, 상기 구배 검출부는 구동 대상 회로의 출력을 미분하여 구배를 검출하는 것을 특징으로 하는 전원 회로.
제1항에 있어서, 상기 전압 공급부는 상기 오프셋 전압과 상기 전원 전압을 비교하는 비교기, 및 상기 비교기의 출력에 의해 제어되며, 상기 구동 대상 회로 및 상기 비교기에 공급되는 전원 전압을 출력하는 쵸퍼 회로를 포함하는 것을 특징으로 하는 전원 회로.
제3항에 있어서, 상기 구동 대상 회로의 출력으로부터 상기 오프셋 전압 생성부로의 입력 경로에 배치되어서, 상기 구동 대상 회로의 출력을 감쇠시키는 제1감쇠기, 및 상기 비교기에 대한 전원 전압의 입력 경로에 배치되어, 비교기에 입력되는 전원 전압을 감쇠시키는 제2감쇠기를 더 포함하는 것을 특징으로 하는 전원 회로.
제4항에 있어서, 상기 구배 검출부는 구동 대상 회로의 출력을 미분하여 구배를 검출하는 것을 특징으로 하는 전원 회로.
제1항에 있어서, 상기 구배 검출부에서 검출하는 구배는 구동 대상 회로의 출력 신호의 주파수에 따라 위상이 변화하는 가공신호이고, 상기 가공 신호를 상기 오프셋 전압 생성부에 공급하고, 오프셋 전압은 상기 가공 신호, 구동 대상 회로의 출력 신호 및 소정의 저전압을 가산 처리하여 오프셋 전압을 생성하는 것을 특징으로 하는 전원 회로.
제6항에 있어서, 상기 구배 검출부는 용량치 C의 콘덴서와, 저항치 R의 저항의 직렬 접속으로 이루어지는 미분 회로를 포함하고, 상기 미분회로는 f = 1/(2πRC)로 결정되는 f가 상기 구동 대상 회로의 출력신호의 최대 주파수의 0.5배 이상 2배이하의 범위로 설정되고, 그로인해, 구배를 검출함과 동시에 구동 대상 회로의 출력 신호의 주파수에 따라 위상이 변화하는 가공 신호를 얻는 것을 특징으로 하는 전원 회로.
입력 신호의 레벨에 추종하여 전원 전압이 제어되는 증폭 회로에 있어서, (a) 입력 신호를 증폭하여 증폭 신호를 출력하는 신호 증폭부, (b) 상기 증폭 신호의 구배를 검출하는 구배 검출부, (c) 상기 구배 검출부에서 검출된 구배와, 상기 증폭 회로의 출력에 기초하여 오프셋 전압을 생성하는 오프셋 전압 생성부, 및 (d)상기 오프셋 전압 생성부에 의해 생성된 오프셋 전압에 추종하는 전원 전압을 상기 증폭회로에 공급하는 전압 공급부를 포함하는 것을 특징으로 하는 증폭 회로.
제8항에 있어서, 상기 구배 검출부는 상기 증폭 신호를 미분하여 구배를 검출하는 것을 특징으로 하는 증폭회로.
제8항에 있어서, 상기 전압 공급부는 상기 오프셋 전압과, 상기 전원 전압을 비교하는 비교기, 및 상기 비교기의 출력에 의해 제어되어, 상기 증폭 회로 및 상기 비교기에 공급되는 전원 전압을 출력하는 쵸퍼 회로를 포함하는 것을 특징으로 하는 증폭 회로.
제10항에 있어서, 상기 구동 대상 회로의 출력으로부터 상기 오프셋 전압 생성부로의 입력 경로에 배치되어, 상기 구동 대상 회로의 출력을 감쇠시키는 제1감쇠기, 및 상기 비교기에 대한 전원 전압의 입력 경로에 배치되어, 비교기에 입력되는 전원 전압을 감쇠시키는 제2감쇠기를 더 포함하는 것을 특징으로 하는 증폭회로.
제11항에 있어서, 상기 구배 검출부는 구동 대상 회로의 출력을 미분하여 구배를 검출하는 것을 특징으로 하는 증폭회로.
제10항에 있어서, 상기 구배 검출부는 구배 검출 출력의 위상을 구동 대상 회로의 출력 신호의 주파수에 따라 변화시켜 가공 신호를 생성하고,상기 가공 신호를 상기 오프셋 전압 생성부에 공급하고, 오프셋 전압은 상기 가공 신호와 구동 대상 회로의 출력 신호와 소정의 저전압을 가산 처리하여 오프셋 전압을 생성하는 것을 특징으로 하는 증폭 회로.
제13항에 있어서, 상기 구배 검출부는 용량치 C의 콘덴서와, 저항치 R의 저항의 직렬 접속으로 이루어지는 미분 회로를 포함하고, 상기 미분 회로는 f = 1/(2πRC)로 결정되는 f가 상기 구동 대상 회로의 출력신호의 최대 주파수의 0.5배 이상 2배 이하의 범위로 설정되고, 그로인해, 구배를 검출함과 동시에 구동 대상 회로의 출력 신호의 주파수에 따라 위상이 변화하는 가공 신호를 얻는 것을 특징으로 하는 전원 회로.
구동 대상 회로 및 상기 구동 대상 회로에 전원 전압을 공급하는 전원 회로를 포함하는 혼성 집적 회로에 있어서, 상기 전원 회로는 (a) 상기 구동 대상 회로의 출력의 구배를 검출하는 구배 검출부, (b) 상기 구배 검출부에서 검출된 구배와, 상기 구동 대상 회로의 출력에 기초하여 오프셋 전압을 생성하는 오프셋 전압 생성부, 및 (c) 상기 오프셋 전압 생성부에 의해 생성된 오프셋 전압에 추종하는 전원 전압을 상기 구동 대상 회로에 공급하는 전압 공급부를 포함하는 것을 특징으로 하는 혼성 집적 회로.
제15항에 있어서, 상기 구동 대상 회로는 입력 신호를 증폭하여 증폭 신호를 출력하는 증폭 회로인 것을 특징으로 하는 혼성 집적 회로.