JP3197873B2 - 電源回路の設計方法および電源回路 - Google Patents
電源回路の設計方法および電源回路Info
- Publication number
- JP3197873B2 JP3197873B2 JP35322698A JP35322698A JP3197873B2 JP 3197873 B2 JP3197873 B2 JP 3197873B2 JP 35322698 A JP35322698 A JP 35322698A JP 35322698 A JP35322698 A JP 35322698A JP 3197873 B2 JP3197873 B2 JP 3197873B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- circuit
- transistor
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Amplifiers (AREA)
Description
路及び混成集積回路装置に関し、更に詳しく言えば、オ
ーディオアンプの高効率化のための電源回路及び増幅回
路及び混成集積回路装置の改善を目的とする。
について図9〜図13を参照しながら説明する。従来例
に係るオーディオアンプにおいては、その高効率化を図
ることが懸案であった。
ような回路が一般に用いられていた。この回路は、最終
段のトランジスタ(Q1,Q2)がプッシュプル回路を
構成し、それらのベースに前段からのオーディオ信号を
入力し、これを正電源(+Vcc),負電源(−Vc
c)からの電力で増幅してスピーカ(SP)を駆動する
ようにしたものである。
ジスタ(Q1,Q2)は常に最大出力を取り出せる大き
さの電源電圧(+Vcc,−Vcc)で駆動されている
ため大レベルはもとより、小レベル入力時において、最
終段のトランジスタ(Q1,Q2)における大きな電力
損失が生じてしまうという欠点があった。そこで、この
ような問題を解決する回路として、図10に示すような
PWM(Pulse Width Modulation: パルス幅変調)アン
プが提案されている。この回路は、プリアンプからのオ
ーディオ信号をPWM回路(1)に入力して、そのオー
ディオ信号波形の各時点の信号レベルに応じたデューテ
ィを有するPWM信号を作成し、これで出力段のCMO
Sインバータを構成するMOS型トランジスタ(Q1
0,Q20)をスイッチング駆動して、正電源(+Vc
c),負電源(−Vcc)からスピーカ(SP)に電力
を供給するようにしたものである。
ジスタ(Q10,Q20)がスイッチング駆動されるた
め、効率の著しい改善を図ることができる。また、同じ
目的で図11に示すような回路も提案されている。この
回路は、プリアンプ(3)及び出力段のトランジスタ
(Q1,Q2)によって増幅されたオーディオ信号(以
下増幅信号と称する)の状態に応じてトランジスタ(Q
1,Q2)の電源電圧(+Vc,−Vc)を変化させる
回路であって、オフセット電源(4)で増幅信号に一定
のオフセット電圧を上乗せし、コンパレータ(7)の反
転入力部に入力したのちにコンパレータ(7)の出力に
よってチョッパ電源(8)を駆動することにより、図1
2に示すように、増幅信号に一定のオフセット電圧が上
乗せされたような電源電圧を供給することができる。
Vc,−Vc)を低下させ、大レベル入力時には電源電
圧(+Vc,−Vc)を上昇させることができるので、
小レベル入力時の最終段のトランジスタ(Q1,Q2)
における電力損失を抑制することができ、効率の向上を
図ることができる。
に係る図10の増幅回路によると、トランジスタ(Q
1,Q2)から出力されるPWM信号をオーディオ信号
に復調するために、スピーカ(SP)の手前にフィルタ
回路(2)が挿入される。このため、アンプの立ち上が
り速度(スルーレート)が遅く、オーディオ入力信号の
大振幅への急峻な立ち上がりには追従できず、また、P
WM信号のキャリア成分が完全に除去されずに、増幅回
路の出力からスピーカ(SP)に接続される信号線に乗
って周辺に輻射されてしまうので、周辺の機器などに電
波障害などの悪影響を及ぼすという問題が生じる。
と、オーディオ信号が急峻に立ち上がり、チョッパ電源
内のコイル(L),コンデンサ(C)からなる低域通過
フィルタの立ち上がり速度の限界値を超えてしまったと
きに、トランジスタ(Q1,Q2)への電力供給が追従
できず(図13)、アンプの出力がクリップしてしまう
という問題が生じていた。
に鑑み成されたもので、図5〜図7に示すように、前記
出力信号波形の立ち上がり時の勾配を検出し、前記立ち
上がり時の勾配の大きさに応じた電圧を、前記立ち上が
り時に対応する電源電圧に与え、前記電源電圧波形の前
記立ち上がり時に対応する部分にショルダーを形成し、
前記立ち上がり時の電源電圧が前記出力信号に交差する
ことなく追従するように設計する事で解決するものであ
る。
上がる波形の勾配が急であると、電源電圧と増幅信号が
交差するので、前記電源電圧の立ち上がり時の勾配に応
じて、図7のオフセット電圧のショルダーのように、電
源電圧にも前記ショルダーを形成する。この事により、
増幅信号がたとえ急勾配の時でも、前記電源電圧がこの
ショルダーを持つことにより、前記電源電圧と前記増幅
信号が交差しない。
力信号がコンデンサを介してベースに接続され、出力が
前記オフセット電圧生成部に接続されるNPN型トラン
ジスタと、前記コンデンサと前記ベースとの間に一端が
接続され、且つ前記コンデンサと一緒に微分回路を構成
する抵抗と、前記抵抗の他端にアノード、接地にカソー
ドが接続されるダイオードとを有する事で解決するもの
である。
110)の温度によるベース−エミッタ間の電圧変化
は、定電圧生成回路(10)のダイオード(D102)
のアノード−カソード間の電圧変化で相殺されるので、
温度変化に対する特性変化を抑制できる。
エミッタ間に形成されるPN接合より成るダイオード)
が温度変化により下降しても、ダイオードD102の両
端の電圧も同様に下降するため、抵抗R110に生成さ
れる電圧は、実質一定で保たれる。従って温度特性を抑
制した微分回路11Aを実現できる。
面を参照しながら説明する。(1)第1の実施例 以下
に本発明の実施例に係る電源回路及び増幅回路について
図3〜図7を参照しながら説明する。なお、本発明の実
施例に係る電源回路は、本実施例に係る増幅回路の一部
であって、+側の電源回路(17)及び−側の電源回路
(16)とからなる。
を図ったオーディオアンプであって、図3に示すように
+側の電源回路(17)、−側の電源回路(16)、プ
リアンプ(15A)及びパワーアンプ(15B)からな
る。
路(17)のみについて説明する。−側の電源回路(1
6)は、+側と同様に構成されて、負電源(−Vcc)
によって駆動され、その動作は+側と対称になってい
る。
うに、定電圧発生回路(10),勾配検出部(11),
オフセット電圧生成部(12),第1のコンパレータ
(13A),第2のコンパレータ(13B)及びチョッ
パ電源回路(14)からなり、信号増幅部の一実施例を
構成するパワーアンプ(15B)の最終段のトランジス
タ(TR11)のコレクタに係る電源電圧(+Vc)を
供給するものである。
に必要な定電圧を発生する回路であって、例えば、第2
のコンパレータ(13B)の非反転入力部すなわちトラ
ンジスタ(TR142)のベースに一定電圧を供給して
いる。勾配検出部(11)は、コンデンサ(C11
0),抵抗(R110)からなる微分回路(11A)
と、トランジスタ(TR110),抵抗(R111,R
112)からなる回路である。 その機能は、パワーア
ンプ(15B)の出力である増幅信号(ZS)を微分回
路(11A)で微分し、微分結果に基づいてオフセット
電圧生成部(12)を制御しており、更に詳しくいえ
ば、微分回路(11A)の出力に応じてトランジスタ
(TR110)のベース電位が変動することでそのコレ
クタ電流が変化し、その変化に応じてトランジスタ(T
R110)のコレクタに接続されたトランジスタ(TR
121)のベース電位を変化させている。
ジスタ(TR121,TR122),抵抗(R121〜
R124)からなる回路である。その機能は、パワーア
ンプ(15B)の出力である増幅信号(ZS)に一定電
圧を上乗せし、かつ上乗せされた増幅信号(ZS)と、
勾配検出部(11)からの出力である微分結果とを加算
して第1のコンパレータ(13A)の非反転入力部に出
力しており、詳述すれば、抵抗(R123,R124)
がトランジスタ(TR122)のベースに接続され、か
つ抵抗(R123)がコレクタに接続されてなるトラン
ジスタ回路によって、増幅信号(ZS)に一定電圧を上
乗せし、トランジスタ(TR110)のコレクタ電流の
変動に伴うトランジスタ(TR121)のベース電位の
変動分と、一定電圧が上乗せされた増幅信号(ZS)と
が加算された図3のA点の電位〔以下これをオフセット
電圧(Va)と称する〕を第1のコンパレータ(13
A)の非反転入力部であるトランジスタ(TR132)
のベースに出力している。
コンパレータ(13B)は、駆動制御部(13)の一実
施例を構成するものである。第1のコンパレータ(13
A)は、トランジスタ(TR131〜TR133),抵
抗(R131〜R133)及びコンデンサ(C130)
からなる回路である。
出力である電源電圧(+Vc)とオフセット電圧生成部
(12)からのオフセット電圧(Va)とを比較し、第
2のコンパレータ(13B)の動作制御をしている。更
に詳しく言えば、電源電圧(+Vc)よりもオフセット
電圧(Va)の方が低い場合にはトランジスタ(TR1
31),抵抗(R131,R132)及びコンデンサ
(C130)からなる定電流生成回路からの定電流がト
ランジスタ(TR132)に流れ、逆に電源電圧(+V
c)よりもオフセット電圧(Va)の方が高い場合に
は、定電流の殆どがトランジスタ(TR133)に流
れ、トランジスタ(TR133)のコレクタ電流でトラ
ンジスタ(TR141)のベース電圧を制御することで
第2のコンパレータ(13B)の駆動制御をしている。
ジスタ(TR141,TR142),抵抗(R141,
R142)からなる回路である。その機能は、第1のコ
ンパレータ(13A)の出力信号と、定電圧発生回路
(10)の生成する定電圧とを比較し、その状態に応じ
てチョッパ電源(14)の動作制御をしており、具体的
には、第1のコンパレータ(13A)の出力信号に相当
するトランジスタ(TR133)のコレクタ電圧がトラ
ンジスタ(TR141)のベースに入力されるとトラン
ジスタ(TR141)が動作し、そのコレクタ電流によ
ってチョッパ電源(14)のドライブとなるトランジス
タ(TR151,TR152)の動作状態を制御してい
る。
実施例であって、トランジスタ(TR151,TR15
2),MOS型トランジスタ(TR153),抵抗(R
151),コンデンサ(C151),ダイオード(D1
50)及びコイル(L151)からなる回路であって、
コンデンサ(C151)及びコイル(L151)はLP
F〔Low Pass Filter :低域通過フィルタ〕(14A)
を構成している。
B)の駆動制御に基づいて、パワーアンプ(15B)の
最終段のトランジスタ(TR11)のコレクタに電源電
圧(+Vc)を供給している。
定電圧発生回路(10),勾配検出部(11),オフセ
ット電圧生成部(12),第1のコンパレータ(13
A),第2のコンパレータ(13B)及びチョッパ電源
回路(14)には既に当該回路を駆動するための正電源
(+Vcc)が印加されているものとする。 まずプリ
アンプ(15A)にオーディオ信号(AS)が入力さ
れ、パワーアンプ(15B)によって増幅されて最終段
のトランジスタ(TR11,TR12)によって増幅信
号(ZS)としてスピーカ(SP)に出力される。この
増幅信号(ZS)は勾配検出部(11)の微分回路(1
1A)にも入力され、同時にオフセット電圧生成部(1
2)のトランジスタ(TR122)のベースに抵抗(R
124)を介して入力される。
110)のベースには、増幅信号(ZS)がないときに
は定電圧発生回路(10)によって生成された定電圧が
印加されているが、そのエミッタ電位が0になっている
ため、コレクタ電流は流れない。増幅信号(ZS)が入
力されると、その信号波形が微分回路(11A)によっ
て微分され、その微分波形に応じてトランジスタ(TR
110)のベース電位が変動してそのコレクタ電流が変
化する。
ベース電位が、その動作基準値となるダイオード(D1
02)のアノード電位よりも低い部分においてはトラン
ジスタ(TR110)は遮断動作をするために、そのコ
レクタ電流の波形は、微分回路(11A)の出力をクリ
ップした波形となる。例えば増幅信号(ZS)の立ち上
がり勾配が急峻なときには、微分回路(11A)の出力
が正側に大きく振れるため、トランジスタ(TR11
0)のコレクタ電流もそれに応じて大きな値を示す。
のときには、微分回路(11A)の出力は負側に振れる
が、トランジスタ(TR110)のクリップ作用によ
り、このときコレクタ電流は流れない。トランジスタ
(TR110)のコレクタ電流が流れると、それまで定
電圧発生回路(10)によってそのベース電位が一定に
保たれることにより一定の直流電流をコレクタに流して
いたトランジスタ(TR121)のベース電位がトラン
ジスタ(TR110)のコレクタ電流の変動に応じて低
下し、その低下分だけトランジスタ(TR121)のコ
レクタ電流が増大し、その結果そのコレクタ電位である
点Aの電位が上昇する。
ト電圧生成部(12)のトランジスタ(TR122)の
ベースに抵抗(R124)を介して入力されている。ト
ランジスタ(TR122)は、増幅信号(ZS)に応じ
てエミッタホロワ動作をするが、増幅信号(ZS)が負
側に振れる部分はコレクタが飽和するので、ベース及び
エミッタには、増幅信号(ZS)の負側がクリップされ
た波形が現れる。
は、抵抗(R122)を介して、トランジスタ(TR1
21)で作られる電流が流れ込む。トランジスタ(TR
122)のエミッタ電位はこの電流に依存しないが、抵
抗(R122)は、電流に応じて電位差を生ずるので、
点Aの電位はトランジスタ(TR122)のエミッタ電
位に、抵抗(R122)によって生じる電位差が加算さ
れた値となる。
流は、本来は定電圧発生回路(10)で生成される直流
電圧から、直流電流が作られるため、点Aの電位の波形
はトランジスタ(TR122)のエミッタに現れるクリ
ップ波形が一定電圧にシフトされた波形となる。しか
し、増幅信号(ZS)に急峻な立ち上がり勾配がある
と、上記の勾配検出部(11)の動作により、トランジ
スタ(TR121)のコレクタ電圧が増大するので、結
果的に点Aの電位すなわちオフセット電圧(Va)は、
1)増幅信号(ZS)のクリップ波形2)一定の直流電
圧3)微分回路(11A)から出力されるクリップ波形
が各々加算された波形になる。こうして生成されたオフ
セット電圧(Va)が第1のコンパレータ(13A)の
非反転入力部であるトランジスタ(TR132)のベー
スに印加される。 また、第1のコンパレータ(13
A)の反転入力部であるトランジスタ(TR133)の
ベースには、チョッパ電源(14)の出力電位すなわち
電源電圧(+Vc)が入力される。よって、第1のコン
パレータ(13A)によってオフセット電圧(Va)
と、チョッパ電源(14)の出力である電源電圧(+V
c)との比較処理がなされるわけであるが、それ以降の
動作については、(i) オフセット電圧(Va)が電源電
圧(+Vc)よりも大きい場合(ii)オフセット電圧(V
a)が電源電圧(+Vc)よりも小さい場合の2つの場
合について動作が異なるので、各々の場合について以下
で説明する。
(+Vc)よりも大きい場合 この場合には、トランジスタ(TR132)のベース電
位がトランジスタ(TR133)のベース電位よりも高
いので、トランジスタ(TR132)はOFFされ、ト
ランジスタ(TR133)がONされる。すると、トラ
ンジスタ(TR133)のコレクタ電流によってトラン
ジスタ(TR141)のベース電位が上昇してトランジ
スタ(TR141)がONされ、トランジスタ(TR1
42)はOFFされる。
コレクタ電流が流れることにとってチョッパ電源(1
4)のドライバを構成するトランジスタ(TR151,
TR152)のベース電位が低下し、MOS型トランジ
スタ(TR153)のゲートにはローレベルの電圧が出
力される。MOS型トランジスタ(TR153)はpチ
ャネルなので、ローレベルによってONされ、LPF
(14A)の出力である電源電圧(+Vc)はオフセッ
ト電圧(Va)に追従するように上昇し始め、やがて
は、オフセット電圧(Va)を上回るまでに至る。
源(14)の出力である電源電圧(+Vc)よりも小さ
い場合 この場合には、トランジスタ(TR132)のベース電
位がトランジスタ(TR133)のベース電位よりも低
いので、トランジスタ(TR132)はONされ、トラ
ンジスタ(TR133)がOFFされる。
レクタ電流が流れなくなるため、トランジスタ(TR1
41)のベース電位が低下してトランジスタ(TR14
1)がOFFされ、トランジスタ(TR142)はON
される。トランジスタ(TR141)がOFFされてそ
のコレクタ電流が遮断されることにとってチョッパ電源
(14)のドライバを構成するトランジスタ(TR15
1,TR152)のベース電位が上昇し、MOS型トラ
ンジスタ(TR153)のゲートにはハイレベルの電圧
が出力される。
(TR153)のゲートに出力されることによってMO
S型トランジスタ(TR153)がOFFされ、その結
果LPF(14A)の出力である電源電圧(+Vc)は
下降を始める。この場合、時間の経過とともに電源電圧
(+Vc)は接地電位へと低下していくが、常に第1の
コンパレータ(13A)によって電源電圧(+Vc)と
オフセット電圧(Va)との比較がなされており、電源
電圧(+Vc)がオフセット電圧(Va)を下回ると、
上記の(i) の状態になるので、再びMOS型トランジス
タ(TR153)がONし、電源電圧(+Vc)は上昇
を始める。
の動作を常時繰り返すことにより、常に電源電圧(+V
c)がオフセット電圧(Va)に追従するように動作し
ている。なお、上記の図3の回路は図4に示すように概
念的に把握することができる。すなわち、本実施例に係
る増幅回路によれば、パワーアンプ(15B)の出力で
ある増幅信号(ZS)が勾配検出部(11)によって微
分されて出力され、オフセット電圧生成部によって増幅
信号(ZS)に一定電圧が上乗せされ、加算回路によっ
て増幅信号(ZS)の微分と一定電圧が上乗せされた増
幅信号(ZS)との和であるオフセット電圧(Va)が
生成され、第1のコンパレータ(13A)によってチョ
ッパ電源(14)の出力である電源電圧(+Vc)とオ
フセット電圧(Va)とが比較処理され、その比較処理
結果に基づいて、第2のコンパレータ(13B)及びチ
ョッパ電源(14)が、電源電圧(+Vc)がオフセッ
ト電圧(Va)に追従するように動作するものである。
信号(ZS)に一定電圧が上乗せされた電圧と増幅信号
(ZS)の微分の和であるオフセット電圧(Va)に、
パワーアンプ(15B)の最終段のトランジスタ(TR
11)のコレクタに印加される電源電圧(+Vc)が追
従するように動作している。例えば、図5に示すように
立ち上がりが急峻な増幅信号(ZS)について考える
と、その増幅信号(ZS)に一定値を上乗せし、同時に
図6に示すような増幅信号(ZS)の微分をとり、一定
値が上乗せされた増幅信号(ZS)と増幅信号(ZS)
の微分との和をとって、図7に示すようなオフセット電
圧(Va)を生成しており、チョッパ電源(14)によ
って生成される電源電圧(+Vc)は常にこのオフセッ
ト電圧(Va)に追従するように生成・供給される。
圧(+Vc)を供給する際に追従が困難であった増幅信
号(ZS)の変化が急峻な場合にはその微分が増大し、
増大した増幅信号(ZS)の微分が上乗せされたオフセ
ット電圧(Va)に追従するように電源電圧(+Vc)
が供給されるので、電源電圧(+Vc)の供給が増幅信
号(ZS)の変化に余裕をもって追従でき、従来生じて
いたアンプの出力のクリップを抑止しつつ高効率化を図
ることが可能となる。
ないので、PWM信号をオーディオ信号に復調する際
に、PWM信号のキャリア成分が完全に除去されないこ
とで生じていた周辺の機器などへの電波障害などの悪影
響を抑止しつつ高効率化を図ることも可能となる。な
お、本実施例に係る増幅回路と同様の目的で提案された
回路として、増幅信号に追従して電源電圧に一定のオフ
セット電圧がかかるようにチョッパ電源を駆動し、かつ
増幅信号が急峻に変化して電力供給が追従できないよう
なときには、チョッパ電源とは別の補助電源路を用いて
当該回路を駆動して増幅信号の急峻な変化に電力供給を
追従させるような回路も提案されている(特開平4−3
72212)。
号が頻繁に出力されるような場合は、頻繁に補助電源路
を動作させなければならないので、これが高効率でない
ために、効率の低下が大きくなる。しかし、本実施例に
係る増幅回路によれば、電源としては高効率なチョッパ
電源(14)のみを用いて、しかも増幅信号が急峻に変
化するような場合でも、電力供給が追従でき、高域,大
振幅の増幅信号が頻繁に出力されるような場合でもその
効率を低下させることがなく、その点でも有効である。
増幅回路のその他の副次的な作用効果について以下で説
明する。本実施例によれば、図3に示すように、チョッ
パ電源(14)の出力が、第1のコンパレータ(13
A)の一入力であるトランジスタ(TR133)のベー
スに接続され、チョッパ電源(14)→第1のコンパレ
ータ(13A)→第2のコンパレータ(13B)→チョ
ッパ電源(14)なるフィードバックがかかっている。
第2のコンパレータ(13B)との間に、遅延手段(D
E)の一例であって、一方が接地されているコンデンサ
(C93)が接続されている。
接続されない場合は、400kHz程度であったチョッ
パ電源(14)の発振周波数が、コンデンサ(C93)
が接続されると200kHz程度に低下するというよう
に、チョッパ電源(14)の発振周波数が低下して、そ
の発振安定性が向上するので、電源電圧の供給動作が安
定し、ひいては増幅回路の動作が安定化する。
してコンデンサ(C93)を用いているが本発明はこれ
に限らず、例えばコイルなどをこのフィードバック系に
含めても同様の効果を奏する。また、オーディオアンプ
程度の増幅回路は発熱による特性変化の影響が大きく、
温度特性の向上が望まれるが、本実施例の回路は温度に
よる特性変化は非常に少ない。その詳細について以下で
説明する。すなわち、定電圧生成回路(10)が有する
トランジスタ(TR101)と、ツェナーダイオード
(ZD10)の組み合わせにより、ここで生成される定
電圧は温度補償が良好であって、その特性が安定であ
る。また、定電圧生成回路(10)が有するトランジス
タ(TR102)の温度によるベース−エミッタ間の電
圧変化は、トランジスタ(TR102)のエミッタに、
抵抗(R131)を介してベースが接続されているトラ
ンジスタ(TR131)のベース−エミッタ間の電圧変
化によって相殺されている。
タ(TR110)の温度によるベース−エミッタ間の電
圧変化は、定電圧生成回路(10)のダイオード(D1
02)のアノード−カソード間の電圧変化によって相殺
されているので、温度変化に対する特性の変化が少な
く、十分に温度補償がなされた電源回路及び増幅回路の
提供が可能となる。
トランジスタ(TR121)には、温度特性が良好な上
述の定電圧生成回路(10)によって、定電圧が印加さ
れているので、オフセット電圧生成部(12)において
も、温度補償特性が良好になる。ところで、本実施例で
は上述したように、+側の電源回路(17)と−側の電
源回路(16)からなる本発明の実施例に係る電源回路
を増幅回路の一部として説明しているが、本発明の電源
回路はこれに限らず、例えばモータの駆動用電源である
とか、テレビの垂直偏向回路の駆動用電源など、ある一
定の信号を出力するような対象を駆動する電源回路に適
用しても、同様の効果を奏する。
て図面を参照しながら説明する。本発明の実施例に係る
混成集積回路装置は、本発明の第1の実施例で説明した
電源回路と増幅回路が搭載されている混成集積回路装置
である。その構成は、図8に示すように、支持基板(2
0)上に、第1の実施例で説明した+側の電源回路(1
7)、−側の電源回路(16)、プリアンプ(15A)
及びパワーアンプ(15B)が搭載されてなり、かつ+
側の電源回路(17)、−側の電源回路(16)の配置
領域とプリアンプ(15A)及びパワーアンプ(15
B)の配置領域とが分離されている。
幅回路を搭載しているので、高効率化がなされた増幅回
路を有するハイブリッドICの提供が可能になる。ま
た、本実施例によれば、+側の電源回路(17)、−側
の電源回路(16)の配置領域とプリアンプ(15A)
及びパワーアンプ(15B)の配置領域とが分離されて
いるので、+側の電源回路(17)、−側の電源回路
(16)のチョークコイル(L151,L251)など
から発生しがちなノイズの悪影響を、プリアンプ(15
A)及びパワーアンプ(15B)に及ぼすことを極力抑
止することが可能になる。
増幅回路を搭載した混成集積回路装置について説明して
いるが、本発明の混成集積回路装置はこれに限らず、+
側の電源回路(17)及び−側の電源回路(16)から
なる本発明の実施例に係る電源回路のみを搭載した混成
集積回路装置でも、同様にして高効率化がなされた電源
回路を有するハイブリッドICの提供が可能になる。
用電源であるとか、テレビの垂直偏向回路の駆動用電源
など、ある一定の信号を出力するような対象を駆動する
電源回路などとして用いることができるので、汎用性が
高いという利点もある。
回路の設計方法によれば、前記出力信号波形の立ち上が
り時の勾配を検出し、前記立ち上がり時の勾配の大きさ
に応じた電圧を、前記立ち上がり時に対応する電源電圧
に与え、前記電源電圧波形の前記立ち上がり時に対応す
る部分にショルダーを形成し、前記立ち上がり時の電源
電圧が前記出力信号に交差することなく追従するように
設計する事で、従来の回路において電源供給の追従が困
難であった増幅信号の変化が急峻な場合でも、増幅信号
の急峻な変化に余裕をもって追従することができ、従来
生じていたアンプの出力のクリップを抑止しつつ高効率
化を図ることが可能となる。
力信号がコンデンサを介してベースに接続され、出力が
前記オフセット電圧生成部に接続されるNPN型トラン
ジスタと、前記コンデンサと前記ベースとの間に一端が
接続され、且つ前記コンデンサと一緒に微分回路を構成
する抵抗と、前記抵抗の他端にアノード、接地にカソー
ドが接続されるダイオードとを有する事で、 勾配検出
部のトランジスタ(TR110)の温度によるベース−
エミッタ間の電圧変化は、定電圧生成回路のダイオード
(D102)のアノード−カソード間の電圧変化で相殺
されるので、温度変化に対する特性変化を抑制でき、抵
抗R110に生成される電圧は、実質一定で保たれるた
め、温度特性を抑制した微分回路11Aを実現できる。
る。
する構成図である。
明する第1の図である。
明する第2の図である。
明する第3の図である。
する構成図である。
である。
図である。
図である。
グラフである。
ラフである。
Claims (2)
- 【請求項1】 出力信号を出力する駆動対象に電源電圧
を供給するための電源回路の設計手法であって、 前記出力信号波形の立ち上がり時の勾配を検出し、 前記立ち上がり時の勾配の大きさに応じた電圧を、前記
立ち上がり時に対応する電源電圧に与え、前記電源電圧
波形の前記立ち上がり時に対応する部分にショルダーを
形成し、 前記立ち上がり時の電源電圧が前記出力信号に交差する
ことなく追従するように設計する事を特徴とする電源回
路の設計方法。 - 【請求項2】 出力信号を出力する駆動対象に電源電圧
を供給する電源回路であって、 前記出力信号を微分してオフセット電圧生成部に出力す
る回路を有する勾配検出部と、 前記出力信号の微分結果である前記勾配検出部の出力、
前記出力信号および一定電圧とを加算処理してオフセッ
ト電圧を生成し、電圧供給部に出力するオフセット電圧
生成部と、 前記オフセット電圧に追従する電源電圧を前記駆動対象
に供給する電圧供給部を具備し、 前記勾配検出部は、前記駆動対象の出力信号がコンデン
サを介してベースに接続され、出力が前記オフセット電
圧生成部に接続されるNPN型トランジスタと、 前記コンデンサと前記ベースとの間に一端が接続され、
且つ前記コンデンサと一緒に微分回路を構成する抵抗
と、 前記抵抗の他端にアノード、接地にカソードが接続され
るダイオードとを有する事を特徴とした電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35322698A JP3197873B2 (ja) | 1993-06-30 | 1998-12-11 | 電源回路の設計方法および電源回路 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16193393 | 1993-06-30 | ||
JP5-161933 | 1993-06-30 | ||
JP35322698A JP3197873B2 (ja) | 1993-06-30 | 1998-12-11 | 電源回路の設計方法および電源回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP875094A Division JP3197730B2 (ja) | 1993-06-30 | 1994-01-28 | 電源回路及び増幅回路及び混成集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11243319A JPH11243319A (ja) | 1999-09-07 |
JP3197873B2 true JP3197873B2 (ja) | 2001-08-13 |
Family
ID=26487879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35322698A Expired - Lifetime JP3197873B2 (ja) | 1993-06-30 | 1998-12-11 | 電源回路の設計方法および電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3197873B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008244623A (ja) * | 2007-03-26 | 2008-10-09 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
PL2736520T3 (pl) | 2011-07-26 | 2020-11-30 | Wm. Wrigley Jr. Company | Kompozycje zawierające sole cynku i izotiocyjaniany do redukcji ustnych lotnych związków siarki (VSCS) |
-
1998
- 1998-12-11 JP JP35322698A patent/JP3197873B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH11243319A (ja) | 1999-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4017513B2 (ja) | パワーアンプクリッピング回路 | |
KR0166112B1 (ko) | 전원 회로 및 증폭 회로 및 혼성 집적 회로 장치 | |
US5307025A (en) | Audio power amplifier with noise prevention at turn-on and turn-off | |
JP2004072276A (ja) | D級増幅器 | |
JP3197873B2 (ja) | 電源回路の設計方法および電源回路 | |
JP3197730B2 (ja) | 電源回路及び増幅回路及び混成集積回路装置 | |
JP3189605B2 (ja) | スピーカー駆動回路 | |
US5508658A (en) | Power amplifier circuit for audio signal and audio device using the same | |
JP3197731B2 (ja) | 電源回路及び増幅回路 | |
JPH11346120A (ja) | 高効率電力増幅装置 | |
US5977829A (en) | Low distortion current feedback amplifier with dynamic biasing | |
JPH023398B2 (ja) | ||
JP3124179B2 (ja) | パルス幅変調回路 | |
JP2911356B2 (ja) | 電源回路及び増幅回路 | |
KR100634662B1 (ko) | 파워 드라이브 회로 | |
US5592344A (en) | AC bias control circuit for magnetic recording head | |
JP3223060B2 (ja) | 増幅回路 | |
JP3223066B2 (ja) | 増幅回路 | |
JP3143262B2 (ja) | 増幅回路 | |
JP3258809B2 (ja) | 増幅回路 | |
US20240243704A1 (en) | Self-Oscillating Class D Audio Amplifier With Voltage Limiting Circuit | |
JP2762333B2 (ja) | 増幅回路及び信号増幅ic | |
JP3462579B2 (ja) | 増幅回路 | |
JPH07221558A (ja) | 電源回路及び増幅回路 | |
JP3402934B2 (ja) | 増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080608 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090608 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090608 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130608 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term |