JP2010124062A - 電源付き負荷駆動回路 - Google Patents
電源付き負荷駆動回路 Download PDFInfo
- Publication number
- JP2010124062A JP2010124062A JP2008293538A JP2008293538A JP2010124062A JP 2010124062 A JP2010124062 A JP 2010124062A JP 2008293538 A JP2008293538 A JP 2008293538A JP 2008293538 A JP2008293538 A JP 2008293538A JP 2010124062 A JP2010124062 A JP 2010124062A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- signal
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【課題】負荷を駆動する回路における、少なくとも出力段の回路を含む回路部への電源の供給効率を向上するのに好適な電源付き負荷駆動回路を提供する。
【解決手段】電源付き負荷駆動回路１００を、負荷駆動回路１と、ＤＣ電源回路２と、制御回路３とを含む構成とし、制御回路３は、負荷駆動回路１の出力段回路である増幅回路２３，２５からのスピーカ駆動信号Ｒout及びＬoutに基づき、Ｒout及びＬoutと比例関係にある電圧制御信号ＶＣＮＴを生成し、このＶＣＮＴによって、ＤＣ電源回路２で生成する電源の電圧を制御するようにした。更に、ＶＣＮＴに基づきＤＣ電源回路２で生成した電源を、負荷駆動回路１における増幅回路２３，２５にのみ供給する構成とした。
【選択図】 図１
【解決手段】電源付き負荷駆動回路１００を、負荷駆動回路１と、ＤＣ電源回路２と、制御回路３とを含む構成とし、制御回路３は、負荷駆動回路１の出力段回路である増幅回路２３，２５からのスピーカ駆動信号Ｒout及びＬoutに基づき、Ｒout及びＬoutと比例関係にある電圧制御信号ＶＣＮＴを生成し、このＶＣＮＴによって、ＤＣ電源回路２で生成する電源の電圧を制御するようにした。更に、ＶＣＮＴに基づきＤＣ電源回路２で生成した電源を、負荷駆動回路１における増幅回路２３，２５にのみ供給する構成とした。
【選択図】 図１
Description
本発明は、信号増幅器などの負荷を駆動する負荷駆動回路に係り、特に、負荷駆動回路を駆動する電源の供給効率を向上するのに好適な電源付き負荷駆動回路に関する。
従来、ヘッドホン・スピーカといった低インピーダンスの負荷を効率よく駆動するための技術として、例えば、特許文献１に記載の増幅器がある。
かかる増幅器は、図１２に示すように、ＤＣ電源と、増幅回路とを備え、ＤＣ電源から増幅回路に供給するＤＣ電圧Ｅを、増幅回路に入力される増幅すべき音声信号ｅの瞬間瞬間の大きさに基づいて、増幅回路の動作に必要な最小の値になるように制御するものである。
特開平９−２１４２５６号公報
かかる増幅器は、図１２に示すように、ＤＣ電源と、増幅回路とを備え、ＤＣ電源から増幅回路に供給するＤＣ電圧Ｅを、増幅回路に入力される増幅すべき音声信号ｅの瞬間瞬間の大きさに基づいて、増幅回路の動作に必要な最小の値になるように制御するものである。
しかしながら、上記従来技術において、負荷を駆動する増幅器に供給する電源は、ＤＣ電源回路において、増幅器への入力信号に基づき、増幅器の動作に必要な最小の値となるように調整した後で、ＤＣ電圧として増幅器に供給している。ところが、増幅器において最も消費電力が大きいのは負荷を駆動するための信号を出力する最終段の出力部分の回路となる。従って、上記従来技術のように、入力信号に基づき（追随するように）供給電源の調整を行った場合に、調整後の値が増幅器の動作に必要な最小の値とは必ずしもならず駆動電源が不足するなどの不具合が生じる恐れがあった。
そこで、本発明は、このような従来の技術の有する未解決の課題に着目してなされたものであって、負荷を駆動する回路における、少なくとも出力段の回路を含む回路部への電源の供給効率を向上するのに好適な電源付き負荷駆動回路を提供することを目的としている。
そこで、本発明は、このような従来の技術の有する未解決の課題に着目してなされたものであって、負荷を駆動する回路における、少なくとも出力段の回路を含む回路部への電源の供給効率を向上するのに好適な電源付き負荷駆動回路を提供することを目的としている。
〔形態１〕 上記目的を達成するために、形態１の電源付き負荷駆動回路は、複数の回路段から構成される負荷駆動回路と、入力電源と、前記負荷駆動回路を流れる信号とに基づき所定極性の電源を生成する電源生成手段とを備え、前記電源生成手段で生成した電源を、前記複数の回路段のうち負荷を駆動する信号を出力する出力段回路を含む一部の回路段に供給する。
このような構成であれば、電源生成手段において、入力電源と、負荷駆動回路を流れる信号とに基づき、負荷駆動回路に供給する電源が生成されると、該生成された電源が、負荷駆動回路を構成する複数の回路段のうち出力段回路を含む一部の回路段に供給される。
つまり、負荷駆動回路を流れる信号に基づき電源を生成するようにしたので、負荷の駆動電圧のレベルに応じた電圧レベルの電源を生成することができる。更に、生成した電源を、前記一部の回路段に対してのみ供給するようにしたので、簡易な構成で、電源の供給効率ひいては負荷駆動回路における電力の消費効率を向上することができるという効果が得られる。
つまり、負荷駆動回路を流れる信号に基づき電源を生成するようにしたので、負荷の駆動電圧のレベルに応じた電圧レベルの電源を生成することができる。更に、生成した電源を、前記一部の回路段に対してのみ供給するようにしたので、簡易な構成で、電源の供給効率ひいては負荷駆動回路における電力の消費効率を向上することができるという効果が得られる。
更に、負荷駆動回路の全回路段に電源を供給する場合と比較して、電源供給能力を小さくすることができる。これによって、電源回路を小型化することができるので、小型化による省スペース化、コスト低減などの効果も得られる。
なお、負荷駆動回路における電力の消費効率を高めるには、電源付き負荷駆動回路の構成を、負荷駆動回路の動作に必要な最小の値が、負荷駆動回路の出力部分を流れる信号から決定される構成とすることが望ましい。
なお、負荷駆動回路における電力の消費効率を高めるには、電源付き負荷駆動回路の構成を、負荷駆動回路の動作に必要な最小の値が、負荷駆動回路の出力部分を流れる信号から決定される構成とすることが望ましい。
しかし、このような制約を持った電源付き負荷駆動回路を実現することは、例えば、負荷駆動回路が入出力信号の極性の切り替え機能、入出力ゲインの切り替え機能、フィルタ機能等を有する、高機能な回路である場合には極めて困難なことである。
また、設計の容易化のために、効率を若干犠牲にして、負荷駆動回路内の複数個所が、負荷駆動回路の動作に必要な最小の値を決定することを許容した場合には、電源生成手段は、例えば、負荷駆動回路への入力信号に基づいて、負荷駆動回路内の複数箇所の、必要動作電圧を推定し、負荷駆動回路の動作に必要な最小の値を決定することになる。この場合は、推定のための回路構成が複雑となる。
また、設計の容易化のために、効率を若干犠牲にして、負荷駆動回路内の複数個所が、負荷駆動回路の動作に必要な最小の値を決定することを許容した場合には、電源生成手段は、例えば、負荷駆動回路への入力信号に基づいて、負荷駆動回路内の複数箇所の、必要動作電圧を推定し、負荷駆動回路の動作に必要な最小の値を決定することになる。この場合は、推定のための回路構成が複雑となる。
しかし、本形態の構成であれば、電源の供給対象は、出力段回路を含む一部の回路段となるので、前段に、上記した機能を提供する複雑な構成の回路段が含まれていても、これらの回路段に電源を供給しない構成とすることができるので、上記のような制約を受けることなく、容易に電源の供給効率ひいては負荷駆動回路の電力の消費効率を向上することができる。
ここで、上記負荷駆動回路を流れる信号とは、入力段の回路に入力された入力信号、出力段回路から出力される出力信号などの他、各回路段を流れる信号の平均値、最大値などが該当する。
また、上記出力段回路を含む一部の回路段とは、出力段回路のみでもよいし、出力段回路とその前段のいくつかの回路段を含んでいてもよい。
ここで、上記負荷駆動回路を流れる信号とは、入力段の回路に入力された入力信号、出力段回路から出力される出力信号などの他、各回路段を流れる信号の平均値、最大値などが該当する。
また、上記出力段回路を含む一部の回路段とは、出力段回路のみでもよいし、出力段回路とその前段のいくつかの回路段を含んでいてもよい。
〔形態２〕 更に、形態２の電源付き負荷駆動回路は、形態１の電源付き負荷駆動回路において、前記電源生成手段は、前記出力段回路から出力される出力信号に基づき、自己の生成する電源の電圧を制御する。
このような構成であれば、電源の供給対象である出力段回路から出力される出力信号に基づき、該出力段回路を含む一部の回路段に対して供給する電源を生成することができるので、電源の供給効率ひいては負荷駆動回路の電力の消費効率を、より向上することができるという効果が得られる。
このような構成であれば、電源の供給対象である出力段回路から出力される出力信号に基づき、該出力段回路を含む一部の回路段に対して供給する電源を生成することができるので、電源の供給効率ひいては負荷駆動回路の電力の消費効率を、より向上することができるという効果が得られる。
〔形態３〕 更に、形態３の電源付き負荷駆動回路は、形態１の電源付き負荷駆動回路において、前記出力段回路は、複数の信号を出力するようになっており、前記電源生成手段は、前記出力段回路から出力される複数の出力信号に基づき、自己の生成する電源の電圧を制御する。
このような構成であれば、負荷駆動回路が駆動する複数の負荷にそれぞれ対応する複数の出力信号の値の総和に基づき、出力段回路を含む一部の回路段に対して供給する電源を生成することができるので、複数の負荷を駆動する出力段回路を含む一部の回路段に対して、電源の供給効率ひいては負荷駆動回路の電力の消費効率を、より向上することができるという効果が得られる。
このような構成であれば、負荷駆動回路が駆動する複数の負荷にそれぞれ対応する複数の出力信号の値の総和に基づき、出力段回路を含む一部の回路段に対して供給する電源を生成することができるので、複数の負荷を駆動する出力段回路を含む一部の回路段に対して、電源の供給効率ひいては負荷駆動回路の電力の消費効率を、より向上することができるという効果が得られる。
〔形態４〕 更に、形態４の電源付き負荷駆動回路は、形態１乃至３のいずれか１の電源付き負荷駆動回路において、前記電源生成手段は、正電源及び負電源の少なくとも一方の電源を生成し、前記電源生成手段で生成した正電源及び負電源の少なくとも一方の電源を前記出力段回路を含む一部の回路段に供給する。
このような構成であれば、例えば、電源生成手段において、グランド電圧を基準にして、入力電源と同極の正電圧の電源と、入力電源と異極の負電圧の電源との少なくとも一方を生成し、これら正電圧及び負電圧の少なくとも一方の電源を出力段回路を含む一部の回路段に供給することが可能である。
これによって、例えば、電源生成手段が、正電圧の電源（以下、正電源と称す）及び負電圧の電源（以下、負電源と称す）の２種類の電源を生成し、電源供給部が、これら２種類の電源を前記一部の回路段に供給する構成の場合に、正電源及び負電源の双方を用いて負荷を駆動する負荷駆動回路を効率よく駆動させることができる。
このような構成であれば、例えば、電源生成手段において、グランド電圧を基準にして、入力電源と同極の正電圧の電源と、入力電源と異極の負電圧の電源との少なくとも一方を生成し、これら正電圧及び負電圧の少なくとも一方の電源を出力段回路を含む一部の回路段に供給することが可能である。
これによって、例えば、電源生成手段が、正電圧の電源（以下、正電源と称す）及び負電圧の電源（以下、負電源と称す）の２種類の電源を生成し、電源供給部が、これら２種類の電源を前記一部の回路段に供給する構成の場合に、正電源及び負電源の双方を用いて負荷を駆動する負荷駆動回路を効率よく駆動させることができる。
〔形態５〕 更に、形態５の電源付き負荷駆動回路は、形態１乃至４のいずれか１の電源付き負荷駆動回路において、前記電源生成手段は、前記入力電源の電圧を降圧する降圧回路、前記入力電源の電圧を昇圧する昇圧回路及び前記入力電源の電圧を昇降圧する昇降圧回路のうち少なくとも１つを含む。
このような構成であれば、入力電源の電圧を降圧した電圧の電源と、入力電源の電圧を昇圧した電圧の電源と、入力電源の電圧を昇降圧した電圧の電源との少なくとも１つを生成して、負荷駆動回路を構成する複数の回路段のうち出力段回路を含む一部の回路段に供給することが可能である。
このような構成であれば、入力電源の電圧を降圧した電圧の電源と、入力電源の電圧を昇圧した電圧の電源と、入力電源の電圧を昇降圧した電圧の電源との少なくとも１つを生成して、負荷駆動回路を構成する複数の回路段のうち出力段回路を含む一部の回路段に供給することが可能である。
〔形態６〕 更に、形態５の電源付き負荷駆動回路は、形態１乃至４のいずれか１の電源付き負荷駆動回路において、前記電源生成手段は、負極の電源を生成するときに、前記出力段回路から出力される出力信号の電圧レベルと正極と負極とを分ける基準電圧レベルとのうち最も小さいレベルの信号の電圧レベルに基づき電源の電圧レベルを決定し、正極の電源を生成するときに、前記出力段回路から出力される出力信号の電圧レベルと前記基準電圧レベルとのうち最も大きいレベルの信号の電圧レベルに基づき電源の電圧レベルを決定する。
このような構成であれば、出力段回路から出力される出力信号の電圧レベル（又は、この電圧レベルに比例した電圧レベル）に追従した電圧レベルの電源を生成することができ、電源の供給効率ひいては負荷駆動回路の電力の消費効率を向上することができるという効果が得られる。
このような構成であれば、出力段回路から出力される出力信号の電圧レベル（又は、この電圧レベルに比例した電圧レベル）に追従した電圧レベルの電源を生成することができ、電源の供給効率ひいては負荷駆動回路の電力の消費効率を向上することができるという効果が得られる。
以下、本発明の実施の形態を図面に基づき説明する。図１〜図６は、本発明に係る電源付き負荷駆動回路の実施の形態を示す図である。
本実施の形態では、本発明の電源付き負荷駆動回路を２入力・２出力の増幅器に適用し、この増幅器によって入力信号である２つのオーディオ信号を信号処理してスピーカ駆動信号を生成し、負荷となる２つのスピーカを駆動するステレオシステムを構成する。
本実施の形態では、本発明の電源付き負荷駆動回路を２入力・２出力の増幅器に適用し、この増幅器によって入力信号である２つのオーディオ信号を信号処理してスピーカ駆動信号を生成し、負荷となる２つのスピーカを駆動するステレオシステムを構成する。
まず、本発明に係る電源付き負荷駆動回路１００の構成を図１に基づき説明する。図１は、本発明の電源付き負荷駆動回路１００の構成を示すブロック図である。
電源付き負荷駆動回路１００は、図１に示すように、負荷駆動回路１と、ＤＣ電源回路２と、制御回路３とを含んで構成される。
負荷駆動回路１は、２つの信号処理回路を含んで構成されており、信号入力端子（Ｒ）及び（Ｌ）と、信号出力端子（Ｒ）及び（Ｌ）とを備えている。そして、右用のスピーカ（Ｒ）５に対するオーディオ信号Ｒinが信号入力端子（Ｒ）に入力され、左用のスピーカ（Ｌ）４に対するオーディオ信号Ｌinが信号入力端子（Ｌ）に入力されると、これら２つの信号を信号処理して、スピーカ駆動信号Ｌout及びスピーカ駆動信号Ｒoutを生成する。更に、生成したスピーカ駆動信号Ｌoutを、信号出力端子（Ｌ）からスピーカ（Ｌ）４及び制御回路３にそれぞれ出力し、スピーカ駆動信号Ｒoutを、信号出力端子（Ｒ）からスピーカ（Ｒ）５及び制御回路３にそれぞれ出力する。
電源付き負荷駆動回路１００は、図１に示すように、負荷駆動回路１と、ＤＣ電源回路２と、制御回路３とを含んで構成される。
負荷駆動回路１は、２つの信号処理回路を含んで構成されており、信号入力端子（Ｒ）及び（Ｌ）と、信号出力端子（Ｒ）及び（Ｌ）とを備えている。そして、右用のスピーカ（Ｒ）５に対するオーディオ信号Ｒinが信号入力端子（Ｒ）に入力され、左用のスピーカ（Ｌ）４に対するオーディオ信号Ｌinが信号入力端子（Ｌ）に入力されると、これら２つの信号を信号処理して、スピーカ駆動信号Ｌout及びスピーカ駆動信号Ｒoutを生成する。更に、生成したスピーカ駆動信号Ｌoutを、信号出力端子（Ｌ）からスピーカ（Ｌ）４及び制御回路３にそれぞれ出力し、スピーカ駆動信号Ｒoutを、信号出力端子（Ｒ）からスピーカ（Ｒ）５及び制御回路３にそれぞれ出力する。
ＤＣ電源回路２は、複数のキャパシタと複数のスイッチング素子（例えば、ＭＯＳトランジスタ）とを用いたチャージ・ポンプ方式によって、正極のＤＣ電圧ＶDDの入力電源と、制御回路３からの電圧制御信号ＶＣＮＴとに基づきスイッチング素子のオン・オフを制御して、キャパシタへの蓄積電荷量を制御し、電圧制御信号ＶＣＮＴに応じた電圧レベルの負極のＤＣ電圧ＶDC-の出力電源を生成する。
以下、図２に基づき、本実施の形態のＤＣ電源回路２の詳細な構成を説明する。
ここで、図２は、ＤＣ電源回路２の詳細な構成を示す回路図である。
ＤＣ電源回路２は、図２に示すように、第１キャパシタＣ1と、第２キャパシタＣ2と、スイッチング素子ＳＷ１〜ＳＷ４とから構成されるチャージ・ポンプ回路を含んで構成される。
更に、ＤＣ電源回路２は、第１キャパシタＣ1の電圧と電圧制御信号ＶＣＮＴの大きさを比較する電圧比較器１５と、電圧比較器１５の出力信号とＳＷ制御信号生成部（不図示）からのＳＷ制御信号とに基づきスイッチング素子ＳＷ３及びＳＷ４のオン・オフを切り替えるＮＯＲ回路１６とを含んで構成される。
ここで、図２は、ＤＣ電源回路２の詳細な構成を示す回路図である。
ＤＣ電源回路２は、図２に示すように、第１キャパシタＣ1と、第２キャパシタＣ2と、スイッチング素子ＳＷ１〜ＳＷ４とから構成されるチャージ・ポンプ回路を含んで構成される。
更に、ＤＣ電源回路２は、第１キャパシタＣ1の電圧と電圧制御信号ＶＣＮＴの大きさを比較する電圧比較器１５と、電圧比較器１５の出力信号とＳＷ制御信号生成部（不図示）からのＳＷ制御信号とに基づきスイッチング素子ＳＷ３及びＳＷ４のオン・オフを切り替えるＮＯＲ回路１６とを含んで構成される。
具体的に、電圧比較器１５は、第１キャパシタＣ1から電圧比較器１５に入力される電圧と、制御回路３から電圧比較器１５に入力される電圧制御信号ＶＣＮＴとの大きさを比較し、第１キャパシタＣ1からの電圧が電圧制御信号ＶＣＮＴよりも小さい場合にはローレベルの信号を、大きい場合にはハイレベルの信号を出力する。
そして、ＳＷ制御信号がローレベルであり且つ電圧比較器１５の出力信号がローレベルであるときに、ＮＯＲ回路１６は、ハイレベルの信号をＳＷ３及びＳＷ４に出力する。これにより、ＳＷ３及びＳＷ４はオンとなり、第１キャパシタＣ1は、電圧Ｖddの電源により充電される。
そして、ＳＷ制御信号がローレベルであり且つ電圧比較器１５の出力信号がローレベルであるときに、ＮＯＲ回路１６は、ハイレベルの信号をＳＷ３及びＳＷ４に出力する。これにより、ＳＷ３及びＳＷ４はオンとなり、第１キャパシタＣ1は、電圧Ｖddの電源により充電される。
第１キャパシタＣ1が、電圧Ｖddの電源により充電され、第１キャパシタＣ1から電圧比較器１５に入力される電圧が電圧制御信号ＶＣＮＴよりも大きくなると、電圧比較器１５の出力信号はローレベルに変化する。これにより、ＳＷ３及びＳＷ４がオフとなり、第１キャパシタＣ1の充電は停止する。
また、ＳＷ制御信号がハイレベルになると、スイッチング素子ＳＷ１及びＳＷ２がオンとなり、第１キャパシタＣ1の蓄積電荷が、第２キャパシタＣ2に転送される。この転送によって、第２キャパシタＣ2が充電され、電圧制御信号ＶＣＮＴの示す電圧レベルの負極のＤＣ電圧ＶDC-の出力電源が生成される。そして、電源供給部を介して、該生成されたＶDC-の電源が、負荷駆動回路１の出力段回路である増幅回路２３、２５（後述）にそれぞれ供給される。
また、ＳＷ制御信号がハイレベルになると、スイッチング素子ＳＷ１及びＳＷ２がオンとなり、第１キャパシタＣ1の蓄積電荷が、第２キャパシタＣ2に転送される。この転送によって、第２キャパシタＣ2が充電され、電圧制御信号ＶＣＮＴの示す電圧レベルの負極のＤＣ電圧ＶDC-の出力電源が生成される。そして、電源供給部を介して、該生成されたＶDC-の電源が、負荷駆動回路１の出力段回路である増幅回路２３、２５（後述）にそれぞれ供給される。
なお、ＤＣ電源回路２は、チャージ・ポンプ方式の回路構成に限らず、インダクタ（例えば、チョーク・コイル）とスイッチング素子（例えば、ＭＯＳトランジスタ）とを含んで構成されるチョッパ・レギュレータ回路など、他のＤＣ−ＤＣコンバータ回路で構成してもよい。
制御回路３は、負荷駆動回路１から出力される、スピーカ（Ｌ）４及びスピーカ（Ｒ）５を駆動するスピーカ駆動信号Ｌout及びスピーカ駆動信号Ｒoutに基づき、ＤＣ電源回路２の生成する負極の電源のＤＣ電圧のレベルを制御する電圧制御信号ＶＣＮＴを生成し、これをＤＣ電源回路２に出力する。本実施の形態において、電圧制御信号ＶＣＮＴは、スピーカ駆動信号Ｌout及びスピーカ駆動信号Ｒoutに基づき生成される信号であり、電圧制御信号ＶＣＮＴと、スピーカ駆動信号Ｌout，Ｒoutとは比例関係にある。
なお、電圧制御信号ＶＣＮＴは、オーディオ信号Ｌin及びオーディオ信号Ｒinに基づき生成することも可能である。
制御回路３は、負荷駆動回路１から出力される、スピーカ（Ｌ）４及びスピーカ（Ｒ）５を駆動するスピーカ駆動信号Ｌout及びスピーカ駆動信号Ｒoutに基づき、ＤＣ電源回路２の生成する負極の電源のＤＣ電圧のレベルを制御する電圧制御信号ＶＣＮＴを生成し、これをＤＣ電源回路２に出力する。本実施の形態において、電圧制御信号ＶＣＮＴは、スピーカ駆動信号Ｌout及びスピーカ駆動信号Ｒoutに基づき生成される信号であり、電圧制御信号ＶＣＮＴと、スピーカ駆動信号Ｌout，Ｒoutとは比例関係にある。
なお、電圧制御信号ＶＣＮＴは、オーディオ信号Ｌin及びオーディオ信号Ｒinに基づき生成することも可能である。
次に、図３に基づき、負荷駆動回路１の詳細な構成を説明する。
ここで、図３は、負荷駆動回路１の詳細な構成を示すブロック図である。
負荷駆動回路１は、図３に示すように、オーディオ信号Ｒinを信号処理する信号処理回路（Ｒ)２０と、オーディオ信号Ｌinを信号処理する信号処理回路（Ｌ)２１とを含んで構成される。
信号処理回路（Ｒ）２０は、入力されるオーディオ信号Ｒinの振幅を調整するボリューム回路２２と、振幅の調整されたオーディオ信号Ｒinからスピーカ（Ｒ）４を駆動するスピーカ駆動信号Ｒoutを生成して出力する増幅回路２３とを含んで構成される。
ここで、図３は、負荷駆動回路１の詳細な構成を示すブロック図である。
負荷駆動回路１は、図３に示すように、オーディオ信号Ｒinを信号処理する信号処理回路（Ｒ)２０と、オーディオ信号Ｌinを信号処理する信号処理回路（Ｌ)２１とを含んで構成される。
信号処理回路（Ｒ）２０は、入力されるオーディオ信号Ｒinの振幅を調整するボリューム回路２２と、振幅の調整されたオーディオ信号Ｒinからスピーカ（Ｒ）４を駆動するスピーカ駆動信号Ｒoutを生成して出力する増幅回路２３とを含んで構成される。
信号処理回路（Ｌ）２１は、入力されるオーディオ信号Ｌinの振幅を調整するボリューム回路２４と、振幅の調整されたオーディオ信号Ｌinからスピーカ（Ｌ）５を駆動するスピーカ駆動信号Ｌoutを生成して出力する増幅回路２５とを含んで構成される。
更に、入力段回路となるボリューム回路２２，２４には、それぞれ正極のＤＣ電圧ＶDDの電源が供給され、出力段回路となる増幅回路２３，２５には、それぞれ、正極のＤＣ電圧ＶDDの電源と、ＤＣ電源回路２で生成される負極のＤＣ電圧ＶDC-の電源とが供給されている。
更に、入力段回路となるボリューム回路２２，２４には、それぞれ正極のＤＣ電圧ＶDDの電源が供給され、出力段回路となる増幅回路２３，２５には、それぞれ、正極のＤＣ電圧ＶDDの電源と、ＤＣ電源回路２で生成される負極のＤＣ電圧ＶDC-の電源とが供給されている。
次に、図４に基づき、増幅回路２３の詳細な構成を説明する。
ここで、図４は、増幅回路２３の詳細な構成を示す回路図である。
増幅回路２３は、図４に示すように、抵抗Ｒ1〜Ｒ3と、キャパシタＣ3と、ＯＰアンプ２６とを含んで構成される。
ＯＰアンプ２６の反転入力端子（−）に接続された抵抗Ｒ1と、反転入力端子（−）と信号出力端子との間に接続された抵抗Ｒ3は、ＯＰアンプ２６の増幅率を決定する抵抗である。
ここで、図４は、増幅回路２３の詳細な構成を示す回路図である。
増幅回路２３は、図４に示すように、抵抗Ｒ1〜Ｒ3と、キャパシタＣ3と、ＯＰアンプ２６とを含んで構成される。
ＯＰアンプ２６の反転入力端子（−）に接続された抵抗Ｒ1と、反転入力端子（−）と信号出力端子との間に接続された抵抗Ｒ3は、ＯＰアンプ２６の増幅率を決定する抵抗である。
更に、正電圧ＶDDの電源と反転入力端子（−）との間に接続された抵抗Ｒ2は、ボリューム回路２２から出力される信号の基準レベル（ＶDD／２）を、スピーカ駆動信号Ｒoutの基準レベルであるＧＮＤレベル（０［Ｖ］）に変換するための抵抗である。
なお、スピーカ駆動信号Ｒoutの基準電圧レベルは、ＧＮＤレベルとは限らず、他のレベルとしてもよい。
更に、抵抗Ｒ3と、該抵抗Ｒ3と並列に接続されたキャパシタＣ3とは、ローパスフィルタを構成している。
更に、ＯＰアンプ２６の非反転入力端子（＋）には、ＶDD／２の電圧が印加されている。
なお、スピーカ駆動信号Ｒoutの基準電圧レベルは、ＧＮＤレベルとは限らず、他のレベルとしてもよい。
更に、抵抗Ｒ3と、該抵抗Ｒ3と並列に接続されたキャパシタＣ3とは、ローパスフィルタを構成している。
更に、ＯＰアンプ２６の非反転入力端子（＋）には、ＶDD／２の電圧が印加されている。
上記構成によって、増幅回路２３は、ＤＣ電源回路２とは異なる電源回路から供給される正電圧ＶDDの電源と、ＤＣ電源回路２において生成された負電圧ＶDC-の電源とによって駆動する。そして、ボリューム回路２２から入力される信号を、抵抗Ｒ1及びＲ3とで決定される増幅率で増幅し、この増幅後の信号を、ＧＮＤレベルを基準としたスピーカ駆動信号Ｒoutとして、制御回路３と、スピーカ（Ｒ）５とにそれぞれ出力する。
なお、増幅回路２５は、増幅回路２３と同様の構成となり、ボリューム回路２４から入力される信号を、抵抗Ｒ1及びＲ3とで決定される増幅率で増幅し、この増幅後の信号を、ＧＮＤレベルを基準としたスピーカ駆動信号Ｌoutとして出力する。
なお、増幅回路２５は、増幅回路２３と同様の構成となり、ボリューム回路２４から入力される信号を、抵抗Ｒ1及びＲ3とで決定される増幅率で増幅し、この増幅後の信号を、ＧＮＤレベルを基準としたスピーカ駆動信号Ｌoutとして出力する。
次に、図５に基づき、制御回路３の詳細な構成を説明する。
ここで、図５は、制御回路３の詳細な構成を示すブロック図である。
制御回路３は、図５に示すように、比較＆選択器３０と、乗算器３１と、加算器３２とを含んで構成される。
比較＆選択器３０の出力端子は、乗算器３１の信号入力端子と電気的に接続されており、乗算器３１の信号出力端子は、加算器３２の信号入力端子と電気的に接続されている。更に、加算器３２の信号出力端子は、ＤＣ電源回路２の電圧制御信号ＶＣＮＴの入力端子と電気的に接続されている。
ここで、図５は、制御回路３の詳細な構成を示すブロック図である。
制御回路３は、図５に示すように、比較＆選択器３０と、乗算器３１と、加算器３２とを含んで構成される。
比較＆選択器３０の出力端子は、乗算器３１の信号入力端子と電気的に接続されており、乗算器３１の信号出力端子は、加算器３２の信号入力端子と電気的に接続されている。更に、加算器３２の信号出力端子は、ＤＣ電源回路２の電圧制御信号ＶＣＮＴの入力端子と電気的に接続されている。
比較＆選択器３０は、第１信号入力端子に入力されたスピーカ駆動信号Ｒoutの電圧レベルと、第２信号入力端子に入力されたスピーカ駆動信号Ｌoutの電圧レベルと、第３信号入力端子に入力されたＧＮＤレベルとを比較し、これらのうち最も低いレベルの信号を選択して、選択した信号を選択信号ＭＩＮＯＵＴとして乗算器３１の入力端子に出力する。
乗算器３１は、入力端子を介して入力された選択信号ＭＩＮＯＵＴに「−１」を乗算して、乗算結果の信号を加算器３２の入力端子に出力する。つまり、選択信号ＭＩＮＯＵＴを反転した信号を加算器３２の入力端子に出力する。
加算器３２は、入力端子に入力された乗算結果の信号の電圧レベルに、「０．５［Ｖ］」を加算して、この加算結果の電圧レベルの信号を電圧制御信号ＶＣＮＴとして、ＤＣ電源回路２に出力する。
乗算器３１は、入力端子を介して入力された選択信号ＭＩＮＯＵＴに「−１」を乗算して、乗算結果の信号を加算器３２の入力端子に出力する。つまり、選択信号ＭＩＮＯＵＴを反転した信号を加算器３２の入力端子に出力する。
加算器３２は、入力端子に入力された乗算結果の信号の電圧レベルに、「０．５［Ｖ］」を加算して、この加算結果の電圧レベルの信号を電圧制御信号ＶＣＮＴとして、ＤＣ電源回路２に出力する。
上記構成によって、制御回路３は、ＧＮＤレベル、又はスピーカ駆動信号Ｒout，Ｌoutの電圧レベルを反転した信号の電圧レベルに「０．５［Ｖ］」を加えた電圧レベルの電圧制御信号ＶＣＮＴを出力する。つまり、ＧＮＤレベル以下のスピーカ駆動信号Ｒout又はＬoutを反転した信号の電圧レベルに追従したレベルのＶＣＮＴを出力する。従って、スピーカ駆動信号Ｒout又はＬoutが双方ともＧＮＤレベルより大きいときは、ＧＮＤレベルに「０．５［Ｖ］」を加算した電圧制御信号ＶＣＮＴが出力される。
なお、制御回路３の構成は、図５に示した構成に限定されるものではなく、生成する電源の極性や、取り扱うスピーカ駆動信号の電圧範囲などに応じて構成を変えることが可能である。
なお、制御回路３の構成は、図５に示した構成に限定されるものではなく、生成する電源の極性や、取り扱うスピーカ駆動信号の電圧範囲などに応じて構成を変えることが可能である。
次に、図６に基づき、本実施の形態の電源付き負荷駆動回路１００の動作を説明する。
ここで、図６は、オーディオ駆動信号Ｒoutと、オーディオ駆動信号Ｌoutと、選択信号ＭＩＮＯＵＴと、電圧制御信号ＶＣＮＴとの関係を示す波形図である。
負荷駆動回路１に、オーディオ信号Ｒin及びＬin（以下、単にＲin及びＬinと称す）が入力されると、Ｒinはボリューム回路２２において振幅が調整され、Ｌinはボリューム回路２４において振幅が調整され、振幅調整後のＲinが増幅回路２３に、振幅調整後のＬinが増幅回路２５にそれぞれ入力される。
ここで、図６は、オーディオ駆動信号Ｒoutと、オーディオ駆動信号Ｌoutと、選択信号ＭＩＮＯＵＴと、電圧制御信号ＶＣＮＴとの関係を示す波形図である。
負荷駆動回路１に、オーディオ信号Ｒin及びＬin（以下、単にＲin及びＬinと称す）が入力されると、Ｒinはボリューム回路２２において振幅が調整され、Ｌinはボリューム回路２４において振幅が調整され、振幅調整後のＲinが増幅回路２３に、振幅調整後のＬinが増幅回路２５にそれぞれ入力される。
増幅回路２３は、ＤＣ電源回路２とは異なる電源回路から供給される正電圧ＶDDの電源と、ＤＣ電源回路２から供給される負電圧ＶDC-の電源とによって駆動し、振幅調整後のＲinが入力されると、抵抗Ｒ1及びＲ3で決定される増幅率でＲinを増幅する。そして、増幅された信号をＧＮＤレベルを基準にスピーカ駆動信号Ｒoutとして制御回路３及びスピーカ（Ｒ）５にそれぞれ出力する。
一方、増幅回路２５は、正電圧ＶDDの電源と、ＤＣ電源回路２から供給される負電圧ＶDC-の電源とによって駆動し、振幅調整後のＬinが入力されると、抵抗Ｒ1及びＲ3で決定される増幅率でＬinを増幅する。そして、増幅された信号をＧＮＤレベルを基準にスピーカ駆動信号Ｌoutとして制御回路３及びスピーカ（Ｒ）４にそれぞれ出力する。
一方、増幅回路２５は、正電圧ＶDDの電源と、ＤＣ電源回路２から供給される負電圧ＶDC-の電源とによって駆動し、振幅調整後のＬinが入力されると、抵抗Ｒ1及びＲ3で決定される増幅率でＬinを増幅する。そして、増幅された信号をＧＮＤレベルを基準にスピーカ駆動信号Ｌoutとして制御回路３及びスピーカ（Ｒ）４にそれぞれ出力する。
また、制御回路３は、信号入力端子を介して負荷駆動回路１からのＲout及びＬoutが入力されると、まず、比較＆選択器３０において、第１の信号入力端子に入力されたＲoutの電圧レベルと、第２の信号入力端子に入力されたＬoutの電圧レベルと、第３の信号入力端子に入力されたＧＮＤレベルとを比較する。そして、これらのうち、最も電圧レベルの低い信号を選択して、これを選択信号ＭＩＮＯＵＴとして乗算器３１に出力する。
乗算器３１は、選択信号ＭＩＮＯＵＴが入力されると、ＭＩＮＯＵＴに「−１」を乗算して極性を反転し、該反転した信号を加算器３２に出力する。
加算器３２は、反転信号が入力されると、この反転信号の電圧レベルに「０．５［Ｖ］」を加算して、この加算結果の信号を電圧制御信号ＶＣＮＴとして、ＤＣ電源回路２に出力する。
乗算器３１は、選択信号ＭＩＮＯＵＴが入力されると、ＭＩＮＯＵＴに「−１」を乗算して極性を反転し、該反転した信号を加算器３２に出力する。
加算器３２は、反転信号が入力されると、この反転信号の電圧レベルに「０．５［Ｖ］」を加算して、この加算結果の信号を電圧制御信号ＶＣＮＴとして、ＤＣ電源回路２に出力する。
ＤＣ電源回路２は、電圧制御信号ＶＣＮＴが入力されると、このＶＣＮＴの電圧レベルを監視電圧として電圧比較器１５に入力し、チャージ・ポンプ回路の第１キャパシタＣ1から電圧比較器１５に入力される電圧と監視電圧（ＶＣＮＴ）とを比較して、第１キャパシタＣ1からの電圧が監視電圧に到達したことを検出する。そして、第１キャパシタＣ1からの電圧が監視電圧に到達したことを検出すると、電荷の供給経路に設けたスイッチング素子（ＳＷ３，ＳＷ４）をオンからオフに切り替えて、第１キャパシタＣ1への電荷の蓄積を停止する。
更に、ＤＣ電源回路２は、スイッチング素子（ＳＷ１，ＳＷ２）をオフからオンに切り替えて、このときの第１キャパシタＣ1に蓄積された電荷を、電源供給部の第２キャパシタＣ2に転送することで、入力された電圧制御信号ＶＣＮＴの正負を逆転した電圧レベル（−ＶＣＮＴ）となるＤＣ負電圧ＶDC-の電源を生成する。このＤＣ負電圧の電源は、負荷駆動回路１の出力段回路である増幅回路２３，２５に供給される。
上記動作によって、負荷駆動回路１からは、図６の点線（細）及び点線（粗）の信号波形に示すように、ＧＮＤレベルを基準として、正電圧及び負電圧に変化するスピーカ駆動信号Ｌout及びＲoutが、制御回路３、スピーカ（Ｒ）及びスピーカ（Ｌ）にそれぞれ出力される。
上記動作によって、負荷駆動回路１からは、図６の点線（細）及び点線（粗）の信号波形に示すように、ＧＮＤレベルを基準として、正電圧及び負電圧に変化するスピーカ駆動信号Ｌout及びＲoutが、制御回路３、スピーカ（Ｒ）及びスピーカ（Ｌ）にそれぞれ出力される。
そして、比較＆選択器３０からは、図６の実線（太）に示すように、Ｌout及びＲoutの電圧レベルがＧＮＤレベル以下のときは、Ｌout及びＲoutのうち電圧レベルが低い方の信号が選択されて、選択信号ＭＩＮＯＵＴとして出力される。
更に、スピーカ駆動信号Ｌout及びＲoutのいずれか一方の電圧レベルがＧＮＤレベル以下のときは、ＧＮＤレベル以下の方の信号が選択されて、選択信号ＭＩＮＯＵＴとして出力される。
更に、スピーカ駆動信号Ｌout及びＲoutの電圧レベルがＧＮＤレベルよりも高いときは、ＧＮＤレベルが選択されて、選択信号ＭＩＮＯＵＴとして出力される。
更に、スピーカ駆動信号Ｌout及びＲoutのいずれか一方の電圧レベルがＧＮＤレベル以下のときは、ＧＮＤレベル以下の方の信号が選択されて、選択信号ＭＩＮＯＵＴとして出力される。
更に、スピーカ駆動信号Ｌout及びＲoutの電圧レベルがＧＮＤレベルよりも高いときは、ＧＮＤレベルが選択されて、選択信号ＭＩＮＯＵＴとして出力される。
また、制御回路３からは、図６の実線（細）に示すように、選択信号ＭＩＮＯＵＴを反転して「０．５［Ｖ］」を加算した信号が、電圧制御信号ＶＣＮＴとしてＤＣ電源回路２に出力される。
以上、本実施の形態の電源付き負荷駆動回路１００によれば、ＤＣ電源回路２が発生するＤＣ電圧を、負荷駆動回路１の出力段回路（増幅回路２３，２５）にのみ動作電圧として供給するようにした。
以上、本実施の形態の電源付き負荷駆動回路１００によれば、ＤＣ電源回路２が発生するＤＣ電圧を、負荷駆動回路１の出力段回路（増幅回路２３，２５）にのみ動作電圧として供給するようにした。
これによって、負荷駆動回路の動作に必要な最小の値が負荷駆動回路の出力部分で決定される構成とする制約を受けることなく負荷駆動回路を構成でき、複雑な構成を有する、高機能な負荷駆動回路も容易に実現することが可能となり、高機能かつ高効率な電源付き負荷駆動回路を提供することができる。
また、ＤＣ電源回路２が発生するＤＣ電圧を、負荷駆動回路１の出力段回路にのみ動作電圧として供給するようにした。
また、ＤＣ電源回路２が発生するＤＣ電圧を、負荷駆動回路１の出力段回路にのみ動作電圧として供給するようにした。
これによって、従来技術に示す例のように負荷駆動回路の全てに供給する場合よりも、ＤＣ電源回路２のＤＣ電圧供給能力自体も、小さなものとでき、ＤＣ電源回路２の小型化、さらには電源付き負荷駆動回路１００の回路規模を小さくできるという利点もまた生じる。
更に、電源付き負荷駆動回路１００の構成を、負荷駆動回路１の動作に必要な最小の電圧が負荷駆動回路１の出力段回路である増幅回路２３，２５の出力するスピーカ駆動信号に基づき決定される構成とした。
更に、電源付き負荷駆動回路１００の構成を、負荷駆動回路１の動作に必要な最小の電圧が負荷駆動回路１の出力段回路である増幅回路２３，２５の出力するスピーカ駆動信号に基づき決定される構成とした。
これによって、電源付き負荷駆動回路１００における電源の供給効率及び消費効率を向上することができる。
一方、ＤＣ電源回路２の電圧制御が負荷駆動回路１への入力信号に基づいて行われるときは、負荷駆動回路が複雑で高機能な回路であり、特に信号入力端子から信号出力端子までの信号経路が長い場合には、制御回路３もまた、負荷駆動回路１の出力信号にあたる信号を負荷駆動回路１の出力信号と同様なタイミングで生成する必要がでてくる場合がある。
一方、ＤＣ電源回路２の電圧制御が負荷駆動回路１への入力信号に基づいて行われるときは、負荷駆動回路が複雑で高機能な回路であり、特に信号入力端子から信号出力端子までの信号経路が長い場合には、制御回路３もまた、負荷駆動回路１の出力信号にあたる信号を負荷駆動回路１の出力信号と同様なタイミングで生成する必要がでてくる場合がある。
この結果、負荷駆動回路１の信号経路が長い場合には、これに合わせて制御回路３も複雑なものとなり、負荷駆動回路１が必要とするＤＣ電圧を正しく発生させるための調整が困難となるだけでなく、制御回路３の回路規模、消費電力が増加することから、電源付き負荷駆動回路１００としての回路規模が増大すると共に、電力効率が劣化する。
本実施の形態の電源付き負荷駆動回路１００のように、制御回路３への入力として、負荷駆動回路１からの出力信号を用いるようにしたので、負荷駆動回路１が複雑で且つ信号経路が長い場合に生じる上記の問題もまた解決することができる。
上記実施の形態において、ＤＣ電源回路２及び制御回路３は、形態１に記載の電源生成手段に対応する。
本実施の形態の電源付き負荷駆動回路１００のように、制御回路３への入力として、負荷駆動回路１からの出力信号を用いるようにしたので、負荷駆動回路１が複雑で且つ信号経路が長い場合に生じる上記の問題もまた解決することができる。
上記実施の形態において、ＤＣ電源回路２及び制御回路３は、形態１に記載の電源生成手段に対応する。
〔変形例１〕
次に、上記実施の形態の変形例１を図面に基づき説明する。図７〜図９は、本発明に係る電源付き負荷駆動回路の上記実施の形態の変形例１を示す図である。
上記実施の形態では、本発明に係る電源付き負荷駆動回路をステレオシステムに適用したが、本変形例１は、本発明に係る電源付き負荷駆動回路をモノラルシステムに適用したものである。
次に、上記実施の形態の変形例１を図面に基づき説明する。図７〜図９は、本発明に係る電源付き負荷駆動回路の上記実施の形態の変形例１を示す図である。
上記実施の形態では、本発明に係る電源付き負荷駆動回路をステレオシステムに適用したが、本変形例１は、本発明に係る電源付き負荷駆動回路をモノラルシステムに適用したものである。
以下、上記実施の形態と同様の構成部に関しては同じ符号を付して説明を適宜省略し、異なる部分を詳細に説明する。
まず、図７に基づき、本変形例１の電源付き負荷駆動回路１０１の詳細な構成を説明する。
ここで、図７は、電源付き負荷駆動回路１０１の詳細な構成を示す回路図である。
電源付き負荷駆動回路１０１は、図７に示すように、負荷駆動回路６と、ＤＣ電源回路７と、制御回路８とを含んで構成される。
まず、図７に基づき、本変形例１の電源付き負荷駆動回路１０１の詳細な構成を説明する。
ここで、図７は、電源付き負荷駆動回路１０１の詳細な構成を示す回路図である。
電源付き負荷駆動回路１０１は、図７に示すように、負荷駆動回路６と、ＤＣ電源回路７と、制御回路８とを含んで構成される。
負荷駆動回路６は、２ステージ構成のＡＢ級増幅器を含んで構成されており、信号入力端子（Ｒ）と、信号出力端子（Ｒ）とを備えている。そして、スピーカ９に対するオーディオ信号Ｍinが信号入力端子（Ｒ）に入力されると、この信号を増幅して、スピーカ駆動信号Ｍoutを生成する。更に、生成したスピーカ駆動信号Ｍoutを、信号出力端子（Ｒ）からスピーカ９及び制御回路８にそれぞれ出力する。
本実施の形態では、オーディオ信号Ｍin及びスピーカ駆動信号Ｍoutは、基準電圧レベルを「ＶDD／２」とした電圧レベルの信号となる。
ＤＣ電源回路７は、インダクタ（例えば、チョーク・コイル）とスイッチング素子（例えば、ＭＯＳトランジスタ）とを含んで構成される降圧型のチョッパ・レギュレータ回路を含み、正極のＤＣ電圧ＶDDの入力電源と、制御回路８からの電圧制御信号ＶＣＮＴとに基づきスイッチング素子のオン・オフを制御して、電圧制御信号ＶＣＮＴに応じた電圧レベルの正極のＤＣ電圧ＶDC+の出力電源を生成する。
ＤＣ電源回路７は、インダクタ（例えば、チョーク・コイル）とスイッチング素子（例えば、ＭＯＳトランジスタ）とを含んで構成される降圧型のチョッパ・レギュレータ回路を含み、正極のＤＣ電圧ＶDDの入力電源と、制御回路８からの電圧制御信号ＶＣＮＴとに基づきスイッチング素子のオン・オフを制御して、電圧制御信号ＶＣＮＴに応じた電圧レベルの正極のＤＣ電圧ＶDC+の出力電源を生成する。
そして、生成したＶDC+の電源を、２ステージ構成のＡＢ級増幅器から構成される負荷駆動回路６の２ndステージであるＡＢ級出力段回路４２（後述）に供給する。
なお、ＤＣ電源回路７は、上記実施の形態と同様に、チャージ・ポンプ回路から構成してもよい。
制御回路８は、負荷駆動回路６から出力される、スピーカ９を駆動するスピーカ駆動信号Ｍoutに基づき、ＤＣ電源回路７の生成する正極の電源のＤＣ電圧ＶDC+のレベルを制御する電圧制御信号ＶＣＮＴを生成し、これをＤＣ電源回路７に出力する。本実施の形態において、電圧制御信号ＶＣＮＴは、スピーカ駆動信号Ｍoutに基づき生成される信号であり、電圧制御信号ＶＣＮＴと、スピーカ駆動信号Ｍoutとは比例関係にある。
なお、電圧制御信号ＶＣＮＴは、オーディオ信号Ｍinに基づき生成することも可能である。
なお、ＤＣ電源回路７は、上記実施の形態と同様に、チャージ・ポンプ回路から構成してもよい。
制御回路８は、負荷駆動回路６から出力される、スピーカ９を駆動するスピーカ駆動信号Ｍoutに基づき、ＤＣ電源回路７の生成する正極の電源のＤＣ電圧ＶDC+のレベルを制御する電圧制御信号ＶＣＮＴを生成し、これをＤＣ電源回路７に出力する。本実施の形態において、電圧制御信号ＶＣＮＴは、スピーカ駆動信号Ｍoutに基づき生成される信号であり、電圧制御信号ＶＣＮＴと、スピーカ駆動信号Ｍoutとは比例関係にある。
なお、電圧制御信号ＶＣＮＴは、オーディオ信号Ｍinに基づき生成することも可能である。
次に、図８に基づき、負荷駆動回路６の詳細な構成を説明する。
ここで、図８は、負荷駆動回路６の詳細な構成を示す回路図である。
負荷駆動回路６は、図８に示すように、オーディオ信号Ｍinを信号処理する信号処理回路４０を含んで構成される。
信号処理回路４０は、入力されるオーディオ信号Ｍinの差動出力を生成する差動増幅段回路４１と、差動増幅段回路４１から出力される信号をＡＢ級増幅して出力するＡＢ級出力段回路４２とを含んで構成される。
ここで、図８は、負荷駆動回路６の詳細な構成を示す回路図である。
負荷駆動回路６は、図８に示すように、オーディオ信号Ｍinを信号処理する信号処理回路４０を含んで構成される。
信号処理回路４０は、入力されるオーディオ信号Ｍinの差動出力を生成する差動増幅段回路４１と、差動増幅段回路４１から出力される信号をＡＢ級増幅して出力するＡＢ級出力段回路４２とを含んで構成される。
更に、入力段回路となる差動増幅段回路４１には、ＤＣ電源回路７以外の電源回路からの正極のＤＣ電圧ＶDDの電源とＧＮＤ電位とが供給され、出力段回路となるＡＢ級出力段回路４２には、ＤＣ電源回路７で生成された正極のＤＣ電圧ＶDC+の電源とＧＮＤ電位とが供給されている。
従って、差動増幅段回路４１は、ＧＮＤとＶDD間の電圧レベルの電圧で動作し、ＡＢ級出力段回路４２は、ＧＮＤとＶDC+間の電圧レベルの電圧で動作する。
従って、差動増幅段回路４１は、ＧＮＤとＶDD間の電圧レベルの電圧で動作し、ＡＢ級出力段回路４２は、ＧＮＤとＶDC+間の電圧レベルの電圧で動作する。
次に、図９に基づき、制御回路８の詳細な構成を説明する。
ここで、図９は、制御回路８の詳細な構成を示すブロック図である。
制御回路８は、図９に示すように、加算器８０から構成される。
加算器８０の信号入力端子には、スピーカ駆動信号Ｍoutが入力され、加算器８０の信号出力端子は、ＤＣ電源回路７の電圧制御信号入力端子と電気的に接続されている。
加算器８０は、入力端子に入力されたスピーカ駆動信号Ｍoutの電圧レベルに、「１．０［Ｖ］」を加算してレベルシフトし、このレベルシフトした電圧レベルの信号をＶＣＮＴとしてＤＣ電源回路７に出力する。
なお、制御回路８の構成は、図９に示した構成に限定されるものではなく、生成する電源の極性や、取り扱うスピーカ駆動信号の電圧範囲などに応じて構成を変えることが可能である。
ここで、図９は、制御回路８の詳細な構成を示すブロック図である。
制御回路８は、図９に示すように、加算器８０から構成される。
加算器８０の信号入力端子には、スピーカ駆動信号Ｍoutが入力され、加算器８０の信号出力端子は、ＤＣ電源回路７の電圧制御信号入力端子と電気的に接続されている。
加算器８０は、入力端子に入力されたスピーカ駆動信号Ｍoutの電圧レベルに、「１．０［Ｖ］」を加算してレベルシフトし、このレベルシフトした電圧レベルの信号をＶＣＮＴとしてＤＣ電源回路７に出力する。
なお、制御回路８の構成は、図９に示した構成に限定されるものではなく、生成する電源の極性や、取り扱うスピーカ駆動信号の電圧範囲などに応じて構成を変えることが可能である。
次に、本変形例１の電源付き負荷駆動回路１０１の動作を説明する。
負荷駆動回路６に、オーディオ信号Ｍin（以下、単にＭinと称す）が入力されると、Ｍinは、差動増幅段回路４１において差動増幅され、差動増幅後のＭinがＡＢ級出力段回路４２に出力される。
ＡＢ級出力段回路４２は、ＤＣ電源回路７から供給される正電圧ＶDC+の電源とＧＮＤとによって動作し、差動増幅後のＭinが入力されると、ＭinをＡＢ級増幅する。そして、ＡＢ級増幅された信号を「ＶDD／２」の電圧レベルを基準にスピーカ駆動信号Ｍoutとして制御回路８及びスピーカ９にそれぞれ出力する。
一方、制御回路８は、信号入力端子を介して負荷駆動回路６からのＭoutが入力されると、この電圧レベルに「１．０［Ｖ］」を加算してレベルシフトする。そして、この信号を電圧制御信号ＶＣＮＴとしてＤＣ電源回路７に出力する。
負荷駆動回路６に、オーディオ信号Ｍin（以下、単にＭinと称す）が入力されると、Ｍinは、差動増幅段回路４１において差動増幅され、差動増幅後のＭinがＡＢ級出力段回路４２に出力される。
ＡＢ級出力段回路４２は、ＤＣ電源回路７から供給される正電圧ＶDC+の電源とＧＮＤとによって動作し、差動増幅後のＭinが入力されると、ＭinをＡＢ級増幅する。そして、ＡＢ級増幅された信号を「ＶDD／２」の電圧レベルを基準にスピーカ駆動信号Ｍoutとして制御回路８及びスピーカ９にそれぞれ出力する。
一方、制御回路８は、信号入力端子を介して負荷駆動回路６からのＭoutが入力されると、この電圧レベルに「１．０［Ｖ］」を加算してレベルシフトする。そして、この信号を電圧制御信号ＶＣＮＴとしてＤＣ電源回路７に出力する。
ＤＣ電源回路７は、電圧制御信号ＶＣＮＴが入力されると、出力電源の電圧レベルがＶＣＮＴの電圧レベルとなるようにスイッチング素子を制御して、入力された電圧制御信号ＶＣＮＴと同極且つ同レベルのＤＣ正電圧ＶDC+の電源を生成する。このＤＣ正電圧の電源は、負荷駆動回路６の出力段回路であるＡＢ級出力段回路４２に供給される。
以上、本変形例１の電源付き負荷駆動回路１０１は、出力段回路であるＡＢ級出力段回路４２に供給する正電源であるＤＣ電圧（ＶDC+）を、差動増幅段回路４１を動作させるために必要な電圧（ＶDD）とは無関係に決定できることから、複雑な構成を有する、高機能な負荷駆動回路に対しても電力効率が高効率な電源付き負荷駆動回路を、回路規模の増大を押さえながら提供することができる。
以上、本変形例１の電源付き負荷駆動回路１０１は、出力段回路であるＡＢ級出力段回路４２に供給する正電源であるＤＣ電圧（ＶDC+）を、差動増幅段回路４１を動作させるために必要な電圧（ＶDD）とは無関係に決定できることから、複雑な構成を有する、高機能な負荷駆動回路に対しても電力効率が高効率な電源付き負荷駆動回路を、回路規模の増大を押さえながら提供することができる。
〔変形例２〕
次に、上記実施の形態の変形例２を図面に基づき説明する。図１０〜図１１は、本発明に係る電源付き負荷駆動回路の上記実施の形態の変形例２を示す図である。
上記実施の形態の変形例１では、本発明に係る電源付き負荷駆動回路をモノラルシステムに適用し、ＤＣ電源回路７において、負荷駆動回路６からのスピーカ駆動信号Ｍoutに基づき正電圧ＶDC+の電源を生成し、これを、負荷駆動回路６のＡＢ級出力段回路４２に供給する構成とした。これに対して、本変形例２は、負荷駆動回路６のＡＢ級出力段回路４２に、ＤＣ電源回路において、負荷駆動回路６からのスピーカ駆動信号Ｍoutに基づき正電圧ＶDC+の電源と、負電圧ＶDC-の電源とを生成し、これらを、負荷駆動回路６のＡＢ級出力段回路４２に供給する構成としたものである。
次に、上記実施の形態の変形例２を図面に基づき説明する。図１０〜図１１は、本発明に係る電源付き負荷駆動回路の上記実施の形態の変形例２を示す図である。
上記実施の形態の変形例１では、本発明に係る電源付き負荷駆動回路をモノラルシステムに適用し、ＤＣ電源回路７において、負荷駆動回路６からのスピーカ駆動信号Ｍoutに基づき正電圧ＶDC+の電源を生成し、これを、負荷駆動回路６のＡＢ級出力段回路４２に供給する構成とした。これに対して、本変形例２は、負荷駆動回路６のＡＢ級出力段回路４２に、ＤＣ電源回路において、負荷駆動回路６からのスピーカ駆動信号Ｍoutに基づき正電圧ＶDC+の電源と、負電圧ＶDC-の電源とを生成し、これらを、負荷駆動回路６のＡＢ級出力段回路４２に供給する構成としたものである。
以下、上記変形例１と同様の構成部に関しては同じ符号を付して説明を適宜省略し、異なる部分を詳細に説明する。
まず、図１０に基づき、本変形例２の電源付き負荷駆動回路１０２の詳細な構成を説明する。
ここで、図１０は、電源付き負荷駆動回路１０２の詳細な構成を示す回路図である。
電源付き負荷駆動回路１０２は、図１０に示すように、負荷駆動回路６と、ＤＣ電源回路１０と、制御回路１１とを含んで構成される。
本変形例２では、負荷駆動回路６への入力となるオーディオ信号Ｍinは、基準電圧レベルを「ＶDD／２」とした信号となり、負荷駆動回路６からの出力となるスピーカ駆動信号Ｍoutは、基準電圧レベルをＧＮＤとした信号となる。
まず、図１０に基づき、本変形例２の電源付き負荷駆動回路１０２の詳細な構成を説明する。
ここで、図１０は、電源付き負荷駆動回路１０２の詳細な構成を示す回路図である。
電源付き負荷駆動回路１０２は、図１０に示すように、負荷駆動回路６と、ＤＣ電源回路１０と、制御回路１１とを含んで構成される。
本変形例２では、負荷駆動回路６への入力となるオーディオ信号Ｍinは、基準電圧レベルを「ＶDD／２」とした信号となり、負荷駆動回路６からの出力となるスピーカ駆動信号Ｍoutは、基準電圧レベルをＧＮＤとした信号となる。
ＤＣ電源回路１０は、複数のインダクタ（例えば、チョーク・コイル）と複数のスイッチング素子（例えば、ＭＯＳトランジスタ）とを含んで構成される昇圧型及び降圧型のチョッパ・レギュレータ回路を含んで構成される。
そして、正極のＤＣ電圧ＶDDの入力電源と、制御回路１１からの電圧制御信号ＶＣＮＴ１及びＶＣＮＴ２とに基づきスイッチング素子のオン・オフを制御して、ＶＣＮＴ１に応じた電圧レベルの正極のＤＣ電圧ＶDC+の出力電源と、ＶＣＮＴ２に応じた電圧レベルの負極のＤＣ電圧ＶDC-の出力電源とをそれぞれ生成する。
そして、生成したＶDC+及びＶDC-の電源を、２ステージ構成のＡＢ級増幅器から構成される負荷駆動回路６の２ndステージであるＡＢ級出力段回路４２に供給する。
なお、ＤＣ電源回路１０は、上記実施の形態と同様に、チャージ・ポンプ回路から構成してもよい。
そして、正極のＤＣ電圧ＶDDの入力電源と、制御回路１１からの電圧制御信号ＶＣＮＴ１及びＶＣＮＴ２とに基づきスイッチング素子のオン・オフを制御して、ＶＣＮＴ１に応じた電圧レベルの正極のＤＣ電圧ＶDC+の出力電源と、ＶＣＮＴ２に応じた電圧レベルの負極のＤＣ電圧ＶDC-の出力電源とをそれぞれ生成する。
そして、生成したＶDC+及びＶDC-の電源を、２ステージ構成のＡＢ級増幅器から構成される負荷駆動回路６の２ndステージであるＡＢ級出力段回路４２に供給する。
なお、ＤＣ電源回路１０は、上記実施の形態と同様に、チャージ・ポンプ回路から構成してもよい。
制御回路１１は、負荷駆動回路６から出力される、スピーカ９を駆動するスピーカ駆動信号Ｍoutに基づき、ＤＣ電源回路１０の生成する電源電圧ＶDC+のレベルを制御する電圧制御信号ＶＣＮＴ１と、及び電源電圧ＶDC-のレベルを制御する電圧制御信号ＶＣＮＴ２とを生成し、これらをＤＣ電源回路１０に出力する。本実施の形態において、電圧制御信号ＶＣＮＴ１及びＶＣＮＴ２は、スピーカ駆動信号Ｍoutに基づき生成される信号であり、電圧制御信号ＶＣＮＴ１及びＶＣＮＴ２と、スピーカ駆動信号Ｍoutとは比例関係にある。
なお、電圧制御信号ＶＣＮＴ１及びＶＣＮＴ２は、オーディオ信号Ｍinに基づき生成することも可能である。
従って、負荷駆動回路６の差動増幅段回路４１は、ＧＮＤとＶDD間の電圧レベルの電圧で動作し、ＡＢ級出力段回路４２は、ＶDC-とＶDC+間の電圧レベルの電圧で動作する。
なお、電圧制御信号ＶＣＮＴ１及びＶＣＮＴ２は、オーディオ信号Ｍinに基づき生成することも可能である。
従って、負荷駆動回路６の差動増幅段回路４１は、ＧＮＤとＶDD間の電圧レベルの電圧で動作し、ＡＢ級出力段回路４２は、ＶDC-とＶDC+間の電圧レベルの電圧で動作する。
次に、図１１に基づき、制御回路１１の詳細な構成を説明する。
ここで、図１１は、制御回路１１の詳細な構成を示すブロック図である。
制御回路１１は、図１１に示すように、第１の比較＆選択器９０と、第１の加算器９１と、第２の比較＆選択器９２と、乗算器９３と、第２の加算器９４とを含んで構成される。
第１の比較＆選択器９０の出力端子は、第１の加算器９１の信号入力端子と電気的に接続されている。更に、加算器９１の信号出力端子は、ＤＣ電源回路１０の電圧制御信号ＶＣＮＴ１の入力端子と電気的に接続されている。
ここで、図１１は、制御回路１１の詳細な構成を示すブロック図である。
制御回路１１は、図１１に示すように、第１の比較＆選択器９０と、第１の加算器９１と、第２の比較＆選択器９２と、乗算器９３と、第２の加算器９４とを含んで構成される。
第１の比較＆選択器９０の出力端子は、第１の加算器９１の信号入力端子と電気的に接続されている。更に、加算器９１の信号出力端子は、ＤＣ電源回路１０の電圧制御信号ＶＣＮＴ１の入力端子と電気的に接続されている。
第２の比較＆選択器９２の出力端子は、乗算器９３の信号入力端子と電気的に接続されており、乗算器９３の信号出力端子は、第２の加算器９４の信号入力端子と電気的に接続されている。更に、第２の加算器９４の信号出力端子は、ＤＣ電源回路１０の電圧制御信号ＶＣＮＴ２の入力端子と電気的に接続されている。
第１の比較＆選択器９０は、第１信号入力端子に入力されたＧＮＤレベルと、第２信号入力端子に入力されたスピーカ駆動信号Ｍoutの電圧レベルとを比較し、レベルの高い方を選択して、選択したレベルの信号を選択信号ＭＡＸＯＵＴとして第１の加算器９１の入力端子に出力する。
第１の比較＆選択器９０は、第１信号入力端子に入力されたＧＮＤレベルと、第２信号入力端子に入力されたスピーカ駆動信号Ｍoutの電圧レベルとを比較し、レベルの高い方を選択して、選択したレベルの信号を選択信号ＭＡＸＯＵＴとして第１の加算器９１の入力端子に出力する。
第１の加算器９１は、入力端子に入力された選択信号ＭＡＸＯＵＴの電圧レベルに、「０．５［Ｖ］」を加算してレベルシフトし、このレベルシフトした信号を電圧制御信号ＶＣＮＴ１として、ＤＣ電源回路１０に出力する。
第２の比較＆選択器９２は、第１信号入力端子に入力されたスピーカ駆動信号Ｍoutの電圧レベルと、第２信号入力端子に入力されたＧＮＤレベルとを比較し、レベルの低い方を選択して、選択したレベルの信号を選択信号ＭＩＮＯＵＴとして乗算器９３の入力端子に出力する。
第２の比較＆選択器９２は、第１信号入力端子に入力されたスピーカ駆動信号Ｍoutの電圧レベルと、第２信号入力端子に入力されたＧＮＤレベルとを比較し、レベルの低い方を選択して、選択したレベルの信号を選択信号ＭＩＮＯＵＴとして乗算器９３の入力端子に出力する。
乗算器９３は、入力端子を介して入力された選択信号ＭＩＮＯＵＴに「−１」を乗算して反転し、この信号を第２の加算器９４の入力端子に出力する。
第２の加算器９４は、入力端子に入力された信号の電圧レベルに、「０．５［Ｖ］」を加算してレベルシフトし、このレベルシフトした信号を電圧制御信号ＶＣＮＴ２として、ＤＣ電源回路１０に出力する。
第２の加算器９４は、入力端子に入力された信号の電圧レベルに、「０．５［Ｖ］」を加算してレベルシフトし、このレベルシフトした信号を電圧制御信号ＶＣＮＴ２として、ＤＣ電源回路１０に出力する。
上記構成によって、制御回路１１は、ＧＮＤレベルよりも大きいレベルのスピーカ駆動信号Ｍoutの電圧レベルに追従したレベルの電圧制御信号ＶＣＮＴ１を出力すると共に、ＧＮＤレベル以下のスピーカ駆動信号Ｍoutを反転した信号の電圧レベルに追従したレベルの電圧制御信号ＶＣＮＴ２を出力する。
なお、制御回路１１の構成は、図１１に示した構成に限定されるものではなく、生成する電源の極性や、取り扱うスピーカ駆動信号の電圧範囲などに応じて構成を変えることが可能である。
なお、制御回路１１の構成は、図１１に示した構成に限定されるものではなく、生成する電源の極性や、取り扱うスピーカ駆動信号の電圧範囲などに応じて構成を変えることが可能である。
次に、本変形例２の電源付き負荷駆動回路１０２の動作を説明する。
負荷駆動回路６に、オーディオ信号Ｍin（以下、単にＭinと称す）が入力されると、Ｍinは、差動増幅段回路４１において差動増幅され、差動増幅後のＭinがＡＢ級出力段回路４２に出力される。
ＡＢ級出力段回路４２は、ＤＣ電源回路１０から供給される正電圧ＶDC+の電源と負電圧ＶDC-の電源とによって動作し、差動増幅後のＭinが入力されると、ＭinをＡＢ級動作によって増幅する（以下、ＡＢ級増幅と称す）。そして、ＡＢ級増幅された信号をＧＮＤレベルを基準にスピーカ駆動信号Ｍoutとして制御回路１１及びスピーカ９にそれぞれ出力する。
負荷駆動回路６に、オーディオ信号Ｍin（以下、単にＭinと称す）が入力されると、Ｍinは、差動増幅段回路４１において差動増幅され、差動増幅後のＭinがＡＢ級出力段回路４２に出力される。
ＡＢ級出力段回路４２は、ＤＣ電源回路１０から供給される正電圧ＶDC+の電源と負電圧ＶDC-の電源とによって動作し、差動増幅後のＭinが入力されると、ＭinをＡＢ級動作によって増幅する（以下、ＡＢ級増幅と称す）。そして、ＡＢ級増幅された信号をＧＮＤレベルを基準にスピーカ駆動信号Ｍoutとして制御回路１１及びスピーカ９にそれぞれ出力する。
一方、制御回路１１は、信号入力端子を介して負荷駆動回路６からのＭoutが入力されると、第１の比較＆選択器９０において、第１の信号入力端子に入力されたＧＮＤレベルと、第２の信号入力端子に入力されたＭoutの電圧レベルとを比較する。そして、電圧レベルの高い方を選択して、そのレベルの信号を選択信号ＭＡＸＯＵＴとして第１の加算器９１に出力する。
第１の加算器９１は、選択信号ＭＡＸＯＵＴが入力されると、この信号の電圧レベルに「０．５［Ｖ］」を加算してレベルシフトし、このレベルシフトした信号を電圧制御信号ＶＣＮＴ１として、ＤＣ電源回路１０に出力する。
また、制御回路１１は、信号入力端子を介して負荷駆動回路６からのＭoutが入力されると、第２の比較＆選択器９２において、第１の信号入力端子に入力されたＭoutの電圧レベルと、第２の信号入力端子に入力されたＧＮＤレベルとを比較する。そして、電圧レベルの低い方を選択して、そのレベルの信号を選択信号ＭＩＮＯＵＴとして乗算器９３に出力する。
また、制御回路１１は、信号入力端子を介して負荷駆動回路６からのＭoutが入力されると、第２の比較＆選択器９２において、第１の信号入力端子に入力されたＭoutの電圧レベルと、第２の信号入力端子に入力されたＧＮＤレベルとを比較する。そして、電圧レベルの低い方を選択して、そのレベルの信号を選択信号ＭＩＮＯＵＴとして乗算器９３に出力する。
乗算器９３は、選択信号ＭＩＮＯＵＴが入力されると、ＭＩＮＯＵＴに「−１」を乗算して極性を反転し、該反転した信号を第２の加算器９４に出力する。
第２の加算器９４は、反転信号が入力されると、この反転信号の電圧レベルに「０．５［Ｖ］」を加算してレベルシフトし、このレベルシフトした信号を電圧制御信号ＶＣＮＴ２として、ＤＣ電源回路１０に出力する。
ＤＣ電源回路１０は、電圧制御信号ＶＣＮＴ１が入力されると、出力電源の電圧レベルがＶＣＮＴ１の電圧レベルとなるように、昇圧型チョッパ・レギュレータ回路のスイッチング素子を制御して、入力された電圧制御信号ＶＣＮＴ１と同極且つ同レベルのＤＣ正電圧ＶDC+の電源を生成する。
第２の加算器９４は、反転信号が入力されると、この反転信号の電圧レベルに「０．５［Ｖ］」を加算してレベルシフトし、このレベルシフトした信号を電圧制御信号ＶＣＮＴ２として、ＤＣ電源回路１０に出力する。
ＤＣ電源回路１０は、電圧制御信号ＶＣＮＴ１が入力されると、出力電源の電圧レベルがＶＣＮＴ１の電圧レベルとなるように、昇圧型チョッパ・レギュレータ回路のスイッチング素子を制御して、入力された電圧制御信号ＶＣＮＴ１と同極且つ同レベルのＤＣ正電圧ＶDC+の電源を生成する。
更に、電圧制御信号ＶＣＮＴ２が入力されると、出力電源の電圧レベルが「−ＶＣＮＴ２」の電圧レベルとなるように、降圧型チョッパ・レギュレータ回路のスイッチング素子を制御して、入力された電圧制御信号ＶＣＮＴ２と異極且つ同レベルのＤＣ負電圧ＶDC-の電源を生成する。
そして、この生成されたＤＣ正電圧ＶDC+の電源及びＤＣ負電圧ＶDC-の電源は、負荷駆動回路６の出力段回路であるＡＢ級出力段回路４２に供給される。
そして、この生成されたＤＣ正電圧ＶDC+の電源及びＤＣ負電圧ＶDC-の電源は、負荷駆動回路６の出力段回路であるＡＢ級出力段回路４２に供給される。
以上、本変形例２の電源付き負荷駆動回路１０２は、出力段回路であるＡＢ級出力段回路４２に供給する正電源であるＤＣ電圧（ＶDC+）及び負電源であるＤＣ電圧（ＶDC-）の両方を、差動増幅段回路４１を動作させるために必要な電圧とは無関係に決定できることから、複雑な構成を有する、高機能な負荷駆動回路に対しても電力効率の高効率な電源付き負荷駆動回路を、回路規模の増大を押さえながら提供することができる。
なお、上記実施の形態及び各変形例においては、負荷駆動回路として、各種アンプ回路を適用したが、これに限らず、アウトプットバッファやマイク素子のバイアス電流供給回路などにも適用させることができる。
また、上記実施の形態及び各変形例において、負荷駆動回路への入力信号をオーディオ信号とし、駆動する負荷をスピーカとして説明したが、この構成に限らず、オーディオ信号以外の信号を入力信号とし、駆動する負荷をスピーカ以外の負荷とする構成としてもよい。
また、上記実施の形態及び各変形例において、負荷駆動回路への入力信号をオーディオ信号とし、駆動する負荷をスピーカとして説明したが、この構成に限らず、オーディオ信号以外の信号を入力信号とし、駆動する負荷をスピーカ以外の負荷とする構成としてもよい。
また、上記実施の形態及び各変形例において、スイッチング素子をＭＯＳトランジスタで構成する例を説明したが、この構成に限らず、バイポーラトランジスタなどの他のトランジスタや、トランジスタ以外の他の素子で構成してもよい。
また、上記実施の形態及び各変形例は、本発明の好適な具体例であり、技術的に好ましい種々の限定が付されているが、本発明の範囲は、上記の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。また、上記の説明で用いる図面は、図示の便宜上、部材ないし部分の縦横の縮尺は実際のものとは異なる模式図である。
また、本発明は上記実施の形態及び変形例に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
また、上記実施の形態及び各変形例は、本発明の好適な具体例であり、技術的に好ましい種々の限定が付されているが、本発明の範囲は、上記の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。また、上記の説明で用いる図面は、図示の便宜上、部材ないし部分の縦横の縮尺は実際のものとは異なる模式図である。
また、本発明は上記実施の形態及び変形例に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
１００，１０１，１０２…電源付き負荷駆動回路、１，６…負荷駆動回路、２，７，１０…ＤＣ電源回路、３，８，１１…制御回路、４，５…スピーカ（Ｌ），（Ｒ）、９…スピーカ、２０，２１…信号処理回路（Ｒ），（Ｌ）、２２，２４…ボリューム回路、２３，２５…増幅回路、４０…信号処理回路、４１…差動増幅段回路、４２…ＡＢ級出力段回路
Claims (6)
- 複数の回路段から構成される負荷駆動回路と、
入力電源と、前記負荷駆動回路を流れる信号とに基づき所定極性の電源を生成する電源生成手段と、を備え、
前記電源生成手段で生成した電源を、前記複数の回路段のうち負荷を駆動する信号を出力する出力段回路を含む一部の回路段に供給することを特徴とする電源付き負荷駆動回路。 - 前記電源生成手段は、前記出力段回路から出力される出力信号に基づき、自己の生成する電源の電圧を制御することを特徴とする請求項１に記載の電源付き負荷駆動回路。
- 前記出力段回路は、複数の信号を出力するようになっており、
前記電源生成手段は、前記出力段回路から出力される複数の出力信号に基づき、自己の生成する電源の電圧を制御することを特徴とする請求項１に記載の電源付き負荷駆動回路。 - 前記電源生成手段は、正電源及び負電源の少なくとも一方の電源を生成し、
前記電源生成手段で生成した正電源及び負電源の少なくとも一方の電源を前記出力段回路を含む一部の回路段に供給することを特徴とする請求項１乃至請求項３のいずれか１項に記載の電源付き負荷駆動回路。 - 前記電源生成手段は、前記入力電源の電圧を降圧する降圧回路、前記入力電源の電圧を昇圧する昇圧回路及び前記入力電源の電圧を昇降圧する昇降圧回路のうち少なくとも１つを含むことを特徴とする請求項１乃至請求項４のいずれか１項に記載の電源付き負荷駆動回路。
- 前記電源生成手段は、負極の電源を生成するときに、前記出力段回路から出力される出力信号の電圧レベルと正極と負極とを分ける基準電圧レベルとのうち最も小さいレベルの信号の電圧レベルに基づき電源の電圧レベルを決定し、正極の電源を生成するときに、前記出力段回路から出力される出力信号の電圧レベルと前記基準電圧レベルとのうち最も大きいレベルの信号の電圧レベルに基づき電源の電圧レベルを決定することを特徴とする請求項１乃至請求項５のいずれか１項に記載の電源付き負荷駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008293538A JP2010124062A (ja) | 2008-11-17 | 2008-11-17 | 電源付き負荷駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008293538A JP2010124062A (ja) | 2008-11-17 | 2008-11-17 | 電源付き負荷駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010124062A true JP2010124062A (ja) | 2010-06-03 |
Family
ID=42325027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008293538A Pending JP2010124062A (ja) | 2008-11-17 | 2008-11-17 | 電源付き負荷駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010124062A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102291093A (zh) * | 2010-06-07 | 2011-12-21 | 瑞萨电子株式会社 | Rf功率放大装置及其工作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56162511A (en) * | 1980-05-20 | 1981-12-14 | Toshiba Corp | Power amplifier |
| JPH0774548A (ja) * | 1993-06-30 | 1995-03-17 | Sanyo Electric Co Ltd | 電源回路及び増幅回路及び混成集積回路装置 |
-
2008
- 2008-11-17 JP JP2008293538A patent/JP2010124062A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56162511A (en) * | 1980-05-20 | 1981-12-14 | Toshiba Corp | Power amplifier |
| JPH0774548A (ja) * | 1993-06-30 | 1995-03-17 | Sanyo Electric Co Ltd | 電源回路及び増幅回路及び混成集積回路装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102291093A (zh) * | 2010-06-07 | 2011-12-21 | 瑞萨电子株式会社 | Rf功率放大装置及其工作方法 |
| CN102291093B (zh) * | 2010-06-07 | 2016-06-15 | 瑞萨电子株式会社 | Rf功率放大装置及其工作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11652405B2 (en) | Amplifier circuit and methods of operation thereof | |
| US8823343B2 (en) | Power amplifying circuit, DC-DC converter, peak holding circuit, and output voltage control circuit including the peak holding circuit | |
| CN100514813C (zh) | Dc-dc变换器及其控制单元和方法 | |
| JP5405891B2 (ja) | 電源装置、制御回路、電源装置の制御方法 | |
| JP2010213114A (ja) | Ｄ級増幅回路 | |
| KR20230125219A (ko) | 입력 전압 피드포워드 및 출력 부하 피드포워드를 갖는입력 전류 조절 및 액티브-전력 필터를 위한 방법 | |
| JP2010130136A (ja) | オーディオ信号処理回路およびチャージポンプ回路の制御方法 | |
| US20200162040A1 (en) | Power amplifying device and audio equipment | |
| JP2011066726A (ja) | 増幅装置 | |
| JP2010124062A (ja) | 電源付き負荷駆動回路 | |
| JPWO2010032589A1 (ja) | チャージ・ポンプ回路及び半導体集積回路 | |
| JP2008022510A (ja) | 電力増幅器 | |
| JP4049332B1 (ja) | 充電制御装置 | |
| Zhang et al. | A single-supply inductorless CMOS class G speaker amplifier | |
| US11876493B2 (en) | Hybrid class-H/predictive class-G switching amplifier architecture | |
| JP5781870B2 (ja) | オーディオ信号処理回路および電子機器 | |
| US20230300524A1 (en) | Adaptively adjusting an input current limit for a boost converter | |
| JP2006115615A (ja) | 電源回路 | |
| JP2010130427A (ja) | オプション電源を接続可能とした音響装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110706 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120515 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121030 |