JP3192935B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3192935B2 JP3192935B2 JP21779495A JP21779495A JP3192935B2 JP 3192935 B2 JP3192935 B2 JP 3192935B2 JP 21779495 A JP21779495 A JP 21779495A JP 21779495 A JP21779495 A JP 21779495A JP 3192935 B2 JP3192935 B2 JP 3192935B2
- Authority
- JP
- Japan
- Prior art keywords
- implanted
- concentration
- gate electrode
- semiconductor device
- directions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＤＤ（Ｌｉｇｈ
ｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造の半導体装置に
おけるその耐圧性の向上をはかると共に、その製造工程
数の削減を可能とする製造方法技術に関する。
ｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造の半導体装置に
おけるその耐圧性の向上をはかると共に、その製造工程
数の削減を可能とする製造方法技術に関する。
【０００２】
【従来の技術】このようなＬＤＤ構造の半導体装置は、
チャネル領域における強電解を緩和することができるの
で、ショートチャネルにおける種々の問題を解消でき
る。斯かるＬＤＤ構造の半導体装置は、図８乃至図１１
に示す製造方法で形成されていた。
チャネル領域における強電解を緩和することができるの
で、ショートチャネルにおける種々の問題を解消でき
る。斯かるＬＤＤ構造の半導体装置は、図８乃至図１１
に示す製造方法で形成されていた。
【０００３】先ず、図８に示すように一導電型の半導体
基板、例えばＰ型の半導体基板２１表面に選択酸化法に
従いフィールド酸化膜２２を形成し、素子領域２３にゲ
ート酸化膜２４を介してポリシリコンより成るゲート電
極２５を形成した後に、該ゲート電極２５をマスクとし
てＮ型不純物を低濃度でイオン注入する。次に、図９に
示すように基板上にＣＶＤ酸化膜２６を堆積する。
基板、例えばＰ型の半導体基板２１表面に選択酸化法に
従いフィールド酸化膜２２を形成し、素子領域２３にゲ
ート酸化膜２４を介してポリシリコンより成るゲート電
極２５を形成した後に、該ゲート電極２５をマスクとし
てＮ型不純物を低濃度でイオン注入する。次に、図９に
示すように基板上にＣＶＤ酸化膜２６を堆積する。
【０００４】続いて、図１０に示すように該ＣＶＤ酸化
膜２６を異方性エッチングによりエッチングし、ゲート
電極２５の側面に残存するＣＶＤ酸化膜から成るサイド
ウォールスペーサ２７を形成した後に、該ゲート電極２
５とサイドウォールスペーサ２７をマスクとして、Ｎ型
不純物を高濃度でイオン注入する。そして、図１１に示
すように熱処理を行い、前記各不純物イオン注入層を活
性化してチャネル領域近傍のＮ- 型拡散層２８と、この
層に隣接するＮ+ 型拡散層２９から成るソース・ドレイ
ン層を形成していた。
膜２６を異方性エッチングによりエッチングし、ゲート
電極２５の側面に残存するＣＶＤ酸化膜から成るサイド
ウォールスペーサ２７を形成した後に、該ゲート電極２
５とサイドウォールスペーサ２７をマスクとして、Ｎ型
不純物を高濃度でイオン注入する。そして、図１１に示
すように熱処理を行い、前記各不純物イオン注入層を活
性化してチャネル領域近傍のＮ- 型拡散層２８と、この
層に隣接するＮ+ 型拡散層２９から成るソース・ドレイ
ン層を形成していた。
【０００５】しかし、この方法ではＬＤＤ構造を形成す
るために、ＣＶＤ酸化膜２６を堆積し、異方性エッチン
グによりサイドウォールスペーサ２７を形成しているの
で、サイドウォールスペーサ２７の形成に２工程を要
し、製造工程が複雑であった。また、前述した低濃度及
び高濃度の不純物イオン注入の際に、チャネリングを防
止するためにある傾斜角、例えば鉛直方向から７度の角
度をつけた状態で注入する技術も行われていた。
るために、ＣＶＤ酸化膜２６を堆積し、異方性エッチン
グによりサイドウォールスペーサ２７を形成しているの
で、サイドウォールスペーサ２７の形成に２工程を要
し、製造工程が複雑であった。また、前述した低濃度及
び高濃度の不純物イオン注入の際に、チャネリングを防
止するためにある傾斜角、例えば鉛直方向から７度の角
度をつけた状態で注入する技術も行われていた。
【０００６】しかし、この方法ではトランジスタの向き
により非対称なトランジスタ構造となり、即ち、ゲート
電極の左右にできる各ソース・ドレイン拡散層の位置が
違ってしまうことになり、特性がトランジスタによって
異なってしまう。そこで、それを防止するため前記注入
方向と対向する方向から再び注入を行い、左右対称とな
るようにしていた。しかし、トランジスタの配置向きが
例えば９０度異なるトランジスタが混在する場合には、
やはり、特性の違うものが存在してしまうという欠点が
あった。
により非対称なトランジスタ構造となり、即ち、ゲート
電極の左右にできる各ソース・ドレイン拡散層の位置が
違ってしまうことになり、特性がトランジスタによって
異なってしまう。そこで、それを防止するため前記注入
方向と対向する方向から再び注入を行い、左右対称とな
るようにしていた。しかし、トランジスタの配置向きが
例えば９０度異なるトランジスタが混在する場合には、
やはり、特性の違うものが存在してしまうという欠点が
あった。
【０００７】更に、このような方法により形成された半
導体装置では、図７の濃度プロファイルの図面に点線で
示すように傾斜がきついため、耐圧性が悪かった。
導体装置では、図７の濃度プロファイルの図面に点線で
示すように傾斜がきついため、耐圧性が悪かった。
【０００８】
【発明が解決しようとする課題】従って、本発明は半導
体装置の耐圧性等の特性向上をはかると共に、製造工数
の削減を可能とする半導体装置の製造方法を提供するこ
とを目的とする。
体装置の耐圧性等の特性向上をはかると共に、製造工数
の削減を可能とする半導体装置の製造方法を提供するこ
とを目的とする。
【０００９】
【課題を解決するための手段】そこで、本発明の半導体
装置の製造方法は、半導体基板上にゲート絶縁膜を介し
てゲート電極を形成する工程と、後工程で前記ゲート電
極の両端に形成するソース・ドレイン拡散層形成領域の
一方の領域上をレジスト膜で被覆した後に該レジスト膜
をマスクとして所定角度で交差する２方向からある傾斜
角で低濃度の不純物を注入する工程と、前記各注入方向
とそれぞれ対向する２方向からある傾斜角で高濃度の不
純物を注入する工程と、前記レジスト膜を除去し、他方
のソース・ドレイン拡散層形成領域上をレジスト膜で被
覆した後に該レジスト膜をマスクとして所定角度で交差
する２方向からある傾斜角で低濃度の不純物を注入する
工程と、前記各注入方向とそれぞれ対向する２方向から
ある傾斜角で高濃度の不純物を注入する工程とを有する
ことを特徴とする。
装置の製造方法は、半導体基板上にゲート絶縁膜を介し
てゲート電極を形成する工程と、後工程で前記ゲート電
極の両端に形成するソース・ドレイン拡散層形成領域の
一方の領域上をレジスト膜で被覆した後に該レジスト膜
をマスクとして所定角度で交差する２方向からある傾斜
角で低濃度の不純物を注入する工程と、前記各注入方向
とそれぞれ対向する２方向からある傾斜角で高濃度の不
純物を注入する工程と、前記レジスト膜を除去し、他方
のソース・ドレイン拡散層形成領域上をレジスト膜で被
覆した後に該レジスト膜をマスクとして所定角度で交差
する２方向からある傾斜角で低濃度の不純物を注入する
工程と、前記各注入方向とそれぞれ対向する２方向から
ある傾斜角で高濃度の不純物を注入する工程とを有する
ことを特徴とする。
【００１０】また、本発明の半導体装置の製造方法は、
半導体基板上にゲート絶縁膜を介してゲート電極を形成
する工程と、前記ゲート電極の両端に形成されるソース
・ドレイン拡散層の一方の形成領域上をレジスト膜で被
覆した後に該レジスト膜をマスクとして所定角度で交差
する２方向からある傾斜角で低濃度の不純物を注入する
工程と、前記各注入方向とそれぞれ対向する２方向から
ある傾斜角で高濃度の不純物を注入する工程と、前記レ
ジスト膜を除去し、他方のソース・ドレイン拡散層形成
領域上をレジスト膜で被覆した後に、該レジスト膜をマ
スクとして所定角度で交差する２方向からある傾斜角で
低濃度の不純物を注入する工程と、前記各注入方向とそ
れぞれ対向する２方向からある傾斜角で高濃度の不純物
を注入する工程とを有するものである。
半導体基板上にゲート絶縁膜を介してゲート電極を形成
する工程と、前記ゲート電極の両端に形成されるソース
・ドレイン拡散層の一方の形成領域上をレジスト膜で被
覆した後に該レジスト膜をマスクとして所定角度で交差
する２方向からある傾斜角で低濃度の不純物を注入する
工程と、前記各注入方向とそれぞれ対向する２方向から
ある傾斜角で高濃度の不純物を注入する工程と、前記レ
ジスト膜を除去し、他方のソース・ドレイン拡散層形成
領域上をレジスト膜で被覆した後に、該レジスト膜をマ
スクとして所定角度で交差する２方向からある傾斜角で
低濃度の不純物を注入する工程と、前記各注入方向とそ
れぞれ対向する２方向からある傾斜角で高濃度の不純物
を注入する工程とを有するものである。
【００１１】
【発明の実施の形態】以下、ソース・ドレイン拡散層が
左右対称と成るトランジスタ構造を形成するのに有効な
本発明半導体装置とその製造方法について図１乃至図７
の図面に基づき説明する。尚、本実施例では一導電型の
半導体基板としてＰ型の半導体基板を用いたものについ
て説明するが、本発明はＮ型の半導体基板に対しても同
様に適用される。
左右対称と成るトランジスタ構造を形成するのに有効な
本発明半導体装置とその製造方法について図１乃至図７
の図面に基づき説明する。尚、本実施例では一導電型の
半導体基板としてＰ型の半導体基板を用いたものについ
て説明するが、本発明はＮ型の半導体基板に対しても同
様に適用される。
【００１２】図１は半導体基板上に形成される配置向き
の異なる２つのトランジスタＴＲ１、ＴＲ２の配置を示
すための便宜的な図であり、図２、図３、図５及び図６
は図１に示す一方のトランジスタＴＲ２のＸ−Ｘ断面を
示す図である。今後、これらの図を基にトランジスタＴ
Ｒ２の製造工程について説明するが、当然トランジスタ
ＴＲ１も同時に形成される。
の異なる２つのトランジスタＴＲ１、ＴＲ２の配置を示
すための便宜的な図であり、図２、図３、図５及び図６
は図１に示す一方のトランジスタＴＲ２のＸ−Ｘ断面を
示す図である。今後、これらの図を基にトランジスタＴ
Ｒ２の製造工程について説明するが、当然トランジスタ
ＴＲ１も同時に形成される。
【００１３】図２において、例えばＰ型の半導体基板１
表面に選択酸化法に従いフィールド酸化膜２を形成し、
素子領域３にゲート酸化膜４を介してポリシリコンより
成るゲート電極５Ｂを形成した後に、図１に示すように
後工程で該ゲート電極５Ｂの両端に形成されるソース・
ドレイン拡散層としての後述するＮ- 、Ｎ+ 拡散層８
Ｂ、９Ｂの形成領域の一方を被覆するようにレジスト膜
６Ｂを形成し、該ゲート電極５Ｂ及びレジスト膜６Ｂを
マスクとして低濃度のＮ型不純物を例えば図１に示す矢
印方向からある傾斜角（例えば基板に対して鉛直方向
からおよそ７度）で斜め上方からイオン注入する。尚、
Ｎ型不純物としてリン（31Ｐ+ ）イオンを使用した場合
の注入条件は、およそ加速電圧３０乃至６０ＫｅＶ、注
入量１０の１３乗オーダーである。このとき、図１に示
す右側のトランジスタＴＲ２に対しては、図２に示すよ
うに矢印方向から注入される不純物イオンが、そのゲ
ート長と直角方向に注入されるため、前記ゲート電極５
Ｂの下方に所定量オーバーラップされることになる。
尚、該ゲート電極５Ｂとこの低濃度のＮ型不純物のイオ
ン注入層との間に形成されるオーバーラップが所望のも
のとなるように傾斜角を設定する。また、レジスト膜６
Ａにより後工程で形成されるソース・ドレイン拡散層の
一方が被覆された左側のトランジスタＴＲ１には、不純
物イオンがゲート電極５Ａのゲート長と平行方向に注入
されるため、ゲート電極５Ａの下方に不純物イオンが入
り込むことがない。
表面に選択酸化法に従いフィールド酸化膜２を形成し、
素子領域３にゲート酸化膜４を介してポリシリコンより
成るゲート電極５Ｂを形成した後に、図１に示すように
後工程で該ゲート電極５Ｂの両端に形成されるソース・
ドレイン拡散層としての後述するＮ- 、Ｎ+ 拡散層８
Ｂ、９Ｂの形成領域の一方を被覆するようにレジスト膜
６Ｂを形成し、該ゲート電極５Ｂ及びレジスト膜６Ｂを
マスクとして低濃度のＮ型不純物を例えば図１に示す矢
印方向からある傾斜角（例えば基板に対して鉛直方向
からおよそ７度）で斜め上方からイオン注入する。尚、
Ｎ型不純物としてリン（31Ｐ+ ）イオンを使用した場合
の注入条件は、およそ加速電圧３０乃至６０ＫｅＶ、注
入量１０の１３乗オーダーである。このとき、図１に示
す右側のトランジスタＴＲ２に対しては、図２に示すよ
うに矢印方向から注入される不純物イオンが、そのゲ
ート長と直角方向に注入されるため、前記ゲート電極５
Ｂの下方に所定量オーバーラップされることになる。
尚、該ゲート電極５Ｂとこの低濃度のＮ型不純物のイオ
ン注入層との間に形成されるオーバーラップが所望のも
のとなるように傾斜角を設定する。また、レジスト膜６
Ａにより後工程で形成されるソース・ドレイン拡散層の
一方が被覆された左側のトランジスタＴＲ１には、不純
物イオンがゲート電極５Ａのゲート長と平行方向に注入
されるため、ゲート電極５Ａの下方に不純物イオンが入
り込むことがない。
【００１４】続いて、図１に示す矢印方向（例えば前
記注入方向に対して９０度の方向）から同条件で低濃度
の不純物を注入する。このとき、図１に示す左側のトラ
ンジスタＴＲ１に対しては、前述したように注入される
不純物イオンが、ゲート長と直角方向に注入されるた
め、前記ゲート電極５Ａの下方にオーバーラップされる
ことになる。尚、この場合も該ゲート電極５Ａとこの低
濃度のＮ型不純物のイオン注入層との間に形成されるオ
ーバーラップが所望のものとなるように傾斜角を設定す
る。また、右側のトランジスタＴＲ２には、ゲート長と
平行方向に注入されるため、ゲート電極５Ｂの下方に不
純物イオンが入り込むことがない。
記注入方向に対して９０度の方向）から同条件で低濃度
の不純物を注入する。このとき、図１に示す左側のトラ
ンジスタＴＲ１に対しては、前述したように注入される
不純物イオンが、ゲート長と直角方向に注入されるた
め、前記ゲート電極５Ａの下方にオーバーラップされる
ことになる。尚、この場合も該ゲート電極５Ａとこの低
濃度のＮ型不純物のイオン注入層との間に形成されるオ
ーバーラップが所望のものとなるように傾斜角を設定す
る。また、右側のトランジスタＴＲ２には、ゲート長と
平行方向に注入されるため、ゲート電極５Ｂの下方に不
純物イオンが入り込むことがない。
【００１５】次に、図１に示す矢印方向（前記矢印
方向と対向する方向）から高濃度のＮ型不純物を注入す
ることにより、図１の右側のトランジスタＴＲ２には、
図３に示すように前記ゲート電極５Ｂにより注入する不
純物の一部が遮蔽されて前記ゲート電極５Ｂの端から所
定間隔（オフセット長）離れた位置から高濃度のＮ型不
純物が深くイオン注入される。尚、Ｎ型不純物としてヒ
素（75Ａｓ+ ）イオンを使用した場合の注入条件は、お
よそ加速電圧３０乃至６０ＫｅＶ、注入量１０の１５乗
オーダーである。このとき、前記ゲート電極５Ｂとこの
高濃度のＮ型不純物のイオン注入層との間に所望のオフ
セット長が得られるように傾斜角を設定する。また、左
側のトランジスタＴＲ１にはゲート電極５Ａ及びレジス
ト膜６Ａによりマスクされていない部分にのみ不純物イ
オンが注入される。
方向と対向する方向）から高濃度のＮ型不純物を注入す
ることにより、図１の右側のトランジスタＴＲ２には、
図３に示すように前記ゲート電極５Ｂにより注入する不
純物の一部が遮蔽されて前記ゲート電極５Ｂの端から所
定間隔（オフセット長）離れた位置から高濃度のＮ型不
純物が深くイオン注入される。尚、Ｎ型不純物としてヒ
素（75Ａｓ+ ）イオンを使用した場合の注入条件は、お
よそ加速電圧３０乃至６０ＫｅＶ、注入量１０の１５乗
オーダーである。このとき、前記ゲート電極５Ｂとこの
高濃度のＮ型不純物のイオン注入層との間に所望のオフ
セット長が得られるように傾斜角を設定する。また、左
側のトランジスタＴＲ１にはゲート電極５Ａ及びレジス
ト膜６Ａによりマスクされていない部分にのみ不純物イ
オンが注入される。
【００１６】続いて、図１に示す矢印方向（前記矢印
方向と対向する方向）から前述した条件で高濃度のＮ
型不純物を注入することにより、図１の左側のトランジ
スタＴＲ１には、前述したように前記ゲート電極５Ａに
より注入する不純物の一部が遮蔽されて前記ゲート電極
５Ａの端から所定間隔（オフセット長）離れた位置から
高濃度のＮ型不純物が深くイオン注入される。このとき
も、前記ゲート電極５Ａとこの高濃度のＮ型不純物のイ
オン注入層との間に所望の間隔（オフセット長）が得ら
れるように傾斜角を設定する。また、右側のトランジス
タＴＲ２にはゲート電極５Ｂ及びレジスト膜６Ｂにより
マスクされていない部分にのみ不純物イオンが注入され
る。
方向と対向する方向）から前述した条件で高濃度のＮ
型不純物を注入することにより、図１の左側のトランジ
スタＴＲ１には、前述したように前記ゲート電極５Ａに
より注入する不純物の一部が遮蔽されて前記ゲート電極
５Ａの端から所定間隔（オフセット長）離れた位置から
高濃度のＮ型不純物が深くイオン注入される。このとき
も、前記ゲート電極５Ａとこの高濃度のＮ型不純物のイ
オン注入層との間に所望の間隔（オフセット長）が得ら
れるように傾斜角を設定する。また、右側のトランジス
タＴＲ２にはゲート電極５Ｂ及びレジスト膜６Ｂにより
マスクされていない部分にのみ不純物イオンが注入され
る。
【００１７】次に、図４は前記レジスト膜６Ａ、６Ｂを
除去し、各トランジスタＴＲ１、ＴＲ２の他方のソース
・ドレイン拡散層形成領域上をレジスト膜７Ａ、７Ｂで
被覆した後、基板１を１８０度回転させた状態を示す図
で、前述したのと同様に先ず、矢印方向から低濃度の
Ｎ型不純物を所望の傾斜角で注入した後、前記注入方向
と直交する矢印方向から同じく低濃度のＮ型不純物を
所望の傾斜角で注入する。続いて、矢印方向から高濃
度のＮ型不純物を注入し、以下同様に矢印方向から同
じく高濃度のＮ型不純物を注入して、もう一方の拡散層
形成用の不純物イオンの注入を完了する。
除去し、各トランジスタＴＲ１、ＴＲ２の他方のソース
・ドレイン拡散層形成領域上をレジスト膜７Ａ、７Ｂで
被覆した後、基板１を１８０度回転させた状態を示す図
で、前述したのと同様に先ず、矢印方向から低濃度の
Ｎ型不純物を所望の傾斜角で注入した後、前記注入方向
と直交する矢印方向から同じく低濃度のＮ型不純物を
所望の傾斜角で注入する。続いて、矢印方向から高濃
度のＮ型不純物を注入し、以下同様に矢印方向から同
じく高濃度のＮ型不純物を注入して、もう一方の拡散層
形成用の不純物イオンの注入を完了する。
【００１８】図５は以上のようにして不純物イオンが注
入された半導体装置を示し、例えばゲート電極５Ｂの下
方にオーバーラップした領域（Ｉ）は、矢印方向から
注入された低濃度のＮ型不純物イオンにより形成され、
該領域（Ｉ）に隣接する領域（ＩＩ）は、矢印、方
向から注入された低濃度のＮ型不純物イオンと矢印方
向から注入された高濃度のＮ型不純物イオンにより形成
され、該領域（ＩＩ）に隣接する領域（ＩＩＩ）は、矢
印、方向から注入された低濃度のＮ型不純物イオン
と矢印、方向から注入された高濃度のＮ型不純物イ
オンにより形成されている。もちろん、トランジスタＴ
Ｒ１も同様な構造をしており、トランジスタの配置向き
に関わらず、各トランジスタＴＲ１、ＴＲ２の各ソース
・ドレイン拡散層は左右対称に形成される。
入された半導体装置を示し、例えばゲート電極５Ｂの下
方にオーバーラップした領域（Ｉ）は、矢印方向から
注入された低濃度のＮ型不純物イオンにより形成され、
該領域（Ｉ）に隣接する領域（ＩＩ）は、矢印、方
向から注入された低濃度のＮ型不純物イオンと矢印方
向から注入された高濃度のＮ型不純物イオンにより形成
され、該領域（ＩＩ）に隣接する領域（ＩＩＩ）は、矢
印、方向から注入された低濃度のＮ型不純物イオン
と矢印、方向から注入された高濃度のＮ型不純物イ
オンにより形成されている。もちろん、トランジスタＴ
Ｒ１も同様な構造をしており、トランジスタの配置向き
に関わらず、各トランジスタＴＲ１、ＴＲ２の各ソース
・ドレイン拡散層は左右対称に形成される。
【００１９】そして、図６に示すように熱処理を行い、
前記各トランジスタＴＲ１、ＴＲ２の各不純物イオン注
入層を活性化してチャネル領域近傍のＮ- 型拡散層８Ｂ
（トランジスタＴＲ１側図示せず）と、この層に隣接す
るＮ+ 型拡散層９Ｂ（トランジスタＴＲ１側図示せず）
から成るソース・ドレイン層を形成する。このようにし
て形成された半導体装置は、図７の濃度プロファイルに
示すように各領域(Ｉ、ＩＩ、ＩＩＩ)を介してその濃度
勾配が緩やかな傾斜となるため、耐圧性の向上等の特性
向上がはかれる。
前記各トランジスタＴＲ１、ＴＲ２の各不純物イオン注
入層を活性化してチャネル領域近傍のＮ- 型拡散層８Ｂ
（トランジスタＴＲ１側図示せず）と、この層に隣接す
るＮ+ 型拡散層９Ｂ（トランジスタＴＲ１側図示せず）
から成るソース・ドレイン層を形成する。このようにし
て形成された半導体装置は、図７の濃度プロファイルに
示すように各領域(Ｉ、ＩＩ、ＩＩＩ)を介してその濃度
勾配が緩やかな傾斜となるため、耐圧性の向上等の特性
向上がはかれる。
【００２０】また、本発明の製造方法では、従来のよう
にサイドウォールスペーサを形成することなしに、ＬＤ
Ｄ構造とすることができる。更に、配置向きの異なるト
ランジスタが混在する場合でも、左右対称なトランジス
タ構造とすることができる。尚、本実施例では交差する
２方向から同一条件で不純物イオンの注入を行うように
しているが、例えば基板載置テーブルを９０度回転させ
てトランジスタの注入領域を不純物イオン源側に合わせ
たり、イオン源側を移動させても良い。
にサイドウォールスペーサを形成することなしに、ＬＤ
Ｄ構造とすることができる。更に、配置向きの異なるト
ランジスタが混在する場合でも、左右対称なトランジス
タ構造とすることができる。尚、本実施例では交差する
２方向から同一条件で不純物イオンの注入を行うように
しているが、例えば基板載置テーブルを９０度回転させ
てトランジスタの注入領域を不純物イオン源側に合わせ
たり、イオン源側を移動させても良い。
【００２１】
【発明の効果】以上、本発明の半導体装置の製造方法に
よれば、低濃度の不純物イオンが１回注入されたゲート
電極の下方にオーバーラップした領域、該領域に隣接す
る低濃度の不純物が２回と高濃度の不純物イオンが１回
注入された領域、そして該領域に隣接する低濃度の不純
物が２回と高濃度の不純物イオンが２回注入された領域
から成るソース・ドレイン層を形成することができ、そ
の濃度勾配が緩やかな傾斜となり、耐圧特性の向上が図
れる。また、従来のようにサイドウォールスペーサを形
成することなしに、ＬＤＤ構造とすることができ、製造
工数の削減化が図れる。更に、１回路基板上に配置向き
の異なるトランジスタを形成する場合でも、左右対称な
トランジスタ構造とすることができ、同じ特性のものが
形成できる。
よれば、低濃度の不純物イオンが１回注入されたゲート
電極の下方にオーバーラップした領域、該領域に隣接す
る低濃度の不純物が２回と高濃度の不純物イオンが１回
注入された領域、そして該領域に隣接する低濃度の不純
物が２回と高濃度の不純物イオンが２回注入された領域
から成るソース・ドレイン層を形成することができ、そ
の濃度勾配が緩やかな傾斜となり、耐圧特性の向上が図
れる。また、従来のようにサイドウォールスペーサを形
成することなしに、ＬＤＤ構造とすることができ、製造
工数の削減化が図れる。更に、１回路基板上に配置向き
の異なるトランジスタを形成する場合でも、左右対称な
トランジスタ構造とすることができ、同じ特性のものが
形成できる。
【００２２】また、本発明の製造方法では、従来のよう
にサイドウォールスペーサを形成することなしに、ＬＤ
Ｄ構造とすることができ、製造工数の削減がはかれる。
更に、１回路基板上に配置向きの異なるトランジスタを
形成する場合でも、左右対称なトランジスタ構造とする
ことができ、同じ特性のものが形成できる。
にサイドウォールスペーサを形成することなしに、ＬＤ
Ｄ構造とすることができ、製造工数の削減がはかれる。
更に、１回路基板上に配置向きの異なるトランジスタを
形成する場合でも、左右対称なトランジスタ構造とする
ことができ、同じ特性のものが形成できる。
【図１】本発明の半導体装置の製造方法を示す平面図で
ある。
ある。
【図２】本発明の半導体装置の製造方法を示す断面図で
ある。
ある。
【図３】本発明の半導体装置の製造方法を示す断面図で
ある。
ある。
【図４】本発明の半導体装置の製造方法を示す平面図で
ある。
ある。
【図５】本発明の半導体装置の製造方法を示す断面図で
ある。
ある。
【図６】本発明の半導体装置の製造方法を示す断面図で
ある。
ある。
【図７】本発明の半導体装置の濃度プロファイルを示す
図である。
図である。
【図８】従来の半導体装置の製造方法を示す第１の断面
図である。
図である。
【図９】従来の半導体装置の製造方法を示す第２の断面
図である。
図である。
【図１０】従来の半導体装置の製造方法を示す第３の断
面図である。
面図である。
【図１１】従来の半導体装置の製造方法を示す第４の断
面図である。
面図である。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78 H01L 21/265 H01L 21/336
Claims (1)
- 【請求項１】 半導体基板上にゲート絶縁膜を介してゲ
ート電極を形成する工程と、 後工程で前記ゲート電極の両端に形成するソース・ドレ
イン拡散層形成領域の一方の領域上をレジスト膜で被覆
した後に該レジスト膜をマスクとして所定角度で交差す
る２方向からある傾斜角で低濃度の不純物を注入する工
程と、 前記各注入方向とそれぞれ対向する２方向からある傾斜
角で高濃度の不純物を注入する工程と、 前記レジスト膜を除去し、他方のソース・ドレイン拡散
層形成領域上をレジスト膜で被覆した後に該レジスト膜
をマスクとして所定角度で交差する２方向からある傾斜
角で低濃度の不純物を注入する工程と、 前記各注入方向とそれぞれ対向する２方向からある傾斜
角で高濃度の不純物を注入する工程とを有することを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21779495A JP3192935B2 (ja) | 1995-08-25 | 1995-08-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21779495A JP3192935B2 (ja) | 1995-08-25 | 1995-08-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0964353A JPH0964353A (ja) | 1997-03-07 |
| JP3192935B2 true JP3192935B2 (ja) | 2001-07-30 |
Family
ID=16709840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21779495A Expired - Fee Related JP3192935B2 (ja) | 1995-08-25 | 1995-08-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3192935B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102526013B1 (ko) | 2020-12-14 | 2023-04-26 | 안정현 | 두족류 낚시 채비 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201436185A (zh) * | 2013-02-27 | 2014-09-16 | Sony Corp | 固體攝像元件及其製造方法、以及電子機器 |
-
1995
- 1995-08-25 JP JP21779495A patent/JP3192935B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102526013B1 (ko) | 2020-12-14 | 2023-04-26 | 안정현 | 두족류 낚시 채비 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0964353A (ja) | 1997-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10032903B2 (en) | Threshold voltage adjustment of a transistor | |
| JP3293039B2 (ja) | 薄膜トランジスタの製造方法 | |
| US5623154A (en) | Semiconductor device having triple diffusion | |
| JP2677987B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR100238699B1 (ko) | Soimos트랜지스터 | |
| US6800528B2 (en) | Method of fabricating LDMOS semiconductor devices | |
| JP3192935B2 (ja) | 半導体装置の製造方法 | |
| JP2849199B2 (ja) | 半導体装置の製造方法 | |
| JPH10144922A (ja) | 電界効果トランジスタ（ｆｅｔ）および半導体電界効果トランジスタを形成する方法 | |
| JP3063051B2 (ja) | 半導体装置の製造方法 | |
| US6057191A (en) | Process for the fabrication of integrated circuits with contacts self-aligned to active areas | |
| JP2873942B2 (ja) | Ｍｏｓ電界効果トランジスタの製造方法 | |
| JPH07153953A (ja) | ポリサイド構造を有するゲート電極形成方法 | |
| KR100899533B1 (ko) | 고전압 소자 및 그 제조방법 | |
| JPH0964354A (ja) | 半導体装置の製造方法 | |
| JPH05129602A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH02219237A (ja) | Ｍｉｓ型半導体装置 | |
| JPH0638428B2 (ja) | 半導体装置の製造方法 | |
| KR100487503B1 (ko) | 반도체장치및그의제조방법 | |
| KR100214535B1 (ko) | 엘디디 구조 모스 트랜지스터 제조방법 | |
| JPH03284854A (ja) | 半導体装置の製造方法 | |
| JPH04180634A (ja) | 半導体装置の製造方法 | |
| JPH0982951A (ja) | 半導体装置とその製造方法 | |
| JPH0214530A (ja) | 半導体装置の製造方法 | |
| JP2002009279A (ja) | 電界効果型トランジスタを有する半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |