JP3192206B2 - 配線器具 - Google Patents
配線器具Info
- Publication number
- JP3192206B2 JP3192206B2 JP9463792A JP9463792A JP3192206B2 JP 3192206 B2 JP3192206 B2 JP 3192206B2 JP 9463792 A JP9463792 A JP 9463792A JP 9463792 A JP9463792 A JP 9463792A JP 3192206 B2 JP3192206 B2 JP 3192206B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- back cover
- bare chip
- semiconductor element
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Casings For Electric Apparatus (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、配線器具の構造に関す
るものである。
るものである。
【０００２】
【従来の技術】図５は遠隔多重伝送システムに用いる壁
面取付け型の操作端末器を構成する配線器具の従来の構
造を示している。この配線器具は信号処理等を行なうた
めの電子回路を構成するコンデンサ、抵抗等のチップ型
電子部品１や、ＣＰＵ等のパッケージ済みのＩＣ２や発
光ダイオード３等の半導体素子を実装したプリント配線
回路基板４を図６に示すように器具の裏カバー５の収納
凹部５ａ内に収納し、裏カバー５の表面側には化粧用プ
レート６を被着してある。化粧用プレート６の周枠で囲
まれた中央部には発光ダイオード３の発光表示窓や、プ
リント配線回路基板４に実装された操作スイッチ（図示
せず）の操作部を設けてある。
面取付け型の操作端末器を構成する配線器具の従来の構
造を示している。この配線器具は信号処理等を行なうた
めの電子回路を構成するコンデンサ、抵抗等のチップ型
電子部品１や、ＣＰＵ等のパッケージ済みのＩＣ２や発
光ダイオード３等の半導体素子を実装したプリント配線
回路基板４を図６に示すように器具の裏カバー５の収納
凹部５ａ内に収納し、裏カバー５の表面側には化粧用プ
レート６を被着してある。化粧用プレート６の周枠で囲
まれた中央部には発光ダイオード３の発光表示窓や、プ
リント配線回路基板４に実装された操作スイッチ（図示
せず）の操作部を設けてある。
【０００３】
【発明が解決しようとする課題】上記のように電子回路
を内蔵する配線器具の場合、電子回路を構成する電子部
品や半導体素子を実装したプリント配線回路基板を収納
する構造が通常用いられているが、図６に示すようにプ
リント配線回路基板４を内蔵するための収納凹部５ａを
裏カバー５に設ける等の構造が必要なため、化粧用プレ
ート６の背面より裏カバー５が背方に突出することが避
けられなかった。そのため、壁面に取り付ける場合、裏
カバー５の突出部分を埋め込むための孔を壁面にあける
必要があり、施工に大変大きな労力を要するという問題
があった。
を内蔵する配線器具の場合、電子回路を構成する電子部
品や半導体素子を実装したプリント配線回路基板を収納
する構造が通常用いられているが、図６に示すようにプ
リント配線回路基板４を内蔵するための収納凹部５ａを
裏カバー５に設ける等の構造が必要なため、化粧用プレ
ート６の背面より裏カバー５が背方に突出することが避
けられなかった。そのため、壁面に取り付ける場合、裏
カバー５の突出部分を埋め込むための孔を壁面にあける
必要があり、施工に大変大きな労力を要するという問題
があった。
【０００４】本発明は、上述の問題点に鑑みて為された
もので、その目的とするところは電子回路を内蔵する配
線器具において、器具全体の薄型化が図れて壁面取り付
け時の施工が容易に行なえ、しかも組み立て工数の低減
と、コストの低減とができる配線器具を提供するにあ
る。
もので、その目的とするところは電子回路を内蔵する配
線器具において、器具全体の薄型化が図れて壁面取り付
け時の施工が容易に行なえ、しかも組み立て工数の低減
と、コストの低減とができる配線器具を提供するにあ
る。
【０００５】
【課題を解決するための手段】本願の請求項１の発明
は、上述の目的を達成するために、器具の裏カバーと共
に一体成形により形成された回路基板を備え、ベアチッ
プ状態の半導体素子が実装される回路基板の部位を他の
部位よりも前面に突出させ、この回路基板に設けた電路
パターンにベアチップ状態の半導体素子を含む電子部品
を実装したものである。また、請求項２の発明は器具の
裏カバーと共に一体成形により形成された回路基板を備
え、ベアチップ状態の半導体素子が実装される回路基板
の部位を他の部位よりも窪ませ、この回路基板に設けた
電路パターンにベアチップ状態の半導体素子を含む電子
部品を実装したものである。
は、上述の目的を達成するために、器具の裏カバーと共
に一体成形により形成された回路基板を備え、ベアチッ
プ状態の半導体素子が実装される回路基板の部位を他の
部位よりも前面に突出させ、この回路基板に設けた電路
パターンにベアチップ状態の半導体素子を含む電子部品
を実装したものである。また、請求項２の発明は器具の
裏カバーと共に一体成形により形成された回路基板を備
え、ベアチップ状態の半導体素子が実装される回路基板
の部位を他の部位よりも窪ませ、この回路基板に設けた
電路パターンにベアチップ状態の半導体素子を含む電子
部品を実装したものである。
【０００６】
【作用】而して請求項１及び２の発明によれば、器具の
裏カバーと回路基板とが一体となっているため、回路基
板を収納する収納凹部が不要になり、そのため裏カバー
の裏方への突出部分がなくなり、壁面取り付け時におい
て、突出部を埋め込むための孔を壁面にあける必要がな
くなる。
裏カバーと回路基板とが一体となっているため、回路基
板を収納する収納凹部が不要になり、そのため裏カバー
の裏方への突出部分がなくなり、壁面取り付け時におい
て、突出部を埋め込むための孔を壁面にあける必要がな
くなる。
【０００７】更に回路基板を組み込む工程が無くなるた
め、組み立て工数が低減でき、しかも回路基板を別体部
材として用いないため、基板コストが低減できる。しか
も請求項１の発明では、ベアチップ状態の半導体素子が
実装される回路基板の部位を他の部位よりも前面に突出
させているので、電路パターンを形成する際の露光過程
でマスクとの密着が図れ、高密度で微細なパターンを容
易に形成することができる。 さらに請求項２の発明で
は、ベアチップ状態の半導体素子が実装される回路基板
の部位を他の部位よりも窪ませているので、回路基板に
実装された半導体素子の突出量を小さくして、薄型化を
図ることができる。
め、組み立て工数が低減でき、しかも回路基板を別体部
材として用いないため、基板コストが低減できる。しか
も請求項１の発明では、ベアチップ状態の半導体素子が
実装される回路基板の部位を他の部位よりも前面に突出
させているので、電路パターンを形成する際の露光過程
でマスクとの密着が図れ、高密度で微細なパターンを容
易に形成することができる。 さらに請求項２の発明で
は、ベアチップ状態の半導体素子が実装される回路基板
の部位を他の部位よりも窪ませているので、回路基板に
実装された半導体素子の突出量を小さくして、薄型化を
図ることができる。
【０００８】
【実施例】以下本発明を実施例により説明する。図１は
本発明の一実施例の一部破断した斜視図を示しており、
本実施例では回路基板として、従来のプリント配線回路
基板の代わりに、所謂ＭＣＢ（モールド・サーキット・
ボード）と言われる回路基板７を用いたものである。こ
のＭＣＢからなる回路基板７は耐熱性の高い熱可塑性樹
脂（例えばポリプラスチック社正の液晶ポリマー、商品
名「ベクトラ」）を用いて射出成形にて形成した基材の
上にＣｕメッキ等で電路を形成したもので、本発明では
化粧用プレート６内に収まるように器具の裏カバー５を
兼ねた構造となっている。
本発明の一実施例の一部破断した斜視図を示しており、
本実施例では回路基板として、従来のプリント配線回路
基板の代わりに、所謂ＭＣＢ（モールド・サーキット・
ボード）と言われる回路基板７を用いたものである。こ
のＭＣＢからなる回路基板７は耐熱性の高い熱可塑性樹
脂（例えばポリプラスチック社正の液晶ポリマー、商品
名「ベクトラ」）を用いて射出成形にて形成した基材の
上にＣｕメッキ等で電路を形成したもので、本発明では
化粧用プレート６内に収まるように器具の裏カバー５を
兼ねた構造となっている。
【０００９】而して図２に示すように裏カバー５を兼ね
た回路基板７上にはコンデンサや抵抗等のチッブ型電子
部品１と、ＩＣ２やその他発光ダイオード、受光素子等
の半導体素子とを実装してある。半導体素子はベアチッ
プ状態で実装するため図２に示すようにワイヤボンディ
ング１１の部分にＮｉ＋Ａｕメッキを施し、また実装時
に封止樹脂８でチップ全体を封止している。尚、電源供
給、信号伝送用の配線を回路へ接続するためのコネクタ
を基板成形時に導体とともに一体成形を行なうことが容
易で、器具全体の小型化、薄型化に寄与できる。
た回路基板７上にはコンデンサや抵抗等のチッブ型電子
部品１と、ＩＣ２やその他発光ダイオード、受光素子等
の半導体素子とを実装してある。半導体素子はベアチッ
プ状態で実装するため図２に示すようにワイヤボンディ
ング１１の部分にＮｉ＋Ａｕメッキを施し、また実装時
に封止樹脂８でチップ全体を封止している。尚、電源供
給、信号伝送用の配線を回路へ接続するためのコネクタ
を基板成形時に導体とともに一体成形を行なうことが容
易で、器具全体の小型化、薄型化に寄与できる。
【００１０】上記のように構成された本発明配線器具
は、化粧用プレート６の背面と、裏カバー５を兼ねた回
路基板７の背面とが略同一面なっているため、壁面に従
来のような埋め込み孔を設けることなく壁面に取り付け
ることができるのである。尚ベアチップ状態の半導体素
子の実装部分を図３に示すように凸部９にすれば、配線
を高密度で微細にする場合に有効であり、また図４に示
すように凹部１０にすれば一層の薄型化が図れる。
は、化粧用プレート６の背面と、裏カバー５を兼ねた回
路基板７の背面とが略同一面なっているため、壁面に従
来のような埋め込み孔を設けることなく壁面に取り付け
ることができるのである。尚ベアチップ状態の半導体素
子の実装部分を図３に示すように凸部９にすれば、配線
を高密度で微細にする場合に有効であり、また図４に示
すように凹部１０にすれば一層の薄型化が図れる。
【００１１】
【発明の効果】本願の請求項１及び２の発明は、器具の
裏カバーと共に一体成形により形成された回路基板を備
え、この回路基板に設けた電路パターンにベアチップ状
態の半導体部品を含む電子部品を実装したので、回路部
品を内蔵する収納凹部が不要となり、そのため裏カバー
の裏方への突出部分がなくなり、結果壁面取り付け時に
おいて、突出部を埋め込むための孔を壁面にあける必要
がなくなって、施工時の作業性が大幅に向上し、更に回
路基板と裏カバーとが一体成形で形成されているため、
回路基板を組み込む工程が無くなって組み立て工数が低
減でき、そのため工程の合理化が可能となり、しかも別
体部材の回路基板を用いないため、基板コストが低減で
きるという効果があり、さらに請求項１の発明では、ベ
アチップ状態の半導体素子が実装される回路基板の部位
を他の部位よりも前面に突出させているので、電路パタ
ーンを形成する際の露光過程でマスクとの密着が図れ、
高密度で微細なパターンを容易に形成することができる
という効果がある。 また請求項２の発明では、ベアチッ
プ状態の半導体素子が実装される回路基板の部位を他の
部位よりも窪ませているので、回路基板に実装された半
導体素子の突出量を小さくして、薄型化を図ることがで
きるという効果がある。
裏カバーと共に一体成形により形成された回路基板を備
え、この回路基板に設けた電路パターンにベアチップ状
態の半導体部品を含む電子部品を実装したので、回路部
品を内蔵する収納凹部が不要となり、そのため裏カバー
の裏方への突出部分がなくなり、結果壁面取り付け時に
おいて、突出部を埋め込むための孔を壁面にあける必要
がなくなって、施工時の作業性が大幅に向上し、更に回
路基板と裏カバーとが一体成形で形成されているため、
回路基板を組み込む工程が無くなって組み立て工数が低
減でき、そのため工程の合理化が可能となり、しかも別
体部材の回路基板を用いないため、基板コストが低減で
きるという効果があり、さらに請求項１の発明では、ベ
アチップ状態の半導体素子が実装される回路基板の部位
を他の部位よりも前面に突出させているので、電路パタ
ーンを形成する際の露光過程でマスクとの密着が図れ、
高密度で微細なパターンを容易に形成することができる
という効果がある。 また請求項２の発明では、ベアチッ
プ状態の半導体素子が実装される回路基板の部位を他の
部位よりも窪ませているので、回路基板に実装された半
導体素子の突出量を小さくして、薄型化を図ることがで
きるという効果がある。
【図１】本発明の一実施例の一部破断せる斜視図であ
る。
る。
【図２】同上の横断面図である。
【図３】本発明の別の実施例の要部の拡大断面図であ
る。
る。
【図４】本発明の他の実施例の要部の拡大断面図であ
る。
る。
【図５】従来例の一部破断せる斜視図である。
【図６】同上の横断面図である。
１ 電子部品 ２ ＩＣ ５ 裏カバー ６ 化粧用プレート ７ 回路基板
フロントページの続き (72)発明者 田中 章三 大阪府門真市大字門真1048番地松下電工 株式会社内 (72)発明者 笠原 健 大阪府門真市大字門真1048番地松下電工 株式会社内 (56)参考文献 特開 平４−12589（ＪＰ，Ａ) 実開 平１−129877（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/02 - 23/08 H05K 1/02,5/00
Claims (2)
- 【請求項１】器具の裏カバーと共に一体成形により形成
された回路基板を備え、ベアチップ状態の半導体素子が
実装される回路基板の部位を他の部位よりも前面に突出
させ、この回路基板に設けた電路パターンにベアチップ
状態の半導体素子を含む電子部品を実装したことを特徴
とする配線器具。 - 【請求項２】器具の裏カバーと共に一体成形により形成
された回路基板を備え、ベアチップ状態の半導体素子が
実装される回路基板の部位を他の部位よりも窪ませ、こ
の回路基板に設けた電路パターンにベアチップ状態の半
導体素子を含む電子部品を実装したことを特徴とする配
線器具。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9463792A JP3192206B2 (ja) | 1992-04-15 | 1992-04-15 | 配線器具 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9463792A JP3192206B2 (ja) | 1992-04-15 | 1992-04-15 | 配線器具 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05291424A JPH05291424A (ja) | 1993-11-05 |
| JP3192206B2 true JP3192206B2 (ja) | 2001-07-23 |
Family
ID=14115790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9463792A Expired - Lifetime JP3192206B2 (ja) | 1992-04-15 | 1992-04-15 | 配線器具 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3192206B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4883983B2 (ja) * | 2005-10-20 | 2012-02-22 | 能美防災株式会社 | 集合玄関機 |
-
1992
- 1992-04-15 JP JP9463792A patent/JP3192206B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05291424A (ja) | 1993-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3938177A (en) | Narrow lead contact for automatic face down bonding of electronic chips | |
| JPH05304248A (ja) | 半導体装置 | |
| JPH10303522A (ja) | 回路基板 | |
| WO2005083807A1 (en) | A pcb-mounted radiator and an led package using the pcb, and the manufacturing method thereof | |
| JP3192206B2 (ja) | 配線器具 | |
| JPH11288751A (ja) | プリント配線基板への端子の取付構造 | |
| US6819570B2 (en) | Circuit board with lead frame | |
| JP2806949B2 (ja) | 電装品のアース接続構造及び金属基板を有する集積回路 | |
| JP3232723B2 (ja) | 電子回路装置およびその製造方法 | |
| JP3319583B2 (ja) | 車両用電子機器 | |
| US5296782A (en) | Front mask of display device and manufacturing method thereof | |
| JP2001223452A (ja) | 回路基板 | |
| JP2004111595A (ja) | 壁体防水構造及び防水型電子機器 | |
| JP3072235B2 (ja) | 面実装型リモコン受光ユニット及びその製造方法 | |
| JP2566842Y2 (ja) | フレキシブルプリント基板の接続装置 | |
| JPH0126078Y2 (ja) | ||
| JPH11284370A (ja) | 電気回路の接続構造 | |
| US6407928B1 (en) | LED surface mount | |
| JP2849888B2 (ja) | 配線接続箱 | |
| JP2771575B2 (ja) | 混成集積回路 | |
| JP2906886B2 (ja) | 表示部品のモジュール取付構造 | |
| JPH0451486Y2 (ja) | ||
| JPH10335761A (ja) | 配線板 | |
| JPS5931018Y2 (ja) | 電子機器 | |
| JP2711375B2 (ja) | リードフレームを有する電子部品搭載用基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010424 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080525 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090525 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090525 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090525 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |