JP3184159B2 - バリヤ層及びその製造方法 - Google Patents

バリヤ層及びその製造方法

Info

Publication number
JP3184159B2
JP3184159B2 JP27038298A JP27038298A JP3184159B2 JP 3184159 B2 JP3184159 B2 JP 3184159B2 JP 27038298 A JP27038298 A JP 27038298A JP 27038298 A JP27038298 A JP 27038298A JP 3184159 B2 JP3184159 B2 JP 3184159B2
Authority
JP
Japan
Prior art keywords
barrier layer
layer
forming
opening
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27038298A
Other languages
English (en)
Other versions
JPH11260917A (ja
Inventor
萃蓉 游
火鐵 盧
世偉 孫
益民 黄
Original Assignee
聯華電子股▼ヒン▲有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW087101691A external-priority patent/TW365698B/zh
Application filed by 聯華電子股▼ヒン▲有限公司 filed Critical 聯華電子股▼ヒン▲有限公司
Publication of JPH11260917A publication Critical patent/JPH11260917A/ja
Application granted granted Critical
Publication of JP3184159B2 publication Critical patent/JP3184159B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、バリヤ層及びバリ
ヤ層の製造方法に関するものである。より詳細には、本
発明は、バイアと低ｋ（low-k）誘電側壁との接着力を
高めることのできるバリヤ層及びバリヤ層の製造方法に
関するものである。
【０００２】
【従来の技術】一般に、集積回路の集積化の度合いが増
すにつれ、対応して、デバイスを相互接続するのに必要
な金属製相互接続子の数が増加する。このことは、ディ
ープサブミクロン超大規模集積回路（ＶＬＳＩ）の製造
において特にそうである。金属相互接続子の一つの重要
で非常に望ましい特性は、接触面積が非常に小さな場合
でも導電性が良いことである。今のところ、金属相互接
続子を形成するためのもっとも一般的な材料は、アルミ
ニウムである。しかしながら、銅は、より抵抗が低く、
より融点が高い。したがって、集積化の度合いが増し続
けているため、多くの予見し得る問題がなお存在するに
もかかわらず、銅は、来る世代における相互接続子を形
成するための材料としてアルミニウムに代わる可能性を
有している。
【０００３】図１は、従来のバリヤ層構造を示す断面模
式図である。図１に示すように、バリヤ層構造は、先
ず、半導体基板１０を用意することによって形成され
る。ただし、この基板１０上には金属線構造のような導
電層１１が既に形成されている。次いで、導電層１１及
び基板１０を覆って誘電層１２を形成する。誘電層１２
は、低ｋ誘電性材料を用いて形成することができる。次
に、誘電層１２にバイア１４を形成し、次いで、タング
ステン、銅又はアルミニウム等の高導電性材料を、バイ
ア１４内に堆積する。一般には、バイア１４と導電層と
の間、及びバイア１４と誘電層との間に、バリヤ層も形
成する。バリヤ層１３を形成する理由は、導電性材料の
バイア１４の側部への接着力を増加させるためであると
ともに、導電性材料が誘電層に拡散するのを防止するた
めである。今日、最も一般的に使用されるバリヤ層材料
には、チタン／窒化チタン（Ｔi/ＴiＮ）、窒化タング
ステン（ＷＮ）、タンタル（Ｔa）及び窒化タンタルが
ある（ＴaＮ）。
【０００４】図２は、ダマシーン（damascene）法によ
って形成された従来のバリヤ層構造を示す断面図であ
る。図２に示すように、このバリヤ層構造は、先ず、上
に導電層２１が形成された半導体基板２０を用意するこ
とによって形成される。導電層は、例えば、第１金属線
構造でよい。次に、導電層２１及び基板２０を覆って、
誘電層２２を形成する。誘電層２２は、低ｋ誘電性材料
を用いて形成することができる。しかる後、誘電層２２
に、第２開口２４及び及び第１開口２３を、順に形成す
る。続いて、第１開口２３及び第２開口２４を覆ってバ
リヤ層２５を形成する。通常、最も一般的に使用される
バリヤ層材料には、チタン／窒化チタン（Ｔi/Ｔi
Ｎ）、窒化タングステン（ＷＮ）、タンタル（Ｔa）、
窒化タンタル（ＴaＮ）がある。バリヤ層１３がある理
由は、続いて堆積する導電性材料の接着強さを高めるた
めであるとともに、導電性材料が誘電層に拡散するのを
防止するためである。次の工程で、開口２３及び２４内
並びに誘電層２２を覆って、導電層２６を堆積する。こ
の導電層２６は、良好な導電性を有する材料、例えば、
タングステン、銅又はアルミニウムを使用して形成する
ことができる。最後に、導電層２６を、化学−機械研磨
（ＣＭＰ）作業により平坦化し、ダマシーン製造法を完
了する。ダマシーン法を用いる利点には、同じ加工作業
で、バイアと第２金属線構造との両方を形成するその能
力がある。例えば、バイア構造が第１開口２３に形成さ
れ、第２金属線構造が第２開口２４に形成される。
【０００５】
【発明が解決しようとする課題】上記のバリヤ層の製造
方法には、欠点がある。第一に、バイアを満たすのに用
いる材料が銅である（将来の傾向）場合には、銅と誘電
性材料との間の相互拡散（cross-diffusion）が非常に
強く、従来の材料及び方法を用いて形成したバリヤで
は、拡散を防止することができない。有機低ｋ誘電性材
料が、誘電層としてしばしば用いられるが、有機低ｋ誘
電性材料は、従来のバリヤ層材料との接着力が弱い。こ
れは、低ｋ誘電性材料が、高い水分吸収力を有している
ためであり、このことは、有機低ｋ誘電性材料に関して
特にそうである。したがって、水分の層が、誘電性材料
の表層に保持される。このため、誘電層は、続いて堆積
するバリヤ層及び導電層との弱い接着力しかもたらすこ
とができない。
【０００６】上記に照らし、バリヤ層の製造方法を提供
する必要がある。
【０００７】
【課題を解決するための手段】したがって、本発明は、
低ｋ誘電層とバリヤ層との間の接着力を高めることがで
きるとともに、バリヤ層導電性材料の拡散を防止するバ
リヤ層の能力を高めることのできるバリヤ層と、かかる
バリヤ層の製造方法を提供するものである。加えて、こ
のバリヤ層は、低ｋ誘電層の表面を保護し、水分吸収面
を有する影響を最小限にすることができる。
【０００８】これら及び他の利点を得るため、また、本
発明の目的にしたがい、本明細書において具現化され、
明白に説明されているように、本発明は、バリヤ層構造
を提供するものである。このバリヤ層構造は、上に導電
層が形成された半導体基板と、導電層及び半導体基板を
覆って形成された誘電層とを備えている。誘電層は、導
電層を露出させる開口を有しており、例えば、有機低ｋ
誘電層でよい。また、第１バリヤ層が、誘電層の開口と
その周囲領域に堆積される。この第１バリヤ層は、シリ
コン含有層、又はドープされたシリコン（doped-Si）層
でよい。第２バリヤ層が、第１バリヤ層上に形成され、
チタン／窒化チタン（Ｔi/ＴiＮ）層、窒化タングステ
ン（ＷＮ）層、タンタル（Ｔa）層又は窒化タンタル
（ＴaＮ）層でよい。
【０００９】これら及び他の利点を得るため、また、本
発明の目的にしたがい、本明細書において具現化され、
明白に説明されているように、本発明は、バリヤ層の製
造方法を提供するものである。先ず、上に導電層が形成
された半導体基板を用意する。次いで、導電層及び半導
体基板を覆って、有機低ｋ誘電層等の誘電層を堆積す
る。次に、誘電層に開口を形成して、導電層を露出させ
る。しかる後、第１バリヤ層を、開口及び周囲領域に堆
積する。第１バリヤ層は、プラズマ増進ＣＶＤ（ＰＥＣ
ＶＤ）法、低圧ＣＶＤ（ＬＰＣＶＤ）法、電子ビーム蒸
着法、又はスパッタ法によって形成されたシリコン含有
層又はドープされたシリコン（doped-Si）層でよい。最
後に、第１バリヤ層を覆って、第２バリヤ層を形成す
る。第２バリヤ層は、チタン／窒化チタン（Ｔi/Ｔi
Ｎ）層、窒化タングステン（ＷＮ）層、タンタル（Ｔ
a）層又は窒化タンタル（ＴaＮ）層でよい。
【００１０】上記の一般的説明及び以下の詳細な説明は
何れも代表的なものであり、権利請求された本発明の更
なる説明を提供することを意図するものであることが理
解さるべきである。
【００１１】
【発明の実施の形態】添付図面は、本発明のよりよい理
解をもたらすために含まれているものであり、本明細書
に組み込まれてその一部を構成するものである。図面
は、本発明の実施の形態を例示するものであり、説明と
共に、本発明の原理を説明する役割を果たすものであ
る。
【００１２】ここで、例が添付図面に図示された本発明
の目下の好ましい実施の形態を詳細に参照する。可能な
場合には、図面及び説明において、同様又は類似の部分
を表わすのに同様の参照番号を使用する。
【００１３】図３Ａ〜図３Ｄは、本発明の第１の好まし
い実施の形態によるバイアの表面を覆ってバリヤ層を形
成するための製造工程の進展を示す断面図である。
【００１４】先ず、図３Ａでは、上に導電層３１が形成
された半導体基板３０を用意する。導電層３１は、例え
ば、トランジスタのソース／ドレイン領域又は金属線構
造の部品（part）でよい。次に、導電層３１及び半導体
基板３０を覆って誘電層３２を形成する。誘電層３２
は、例えば、有機低ｋ誘電層又は酸化物層でよい。続い
て、導電層３１を露出させる開口３３を形成するよう、
誘電層３２にパターン付けをする。
【００１５】次に、図３Ｂに示すように、露出した半導
体基板３０及び露出した誘電層３２を、乾式又は湿式洗
浄法を用いて洗浄する。しかる後、プラズマ処理を行っ
て、露出した半導体基板３０及び露出した誘電層３２を
洗浄する。プラズマ処理は、アルゴン（Ａr）、水素
（Ｈ2）又はアルゴン／水素を含むプラズマを用いて実
施することができる。続いて、開口３３及び周囲領域を
覆って、薄い第１バリヤ層３４を形成する。第１バリヤ
層３４は、３００Å未満の厚さを有しているのが好まし
く、ドープされたシリコン（doped-Si）層又はシリコン
をドープした層である。第１バリヤ層３４は、プラズマ
増進ＣＶＤ（ＰＥＣＶＤ）法、低圧ＣＶＤ（ＬＰＣＶ
Ｄ）法、電子ビーム蒸着法、又はスパッタ法によって形
成することができる。第１バリヤ層３４は、その有機低
ｋ誘電層との接着力を高めることができ、有機誘電層の
水分吸収を低めることができる。
【００１６】次に、図３Ｃに示すように、第１バリヤ層
３４を覆って、第２バリヤ層３５を形成する。第２バリ
ヤ層３５は、例えば、チタン／窒化チタン（Ｔi/Ｔi
Ｎ）複合層、窒化タングステン（ＷＮ）層、タンタル
（Ｔa）層又は窒化タンタル（ＴaＮ）層でよく、ＣＶＤ
法を用いて形成される。
【００１７】最後に、図３Ｄに示すように、タングステ
ン、銅又はアルミニウムなどの導電性材料を誘電層３２
を覆って堆積し、開口３３を満たす。次いで、化学−機
械研磨法を用いて導電層を研磨し、誘電層３２を露出さ
せる。斯くして、バイア構造３６が形成される。
【００１８】図４Ａ〜図４Ｄは、本発明の第２の好まし
い実施の形態によるダマシーン法を用いたバリヤ層を形
成するための製造工程の進展を示す断面図である。
【００１９】先ず、図４Ａでは、上に導電層４１が形成
された半導体基板４０を用意する。導電層４１は、例え
ば、トランジスタのソース／ドレイン領域又は金属線構
造の部品（part）でよい。次に、導電層４１及び半導体
基板４０を覆って誘電層４２を形成する。誘電層４２
は、例えば、有機低ｋ誘電層又は酸化物層でよい。続い
て、第１開口４４を形成するよう、誘電層４２にパター
ン付けをするが、第１開口４４の深さは、誘電層４２の
厚さよりも小さい。しかる後、誘電層４２をさらにエッ
チングし、第１開口４４の下の導電層４１を露出させる
第２開口４３を形成するが、第２開口４３は、第１開口
４４よりも小さな幅を有している。
【００２０】次に、図４Ｂに示すように、露出した半導
体基板４０及び露出した誘電層４２を乾式又は湿式洗浄
法を用いて洗浄する。しかる後、更にプラズマ処理を行
って、露出した半導体基板４２及び露出した誘電層４２
を洗浄する。プラズマ処理は、アルゴン（Ａr）、水素
（Ｈ2）又はアルゴン／水素を含むプラズマを用いて実
施することができる。続いて、第１開口４４ｋ、第２開
口４３及び周囲領域を覆って、第１バリヤ層４５を形成
する。第１バリヤ層４５は、３００Å未満の厚さを有し
ているのが好ましく、ドープされたシリコン（doped-S
i）層又はシリコンをドープした層である。第１バリヤ
層３４は、プラズマ増進ＣＶＤ（ＰＥＣＶＤ）法、低圧
ＣＶＤ（ＫＰＣＶＤ）法、電子ビーム蒸着法、又はスパ
ッタ法によって形成することができる。第１バリヤ層４
５は、その有機低ｋ誘電層との接着力を高めることがで
き、有機誘電層の水分吸収を低めることができる。
【００２１】次に、図４Ｃに示すように、第１バリヤ層
４５を覆って第２バリヤ層４６を形成する。第２バリヤ
層４６は、例えば、ＣＶＤ法を用いて形成されたチタン
／窒化チタン（Ｔi/ＴiＮ）複合層、窒化タングステン
（ＷＮ）層、タンタル（Ｔa）層又は窒化タンタル（Ｔa
Ｎ）層でよい。
【００２２】最後に、図４Ｄに示すように、タングステ
ン、銅又はアルミニウムなどの導電性材料を誘電層４２
を覆って堆積させ、第１開口４４と第２開口４３を満た
す。次いで、化学−機械研磨法を用いて導電層を研磨
し、誘電層４２を露出させる。斯くして、ダマシーン法
によって形成されたバイア構造ができあがる。ダマシー
ン法を用いる利点には、同じ加工作業でバイアと第２金
属線構造との両方を形成するその能力を含む。例えば、
第２開口４３にバイア構造が形成されると共に、第１開
口４４に第２金属線構造が形成される。
【００２３】摘要として、本発明のバリヤ層の形成方法
には、以下の特徴がある。 （１）第１バリヤ層３４、例えば、ドープされたシリコ
ン（doped-Si）層は、その有機低ｋ誘電層３２との接着
力を高めることができる。 （２）第１バリヤ層３４は、有機低ｋ誘電層３２の表面
を保護することができる。したがって、誘電層３２が水
分を有する影響が最小限になる。 （３）本発明の第１バリヤ層３４は、誘電層３２と後に
堆積させる金属層３６との間の応力（stress）を低下さ
せることができる。 （４）第１バリヤ層３４は、第２バリヤ層３５と共に、
次に堆積させる金属層３６の拡散をシールする能力を高
める。
【００２４】本発明の範囲又は精神から逸脱することな
しに、本発明の構成に種々の変更及び変化をほどこすこ
とができることが、当業者には自明であろう。上記に鑑
みて、本発明は、特許請求の範囲及びそれらの均等事項
の範囲内のものであれば、本発明の変更形態及び変化形
態を包含することを意図するものである。
【図面の簡単な説明】
【図１】従来のバリヤ層構造を示す断面模式図である。
【図２】ダマシーン法によって形成された従来のバリヤ
層構造を示す断面図である。
【図３】本発明の第１の好ましい実施の形態によるバイ
アの表面を覆うバリヤ層を形成するための製造工程の進
展を示す断面図である。
【図４】本発明の第２の好ましい実施の形態によるダマ
シーン法を用いたバリヤ層を形成するための製造工程の
進展を示す断面図である。
【符号の説明】
３０…半導体基板 ３１…導電層 ３２…誘電層 ３３…開口 ３４…第１バリヤ層 ３５…第２バリヤ層
フロントページの続き (56)参考文献 特開 平７−74247（ＪＰ，Ａ) 特開 平６−77163（ＪＰ，Ａ) 特開 平９−129727（ＪＰ，Ａ) Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ ｖｏｌ．308−309，ｐ．523−528，1997 年10月 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 H01L 21/321 H01L 21/3213 H01L 21/768 H01L 21/28 - 21/288 H01L 21/44 - 21/445 H01L 29/40 - 29/51 H01L 29/872

Claims (31)

    (57)【特許請求の範囲】
  1. 【請求項１】 上に導電層が形成された半導体基板と、 導電層及び半導体基板を覆い、導電層を露出させる開口
    を有する有機低k誘電層と、 開口及び周囲領域のサイドを覆う、ドープされたシリコ
    ン（doped-Si）層を含む第１バリヤ層と、 第１バリヤ層を覆う第２バリヤ層とを、 備えることを特徴とするバリヤ層構造。
  2. 【請求項２】 導電層には、トランジスタのソース／ド
    レイン領域を含むことを特徴とする請求項１記載の構
    造。
  3. 【請求項３】 導電層には、金属線構造を含むことを特
    徴とする請求項１記載の構造。
  4. 【請求項４】 第１バリヤ層は、３００Å未満の厚さを
    有することを特徴とする請求項１記載の構造。
  5. 【請求項５】 第２バリヤ層には、チタン／窒化チタン
    （Ｔi/ＴiＮ）複合層を含むことを特徴とする請求項１
    記載の構造。
  6. 【請求項６】 第２バリヤ層には、窒化タングステン
    （ＷＮ）層を含むことを特徴とする請求項１記載の構
    造。
  7. 【請求項７】 第２バリヤ層には、タンタル（Ｔa）層
    を含むことを特徴とする請求項１記載の構造。
  8. 【請求項８】 第２バリヤ層には、窒化タンタル（Ｔa
    Ｎ）層を含むことを特徴とする請求項１記載の構造。
  9. 【請求項９】 上に導電層が形成された半導体基板を用
    意する工程と、 導電層及び半導体基板を覆って有機低k誘電層を形成し
    た後、導電層を露出させるため、該誘電層に開口を形成
    する工程と、 開口及び周囲領域のサイドに、ドープされたシリコン
    （doped-Si）層を含む第１バリヤ層を形成する工程と、 第１バリヤ層を覆って第２バリヤ層を形成する工程と
    を、 備えることを特徴とするバリヤ層の形成方法。
  10. 【請求項１０】 導電層には、トランジスタのソース／
    ドレイン領域を含むことを特徴とする請求項９記載の方
    法。
  11. 【請求項１１】 導電層には、金属線構造を含むことを
    特徴とする請求項９記載の方法。
  12. 【請求項１２】 第１バリヤ層は、３００Å未満の厚さ
    を有することを特徴とする請求項９記載の方法。
  13. 【請求項１３】 第１バリヤ層を形成する工程には、プ
    ラズマ増進ＣＶＤ（ＰＥＣＶＤ）法を含むことを特徴と
    する請求項９記載の方法。
  14. 【請求項１４】 第１バリヤ層を形成する工程には、低
    圧ＣＶＤ（ＬＰＣＶＤ）法を含むことを特徴とする請求
    項９記載の方法。
  15. 【請求項１５】 第１バリヤ層を形成する工程には、電
    子ビーム蒸着法を含むことを特徴とする請求項９記載の
    方法。
  16. 【請求項１６】 第１バリヤ層を形成する工程には、ス
    パッタ法を含むことを特徴とする請求項９記載の方法。
  17. 【請求項１７】 第２バリヤ層を形成する工程には、チ
    タン（Ｔi）を堆積した後に窒化チタン（ＴiＮ）を堆積
    し、チタン／窒化チタン（Ｔi/ＴiＮ）複合層を形成す
    ることを含むことを特徴とする請求項９記載の方法。
  18. 【請求項１８】 第２バリヤ層を形成する工程には、窒
    化タングステン（ＷＮ）の堆積を含むことを特徴とする
    請求項９記載の方法。
  19. 【請求項１９】 第２バリヤ層を形成する工程には、タ
    ンタル（Ｔa）の堆積を含むことを特徴とする請求項９
    記載の方法。
  20. 【請求項２０】 第２バリヤ層を形成する工程には、窒
    化タンタル（ＴaＮ）の堆積を含むことを特徴とする請
    求項９記載の方法。
  21. 【請求項２１】 第１バリヤ層を覆って第２バリヤ層を
    形成する工程の後、導電性材料を開口内に堆積し、続い
    て、化学−機械研磨（ＣＭＰ）作業を行うことを更に含
    むことを特徴とする請求項９記載の方法。
  22. 【請求項２２】 導電性材料層を形成するために用いる
    材料は、タングステン、銅及びアルミニウムを含む群か
    ら選択されることを特徴とする請求項２１記載の方法。
  23. 【請求項２３】 上に導電層が形成された半導体基板を
    用意する工程と、 導電層及び半導体基板を覆って有機低k誘電層を形成し
    た後、該誘電層に、誘電層の厚さよりも深さの小さい第
    １開口を形成する工程と、 第１開口からエッチングを継続することにより、導電層
    を露出させる第２開口であって、幅が第１開口よりも小
    さい第２開口を形成する工程と、 第１開口、第２開口及び周囲領域のサイドに、ドープさ
    れたシリコン（doped-Si）層を含む第１バリヤ層を形成
    する工程と、 第１バリヤ層を覆って第２バリヤ層を形成する工程と
    を、 備えることを特徴とするダマシーン法に適用することの
    できるバリヤ層の形成方法。
  24. 【請求項２４】 第１バリヤ層は、３００Å未満の厚さ
    を有することを特徴とする請求項２３記載の方法。
  25. 【請求項２５】 第１バリヤ層を形成する工程には、プ
    ラズマ増進ＣＶＤ（ＰＥＣＶＤ）法を含むことを特徴と
    する請求項２３記載の方法。
  26. 【請求項２６】 第１バリヤ層を形成する工程には、低
    圧ＣＶＤ（ＬＰＣＶＤ）法を含むことを特徴とする請求
    項２３記載の方法。
  27. 【請求項２７】 第１バリヤ層を形成する工程には、電
    子ビーム蒸着法を含むことを特徴とする請求項２３記載
    の方法。
  28. 【請求項２８】 第１バリヤ層を形成する工程には、ス
    パッタ法を含むことを特徴とする請求項２３記載の方
    法。
  29. 【請求項２９】 第２バリヤ層を形成する材料は、チタ
    ン／窒化チタン（Ｔi/ＴiＮ）、窒化タングステン（Ｗ
    Ｎ）、タンタル（Ｔa）及び窒化タンタル（ＴaＮ）含む
    第１の群から選択されることを特徴とする請求項２３記
    載の方法。
  30. 【請求項３０】 第１バリヤ層を覆って第２バリヤ層を
    形成する工程の後、導電性材料を第１開口及び第２開口
    内に堆積し、続いて、化学−機械研磨（ＣＭＰ）作業を
    行うことを更に含むことを特徴とする請求項２３記載の
    方法。
  31. 【請求項３１】 導電性材料層を形成する材料は、タン
    グステン、銅及びアルミニウムを含む第２の群から選択
    されることを特徴とする請求項３０記載の方法。
JP27038298A 1998-02-09 1998-09-24 バリヤ層及びその製造方法 Expired - Fee Related JP3184159B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
TW087101691A TW365698B (en) 1998-02-09 1998-02-09 Structure of barrier layer and the manufacturing method thereof
TW87101691 1998-02-09
GB9819997A GB2341484B (en) 1998-02-09 1998-09-14 Barrier layer and fabricating method of the same
NL1010203A NL1010203C2 (nl) 1998-02-09 1998-09-28 Sperlaag en fabricagewerkwijze hiervoor.

Publications (2)

Publication Number Publication Date
JPH11260917A JPH11260917A (ja) 1999-09-24
JP3184159B2 true JP3184159B2 (ja) 2001-07-09

Family

ID=27269479

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27038298A Expired - Fee Related JP3184159B2 (ja) 1998-02-09 1998-09-24 バリヤ層及びその製造方法

Country Status (6)

Country Link
US (1) US6025264A (ja)
JP (1) JP3184159B2 (ja)
DE (1) DE19844451A1 (ja)
FR (1) FR2774809B1 (ja)
GB (1) GB2341484B (ja)
NL (1) NL1010203C2 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW374948B (en) * 1998-07-28 1999-11-21 United Microelectronics Corp Method of prevention of poisoning trenches in dual damascene process structures and dielectric layer windows
US6265779B1 (en) * 1998-08-11 2001-07-24 International Business Machines Corporation Method and material for integration of fuorine-containing low-k dielectrics
US6559050B1 (en) 1998-09-29 2003-05-06 Texas Instruments Incorporated Process for high thermal stable contact formation in manufacturing sub-quarter-micron CMOS devices
JP4095731B2 (ja) 1998-11-09 2008-06-04 株式会社ルネサステクノロジ 半導体装置の製造方法及び半導体装置
TW400619B (en) * 1999-03-05 2000-08-01 United Microelectronics Corp The manufacture method of dual damascene structure
US6410457B1 (en) * 1999-09-01 2002-06-25 Applied Materials, Inc. Method for improving barrier layer adhesion to HDP-FSG thin films
KR20010053894A (ko) * 1999-12-02 2001-07-02 박종섭 반도체소자의 배리어층 형성방법
KR100749970B1 (ko) * 2000-03-20 2007-08-16 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 반도체 디바이스 및 그 제조 방법
US6444136B1 (en) * 2000-04-25 2002-09-03 Newport Fab, Llc Fabrication of improved low-k dielectric structures
US6297158B1 (en) 2000-05-31 2001-10-02 Taiwan Semiconductor Manufacturing Company Stress management of barrier metal for resolving CU line corrosion
US6528432B1 (en) * 2000-12-05 2003-03-04 Advanced Micro Devices, Inc. H2-or H2/N2-plasma treatment to prevent organic ILD degradation
US6689684B1 (en) * 2001-02-15 2004-02-10 Advanced Micro Devices, Inc. Cu damascene interconnections using barrier/capping layer
US7087997B2 (en) 2001-03-12 2006-08-08 International Business Machines Corporation Copper to aluminum interlayer interconnect using stud and via liner
US6879046B2 (en) 2001-06-28 2005-04-12 Agere Systems Inc. Split barrier layer including nitrogen-containing portion and oxygen-containing portion
DE10134900B4 (de) * 2001-07-18 2007-03-15 Infineon Technologies Ag Haltevorrichtung mit Diffusionssperrschicht für Halbleitereinrichtungen
KR100458768B1 (ko) * 2002-12-09 2004-12-03 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
US7262133B2 (en) * 2003-01-07 2007-08-28 Applied Materials, Inc. Enhancement of copper line reliability using thin ALD tan film to cap the copper line
CN1317745C (zh) * 2003-06-13 2007-05-23 联华电子股份有限公司 形成阻障层的方法与结构
KR100652317B1 (ko) * 2005-08-11 2006-11-29 동부일렉트로닉스 주식회사 반도체 소자의 금속 패드 제조 방법
KR100699859B1 (ko) * 2005-08-11 2007-03-27 삼성전자주식회사 반도체 설비의 캘리브레이션용 기준 웨이퍼
DE102005052001B4 (de) * 2005-10-31 2015-04-30 Advanced Micro Devices, Inc. Halbleiterbauelement mit einem Kontaktpfropfen auf Kupferbasis und ein Verfahren zur Herstellung desselben
DE102007046851B4 (de) * 2007-09-29 2019-01-10 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Halbleiterstruktur mit einem elektrisch leitfähigen Strukturelement und Verfahren zum Ausbilden einer Halbleiterstruktur
JP2012114233A (ja) * 2010-11-24 2012-06-14 Ulvac Japan Ltd 半導体装置の製造方法
DE102010063294B4 (de) * 2010-12-16 2019-07-11 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zur Herstellung von Metallisierungssystemen von Halbleiterbauelementen, die eine Kupfer/Silizium-Verbindung als ein Barrierenmaterial aufweisen
US9466524B2 (en) 2012-01-31 2016-10-11 Applied Materials, Inc. Method of depositing metals using high frequency plasma
CN108063117B (zh) * 2016-11-09 2020-12-01 中芯国际集成电路制造(上海)有限公司 互连结构及其形成方法
TW201840903A (zh) * 2016-11-20 2018-11-16 美商應用材料股份有限公司 選擇性沉積無腐蝕金屬觸點之方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4987562A (en) * 1987-08-28 1991-01-22 Fujitsu Limited Semiconductor layer structure having an aluminum-silicon alloy layer
JP2548957B2 (ja) * 1987-11-05 1996-10-30 富士通株式会社 半導体記憶装置の製造方法
JPH0430516A (ja) * 1990-05-28 1992-02-03 Canon Inc 半導体装置及びその製造方法
DE69127347T2 (de) * 1990-11-29 1998-02-05 At & T Corp Verfahren zur Herstellung eines Kontakts für integrierte Schaltungen
CA2041730C (en) * 1991-05-02 2001-08-21 Luc Ouellet Stabilization of the interface between aluminum and titanium nitride
US5739579A (en) * 1992-06-29 1998-04-14 Intel Corporation Method for forming interconnections for semiconductor fabrication and semiconductor device having such interconnections
JP3413876B2 (ja) * 1992-07-08 2003-06-09 セイコーエプソン株式会社 半導体装置
KR0138305B1 (ko) * 1994-11-30 1998-06-01 김광호 반도체소자 배선형성방법
EP0799903A3 (en) * 1996-04-05 1999-11-17 Applied Materials, Inc. Methods of sputtering a metal onto a substrate and semiconductor processing apparatus
US5744376A (en) * 1996-04-08 1998-04-28 Chartered Semiconductor Manufacturing Pte, Ltd Method of manufacturing copper interconnect with top barrier layer
US5814557A (en) * 1996-05-20 1998-09-29 Motorola, Inc. Method of forming an interconnect structure
KR100250744B1 (ko) * 1996-06-21 2000-05-01 김영환 반도체 소자의 폴리사이드층 형성 방법
US6080645A (en) * 1996-10-29 2000-06-27 Micron Technology, Inc. Method of making a doped silicon diffusion barrier region
US5989623A (en) * 1997-08-19 1999-11-23 Applied Materials, Inc. Dual damascene metallization

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ ｖｏｌ．３０８−３０９，ｐ．５２３−５２８，１９９７年１０月

Also Published As

Publication number Publication date
NL1010203C2 (nl) 2000-03-30
GB2341484B (en) 2000-12-06
JPH11260917A (ja) 1999-09-24
US6025264A (en) 2000-02-15
FR2774809A1 (fr) 1999-08-13
GB9819997D0 (en) 1998-11-04
GB2341484A (en) 2000-03-15
FR2774809B1 (fr) 2002-07-12
DE19844451A1 (de) 1999-08-26

Similar Documents

Publication Publication Date Title
JP3184159B2 (ja) バリヤ層及びその製造方法
US7851924B2 (en) Method of manufacturing semiconductor device, and semiconductor device
US6943111B2 (en) Barrier free copper interconnect by multi-layer copper seed
US6130157A (en) Method to form an encapsulation layer over copper interconnects
KR101031682B1 (ko) 초저 ｋ 유전체를 갖는 금속을 집적시키는 방법
US6870263B1 (en) Device interconnection
US6522013B1 (en) Punch-through via with conformal barrier liner
US6387754B2 (en) Method of forming an on-chip decoupling capacitor with bottom hardmask
KR100331906B1 (ko) 반도체 장치의 제조 방법
US6114235A (en) Multipurpose cap layer dielectric
TWI289901B (en) Method for producing dual damascene interconnections and structure produced thereby
US6583054B2 (en) Method for forming conductive line in semiconductor device
US6133628A (en) Metal layer interconnects with improved performance characteristics
JP2001176965A (ja) 半導体装置及びその製造方法
US6177342B1 (en) Method of forming dual damascene interconnects using glue material as plug material
KR100376810B1 (ko) 배리어막을갖는반도체소자및그제조방법
JP2001053151A (ja) 半導体集積回路装置およびその製造方法
US6380070B1 (en) Semiconductor device having a dual damascene interconnect structure and method for manufacturing same
JP3521200B2 (ja) 配線構造およびその形成方法
US6563221B1 (en) Connection structures for integrated circuits and processes for their formation
JP2001313336A (ja) 銅構造の製造方法
JP3029507B2 (ja) 半導体装置の配線層接続構造
JP2000216239A (ja) 銅内部結線の形成方法
KR100307985B1 (ko) 반도체 장치 및 그 제조방법
KR100954685B1 (ko) 반도체 소자의 금속배선 형성 방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090427

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100427

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100427

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110427

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120427

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120427

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130427

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130427

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140427

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees