JP3176105B2 - シングルチップマイコンとその使用方法 - Google Patents
シングルチップマイコンとその使用方法Info
- Publication number
- JP3176105B2 JP3176105B2 JP31590891A JP31590891A JP3176105B2 JP 3176105 B2 JP3176105 B2 JP 3176105B2 JP 31590891 A JP31590891 A JP 31590891A JP 31590891 A JP31590891 A JP 31590891A JP 3176105 B2 JP3176105 B2 JP 3176105B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- test state
- internal circuit
- terminal
- initialization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Description
【０００１】
【産業上の利用分野】本発明はシングルチップマイコン
とその使用方法に係わり、特に通常動作状態の他に、機
能確認や電気的特性を測定するテスト状態が設定できる
シングルチップマイコンとその使用方法に関する。
とその使用方法に係わり、特に通常動作状態の他に、機
能確認や電気的特性を測定するテスト状態が設定できる
シングルチップマイコンとその使用方法に関する。
【０００２】
【従来の技術】従来のシングルチップマイコンは図３に
示すように、電圧検出端子４からの信号（ＶＤＤ×２の
ハイレベル、０（ＧＮＤ）のロウレベル）と、テスト用
クロック入力端子５からのクロック（ＶＤＤのハイレベ
ル、０（ＧＮＤ）のロウレベル）と、命令入力端子６か
らの命令とを入力してテスト状態設定信号出力回路２か
らテスト状態設定信号１，２…ｎを出力し、この信号を
入力することによってテスト状態に設定された内部回路
１のテストを行なう。一方、高電位端子１４と低電位端
子１５間にプルアップ抵抗８と初期化スイッチ７を直列
に設け、両者間のノードに初期化端子３を接続する。こ
の初期化端子３から入力される初期化信号によりテスト
状態設定信号出力回路２と内部回路１は初期化される。
示すように、電圧検出端子４からの信号（ＶＤＤ×２の
ハイレベル、０（ＧＮＤ）のロウレベル）と、テスト用
クロック入力端子５からのクロック（ＶＤＤのハイレベ
ル、０（ＧＮＤ）のロウレベル）と、命令入力端子６か
らの命令とを入力してテスト状態設定信号出力回路２か
らテスト状態設定信号１，２…ｎを出力し、この信号を
入力することによってテスト状態に設定された内部回路
１のテストを行なう。一方、高電位端子１４と低電位端
子１５間にプルアップ抵抗８と初期化スイッチ７を直列
に設け、両者間のノードに初期化端子３を接続する。こ
の初期化端子３から入力される初期化信号によりテスト
状態設定信号出力回路２と内部回路１は初期化される。
【０００３】次に動作について説明する。電圧検出端子
４にテスト状態を設定する信号を加えたり、テスト用ク
ロック入力端子５にクロックを入力したり、命令入力端
子６より命令を入力する事でテスト状態設定信号出力回
路２より、テスト状態設定信号の１からｎまでのいずれ
かが出力し、このテスト状態設定信号により内部回路１
はシングルチップマイコンの機能の確認や電気的特性が
測定できるいくつかのテスト状態の中の１つに設定され
る。
４にテスト状態を設定する信号を加えたり、テスト用ク
ロック入力端子５にクロックを入力したり、命令入力端
子６より命令を入力する事でテスト状態設定信号出力回
路２より、テスト状態設定信号の１からｎまでのいずれ
かが出力し、このテスト状態設定信号により内部回路１
はシングルチップマイコンの機能の確認や電気的特性が
測定できるいくつかのテスト状態の中の１つに設定され
る。
【０００４】テスト中は初期化スイッチ７は開状態であ
りプルアップ抵抗８により初期化端子３はハイレベルと
なっている。一方、初期化したい時は、初期化スイッチ
７を人為的に閉状態にして初期化端子３から初期化信号
すなわちロウレベルを入力することによって内部回路１
とテスト状態設定信号出力回路２を初期化して、テスト
状態を解除する。
りプルアップ抵抗８により初期化端子３はハイレベルと
なっている。一方、初期化したい時は、初期化スイッチ
７を人為的に閉状態にして初期化端子３から初期化信号
すなわちロウレベルを入力することによって内部回路１
とテスト状態設定信号出力回路２を初期化して、テスト
状態を解除する。
【０００５】
【発明が解決しようとする課題】この従来のシングルチ
ップマイコンは、通常動作時に電圧検出端子４、テスト
用クロック入力端子５、命令入力端子６にノイズが入る
ことで、本来の目的とは別に、テスト状態設定信号出力
回路２が動作してテスト状態設定信号が出力することで
不所望に内部回路１がテスト状態になるという暴走が起
る可能性があり、この時の暴走から復帰する為には、人
為的に初期化スイッチ７を閉にして初期化端子に初期化
信号を入力しなければならないという問題点があった。
ップマイコンは、通常動作時に電圧検出端子４、テスト
用クロック入力端子５、命令入力端子６にノイズが入る
ことで、本来の目的とは別に、テスト状態設定信号出力
回路２が動作してテスト状態設定信号が出力することで
不所望に内部回路１がテスト状態になるという暴走が起
る可能性があり、この時の暴走から復帰する為には、人
為的に初期化スイッチ７を閉にして初期化端子に初期化
信号を入力しなければならないという問題点があった。
【０００６】
【課題を解決するための手段】本発明の特徴は、内部回
路と、前記内部回路をテスト状態とするための信号を出
力するテスト状態設定信号出力回路と、前記内部回路を
初期化するための初期化信号を外部より導入するための
初期化端子とを有するシングルチップマイコンにおい
て、前記内部回路がテスト状態の時にこのシングルチッ
プマイコン内部より信号が送られてくるテスト状態信号
出力端子を具備し、前記シングルチップマイコン内部よ
り送られてくる信号はその信号自体により前記内部回路
を初期化できるような信号であるシングルチップマイコ
ンにある。
路と、前記内部回路をテスト状態とするための信号を出
力するテスト状態設定信号出力回路と、前記内部回路を
初期化するための初期化信号を外部より導入するための
初期化端子とを有するシングルチップマイコンにおい
て、前記内部回路がテスト状態の時にこのシングルチッ
プマイコン内部より信号が送られてくるテスト状態信号
出力端子を具備し、前記シングルチップマイコン内部よ
り送られてくる信号はその信号自体により前記内部回路
を初期化できるような信号であるシングルチップマイコ
ンにある。
【０００７】本発明の他の特徴は、内部回路と、前記内
部回路をテスト状態とするための信号を出力するテスト
状態設定信号出力回路と、前記内部回路を初期化するた
めの初期化信号を外部より導入するための初期化端子と
を有し、前記内部回路がテスト状態の時に該内部回路を
初期化できるような信号が内部より送られてくるテスト
状態信号出力端子を具備したシングルチップマイコンの
使用方法において、通常動作時には前記テスト状態信号
出力端子と前記初期化端子とを電気的に短絡し、テスト
動作時には前記テスト状態信号出力端子と前記初期化端
子とを電気的に切り離すシングルチップマイコンの使用
方法にある。
部回路をテスト状態とするための信号を出力するテスト
状態設定信号出力回路と、前記内部回路を初期化するた
めの初期化信号を外部より導入するための初期化端子と
を有し、前記内部回路がテスト状態の時に該内部回路を
初期化できるような信号が内部より送られてくるテスト
状態信号出力端子を具備したシングルチップマイコンの
使用方法において、通常動作時には前記テスト状態信号
出力端子と前記初期化端子とを電気的に短絡し、テスト
動作時には前記テスト状態信号出力端子と前記初期化端
子とを電気的に切り離すシングルチップマイコンの使用
方法にある。
【０００８】
【実施例】次に本発明について、図面を参照して説明す
る。
る。
【０００９】図１および図２は本発明の一実施例を示す
図面であり、これらの図面において図３と同一もしくは
類似の箇所は同じ符号で示している。
図面であり、これらの図面において図３と同一もしくは
類似の箇所は同じ符号で示している。
【００１０】図１は本発明の一実施例のテスト動作状態
実施時であり、テスト状態設定信号がハイレベル、初期
化信号がハイレベルの時の回路図である。このシングル
チップマイコンは、電圧検出端子４と、テスト用クロッ
ク端子５と、命令入力端子６の設定によって、テスト状
態設定信号出力回路２からテスト状態設定信号の１から
ｎまでのいずれかの信号がハイレベルになり、これが内
部回路１とＮＯＲ回路１１に入力する。この時、内部回
路１はテスト状態に設定されてテストが可能になる。
実施時であり、テスト状態設定信号がハイレベル、初期
化信号がハイレベルの時の回路図である。このシングル
チップマイコンは、電圧検出端子４と、テスト用クロッ
ク端子５と、命令入力端子６の設定によって、テスト状
態設定信号出力回路２からテスト状態設定信号の１から
ｎまでのいずれかの信号がハイレベルになり、これが内
部回路１とＮＯＲ回路１１に入力する。この時、内部回
路１はテスト状態に設定されてテストが可能になる。
【００１１】一方、ＮＯＲ回路１１の出力はロウレベル
になり、インバーター１２に入力し、インバーター１２
はハイレベルを出力する。このハイレベルの出力はＮチ
ャンネル型ＭＯＳトランジスタ１３に入力し、このトラ
ンジスタ１３は導通状態となり、ハイインピーダンスの
出力からロウレベルの出力に変化し、テスト状態信号出
力端子１０にロウレベル信号が送られる。このロウレベ
ル信号は内部回路１およびテスト状態設定信号出力回路
２を初期化することの出来る信号であるが、テスト動作
状態実施時にはテスト状態信号出力端子１０と初期化端
子３とは切り離しているので、内部回路１はテスト状態
を保持する。
になり、インバーター１２に入力し、インバーター１２
はハイレベルを出力する。このハイレベルの出力はＮチ
ャンネル型ＭＯＳトランジスタ１３に入力し、このトラ
ンジスタ１３は導通状態となり、ハイインピーダンスの
出力からロウレベルの出力に変化し、テスト状態信号出
力端子１０にロウレベル信号が送られる。このロウレベ
ル信号は内部回路１およびテスト状態設定信号出力回路
２を初期化することの出来る信号であるが、テスト動作
状態実施時にはテスト状態信号出力端子１０と初期化端
子３とは切り離しているので、内部回路１はテスト状態
を保持する。
【００１２】図２は図１のシングルチップマイコンの通
常動作時を示す回路図である。通常動作時においても、
電圧検出端子４、テスト用クロック入力端子５、命令入
力端子６に、図に示すようなノイズが入り、これにより
テスト状態設定信号出力回路２が誤動作し、テスト状態
設定信号１，２…ｎのいずれかがハイレベルとなり内部
回路１が不所望にテスト状態となってしまう場合が生じ
る。
常動作時を示す回路図である。通常動作時においても、
電圧検出端子４、テスト用クロック入力端子５、命令入
力端子６に、図に示すようなノイズが入り、これにより
テスト状態設定信号出力回路２が誤動作し、テスト状態
設定信号１，２…ｎのいずれかがハイレベルとなり内部
回路１が不所望にテスト状態となってしまう場合が生じ
る。
【００１３】しかしながら本発明では、テスト状態には
ロウレベル、すなわち初期化できるような信号が導出さ
れるテスト状態信号出力端子１０を設け、この端子１０
と初期化端子３とを接続線１６により電気的に接続して
いるので、上記誤動作の場合は初期化端子はロウレベル
になり、これにより内部回路１とテスト状態設定信号出
力回路２は初期化され、誤動作によるテスト状態という
暴走から自動的に復帰する。正常の通常動作では、テス
ト状態信号出力端子１０はロウレベルにならないように
なっている。
ロウレベル、すなわち初期化できるような信号が導出さ
れるテスト状態信号出力端子１０を設け、この端子１０
と初期化端子３とを接続線１６により電気的に接続して
いるので、上記誤動作の場合は初期化端子はロウレベル
になり、これにより内部回路１とテスト状態設定信号出
力回路２は初期化され、誤動作によるテスト状態という
暴走から自動的に復帰する。正常の通常動作では、テス
ト状態信号出力端子１０はロウレベルにならないように
なっている。
【００１４】
【発明の効果】以上説明したように本発明は、内部回路
がテスト状態である時、初期化信号と同じレベルのテス
ト状態信号が出力するテスト状態信号出力端子を備え、
このテスト状態信号出力端子と初期化信号を入力すると
内部回路が初期化される初期化端子とを、テスト動作実
施時には切り離し、通常動作時には接続することにした
ので、テスト動作実施時は内部回路はテスト状態を保持
し、一方、通常動作時にたとえテスト状態に暴走して
も、初期化信号が入力されて自動的に正常の通常動作に
復帰することとなる。
がテスト状態である時、初期化信号と同じレベルのテス
ト状態信号が出力するテスト状態信号出力端子を備え、
このテスト状態信号出力端子と初期化信号を入力すると
内部回路が初期化される初期化端子とを、テスト動作実
施時には切り離し、通常動作時には接続することにした
ので、テスト動作実施時は内部回路はテスト状態を保持
し、一方、通常動作時にたとえテスト状態に暴走して
も、初期化信号が入力されて自動的に正常の通常動作に
復帰することとなる。
【図１】本発明の一実施例のシングルチップマイコンの
テスト状態時の回路図。
テスト状態時の回路図。
【図２】本発明の一実施例のシングルチップマイコンの
通常動作時の回路図。
通常動作時の回路図。
【図３】従来技術のシングルチップマイコンを示す回路
図。
図。
１ 内部回路 ２ テスト状態設定信号出力回路 ３ 初期化端子 ４ 電圧検出端子 ５ テスト用クロック入力端子 ６ 命令入力端子 ７ 初期化スイッチ ８ プルアップ抵抗 １０ テスト状態信号出力端子 １１ ＮＯＲ回路 １２ インバータ １４ 高電位端子 １５ 低電位（接地）端子 １６ 接続線
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 11/22 - 11/277 G06F 15/78
Claims (2)
- 【請求項１】 内部回路と、前記内部回路をテスト状態
とするための信号を出力するテスト状態設定信号出力回
路と、前記内部回路を初期化するための初期化信号を外
部より導入するための初期化端子とを有するシングルチ
ップマイコンにおいて、前記内部回路がテスト状態の時
にこのシングルチップマイコン内部より信号が送られて
くるテスト状態信号出力端子を具備し、前記シングルチ
ップマイコン内部より送られてくる信号はその信号自体
により前記内部回路を初期化できるような信号であるこ
とを特徴としたシングルチップマイコン。 - 【請求項２】 内部回路と、前記内部回路をテスト状態
とするための信号を出力するテスト状態設定信号出力回
路と、前記内部回路を初期化するための初期化信号を外
部より導入するための初期化端子とを有し、前記内部回
路がテスト状態の時に該内部回路を初期化できるような
信号が内部より送られてくるテスト状態信号出力端子を
具備したシングルチップマイコンの使用方法において、
通常動作時には前記テスト状態信号出力端子と前記初期
化端子とを電気的に短絡し、テスト動作時には前記テス
ト状態信号出力端子と前記初期化端子とを電気的に切り
離すことを特徴とするシングルチップマイコンの使用方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31590891A JP3176105B2 (ja) | 1991-11-29 | 1991-11-29 | シングルチップマイコンとその使用方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31590891A JP3176105B2 (ja) | 1991-11-29 | 1991-11-29 | シングルチップマイコンとその使用方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05151016A JPH05151016A (ja) | 1993-06-18 |
| JP3176105B2 true JP3176105B2 (ja) | 2001-06-11 |
Family
ID=18071057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31590891A Expired - Fee Related JP3176105B2 (ja) | 1991-11-29 | 1991-11-29 | シングルチップマイコンとその使用方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3176105B2 (ja) |
-
1991
- 1991-11-29 JP JP31590891A patent/JP3176105B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05151016A (ja) | 1993-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5809312A (en) | Power-on reset control circuit | |
| EP0141681B1 (en) | Test input multiplexing circuit | |
| JPS58140649A (ja) | 電圧検出回路 | |
| EP0401521B1 (en) | Semiconductor memory device | |
| US5367491A (en) | Apparatus for automatically initiating a stress mode of a semiconductor memory device | |
| JPH11203869A (ja) | 半導体装置のモードレジスターセット回路及び動作モードの設定方法 | |
| US5349244A (en) | Initialization circuit for memory registers | |
| US5910735A (en) | Method and apparatus for safe mode in dynamic logic using dram cell | |
| JPH07183791A (ja) | 集積回路およびその回路システムおよびそれと共に用いる装置ならびに集積回路の使用方法 | |
| JP3176105B2 (ja) | シングルチップマイコンとその使用方法 | |
| US5550777A (en) | High speed, low power clocking sense amplifier | |
| US6275088B1 (en) | Method and apparatus for dynamic impedance clamping of a digital signal delivered over a transmission line | |
| JP2889168B2 (ja) | マイクロコントローラのテスト回路 | |
| US5363383A (en) | Circuit for generating a mode control signal | |
| JPH07221581A (ja) | バス用ターミネータ | |
| JPH05235705A (ja) | Ｒｓフリップフロップ回路 | |
| JPH0644031B2 (ja) | テスト回路 | |
| JPH03104315A (ja) | Ｃｍｏｓ半導体装置の入力端子電位固定回路 | |
| JP3036962B2 (ja) | 集積回路のテスト回路 | |
| WO1997014218A1 (en) | Gatable level-pulling circuit | |
| JPH0583104A (ja) | 半導体集積回路 | |
| JP2820062B2 (ja) | 半導体集積回路及びこの回路が実装されたプリント基板 | |
| JP3110360B2 (ja) | パワーオンリセット回路 | |
| JP4043201B2 (ja) | 試験用コネクタを備えた電子回路ユニット | |
| JP2000165221A (ja) | 電源電圧監視回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010306 |
|
| LAPS | Cancellation because of no payment of annual fees |