JP3169007B2 - 半導体集積回路の配線方法 - Google Patents
半導体集積回路の配線方法Info
- Publication number
- JP3169007B2 JP3169007B2 JP03903299A JP3903299A JP3169007B2 JP 3169007 B2 JP3169007 B2 JP 3169007B2 JP 03903299 A JP03903299 A JP 03903299A JP 3903299 A JP3903299 A JP 3903299A JP 3169007 B2 JP3169007 B2 JP 3169007B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- terminal
- route
- terminals
- distance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路の
配線設計にあたり、特にアンテナダメージを防止する配
線を実現する配線方法に関するものである。
配線設計にあたり、特にアンテナダメージを防止する配
線を実現する配線方法に関するものである。
【０００２】
【従来の技術】半導体集積回路の配線設計においては、
結線対象となる２点間の配線経路の探索処理と、その探
索された配線経路の中から最適な配線経路を選ぶ選択処
理とにより配線経路を決定する。
結線対象となる２点間の配線経路の探索処理と、その探
索された配線経路の中から最適な配線経路を選ぶ選択処
理とにより配線経路を決定する。
【０００３】配線経路を探索する方法としては、一般に
迷路法が採用されており、また配線経路を選択する方法
としては、配線長、ＶＩＡ（ビア）にコストを割り当
て、コストの総和が最小になる配線経路を選択する方法
が採用されている。以上のような方法を採用することに
より、配線長が短く、しかも配線層の乗り換えが少ない
配線経路を決定することができる。
迷路法が採用されており、また配線経路を選択する方法
としては、配線長、ＶＩＡ（ビア）にコストを割り当
て、コストの総和が最小になる配線経路を選択する方法
が採用されている。以上のような方法を採用することに
より、配線長が短く、しかも配線層の乗り換えが少ない
配線経路を決定することができる。
【０００４】以上の方法を実施する場合として、配線格
子（x,y,z｜0≦x≦12; 0≦y≦22; 1≦z≦4; zは配線
層）の領域において、始点(01,02,1)と終点（11,20,1）
との間の最適な配線経路を考える。
子（x,y,z｜0≦x≦12; 0≦y≦22; 1≦z≦4; zは配線
層）の領域において、始点(01,02,1)と終点（11,20,1）
との間の最適な配線経路を考える。
【０００５】まず、配線経路の探索処理によって導出さ
れた配線経路の例として、次の３つを考える。配線経路
１，配線経路２，配線経路３，配線経路４は、それぞれ
図３，図４，図５，図６に示す配線経路１０１，１０
２，１０３，１０４に対応するものとする。また図にお
いて、２０，２１は配線禁止領域、５０は経由点領域で
ある。
れた配線経路の例として、次の３つを考える。配線経路
１，配線経路２，配線経路３，配線経路４は、それぞれ
図３，図４，図５，図６に示す配線経路１０１，１０
２，１０３，１０４に対応するものとする。また図にお
いて、２０，２１は配線禁止領域、５０は経由点領域で
ある。
【０００６】図３に示す配線経路１は、始点(01,02,1)
→(01,02,2)→(01,11,2)→(01,11,3)→(11,11,3)→(11,
11,2)→(11,20,2)→終点(11,20,1)を経た線路経路であ
る。
→(01,02,2)→(01,11,2)→(01,11,3)→(11,11,3)→(11,
11,2)→(11,20,2)→終点(11,20,1)を経た線路経路であ
る。
【０００７】図４に示す配線経路２は、始点(01,02,1)
→(01,02,2)→(01,11,2)→(01,11,3)→(04,11,3)→(04,
11,2)→(04,22,2)→(04,22,3)→(11,22,3)→(11,22,2)
→(11,20,2)→終点(11,20,1)を経た線路経路である。
→(01,02,2)→(01,11,2)→(01,11,3)→(04,11,3)→(04,
11,2)→(04,22,2)→(04,22,3)→(11,22,3)→(11,22,2)
→(11,20,2)→終点(11,20,1)を経た線路経路である。
【０００８】図５に示す配線経路３は、始点(01,02,1)
→(01,02,2)→(01,11,2)→(01,11,3)→(10,11,3)→(10,
11,4)→(10,18,4)→(10,18,3）→(11,18,3)→(11,18,2)
→(11,20,2)→終点(11,20,1)を経た線路経路である。
→(01,02,2)→(01,11,2)→(01,11,3)→(10,11,3)→(10,
11,4)→(10,18,4)→(10,18,3）→(11,18,3)→(11,18,2)
→(11,20,2)→終点(11,20,1)を経た線路経路である。
【０００９】図６に示す配線経路４は、始点(01,02,1)
→(01,02,2)→(01,11,2)→(01,11,3)→(04,11,3)→(04,
11,2)→(04,22,2)→(04,22,3)→(11,22,3)→(11,22,4)
→(11,20,4)→(11,20,3)→(11,20,2)→終点(11,20,1)を
経た線路経路である。
→(01,02,2)→(01,11,2)→(01,11,3)→(04,11,3)→(04,
11,2)→(04,22,2)→(04,22,3)→(11,22,3)→(11,22,4)
→(11,20,4)→(11,20,3)→(11,20,2)→終点(11,20,1)を
経た線路経路である。
【００１０】次に、最適な配線経路を選択するにあた
り、配線コスト値を１（配線格子１グリッド当たり）、
ＶＩＡコスト値を１（１層当たり）とし、配線経路のコ
ストを計算すると、以下の通りとなる。 配線経路１; ３２（＝１＋９＋１＋１０＋１＋９＋１） 配線経路２; ３８（＝１＋９＋１＋３＋１＋１１＋１＋
７＋１＋２＋１） 配線経路３; ３４（＝１＋９＋１＋９＋１＋７＋１＋１
＋１＋２＋１） 配線経路４; ４０（＝１＋９＋１＋３＋１＋１１＋１＋
７＋１＋２＋１＋１＋１） ここで、配線経路１，配線経路２，配線経路３，配線経
路４の中で最もコストが小さい配線経路は配線経路１と
なる。
り、配線コスト値を１（配線格子１グリッド当たり）、
ＶＩＡコスト値を１（１層当たり）とし、配線経路のコ
ストを計算すると、以下の通りとなる。 配線経路１; ３２（＝１＋９＋１＋１０＋１＋９＋１） 配線経路２; ３８（＝１＋９＋１＋３＋１＋１１＋１＋
７＋１＋２＋１） 配線経路３; ３４（＝１＋９＋１＋９＋１＋７＋１＋１
＋１＋２＋１） 配線経路４; ４０（＝１＋９＋１＋３＋１＋１１＋１＋
７＋１＋２＋１＋１＋１） ここで、配線経路１，配線経路２，配線経路３，配線経
路４の中で最もコストが小さい配線経路は配線経路１と
なる。
【００１１】したがって、始点(01,02,1)と終点(11,20,
1)との間において、「配線長が短く、配線層の乗り換え
が少ない配線経路」として、配線経路１を選択する。こ
のようにして、結線対象となる２点間の配線経路を決定
する。
1)との間において、「配線長が短く、配線層の乗り換え
が少ない配線経路」として、配線経路１を選択する。こ
のようにして、結線対象となる２点間の配線経路を決定
する。
【００１２】近年、半導体集積回路の配線形成には、反
応性イオンエッチングが用いられるが、この際、プラズ
マ雰囲気中に含まれる電子や荷電イオンは、配線を介し
てＭＯＳトランジスタのゲート電極部にチャージアップ
し、トランジスタの特性劣化やゲート酸化膜破壊を引き
起こすことがわかっている。
応性イオンエッチングが用いられるが、この際、プラズ
マ雰囲気中に含まれる電子や荷電イオンは、配線を介し
てＭＯＳトランジスタのゲート電極部にチャージアップ
し、トランジスタの特性劣化やゲート酸化膜破壊を引き
起こすことがわかっている。
【００１３】一般に、これをアンテナダメージと呼び、
配線の側面積が大きいほど顕著なため、配線の側面積を
既定値以下に制限する必要がある。
配線の側面積が大きいほど顕著なため、配線の側面積を
既定値以下に制限する必要がある。
【００１４】但し、配線に電子や荷電イオンのディスチ
ャージの経路、例えばＭＯＳトランジスタのドレイン電
極や、ソース電極など拡散層に接続されている場合は、
基板やウエルを介してディスチャージが可能なため、問
題とならない。
ャージの経路、例えばＭＯＳトランジスタのドレイン電
極や、ソース電極など拡散層に接続されている場合は、
基板やウエルを介してディスチャージが可能なため、問
題とならない。
【００１５】つまり、アンテナダメージとして問題とな
る配線は、配線形成時にＭＯＳトランジスタのゲート電
極に繋がる配線であり、かつＭＯＳトランジスタの拡散
層に繋がらない配線となる。
る配線は、配線形成時にＭＯＳトランジスタのゲート電
極に繋がる配線であり、かつＭＯＳトランジスタの拡散
層に繋がらない配線となる。
【００１６】以上まとめると、配線経路は、「配線形成
時にＭＯＳトランジスタのゲート電極に繋がる配線であ
り、かつＭＯＳトランジスタの拡散層に繋がらない配線
の側面積の和を規定値以下に制限する。」（以下、アン
テナルールという）を満たすことが必要となる。
時にＭＯＳトランジスタのゲート電極に繋がる配線であ
り、かつＭＯＳトランジスタの拡散層に繋がらない配線
の側面積の和を規定値以下に制限する。」（以下、アン
テナルールという）を満たすことが必要となる。
【００１７】例えば、先に示した線路経路において、始
点が回路の出力端子（通常ＭＯＳトランジスタの拡散
層）、終点が回路の入力端子（通常ＭＯＳトランジスタ
のゲート電極部）とした場合に、アンテナルール対象の
配線は、下線の区間となる。したがって、先の例の配線
経路４は対象区間がないことになる。
点が回路の出力端子（通常ＭＯＳトランジスタの拡散
層）、終点が回路の入力端子（通常ＭＯＳトランジスタ
のゲート電極部）とした場合に、アンテナルール対象の
配線は、下線の区間となる。したがって、先の例の配線
経路４は対象区間がないことになる。
【００１８】ここで、ｚ層の厚さＴz、配線格子の間隔
をＰzとし、Ｔz＝Ｔ、Ｐz＝Ｐとすると、各配線の側面
積の和は、以下の通りとなる。 配線経路１; １８ＴＰ(＝Ｔ2*Ｐ2*9*2 ) 配線経路２; ４ＴＰ( ＝Ｔ2*Ｐ2*2*2 ) 配線経路３; ６ＴＰ( ＝｛Ｔ3*Ｐ3*1+Ｔ2*Ｐ2*2｝*2) 配線経路４; ０ＴＰ
をＰzとし、Ｔz＝Ｔ、Ｐz＝Ｐとすると、各配線の側面
積の和は、以下の通りとなる。 配線経路１; １８ＴＰ(＝Ｔ2*Ｐ2*9*2 ) 配線経路２; ４ＴＰ( ＝Ｔ2*Ｐ2*2*2 ) 配線経路３; ６ＴＰ( ＝｛Ｔ3*Ｐ3*1+Ｔ2*Ｐ2*2｝*2) 配線経路４; ０ＴＰ
【００１９】つまり、配線経路１は、先のコスト計算か
らは「配線長が短く、配線層の乗り換えが少ない配線経
路」として最適なものであるが、本質的に端子近傍の配
線が長くなる傾向にある。
らは「配線長が短く、配線層の乗り換えが少ない配線経
路」として最適なものであるが、本質的に端子近傍の配
線が長くなる傾向にある。
【００２０】したがって、アンテナルール対象の配線側
面積の和が最も大きく、アンテナルール上、最も厳しい
配線となってしまうという問題がある。特に、結線対象
の２点間の端子距離が長い場合に顕著となることは明白
である。
面積の和が最も大きく、アンテナルール上、最も厳しい
配線となってしまうという問題がある。特に、結線対象
の２点間の端子距離が長い場合に顕著となることは明白
である。
【００２１】
【発明が解決しようとする課題】以上示したように従来
の配線方法では、アンテナルールに違反する配線が発生
しやすいという問題がある。
の配線方法では、アンテナルールに違反する配線が発生
しやすいという問題がある。
【００２２】その理由は、端子近傍の配線経路に対して
何ら制約がないため、本質的に端子近傍の配線が長く、
アンテナルール対象の配線側面積の和が最も大きくなる
問題があるためである。特に結線対象の２点間の端子距
離が長い場合に顕著となることは明白である。
何ら制約がないため、本質的に端子近傍の配線が長く、
アンテナルール対象の配線側面積の和が最も大きくなる
問題があるためである。特に結線対象の２点間の端子距
離が長い場合に顕著となることは明白である。
【００２３】本発明の目的は、半導体集積回路の配線設
計において、アンテナルールを満たす配線を容易に実現
する半導体集積回路の配線方法を提供することにある。
計において、アンテナルールを満たす配線を容易に実現
する半導体集積回路の配線方法を提供することにある。
【００２４】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体集積回路の配線方法は、複数の
配線層を有し、前記配線層には複数の配線格子を含む配
線領域を有し、前記配線領域には少なくとも１組の結線
対象の端子を有し、前記端子間の配線経路を決定する配
線処理を行う半導体集積回路の配線方法であって、前記
端子間の距離を算出し、前記端子間の距離が規定の端子
間距離の許容値を越える場合には、少なくとも１つの配
線経由点を規定の配線対象層の最上層で、前記端子から
規定の経由点領域に設けることを制約条件として設定す
る処理と、前記端子間の配線経路を制約条件に基づき、
少なくとも１つの配線経路を探索する処理と、前記探索
された配線経路について、規定のコスト評価式に基づい
てコストを算出し、最小コストとなる配線経路を選択す
る処理とを行うものである。
め、本発明に係る半導体集積回路の配線方法は、複数の
配線層を有し、前記配線層には複数の配線格子を含む配
線領域を有し、前記配線領域には少なくとも１組の結線
対象の端子を有し、前記端子間の配線経路を決定する配
線処理を行う半導体集積回路の配線方法であって、前記
端子間の距離を算出し、前記端子間の距離が規定の端子
間距離の許容値を越える場合には、少なくとも１つの配
線経由点を規定の配線対象層の最上層で、前記端子から
規定の経由点領域に設けることを制約条件として設定す
る処理と、前記端子間の配線経路を制約条件に基づき、
少なくとも１つの配線経路を探索する処理と、前記探索
された配線経路について、規定のコスト評価式に基づい
てコストを算出し、最小コストとなる配線経路を選択す
る処理とを行うものである。
【００２５】また前記経由点領域は、前記端子に応じて
規定値が設定されるものである。
規定値が設定されるものである。
【００２６】また前記端子間距離の許容値は、前記端子
に応じて規定値が設定されるものである。
に応じて規定値が設定されるものである。
【００２７】また前記配線対象層は、前記端子間距離に
応じて規定値が設定されるものである。
応じて規定値が設定されるものである。
【００２８】
【発明の実施の形態】次に、本発明の実施の形態につい
て図を参照して詳細に説明する。
て図を参照して詳細に説明する。
【００２９】（実施形態１）図１は、本発明の実施形態
１に係る半導体集積回路の配線方法を示すフローチャー
トである。
１に係る半導体集積回路の配線方法を示すフローチャー
トである。
【００３０】まず図１において、初期設定として配線格
子（x,y,z）｛0≦x≦xmax;0≦y≦ymax;1≦z≦zmax'|xma
x=12,ymax=22,zmax'=4｝を含む配線領域を定義する。
子（x,y,z）｛0≦x≦xmax;0≦y≦ymax;1≦z≦zmax'|xma
x=12,ymax=22,zmax'=4｝を含む配線領域を定義する。
【００３１】結線に使用する配線対象層zmaxは、zmax=4
とする。配線経路のコスト評価は、配線コスト値を１
（配線格子１グリッド当たり）、ＶＩＡ（ビア）コスト
値を１（１層当たり）とし、配線経路にわたって累積す
るものとする（ステップ１０００）。
とする。配線経路のコスト評価は、配線コスト値を１
（配線格子１グリッド当たり）、ＶＩＡ（ビア）コスト
値を１（１層当たり）とし、配線経路にわたって累積す
るものとする（ステップ１０００）。
【００３２】次に、結線対象の端子を指定する（ステッ
プ１０１０）。ここでは、始点端子Ｓ(01,02,1)と終点
端子Ｅ（11,20,1）との間を結線対象とする処理を行
う。
プ１０１０）。ここでは、始点端子Ｓ(01,02,1)と終点
端子Ｅ（11,20,1）との間を結線対象とする処理を行
う。
【００３３】次に、結線対象の端子間において、如何な
る配線経路においてもアンテナルールを満たすことが可
能な端子間距離の許容値Ｌtmaxと、端子から如何なる配
線を接続してもアンテナルールを満たすことが可能な点
の範囲を経由点領域Ｌpとして、製造上、規定される値
から設定する処理を行う（ステップ１０２０）。
る配線経路においてもアンテナルールを満たすことが可
能な端子間距離の許容値Ｌtmaxと、端子から如何なる配
線を接続してもアンテナルールを満たすことが可能な点
の範囲を経由点領域Ｌpとして、製造上、規定される値
から設定する処理を行う（ステップ１０２０）。
【００３４】次に、結線対象の始点端子Ｓと終点端子Ｅ
との間の距離Ｌtをマンハッタン長で計算する処理を行
う（ステップ１０３０）。
との間の距離Ｌtをマンハッタン長で計算する処理を行
う（ステップ１０３０）。
【００３５】次に、結線対象の始点端子Ｓと終点端子Ｅ
との間の距離Ｌt、始点端子Ｓと終点端子Ｅとの間の距
離の許容値Ｌtmaxを比較する（ステップ１０４０）。
との間の距離Ｌt、始点端子Ｓと終点端子Ｅとの間の距
離の許容値Ｌtmaxを比較する（ステップ１０４０）。
【００３６】比較の結果、Ｌt≧Ｌtmaxの場合は、次の
ステップ１０５０に進む。一方、Ｌt＜Ｌtmaxの場合
は、ステップ１０６０に移る。
ステップ１０５０に進む。一方、Ｌt＜Ｌtmaxの場合
は、ステップ１０６０に移る。
【００３７】次に、始点端子Ｓと終点端子Ｅとの端子間
の配線経路の制約条件として、端子の半径Ｌp以内でzma
x層の格子点を経由点として設定する（ステップ１０５
０）。
の配線経路の制約条件として、端子の半径Ｌp以内でzma
x層の格子点を経由点として設定する（ステップ１０５
０）。
【００３８】次に、配線経路の先のステップで設定した
制約条件のもとで配線経路を探索する処理を行う（ステ
ップ１０６０）。
制約条件のもとで配線経路を探索する処理を行う（ステ
ップ１０６０）。
【００３９】次に、探索された配線経路の中から先のコ
スト評価に基づき配線経路のコストを計算して、最適な
配線経路を選択する（ステップ１０７０）。
スト評価に基づき配線経路のコストを計算して、最適な
配線経路を選択する（ステップ１０７０）。
【００４０】次に、全ての結線が完了したかどうかを確
認し、完了した場合は、処理を終了する（ステップ１０
８０）。
認し、完了した場合は、処理を終了する（ステップ１０
８０）。
【００４１】以上のステップをこの順に実行する。
【００４２】次に、具体例をもって本発明の実施形態を
詳細に説明する。
詳細に説明する。
【００４３】まず、図１に示すステップ１０００におい
て、初期設定として、配線格子(x,y,z)｛0≦x≦xmax;0
≦y≦ymax;1≦z≦zmax'|xmax=12, ymax=22, zmax'=4｝
を含む配線領域を定義する。結線に使用する配線対象層
zmaxは、zmax=4とする。配線経路のコスト評価は、配線
コスト値を１（配線格子１グリッド当たり）、ＶＩＡコ
スト値を１（１層当たり）とし、配線経路にわたって累
積するものとする。
て、初期設定として、配線格子(x,y,z)｛0≦x≦xmax;0
≦y≦ymax;1≦z≦zmax'|xmax=12, ymax=22, zmax'=4｝
を含む配線領域を定義する。結線に使用する配線対象層
zmaxは、zmax=4とする。配線経路のコスト評価は、配線
コスト値を１（配線格子１グリッド当たり）、ＶＩＡコ
スト値を１（１層当たり）とし、配線経路にわたって累
積するものとする。
【００４４】次に、ステップ１０１０において、結線対
象の端子を指定する。ここでは、始点端子Ｓ(01,02,1)
と、終点端子Ｅ（11,20,1）との間を結線対象とする。
なお、始点端子ＳはＭＯＳトランジスタのドレイン電極
に、終点端子ＥはＭＯＳトランジスタのゲート電極に接
続する端子とする。つまり、アンテナルール上、問題と
なる端子は終点端子Ｅである。
象の端子を指定する。ここでは、始点端子Ｓ(01,02,1)
と、終点端子Ｅ（11,20,1）との間を結線対象とする。
なお、始点端子ＳはＭＯＳトランジスタのドレイン電極
に、終点端子ＥはＭＯＳトランジスタのゲート電極に接
続する端子とする。つまり、アンテナルール上、問題と
なる端子は終点端子Ｅである。
【００４５】次に、ステップ１０２０において、結線対
象の端子間において、如何なる配線経路においてもアン
テナルールを満たすことが可能な端子間距離の許容値Ｌ
tmaxと、端子から如何なる配線を接続してもアンテナル
ールを満たすことが可能な点の範囲を経由点領域Ｌpと
して、製造上規定される値から設定する。ここでは、Ｌ
tmax=１２とし、始点端子Ｓ、終点端子ＥのＬpは、Ｌp
（Ｓ）＝∞、Ｌp（Ｅ）＝１２とする。
象の端子間において、如何なる配線経路においてもアン
テナルールを満たすことが可能な端子間距離の許容値Ｌ
tmaxと、端子から如何なる配線を接続してもアンテナル
ールを満たすことが可能な点の範囲を経由点領域Ｌpと
して、製造上規定される値から設定する。ここでは、Ｌ
tmax=１２とし、始点端子Ｓ、終点端子ＥのＬpは、Ｌp
（Ｓ）＝∞、Ｌp（Ｅ）＝１２とする。
【００４６】次に、ステップ１０３０において、結線対
象の端子間の距離Ｌtを求める。端子間の距離Ｌtは、マ
ンハッタン長に基づいて計算する。ここで、始点端子Ｓ
と終点端子Ｅとの間のマンハッタン長は、Ｌt=２８とな
る。
象の端子間の距離Ｌtを求める。端子間の距離Ｌtは、マ
ンハッタン長に基づいて計算する。ここで、始点端子Ｓ
と終点端子Ｅとの間のマンハッタン長は、Ｌt=２８とな
る。
【００４７】次に、ステップ１０４０において、結線対
象の端子間の距離Ｌt、端子間距離の許容値Ｌtmaxを比
較する。Ｌt≧Ｌtmaxの場合は、次のステップ１０５０
に進む。一方、Ｌt＜Ｌtmaxの場合は、ステップ１０６
０に移る。
象の端子間の距離Ｌt、端子間距離の許容値Ｌtmaxを比
較する。Ｌt≧Ｌtmaxの場合は、次のステップ１０５０
に進む。一方、Ｌt＜Ｌtmaxの場合は、ステップ１０６
０に移る。
【００４８】次に、ステップ１０５０において、端子間
の配線経路の制約条件として、端子の半径Ｌp以内でzma
x層の格子点を経由点として設定する。
の配線経路の制約条件として、端子の半径Ｌp以内でzma
x層の格子点を経由点として設定する。
【００４９】次に、ステップ１０６０において、配線経
路の先のステップで設定した制約条件のもとで配線経路
を探索する。探索された配線経路の例を、配線経路３、
配線経路４とする。それぞれの配線経路３、配線経路４
は、図５，図６配線経路１０3，１０4に対応する。図５
に示す配線経路３は、始点(01,02,1)→(01,02,2)→(01,
11,2)→(01,11,3)→(10,11,3)→(10,11,4)→(10,18,4)
→(10,18,3）→(11,18,3)→(11,18,2)→(11,20,2)→終
点(11,20,1)を経た配線経路である。図６に示す配線経
路４は、始点(01,02,1)→(01,02,2)→(01,11,2)→(01,1
1,3)→(04,11,3)→(04,11,2)→(04,22,2)→(04,22,3)→
(11,22,3)→(11,22,4)→(11,20,4)→(11,20,3)→(11,2
0,2)→終点(11,20,1)を経た配線経路である。
路の先のステップで設定した制約条件のもとで配線経路
を探索する。探索された配線経路の例を、配線経路３、
配線経路４とする。それぞれの配線経路３、配線経路４
は、図５，図６配線経路１０3，１０4に対応する。図５
に示す配線経路３は、始点(01,02,1)→(01,02,2)→(01,
11,2)→(01,11,3)→(10,11,3)→(10,11,4)→(10,18,4)
→(10,18,3）→(11,18,3)→(11,18,2)→(11,20,2)→終
点(11,20,1)を経た配線経路である。図６に示す配線経
路４は、始点(01,02,1)→(01,02,2)→(01,11,2)→(01,1
1,3)→(04,11,3)→(04,11,2)→(04,22,2)→(04,22,3)→
(11,22,3)→(11,22,4)→(11,20,4)→(11,20,3)→(11,2
0,2)→終点(11,20,1)を経た配線経路である。
【００５０】次に、ステップ１０７０において、先に探
索された配線経路の中から最適な配線経路を選択する。
索された配線経路の中から最適な配線経路を選択する。
【００５１】先のコスト評価に基づき配線経路のコスト
を計算すると、以下の通りとなる。これより、配線経路
３、配線経路４の中で最もコストの小さい経路３を最適
な配線経路として選択する。 配線経路３; ３４（＝１＋９＋１＋９＋１＋７＋１＋
１＋１＋２＋１） 配線経路４; ４０（＝１＋９＋１＋３＋１＋１１＋１
＋７＋１＋２＋１＋１＋１）
を計算すると、以下の通りとなる。これより、配線経路
３、配線経路４の中で最もコストの小さい経路３を最適
な配線経路として選択する。 配線経路３; ３４（＝１＋９＋１＋９＋１＋７＋１＋
１＋１＋２＋１） 配線経路４; ４０（＝１＋９＋１＋３＋１＋１１＋１
＋７＋１＋２＋１＋１＋１）
【００５２】次に、ステップ１０８０において、全ての
結線が完了したかどうかを確認し、完了した場合は、処
理を終了する。ここで、結線は完了しているため、終了
となる。
結線が完了したかどうかを確認し、完了した場合は、処
理を終了する。ここで、結線は完了しているため、終了
となる。
【００５３】（実施形態２）
【００５４】実施形態１においては、配線層数zmax'と
配線対象層zmaxは、zmax'=zmax=4で同一であったが、近
年よく使用される「チップ上層を電源・グランド配線で
使用し、上層を結線の対象としない」レイアウト形態の
ような場合は 、zmax'＞zmaxと設定することにより実現
が可能である。
配線対象層zmaxは、zmax'=zmax=4で同一であったが、近
年よく使用される「チップ上層を電源・グランド配線で
使用し、上層を結線の対象としない」レイアウト形態の
ような場合は 、zmax'＞zmaxと設定することにより実現
が可能である。
【００５５】また、必要以上に配線層の上層を使用し配
線性に影響を悪化するのを防ぐため、結線対象の端子間
の距離に応じて配線対象の層を変更することは、端子間
距離に応じて配線対象層zmax設定することにより実現可
能である。
線性に影響を悪化するのを防ぐため、結線対象の端子間
の距離に応じて配線対象の層を変更することは、端子間
距離に応じて配線対象層zmax設定することにより実現可
能である。
【００５６】
【発明の効果】以上説明したように本発明によれば、半
導体集積回路の配線設計において、アンテナルールを満
たす配線を容易に実現することができる。
導体集積回路の配線設計において、アンテナルールを満
たす配線を容易に実現することができる。
【００５７】その理由は、結線する端子間の配線経路を
決定するにあたり、端子間の距離が規定値以上の場合、
端子の近傍で配線対象層の最上層を経由する配線経路を
選択する処理を行うことにより、アンテナルール対象の
配線側面積の和を既定値以下に制限することが可能であ
るためである。
決定するにあたり、端子間の距離が規定値以上の場合、
端子の近傍で配線対象層の最上層を経由する配線経路を
選択する処理を行うことにより、アンテナルール対象の
配線側面積の和を既定値以下に制限することが可能であ
るためである。
【図１】本発明の実施形態に係る配線方法を示すフロー
チャートである。
チャートである。
【図２】従来の配線方法を示すフローチャートである。
【図３】配線方法において設定した配線経路を示す説明
図である。
図である。
【図４】配線方法において設定した配線経路を示す説明
図である。
図である。
【図５】配線方法において設定した配線経路を示す説明
図である。
図である。
【図６】配線方法において設定した配線経路を示す説明
図である。
図である。
１０，１１ 端子 ２０，２１ 配線禁止 ５０ 経由点領域 １０１，１０２，１０３，１０４ 配線経路
Claims (4)
- 【請求項１】 複数の配線層を有し、前記配線層には複
数の配線格子を含む配線領域を有し、前記配線領域には
少なくとも１組の結線対象の端子を有し、前記端子間の
配線経路を決定する配線処理を行う半導体集積回路の配
線方法であって、 前記端子間の距離を算出し、前記端子間の距離が規定の
端子間距離の許容値を越える場合には、少なくとも１つ
の配線経由点を規定の配線対象層の最上層で、前記端子
から規定の経由点領域に設けることを制約条件として設
定する処理と、 前記端子間の配線経路を制約条件に基づき、少なくとも
１つの配線経路を探索する処理と、 前記探索された配線経路について、規定のコスト評価式
に基づいてコストを算出し、最小コストとなる配線経路
を選択する処理とを行うことを特徴とする半導体集積回
路の配線方法。 - 【請求項２】 前記経由点領域は、前記端子に応じて規
定値が設定されることを特徴とする請求項１に記載の半
導体集積回路の配線方法。 - 【請求項３】 前記端子間距離の許容値は、前記端子に
応じて規定値が設定されることを特徴とする請求項１に
記載の半導体集積回路の配線方法。 - 【請求項４】 前記配線対象層は、前記端子間距離に応
じて規定値が設定されることを特徴とする請求項１に記
載の半導体集積回路の配線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03903299A JP3169007B2 (ja) | 1999-02-17 | 1999-02-17 | 半導体集積回路の配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03903299A JP3169007B2 (ja) | 1999-02-17 | 1999-02-17 | 半導体集積回路の配線方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000243838A JP2000243838A (ja) | 2000-09-08 |
| JP3169007B2 true JP3169007B2 (ja) | 2001-05-21 |
Family
ID=12541782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03903299A Expired - Fee Related JP3169007B2 (ja) | 1999-02-17 | 1999-02-17 | 半導体集積回路の配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3169007B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106484955A (zh) * | 2016-09-14 | 2017-03-08 | 中国科学院计算技术研究所 | 一种基于Voronoi图的室内布局评价方法及系统 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6672791B2 (ja) | 2015-12-28 | 2020-03-25 | 富士通株式会社 | 半導体設計支援装置、半導体設計支援方法、及び半導体設計支援プログラム |
| CN112685991B (zh) * | 2020-12-22 | 2022-11-01 | 北京华大九天科技股份有限公司 | 一种满足约束的布线方法 |
-
1999
- 1999-02-17 JP JP03903299A patent/JP3169007B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106484955A (zh) * | 2016-09-14 | 2017-03-08 | 中国科学院计算技术研究所 | 一种基于Voronoi图的室内布局评价方法及系统 |
| CN106484955B (zh) * | 2016-09-14 | 2019-05-14 | 中国科学院计算技术研究所 | 一种基于Voronoi图的室内布局评价方法及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000243838A (ja) | 2000-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6502226B2 (en) | Semiconductor device, semiconductor device design method, semiconductor device design method recording medium, and semiconductor device design support system | |
| US20090020784A1 (en) | Method for designing semiconductor device and semiconductor device | |
| JPH1032253A (ja) | 半導体装置及びその製造方法、基本セルライブラリ及びその形成方法、マスク | |
| US20020105049A1 (en) | Integrated circuit having tap cells and a method for positioning tap cells in an integrated circuit | |
| US6557155B2 (en) | Layout design method | |
| US8122405B2 (en) | Delay adjusting method and LSI that uses air-gap wiring | |
| JP3169007B2 (ja) | 半導体集積回路の配線方法 | |
| US6430735B2 (en) | Semiconductor integrated circuit having thereon on-chip capacitors | |
| US20110165737A1 (en) | Method for designing semiconductor integrated circuit which includes metallic wiring connected to gate electrode and satisfies antenna criterion | |
| US7281231B2 (en) | Integrated circuit structure and a design method thereof | |
| JP2006128498A (ja) | 半導体集積装置、その設計方法、設計装置、プログラム、製造方法、および製造装置 | |
| KR100377371B1 (ko) | 반도체장치의 레이아웃설계방법 및 장치 그리고 기록매체 | |
| JP2005100239A (ja) | 自動レイアウト装置、レイアウトモデル生成装置、レイアウトモデル検証装置及びレイアウトモデル | |
| JP3534093B2 (ja) | 半導体装置の設計方法並びに設計プログラム | |
| US6288450B1 (en) | Wiring structure for semiconductor device | |
| US20020031879A1 (en) | Method for fabricating semiconductor device | |
| JP2002289695A (ja) | 半導体集積回路のレイアウト方法 | |
| JPH11186394A (ja) | 半導体集積回路の製造方法 | |
| JP5674251B2 (ja) | 半導体記憶装置 | |
| JP2001015605A (ja) | 半導体集積回路の設計方法 | |
| JP2877003B2 (ja) | 自動配線経路決定方法 | |
| JP2003115490A (ja) | 半導体装置及びその設計方法 | |
| JPH05343519A (ja) | 半導体装置の配線方法 | |
| JP2001358143A (ja) | 半導体装置 | |
| JP2003037181A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |