JP3168021U - プリント配線板とダイ接着構造 - Google Patents

プリント配線板とダイ接着構造 Download PDF

Info

Publication number
JP3168021U
JP3168021U JP2011001295U JP2011001295U JP3168021U JP 3168021 U JP3168021 U JP 3168021U JP 2011001295 U JP2011001295 U JP 2011001295U JP 2011001295 U JP2011001295 U JP 2011001295U JP 3168021 U JP3168021 U JP 3168021U
Authority
JP
Japan
Prior art keywords
die
circuit board
printed wiring
layer
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011001295U
Other languages
English (en)
Inventor
盧旋瑜
▲きょ▼澤明
朱貴武
Original Assignee
茂邦電子有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 茂邦電子有限公司 filed Critical 茂邦電子有限公司
Application granted granted Critical
Publication of JP3168021U publication Critical patent/JP3168021U/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】回路基板とダイとの間において、最も短いパッケージ配線を有し、スループットスピードが早くなり、パッケージコストを低減でき、そして、ワークスピードがより素早く、ワーク周波数がより高くなる効果が得られるプリント配線板とダイ接着構造を提供する。【解決手段】一面に、回路レイアウト層１１，１２が設けられる回路基板１と、該回路基板の一面に接着され、一面に、入力／出力接点２１が設けられ、該入力／出力接点の一面に、接線層２２が設けられ、また、上記接線層に、複数の回路レイアウト層と接着するためのコンタクトパッド２３が設けられるダイ２とが含有される。【選択図】図１

Description

本考案は、プリント配線板とダイ接着構造に関し、特に、回路基板とダイとの間において、最も短いパッケージ配線を有し、スループットスピートが早くなり、パッケージコストを低減でき、そして、ワークスピートがより素早く、ワーク周波数がより高くなる効果が得られるものに関する。
一般の従来のプリント配線板とダイ接着構造（図２のように）は、回路基板３とダイ４から構成され、上記回路基板３は、底面に、それぞれ、回路レイアウト層３１が設けられ、また、上記回路基板３に、少なくとも一つの貫通孔３２が形成され、上記回路レイアウト層３１は、底面に、複数の半田ボール３３が設けられ、また、上記ダイ４は、回路基板１の一面に接着され、上記ダイ４は、底面に、入力/出力接点４１が設けられ、また、上記入力/出力接点４１は、貫通孔を介して、金ワイヤ４２をボンディングすることにより、回路基板３の底面にある回路レイアウト層３１に接着され、その後、保護ゲル４３を貫通孔３２に注入することにより、金ワイヤ４２をパッケージして保護し、これにより、回路基板３とダイ４をパッケージする効果が得られる。
上記の従来のパッケージ方式によれば、上記回路基板３とダイ４は、貫通孔３２に合わせて金ワイヤ４２をボンディングする方式により接着され、その後、保護ゲル４３を貫通孔３２に注入することにより、パッケージされるため、作製する時のパッケージのスループットスピートが比較的に遅いだけでなく、複雑の工程があって、時間が掛かるため、パッケージコストが高くなり、そして、金ワイヤ４２をボンディングする方式によって接着して、パッケージ配線が比較的に長いため、ワークスピートがやや悪化し、また、ワーク周波数が比較的に低いなどの欠点があって、そのため、一般の従来のプリント配線板とダイの接着構造は、実用的とは言えない。
本考案者は、上記欠点を解消するため、慎重に研究し、また、学理を活用して、有効に上記欠点を解消でき、設計が合理である本考案を提案する。
本考案の主な目的は、回路基板とダイとの間において、最も短いパッケージ配線を有し、スループットスピートが早くなり、パッケージコストを低減でき、そして、ワークスピートがより素早く、ワーク周波数がより高くなる効果が得られるプリント配線板とダイ接着構造を提供する。
本考案は、上記目的を達成するためのプリント配線板とダイ接着構造であり、一面に、回路レイアウト層が設けられる回路基板と、回路基板の一面に接着され、一面に、入力/出力接点が設けられ、上記入力/出力接点の一面に、接線層が設けられ、また、上記接線層に、複数の回路レイアウト層と接着するためのコンタクトパッドが設けられるダイと、が含有される、ことを特徴とするプリント配線板とダイ接着構造である。
本考案の一実施例においては、上記回路基板のもう一面に、もう一つの回路レイアウト層が設けられ、また、上記もう一つの回路レイアウト層に、複数の接着部が設けられる。
本考案の一実施例においては、各接着部が、半田ボールである。
本考案の一実施例においては、上記ダイは、ダブル・データ・レイトチップ(DoubleData Rate、DDRチップ)であっても良い。
本考案の一実施例においては、上記ダイの外側面に、上記コンタクトパッドが露出するハウジングが、覆われても良い。
また、本考案の一実施例においては、上記ダイは、コンタクトパッドに合わせて、表面実装技術（SMT）により、回路基板の回路レイアウト層と接着されても良い。
本考案の一実施例においては、上記コンタクトパッドは、半田ボールであっても良い。
以下、図面を参照しながら、本考案の特徴や技術内容について、詳しく説明するが、それらの図面等は、参考や説明のためであり、本考案は、それによって制限されることが無い。
本考案の断面概念図 従来の断面概念図
図１は、本考案の断面概念図である。図のように、本考案は、プリント配線板とダイ接着構造であり、少なくとも、回路基板１とダイ２から構成される。
上記の回路基板１は、一面に、回路レイアウト層１１が設けられ、上記回路基板１のもう一面に、もう一つの回路レイアウト層１２が設けられ、また、上記もう一つの回路レイアウト層１２に、複数の接着部１２１が設けられ、そして、各接着部１２１が、半田ボールである。
上記ダイ２は、ダブル・データ・レイトチップ(Double
Data Rate、例えば、DDRチップ)であっても良く、また、上記ダイ２は、回路基板１の一面に接着され、上記ダイ２の一面に、入力/出力接点２１（I/O接点）があり、上記入力/出力接点２１の一面に、接線層２２が設けられ、また、上記接線層２２に、複数の回路レイアウト層１１と接着するためのコンタクトパッド２３が設けられ、上記コンタクトパッド２３は、半田ボールであってもよく、また、上記ダイ２の外側面に、ダイ２を保護するためのハウジング２４が覆われても良く、上記コンタクトパッド２３が、上記ハウジングから露出する。上記の構造により、新規のプリント配線板とダイ接着構造が構成される。
本考案によれば、回路基板１とダイ２をパッケージする時、ダイ２にある接線層２２の各コンタクトパッド２３を、対応して、回路基板１の回路レイアウト層１１に設置し、その後、表面実装技術（SMT）により、上記ダイ２を、各コンタクトパッド２３に合わせて、回路基板１の回路レイアウト層１１に接着し、これにより、回路基板１とダイ２をパッケージでき、その後、必要に応じて、上記回路基板１のもう一面に設けられたもう一つの回路レイアウト層１２の接着部１２１を利用して、他の電子設備と接着して利用でき（図に未表示）、従来の金ワイヤボンディングの接着方式の替わりに、本考案を使用すれば、回路基板１とダイ２との間に、最も短いパッケージ配線が得られ、また、上記の最も短縮化されたパッケージ配線により、スループットスピートが早くなり、パッケージコストを低減でき、そして、ワークスピートがより素早く、ワーク周波数がより高くなる効果が得られる。
上記のように、本考案に係るプリント配線板とダイ接着構造によれば、有効に従来の諸欠点を解消でき、回路基板とダイとの間に、最も短いパッケージ配線を有し、そのため、スループットスピートが早くなり、パッケージコストを低減でき、そして、ワークスピートがより素早く、ワーク周波数がより高くなる効果が得られる。
そのため、本考案は、より進歩的かつより実用的で、法に従って実用新案登録請求を出願する。
以上は、ただ、本考案のより良い実施例であり、本考案は、それによって制限されることが無く、本考案に係わる考案登録請求の範囲や明細書の内容に基づいて行った等価の変更や修正は、全てが、本考案の考案登録請求の範囲内に含まれる。
（本考案）
１ 回路基板
１１、１２ 回路レイアウト層
１２１ 接着部
２ ダイ
２１ 入力/出力接点
２２ 接線層
２３ コンタクトパッド
２４ ハウジング
（従来部分）
３ 回路基板
３１ 回路レイアウト層
３２ 貫通孔
３３ 半田ボール
４ ダイ
４１ 入力/出力接点
４２ 金ワイヤ
４３ 保護ゲル

Claims (3)

  1. 一面に、回路レイアウト層が設けられる回路基板と、
    回路基板の一面に接着され、一面に、入力/出力接点が設けられ、上記入力/出力接点の一面に、接線層が設けられ、また、上記接線層に、複数の回路レイアウト層と接着するためのコンタクトパッドが設けられるダイと、
    が含有される、
    ことを特徴とするプリント配線板とダイ接着構造。
  2. 上記回路基板のもう一面に、もう一つの回路レイアウト層が設けられ、また、上記もう一つの回路レイアウト層に、複数の接着部が設けられることを特徴とする請求項１に記載のプリント配線板とダイ接着構造。
  3. 各接着部は、半田ボールであることを特徴とする請求項２に記載のプリント配線板とダイ接着構造。
JP2011001295U 2010-09-29 2011-03-10 プリント配線板とダイ接着構造 Expired - Fee Related JP3168021U (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW099218813 2010-09-29
TW99218813 2010-09-29

Publications (1)

Publication Number Publication Date
JP3168021U true JP3168021U (ja) 2011-05-26

Family

ID=45869818

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011001295U Expired - Fee Related JP3168021U (ja) 2010-09-29 2011-03-10 プリント配線板とダイ接着構造

Country Status (2)

Country Link
US (1) US20120074558A1 (ja)
JP (1) JP3168021U (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258648A (en) * 1991-06-27 1993-11-02 Motorola, Inc. Composite flip chip semiconductor device with an interposer having test contacts formed along its periphery
JP2944449B2 (ja) * 1995-02-24 1999-09-06 日本電気株式会社 半導体パッケージとその製造方法
JP2763020B2 (ja) * 1995-04-27 1998-06-11 日本電気株式会社 半導体パッケージ及び半導体装置
US6181569B1 (en) * 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same
US7633168B2 (en) * 2006-06-28 2009-12-15 Intel Corporation Method, system, and apparatus for a secure bus on a printed circuit board

Also Published As

Publication number Publication date
US20120074558A1 (en) 2012-03-29

Similar Documents

Publication Publication Date Title
TW200629509A (en) A semiconductor device and a method for manufacturing of the same
JP2009124151A (ja) 接合信頼性の向上した積層型半導体パッケージ
TW200721424A (en) Semiconductor device
JP2014515187A5 (ja)
TW200729444A (en) Semiconductor package structure and fabrication method thereof
SG130068A1 (en) Lead frame-based semiconductor device packages incorporating at least one land grid array package and methods of fabrication
US20080237855A1 (en) Ball grid array package and its substrate
KR100800475B1 (ko) 적층형 반도체 패키지 및 그 제조방법
JP2008091719A5 (ja)
TWI318791B (en) Semiconductor device
JP3168021U (ja) プリント配線板とダイ接着構造
TW201446089A (zh) 半導體封裝件及其製法
TW201120968A (en) Package on package method, structure and associated PCB system
JP2012151272A (ja) 半導体チップ及び半導体装置
TWI553841B (zh) 晶片封裝及其製造方法
CN206806338U (zh) 薄型化双芯片的叠接封装结构
JP2014027145A (ja) 半導体装置
US7781898B2 (en) IC package reducing wiring layers on substrate and its chip carrier
TWM549956U (zh) 薄型化雙晶片之疊接封裝結構
JP2008177347A (ja) Ｉｃチップパッケージ構造
TWI534978B (zh) 晶片封裝結構
KR20080020376A (ko) 적층 칩 패키지
JP2008311347A5 (ja)
JP2005228901A (ja) 半導体装置
CN202025744U (zh) 印刷电路板与晶粒连接结构

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110328

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140427

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140427

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R323113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140427

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees