JP3163205B2 - 低利得レンジプログラム可能温度補償型電圧制御オシレータ - Google Patents

低利得レンジプログラム可能温度補償型電圧制御オシレータ

Info

Publication number
JP3163205B2
JP3163205B2 JP17704293A JP17704293A JP3163205B2 JP 3163205 B2 JP3163205 B2 JP 3163205B2 JP 17704293 A JP17704293 A JP 17704293A JP 17704293 A JP17704293 A JP 17704293A JP 3163205 B2 JP3163205 B2 JP 3163205B2
Authority
JP
Japan
Prior art keywords
voltage
current
oscillator
signal
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP17704293A
Other languages
English (en)
Other versions
JPH06209260A (ja
Inventor
アーサー ブラウン マイケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of JPH06209260A publication Critical patent/JPH06209260A/ja
Application granted granted Critical
Publication of JP3163205B2 publication Critical patent/JP3163205B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L5/00—Automatic control of voltage, current, or power
    • E—FIXED CONSTRUCTIONS
    • E21—EARTH OR ROCK DRILLING; MINING
    • E21B—EARTH OR ROCK DRILLING; OBTAINING OIL, GAS, WATER, SOLUBLE OR MELTABLE MATERIALS OR A SLURRY OF MINERALS FROM WELLS
    • E21B19/00—Handling rods, casings, tubes or the like outside the borehole, e.g. in the derrick; Apparatus for feeding the rods or cables
    • E21B19/22—Handling reeled pipe or rod units, e.g. flexible drilling pipes
    • E—FIXED CONSTRUCTIONS
    • E21—EARTH OR ROCK DRILLING; MINING
    • E21B—EARTH OR ROCK DRILLING; OBTAINING OIL, GAS, WATER, SOLUBLE OR MELTABLE MATERIALS OR A SLURRY OF MINERALS FROM WELLS
    • E21B33/00—Sealing or packing boreholes or wells
    • E21B33/02—Surface sealing or packing
    • E21B33/03—Well heads; Setting-up thereof
    • E21B33/068—Well heads; Setting-up thereof having provision for introducing objects or fluids into, or removing objects from, wells
    • E—FIXED CONSTRUCTIONS
    • E21—EARTH OR ROCK DRILLING; MINING
    • E21B—EARTH OR ROCK DRILLING; OBTAINING OIL, GAS, WATER, SOLUBLE OR MELTABLE MATERIALS OR A SLURRY OF MINERALS FROM WELLS
    • E21B45/00—Measuring the drilling time or rate of penetration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P3/00—Measuring linear or angular speed; Measuring differences of linear or angular speeds
    • G01P3/42—Devices characterised by the use of electric or magnetic means
    • G01P3/50—Devices characterised by the use of electric or magnetic means for measuring linear speed
    • G01P3/54—Devices characterised by the use of electric or magnetic means for measuring linear speed by measuring frequency of generated current or voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H03K3/0322—Ring oscillators with differential cells
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Geology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Mining & Mineral Resources (AREA)
  • Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Fluid Mechanics (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、フェーズロックループ
における電圧制御オシレータに関するものであって、更
に詳細には、自動レンジ調節フェーズロックループにお
けるレンジプログラム可能電圧制御オシレータに関する
ものである。
【０００２】
【従来の技術】電圧制御オシレータ（ＶＣＯ）は、入力
電圧信号を変化させることにより所定の周波数レンジに
わたって任意の数のオシレータ信号を発生することが可
能な装置である。実際上、ＶＣＯの周波数レンジは、オ
シレータ信号の必要とされる安定性により制限されてい
る。安定なオシレータ信号は、オシレータ信号を受け取
る回路のエラー公差内において周波数が一定状態を維持
するオシレータ信号である。
【０００３】多数の要因がオシレータ信号の周波数に提
供を与えることが可能である。第一に、オシレータ信号
の周波数は、入力電圧信号の変動により影響を受ける。
入力電圧信号の変動の影響は、安定性と周波数範囲との
間に設計上の利益衡量を行なうことを必要としている。
【０００４】例えば、高利得ＶＣＯは、入力電圧信号を
１Ｖから４Ｖへ変化させることにより３００ＭＨｚの周
波数レンジにわたって動作することが可能である。十分
の一ボルトの電圧変動が発生すると、オシレータ信号
は、その周波数を一時的に高々１０ＭＨｚだけシフトさ
せることがある。
【０００５】このようなシフトが設計上の問題となるか
否かは、オシレータ信号を受取る回路のエラー公差に依
存している。１０ＭＨｚの急激なる周波数シフトを許容
することの不可能な回路の場合には、このシフトは許容
不可能なタイミングエラーを発生する場合がある。
【０００６】一方、低利得ＶＣＯは、より狭い周波数レ
ンジにわたって動作し、その際に入力電圧信号の変動の
影響を最小としている。例えば、低利得ＶＣＯは、同一
の入力電圧レンジにわたって７５ＭＨｚの周波数レンジ
にわたって動作することが可能である。低利得ＶＣＯの
場合、各十分の一ボルトの電圧変動は約２．５ＭＨｚの
より小さな周波数シフトを発生する。
【０００７】従って、周波数レンジを減少させることに
より、より安定なオシレータ信号が発生される。然しな
がら、問題は、このような狭い周波数レンジでは低利得
ＶＣＯの適用範囲を著しく制限するということである。
【０００８】従来、ＶＣＯは基準信号をトラッキング即
ち追従する為に使用されている。ＶＣＯは、現在発生さ
れているオシレータ信号を基準信号と比較することによ
りＶＣＯに対して入力電圧信号を供給するフェーズロッ
クループを使用することによって基準信号を追従する。
現在のオシレータ信号と基準信号との間に差がある限
り、フェーズロックループは継続して入力電圧を変化さ
せ、その際に現在のオシレータ信号を変化させる。現在
のオシレータ信号と基準信号とがマッチすると、フェー
ズロックループは入力電圧を変化させることを停止し、
その際に基準信号に対してロックされたオシレータ信号
を維持する。
【０００９】周囲温度における変化がオシレータ信号の
周波数をシフトさせる場合がある。閉じたフェーズロッ
クループは温度、電源電圧及び処理変動に対して、それ
自身新たなバイアス、へ調節することによって自分自身
を調節するものであるが、上述した例の如く７５ＭＨｚ
周波数レンジに制限されている低利得ＶＣＯは、オシレ
ータ信号が７５ＭＨｚレンジの範囲を超えてドリフトす
る場合には、継続して基準信号を追従することは不可能
である。このことは、元の基準信号が周波数レンジの端
部近くである場合に発生する蓋然性がある。
【００１０】更に、このような狭い周波数レンジを有す
ることは、基準信号がＶＣＯへマッチされていることを
必要とする。従って、多様な基準信号をカバーすること
の可能な一つの高利得ＶＣＯを有する代わりに、低利得
ＶＣＯの周波数レンジ外側の各基準信号に対して異なっ
た低利得ＶＣＯを使用せねばならない。
【００１１】
【発明が解決しようとする課題】従って、本発明の目的
とするところは、上述した如き従来技術の欠点を解消
し、複数個の低利得周波数レンジを有し且つ周囲温度変
化に対して一定の周波数でオシレータ信号を発生するこ
との可能な電圧制御オシレータ（ＶＣＯ）を提供するこ
とである。
【００１２】
【課題を解決するための手段】本発明によれば、自動レ
ンジ調節フェーズロックループにおけるレンジプログラ
ム可能電圧制御オシレータが提供される。このレンジプ
ログラム可能電圧制御オシレータは、複数個の低利得周
波数レンジを有しており、複数個のレンジ選択信号のう
ちの一つ及びループフィルタ電圧に応答して現在のオシ
レータ信号を発生する。レンジ選択信号は、レンジプロ
グラム可能電圧制御オシレータが動作する低利得周波数
レンジがどれであるかを選択する。ループフィルタ電圧
は、各低利得周波数レンジ内においてオシレータ信号の
周波数を変化させる。タイマが、リセット信号を受取っ
た後予め選択したセトリング時間即ち修正時間において
第一イネーブル信号を発生し、且つ該タイマが最も最近
の第一イネーブル信号を発生した後に爾後のリセット信
号を受取っていない場合に、該第一イネーブル信号を発
生した後予め選択したターンオフ時間に第一イネーブル
信号を除去する。位相エラー検知器が、該第一イネーブ
ル信号を受取った場合に、現在のオシレータ信号と基準
信号とを比較し、且つ位相エラーが存在する場合には、
シフト信号とリセット信号とを発生する。位相エラー検
知器は、該第一イネーブル信号が除去されると、現在の
オシレータ信号と基準信号との比較を停止する。シフト
レジスタが該シフト信号を受取り、次いで新たなレンジ
選択信号を発生する。ＶＣＯが新たなレンジ選択信号を
受取り且つ新たな低利得周波数レンジ内へシフトする。
位相比較器が、現在のオシレータ信号と基準信号とを比
較し、それに応答して差信号を発生する。この差信号に
応答して、ループフィルタがループフィルタ電圧を発生
する。
【００１３】
【実施例】図１は自動レンジ調節フェーズロックループ
回路１１２を示しており、該回路は、分割オシレータ出
力信号ＯＳＣＤの周波数が基準信号ＲＥＦの周波数とマ
ッチするまで分割オシレータ出力信号ＯＳＣＤの周波数
を増加又は減少させることにより、電圧制御オシレータ
（ＶＣＯ）１１０の分割オシレータ出力信号ＯＳＣＤを
基準信号ＲＥＦへロックさせるための構成を与えてい
る。
【００１４】フェーズロックループ回路１１２はレンジ
プログラム可能電圧制御オシレータ１１０を有してお
り、該オシレータは、５個の対応するレンジ選択信号Ｒ
ＳＳ０−ＲＳＳ４のうちの一つに応答して５個のオシレ
ータレンジのうちの一つにおいて２５０ＭＨｚの予測周
波数を有するオシレータ出力信号ＯＳＣを発生する。更
に、ＶＣＯ１１０は、ループフィルタ電圧ＬＦＶに応答
してオシレータ出力信号ＯＳＣの周波数を変化させる。
【００１５】第一割算器回路１３０がオシレータ出力信
号ＯＳＣを受取り且つ１２５ＭＨｚの予測周波数を有す
る二進オシレータ出力信号ＯＳＣ２を発生する。第二割
算器回路１３２は二進オシレータ出力信号ＯＳＣ２を受
取り１２．５ＭＨｚの予測周波数を有する分割オシレー
タ出力信号ＯＳＣＤを発生する。
【００１６】更に、図１に示した如く、レンジ選択カウ
ンタ１１８が遅延されたリセット信号ＲＳＴを受取った
後予め選択したセトリング時間即ち修正時間において第
一イネーブル信号ＥＮ１を発生し、次いで、レンジ選択
カウンタ１１８がリセットされていない場合には、第一
イネーブル信号ＥＮ１を除去し且つ第一イネーブル信号
ＥＮ１を発生した後予め選択したターンオフ時間におい
て第二イネーブル信号ＥＮ２を発生する。
【００１７】位相エラー検知器１２０が現在ＶＣＯ１１
０により発生されている分割オシレータ出力信号ＯＳＣ
Ｄを第一イネーブル信号ＥＮ１に応答して１２．５ＭＨ
ｚの基準信号ＲＥＦと比較する。位相エラーが検知され
ると、位相エラー検知器１２０がシフト信号を発生し、
次いで、遅延時間の後に遅延されたリセット信号ＲＳＴ
を発生する。位相エラー検知器１２０は、第一イネーブ
ル信号ＥＮ１が除去される場合には、分割オシレータ出
力信号ＯＳＣＤと基準信号ＲＥＦとの比較を中断する。
【００１８】シフトレジスタ１２２が、５個のレンジ選
択信号ＲＳＳ０−４からの次のレンジ選択出力信号を発
生することにより、シフト信号ＳＨＣに応答して次の動
作レンジを選択する。
【００１９】位相比較器１１４が、現在の分割オシレー
タ出力信号ＯＳＣＤを基準信号ＲＥＦと比較し、それに
応答して差信号ＤＩＦを発生する。
【００２０】ループフィルタ１１６は、ＶＣＯ１１０の
制御の為の対応するフープフィルタ電圧信号ＬＦＶを発
生することにより差信号ＤＩＦに応答する。
【００２１】自動レンジ調節フェーズロックループ回路
１１２が付勢されると、ＶＣＯ１１０が第一レンジ選択
信号ＲＳＳ２及びループフィルタ電圧ＬＦＶを受取り且
つそれに応答して対応するオシレータ出力信号ＯＳＣを
発生する。
【００２２】上述した如く、位相比較器１１４は分割オ
シレータ出力信号ＯＳＣＤ及び１２．５ＭＨｚ基準信号
ＲＥＦを受取り、分割オシレータ信号ＯＳＣＤと基準信
号ＲＥＦの上昇エッジを比較し、次いで分割オシレータ
信号ＯＳＣＤの周波数と基準信号ＲＥＦの周波数との間
の差を表わす差信号ＤＩＦを出力する。
【００２３】ループフィルタ１１６はループフィルタ１
１６により発生することの可能なループフィルタ電圧の
レンジ内において、ループフィルタ電圧ＬＦＶを増加さ
せるか又は減少させることにより差信号ＤＩＦに応答す
る。本発明の好適実施例においては、ループフィルタ電
圧ＬＦＶは１Ｖ乃至４Ｖのレンジ即ち範囲内である。Ｖ
ＣＯ１１０は、分割オシレータ出力信号ＯＳＣＤの周波
数が基準信号ＲＥＦの１２．５ＭＨｚの周波数とマッチ
するまで、オシレータ出力信号ＯＳＣの周波数を増加さ
せるか又は減少させることにより増加されるか又は減少
されるループフィルタ電圧ＬＦＶに夫々応答する。
【００２４】ＶＣＯ１１０は、自動レンジ調節フェーズ
ロックループ回路１１２のエラー公差内において分割オ
シレータ出力信号ＯＳＣＤの位相及び周波数と基準信号
ＲＥＦの位相及び周波数の両方がマッチした場合にＶＣ
Ｏ１１０は基準信号ＲＥＦに「ロック」されたと言われ
る。一方、ループフィルタ電圧ＬＦＶがループフィルタ
１１６の限界値へ増加されるか又は減少され、その際に
オシレータ出力信号ＯＳＣの周波数をその最終状態に増
加させるか又は減少させ、且つ分割オシレータ出力信号
ＯＳＣＤの位相及び周波数と基準信号ＲＥＦの位相及び
周波数とがマッチしない状態のままである場合に、ＶＣ
Ｏ１１０は「非ロック」状態であると言われる。
【００２５】本発明によれば、ＶＣＯ１１０が予め選択
したセトリング時間即ち修正時間の後に非ロック状態の
ままであると、自動レンジ調節フェーズロックループ回
路１１２が次のレンジ選択信号ＲＳＳ０−４を発生する
ことにより新たな動作レンジへステップすることをＶＣ
Ｏ１１０に対して命令する。以下に詳細に説明する如
く、次の動作レンジは現在の動作レンジの中心周波数よ
りも大きい中心周波数か又はそれより小さな中心周波数
を有することが可能である。
【００２６】一定のループフィルタ電圧ＬＦＶのままで
一つの動作レンジから別の動作レンジへステップするこ
とにより、オシレータ出力信号ＯＳＣの周波数は１８．
７５ＭＨｚのステップだけ変化する。その結果、元の動
作レンジから１８．７５ＭＨｚだけ上方又は下方へシフ
トしたループフィルタ電圧レンジにわたっての動作周波
数レンジとなる。
【００２７】オシレータ出力信号ＯＳＣが次の動作レン
ジにおいて発生されると、自動レンジ調節フェーズロッ
クループ回路１１２は、再度、差信号ＤＩＦに応答して
ループフィルタ電圧ＬＦＶを変化させることによりオシ
レータ出力信号ＯＳＣを基準信号ＲＥＦへロックさせよ
うとする。２度目のセトリング時間が経過した後にＶＣ
Ｏ１１０が非ロック状態のままであると、自動レンジ調
節フェーズロックループ回路１１２は、再度、次のレン
ジ選択信号ＲＳＳ０−４を発生することにより次の動作
レンジへステップすべくＶＣＯ１１０へ命令を与える。
このプロセスは、ＶＣＯ１１０が基準信号ＲＥＦにロッ
ク状態とされるまで、上述した如くに繰返し行われる。
上述した如く、本発明の好適実施例においては、５個の
レンジ選択信号ＲＳＳ０−ＲＳＳ４のうちの一つに応答
して５個の動作レンジのうちの一つにおいて動作するこ
とが可能である。
【００２８】図２はループフィルタ電圧ＬＦＶの関数と
して５個の動作レンジＦＲ０−ＦＲ４を示している。図
２に示した如く、周波数レンジＦＲ０は１７５．００乃
至２５０．００ＭＨｚの範囲であり、周波数レンジＦＲ
１は１９３．７５乃至２６８．７５ＭＨｚの範囲であ
り、周波数レンジＦＲ２は２１２．５０乃至２８７．５
０ＭＨｚの範囲であり、周波数レンジＦＲ３は２３１．
２５乃至３０６．２５ＭＨｚの範囲であり、周波数レン
ジＦＲ４は２５０．００乃至３２５．００ＭＨｚの範囲
である。
【００２９】５個の周波数レンジＦＲ０−ＦＲ４の各々
はある範囲の周波数を表わしており、ＶＣＯ１１０は適
合性のある基準信号へロックすることが可能である。例
えば、２５０ＭＨｚ基準信号ＲＥＦが第二周波数レンジ
ＦＲ２（即ち、２１２．５０ＭＨｚ乃至２８７．５ＭＨ
ｚ）の範囲内にある場合には、ＶＣＯ１１０は、上述し
た如くに、ループフィルタ電圧ＬＦＶを変化させること
により基準信号ＲＥＦへロックすることが可能である。
【００３０】然しながら、基準信号ＲＥＦが第二周波数
レンジＦＲ２より低い場合、例えば２００ＭＨｚにある
場合には、ＶＣＯ１１０は基準信号ＲＥＦ上にロックす
ることは不可能である。何故ならば、ループフィルタ電
圧ＬＦＶは充分な範囲を有するものではないからであ
る。即ち、ＶＣＯ１１０は２１２．５０ＭＨｚにおいて
下限となり、且つＶＣＯ１１０はセトリング時間（修正
時間）は経過した後においても非ロック状態のままであ
る。そこで、自動レンジ調節フェーズロックループ回路
１１２が使用される特定のサーチルーチン（後に詳細に
説明する）に従ってＶＣＯ１１０を異なった動作レンジ
へステップさせる。
【００３１】次の動作レンジの周波数は元の動作レンジ
よりも１８．７５ＭＨｚ低いので（即ち、１９３．７５
ＭＨｚ乃至２６８．７５ＭＨｚ）、ＶＣＯ１１０は、上
述した如くに、ループフィルタ電圧ＬＦＶを変化させる
ことにより基準信号ＲＥＦの位相及び周波数をマッチさ
せることが可能である。
【００３２】再度図１を参照すると、図３のステップＡ
に示した如く、自動レンジ調節フェーズロックループ回
路１１２が、強制リセット信号ＲＳＴＦを発生すること
により動作レンジにおいて動作すべく第一コマンドを発
生する。強制リセット信号ＲＳＴＦは、自動レンジ調節
フェーズロックループ回路１１２がパワーアップされた
後約６．６ｍｓ（ミリ秒）において発生され、ハードウ
エアによりリセットされ、又テストサーチルーチン（後
述）から解放される。この６．６ｍｓ遅延は６．６ｍｓ
タイマー回路４１２（図４Ｃ及び４Ｅ参照）により与え
られる。
【００３３】図１及び図３のステップＢに示した如く、
シフトレジスタ１２２が強制リセット信号ＲＳＴＦを受
取り且つそれに応答して第二レンジ選択信号ＲＳＳ２を
発生する。
【００３４】図１及び図３のステップＣに示した如く、
１０ビットリップルレンジ選択カウンタ１１８が強制リ
セット信号ＲＳＴＦを受取り、それに応答して、第三イ
ネーブル信号ＥＮ３（後述）を除去し且つセトリング時
間即ち修正時間の計時を開始する。強制リセット信号Ｒ
ＳＴＦは、シフトレジスタ１２２が強制リセット信号Ｒ
ＳＴＦが受取った後所定の遅延時間でレンジ選択カウン
タ１１８をリセットする。この遅延時間は、カウンタ１
１８が計時を開始するのと実質的に同時にオシレータ出
力信号ＯＳＣの発生をＶＣＯ１１０が開始することを可
能とする。
【００３５】セトリング時間は、本発明の好適実施例に
おいては約６１．４４μｓ（マイクロ秒）又は７６８カ
ウントであり、それは上述した如く、ループフィルタ電
圧ＬＦＶを変化させることによりＶＣＯ１１０が基準信
号ＲＥＦ上にロックするのに充分な時間を与えるために
設けられている。セトリング時間が経過すると、図３の
ステップＤに示した如く、レンジ選択カウンタ１１８が
第一イネーブル信号ＥＮ１を発生する。
【００３６】図１及び図３のステップＥに示した如く、
位相エラー検知器１２０が第一イネーブル信号ＥＮ１
と、分割オシレータ出力信号ＯＳＣＤと、基準信号ＲＥ
Ｆとを受取り、それに応答して、位相エラーが存在する
か否かを決定するために、分割オシレータ出力信号ＯＳ
ＣＤと基準信号ＲＥＦとの上昇エッジの比較を開始す
る。分割オシレータ出力信号ＯＳＣＤが±４ナノ秒を超
えて基準信号ＲＥＦから位相がずれている場合には、位
相エラーが存在する。図３のステップＦに示した如く、
位相エラーが存在する場合には、位相エラー検知器１２
０がシフト信号ＳＨＦを発生し、それは選択ルーチン
（後述）に従ってシフトレジスタ１２２をシフトさせる
ことにより次のレンジ選択信号ＲＳＳ０−４を発生し、
次いで、遅延時間の後に、遅延リセット信号ＲＳＴを発
生し、該遅延リセット信号はカウンタ１１８をリセット
して再度カウント動作を開始させる。
【００３７】強制リセット信号ＲＳＴＦに続いて第二レ
ンジ選択信号ＲＳＳ２が発生された後に、シフトレジス
タ１２２は、二つの主要な選択ルーチン、即ち直接サー
チルーチン又はバーレルルーチンのうちの一つを使用し
て、次の動作レンジを選択する。再度図１を参照する
と、バーレルルーチンはバーレルアップサブルーチン及
びバーレルダウンサブルーチンを有しており、ＢＡＲ／
ＤＩＲ信号を高状態へアサート即ち活性化させることに
より選択される。直接サーチルーチンはＢＡＲ／ＤＩＲ
信号を低状態へアサートすることにより選択される。バ
ーレルアップサブルーチンはバーレルアップ／バーレル
ダウン信号ＵＰ／ＤＮを高状態へアサートすることによ
り選択され、バーレルダウンサブルーチンはバーレルア
ップ／バーレルダウン信号ＵＰ／ＤＮを低状態へアサー
トすることにより選択される。
【００３８】バーレルアップサブルーチンが選択される
と、シフトレジスタ１２２が逐次的に次のより高い周波
数を有するオシレータ出力信号を選択する。バーレルア
ップアプローチにおいては、各爾後のレンジ選択信号は
ＶＣＯ１１０に対して、次の１８．７５ＭＨｚの増加が
３２５．００ＭＨｚを超えるまで、１８．７５ＭＨｚだ
け現在のオシレータ出力信号の周波数を増加させるべく
命令する。次の増加分が３２５．００ＭＨｚを超える
と、次のレンジ選択信号が、ＶＣＯ１１０に対して、７
５ＭＨｚ（即ち、１８．７５ＭＨｚ×４）だけ現在のオ
シレータ出力信号の周波数を減少させるべくコマンドを
送り、それにより、爾後のレンジ選択信号は、ＶＣＯ１
１０に対して、再度、現在のオシレータ出力信号の周波
数を増分的に増加させるべくコマンドを送る。
【００３９】概念的には、バーレルアップアプローチ
は、逐次的に、周波数レンジＦＲ２から周波数レンジＦ
Ｒ３へ、次いで周波数レンジＦＲ４へ、次いで周波数レ
ンジＦＲ０へ、次いで周波数レンジＦＲ１へ、次いで周
波数レンジＦＲ２へステップ動作を行うものとして考え
ることが可能である。
【００４０】同様に、バーレルダウンサブルーチンが選
択される場合には、シフトレジスタ１２２は、断続的
に、次のより低い周波数を有するオシレータ出力信号を
選択する。バーレルダウンアプローチにおいては、各爾
後のレンジ選択信号が、ＶＣＯ１１０に対して、次の１
８．７５ＭＨｚが１７５．００ＭＨｚを超えてを降下す
るようになるまで、１８．７５ＭＨｚだけ現在のオシレ
ータ出力信号の周波数を減少させるべくコマンド即ち命
令を与える。次の減少分が１７５．００ＭＨｚを超えて
降下するような場合には、次のレンジ選択信号が、ＶＣ
Ｏ１１０に対して、７５ＭＨｚ（１８．７５ＭＨｚ×
４）だけ現在のオシレータ出力信号の周波数を増加させ
る可くコマンド即ち命令を送り、それにより、爾後のレ
ンジ選択信号は、ＶＣＯ１１０に対して、現在のオシレ
ータ出力信号の周波数を再度増分的に減少させるべくコ
マンドを送る。
【００４１】概念的には、バーレルダウンアプローチ
は、周波数レンジＦＲ２から周波数レンジＦＲ１へ、次
いで周波数レンジＦＲ０へ、次いで周波数レンジＦＲ４
へ、次いで周波数レンジＦＲ３へ、次いで周波数レンジ
ＦＲ２へ逐次的にステップ動作するものとして考えるこ
とが可能である。
【００４２】直接選択ルーチンが選択される場合には、
シフトレジスタ１２２はフィルタ電圧比較器１２４から
サーチアップ／サーチダウン信号ＳＵＰ／ＳＤＮを受取
る。フィルタ電圧比較器１１２４が、ループフィルタ電
圧ＬＦＶがシフト信号ＳＨＦをアサートすることにより
３．２５Ｖを超えることを表わす場合には、シフトレジ
スタ１２２は、次のより低い周波数を有するオシレータ
出力信号を選択する。フィルタ電圧比較器１２４が、ル
ープフィルタ電圧ＬＦＶが１．７５Ｖ未満であることを
表わす場合には、シフトレジスタ１２２は次のより高い
周波数を有するオシレータ出力信号を選択する。
【００４３】図１に示した如く、上述した選択ルーチン
に加えて、自動レンジ調節フェーズロックループ回路１
１２は、更に、テスト回路４１４（図４Ｃ及び４Ｅ参
照）により発生される５ビットテスト信号ＴＥＳＴに応
答し、それはシフトレジスタ１２２に対して特定のレン
ジ選択信号を発生すべくコマンド即ち命令を与え、その
際にＶＣＯ１１０をして特定の動作レンジへステップさ
せる。
【００４４】図３のステップＧに示した如く、検証時間
が経過した後にレンジ選択カウンタ１１８がリセットさ
れていない場合には、レンジ選択カウンタ１１８は第一
イネーブル信号ＥＮ１を除去する。検証時間は、本発明
の好適実施例においては、約２０．４８μｓ即ち２５６
カウントであるが、位相エラー検知器１２０がオシレー
タ出力信号ＯＳＣが±１９５ｐｐｍで基準信号ＲＥＦに
ロックされたか否かを決定するための時間を与えるため
に設けられている。２０．４８μｓ検証時間期間中の±
４ナノ秒位相差は±１９５ｐｐｍのロック品質と等価で
ある。
【００４５】図４Ａ及び４Ｂを参照すると、自動レンジ
調節フェーズロックループ回路１１２において必要な±
４ｎｓ位相エラー検知を達成するために第一遅延回路４
１８及び第二遅延回路４２０が使用されている。第一遅
延回路４１８及び第二遅延回路４２０は、温度及び電源
電圧における変動とは実質的に独立的な遅延電流を受取
る。この遅延電流は、バンドギャップ電圧（後述）を基
準としているので、温度及び電源電圧における変動に対
しては実質的に独立的である。
【００４６】この遅延電流は、制御型第一遅延回路４１
８及び第二遅延回路４２０を得るために、固定したベー
ス・エミッタコンデンサ内へ駆動される。第一遅延回路
４１８及び第二遅延回路４２０は、上昇エッジ遷移及び
下降遷移エッジをマッチさせるために使用されている。
図４Ｄを参照すると、ＣＭＯＳゲート遅延をマッチさせ
ている並列経路が設けられており、ＡＤＬＹＯＵＴに対
するＡＩＮ及びＡＯＵＴ及びＡＩＮの間の遅延Δは４ｎ
ｓ遅延である。第一遅延回路４１８及び第二遅延回路４
２０は、ＣＬＫ ＰＨＯＡＩＮへ接続し、ＤＡＴＡ Ｐ
ＨＯＢＩＮへ接続し、ＰＨ ＣＬＫをＡＯＵＴＤＬＹへ
接続し、且つＰＨ ＤＡＴＡをＢＯＵＴへ接続すること
により、自動レンジ調節フェーズロックループ回路１１
２（レンジ選択）へ接続されている。これにより、自動
レンジ調節フェーズロックループ回路１１２における位
相エラー検知器１２０に対して制御された遅延を与えて
いる。
【００４７】図３のステップＨに示した如く、レンジ選
択カウンタ１１８がリセットされる前に第一イネーブル
信号ＥＮ１が除去されると、レンジ選択カウンタ１１８
は１カウントに対して第二イネーブル信号ＥＮ２を発生
する。
【００４８】図１を参照すると、レンジ選択カウンタ１
１８が１カウントに対して第二イネーブル信号ＥＮ２を
発生すると、フィルタ電圧比較器１２４は第二イネーブ
ル信号ＥＮ２、ループフィルタ電圧ＬＦＶ、第一基準電
圧ＶＲＥＦ１を受取り、それに応答して、瞬間的に、ル
ープフィルタ電圧ＬＦＶのＤＣレベルを第一基準電圧Ｖ
ＲＥＦ１と比較する。図３のステップＩに示した如く、
フィルタ電圧比較器１２４は第一基準電圧ＶＲＥＦ１に
対してループフィルタ電圧ＬＦＶを比較し、ループフィ
ルタ電圧ＬＦＶのダイナミックレンジの端部近くにおい
てＶＣＯ１１０が基準信号ＲＥＦにロックされたか否か
を決定する。
【００４９】再度図２を参照すると、ループフィルタ電
圧ＬＦＶが３．２５Ｖと４Ｖとの間である場合には温度
又は電源電圧ＶＣＣにおける変動に起因して０．７５Ｖ
を超えてループフィルタ電圧ＬＦＶが増加する場合に
は、ＶＣＯ１１０をしてロック状態を解除させることを
理解されることが可能である。同様に、ループフィルタ
電圧ＬＦＶが１Ｖと１．７５Ｖとの間にある場合には、
０．７５Ｖを超えて電圧を減少させるようなループフィ
ルタ電圧ＬＦＶにおける電圧の減少はＶＣＯ１１０をし
てロック状態を解除させる。
【００５０】図３のステップＩに示した如く、ループフ
ィルタ電圧ＬＦＶが１Ｖと１．７５Ｖとの間又は３．２
５Ｖと４Ｖとの間にある場合には、フィルタ電圧比較器
１２４がシフト信号ＳＨＦを発生し、次いで、遅延時間
の後に、遅延リセット信号ＲＳＴを発生する。上述した
如く、遅延リセット信号ＲＳＴが発生されると、レンジ
選択カウンタ１１８がリセットされ且つセトリング時間
の計時を開始する。シフト信号ＳＨＦが発生されると、
シフトレジスタ１２２は選択されたサーチルーチンに従
って選択信号を発生する。
【００５１】フィルタ電圧比較器１２４は、周波数レン
ジのうちの一つの中間においてＶＣＯ１１０が基準信号
ＲＥＦにロックすることを可能とし、従ってループフィ
ルタ電圧ＬＦＶによる僅かな振れはオシレータ出力信号
ＯＳＣをしてロック状態を解除させることはない。
【００５２】図３のステップＪに示した如く、ループフ
ィルタ電圧ＬＦＶが１．７５Ｖと３．２５Ｖとの間にあ
る場合には、レンジ選択カウンタ１１８が第三イネーブ
ル信号ＥＮ３を発生しカウント動作を停止する。この時
点において、ＶＣＯ１１０は、充分なダイナミックレン
ジを与える周波数レンジにおいて基準信号ＲＥＦにロッ
クすることに成功している。
【００５３】再度図１を参照すると、ループの壊滅的な
障害に対する保護を与えるためにトリプルパルス検知器
１２６が使用されている。トリプルパルス検知器１２６
は第三イネーブル信号ＥＮ３を受取り、それに応答し
て、現在のオシレータ出力信号ＯＳＣ及び基準信号ＲＥ
Ｆの存在を検知することを回避する。図３のステップＫ
に示した如く、基準信号ＲＥＦの上昇エッジが発生する
ことなしに分割オシレータ出力信号ＯＳＣＤの三つ又は
それ以上の上昇エッジが発生する場合には、トリプルパ
ルス検知器１２６は強制リセット信号ＲＳＴＦを発生す
る。シフトレジスタ１２２は強制リセット信号ＲＳＴＦ
を受取り、それに応答して、再度第二レンジ選択信号Ｒ
ＳＳ２を発生する。更に、遅延時間後の後にレンジ選択
カウンタ１１８が遅延リセット信号ＲＳＴを受取り、カ
ウンタ１１８をリセットし、第三イネーブル信号ＥＮ３
をディスエーブルし、且つ再度計時を開始する。
【００５４】同様に、オシレータ出力信号の上昇エッジ
が発生することなしに三つ又はそれ以上の基準信号ＲＥ
Ｆの上昇エッジが発生する場合には、トリプルパルス検
知器１２６も遅延リセット信号ＲＳＴを発生する。
【００５５】更に、トリプルパルス検知器１２６及び位
相エラー検知器１２０はテスト回路から出力を供給す
る。ＶＣＯ１１０が一度基準信号ＲＥＦにロックする
と、位相エラー検知器１２０は継続してシフト信号ＳＨ
Ｆを出力する。同様に、ロック状態となった後に、トリ
プルパルス検知器１２６は上述した如くにシフト信号Ｓ
ＨＦを発生する。この構成は、ベンチテスト装置又は自
動テスト装置が、何れからの装置からのシフト信号をＳ
ＨＦを捕獲し且つロック状態の品質問題及びロック状態
喪失問題をモニタすることを可能とする。これらの両方
の問題は、通常、偶発的なイベントであって、それは、
現在のオシレータ信号及び基準信号を独立的にモニタす
ることにより自動テスト装置が見付け出すことの不可能
なものである。
【００５６】位相エラー検知器１２０は、更に、ロック
状態に対しての簡単なＧＯ／ＮＯＧＯデジタルテストを
与え、現在使用されているより厄介な反復的なＡＣパラ
メータテストを置換している。このことは、より高速で
あり、より廉価であり、且つより信頼性のあるテスト方
法を提供していることを表わしている。
【００５７】フィルタ電圧比較器１２４もテスト出力を
供給する。ＶＣＯ１１０が一度基準信号ＲＥＦにロック
すると、フィルタ電圧比較器１２４は継続してシフト信
号ＳＨＦを出力する。シフト信号ＳＨＦを捕獲すること
により、自動テスト装置はＶＣＯ利得−周波数レンジ性
能を追従することが可能である。このことは、デバイス
−プロセスのより良好なトラッキングを行うことを可能
とし、且つ歩留まり解析及び向上に対しての新たなツー
ルを提供している。自動化した態様でＶＣＯ利得−周波
数レンジの臨界的な関係を評価することが可能であるこ
とは、将来のモデリングに対してより正確なデータを得
ることを可能としている。
【００５８】本発明の好適実施例においては、シフトレ
ジスタ１２２の一部、６．６ミリ秒タイマ回路４１２、
テスト回路４１４、マルチアクティブレンジ検知器４１
０は図４Ｃに示した如くに構成されている。マルチアク
ティブレンジ検知器４１０は、レンジ選択信号ＲＳＳ０
−ＲＳＳ４をモニタし、且つ、一個を超えたレンジ選択
信号が一度にアクティブ即ち活性状態にある場合に、強
制リセット信号ＲＳＴＦを発生する。６．６ｍｓタイマ
回路４１２は、ＶＣＯ１１０がパワーアップ即ち始動さ
れた後、ハードウエアにおいてリセットされた後、又は
テストサーチから解放された後、６．６ｍｓ遅延が経過
するまで、強制リセット信号ＲＳＴＦが発生されること
を防止する。
【００５９】カウンタ１１８の一部、位相エラー検知器
１２０、トリプルパルス検知器１２６は図４Ｄに示した
如くに構成されている。第一遅延回路４１８及び第二遅
延回路４２０は図４Ａ及び図４Ｂに示した如くに構成さ
れている。シフトレジスタ１２２、６．６ｍｓタイマ回
路４１２、テスト回路４１４、マルチアクティブレンジ
検知器４１０の一部を図４Ｅに示した如くに構成してい
る。カウンタ１１８、位相エラー検知器１２０、シフト
レジスタ１２２の一部は図４Ｆに示した如くに構成して
ある。
【００６０】図５を参照すると、本発明の好適実施例の
ＶＣＯ１１０を示してある。図５に示した如く、三個の
等価なオシレータ段３１８，３２０，３２２へ電気的に
結合されているＶＧＳ及びＶＳＷ発生回路３１０は、レ
ンジ選択信号ＲＳＳ０−ＲＳＳ４に応答して対応するゲ
ート対ソース電圧ＶＧＳ及びスイッチ電圧ＶＳＷを発生
する。
【００６１】更に、単位利得ループフィルタオペアンプ
３２４は接地を基準とするループフィルタ電圧ＬＦＶを
受取り、且つループフィルタ電圧ＬＦＶを電源電圧ＶＣ
Ｃを基準とする返還ループフィルタ電圧ＬＦＶＴへ返還
する。次いで、三個のオシレータ段３１８，３２０，３
２２の各々は、ゲート対ソース電圧ＶＧＳ、スイッチ電
圧ＶＳＷ、返還ループフィルタ電圧ＬＦＶＴを受取り、
それに応答して、夫々、対応するオシレータ信号をＰ１
−Ｐ３を発生する。
【００６２】これら三個のオシレータ信号Ｐ１−Ｐ３
は、各相次ぐオシレータ段と関連する位相遅延を除い
て、等価である。図５に示した如く、第一オシレータ段
３１８から出力される第一オシレータ信号Ｐ１は第二オ
シレータ回路３２０へ入力される。これら三個のオシレ
ータ段の各々は等価であるから、第二オシレータ段３２
０から出力される第二オシレータ信号Ｐ２は、第二オシ
レータ段３２０によって第一オシレータ信号Ｐ１が第二
オシレータ信号Ｐ２へ返還されるのに必要な時間を除い
て、第一オシレータ信号Ｐ１と等価である。同様に、第
三オシレータ信号Ｐ３は、第三オシレータ段３２２によ
って第二オシレータ信号Ｐ２を第三オシレータ信号Ｐ３
へ返還するのに必要な時間を除いて、第二オシレータ信
号Ｐ２と等価である。
【００６３】図６は、差動対として構成された三個の等
価なオシレータ段３１８，３２０，３２２の一つを示し
ている。図６に示した如く、差動対６１０は二つの回路
部分６１２及び６１４を有しており、それらは、交互
に、電源ＶＣＣから第一電流源６１６への一定電流ＩＳ
Ｗに対しての電流経路を与える。差動対６１０の各回路
部分６１２及び６１４は、夫々、スイッチングトランジ
スタ６１８ａ、６１８ｂを有しており、それらのコレク
タ６２０ａ及び６２０ｂは、夫々、最初に、抵抗６２４
ａ及び６２４ｂを介して電源ＶＣＣへ接続しており、次
に、夫々、バラクタ６２６ａ及び６２６ｂを介して返還
ループフィルタ電圧ＬＦＶＴへ接続しており尚該トラン
ジスタのエミッタ６２８ａ及び６２８ｂは第一電流源６
１６へ接続している。
【００６４】オシレータ出力信号を供給する差動対６１
０の各回路部分６１２及び６１４の出力電圧は、スイッ
チングトランジスタ６１８ａ及び６１８ｂの夫々のコレ
クタ端子６２０ａ及び６２０ｂにおいて取られる。各回
路部分６１２及び６１４の入力端は、上述した如く、前
のオシレータ段の出力端へ電気的に結合されており、ス
イッチングトランジスタ６１８ａ及び６１８ｂの夫々の
ベース６３０ａ及び６３０ｂに結合されている。
【００６５】動作について説明すると、各スイッチング
トランジスタ６１８ａ，６１８ｂのベース・エミッタ接
合は前のオシレータ段により供給されるオシレータ出力
信号ＯＳＣ及びその補元により交互に順方向バイアス及
び逆バイアスされ、従って一方のスイッチングトランジ
スタ６１８ａ，６１８ｂがターンオン及びターンオフす
る一方、他方のスイッチングトランジスタ６１８ａ，６
１８ｂはターンオフ及びターンオンする。
【００６６】各スイッチングトランジスタ６１８ａ，６
１８ｂがオフ状態からオン状態へ遷移し且つオン状態か
らオフ状態へ遷移するので、オシレータ出力信号ＯＳＣ
の周波数は、第一に、対応するスイッチングトランジス
タ６１８ａ及び６１８ｂの夫々のコレクタ６２０ａ及び
６２０ｂにおいて得られる出力電圧と等価なその対応す
る抵抗６２４ａ，及び６２４ｂの夫々を横断しての電圧
降下によって、第二に、スルーレートによって定義され
る。
【００６７】抵抗６２４ａ及び６２４ｂを横断しての電
圧降下は、ピーク電圧、即ちスイッチングトランジスタ
がオフ状態即ち非導通状態にある場合の抵抗を横断して
の電圧降下、且つ低電圧、即ちスイッチングトランジス
タがオン状態即ち導通状態にある場合の抵抗を横断して
の電圧降下、の関数である。
【００６８】スルーレートは、バラクタ６２６ａ及び６
２６ｂを、夫々、充電及び放電しながら、スイッチング
トランジスタ６１８ａ及び６１８ｂをオフ状態からオン
状態又はオン状態からオフ状態へ遷移させるのに必要な
時間で電圧スイング（振れ）を割算したものとして定義
される。
【００６９】上述した如く、オシレータ出力信号ＯＳＣ
は抵抗６２４ａ及び６２４ｂを横断しての電圧降下及び
スルーレートの関数であるから、オシレータ出力信号Ｏ
ＳＣの周波数はこれら二つのパラメータの何れかを変化
させることにより変化させることが可能である。
【００７０】上述した如く、差動対６１０の各回路部分
６１２及び６１４は、交互に、一定電流ＩＳＷに対する
電流経路を提供する。一定電流は、回路部分６１２又は
６１４が導通状態にある場合にはいつでも存在するの
で、オシレータ出力信号の周波数は、抵抗６２４ａ及び
６２４ｂの抵抗値を変化させることにより変化させるこ
とが可能である。何故ならば、一定電流が存在する場合
には、電圧降下は抵抗値と共に変化するからである。
【００７１】抵抗６２４ａ及び６２４ｂを横断しての電
圧降下が５Ｖのピーク電圧及び４Ｖの低電圧により画定
され、且つ、この具体例の説明の便宜上、スルーレート
が０．５Ｖ／ｎｓと等しいと仮定する場合には、現在の
オシレータ信号が、ピーク電圧から低電圧へ遷移するの
に２ナノ秒かかる。これは、１ナノ秒／サイクル即ち５
００ＭＨｚと等価である。
【００７２】抵抗６２４ａ及び６２４ｂを横断しての電
圧降下が変化し、従ってピーク電圧が５Ｖに留まるが低
電圧が３Ｖへ減少した場合には、現在のオシレータ信号
がピーク電圧から低電圧へ遷移するのに４ナノ秒かか
る。これは、４ナノ秒／サイクル即ち２５０ＭＨｚと等
価である。
【００７３】従って、抵抗６２４ａ及び６２４ｂを横断
しての電圧降下を減少させることにより、オシレータ出
力信号ＯＳＣの周波数を増加させることが可能である。
同様に、抵抗６２４ａ及び６２４ｂを横断しての電圧降
下を増加させることにより、オシレータ出力信号ＯＳＣ
の周波数を減少させることが可能である。
【００７４】図７を参照すると、図５のオシレータ段３
１８，３２０，３２２の好適実施形態が示されており、
抵抗６２４ａ及び６２４ｂは、夫々、第一Ｐチャンネル
ＦＥＴ（電界効果トランジスタ）Ｐ１及びＰ２を使用し
て構成されている。公知の如く、電界効果トランジスタ
は、適切にバイアスがされると、リニア即ちトライオー
ドレンジにおいて動作することが可能であり、その場合
には、電界効果トランジスタは可変抵抗として作用す
る。従って、五つの異なったバイアス電圧を使用して第
一Ｐチャンネル電界効果トランジスタＰ１及びＰ２を適
切にバイアスさせることにより、五つの異なった抵抗
値、従って五つの異なった電圧降下、従って五つの異な
ったオシレータ周波数を発生させることが可能である。
【００７５】図７に示した如く、第一電流源６１６は第
一ＮＰＮ電流源トランジスタＱ５０として構成されてお
り、そのコレクタはスイッチングトランジスタ６１８ａ
及び６１８ｂのエミッタへ接続しており、そのベースは
基準電圧ＶＲＥＦへ接続しており、そのエミッタは第一
電流源抵抗Ｒ５０を介して接地へ接続している。
【００７６】上述した如く、オシレータ出力信号ＯＳＣ
の周波数は、更に、スルーレートを変化させることによ
り変化させることが可能である。スルーレートはバラク
タ６２６ａ及び６２６ｂを放電及び充電させるのに必要
な時間の量として定義されるので、スルーレートは次式
の如くに定義することが可能である。
【００７７】ｄｖ／ｄｔ＝ＩＳＷ／Ｃ 上述した如く、第一電流源トランジスタＱ５０により供
給される一定電流ＩＳＷは一定であるから、スルーレー
トは、バラクタ６２６ａ及び６２６ｂの容量を変化させ
ることにより変化させることが可能である。
【００７８】抵抗６２４ａ及び６２４ｂを横断しての電
圧降下が５Ｖのピーク電圧及び４Ｖの低電圧によって定
義され、且つスルーレートが０．５Ｖ／ｎｓであった上
述した具体例を参考とし、更にスルーレートが、４ｍＡ
の電流及び０．８ｐＦの容量の第一電流源からの電流に
より定義されるものと仮定する。上述した如く、５Ｖの
ピーク電圧から４Ｖの低電圧へ遷移するのに２ナノ秒か
かる。そこで、容量を０．８ｐＦから１．６ｐＦへ増加
させるものと仮定する。その結果は、スルーレートが
２．５Ｖ／ｎｓとなり、２５０ＭＨｚのレートとなる。
【００７９】従って、容量を増加させることにより、オ
シレータ出力信号ＯＳＣの周波数を減少させることが可
能である。同様に、容量を減少させることにより、オシ
レータ出力信号ＯＳＣの周波数を増加させることが可能
である。
【００８０】再度図６を参照すると、バラクタ６２６ａ
及び６２６ｂの容量は変換ループフィルタ電圧ＬＦＶＴ
により制御される。変換ループフィルタ電圧ＬＦＶＴは
バラクタ６２６ａ及び６２６ｂを０．５Ｖから３．５Ｖ
へ逆バイアスさせる。従って、前述した如く、オシレー
タ出力信号ＯＳＣの周波数は、ループフィルタ電圧ＬＦ
Ｖを変化させることにより変化させることが可能であ
る。
【００８１】再度図７を参照すると、本発明の好適実施
例に基づいて、バラクタ６２６ａ及び６２６ｂはダイオ
ードトランジスタＱ１２ａ及びＱ１２ｂから構成されて
おり、それらのトランジスタのコレクタ及びベースは変
換ループフィルタ電圧ＬＦＶＴを受取るべく接続されて
おり、且つエミッタはスイッチングトランジスタ６１８
ａ及び６１８ｂの夫々のコレクタ６２０ａ及び６２０ｂ
へ接続されている。
【００８２】特定の回路部分におけるスイッチングトラ
ンジスタ６１８ａ及び６１８ｂが導通状態にない場合に
は、その回路部分におけるダイオードトランジスタＱ１
２ａ，Ｑ１２ｂのエミッタ上の電圧はピーク電圧へ上昇
する。従って、変換ループフィルタ電圧ＬＦＶＴも高状
態であると、ダイオードトランジスタＱ１２ａ，Ｑ１２
ｂのエミッタ・ベース接合は僅かに逆バイアスされるに
過ぎない。同様に、変換ループフィルタ電圧ＬＦＶＴが
ダイオードトランジスタＱ１２ａ，Ｑ１２ｂのエミッタ
における電圧と比較して低状態である場合には、エミッ
タ・ベース接合は強く逆バイアスされる。ダイオードト
ランジスタＱ１２ａ及びＱ１２ｂが逆バイアスされれば
されるほど、ダイオードトランジスタＱ１２ａ及びＱ１
２ｂに存在する内部容量は一層少ない。
【００８３】例えば、変換ループフィルタ電圧ＬＦＶＴ
が高状態、例えば４Ｖであり、且つダイオードトランジ
スタＱ１２ａ及びＱ１２ｂのエミッタにおける電圧も高
状態、例えば４．３Ｖである場合には、ダイオードトラ
ンジスタＱ１２ａ，Ｑ１２ｂは僅かに逆バイアスされる
に過ぎない。一方、変換ループフィルタ電圧ＬＦＶＴが
低状態、例えば１Ｖである場合には、ダイオードトラン
ジスタＱ１２ａ，Ｑ１２ｂは強く逆バイアスされる。ル
ープフィルタ電圧ＬＦＶ、従って変換ループフィルタ電
圧ＬＦＶＴの完全な３Ｖの電圧スイングは、中心値から
の±１２％の周波数変化に対応している。これは、好適
実施例のＶＣＯ１１０の低利得特性がどのようにして達
成されるかを示している。
【００８４】図７に示した如く、第一Ｐチャンネル電界
効果トランジスタＰ１及びＰ２の間での何らかの処理変
動に拘らずに完全な電圧スイング（正確な低電圧）を保
証するために、差動対６１０の各回路部分６１２及び６
１４においてＮＰＮクランプトランジスタＱ１４ａ及び
Ｑ１４ｂが使用されている。各クランプトランジスタＱ
１４ａ及びＱ１４ｂは、そのコレクタが電源ＶＣＣへ接
続し、そのベースがスイッチ電圧ＶＳＷへ接続し、且つ
そのエミッタがスイッチングトランジスタ６１８ａ及び
６１８ｂの夫々のコレクタ６２０ａ及び６２０ｂへ接続
するように接続されている。ダイオードトランジスタＱ
１２ａ及びＱ１２ｂのエミッタ上の最も低い電圧は、ス
イッチング電圧ＶＳＷ−クランプトランジスタＱ１４ａ
及びＱ１４ｂのベース・エミッタ電圧と関連する電圧と
等価である。このことは必ずそうである。何故ならば、
この値より低い電圧降下が発生すると、クランプトラン
ジスタＱ１４ａ及びＱ１４ｂは順方向バイアスされ電流
を供給しはじめるからである。
【００８５】クランプトランジスタＱ１４ａ及びＱ１４
ｂは、第一Ｐチャンネルを電界効果トランジスタＰ１及
びＰ２が一定電流ＩＳＷにより要求される電流よりも約
１０％小さな電流を供給するように、第一Ｐチャンネル
電界効果トランジスタＰ１及びＰ２のゲート対ソース電
圧を設定することを可能とすることにより完全な電圧ス
イング（振れ）が実現されることを保証する。従って、
第一電流源トランジスタＱ５０が第一Ｐチャンネル電界
効果トランジスタＰ１及びＰ２から一定電流ＩＳＷをシ
ンク即ち吸込もうとする場合には、スイッチングトラン
ジスタ６１８ａ及び６１８ｂの夫々のコレクタ６２０ａ
及び６２０ｂにおける電圧が降下し、且つクランプトラ
ンジスタＱ１４ａ及びＱ１４ｂが夫々順方向バイアスさ
れ、ターンオンして第一電流源トランジスタＱ５０への
残りの電流を供給する。
【００８６】例えば、所望のソース対ドレイン電圧が
０．３Ｖであると仮定し、更に０．３ソース対ドレイン
電圧を達成するのに必要な抵抗が１５００Ωであると仮
定する。この場合においては、クランプトランジスタＱ
１４ａ及びＱ１４ｂがターンオンするためには、第一Ｐ
チャンネル電界効果トランジスタＰ１及びＰ２の抵抗値
を、例えば、１７００Ωへ設定する。実際の抵抗値を必
要とされる抵抗値よりも多少高めに設定することによ
り、処理変動があった場合でも、完全な電圧のスイング
が得られることを確保することが可能である。
【００８７】図７に示した如く、第一Ｐチャンネル電界
効果トランジスタＰ１及びＰ２の夫々のソース７３０ａ
及び７３０ｂは、ダイオードとして構成されている電圧
シフタートランジスタ７３２へ接続されている。電圧シ
フタートランジスタ７３２は、電源ＶＣＣを基準とし
て、より低い電圧スイングレベルをスイッチング電圧Ｖ
ＳＷ＋電圧シフタトランジスタ７３２及びクランプトラ
ンジスタＱ１４ａ，及びＱ１４ｂのソース・エミッタ接
合と関連する電圧降下と等価なものとさせることを可能
なものとし、従ってクランプトランジスタＱ１４ａ，Ｑ
１４ｂはターンオンすることが可能である。
【００８８】本発明好適実施例のオシレータ段３１８，
３２０，３２２の一部の概略図を図８Ａ，８Ｂ，８Ｃ，
８Ｄに示してある。更に、オシレータ段３１８，３２
０，３２２のエミッタホロワ出力段用のバイアス回路８
１０を図８Ｂに示してある。更に、電源ＶＣＣが約４Ｖ
に到達するまでＶＣＯ１１０を脱勢状態に維持する部分
的スタートアップ回路８１２を図８Ｃに示してある。
【００８９】上述した如く、第一Ｐチャンネル電界効果
トランジスタＰ１及びＰ２を適切にバイアスさせること
により、五個の異なった抵抗値、従って五個の異なった
電圧降下、従って五個の異なったオシレータ周波数を発
生させることが可能である。第一Ｐチャンネル電界効果
トランジスタＰ１及びＰ２は、ソース対ドレイン電圧Ｖ
ＳＤ及びゲート対ソース電圧ＶＧＳを制御することによ
りバイアスされる。ソース対ドレインＶＳＤ及びゲート
対ソース電圧ＶＧＳはＶＧＳ及びＶＳＷ発生器回路３１
０により制御される。
【００９０】図９は本発明好適実施例のＶＧＳ及びＶＳ
Ｗ発生器回路３１０を示している。図９に示した如く、
第二Ｐチャンネル電界効果トランジスタＱ２０のゲート
はＶＧＳ変換器回路８２２を介して第一電界効果トラン
ジスタＰ１及びＰ２のゲートへ接続されている。更に、
第二電界効果トランジスタＱ２０のドレインは、オペア
ンプ８１６及びＶＳＷ変換器回路８３６を介して第一電
界効果トランジスタＰ１及びＰ２のドレインヘ接続して
いる。
【００９１】従って、４０℃において、ゲート対ソース
電圧、ソース対ドレイン電圧、及びΔ温度電流ＩＳＷＤ
が０に等しい場合（後述）の第二電界効果トランジスタ
Ｑ２０を介して流れる第二電流ＩＳＷ２は、夫々、ゲー
ト対ソース電圧、ソース対ドレイン電圧、及びΔ温度電
流ＩＳＷＤが０に等しい場合に第一電界効果トランジス
タＰ１及びＰ２を介して流れる一定電流ＩＳＷと等価で
ある。従って、第二電界効果トランジスタＱ２０のゲー
ト対ソース電圧、ソース対ドレイン電圧、及び第二電流
ＩＳＷ２を設定することにより、第一電界効果トランジ
スタＰ１及びＰ２のゲート対ソース電圧、ソース対ドレ
イン電圧、及び一定電流ＩＳＷも設定される。
【００９２】第二電界効果トランジスタＱ２０を横断し
てのソース対ドレイン電圧は、スイッチ電圧ＶＳＷ及び
オペアンプ８１６の動作により設定される。スイッチ電
圧ＶＳＷは五個のオシレータ選択トランジスタＴＰ１−
ＴＰ５のうちの一つ及びそれと対応するスイッチ抵抗Ｒ
１−Ｒ５を横断しての電圧降下と等価である。
【００９３】各オシレータ選択トランジスタＴＰ１／Ｔ
Ｐ５は、ソースを内部電源ＶＣＣＩへ接続しており、ド
レインをそれと対応するスイッチ抵抗Ｒ１−Ｒ５へ接続
しており、且つゲートをシフトレジスタ１２２（図１参
照）へ接続しており、オシレータ選択トランジスタＴＰ
１−ＴＰ５のうちの一つが選択される場合に第三電流Ｉ
ＳＷ３に対する電流経路を与える。
【００９４】第三電流ＩＳＷ３は第三ＮＰＮ電流源トラ
ンジスタＱ２４によって発生され、該トランジスタは第
一電流源トランジスタＱ５０とマッチされており、該ト
ランジスタＱ２４は、そのコレクタを各スイッチング抵
抗Ｒ１−Ｒ５へ接続しており、ベースを基準電圧ＶＲＥ
Ｆへ接続しており、且つエミッタを第三電流抵抗Ｒ６を
介して接地へ接続している。
【００９５】動作について説明すると、五個のレンジ選
択信号ＲＳＳ０−ＲＳＳ４のうちの一つが対応するオシ
レータ選択トランジスタＴＰ１−ＴＰ５をターンオン
し、その際に第三電流ＩＳＷ３に対する電流経路を形成
すると共に、オシレータ選択トランジスタＴＰ１−ＴＰ
５及びそれと関連するスイッチ抵抗Ｒ１−Ｒ５を横断し
て電圧降下を発生する。
【００９６】オペアオンプ８１６は、その非反転入力端
をスイッチング電圧ＶＳＷへ接続しており且つ反転入力
端を第二電界効果トランジスタＱ２０のドレインへ接続
しており、オペアンプ８１６のフィードバック動作によ
り第二電界効果トランジスタＱ２０のソース対ドレイン
電圧の強制的にスイッチング電圧ＶＳＷの値とさせる。
【００９７】該ソース対ドレイン電圧を強制的にスイッ
チング電圧ＶＳＷと等価なものとさせることにより、ス
イッチング電圧ＶＳＷは第二電界効果トランジスタＱ２
０を横断してのソース対ドレイン電圧ＶＳＤと等価なも
のとなる。
【００９８】ソースを内部電源ＶＣＣＩへ接続してお
り、ドレインをオペアンプ８１６の反転入力端へ接続す
ると共に第二電流源トランジスタＱ２２のコレクタへ接
続しており、且つゲートをオペアンプ８１６の出力端へ
接続すると共にゲート−ソース変換器回路８２２へ接続
している第二電界効果トランジスタＱ２０を横断しての
ゲート対ソース電圧は、第二電流ＩＳＷ２及びオペアン
プ８１６の動作により設定される。
【００９９】第二ＮＰＮ電流源トランジスタＱ２２は、
コレクタを第二電界効果トランジスタＱ２０のドレイン
へ接続しており、ベースを基準電圧ＶＲＥＦへ接続して
おり、且つエミッタを第二電流抵抗Ｒ７を介して接地へ
接続しており、第一電流源トランジスタＱ５０により供
給される一定電流ＩＳＷの実質的に９０％と等価な第二
電流ＩＳＷ２を供給する。
【０１００】オペアンプ８１６は、ゲート対ソース電圧
を、スイッチング電圧ＶＳＷに等価なソース対ドレイン
電圧において第二電流ＩＳＷ２に供給する電圧に強制的
にさせる。
【０１０１】ＶＧＳ及びＶＳＷ発生器回路３１０は、オ
ペアンプ８１６への電源ノイズを減少させるために、電
源ＶＣＣとは異なる約３Ｖの内部電源ＶＣＣＩを使用す
ることが可能である。ＶＧＳ変換器回路８２２及びＶＳ
Ｗ変換器回路８３６は、内部電源ＶＣＣＩ基準レベルか
ら、ＶＣＯ１１０によって必要とされる電源ＶＣＣを基
準としたレベルへ変換するために設けられている。
【０１０２】本発明好適実施例のＶＧＳ及びＶＳＷ発生
器回路３１０を図１０に示してある。
【０１０３】上述した説明は、＋４０℃におけるＶＣＯ
の動作を説明している。然しながら、温度が変化する
と、スルーレート、従ってオシレータ出力信号ＯＳＣの
周波数も、全てのトランジスタの容量におけるリニアな
変化に起因して変化する。温度が増加し且つ減少する
と、バラクタＱ１２ａ及びＱ１２ｂの容量が、夫々、増
加及び減少する。容量が増加及び減少すると、オシレー
タ段３１８，３２０，３２２のスイッチング速度が減少
且つ増加する。一定なスイッチング速度を維持するため
には、スイッチングトランジスタを介して流れる電流
を、温度シフトに依存して増加又は減少させねばならな
い。
【０１０４】従って、−５５℃から＋１２５℃への周囲
温度変化に亘ってほぼ一定なスルーレートを得るために
は、一定電流ＩＳＷ、第二電流ＩＳＷ２、第三電流ＩＳ
Ｗ３は、周囲温度とは実質的に独立なものとされ、且つ
容量が増加及び減少する場合には、それぞれ、多かれ少
なかれ電流がスイッチングトランジスタ６１８ａ，６１
８ｂを介して流されるようにデルタ（Δ）温度電流が発
生される。
【０１０５】再度図５を参照すると、好適実施例のＶＣ
Ｏ１１０は、一定電流ＩＳＷ、第二電流ＩＳＷ２、第三
電流ＩＳＷ３を発生する基準電圧ＶＲＥＦを発生するた
めに電圧変換器回路３１６を使用することにより周囲温
度変化とは実質的に独立的な一定電流ＩＳＷ、第二電流
ＩＳＷ２、第三電流ＩＳＷ３を発生する。更に、電圧変
換器回路３１６は、Ｐ＋シート抵抗のみに依存し実質的
に温度とは独立的な温度独立電流ＩＲＥＦを発生する。
【０１０６】電圧変換器回路３１６は、周囲温度変化及
び１．３５Ｖの温度独立電圧に応答して電圧基準信号Ｖ
ＲＥＦを発生する。電圧基準信号ＶＲＥＦが発生され、
従って、周囲温度が上昇及び下降すると、補償量だけそ
れぞれ電圧基準信号ＶＲＥＦが減少及び増加し、従って
一定電流ＩＳＷ、第二電流ＩＳＷ２、第三電流ＩＳＷ３
は一定のままである。
【０１０７】しかしながら、一定電流ＩＳＷ、第二電流
ＩＳＷ２、第三電流ＩＳＷ３は、Ｐ＋シート抵抗（９０
Ω／□）のリニアな即ち直線的な変化に依存している。
この依存性は小さいので、一定電流ＩＳＷ、第二電流Ｉ
ＳＷ２、第三電流ＩＳＷ３は、一次的には、周囲温度変
化とは独立的である。
【０１０８】図１１を参照すると、好適実施例のＶＣＯ
は、温度補償回路３１４を使用することにより容量がそ
れぞれ増加及び減少すると、スイッチングトランジスタ
６１８ａ及び６１８ｂを介してより多くの又はより少な
い電流を流す。
【０１０９】温度補償回路３１４は、温度独立性及び依
存性電圧を受取る入力段１１０２と、温度依存性電圧を
発生する温度依存性段１１０４と、周囲温度が変化する
場合に放電電流Ｉｄを変化させる放電段１１０６と、デ
ルタ（Δ）温度電流Ｉｓｗｄを発生する出力段１１０８
とを有している。
【０１１０】図１１に示した如く、好適実施例において
は、入力段１１０２は補償用差動対１１１８として構成
されている。補償用差動対１１１８は、充電用回路部分
１１２０と放電用回路部分１１２２とを有しており、そ
の各々は、電源ＶＣＣから充電用電流源トランジスタＱ
６０への一定電流０．１７ＩＳＷの一部に対する電流経
路を与える。
【０１１１】充電用回路部分１１２０は、ソースを電源
ＶＣＣへ接続したＰチャンネル充電用トランジスタＱ３
を有すると共に、コレクタを充電用トランジスタＱ３の
ゲート及びドレインへ接続しており、ベースを約２．５
Ｖの温度独立性バンドギャップ電圧ＶＲＥＦ１へ接続し
ており、且つエミッタを充電用入力抵抗Ｒ１を介して充
電用電流源トランジスタＱ６０のコレクタへ接続してい
るＮＰＮ充電用入力トランジスタＱ４を有している。
【０１１２】放電用回路部分１１１８は、ソースを電源
ＶＣＣへ接続したＰチャンネル放電用トランジスタＱ５
を有すると共に、コレクタを放電用トランジスタＱ５の
ゲート及びドレインへ接続しており、ベースを温度依存
性ノードＢへ接続しており、エミッタを放電用入力抵抗
Ｒ２を介して充電用電流源トランジスタＱ６０のコレク
タへ接続している放電用入力トランジスタＱ６を有して
いる。
【０１１３】充電用電流源トランジスタＱ６０は、その
ベースを基準電圧ＶＲＥＦへ接続しており、且つそのエ
ミッタを充電用抵抗Ｒ６０を介して接地へ接続してお
り、図７の抵抗Ｒ５０に関連する充電用抵抗Ｒ６０の値
を増加させることにより、一定電流ＩＳＷの約１７％で
あるように実質的に温度依存性の一定電流０．１７ＩＳ
Ｗを発生する。
【０１１４】図１１に示した如く、充電用入力トランジ
スタＱ４がそのベースにおいて約２．５Ｖを有しており
且つ放電用入力トランジスタＱ６がそのベースにおいて
約２．５Ｖを有している場合には、充電用トランジスタ
Ｑ３と共に充電用入力トランジスタＱ４が、及び放電用
トランジスタＱ５と共に放電用入力トランジスタＱ６
が、一定電流０．１７ＩＳＷのほぼ等価な部分を供給す
る。
【０１１５】一方、温度が変化すると、放電用入力トラ
ンジスタＱ６のベース上の電圧が変化し、その際に入力
トランジスタＱ４を充電し且つ入力トランジスタＱ６を
放電することにより供給される一定電流０．１７ＩＳＷ
の割合を変化させる。
【０１１６】温度依存性段１１０４は、温度が変化する
と、温度依存性ノードＢ及び放電用入力トランジスタＱ
６のベースにおける電圧を変化させる。温度依存性ノー
ドＢは、依存性抵抗Ｒ３、第一ダイオードＤ１、第二ダ
イオードＤ２の直列接続を介して接地へ接続されてお
り、且つ独立性電流源１１３８を介して電源ＶＣＣへ接
続している。独立性電流源１１３８は、電圧変換器回路
３１６から派生される温度依存性電流ＩＲＥＦを供給す
る。
【０１１７】温度が変化すると、第一ダイオードＤ１及
び第二ダイオードＤ２を横断しての電圧降下は変化し、
温度依存性ノードＢ及び放電用入力トランジスタＱ６の
ベースにおける電圧を変化させる。放電用入力トランジ
スタＱ６のベースにおける電圧が変化すると、充電用入
力トランジスタＱ４及び放電用入力トランジスタＱ６に
より供給される一定電流０．１７ＩＳＷの割合が変化す
る。従って、温度が変化すると、充電用入力トランジス
タＱ４及び放電用入力トランジスタＱ６により供給され
る一定電流０．１７ＩＳＷの部分が変化する。
【０１１８】出力段１１０８は、充電電流Ｉｃと放電電
流Ｉｄの和としてデルタ（Δ）温度電流ＩＳＷＤを発生
する。充電用電流ＩｃはＰチャンネル充電用出力トラン
ジスタＱ１により発生される。
【０１１９】ソースを電源ＶＣＣへ接続しており、ゲー
トを充電用トランジスタＱ３のゲート及びドレインへ接
続しており、且つドレインをデルタ（Δ）温度ノードＡ
へ接続している充電用出力トランジスタＱ１は、そのゲ
ートを充電用トランジスタＱ３のゲートへ接続すること
により充電用電流Ｉｃを発生する。
【０１２０】ゲートを共通接続することにより、充電用
トランジスタＱ３及び充電用出力トランジスタＱ１は、
実質的に等価なゲート対ソース電圧を有している。従っ
て、充電用トランジスタＱ３のソース対ドレイン電圧が
正となり且つ充電用トランジスタＱ３が導通状態を開始
すると、充電用出力トランジスタＱ１も導通状態を開始
する。
【０１２１】ドレインをデルタ（Δ）温度ノードＡへ接
続しており且つソースを接地へ接続しているＮチャンネ
ル放電用出力トランジスタＱ２は、中間電流Ｉｍをミラ
ー動作することにより放電電流Ｉｄを発生する。
【０１２２】中間電流Ｉｍは放電段により発生される。
ソースを電源ＶＣＣへ接続しており、ゲートを放電用ト
ランジスタＱ５のゲート及びドレインへ接続しているＰ
チャンネル変換トランジスタＱ７は、そのゲートを放電
用トランジスタＱ５のゲートへ接続することにより中間
電流Ｉｍを発生する。
【０１２３】ゲートを共通接続することにより、放電用
トランジスタＱ５及び変換トランジスタＱ７は実質的に
等価なゲート対ソース電圧を有している。従って、放電
用トランジスタＱ５のソース対ドレイン電圧が正となる
と、放電用トランジスタＱ５は導通状態を開始し、変換
トランジスタＱ７も導通状態を開始する。
【０１２４】ドレイン及びゲートが変換トランジスタＱ
７のドレイン及び放電用出力トランジスタＱ２のゲート
へ接続されており且つソースが接地へ接続されているＮ
チャンネル出力トランジスタＱ８は中間電流Ｉｍを導通
させる。
【０１２５】放電用出力トランジスタＱ２は、そのゲー
トを出力トランジスタＱ８のゲートへ接続することによ
り放電電流Ｉｄを発生する。ゲートを共通接続すること
により、出力トランジスタＱ８及び放電用出力トランジ
スタＱ２は実質的に等価なゲート対ソース電圧を有して
いる。従って、出力トランジスタＱ３のソース対ドレイ
ン電圧が正となると、出力トランジスタＱ３は導通状態
を開始し、放電用出力トランジスタＱ２も導通状態を開
始する。
【０１２６】動作について説明すると、＋４０℃におい
て、充電用出力トランジスタＱ１は、放電用出力トラン
ジスタＱ２により供給される放電用電流Ｉｄと同一の充
電用電流Ｉｃを供給する。従って、＋４０℃において、
放電用出力トランジスタＱ２は充電用出力トランジスタ
Ｑ１により発生される電流の全てをシンク即ち吸込む。
【０１２７】しかしながら、温度が変化すると、補償用
差動対１１１８が、間接的に、充電用出力トランジスタ
Ｑ１及び放電用出力トランジスタＱ２をして、それぞ
れ、異なった量の充電用電流Ｉｃ及び放電用電流Ｉｄを
供給させる。放電用電流Ｉｄが充電用電流Ｉｃよりも小
さい場合には、デルタ（Δ）温度ノードＡは実効的にデ
ルタ（Δ）温度電流Ｉｓｗｄを供給し、それは充電用電
流Ｉｃと放電用電流Ｉｄとの間の差と等価である。
【０１２８】同様に、放電用電流Ｉｄが充電用電流Ｉｃ
よりも大きい場合には、デルタ（Δ）温度ノードＡが、
ＶＧＳ及びＶＳＷ発生器回路３１０及び各オシレータ回
路３１８，３２０，３２２から必要とされる電流を引出
すことにより、デルタ（Δ）温度電流Ｉｓｗｄをシンク
即ち吸込む。
【０１２９】好適実施例においては、四つの等価なデル
タ（Δ）温度電流ＩＳＷＤ１−４を発生するために四つ
の出力段が電気的に並列接続されている（図５参照）。
【０１３０】一定電流０．１７ＩＳＷは、ほぼ一定の一
定電流ＩＳＷの約１７％に選択されている。＋４０℃を
中心とし−５５℃から＋１２５℃のレンジに亘って温度
に関する容量の変動に対する正確な補償を行なうために
は、温度補償回路３１４が次式を満足すべきものである
ことが判明した。
【０１３１】Ｉｓｗｄ＝（ＩＳＷ）（Ｔ−Ｔ０ ）
（１．７ｅ−３） 尚、Ｔ０ ＝＋４０℃である。
【０１３２】本発明の好適実施例の温度補償回路３１４
及び電圧変換器回路３１６の一部を図１２Ａ，１２Ｂ，
１２Ｃ，１２Ｄに示してある。
【０１３３】再度図７を参照すると、上述した如く、第
一電流源トランジスタＱ５０は、温度と独立的なスイッ
チングトランジスタ６１８ａ及び６１８ｂを介して一定
電流ＩＳＷをシンク即ち吸込む。温度を従って容量が上
昇すると、デルタ（Δ）温度電流が付加的な電流をシン
ク即ち吸込み、その付加的な電流は、一定電流ＩＳＷと
結合されて、より大きな第一電流ＩＳＷ１を形成する。
このより大きな電流はより大きな容量を補償するのに十
分であり、その際に一定のスルーレートを維持する。
【０１３４】次式を参照すると、 ｄｖ／ｄｔ＝（ＩＳＷ１／Ｃ） Ｃがリニア即ち直線的な態様で温度と共に増加すると、
ｄｖ／ｄｔを一定に維持するためには、同一の直線的な
態様で温度と共にＩＳＷ１も増加せねばならない。
【０１３５】スイッチングトランジスタ６１８ａ及び６
１８ｂを介して第一電流ＩＳＷ１をシンク即ち吸込むこ
とにより、第一Ｐチャンネル電界効果トランジスタＰ１
及びＰ２を横断して潜在的により大きなソース対ドレイ
ン電圧降下が形成される場合がある。しかしながら、図
９を参照すると、第三電流ＩＳＷ３と選択されたスイッ
チ抵抗Ｒ１−Ｒ５との積は実質的に温度とは独立的であ
る。このことはスイッチング電圧を温度とは実質的な独
立なものとさせ、従って、オペアンプ８１６のフィード
バック動作により、ソース対ドレイン電圧を実質的に温
度とは独立的なものとさせる。
【０１３６】上述した如く、実質的に温度とは独立的な
第二電流ＩＳＷ２が第二Ｐチャンネル電界効果トランジ
スタＱ２０のゲート対ソース電圧を設定する。電圧が上
昇すると、デルタ（Δ）温度電流ＩＳＷＤが同一の付加
的な電流をシンク即ち吸込み、それは、第二電流ＩＳＷ
２と結合されて、より大きな第五電流ＩＳＷ５を形成す
る。
【０１３７】第二電界効果トランジスタＱ２０を介して
より大きな第五電流ＩＳＷ５を流すことにより、オペア
ンプのフィードバック動作が第二電界効果トランジスタ
Ｑ２０のゲート対ソース電圧を変化させる。上述した如
く、これは、次いで、第一電界効果トランジスタＰ１及
びＰ２のゲート対ソース電圧を変化させ、従って第一電
界効果トランジスタＰ１及びＰ２を横断しての電圧降下
は、一定状態に維持され、増加された第一電流ＩＳＷ１
は第一電界効果トランジスタＰ１及びＰ２を介して流さ
れる。
【０１３８】同様に、温度が減少すると、デルタ（Δ）
温度電流ＩＳＷＤが付加的な電流を供給し、その結果第
一電流ＩＳＷ１及び第五電流ＩＳＷ５は減少される。
【０１３９】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図面の簡単な説明】
【図１】 本発明の好適実施例に基づいて構成された自
動レンジ調節フェーズロックループ回路を示したブロッ
ク図。
【図２】 ループフィルタ電圧の関数として五つのオシ
レータ動作レンジを示した概略図。
【図３】 図１の自動レンジ調節フェーズロックループ
回路の動作を示したフローチャート図。
【図４ａ】 図１の自動レンジフェーズロックループ回
路の具体例の一部を示した概略回路図。
【図４ｂ】 図１の自動レンジフェーズロックループ回
路の具体例の一部を示した概略回路図。
【図４ｃ】 図１の自動レンジフェーズロックループ回
路の具体例の一部を示した概略回路図。
【図４ｄ】 図１の自動レンジフェーズロックループ回
路の具体例の一部を示した概略回路図。
【図４ｅ】 図１の自動レンジフェーズロックループ回
路の具体例の一部を示した概略回路図。
【図４ｆ】 図１の自動レンジフェーズロックループ回
路の具体例の一部を示した概略回路図。
【図５】 図１の回路において使用可能なレンジプログ
ラム可能電圧制御オシレータを示したブロック図。
【図６】 図５に示したレンジプログラム可能電圧制御
オシレータの一つのオシレータ段を示した概略図。
【図７】 図５のレンジプログラム可能電圧制御オシレ
ータの一つのオシレータ段を示した概略図。
【図８Ａ】 ３個の図７のオシレータ回路の一実施例の
一部を示した概略回路図。
【図８Ｂ】 ３個の図７のオシレータ回路の一実施例の
一部を示した概略回路図。
【図８Ｃ】 ３個の図７のオシレータ回路の一実施例の
一部を示した概略回路図。
【図８Ｄ】 ３個の図７のオシレータ回路の一実施例の
一部を示した概略回路図。
【図９】 図５に示した電圧制御オシレータにおいて使
用可能なＶＧＳ及びＶＳＷ発生回路を示した概略図。
【図１０】 図９のＶＧＳ及びＶＳＷ発生器回路の一実
施例を示した概略回路図。
【図１１】 図５に示した電圧制御オシレータにおいて
使用可能な温度補償回路を示した概略図。
【図１２Ａ】 電圧変換器回路の一実施例の一部を示し
た概略回路図。
【図１２Ｂ】 電圧変換器回路の一実施例の一部を示し
た概略回路図。
【図１２Ｃ】 電圧変換器回路及び図１１の温度補償回
路の一実施例の一部を示した概略回路図。
【図１２Ｄ】 電圧変換器回路及び図１１の温度補償回
路の一実施例の一部を示した概略回路図。
【符号の説明】
１１０ 電圧制御オシレータ（ＶＣＯ） １１２ 自動レンジ調節フェーズロックループ回路 １１４ 位相比較器 １１６ ループフィルタ １１８ レンジ選択カウンタ １２０ 位相エラー検知器 １２２ シフトレジスタ １３０ 第一分割器回路 １３２ 第二分割器回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−235428（ＪＰ，Ａ) 特開 平３−206726（ＪＰ，Ａ) 特開 平３−252216（ＪＰ，Ａ) 特開 平４−296113（ＪＰ，Ａ) 米国特許4876519（ＵＳ，Ａ) 米国特許5061907（ＵＳ，Ａ) 米国特許4978930（ＵＳ，Ａ) 欧州特許出願公開249665（ＥＰ，Ａ １) 欧州特許出願公開253135（ＥＰ，Ａ １) (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 3/354 H03L 1/02 - 7/10

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 周囲温度変化と独立的なオシレータ出力
    信号を発生する電圧制御オシレータにおいて、 リング形態で直列接続された複数個のインバータ要素で
    あって、各インバータ要素は直列接続における前のイン
    バータ要素によって供給されるオシレータ信号に応答し
    てオシレータ信号を発生し、各インバータ要素は第一基
    準電圧と、複数個のデルタ温度電流から供給されるデル
    タ温度電流と、第一バイアス電圧と、第二バイアス電圧
    とに応答し、各インバータ要素により与えられるオシレ
    ータ信号の周波数は該インバータ要素へ供給されるルー
    プフィルタ電圧に応答して変化する複数個のインバータ
    要素、 温度独立性バンドギャップ電圧に応答して第一基準電圧
    及び第二基準電圧を発生する電圧変換器手段、 複数個のレンジ選択信号のうちの一つと、第一基準電圧
    と、複数個のデルタ温度電流のうちの一つとに応答して
    第一バイアス電圧及び第二バイアス電圧を発生する電圧
    発生手段、 前記第二基準電圧に応答して複数個のデルタ温度電流を
    供給及び吸込む為の温度補償手段、を有することを特徴
    とする電圧制御オシレータ。
  2. 【請求項２】 請求項１において、各インバータ要素
    が、 一定電流が可変抵抗手段を介して流れる場合には各可変
    抵抗手段を横断して第一電圧を発生し且つ一定電流が可
    変抵抗手段を介して流れることがない場合には各可変抵
    抗手段を横断して第二電圧を発生する複数個の可変抵抗
    手段であって各可変抵抗手段が前記第一バイアス電圧及
    び第二バイアス電圧に応答して抵抗値が設定され且つ電
    源へ接続されている複数個の可変抵抗手段、 可変容量を持った複数個の可変容量手段であって、その
    うちの一つの可変容量手段が前記可変抵抗手段の対応す
    る一つと関連しており、各可変容量手段の可変容量がル
    ープフィルタ電圧及び対応する可変抵抗手段を横断して
    の第一電圧又は第二電圧によって設定される複数個の可
    変容量手段、 複数個のスイッチングトランジスタ手段であって、その
    うちの一つのスイッチング手段が前記複数個の可変抵抗
    手段のうちの対応する一つと接続されており、前記複数
    個の抵抗手段の一つを交互に選択する複数個のスイッチ
    ングトランジスタ手段、 前記複数個のスイッチングトランジスタ手段の各々へ接
    続されると共に接地へ接続されており一定電流を発生す
    る電流源手段、を有することを特徴とする電圧制御オシ
    レータ。
  3. 【請求項３】 請求項２において、前記可変抵抗手段
    が、リニア領域において動作するトランジスタを有して
    いることを特徴とする電圧制御オシレータ。
  4. 【請求項４】 請求項３において、前記可変容量手段が
    逆バイアスされたトランジスタを有していることを特徴
    とする電圧制御オシレータ。
  5. 【請求項５】 請求項２において、前記電流源手段が、
    前記第一基準電圧に応答して実質的に温度独立性の一定
    電流を発生する手段を有していることを特徴とする電圧
    制御オシレータ。
  6. 【請求項６】 請求項５において、前記温度補償手段
    が、温度が所定温度を超えて増加する場合に電流源手段
    の入力端からデルタ温度電流を取去るべく電流を吸込む
    手段と、周囲温度が所定温度以下に減少する場合に前記
    電流源手段の入力端へデルタ温度電流を供給する手段と
    を有することを特徴とする電圧制御オシレータ。
JP17704293A 1992-07-16 1993-07-16 低利得レンジプログラム可能温度補償型電圧制御オシレータ Expired - Lifetime JP3163205B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/914,977 US5317287A (en) 1992-07-16 1992-07-16 Low-gain, range programmable, temperature compensated voltage controlled ring oscillator
US914977 1992-07-16

Publications (2)

Publication Number Publication Date
JPH06209260A JPH06209260A (ja) 1994-07-26
JP3163205B2 true JP3163205B2 (ja) 2001-05-08

Family

ID=25435033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17704293A Expired - Lifetime JP3163205B2 (ja) 1992-07-16 1993-07-16 低利得レンジプログラム可能温度補償型電圧制御オシレータ

Country Status (5)

Country Link
US (1) US5317287A (ja)
EP (1) EP0580209B1 (ja)
JP (1) JP3163205B2 (ja)
KR (1) KR100289816B1 (ja)
DE (1) DE69321169T2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2726705B1 (fr) * 1994-11-04 1996-12-20 Asulab Sa Generateur de frequence a haute stabilite
FR2781621A1 (fr) * 1998-07-21 2000-01-28 St Microelectronics Sa Amplificateur de sortie cmos independant de la temperature, de la tension d'alimentation et de la qualite de fabrication de ses transistors
US6157270A (en) * 1998-12-28 2000-12-05 Exar Corporation Programmable highly temperature and supply independent oscillator
US7057466B2 (en) * 2004-03-31 2006-06-06 Broadcom Corporation Varactor-based ring oscillator
US7061334B1 (en) * 2004-06-03 2006-06-13 Altera Corporation Apparatus and methods for wide tuning-range ring oscillators
FR2875348B1 (fr) * 2004-09-14 2007-07-06 St Microelectronics Rousset Compensation en temperature d'un oscillateur commande en tension
US7528669B2 (en) * 2005-07-11 2009-05-05 Sinisa Milicevic Delay cell for voltage controlled oscillator including delay cells connected as a ring oscillator
US7283010B2 (en) * 2005-10-20 2007-10-16 Honeywell International Inc. Power supply compensated voltage and current supply
US7535309B2 (en) * 2006-05-09 2009-05-19 Fairchild Semiconductor Corporation Low power, temperature and frequency, tunable, on-chip clock generator
US7605668B2 (en) * 2006-12-12 2009-10-20 Intel Corporation Delay stage with controllably variable capacitive load
US8289094B2 (en) 2008-06-26 2012-10-16 Freescale Semiconductor, Inc. Voltage controlled oscillator (VCO) circuit with integrated compensation of thermally caused frequency drift
DE102010032574A1 (de) * 2010-07-28 2012-02-02 Krohne Messtechnik Gmbh Schaltungsanordnung zur Erzeugung von Mikrowellen-Schwingungen
JP5502706B2 (ja) * 2010-11-18 2014-05-28 ルネサスエレクトロニクス株式会社 映像処理装置及び映像処理方法
US8797106B2 (en) * 2012-03-28 2014-08-05 Micron Technology, Inc. Circuits, apparatuses, and methods for oscillators
US9116049B2 (en) * 2012-09-27 2015-08-25 Freescale Semiconductor, Inc. Thermal sensor system and method based on current ratio
US9316542B2 (en) 2012-09-27 2016-04-19 Freescale Semiconductor, Inc. Thermal sensor system and method based on current ratio
US9306577B2 (en) 2013-02-27 2016-04-05 Mediatek Inc. Supply voltage drift insensitive digitally controlled oscillator and phase locked loop circuit
US9528883B2 (en) 2014-04-22 2016-12-27 Freescale Semiconductor, Inc. Temperature sensor circuitry with scaled voltage signal
US9719861B2 (en) 2014-08-13 2017-08-01 Nxp Usa, Inc. Temperature sensor circuit
KR20160089750A (ko) 2015-01-20 2016-07-28 삼성전자주식회사 Ｐｖｔ에 안정적인 클럭 발생기 및 이를 포함하는 온 칩 오실레이터
CN113485512B (zh) * 2021-07-26 2022-03-25 大连理工大学 低功耗改进型带隙基准温度读出电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3978431A (en) * 1975-07-03 1976-08-31 Motorola, Inc. Temperature compensated oscillator
US4547749A (en) * 1983-12-29 1985-10-15 Motorola, Inc. Voltage and temperature compensated FET ring oscillator
US4686489A (en) * 1986-06-16 1987-08-11 Tektronix, Inc. Triggered voltage controlled oscillator using fast recovery gate
CA1270911A (en) * 1986-07-18 1990-06-26 Einar O. Traa Programmable high-speed digital delay circuit
US4876519A (en) * 1989-01-23 1989-10-24 National Semiconductor Corporation High frequency ECL voltage controlled ring oscillator
US4978930A (en) * 1989-07-18 1990-12-18 At&E Corporation Low voltage VCO temperature compensation
US5061907A (en) * 1991-01-17 1991-10-29 National Semiconductor Corporation High frequency CMOS VCO with gain constant and duty cycle compensation
JPH06169237A (ja) * 1991-09-13 1994-06-14 Mitsubishi Electric Corp リングオシレータ回路

Also Published As

Publication number Publication date
KR940003189A (ko) 1994-02-21
DE69321169T2 (de) 1999-05-20
US5317287A (en) 1994-05-31
EP0580209A1 (en) 1994-01-26
JPH06209260A (ja) 1994-07-26
EP0580209B1 (en) 1998-09-23
DE69321169D1 (de) 1998-10-29
KR100289816B1 (ko) 2001-05-15

Similar Documents

Publication Publication Date Title
JP3312783B2 (ja) 自動レンジ調節フェーズロックループ回路
JP3163205B2 (ja) 低利得レンジプログラム可能温度補償型電圧制御オシレータ
US9046910B2 (en) Constant current generation circuit and microprocessor including the same
US5247241A (en) Frequency and capacitor based constant current source
US5594388A (en) Self-calibrating RC oscillator
US5552748A (en) Digitally-tuned oscillator including a self-calibrating RC oscillator circuit
US8115559B2 (en) Oscillator for providing a constant oscillation signal, and a signal processing device including the oscillator
US8878621B2 (en) Temperature-compensated semiconductor resistor device
US5057702A (en) Duty radio control circuit apparatus
US10951164B2 (en) Voltage-controlled oscillator, PLL circuit, and CDR device
US6624706B2 (en) Automatic bias adjustment circuit for use in PLL circuit
US6526111B1 (en) Method and apparatus for phase locked loop having reduced jitter and/or frequency biasing
US5973524A (en) Obtaining accurate on-chip time-constants and conductances
US6774709B2 (en) Voltage regulator for a charge pump circuit
JP5057894B2 (ja) 電圧検出回路及びそれを用いた発振器
US7199653B2 (en) Semiconductor device with operation mode set by external resistor
Lasanen et al. A 1-v, self adjusting, 5-mhz cmos rc-oscillator
JP3561035B2 (ja) 同期クロック生成回路
US11630161B1 (en) Flexible circuit for droop detection
US11437981B1 (en) Temperature compensated auto tunable frequency locked loop oscillator
JP3177025B2 (ja) Ｐｌｌ回路
JPH06101677B2 (ja) タイマ−回路
WO2022106617A1 (en) Amplitude regulator for crystal oscillator
JPH05145412A (ja) 電圧制御発振回路
CN117850521A (zh) 低压差线性稳压器及环形振荡器

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090223

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090223

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100223

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100223

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110223

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130223

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130223

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140223

Year of fee payment: 13

EXPY Cancellation because of completion of term