CN117850521A - 低压差线性稳压器及环形振荡器 - Google Patents

Abstract

提供了一种低压差线性稳压器及环形振荡器，低压差线性稳压器中设置了比较电路、缓冲电路、功率开关管、反馈网络以及过冲稳压电路，其中，缓冲电路包括依次串联连接在电源电压和参考地之间的第一晶体管、第二晶体管和第三晶体管，以及连接在功率开关管的栅极与参考地之间的第四晶体管，第四晶体管用于实现缓冲电路的负反馈机制，如此在使得低压差线性稳压器具有较小的面积的情况下，能够减小低压差线性稳压器的输出阻抗，便于提高电路的稳定性；而包含有该低压差线性稳压器和PTAT电压产生电路的环形振荡器，能够实现对环形振荡器的工艺、电源电压及温度补偿，在确保环形振荡器的小面积和高集成性的情况下，极大的提高了环形振荡器的稳定性。

Description

低压差线性稳压器及环形振荡器

技术领域

本申请涉及电子电路技术领域，具体涉及一种低压差线性稳压器及环形振荡器。

背景技术

低压差线性稳压器(Low-dropout regulator，LDO)，又称低压差稳压器、低压降稳压器，是线性直流稳压器的一种，用途是提供稳定的直流电压电源。相比于一般线性直流稳压器，LDO能于更小输出输入电压差的情况下工作。

通常情况下LDO需要接片外电容以保证输出的瞬态特性及负载调整率，但是片外电容的使用为整体电路的设计带来了许多不便，例如增大了电路面积、增加了成本且不利于集成等。

发明内容

为了解决上述技术问题，本申请提供了一种低压差线性稳压器及环形振荡器，能够使得低压差线性稳压器及环形振荡器具有较小的面积，并减小环形振荡器随外界温度与电源电压以及工艺变化的影响，能够获得一个准确的、高稳定性的时钟电路。

根据本申请第一方面，提供了一种低压差线性稳压器，包括：

功率开关管，源极连接电源电压，漏极连接所述低压差线性稳压器的输出端；

反馈网络，用于根据所述低压差线性稳压器的输出电压产生反馈电压；

比较电路，接收基准电压和所述反馈电压，用于根据对所述基准电压和所述反馈电压的比较结果提供驱动信号；

缓冲电路，连接于所述比较电路的输出端与所述功率开关管的栅极之间，用于基于负反馈机制提高所述驱动信号对所述功率开关管的栅极的充放电速度；

所述第一过冲稳压电路与所述功率开关管的栅极连接，用于在侦测到所述低压差线性稳压器的输出电压存在过冲时，调节所述功率开关管的栅极电压以稳定所述输出电压，

其中，所述缓冲电路包括：

依次串联连接在所述电源电压和参考地之间的第一晶体管、第二晶体管和第三晶体管，以及连接在所述功率开关管的栅极与参考地之间的第四晶体管；

所述第一晶体管的栅极接收第一偏置电压，所述第二晶体管的栅极与所述比较电路的输出端连接，所述第三晶体管的栅极接收第二偏置电压；

所述第四晶体管的栅极与所述第三晶体管的漏极连接，所述第四晶体管用于实现所述缓冲电路的负反馈机制，以便减小所述低压差线性稳压器的输出阻抗。

可选地，所述第一过冲稳压电路被配置为根据所述缓冲电路的输出端电压侦测所述低压差线性稳压器的输出电压变化，并在侦测到所述低压差线性稳压器的输出电压存在过冲时，对所述功率开关管的栅极进行充电，从而稳定所述输出电压。

可选地，所述第一过冲稳压电路包括：

串联连接在所述电源电压和参考地之间的第五晶体管和第六晶体管，所述第五晶体管的栅极与所述功率开关管的栅极连接，所述第六晶体管的栅极与所述第六晶体管的漏极连接；

串联连接在所述电源电压和参考地之间的第七晶体管和第八晶体管，所述第七晶体管的栅极与所述第七晶体管的漏极连接，所述第八晶体管的栅极与所述第六晶体管的栅极连接；

第九晶体管，所述第九晶体管的源极连接电源电压，所述第九晶体管的漏极与所述功率开关管的栅极连接，所述第九晶体管的栅极与所述第七晶体管的栅极连接。

可选地，所述低压差线性稳压器还包括：第二过冲稳压电路，与所述低压差线性稳压器的输出端连接，用于经由所述反馈网络侦测所述低压差线性稳压器的输出电压变化，并在侦测到所述低压差线性稳压器的输出电压存在过冲时，对所述低压差线性稳压器的输出电压进行下拉，从而稳定所述输出电压。

可选地，所述第二过冲稳压电路包括：

第一电容，第一端与所述低压差线性稳压器的输出端连接，第二端与所述反馈网络连接；

串联连接在所述电源电压和参考地之间的第十一晶体管和第十晶体管，所述第十一晶体管的栅极接收第三基准电压，所述第十晶体管的栅极与所述第一电容的第二端连接；

串联连接在所述电源电压和参考地之间的第十三晶体管和第十二晶体管，所述第十三晶体管的栅极与所述第十晶体管的漏极连接，所述第十二晶体管的栅极与所述第十晶体管的漏极连接；

第十四晶体管，所述第十四晶体管的漏极与所述低压差线性稳压器的输出端连接，所述第十四晶体管的源极与参考地连接，所述第十四晶体管的栅极与所述第十二晶体管的漏极连接。

可选地，所述低压差线性稳压器还包括：密勒电容，连接于所述比较电路的输出端与所述功率开关管的漏极之间。

采用本申请实施例公开的低压差线性稳压器方案，能够减少低压差线性稳压器中补偿电容的大小，甚至无需补偿电容，在使得低压差线性稳压器具有较小的面积的情况下，能够减小低压差线性稳压器的输出阻抗，便于提高电路的稳定性，降低成本。

根据本申请第二方面，提供了一种环形振荡器，包括：PTAT电压产生电路、如本申请任一实施例所述的低压差线性稳压器以及振荡电路；

所述PTAT电压产生电路连接电源电压，用于输出与温度正相关的第一电压至所述低压差线性稳压器，以作为所述低压差线性稳压器所需的基准电压；

所述低压差线性稳压器用于根据所述第一电压输出第二电压至所述振荡电路，以作为所述振荡电路的供电电压；

所述振荡电路的供电端接收所述第二电压，用于根据所述第二电压输出时钟信号。

可选地，所述PTAT电压产生电路包括：

PTAT电压产生单元，用于根据所述电源电压生成与温度正相关的第一电流，并对所述第一电流进行转换以输出所述第一电压；

工艺补偿单元，与所述PTAT电压产生单元的输出端连接，用于根据工艺角调节所述第一电流到所述第一电压的转换系数；

温漂修调单元，用于生成与温度负相关的第二电流并叠加至所述第一电流，从而调节所述PTAT电压产生电路的温漂系数。

可选地，所述PTAT电压产生单元包括：

串联连接在所述电源电压与参考地之间的第十五晶体管、第一电阻和第一三极管，所述第一三极管的基极与参考地连接；

串联连接在所述电源电压与参考地之间的第十六晶体管和第二三极管，所述第二三极管的基极与参考地连接；

第一运算放大器，第一输入端连接至所述第十五晶体管和所述第一电阻的中间连接节点，第二输入端连接至所述第十六晶体管和所述第二三极管的中间连接节点，输出端同时与所述第十五晶体管和所述第十六晶体管的栅极连接；

第十七晶体管，栅极与所述第一运算放大器的输出端连接，源极连接至所述电源电压，漏极输出所述第一电流；

第二电阻，连接在所述第十七晶体管的漏极和参考地之间。

可选地，所述温漂修调单元包括：

第三电阻，连接在所述第一运算放大器的第一输入端与参考地之间；

第四电阻，连接在所述第一运算放大器的第二输入端与参考地之间。

可选地，所述工艺补偿单元包括：

第一电阻串，连接在所述第十七晶体管的漏极和所述第二电阻之间，包括多个串联连接的补偿电阻；

多个选通开关，分别连接于所述第一电阻串的多个中间节点和所述PTAT电压产生电路的输出端之间，所述多个选通开关被配置为根据工艺角而择一导通，从而调节所述第一电阻串中连接在所述PTAT电压产生电路的输出端与所述第二电阻之间的所述补偿电阻的数量，实现对所述转换系数的调节。

可选地，所述PTAT电压产生电路还包括：

启动电路，分别与所述PTAT电压产生电路的输出端以及所述第十五晶体管、所述第十六晶体管和所述第十七晶体管的栅极连接，用于在所述第一电压小于预设值时控制所述第十五晶体管、所述第十六晶体管和所述第十七晶体管导通，从而强制启动所述PTAT电压产生电路，避免所述第一电压工作在兼并点。

可选地，所述启动电路包括：

反相器，输入端与所述PTAT电压产生电路的输出端连接；

第十八晶体管，栅极与所述反相器的输出端连接，漏极与所述第一运算放大器的输出端连接，源极连接至参考地。

可选地，所述环形振荡器还包括：

滤波单元，连接在所述PTAT电压产生电路的输出端与所述低压差线性稳压器的输入端之间，用于滤除所述PTAT电压产生电路的噪声。

采用本申请实施例公开的环形振荡器方案，能够使得环形振荡器具有较小的面积，且能够减小外界温度与电源电压变化对环形振荡器电路的振荡频率的影响，提高了电路的准确性和稳定性。

应当说明的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。

附图说明

图1示出根据本申请实施例提供的低压差线性稳压器的结构框图；

图2示出根据本申请实施例提供的低压差线性稳压器的电路示意图；

图3示出根据本申请实施例提供的环形振荡器的结构框图；

图4示出根据本申请实施例提供的PTAT电压产生电路的电路示意图；

图5示出根据本申请实施例提供的振荡电路的电路示意图；

图6示出根据本申请实施例提供的PTAT电压产生电路的输出电压随时间的变化曲线示意图。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施例。但是，本申请可以通过不同的形式来实现，并不限于本文所描述的实施例。相反的，提供这些实施例的目的是使对本申请的公开内容的理解更加透彻全面。

在本说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。

本申请的描述中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请中被描述为“示例性的”或者“例如”的任何实施例不应被解释为比其他实施例更优选或更具优势。本文中的“和/或”是对关联对象的关联关系的一种描述，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。“多个”是指两个或多于两个。另外，为了便于清楚描述本申请实施例的技术方案，使用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。

另外，在图中相同的附图标记表示相同或类似的结构，因而将省略对它们的重复描述，也即本说明书中各个部分采用并列和递进相结合的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同或相似部分互相参见即可。

传统的LDO由于需要很大的补偿电容来确保环路稳定性，还需要较大片外电容保证输出瞬态特性即负载调整率，占据了大量面积且不利于集成。本申请中对LDO的电路结构做了改进，在LDO中加入了负反馈的超级源随器，以此来降低阻抗，使低频极点推向高频，以减小补偿电容的大小，节省面积，提高LDO的稳定性，同时利用负反馈机制也能够增大功率管栅极的驱动电流，提高电路的瞬态响应。

图1示出了本申请实施例提供的低压差线性稳压器的结构框图，图2示出了该低压差线性稳压器的具体电路图，如图1和图2所示，该低压差线性稳压器100包括：比较电路110、缓冲电路120、第一过冲稳压电路130、第二过冲稳压电路150、功率开关管MP0以及反馈网络140。其中，比较电路110的第一输入端经反馈网络140连接低压差线性稳压器100的输出端，比较电路110的第二输入端接收基准电压Vref，比较电路110的输出端经缓冲电路120连接功率开关管MP0的栅极，以向功率开关管MP0的栅极提供驱动信号；功率开关管MP0例如为PMOS晶体管，功率开关管MP0的源极连接电源电压VDD，功率开关管MP0的漏极连接低压差线性稳压器100的输出端；第一过冲稳压电路130与功率开关管MP0的栅极连接，用于在侦测到低压差线性稳压器100的输出电压Vreg_PTAT存在过冲时，调节功率开关管MP0的栅极电压以稳定输出电压Vreg_PTAT；第二过冲稳压电路150与低压差线性稳压器100的输出端连接，用于经由反馈网络140侦测低压差线性稳压器100的输出电压变化，并在侦测到低压差线性稳压器100的输出电压Vreg_PTAT存在过冲时，对低压差线性稳压器100的输出电压Vreg_PTAT进行下拉，从而稳定输出电压Vreg_PTAT。缓冲电路120用于提高比较电路110输出的驱动信号对功率开关管MP0的栅极的充放电速度，以提高系统的瞬态响应，缩短输出电压Vreg_PTAT稳定所需的时间。

比较电路110例如可以是折叠式共源共栅放大器或误差放大器，反馈网络140例如为电阻采样网络，如包括电阻R10、电阻R11和电阻R12。反馈网络140用于根据输出电压Vreg_PTAT产生反馈电压，并输出至比较电路110的一个输入端，比较电路110用于比较反馈电压和基准电压Vref，并基于比较结果提供驱动信号，该驱动信号经由缓冲电路120调节功率开关管MP0的栅极电压。

在本申请实施例中，比较电路100可以根据反馈电压和基准电压Vref的比较结果，控制功率开关管MP0导通或截止，使得低压差线性稳压器100的输出电压稳定期望值附近。缓冲电路200可以提高对功率开关管MP0的栅极的充电速度和放电速度，从而提高负载跳变时的瞬态响应。本文所描述的示例性实施例中以功率开关管MP0为PMOS管为例进行说明，但功率开关管MP0在其他实施方式也可选用NMOS管，且功率开关管MP0为NMOS管时的具体实现方式类似，此处不再赘述。

本实施例中，缓冲电路120为具有负反馈机制的超级源跟随器，参考图2，缓冲电路120具体包括：依次串联连接在电源电压VDD和参考地之间的第一晶体管M1、第二晶体管M2和第三晶体管M3，以及连接在功率开关管MP0的栅极与参考地之间的第四晶体管M4。第一晶体管M1的栅极接收第一偏置电压VBP，第二晶体管M2的栅极与比较电路110的输出端连接，第三晶体管M3的栅极接收第二偏置电压VBN，第四晶体管M4的栅极与第三晶体管M3的漏极连接。

其中，第一晶体管M1和第三晶体管M3近似实现理想电流源的功能，其各自的输出阻抗趋于无穷大。第四晶体管M4用于实现缓冲电路120的负反馈机制，以便更进一步的减小电路的输出阻抗。

与相关技术中的源极跟随器相比，本申请实施例所提供的缓冲电路120的结构具有更低的输出阻抗，一方面能够将比较电路110的输出端的主极点从低频推向高频，另一方面也能够将功率开关管MP0的栅极的极点推向单位增益带宽以外，使得电路在单位增益带宽内只有一个低频极点，有效的提升了系统环路的稳定性，有利于更进一步的减小电路所需的补偿电容的大小甚至无需补偿电容，极大程度的节省了电路面积。

在一些示例中，第二晶体管M2的衬底端与其源极直接连接，消除了体效应的影响，能够降低第二晶体管M2的阈值电压，从而可以降低功率开关管MP0的栅压，增强功率开关管MP0的驱动能力。

在一些示例中，第一过冲稳压电路130具体被配置为根据缓冲电路120的输出端电压侦测低压差线性稳压器100的输出电压变化，并在侦测到低压差线性稳压器100的输出电压Vreg_PTAT存在过冲时，对功率开关管MP0的栅极进行充电，从而稳定输出电压Vreg_PTAT。参考图2，本实施例中，第一过冲稳压电路130包括：第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8和第九晶体管M9。

第五晶体管M5和第六晶体管M6串联连接在电源电压VDD和参考地之间，第五晶体管M5的栅极与功率开关管MP0的栅极连接，第六晶体管M6的栅极与第六晶体管M6的漏极连接；

第七晶体管M7和第八晶体管M8串联连接在电源电压VDD和参考地之间，第七晶体管M7的栅极与第七晶体管M7的漏极连接，第八晶体管M8的栅极与第六晶体管M6的栅极连接；

第九晶体管M9的源极连接电源电压VDD，第九晶体管M9的漏极与功率开关管MP0的栅极连接，第九晶体管M9的栅极与第七晶体管M7的栅极连接。

第二过冲稳压电路包括：第一电容Cdet、第十晶体管M10、第十一晶体管M11、第十二晶体管M12、第十三晶体管M13和第十四晶体管M14。其中，第一电容Cdet的第一端与低压差线性稳压器100的输出端连接，第一电容Cdet的第二端与反馈网络140连接；第十一M11晶体管和第十晶体管M10串联连接在电源电压VDD和参考地之间，第十一晶体管M11的栅极接收第三基准电压Vbp，第十晶体管M10的栅极与第一电容Cdet的第二端连接；第十三晶体管M13和第十二晶体管M12串联连接在电源电压VDD和参考地之间，第十三晶体管M13的栅极与第十晶体管M10的漏极连接，第十二晶体管M12的栅极与第十晶体管M10的漏极连接；第十四晶体管M14的漏极与低压差线性稳压器100的输出端连接，第十四晶体管M14的源极与参考地连接，第十四晶体管M14的栅极与第十二晶体管M12的漏极连接。

在图2示出的示例中，第一晶体管M1、第二晶体管M2、第五晶体管M5、第七晶体管M7、第九晶体管M9、第十一晶体管M11、第十三晶体管M13例如均为PMOS晶体管，第三晶体管M3、第四晶体管M4、第六晶体管M6、第八晶体管M8、第十晶体管M10、第十二晶体管M12、第十四晶体管M14例如均为NMOS晶体管。当然，在其他的实施方式中，第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8、第九晶体管M9、第十晶体管M10、第十一晶体管M11、第十二晶体管M12、第十三晶体管M13和第十四晶体管M14还可是其他的类型组合，本申请对此不做严格限制。

第一过冲稳压电路130中，第六晶体管M6和第八晶体管M8构成第一电流镜结构，第七晶体管M7和第九晶体管M9构成第二电流镜结构。可以理解，第一过冲稳压电路130相当于实现了一种负反馈机制，当低压差线性稳压器100的输出电压Vreg_PTAT存在过冲时，比较电路110感应输出电压Vreg_PTAT的变化并通过缓冲电路120将该变化传递至功率开关管MP0的栅极以便触发对输出电压Vreg_PTAT进行调节，同时也传递至第五晶体管M5的栅极，该变化引起第五晶体管M5所在支路的电流变化，并进一步通过第一电流镜和第二电流镜的负反馈环路传递至第九晶体管M9，使得晶体管M9辅助对功率开关管MP0的栅极进行充电，进而使得功率开关管MP0的电流降低，稳定输出电压Vreg_PTAT。

可以理解，当低压差线性稳压器100的负载电流突然从大变小时，功率开关管MP0的栅极电压因为来不及变化，会导致功率开关管MP0的电流不会突变，此时功率开关管MP0仍然输出的大电流在反馈网络140中的电阻R10、R11和R12上产生的电压会导致低压差线性稳压器100的输出电压Vreg_PTAT出现过充现象。

本实施例中，通过设置第二过冲稳压电路150，利用第一电容Cdet和反馈网络140检测输出电压Vreg_PTAT的变化，通过合理设置第二过冲稳压电路150中各器件的参数，使得当输出电压Vreg_PTAT未发生过充时，第十晶体管M10处于截止状态，第十一晶体管M11对第十二晶体管和第十三晶体管的栅极充电，由于第十二晶体管M12和第十三晶体管M13构成了反相器结构，使得第十二晶体管M12和第十三晶体管M13的漏极连接处电压为逻辑低电平，第十四晶体管M14截止，不会对输出电压Vreg_PTAT产生影响；而当输出电压Vreg_PTAT发生过充时，第一电容Cdet和反馈网络140检测输出电压Vreg_PTAT的变化，例如反馈网络140中电阻R11和电阻R12的中间节点的电压变大，使得第十晶体管M10导通，拉低第十二晶体管M12和第十三晶体管M13构成了反相器的输入端电压，使得第十四晶体管M14的栅极电压变为逻辑高电平，第十四晶体管M14导通，进而使得部分负载电流经由第十四晶体管M14被分流，拉低输出电压Vreg_PTAT，从而达到稳定输出电压的目的。

本申请实施例中在低压差线性稳压器100中同时设置第一过冲稳压电路130和第二过冲稳压电路150，使得在低压差线性稳压器100的输出电压Vreg_PTAT发生过充时，即能够经由第一过冲稳压电路130的负反馈机制调整功率开关管MP0的栅极电压来稳定输出电压Vreg_PTAT，同时也能够经由第二过冲稳压电路150直接下拉调节输出电压Vreg_PTAT来使其稳定，这两种过冲稳压方式的结合，过冲稳压效果更好，使得低压差线性稳压器100能够具有更好的瞬态特性，进而在后文提到的环形振荡器中，能够更好的为振荡电路供电，有利于进一步提高环形振荡器的稳定性。

由于第一过冲稳压电路130和第二过冲稳压电路150全部使用的晶体管器件来实现对输出电压Vreg_PTAT的过冲稳压调节，因此便于实现器件的集成，能够更大程度的减小电路面积。且基于缓冲电路120的输出信号来感测输出电压的过冲变化，调节准确度高，响应更加快速。

低压差线性稳压器100还包括：连接于比较电路110的输出端与功率开关管MP0的漏极之间的密勒电容Cm，使得在改善电路的频率特性的同时，利于减小电路面积。

需要说明的是，具体实施时，本申请各实施例提供的低压差线性稳压器100中涉及的弥勒电容Cm和第一电容Cdet例如均是容值较小的片内电容。

由上可知，本申请实施例公开的低压差线性稳压器方案，能够减少低压差线性稳压器中补偿电容的大小，从而减少了片外电容的使用甚至无需片外电容，获得了面积更小的低压差线性稳压器，且对负载突变的响应速度更快，输出电压的稳定性更高。

进一步地，在目前的CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)工艺下，由于环形振荡器具有面积小，设计简单，易于集成等优点，电路广泛运用于片上系统，作为系统中的时钟发生电路。高性能的系统，要求高质量的时钟，而稳定的频率是高质量时钟的标准之一，不稳定的频率容易导致时钟偏离系统工作所要求的频率范围内，从而导致片上系统出错。然而环形振荡器的振荡频率(即环形振荡器的输出时钟信号的频率)受外界因素的影响很大，对系统的稳定性造成了很大的影响。

因此，本申请还提供了一种环形振荡器(ring oscillator，RO)，参考图3，图3示出了本申请实施例提供的环形振荡器的结构框图，该环形振荡器包括：PTAT(proportionalto absolute temperature，与绝对温度成正比的)电压产生电路200、如本申请前述各实施例中所公开的低压差线性稳压器100、以及振荡电路300。其中，PTAT电压产生电路200连接电源电压VDD，用于输出与温度正相关的第一电压Vref至低压差线性稳压器100，以作为低压差线性稳压器所需的基准电压Vref；低压差线性稳压器100用于根据第一电压Vref输出第二电压Vreg_PTAT至振荡电路300，以作为振荡电路300的供电电压；振荡电路300的供电端接收第二电压Vreg_PTAT，用于根据第二电压输出时钟信号FOUT。

通过利用本申请前述各实施例中所公开的低压差线性稳压器100的输出电压Vreg_PTAT来作为振荡电路300的供电电压，在能够基于低压差线性稳压器100的高电源抑制比(power supply rejection radio，PSRR)的特性，使得振荡电路300的供电电压与电源电压VDD无关，从而使得环形振荡器的输出频率与电源电压VDD无关，以此实现对环形振荡器的电源电压补偿的情况下，基于前文所描述的该低压差线性稳压器100的结构所具有的的更小面积、更容易集成、更低负载调整率和更高的稳定性等特点，还能够满足环形振荡器所需的面积小、全集成的特性，此外，即使环形振荡器在振荡周期中具有电流不断变化的特性，本申请实施例也能够基于该低压差线性稳压器100中作为超级源随器的缓冲电路120和第一过冲稳压电路130的负反馈调节机制，在环形振荡器的振荡过程中(即消耗电流的周期性动态变化过程中)为振荡电路300保持稳定的供电电压输出。

进一步地，本实施例中，PTAT电压产生电路200具体包括：PTAT电压产生单元210、工艺补偿单元220和温漂修调单元230，其中，PTAT电压产生单元210用于根据电源电压VDD生成与温度正相关的第一电流(记为I1)，并对第一电流进行转换以输出第一电压Vref；工艺补偿单元220与PTAT电压产生单元210的输出端连接，用于根据工艺角调节第一电流I1到第一电压的转换系数；温漂修调单元230用于生成与温度负相关的第二电流(记为I2)并叠加至第一电流I1，从而调节PTAT电压产生电路200的温漂系数。

具体实施时，参考图4，PTAT电压产生单元210包括：第一运算放大器211、第十五晶体管M15、第十六晶体管M16、第十七晶体管M17、第一三极管Q1、第二三极管Q2、第一电阻R1和第二电阻R2。其中，第十五晶体管M15、第一电阻R1和第一三极管Q1依次串联连接在电源电压VDD与参考地之间，且第一三极管Q1的基极与参考地连接；第十六晶体管M16和第二三极管Q2依次串联连接在电源电压VDD与参考地之间，且第二三极管Q2的基极与参考地连接；第一运算放大器211的第一输入端连接至第十五晶体管M15和第一电阻R1的中间连接节点，第一运算放大器211的第二输入端连接至第十六晶体管M16和第二三极管Q2的中间连接节点，第一运算放大器211的输出端同时与第十五晶体管M15和第十六晶体管M16的栅极连接；第十七晶体管M17的栅极与第一运算放大器211的输出端连接，第十七晶体管M17的源极连接至电源电压VDD，第十七晶体管M17的漏极输出第一电流I1；第二电阻R2连接在第十七晶体管M17的漏极和参考地之间。

在图4示出的示例中，第十五晶体管M15、第十六晶体管M16、第十七晶体管M17例如均为PMOS晶体管，第一三极管Q1、第二三极管Q2例如均为PNP型双极型晶体管。当然，在其他的实施方式中，第十五晶体管M15、第十六晶体管M16、第十七晶体管M17、第一三极管Q1、第二三极管Q2还可是其他的类型组合，本申请对此不做严格限制。

工艺补偿单元220包括：第一电阻串和多个选通开关。其中，第一电阻串连接在第十七晶体管M17的漏极和第二电阻R2之间，包括多个串联连接的补偿电阻(如包括电阻R11-R14)；多个选通开关(如包括选通开关K11-K15)分别连接于第一电阻串的多个中间节点和PTAT电压产生电路200的输出端之间，该多个选通开关被配置为根据工艺角而择一导通，从而调节第一电阻串中连接在PTAT电压产生电路100的输出端与第二电阻R2之间的补偿电阻的数量，实现对第一电流I1的转换系数的调节。其中，多个中间节点对应多个补偿电阻的端点，每个选通开关的一端与一个补偿电阻的一个端点连接，每个选通开关的另一端与PTAT电压产生电路100的输出端连接。

需要说明的是，除图4所给出的示例外，工艺补偿单元220中补偿电阻的数量以及选通开关的数量也可以其他的任意数值，本申请对此不做限制。

温漂修调单元230包括：第三电阻R3和第四电阻R4，第三电阻R3连接在第一运算放大器211的第一输入端与参考地之间；第四电阻R4连接在第一运算放大器211的第二输入端与参考地之间。

本实施例中，PTAT电压产生电路200的具体工作原理如下：

在PTAT电压产生单元211中，基于第一运算放大器211的钳位作用，使得其两输入端的电压基本相等，即Va＝Vb；且第一三极管Q1和第二三极管Q2的发射结面积的尺寸比为n:1，因此，第一三极管Q1和第二三极管Q2的基极-发射极电压差ΔVbe作用在电阻R1上从而产生与温度正相关的PTAT电流。第十五晶体管M15、第十六晶体管M16和第十七晶体管M17构成电流镜，使得该PTAT电流被镜像至电阻R2所在支路，获得与温度正相关的第一电流I1，该第一电流I1经由工艺补偿单元220和电阻R2被转换为与温度正相关的第一电压Vref。在一些优选示例中，电阻R2的阻值等于电阻R1的阻值，从而在对第一电流I1进行转换时，消除由于电阻随温度和工艺的变化所带来的影响。

工艺补偿单元220中，多个选通开关根据不同的工艺角变化择一的导通(例如在TT工艺角时，导通K13，在SS工艺角时，导通K11，在FF工艺角时，导通K16)，从而根据不同工艺角选择有效接入电路中来共同对第一电流I1进行转换的补偿电阻的数量，实现对PTAT电压产生电路200输出的第一电压Vref的大小调节，从而实现工艺补偿，以此解决环形振荡器的输出时钟信号的频率随工艺角的变化很大问题，例如在SS工艺角时输出时钟信号的频率偏低，在FF工艺角时输出时钟信号的频率偏高的问题。采用补偿电阻来实现工艺补偿，其补偿结果更加准确。

温漂修调单元230中，第三电阻R3的阻值等于第四电阻R4的阻值，电压Vb在第四电阻R4上产生一个与温度负相关的第二电流I2，通过将该与温度负相关的第二电流I2和与温度正相关的第一电流I1进行叠加，在确保最终能够获得与温度正相关的第一电压Vref的基础上，能够实现对电路温漂的调节，获得想要的温漂。

由于传统的PTAT电压电路，其温漂和输出电压是相关的，导致在想要的电压值附近得不到合适的温漂系数(参考图6中的曲线4)，或者说得到合适的温漂系数，但是输出电压不在想要的范围内(参考图6中的曲线1或曲线2)。前者导致温度补偿过度，使得环形振荡器频率随温度升高而升高；后者电压太低导致环形振荡器不起振、输出频率较低，电压太高导致晶体管击穿、输出频率过高。而采用本申请实施例所提供的带有温漂调节单元230的PTAT电压产生电路100，能够很好的在想要的输出电压即第一电压Vref附近得到想要的温漂系数(参考图6中的曲线3)，从而有效的确保了环形振荡器的输出频率的稳定性。

在一些优选示例中，PTAT电压产生电路200还包括启动电路240，该启动电路240分别与PTAT电压产生电路200的输出端以及第十五晶体管M15、第十六晶体管M16和第十七晶体管M17的栅极连接，用于在第一电压Vref小于预设值时控制第十五晶体管M15、第十六晶体管M16和第十七晶体管M17导通，从而强制启动PTAT电压产生电路200，避免第一电压Vref工作在兼并点。

具体实施时，启动电路240包括：反相器241以及第十八晶体管M18，反相器241的输入端与PTAT电压产生电路200的输出端连接，反相器241的输出端与第十八晶体管M18的栅极连接，第十八晶体管M18的漏极与第一运算放大器211的输出端，即第十五晶体管M15、第十六晶体管M16和第十七晶体管M17的栅极连接，第十八晶体管M18的源极连接至参考地。

可以理解，启动电路240中，当第一电压Vref输出为0时，第一电压Vref通过反相器241控制第十八晶体管M18导通，把第十五晶体管M15、第十六晶体管M16和第十七晶体管M17的栅极电位拉低，强制PTAT电压产生电路200启动，从而能够有效的防止第一电压Vref工作在兼并点，即第一电压Vref输出为0，提高了第一电压Vref的稳定性和可靠性，进而提高了环形振荡器输出的时钟信号的频率稳定性。

在一些优选示例中，环形振荡器还包括滤波单元250，该滤波单元250连接在PTAT电压产生电路200的输出端与低压差线性稳压器100的输入端之间，用于滤除PTAT电压产生电路的噪声。示例性地，该滤波单元250例如为由电阻R5和电容C1构成的低通滤波器。通过滤除PTAT电压产生电路200的噪声，可以得到一个较为干净的第一电压Vref作为输入至低压差线性稳压器100的基准电压，减少了低压差线性稳压器100的输出电压即振荡电路300的供电电压Vreg_PTAT的噪声，从而降低了振荡电路300的输出时钟信号的相位噪声，进一步提高了环形振荡器输出的时钟信号的频率稳定性。

在一些示例中，如图5所示，振荡电路300为N级环形振荡器，即振荡电路300包括N个级联的反相器(包括31、32、...、3N)，且最后一级反相器3N的输出端与第一级反相器31的输入端连接，N为不小于3的奇数。本实施例中，每个反相器的供电端均接收低压差线性稳压器100的输出电压Vreg_PTAT作为其供电电压。

可以理解，一方面，由于振荡电路300的供电源不再直接连接电源电压VDD，且低压差线性稳压器100的输出电压Vreg_PTAT受电源电压VDD的影响效果也很弱，因此供电源提供的电源电压VDD的变化将无法影响到振荡电路300，因此电源电压VDD对环形振荡器300的影响变得微乎其微，补偿了电源电压VDD对其振荡频率的影响。

另一方面，由于低压差线性稳压器100的输出电压Vreg_PTAT与接收至PTAT电压产生电路200输出的第一电压Vref作为的基准电压相关，均与温度正相关，使得振荡电路300的供电电压也与温度正相关。可以理解，未补偿的振荡电路300的振荡频率与其供电电压成正比(即供电电压越大，振荡频率越大)，未补偿的振荡电路300的振荡频率也随温度的增加而降低。因此，本申请实施例中通过将振荡电路300的供电电压设置为与温度正相关，使得温度因素对其振荡频率的影响和自身供电电压因素对其振荡频率的影响相抵消，最终使得振荡电路300的振荡频率随温度保持稳定。

在一些优选示例中，参考图5，环形振荡器还包括输出缓冲电路400，该输出缓冲电路400例如由两个反相器(包括反相器41和反相器42)构成，可以起到对振荡电路300的输出时钟信号进行整形波形和提高其驱动能力的作用。

综上，可以得到如下：

1、相较于传统的PTAT电压电路在目标电压值附近产生的温漂系数较大且较为单一，容易出现过补偿，导致环形振荡器的振荡频率随温度升高而升高的问题，本申请提供的环形振荡器在PTAT电压产生电路中设置了温漂调节单元，更容易调节其输出电压的大小以及温漂系数，且通过电流电压转换以后，更容易得到所需要的电压范围以及温漂系数，使得对环形振荡器的温度补偿更加契合；除此之外，本申请在PTAT电压产生电路还加入了工艺补偿单元，通过开关来选择合适工艺角的PTAT电压，补偿方式更加精确、简单、方便。

2、根据环形振荡器在振荡周期中电流不断变化的特性，以及环形振荡器全集成的特性，本申请提供的低压差线性稳压器在传统LDO的基础上，利用极点分裂，加入超级源随器即缓冲电路，使低频极点移到高频，从而无需在低压差线性稳压器中片外电容，与传统LDO相比，此结构具有更小的面积、更容易集成、更低的负载调整率、更高的稳定性等特性；此外，本申请在低压差线性稳压器中还加入了第一过冲稳压电路和第二过冲稳压电路，使得在环形振荡器的振荡过程中能够为其提供一个较稳定的供电电压，具有良好的瞬态特性。

3、能使环形振荡器具有较小的面积，并在恶劣的环境中保持稳定频率的时钟输出，从而保证系统的正常工作。

最后应说明的是：显然，上述实施例仅仅是为清楚地说明本申请所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本申请的保护范围之中。

Claims (12)

1.一种低压差线性稳压器，包括：

功率开关管，源极连接电源电压，漏极连接所述低压差线性稳压器的输出端；

反馈网络，用于根据所述低压差线性稳压器的输出电压产生反馈电压；

比较电路，接收基准电压和所述反馈电压，用于根据对所述基准电压和所述反馈电压的比较结果提供驱动信号；

缓冲电路，连接于所述比较电路的输出端与所述功率开关管的栅极之间，用于基于负反馈机制提高所述驱动信号对所述功率开关管的栅极的充放电速度；

第一过冲稳压电路，与所述功率开关管的栅极连接，用于在侦测到所述低压差线性稳压器的输出电压存在过冲时，调节所述功率开关管的栅极电压以稳定所述输出电压，

其中，所述缓冲电路包括：

依次串联连接在所述电源电压和参考地之间的第一晶体管、第二晶体管和第三晶体管，以及连接在所述功率开关管的栅极与参考地之间的第四晶体管；

所述第一晶体管的栅极接收第一偏置电压，所述第二晶体管的栅极与所述比较电路的输出端连接，所述第三晶体管的栅极接收第二偏置电压；

所述第四晶体管的栅极与所述第三晶体管的漏极连接，所述第四晶体管用于实现所述缓冲电路的负反馈机制，以便减小所述低压差线性稳压器的输出阻抗。

2.根据权利要求1所述的低压差线性稳压器，其中，所述第一过冲稳压电路被配置为根据所述缓冲电路的输出端电压侦测所述低压差线性稳压器的输出电压变化，并在侦测到所述低压差线性稳压器的输出电压存在过冲时，对所述功率开关管的栅极进行充电，从而稳定所述输出电压。

3.根据权利要求1或2所述的低压差线性稳压器，其中，所述第一过冲稳压电路包括：

串联连接在所述电源电压和参考地之间的第五晶体管和第六晶体管，所述第五晶体管的栅极与所述功率开关管的栅极连接，所述第六晶体管的栅极与所述第六晶体管的漏极连接；

串联连接在所述电源电压和参考地之间的第七晶体管和第八晶体管，所述第七晶体管的栅极与所述第七晶体管的漏极连接，所述第八晶体管的栅极与所述第六晶体管的栅极连接；

第九晶体管，所述第九晶体管的源极连接电源电压，所述第九晶体管的漏极与所述功率开关管的栅极连接，所述第九晶体管的栅极与所述第七晶体管的栅极连接。

4.根据权利要求1-3中任一项所述的低压差线性稳压器，其中，所述低压差线性稳压器还包括：

第二过冲稳压电路，与所述低压差线性稳压器的输出端连接，用于经由所述反馈网络侦测所述低压差线性稳压器的输出电压变化，并在侦测到所述低压差线性稳压器的输出电压存在过冲时，对所述低压差线性稳压器的输出电压进行下拉，从而稳定所述输出电压。

5.根据权利要求4所述的低压差线性稳压器，其中，所述第二过冲稳压电路包括：

第一电容，第一端与所述低压差线性稳压器的输出端连接，第二端与所述反馈网络连接；

串联连接在所述电源电压和参考地之间的第十一晶体管和第十晶体管，所述第十一晶体管的栅极接收第三基准电压，所述第十晶体管的栅极与所述第一电容的第二端连接；

串联连接在所述电源电压和参考地之间的第十三晶体管和第十二晶体管，所述第十三晶体管的栅极与所述第十晶体管的漏极连接，所述第十二晶体管的栅极与所述第十晶体管的漏极连接；

第十四晶体管，所述第十四晶体管的漏极与所述低压差线性稳压器的输出端连接，所述第十四晶体管的源极与参考地连接，所述第十四晶体管的栅极与所述第十二晶体管的漏极连接。

6.根据权利要求1所述的低压差线性稳压器，其中，所述低压差线性稳压器还包括：

密勒电容，连接于所述比较电路的输出端与所述功率开关管的漏极之间。

7.一种环形振荡器，包括：PTAT电压产生电路、如权利要求1-6中任一项所述的低压差线性稳压器以及振荡电路；

所述PTAT电压产生电路连接电源电压，用于输出与温度正相关的第一电压至所述低压差线性稳压器，以作为所述低压差线性稳压器所需的基准电压；

所述低压差线性稳压器用于根据所述第一电压输出第二电压至所述振荡电路，以作为所述振荡电路的供电电压；

所述振荡电路的供电端接收所述第二电压，用于根据所述第二电压输出时钟信号。

8.根据权利要求7所述的环形振荡器，其中，所述PTAT电压产生电路包括：

PTAT电压产生单元，用于根据所述电源电压生成与温度正相关的第一电流，并对所述第一电流进行转换以输出所述第一电压；

工艺补偿单元，与所述PTAT电压产生单元的输出端连接，用于根据工艺角调节所述第一电流到所述第一电压的转换系数；

温漂修调单元，用于生成与温度负相关的第二电流并叠加至所述第一电流，从而调节所述PTAT电压产生电路的温漂系数。

9.根据权利要求8所述的环形振荡器，其中，所述PTAT电压产生单元包括：

串联连接在所述电源电压与参考地之间的第十五晶体管、第一电阻和第一三极管，所述第一三极管的基极与参考地连接；

串联连接在所述电源电压与参考地之间的第十六晶体管和第二三极管，所述第二三极管的基极与参考地连接；

第一运算放大器，第一输入端连接至所述第十五晶体管和所述第一电阻的中间连接节点，第二输入端连接至所述第十六晶体管和所述第二三极管的中间连接节点，输出端同时与所述第十五晶体管和所述第十六晶体管的栅极连接；

第十七晶体管，栅极与所述第一运算放大器的输出端连接，源极连接至所述电源电压，漏极输出所述第一电流；

第二电阻，连接在所述第十七晶体管的漏极和参考地之间。

10.根据权利要求9所述的环形振荡器，其中，所述温漂修调单元包括：

第三电阻，连接在所述第一运算放大器的第一输入端与参考地之间；

第四电阻，连接在所述第一运算放大器的第二输入端与参考地之间。

11.根据权利要求9所述的环形振荡器，其中，所述工艺补偿单元包括：

第一电阻串，连接在所述第十七晶体管的漏极和所述第二电阻之间，包括多个串联连接的补偿电阻；

多个选通开关，分别连接于所述第一电阻串的多个中间节点和所述PTAT电压产生电路的输出端之间，所述多个选通开关被配置为根据工艺角而择一导通，从而调节所述第一电阻串中连接在所述PTAT电压产生电路的输出端与所述第二电阻之间的所述补偿电阻的数量，实现对所述转换系数的调节。

12.根据权利要求7所述的环形振荡器，其中，所述环形振荡器还包括：

滤波单元，连接在所述PTAT电压产生电路的输出端与所述低压差线性稳压器的输入端之间，用于滤除所述PTAT电压产生电路的噪声。