KR100289816B1 - 이득이 낮으며, 범위를 프로그램할 수 있고, 온도보상되는 전압제어 발진기 - Google Patents

이득이 낮으며, 범위를 프로그램할 수 있고, 온도보상되는 전압제어 발진기 Download PDF

Info

Publication number
KR100289816B1
KR100289816B1 KR1019930013405A KR930013405A KR100289816B1 KR 100289816 B1 KR100289816 B1 KR 100289816B1 KR 1019930013405 A KR1019930013405 A KR 1019930013405A KR 930013405 A KR930013405 A KR 930013405A KR 100289816 B1 KR100289816 B1 KR 100289816B1
Authority
KR
South Korea
Prior art keywords
voltage
current
temperature
signal
range
Prior art date
Application number
KR1019930013405A
Other languages
English (en)
Other versions
KR940003189A (ko
Inventor
아더 브라운 마이클
Original Assignee
클라크 3세 존 엠.
내셔널 세미콘덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 클라크 3세 존 엠., 내셔널 세미콘덕터 코포레이션 filed Critical 클라크 3세 존 엠.
Publication of KR940003189A publication Critical patent/KR940003189A/ko
Application granted granted Critical
Publication of KR100289816B1 publication Critical patent/KR100289816B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L5/00—Automatic control of voltage, current, or power
    • E—FIXED CONSTRUCTIONS
    • E21—EARTH OR ROCK DRILLING; MINING
    • E21B—EARTH OR ROCK DRILLING; OBTAINING OIL, GAS, WATER, SOLUBLE OR MELTABLE MATERIALS OR A SLURRY OF MINERALS FROM WELLS
    • E21B19/00—Handling rods, casings, tubes or the like outside the borehole, e.g. in the derrick; Apparatus for feeding the rods or cables
    • E21B19/22—Handling reeled pipe or rod units, e.g. flexible drilling pipes
    • E—FIXED CONSTRUCTIONS
    • E21—EARTH OR ROCK DRILLING; MINING
    • E21B—EARTH OR ROCK DRILLING; OBTAINING OIL, GAS, WATER, SOLUBLE OR MELTABLE MATERIALS OR A SLURRY OF MINERALS FROM WELLS
    • E21B33/00—Sealing or packing boreholes or wells
    • E21B33/02—Surface sealing or packing
    • E21B33/03—Well heads; Setting-up thereof
    • E21B33/068—Well heads; Setting-up thereof having provision for introducing objects or fluids into, or removing objects from, wells
    • E—FIXED CONSTRUCTIONS
    • E21—EARTH OR ROCK DRILLING; MINING
    • E21B—EARTH OR ROCK DRILLING; OBTAINING OIL, GAS, WATER, SOLUBLE OR MELTABLE MATERIALS OR A SLURRY OF MINERALS FROM WELLS
    • E21B45/00—Measuring the drilling time or rate of penetration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P3/00—Measuring linear or angular speed; Measuring differences of linear or angular speeds
    • G01P3/42—Devices characterised by the use of electric or magnetic means
    • G01P3/50—Devices characterised by the use of electric or magnetic means for measuring linear speed
    • G01P3/54—Devices characterised by the use of electric or magnetic means for measuring linear speed by measuring frequency of generated current or voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H03K3/0322—Ring oscillators with differential cells
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Geology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Mining & Mineral Resources (AREA)
  • Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Fluid Mechanics (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mechanical Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

다중범위 저이득 전압제어 발진기는 온도에 거의 영향을 받지않는 발진신호를 발생시킨다. 각각의 저이득범위는 발진신호를 발생시키도록 가변저항을 사용함으로써 형성된다. 발진신호는 가변저항을 통해 고정전류를 발생시키는 온도에 거의 영향을 받지않는 일정한 전류원 및 온도가 각각 상승 및 강하함에 따라 발진회로에 부가전류를 싱크 및 발생시키는 온도변화전류를 사용함으로써 온도에 거의 영향을 받지 않게 된다.

Description

이득이 낮으며, 범위를 프로그램할 수 있고, 온도보상되는 전압제어 발진기
제1도는 본 발명에 따른 자동범위용 위상동기 루프회로를 예시한 블록 다이어 그램.
제2도는 루프 필터전압의 함수로서 5 개의 발진기 동작범위를 나타낸 그래프.
제3도는 제1도의 자동범위용 위상동기 루프회로의 동작을 예시한 플로우챠트.
제4(a)도, 제4(b)도, 제4(c)도, 제4(d)도 및 제4(e)도는 제1도의 자동범위용 위상동기 루프회로의 실시예중 일부를 예시한 회로 다이어그램.
제5도는 제1도 회로에 사용가능한 범위를 프로그램할 수 있는 전압제어발진기를 예시한 블록다이어 그램.
제6도는 제5도에 도시된 범위를 프로그램할 수 있는 전압제어 발진기의 한 발진기단을 예시한 회로다이어 그램.
제7도는 제5도의 범위를 프로그램할 수 있는 전압제어 발진기의 한 발진기단을 예시한 회로다이어 그램.
제8(a)도, 제8(b)도, 제8(c)도 및 제8(d)도는 3 개의 제7도 발진기 회로의 실시예중 일부를 예시한 회로다이어 그램.
제9도는 제5도에 도시된 전압제어 발진기에 사용될 수 있는 VGS 및 VSW 발생회로를 예시한 회로다이어 그램.
제10도는 3 개의 제9도 VGS 및 VSW 발생회로의 한 실시예를 예시한 회로다이어 그램.
제11도는 제5도에 도시된 전압제어 발진기에 사용될 수 있는 온도보상회로를 예시한 회로다이어 그램.
제12(a)도 및 제12(b)도는 전압 변환회로의 한 실시예중 일부를 예시한 회로다이어그램.
제12(c)도 및 제12(d)도는 제11도의 온도보상회로 및 전압변환회로의 한 실시예중 일부를 예시한 회로다이어 그램.
[관련출원]
본 출원은 발명의 명칭이 “자동범위용 위상동기 루프회로(AUTORANGING PHASE - LOCK - LOOP CIRCUIT)”로서 본원과 동일자 출원되었으며 공통으로 양도된 미합중국 특허출원 제 ____호에 관한 것이다. 상기 인용된 관련출원은 본원에 관한 추가적인 배경정보를 제공하기 위하여 본원에 참고가 된다.
[발명의 분야]
본 발명은 위상동기 루프를 이루는 전압제어 발진기에 관한 것으로 특히, 자동범위(autorange)용 위상동기루프를 이루는, 범위를 프로그램할 수 있는 전압제어 발진기에 관한 것이다.
[관련기술의 설명]
전압제어 발진기(VCO)는, 입력전압신호를 변화시킴으로써 주파수범위에 걸쳐 발진신호를 임의의 갯수로 발생시킬 수 있는 디바이스이다. 실제로, VCO의 주파수범위는 발진신호의 필요한 안정성에 제한된다. 안정된 발진신호는, 발진신호를 수신할 회로의 오차허용 범위내에서 일정하게 유지하는 주파수를 갖는 발진신호이다.
발진신호의 주파수에 영향을 줄 수 있는 인자는 여러가지가 있다. 첫째로, 발진신호의 주파수는 입력전압신호의 요동에 영향을 받을 수 있다. 입력전압신호의 요동효과는 안정성과 주파수 범위사이의 설계교환(design tradeoff)을 제공한다.
예를들면, 고이득 VCO는, 입력전압신호를 1에서 4 볼트로 변화시킴으로써 300 MHz(메가헤르쯔)의 주파수 범위에 걸쳐 동작할 수 있다. 전압요동이 1/10 볼트인 경우, 발진신호는 잠정적으로 그의 주파수를 10 MHz 정도 이동시킬 수 있다.
그러한 이동이 설계문제를 야기시키는 지의 여부는 발진신호를 수신할 회로의 오차허용에 의존한다. 10 MHz의 돌발주파수 이동을 허용할 수 없는 회로에 대하여는, 그러한 이동은 허용될 수 없는 타이밍 오차를 야기시킬 수 있다.
그 반면에 저이득 VCO는 훨씬 작은 주파수범위에 걸쳐 동작함으로써, 입력전압신호의 어떠한 요동효과를 최소화시킨다. 예를들면, 저이득 VCO는 동일한 입력전압범위에 걸쳐있는 75 MHz의 주파수 범위에 걸쳐 동작할 수 있다. 저이득 VCO의 경우, 각각 1/10 볼트인 전압요동은 대략 2.5 MHz의 보다 작은 주파수이동을 야기시킨다.
따라서, 주파수 범위를 감소시킴으로써, 보다 안정된 발진신호가 발생된다. 그러나, 그러한 좁은 주파수 범위는 저이득 VCO의 용도를 매우 제한하는 문제가 있다.
전형적으로는, VCO는 기준신호를 추적하는데 사용된다. VCO는, 입력전압신호를 VCO에 제공하는 위상동기 루프를 사용하여 현재 발생되고 있는 발진신호를 기준신호와 비교함으로써 기준값을 추적한다. 현재의 발진신호 및 기준신호사이에 차가 생기는 동안에는, 위상동기 루프는 입력전압을 계속 변화시킴으로써, 현재의 발진신호를 변화시킨다. 현재의 발진신호와 기준신호가 정합되는 경우, 위상동기 루프는 입력전압의 변화를 정지시킴으로써, 기준신호와 동기되는 발진신호를 유지한다.
주변온도의 변동에 의하여, 발진신호의 주파수가 이동될 수 있다. 폐쇄형 위상동기 루프가, 그 자체를 새로운 바이어스 포인트로 조정함으로써 온도, 공급전압, 및 공정변동에 대하여 자체적으로 조정하지만, 상기 예에서와 같이 75 MHz주파수범위에 제한되는 저이득 VCO는, 발진신호가 75 MHz 범위외에 있는 경우 기준신호를 계속 추적할 수 없게 된다. 특히, 이는 본래의 기준신호가 주파수 범위의 말단부근에 있는 경우에 생기는 것 같다.
그 이외에도, 그러한 좁은 주파수 범위를 갖는 것은 기준신호가 VCO에 정합되는 것을 필요로 한다. 따라서, 여러 기준신호를 망라할 수 있는 하나의 고이득 VCO를 갖기보다는 오히려, 저이득 VCO의 주파수 범위외에 있는 각각의 기준신호에 대하여 서로 다른 저이득 VCO가 사용되어야 한다.
따라서, 다수개의 저이득 주파수범위를 지니며 주변온도의 변동에 걸쳐 일정한 주파수를 갖는 발진신호를 발생시킬 수 있는 VCO에 대한 필요성이 있다.
[발명의 요약]
본 발명에 따르면, 자동범위용 위상동기 루프를 이루는, 범위를 프로그램할 수 있는 전압제어 발진기가 개시되어 있다. 복수개의 저이득 주파수 범위를 갖는 범위를 프로그램할 수 있는 전압제어 발진기는 루프필터 전압 및 복수개의 범위 선택신호중 하나에 응답하여 현재의 발진신호를 발생시킨다. 범위선택신호는, 범위를 프로그램할 수 있는 전압제어 발진기가 저이득 주파수 범위중 어느범위에서 동작하는지를 선택한다. 루프필터 전압은 각각의 저이득 주파수 범위내에서 발진신호의 주파수를 변화시킨다. 타이머는 리세트 신호를 수신한후에 미리 선택된 정착시간 동안 제 1의 이네이블 신호를 발생시키고, 가장 최근의 제 1의 이네이블 신호가 발생된 이래로 타이머가 차후의 리세트 신호를 수신하지 않은 경우 제 1의 이네이블 신호를 발생시킨 후에 미리 선택된 턴오프시간 동안 제 1의 이네이블 신호를 제거한다. 위상오차 검출기는, 제 1의 이네이블 신호가 수신될 경우 현재의 발진신호를 기준신호에 비교하고, 위상오차가 존재할 경우 리세트 신호와 이동신호를 발생시킨다. 위상오차 검출기는, 제 1의 이네이블 신호가 제거될 경우 현재의 발진신호와 기준신호와의 비교를 정지시킨다. 이동 레지스터는 이동신호를 수신한 다음에 새로운 범위선택 신호를 발생시킨다. VCO는 새로온 범위 선택신호를 수신하고 이를 새로운 저이득 주파수 범위로 이동시킨다. 위상비교기는 현재의 발진신호를 기준신호에 비교하여 응답을 이루는 차신호를 발생시킨다. 루프필터는 상기 차신호에 응답하여 루프 필터전압을 발생시킨다.
본 발명의 특징 및 이점에 대한 보다 나은 이해는, 본 발명의 원리를 사용한 예시적인 실시예를 보여주는 첨부된 도면 및 이하의 상세한 설명을 참조하면 달성될 것이다.
[본 발명의 바람직한 실시예에 대한 상세한 설명]
제1도는, 분할된 발진출력신호(OSCD)가 기준신호(REF)의 주파수와 정합할때까지 분할된 발진출력신호(OSCD)의 주파수를 증가시키거나 감소시킴으로써 전압제어발진기(VCO ; 110)의 분할된 발진출력신호(OSCD)를 기준신호(REF)에 동기시키기 위한 수단을 제공하는 자동범위용 위상 동기 루프회로(112)를 도시한 것이다.
위상동기 루프회로(112)는, 5 개의 해당범위 선택신호(RSS0 - RSS4) 중 하나에 응답하여 5개의 발진범위중 하나에서 250 MHz의 예측주파수를 갖는 발진출력신호(OSC)를 발생시키는 범위를 프로그램할 수 있는 전압제어발진기(110)를 포함한다.
그 이외에도, VCO(110)는 루프필터 전압(LEV)에 응답하여 발진출력신호(OSC)의 주파수를 변화시킨다.
제 1 분할기 회로(130)는 발진출력신호(OSC)를 수신하여, 125 MHz의 예측주파수를 갖는 2 분할 발진출력신호(OSC2)를 발생시킨다. 제 2 분할기 회로(132)는 2 분할 발진출력신호(OSC2)를 수신하여, 12.5 MHz의 예측주파수를 갖는 분할된 발진출력신호(OSCD)를 생성시킨다.
제1도에 또한 도시된 바와같이, 범위선택 계수기(118)는, 지연된 리세트신호(RST)를 수신한 후에 미리 선택된 정착시간 동안 제 1의 이네이블 신호를 발생시키고, 그후 범위선택 계수기(118)가 리세트되어진 경우에 제 1의 이네이블 신호(EN1)를 제거하여, 제 1의 이네이블 신호(EN1)를 발생시킨 후에 미리 선택된 턴오프 시간 동안 제 2의 이네이블 신호(EN2)를 발생시킨다.
위상오차 검출기(120)는 제 1의 이네이블 신호(EN1)에 응답하여 현재 VCO(110)에 의해 발생되는 분할된 발진출력신호(OSCD)를 제 1의 이네이블 신호(EN1)에 비교한다. 위상오차가 검출되는 경우에는, 위상오차 검출기(120)는 이동신호를 발생시키고 나서, 지연시간 후에 지연된 리세트 신호(RST)를 발생시킨다.
위상오차 검출기(120)는, 제 1의 이네이블 신호(EN1)가 제거된 경우 기준신호(REF) 및 분할된 발진출력신호(OSCD)의 비교를 일시 정지시킨다.
이동레지스터(122)는 이동신호(SHF)에 응답하여 다음 동작범위를 선택하여서, 5 개의 범위선택신호(RSS0 - RSS4)로 부터 다음의 범위선택신호를 발생시킨다.
위상비교기(114)는 현재의 분할된 발진출력신호(OSCD)를 기준신호(REF)에 비교하고, 이에 응답하여 차신호(DIF)를 발생시킨다.
루프필터(116)는 차신호(DIF)에 응답하여, VCO(110)를 제어하기 위해 해당 루프필터 전압신호(LFV)를 발생시킨다.
자동범위용 위상동기 루프회로(112)가 여기될 경우, VCO(110)는 제 1의 범위선택신호(RSS2) 및 루프필터전압(LFV)을 수신하고, 이에 응답하여 해당발진출력신호(OSC)를 발생시킨다.
상기에 기술한 바와같이, 위상비교기(114)는 분할된 발진출력신호(OSCD) 및 12.5 MHz의 기준신호(REF)를 수신하고, 분할된 발진출력신호(OSCD) 및 기준신호(REF)의 상승구간을 비교한 다음에, 분할된 발진출력신호(OSCD)의 주파수 및 기준신호(REF)의 주파수사이의 차를 나타내는 차신호(DIF)를 출력시킨다.
루프필터(116)는 차신호(DIF)에 응답하여, 루프필터(116)에 의해 발생될 수 있는 루프필터전압의 범위내에서 루프필터전압(LFV)을 증가시키거나 감소시킨다. 바람직한 실시예에서는, 루프필터전압(LFV)은 1 내지 4볼트의 범위에 걸쳐 있다.
VCO(110)는 증가되거나 감소된 루프필터전압(LFV)에 응답하여, 분할된 발진출력신호(OSCD)의 주파수가 기준신호(REF)의 12.5MHz 주파수와 정합할때 까지 발진출력신호(OSC)의 주파수를 각각 증가시키거나 감소시킨다.
VCO(110)는, 분할된 발진출력신호(OSCD)의 위상 및 주파수와 기준신호(REF)의 위상 및 주파수가 자동범위용 위상동기 루프회로(112)의 오차허용범위내에서 정합될 경우 기준신호(REF)에 동기되는 것으로서 나타낸다. 그반면에, VCO(110)는, 루프필터전압(LFV) 이 루프필터(116)의 제한값까지 증가되거나 감소됨으로써, 발진출력신호(OSC)의 주파수를 충분한 범위까지 증가하거나 감소하여, 분할된 발진출력신호(OSCD)의 위상 및 주파수와 기준신호(REF)의 위상 및 주파수가 정합되지 않은 상태에 있는 경우 “동기이탈(out of lock)”되는 것으로서 나타낸다.
바람직한 실시예에 따르면, VCO(110)가 미리 선택된 정착시간(하기참조) 후에 동기 이탈상태에 있는 경우, 자동범위용 위상동기 루프회로(112)는 VCO(110)에 다음범위 선택신호(RSS0 - 4)를 발생시킴으로써 새로운 동작범위에 대하여 단계를 밟으라고 명령한다. 하기에 보다 상세하게 기술되겠지만, 다음 동작범위는 현재범위의 중심 주파수보다 크거나 작은 중심 주파수를 지닐 수 있다.
일정한 루프필터전압(LFV)을 한동작 범위로 부터 다른 동작범위로 단계를 밟음으로써, 발진출력신호(OSC)의 주파수는 18.75 MHz 단계로 변화한다. 이는, 본래의 동작범위로 부터 18.75 MHz 만큼 상하로 이동되는 루프필터전압범위에 걸친 동작주파수 범위를 야기시킨다.
발진출력신호(OSC)가 다음동작 범위에서 발생되어진 경우, 자동범위용 위상동기 루프회로(112)는, 차신호(DIF)에 응답하여 루프필터전압(LFV)을 다시 변화시킴으로써 기준신호(REF) 상에 발진출력신호(OSC)를 동기시키려고 한다. 정착시간이 1 초를 경과한 후에 VCO(110)가 동기이탈상태에 있는 경우, 자동범위용 위상동기 루프회로(112)는, 다음범위 선택신호(RSS0 - 4)를 발생시킴으로써 다음동작 범위로 단계를 밟으라고 VCO(110)에 다시 명령한다. 이러한 과정은 기준신호(REF) 상에서 VCO(110)가 동기할때 까지 상기 기술한 바와같이 반복된다. 상기에 기술한 바와같이, 바람직한 실시예에서는, VCO(110)는 5개의 범위선택신호(RSS0 - RSS4)중 하나에 응답하여 5 개의 동작범위중 하나에서 동작할 수 있다.
제2도는 루프필터전압(LFV)의 함수로서 5 개의 동작범위(FR0 - FR4)를 도시한 것이다. 제2도에서는, 주파수범위(FR0)는 175.00 내지 250.00 MHz의 범위내에 있으며, 주파수범위(FR1)는 193.75 내지 268.75 MHz의 범위내에 있고, 주파수범위(FR2)는 212.50 내지 287.50 MHz의 범위내에 있으며, 주파수범위(FR3)는 231.25 내지 306.25 MHz의 범위내에 있고, 주파수범위(FR4)는 250.00 내지 325.00 MHz의 범위내에 있다.
5 개의 주파수범위(FR0 - FR4) 각각은, VCO(110)가 양립가능한 기준신호상에서 동기할 수 있는 주파수 범위를 나타낸다. 예를들면, 250 MHz의 기준신호(REF)가 제 2의 주파수범위(FR2 : 212.50 MHz 내지 287.50 MHz) 내에 존재하는 경우, VCO(110)는, 상기에 기술한 바와같이 루프필터전압(LFV)을 변화시킴으로써 기준신호(REF) 상에서 동기할 수 있게 된다.
그러나, 기준신호(REF)가 제 2의 주파수범위(FR2) 이하, 예컨대 200 MHz에 있는 경우, VCO(110)는, 루프필터전압(LFV)이 충분한 범위를 갖고 있지 않기 때문에 기준신호(REF) 상에서 동기할 수 없게 된다. 즉, VCO(110)는 212.50 MHz에서 벗어나게 되고, VCO(110)는 정착시간이 경과한 후에 동기 이탈상태로 된다. 그리하여, 자동범위용 위상동기 루프회로(112)는 사용된 특정의 조사루틴(하기에 보다 상세하게 기술하기로 함)에 따른 서로 다른 동작범위로 VCO(110)가 단계를 밟게 한다.
다음동작 범위의 주파수가 현재 본래의 동작범위(193.75 MHz 내지 268.75 MHz)보다 18.75 MHz 낮기때문에, VCO(110)는 현재, 상기에 기술한 바와같이 루프필터전압(LFV)을 변화시킴으로써 기준신호(REF)의 위상 및 주파수와 정합할 수 있게 된다.
제1도를 다시 참조하고, 제3도의 단계 A에 도시된 바와같이, 자동범위용 위상동기 루프회로(112)는 강제 리세트 신호(RSTF)를 발생시킴으로써 제 1 동작범위에서 동작하는 제 1의 명령을 발생시킨다. 강제 리세트 신호(RSTF)는, 자동범위용 위상동기 루프회로(112)가 전력상승되거나, 하드웨어에 의해 리세트되고, 또는 테스트 조사루틴(하기참조)으로 부터 해제된 후 대략 6.6 ms(밀리초)간 발생된다.
6.6 ms 지연은 6.6 ms 타이머 회로(412 ; 제4(c)도 및 제4(e)도 참조)에 의해 제공된다.
제1도 및 제3도의 단계 B에 도시된 바와같이, 이동 레지스터(122)는 강제 리세트 신호(RSTF)를 수신하고 이에 응답하여 제 2의 범위선택신호(RSS2)를 발생시킨다.
제1도 및 제3도의 단계 C에 도시된 바와같이, 10 비트의 리플선택 계수기(118)는 강제 리세트신호(RSTF)를 수신하고 이에 응답하여 제 3의 이네이블 신호(EN3 ; 하기참조)를 제거하고 정착시간을 타이밍하기 시작한다. 강제 리세트신호(RSTF)는, 이동 레지스터(122)가 강제 리세트신호(RSTF)를 수신한후 지연시간간 범위선택 계수기(118)를 리세트시킨다. 그러한 지연시간에 의해 VCO(110)는, 계수기(118)가 타이밍하기 시작함과 거의 동시에 발진출력신호(OSC)를 발생하기 시작할 수 있다.
바람직한 실시예에서는 대략 61.44 ㎲(마이크로초)나 768 계수인 정착시간은, 상기에 기술한 바와같이 루프필터전압(LFV)을 변화시킴으로써 기준신호(REF)상에서 동기하기에 충분한 시간을 VCO(110)에 허용하도록 제공된다. 정착시간이 경과한 후에는, 제3도의 단계 D에 도시된 바와같이, 범위선택 계수기(118)는 제 1의 이네이블 신호(EN1)를 발생시킨다.
제1도 및 제3도의 단계 E에 도시된 바와같이, 위상오차 검출기(120)는 제 1의 이네이블 신호(EN1), 분할된 발진출력신호(OSCD) 및 기준신호(REF)를 수신하고, 이에 응답하여 분할된 발진출력신호(OSCD) 및 기준신호(REF)의 상승구간을 비교하기 시작하여서 위상오차가 존재하는지의 여부를 결정한다. 분할된 발진출력신호(OSCD)가 +/-4 나노초이상으로 기준신호(REF)로 부터 위상이탈한 경우, 위상오차가 존재한다. 제3도의 단계 F에 도시된 바와같이, 위상오차가 존재할 경우, 선택루틴(하기에 도시됨)에 따라 이동 레지스터(122)를 이동시킴으로써 다음범위 선택신호(RSS0 - 4)를 발생시키는 이동신호(SHF)를 발생시킨 다음에, 지연시간후에 다시 계수하기 시작하는 계수기(118)를 리세트시키는 지연된 리세트 신호(RST)를 발생시킨다.
강제 리세트 신호(RSTF)가 발생된 다음에 제 2의 범위선택신호(RSS2)가 발생된 후에는, 이동 레지스터(122)는 2 개의 1 차 선택루틴중 하나, 즉 직접조사 루틴이나 배럴(barrel) 루틴을 사용하여 다음 동작범위를 선택한다. 다시 제1도를 참조하면, 배럴업(barrel up) 및 배럴다운(barrel down) 서브루틴을 포함하는 배럴루틴은 BAR/DIR 신호를 고(high) 레벨로 단정함으로써 선택된다. 직접조사 루틴은 BAR/DIR 신호를 저(low) 레벨로 단정함으로써 선택된다. 배럴업 서브루틴은 배럴업/배럴다운 신호(UP/DN)를 고레벨로 단정함으로써 선택된다. 배럴다운 서브루틴은 배럴업/배럴다운신호(UP/DN)를 저레벨로 단정함으로써 선택된다.
배럴업 서브루틴이 선택되어진 경우, 이동 레지스터(122)는, 다음의 보다 높은 주파수를 갖는 발진출력신호를 순차적으로 선택한다. 배럴업 접근방법에 있어서, 각각의 차후범위 선택신호는, 다음의 18.75 MHz 증분이 325.00 MHz를 초과할때 까지 현재의 발진출력신호의 주파수를 18.75 MHz 만큼 증가시키라고 VCO(110)에 명령한다. 다음의 증분이 325.00 MHz를 초과하는 경우, 다음의 범위선택 신호는 현재의 발진출력신호를 75 MHz(18.75 MHz의 4 배) 만큼 감소시키라고 VCO(110)에 명령함에 따라, 최후의 범위선택 신호는 현재의 발진출력신호의 주파수를 다시 증분량 만큼 증가시키라고 VCO(110)에 명령한다.
개념적으로는, 배럴업 접근방법은 주파수범위(FR2)에서, 주파수범위(FR3), 주파수범위(FR4), 주파수범위(FR0), 주파수범위(FR1) 및 주파수범위(FR2)까지 순차적으로 단계를 받는 것으로서 간주될 수 있다.
마찬가지로, 배럴다운 서브루틴이 선택되어진 경우, 이동레지스터(122)는 다음의 보다 낮은 주파수를 갖는 발진출력신호를 계속 선택한다. 배럴다운 접근방법에 있어서, 각각의 차후범위 선택신호는, 다음의 18.75 MHz 감분이 175.00 MHz 이하로 떨어질때 까지 현재의 발진출력신호의 주파수를 18.75 MHz 만큼 감소시키라고 VCO(110)에 명령한다. 다음의 감분이 175.00 MHz 이하로 떨어질 경우, 다음의 범위선택신호는 현재의 발진출력신호의 주파수를 증가시키라고 VCO(110)에 명령함에 따라, 차후의 범위선택신호는 현재의 발진출력신호의 주파수를 증분량만큼 다시 감소시키라고 VCO(110)에 명령한다.
개념적으로는, 배럴다운 접근방법은 주파수범위(FR2)로 부터 주파수 범위(FR1), 주파수범위(FR0), 주파수범위(FR4), 주파수범위(FR3) 및 주파수범위(FR2) 까지 순차적으로 단계를 밟는 것으로서 간주될 수 있다.
직접선택루틴이 선택되어진 경우, 이동 레지스터(122)는 필터전압비교기(124)로 부터 조사업/조사다운신호(SUP/SDN)를 수신한다. 루프필터전압(LFV)이 이동신호(SHF)를 단정함으로써 3.75볼트 초과상태에 있다고 필터전압비교기(124)가 나타내는 경우, 이동 레지스터(122)는 다음의 보다 낮은 주파수를 갖는 발진출력신호를 선택한다. 루프필터전압(LFV)이 1.75 볼트이하에 있다고 필터전압비교기(124)가 나타내는 경우, 이동 레지스터(122)는 다음의 보다 높은 주파수를 갖는 발진출력신호를 선택한다.
제1도에 도시된 바와같이, 상기에 기술한 선택루틴 이외에도, 자동범위용 위상동기 루프회로(112)는 또한, 특정범위 선택신호를 발생시키라고 이동 레지스터(122)에 명령하는 테스트회로(TEST : 제4(c)도 및 제4(e)도 참조)에 의해 발생되는 5 비트의 테스트 신호(TEST)에 응답함으로써 VCO(110)가 특정 동작범위로 단계를 밟게한다.
제3도의 단계 G에 도시된 바와같이, 검증시간이 경과한후 범위선택 계수기(118)가 리세트되어져 있지 않은 경우, 범위선택 계수기(118)는 제 1의 이네이블신호(EN1)를 제거한다. 바람직한 실시예에서는, 대략 20.48 ㎲ 또는 256 계수인 검증시간은, 발진출력신호(OCS)가 +/-195 ppm(part per million) 내에서 기준신호(REF)상에 동기되어졌는지의 여부를 결정하도록 위상오차 검출기(120)에 시간을 허용하기 위해 제공된다. 20.48 ㎲의 검증시간 동안 +/-4 나노초의 위상차는 +/-195 ppm의 동기분량과 동일하게 된다.
제4(a)도 및 제4(b)도를 참조하면, 제 1 지연회로(418) 및 제 2지연회로(420)는 자동범위용 위상동기 루프회로(112)에서 필요한 +/-4 ns의 위상오차 검출을 달성하는데 사용된다. 제 1 지연회로(418) 및 제 2 지연회로(420)는 공급전압 및 온도의 변화에 거의 영향을 받지 않는 지연전류를 수신한다. 그러한 지연전류는, 밴드갭(하기참조)에 기준으로 되기 때문에 공급전압 및 온도의 변화에 거의 영향을 받지 않는다.
지연전류는 고정된 베이스 - 에미터 캐패시터내로 구동되어 제어된 제 1 지연회로(418) 및 제 2지연회로(420)를 달성한다. 제 1 지연회로(418) 및 제 2지연회로(420)는 상승 및 하강구간 천이모두와 정합하는데 사용된다. 제4(d)도를 참조하면, CMOS 게이트 지연과 정합하는 병렬경로는, AIN 및 AOUT와 AIN - ADLYOUT 사이의 지연델타가 4 ns 지연이도록 제공된다. 이때, 제 1 지연회로(418) 및 제 2 지연회로(420)는, CLK PH를 AIN에 접속시키며, DATA PH를 BIN에 접속시키고, PH CLK를 AOUTDLY에 접속시키며, PH DATA를 BOUT에 접속시킴으로써 자동범위용 위상동기루프회로(112)(범위선택부)에 접속된다. 이는, 자동범위용 위상동기 루프회로(112)에 내재하는 위상 오차검출기(120)에 제어된 지연을 제공한다.
제3도의 단계 H에 도시된 바와같이, 제 1의 이네이블 신호(EN1)가 리세트되는 범위선택 계수기(118)에 앞서 제거되는 경우, 범위선택 계수기(118)는 1의 계수용으로 제 2의 이네이블 신호(EN2)를 발생시킨다.
제1도를 참조하면, 범위선택 계수기(118)가 1의 계수용으로 제 2의 이네이블 신호(EN2)을 발생시킬 경우, 필터전압비교기(124)는 제 2의 이네이블 신호(EN2), 루프필터전압(LFV), 및 제 1의 기준전압(VREF1)을 수신하고, 이에 응답하여 즉시 루프필터전압(LFV)의 DC 레벨을 제 1의 기준전압(VREF1)에 비교한다.
제3도의 단계 I에 도시된 바와같이, 필터전압비교기(124)는, VCO(110)가 루프필터전압(LFV)의 동적범위의 종료근방에서 기준신호(REF)로 동기되는지의 여부를 결정하도록 루프필터전압(LFV)을 제 1의 기준전압(VREF1)에 비교한다.
다시 제2도를 참조하면, 루프필터전압(LFV)이 3.25 볼트와 4 볼트사이에 존재하는 경우, 온도나 전력공급원(VCC)의 요동에 기인하여 루프필터전압(LFV)이 0.75 볼트이상으로 증가함으로써 VCO(110)는 동기가 깨진다. 마찬가지로, 루프필터전압(LFV)이 1 볼트와 1.75 볼트사이에 존재하는 경우, 0.75 볼트이상으로 감소되는 루프필터전압(LFV)의 감소에 의하여 VCO(110)는 동기가 깨진다.
제3도의 단계 I에 도시된 바와같이, 루프필터전압(LFV)이 1 볼트와 1.75 볼트사이나 3.25 볼트와 4 볼트사이에 존재하는 경우, 필터전압비교기(124)는 이동신호(SHF)를 발생시키고 나서, 지연시간후에, 지연된 리세트신호(RST)를 발생시킨다. 상기에 기술한 바와같이, 지연된 리세트신호(RST)가 발생되는 경우 범위선택 계수기(118)는 리세트되어 정착시간을 타이밍하기 시작한다. 이동신호가 발생되는 경우, 이동레지스터(122)는 선택된 조사루틴에 따른 또다른 범위선택신호를 발생시킨다.
필터전압비교기(124)에 의해 VCO(110)가 주파수범위중 한 주파수범위의 중간에서 기준신호(REF)로 동기할 수 있음으로써 루프필터전압(LFV)에 의한 소수편위에 의해 발진출력신호(OSC)는 동기가 깨지지 않는다.
제3도의 단계 J에 도시된 바와같이, 루프필터전압(LFV)이 1.75와 3.25 볼트사이에 존재하는 경우, 범위선택 계수기(118)는 제 3의 이네이블 신호(EN3)를 발생시켜 계수동작을 정지시킨다. 이러한 싯점에서, VCO(110)는 충분한 동적범위를 제공하는 주파수범위에서 기준신호(REF)로 성공적으로 동기하였다.
다시, 제1도를 참조하면, 3 중 펄스검출기(126)는 루프의 파국적인 고장을 보호하는데 사용된다. 3 중 펄스검출기(126)는 제 3의 이네이블 신호(EN3)를 수신하고. 이에 응답하여 현재의 발진출력신호(OSC) 및 기준신호(REF)의 존재를 검출하기 시작한다. 제3도의 단계 K에 도시된 바와같이, 분할된 발진출력신호(OSCD)의 3개이상의 상승구간이 기준신호(REF)의 상승구간의 발생없이도 발생하는 경우, 3중 펄스검출기(126)는 강제리세트 신호(RSTF)를 발생시킨다. 이동 레지스터(122)는 강제리세트 신호(RSTF)를 수신하고 이에 응답하여 다시 제 2의 범위선택신호(RSS2)를 발생시킨다. 부가적으로는, 범위선택 계수기(118)는 지연시간후에 지연된 리세트 신호(RST)를 수신하고, 계수기(118)를 리세트시키며, 제 3의 이네이블 신호(EN3)를 디세이블시키고, 다시 타이밍하기 시작한다.
마찬가지로, 기준신호(REF)의 3 개이상의 상승구간이 발진출력신호의 상승구간의 발생없이도 생기는 경우, 3중 펄스검출기(126)는 또한 지연된 리세트 신호(RST)를 발생시킨다.
부가적으로는, 3중 펄스검출기(126) 및 위상오차검출기(120)는 테스트 회로로부터 출력을 제공한다. 일단 VCO(110)가 기준신호(REF) 상에서 동기한 경우, 위상오차 검출기(120)는 이동신호(SHF)를 계속 출력시킨다. 마찬가지로, 동기후에는, 3중 펄스검출기(126)는 상기에 기술한 바와같이 이동신호(SHF)를 발생시킨다. 이러한 능력에 의해 벤치(bench) 테스트 장치나 자동테스트 장치는 디바이스 및 모니터 동기양호 및 동기상실 문제로 부터 이동신호(SHF)를 포획할 수 있다. 이들문제는 대개 자동테스트 장치가 현재의 발진출력신호 및 기준신호를 독립적으로 모니터링(monitoring) 함으로써 위치시킬 수 있는 산발적인 경우이다.
위상오차 검출기(120)는 동기용으로 간단한 GO/NO GO 디지탈 테스트를 제공하여, 현재 사용되고 있는 보다 장애가 되는 반복적인 AC 파라메타 테스트를 대체한다. 이는 보다 빠르고, 값싸며, 보다 신뢰성 있는 테스트 방법을 나타낸다.
필터전압비교기(124)는 또한 테스트 출력을 제공한다. 일단 VCO(110)가 기준신호(REF)로 동기한 경우, 필터전압비교기(124)는 이동신호(SHF)를 계속 출력시킨다. 이동신호(SHF)를 포획함으로써, 자동테스트 장치는 VCO 이득대 주파수 범위성능을 추적할 수 있다. 이는 디바이스대 과정(process)의 보다 양호한 추적을 허용하며 수율(yield) 분석 및 향상에 대한 신규한 기구를 제공한다.
자동화를 기초로한 VCO 이득대 주파수 범위의 임계관계를 평가할 수 있는 것은 장래의 모델링을 위한 보다 정확한 데이타를 허용한다.
본 발명의 바람직한 실시예에서는, 이동 레지스터(122)의 일부, 6.6 밀리초의 타이머 회로(412), 테스트 회로(414), 및 다중활성 범위검출기(410)는 제4(c)도에 예시된 바와같이 구성되어 있다. 다중활성 범위검출기(410)는 범위선택신호(RSS0 - RSS4)를 모니터링하고, 하나이상의 범위선택신호가 일시에 활성상태로 되는 경우 강제된 리세트신호(RSTF)를 발생시킨다. 6.6 ms의 타이머 회로(412)는, VCO(110)가 테스트 조사로 부터 해제되거나 하드웨어에서 리세트되고 또는 전력상승된후 6.6 ms의 지연이 경과할때 까지 강제된 리세트 신호(RSTF)가 공급되는 것을 방지한다.
계수기(118)의 일부, 위상오차 검출기(120), 및 3중 펄스검출기(126)는 제4(d)도에 예시된 바와 같이 구성되어 있다. 제 1지연회로(418) 및 제 2지연회로(420)는 제4(a)도 및 제4(b)도에 도시된 바와같이 구성되어 있다. 이동 레지스터(122)의 일부, 6.6밀리초의 타이머 회로(412), 테스트 회로(414), 및 다중활성범위 검출기(410)는 제4(e)도에 예시된 바와같이 구성되어 있다. 계수기(118)의 일부, 위상오차 검출기(120), 및 이동 레지스터(122)는 제4(f)도에 예시된 바와같이 구성되어 있다.
제5도를 참조하면, 본 발명의 VCO(110)가 도시되어 있다. 제5도에 도시된 바와같이, 3개의 등가발진기단(318, 320, 322)에 전기적으로 연결된 VGS 및 VSW 발생회로(310)는 범위선택신호(RSS0 - RSS4)에 응답하여 스위칭 전압(VSW) 및 해당게이트 - 소오스전압(VGS)을 발생시킨다.
그 이외에도, 단일이득 루프필터 연산증폭기(324)는 접지로 기준되어 있는 루프필터 전압(LFV)을 수신하고, 루프필터전압(LFV)을, 전력공급원(VCC)로 기준되어 있는 변환된 루프필터전압(LFVㅆ)으로 변환시킨다. 이때, 3개의 발진기단(318, 320, 322) 각각은 게이트 - 소오스전압(VGS), 스위치전압(VSW), 및 변환된 루프필터전압(LFVT)을 수신하고, 이에 응답하여 해당 발진신호(P1 - P3)를 각각 발생시킨다.
3 개의 발진신호(P1- P3)는 각각 연속하는 발진기단과 연관된 위상지연을 제외하고는 동일하다. 제5도에 도시된 바와같이, 제 1의 발진기단(318)으로 부터 출력된 제1의 발진신호(P1)는 제2의 발진회로(320)에 입력된다. 3개의 발진기단 각각이 동일하기 때문에, 제 2의 발진기단(320)으로 부터 출력된 제 2의 발진신호(P2)는 제 1의 발진신호(P1)가 제 2의 발진기단(320)에 의해 제 2의 발진신호(P2)로 변환되기에 소요되는 시간을 제외하고는 제 1의 발진신호(P1)와 동일하다. 마찬가지로, 제 3의 발진신호(P3), 제 2의 발진신호(P2)가 제 3의 발진기단(322)에 의해 제 3의 발진신호(P3)로 변환되기에 소요되는 시간을 제외하고는 제 2의 발진신호(P2)와 동일하다.
제6도는 차동쌍(610)으로서 구성된 3 개의 등가발진기단(318, 320, 322) 중 하나를 도시한 것이다. 제6도에 도시된 바와같이, 차동쌍(610)은 2개의 다리부분(612, 614)을 포함하며, 이는 전력공급원(VCC)으로 부터 고정전류(ISW)용 전류경로를 제 1 전류원(616) 까지 교번으로 제공한다. 차동쌍(610)의 각각의 다리부분(612, 614)은, 우선, 레지스터(624a, 624b)를 각각 통해 전력공급원(VCC)에 접속되며, 다음은 버랙터(626a, 626b)를 각각 통해 변환된 루프필터전압(LFVㅆ)에 접속된 콜렉터(620a, 620b)를 지니고, 제 1 전류원(616)에 접속된 에미터(628a, 628b)를 각각 지니는 스위칭용 트랜지스터(618a, 618b)를 포함한다.
발진출력신호를 제공하는 차동쌍(610)의 각각의 다리부분(612, 614)의 출력전압은 스위칭용 트랜지스터(618a, 618b)의 콜렉터 단자(620a, 620b) 에서 각각 취해진다. 상기에 기술한 바와같이, 바로전의 발진기단의 출력에 전기적으로 연결된 각각의 다리부분(612, 614)의 입력은 스위칭용 트랜지스터(618a, 618b) 각각의 베이스(630a, 630b)에서 각각 취해진다.
동작에 있어서는, 각각의 스위칭용 트랜지스터(618a, 618b)의 베이스 - 에미터 접합부분은 바로이전의 발진기단에 의해 제공되어진 발진출력신호(OSC) 및 그의 보수에 의해 교번으로 순방향으로 바이어스되고 역방향으로 바이어스됨으로써, 하나의 스위칭용 트랜지스터(618a, 618b)가 턴온 및 턴오프되는 반면에, 그 나머지 스위칭용 트랜지스터(618a, 618b)는 각각 턴오프 및 턴온된다.
각각의 스위칭용 트랜지스터(618a, 618b)가 오프(off) 에서 온(on) 상태로 천이하고 온에서 오프상태로 천이함에 따라, 발진출력신호(OSC)의 주파수는, 우선 해당 스위칭용 트랜지스터(618a, 618b)의 콜렉터(620a, 620b)에서 측정된 출력전압과 등가이며 해당 레지스터(624a, 624b)양단에 걸린 전압강하에 의하여 그다음에는 슬루율(slew rate)에 의하여 한정된다.
제 1 레지스터(624a, 624b) 양단에 걸린 전압강하는 첨두전압, 즉 스위칭용 트랜지스터가 오프상태이거나 비도통상태에 있는 경우 레지스터 양단에 걸린 전압강하, 및 저전압, 즉 스위칭용 트랜지스터가 온상태이거나 도통상태에 있는 경우 레지스터양단에 걸린 전압강하의 함수이다.
슬루율은 스위칭 트랜지스터가 버랙터(626a, 626b)를 각각 충전 및 방전하는 동안 오프에서 온상태로 천이하거나 온에서 오프상태로 천이하는데 소요되는 시간으로 분할된 전압스윙으로서 한정된다.
상기에 기술한 바와같이, 발진출력신호(OSC)의 주파수가 레지스터(624a, 624b) 양단에 걸친 전압강하 및 슬루율의 함수이기 때문에, 결과적으로는 발진출력신호(OSC)가 이들 2 개의 파라메타중 어느하나를 변화시킴으로써 변동될 수 있는 것이 된다.
상기에 기술한 바와같이, 차동쌍(610)의 각각의 다리부분(612, 614)은 고정전류(ISW)용 전류경로를 교대로 제공한다. 다리부분(612, 614)이 도통상태에 있는 경우마다 일정전류가 존재하기 때문에, 발진출력신호는 레지스터(624a, 624b)의 저항을 변화시킴으로써 변동될 수 있는데, 그 이유는 일정전류가 존재할 경우, 전압강하가 저항에 따라 변하기 때문이다.
예시를 위하여, 레지스터(624a, 624b) 양단에 걸린 전압강하가 5볼트의 첨두전압 및 4 볼트의 저전압에 의해 한정되는 경우 및 이러한 예를 위하여 슬루율이 0.5볼트/나노초와 등가이라고 가정하면, 현재의 발진신호가 첨두전압에서 저전압으로 천이하는 데에는 2 나노초가 소요된다. 이는 1 나노초/싸이클 또는 500 MHz와 등가이다.
따라서, 레지스터(624a, 624b) 양단에 걸린 전압강하를 감소시킴으로써, 발진출력신호(OSC)의 주파수는 증가될 수 있다. 마찬가지로, 레지스터(624a, 624b) 양단에 걸린 전압강하를 증가시킴으로써, 발진출력신호(OSC)의 주파수는 감소될 수 있다.
제5도의 발진기 단(318, 320, 322)의 바람직한 구현을 보여주는 제7도를 참조하면, 레지스터(624a, 624b)는 제 1의 P - 채널 FET(전개효과 트랜지스터)(P1, P2)를 각각 사용하여 이행된다. 알다시피, 전개효과 트랜지스터는 적절하게 바이어스될 경우 전계효과 트랜지스터가 가변 레지스터로서 동작하는 선형 또는 삼각형 영역에서 동작할 수 있다. 따라서, 5개의 서로 다른 바이어스 전압을 사용하여 제 1의 FET(P1, P2)를 적절하게 바이어스시킴으로써, 5 개의 서로 다른 레지스터값, 결과적으로는 5개의 서로 다른 전압강하, 결과적으로는 5개의 서로다른 발진주파수가 발생될 수 있다.
제7도에 도시된 바와같이, 제 1의 전류원(616)은 스위칭용 트랜지스터(618a, 618b)의 에미터에 연결된 콜렉터, 기준전압(VREF)에 접속된 베이스, 및 제 1의 전류원 레지스터(R50)를 통해 접지에 접속된 에미터를 갖는 제 1의 npn 전류원 트랜지스터(Q50)로서 구현된다.
상기에 기술한 바와같이, 발진출력신호(OSC)의 주파수는 또한 슬루율을 변경시킴으로써 변화될 수 있다. 슬루율이 버랙터(626a, 626b)를 충방전시키는데 필요한 시간으로서 한정되어 있기 때문에, 슬루율은
로서 한정될 수 있다.
상기에 기술한 바와같이, 제 1의 전류원 트랜지스터(Q50)에 의해 발생된 고정전류(ISW)가 일정하기 때문에, 슬루율은 버랙터(626a, 626b) 상의 캐패시턴스를 충전시킴으로써 변화될 수 있다.
예시를 위하여, 레지스터(624a, 624b) 양단에 걸린 전압강하가 5볼트의 첨두전압 및 4 볼트의 저전압으로 한정되었고 슬루율이 0.5볼트/나노초이었다고 하는 상기한 예를 인용하고, 부가적으로는 슬루율이 4 밀리 암페아의 제 1 전류원으로 부터 발생된 전류 및 0.8 피코패럿의 캐패시턴스로 한정된다고 가정하기로 한다. 상기에 기술한 바와같이, 5 볼트의 첨두전압에서 4 볼트의 저전압으로 천이하는데에는 2 나노초가 걸린다. 현재 캐패시턴스는 0.8 피코패럿에서 1.6 피코패럿으로 증가된다고 가정하기로 한다. 그 결과로서 슬루율이 0.25볼트/나노초이여서 250 MHz 속도로 변환하게 된다.
따라서, 캐패시턴스를 증가시킴으로써, 발진출력신호(OSC)의 주파수는 감소될 수 있다. 마찬가지로, 캐패시턴스를 감소시킴으로써, 발진출력신호(OSC)의 주파수는 증가될 수 있다.
제6도를 다시 참조하면, 버랙터(626a, 626b) 상의 캐패시턴스는 변환된 루프필터전압(LFVT)에 의해 제어된다. 상기 변환된 루프필터전압(LFVT)은 0.5볼트 내지 3.5 볼트에서 버랙터(626a, 626b)를 역바이어스시킨다. 그러므로, 앞서 기술한 바와같이, 발진출력신호(OSC)의 주파수는 루프필터전압(LFV)를 변경함으로써 변화될 수 있다.
제7도를 다시 참조하면, 본 발명의 일 태양에 따른 버랙터(626a, 626b)는 변환된 루프필터전압(LFVT)을 수선하도록 접속된 콜렉터 및 베이스를 지니며 스위칭용 트랜지스터(618a, 618b) 각각의 콜렉터(620a, 620b)에 접속된 에미터를 갖는 다이오드 트랜지스터(Q12a, Q12b) 구성되어 있다.
특정의 다리부분을 이루는 스위칭용 트랜지스터(618a, 618b)가 도통되지 않는 경우, 그러한 다리부분을 이루는 다이오드 트랜지스터(Q12a, Q12b)의 에미터상에 발생된 전압은 첨두전압까지 상승하게 된다. 따라서, 변환된 루프필터전압(LFVT)이 또한 고(high) 레벨일 경우, 그러한 다리부분을 이루는 다이오드 트랜지스터(Q12a, Q12b)의 에미터 - 베이스 접합부분은 단지 미약하게 역바이어스된다. 마찬가지로, 변환된 루프필터전압(LFVT)이 그러한 다리부분을 이루는 다이오드 트랜지스터(Q12a, Q12b)의 에미터에 걸린 전압과 비교하여 낮은 경우, 에미터 - 베이스 접합부분은 강력하게 역바이어스된다. 다이오드 트랜지스터(Q12a, Q12b)가 많이 역바이어스될수록, 다이오드 트랜지스터(Q12a, Q12b) 상에는 보다 적은 내부 캐패시턴스가 존재한다.
예를들면, 변환된 루프필터전압(LFVT)이 고레벨, 예컨대 4 볼트이고 다이오드 트랜지스터(Q12a, Q12b)의 에미터에 걸린 전압도 역시 고레벨, 예컨대 4.3볼트인 경우, 다이오드 트랜지스터(Q12a, Q12b)는 단지 미약하게 역바이어스된다. 그 반면에, 변환된 루프필터전압(LFVT)이 저레벨, 예컨대 1볼트인 경우, 다이오드 트랜지스터(Q12a, Q12b)는 강력하게 역바이어스된다. 루프필터전압(LFV)의 완전한 3볼트전압스윙, 결과적으로는 변환된 루프필터전압(LFVT)은 중심값으로 부터의 +/-12% 주파수편차에 해당한다. 이는 본 발명의 저이득 특성이 달성되는 방법이다.
제7도에 또한 도시된 바와같이, 제 1의 P - 채널 FET(P1, P2) 사이의 어떠한 공정변동에 관계없이 완전한 전압스윙(정확한 저전압)을 보장하기 위하여, npn 클램프 트랜지스터(Q14a, Q14b)는 차동쌍(610)의 각각의 다리부분(612, 614) 상에 사용된다. 각각의 클램프 트랜지스터(Q14a, Q14b)는, 콜렉터가 전력공급원(VCC)에 접속되고, 베이스가 스위칭 전압(VSW)에 접속되며, 에미터가 스위칭 트랜지스터(618a, 618b)에 접속되도록 접속되어 있다. 다이오드 트랜지스터(Q12a, Q12b)의 에미터상에 걸린 최소전압은 스위칭전압(VSW)에서 클램프 트랜지스터(Q14a, Q14b) 각각의 베이스 - 에미터 접합부분과 연관된 전압을 뺀값과 동일하다. 이는 반드시 그러한데, 그 이유는, 일단 이러한 값이하로 전압이 강하할 경우 클램프 트랜지스터(Q14a, Q14b)가 역바이어스되어 전류를 발생시키기 시작한다.
클램프 트랜지스터(Q14a, Q14b)는, 제 1의 P - 채널 FET(P1, P2)가 고정전류(ISW)에 의해 요구된 전류보다 대략 10 % 낮은 전류를 발생시키도록 제 1의 P - 채널 FET(P1, P2)의 게이트 - 소오스 전압이 세트될 수 있음으로써 완전한 전압스윙이 실현되는 것을 보장한다. 따라서, 제 1의 전류원 트랜지스터(Q50)가 제 1의 P-채널 FET(P1, P2)로 부터 고정전류(ISW)를 싱크(sink)시키려고 시도함에 따라, 스위칭 트랜지스터(618a, 618b)각각의 콜렉터(620a, 620b)에 걸린 전압은 강하하고 클램프 트랜지스터(Q14a, Q14b) 각각은 순바이어스되어, 잔류전류를 제 1의 전류원 트랜지스터(Q50)에 공급하도록 턴온된다.
예를들면, 바람직한 소오스 - 드레인 전압이 0.3 볼트이라고 가정하고 부가적으로 0.3 소오스 - 드레인 전압을 달성하는데 필요한 저항이 1500 오옴이라고 가정하기로 한다. 이러한 상황에서, 클램프 트랜지스터(Q14a, Q14b)가 턴온되도록 하기 위해서, 제 1의 P - 채널 FET(P1, P2)의 저항은 예컨대 1700 오옴으로 세트된다. 필요한 저항보다 약간 높은 실제저항을 세트시킴으로써, 설계자는, 공정변동에도 불구하고 완전한 전압스윙이 달성되리라고 보장받을 수 있다.
제7도에 도시된 바와같이, 제 1 FET(P1, P2)의 소오스(730a, 730b)는 다이오드로서 구성된 전압이동 트랜지스터(732)에 의해, 전력공급원(VCC)으로 기준되는 보다 낮은 전압스윙레벨은 스위칭전압(VSW)에다 클램프 트랜지스터(Q14a, Q14b) 및 전압이동 트랜지스터(732)의 베이스 -에미터 접합부분과 연관된 전압강하를 더한값과 동일하므로, 클램프 트랜지스터(Q14a, Q14b)는 턴온될 수 있다.
제8(a)도, 제8(b)도, 제8(c)도 및 제8(d)도에는 바람직한 실시예의 발진기단(318, 320, 322) 일부에 대한 회로다이어 그램이 도시되어 있다. 그 이외에도, 제8(b)도에는 발진기단(318, 320, 322)의 에미터 플로워 출력단에 대한 바이어스 회로(810)가 도시되어 있다. 또한, 제8(c)도에는 전력공급원(VCC)이 대략 4 볼트에 이를때까지 VCO(110)가 여기되지 않게 하는 부분 시동회로(812)가 도시되어 있다.
상기에 기술한 바와같이, 제 1의 P - 채널 FET(P1, P2)를 적절하게 바이어스 시킴으로써, 5 개의 서로다른 레지스터값, 결과적으로는 5 개의 서로다른 전합강하, 결과적으로는 5 개의 서로다른 발진주파수가 발생될 수 있다. 상기 제 1의 P - 채널 FET(P1, P2)는 소오스 - 드레인 전압(VSD) 및 게이트 - 소오스전압(VGS)을 제어함으로써 바이어스된다. 소오스 - 드레인 전압(VSD) 및 게이트 - 소오스전압(VGS)은 VGS 및 VSW 발생회로(310)에 의해 제어된다.
제9도는 본 발명의 VGS 및 VSW 발생회로(310)를 도시한 것이다. 제9도에 도시된 바와같이, 제 2의 P - 채널 FET(Q20)의 게이트는 VGS 변환회로(822)를 통해 제 1 FET(P1, P2)의 게이트에 접속되어 있다. 그 이외에도, 제 2 FET(P1, P2)의 드레인은 연산증폭기(816) 및 VSW 변환회로(836)를 통해 제 1 FET(P1, P2)의 드레인에 접속되어 있다.
따라서, 40℃에서, 델타온도전류(ISWD)가 영(zero)과 동일할 경우(하기참조) 제 2 FET(Q2)를 통해 회복되는 제 2 전류(ISW2), 소오스 - 드레인 전압 및 게이트 - 소오스 전압은 델타온도전류(ISWD)가 영과 동일할 경우 제 1 FET(P1, P2)를 통해 회복되는 고정전류(ISW), 소오스 - 드레인전압 및 게이트 - 소오스전압과 동일하다.
그러므로, 제 2 FET(Q20)의 제 2 전류(ISW2), 소오스 - 드레인 전압 및 게이트 - 소오스전압을 세트시킴으로써, 제 1 FET(P1, P2)의 고정전류(ISW), 소오스 - 드레인전압 및 게이트 - 소오스 전압도 세트된다.
제 2 FET(Q20) 양단에 걸린 소오스 - 드레인 전압은 연산증폭기(816)의 동작 및 스위칭전압(VSW)에 의해 세트된다. 스위칭 전압(VSW)은 5개의 발진선택 트랜지스터(TP1 - TP5) 중 하나 및 그에 해당하는 스위칭용 레지스터(R1 - R5) 양단에 걸린 전압강하와 동일하다.
내부전력공급원(VCCI)에 접속된 소오스, 해당 레지스터(R1 - R5)에 접속된 드레인, 및 이동 레지스터(122)(제1도 참조)에 접속된 게이트를 갖는 각각의 발진선택 트랜지스터(TP1 - TP5)는, 이 발진선택 트랜지스터(TP1 - TP5)가 선택된 경우 제 3 전류(ISW3) 용 전류경로를 제공한다.
제 3전류(ISW3)는, 각각의 스위칭용 레지스터(R1 - R5)에 접속된 콜렉터, 기준전압(VREF)에 접속된 베이스, 및 제 3 전류 레지스터(R6)를 통해 접지에 접속된 에미터를 갖는 제 1 전류원 트랜지스터(Q50) 와 정합되는 제 3의 npn 전류원 트랜지스터(Q24)에 의해 발생된다.
동작시에는, 5 개의 범위선택신호(RSS0 - RSS4) 중 하나가 해당 발진선택 트랜지스터(TP1 - TP5)를 턴온시킴으로써, 제 3 전류(ISW3)용 전류경로를 야기시키며 발진선택 트랜지스터(TP1 - TP5) 및 해당 스위칭용 레지스터(R1 - R5) 양단에 걸린 전압강하를 야기시킨다.
스위칭 전압(VSW)에 접속된 비반전 입력 및 제 2 FET(Q20)의 드레인에 접속된 반전입력을 갖는 연산증폭기(816)는 연산증폭기(816)의 피드백 동작으로 스위칭 전압(VSW)을 취하도록 제 2 FET(Q20)의 소오스 - 드레인 전압을 강제시킨다.
스위칭전압(VSW)과 동일하도록 소오스 - 드레인 전압을 강제시킴으로써, 스위칭전압(VSW)은 제 2 FET(Q20) 양단에 걸린 소오스 - 드레인 전압(VSD)과 동일하다.
내부전력 공급원(VCCI)에 접속된 소오스, 제 2 전류원 트랜지스터(Q22)의 콜렉터 및 연산증폭기(816)의 반전입력에 드레인 및 연산증폭기(816)의 출력 및 게이트 - 소오스 변환회로(822)에 접속된 게이트를 갖는 제 2 FET(Q20) 양단에 걸린 게이트 - 소오스 전압은 제 2 전류(ISW2) 및 연산증폭기(816)의 동작에 의해 세트된다.
제 2 FET(Q20)의 드레인에 접속된 콜렉터, 기준전압(VREF)에 접속된 베이스 및 제 2 전류용 레지스터(R7)를 통해 접지에 접속된 에미터를 갖는 제 2의 npn 전류원 트랜지스터(Q22)는 제 1 전류원 트랜지스터(Q50)에 의해 발생된 고정전류(ISW)의 90 %와 거의 동일한 제 2 전류(ISW2)를 발생시킨다.
연산증폭기(816)는, 스위칭 전압(VSW)과 동일한 소오스 - 드레인 전압에서 제 2 전류(ISW2)를 제공하는 전압으로 게이트 - 소오스 전압을 강제시킨다.
VGS 및 VSW 발생회로(310)는, 연산증폭기(816) 내로 결합하는 전력공급 잡음을 감소시키는데 전력공급원(VCC)과 다른 대략 3볼트의 내부전력공급원(VCCI)을 사용할 수 있다. VGS 변환회로(822) 및 VSW 변환회로(836)는, 내부 전력공급원(VCCI) 기준레벨로 부터, VCO(110)에 필요한 것인 전력공급원(VCC) 기준레벨로 다시 변환하도록 제공된다.
제10도에는 본 발명의 바람직한 실시예의 VGS 및 VSW 발생회로(310)가 도시되어 있다.
상기 설명은 +40℃에서의 VCO의 동작을 기술한 것이다. 그러나, 온도가 변화함에 따라, 슬루율, 결과적으로는 발진출력신호(OSC)의 주파수는 또한 모든 트랜지스터의 캐패시턴스의 선형변화에 기인하여 변하게 된다. 온도가 증가 및 감소함에 따라, 버랙터(Q12a, Q12b)의 캐패시턴스는 각각 증가 및 감소한다. 캐패시턴스가 증가 및 감소함에 따라, 발진기단(318, 320, 322)의 스위칭 속도는 감소 및 증가한다. 일정한 스위칭 속도를 유지하려면, 스위칭용 트랜지스터를 통해 흐르는 전류는 온도이동에 의존하여 증가되거나 감소되어야 한다.
따라서, -55℃에서 +125℃ 까지의 주위온도의 변화에 걸쳐 거의 일정한 슬루율을 이루기 위하여, 고정, 제 2 및 제 3의 전류(ISW, ISW2, ISW3)는 주위온도에 거의 영향을 받지 않게 되며 델타온도 전류는, 캐패시턴스가 각각 증가 및 감소할 경우 다소간의 전류가 스위칭 트랜지스터(618a, 618b)를 통해 회복될 수 있도록 발생된다.
제5도를 다시 참조하면, 본 발명의 VCO(110)는, 기준전압(VREF)을 발생시키고 이는 다시 고정, 제 2 및 제 3의 전류(ISW, ISW2, ISW3)를 발생시키는 전압변환회로(316)를 사용함으로써 주위온도의 변화에 거의 영향을 받지않는 고정, 제 2 및 제 3의 전류(ISW, ISW2, ISW3)를 발생시킨다. 그 이외에도, 전압변환회로(316)는, P+ 시이트로(sheet rho)에만 의존하지만 온도에 거의 영향을 받지 않는 온도에 무관한 전류(IREF)를 발생시킨다.
전압변환회로(316)는 주위온도의 변화 및 1.35볼트의 온도에 무관한 전압에 응답하여 전압기준신호(VREF)를 발생시킨다. 전압기준신호(VREF)는, 주위온도가 상승 및 강하함에 따라, 전압기준신호(VREF)가 보상량만큼 각각 감소 및 증가함으로써, 고정, 제 2 및 제 3의 전류(ISW, ISW2, ISW3)가 일정하게 될 수 있도록 발생된다.
그러나, 고정, 제 2 및 제 3의 전류(ISW, ISW2, ISW3)는 P+ 시이트로(90오옴/면)의 선형변화에 의존하게 된다. 이러한 종속성이 작기 때문에, 1 차에 대하여, 고정, 제 2 및 제 3의 전류(ISW, ISW2, ISW3)는 주위온도의 변화에 영향을 받지 않는다.
제11도를 참조하면, 본 발명의 VCO는, 온도보상회로(314)를 사용함으로써 캐패시턴스가 각각 증가 및 감소하는 경우 스위칭 트랜지스터(618a, 618b)를 통해 다소간의 전류를 회복시킨다.
온도보상회로(314)는 온도에 무관한 전압 및 온도에 관계한 전압을 수신하는 입력단(1102), 온도에 관계한 전압을 발생시키는 온도종속단(1104), 주위온도가 변화함에 따라 방전전류(Id)를 변화시키는 방전단(1106), 및 델타온도전류(Iswd)를 발생시키는 출력단(1108)을 포함한다.
본 발명의 바람직한 실시예인 제11도에 도시된 바와같이, 입력단(1102)은 보상차동쌍(1118)으로서 구성되어 있다. 보상차동쌍(1118)은 충전 다리부분(1120) 및 방전 다리부분(1122)을 포함하는데, 그 각각은 전력공급원(VCC)에서 충전전류원 트랜지스터(Q60)까지의 일부고정전류(0.17 ISW)용 전류경로를 제공한다.
충전 다리부분(1120)은, 전력공급원(VCC)에 접속된 소오스를 갖는 P - 채널 충전 트랜지스터(Q3), 및 충전 트랜지스터(Q3)의 게이트 및 드레인에 접속된 콜렉터, 대략 2.5볼트의 온도에 무관한 밴드갭 전압(VREF1)에 접속된 베이스, 및 충전입력 레지스터(R1)를 통해 충전전류원 트랜지스터(Q60)의 콜렉터에 접속된 에미터를 갖는 npn 충전입력 트랜지스터(Q4)를 포함한다.
방전 다리부분(1118)은, 전력공급원(VCC)에 접속된 소오스를 갖는 P - 채널방전 트랜지스터(Q5), 및 방전 트랜지스터(Q5)의 게이트 및 드레인에 접속된 콜렉터, 온도종속노드(B)에 접속된 베이스, 및 방전입력 레지스터(R2)을 통해 충전전류원 트랜지스터(Q60)의 콜렉터에 접속된 에미터를 갖는 방전입력 트랜지스터(Q6)를 포함한다.
기준전압(VREF)에 접속된 베이스, 및 충전 레지스터(R60)를 통해 접지에 접속된 에미터를 갖는 충전전류원 트랜지스터(Q60)는, 제7도의 레지스터(R50)에 관련하여 충전 레지스터(R60)의 값을 증가시킴으로써 고정전류(ISW)의 대략 17 %이며 온도에 거의 영향을 받지않는 고정전류(0.17 ISW)를 발생시킨다.
제11도에 도시된 바와같이, 충전입력 트랜지스터(Q4)가 베이스에서 대략 2.5볼트를 지니며 방전입력 트랜지스터(Q6)가 베이스에서 대략 2.5 볼트를 지닐경우, 충전 트랜지스터(Q3)를 동반하는 충전입력 트랜지스터(Q4) 및 방전 트랜지스터(Q5)를 동반하는 방전입력 트랜지스터(Q6)는 고정전류(0.17 ISW)의 거의 등가부분을 발생시킨다.
그 반면에, 온도가 변함에 따라, 방전입력 트랜지스터(Q6)의 베이스상에 걸린 전압이 변화함으로써, 충전입력 트랜지스터(Q4) 및 방전입력 트랜지스터(Q6)에 의해 발생되는 고정전류(0.17 ISW)의 비율을 변화시킨다.
온도종속단(1104)은, 온도가 변화함에 따라 방전입력 트랜지스터(Q6)의 베이스 및 온도종속 노드(B)에 걸린 전압을 변화시킨다. 온도종속 노드(B)는 종속 레지스터(R3), 제 1 다이오드(D1) 및 제 2 다이오드(D2)의 일련의 접속부를 통해 접지에 접속되어 있으며, 독립 전류원(1138)을 통해 전력공급원(VCC)에 접속되어 있다. 독립전류원(1138)은 전압변환회로(316)로 부터 유도된 온도에 무관한 전류(IREF)를 발생시킨다.
온도가 변화함에 따라, 제 1 다이오드(D1) 및 제 2 다이오드(D2) 양단에 걸린 전압강하가 변화함으로써, 방전입력 트랜지스터(Q6)의 베이스 및 온도종속 노드(B)에 걸린 전압은 변화하게 된다. 방전입력 트랜지스터(Q6)의 베이스에 걸린 전압이 변화함에 따라, 충전입력 트랜지스터(Q4) 및 방전입력 트랜지스터(Q6)에 의해 발생되는 고정전류의 비율은 변화한다. 따라서, 온도가 변화함에 따라, 충전입력 트랜지스터(Q4) 및 방전입력 트랜지스터(Q6)에 의해 발생되는 고정전류(0.17 ISW) 부분은 변화한다.
출력단(1108)은 충전전류(Ic) 및 방전전류(Id)의 합산으로서 델타온도전류(Iswd)를 발생시킨다. 충전전류(Ic)는 P - 채널충전출력 트랜지스터(Q1)에 의해 발생된다.
전력공급원(VCC)에 접속된 소오스, 충전 트랜지스터(Q3)의 게이트 및 드레인에 접속된 게이트, 및 델타온도, 노드(A)에 접속된 드레인을 갖는 충전출력 트랜지스터(Q1)는 충전 트랜지스터(Q3)의 게이트에 충전출력 트랜지스터(Q1)의 게이트를 접속시킴으로써 충전전류(Ic)를 발생시킨다.
게이트를 함께 접속시킴으로써, 충전 트랜지스터(Q3) 및 충전출력 트랜지스터(Q1)는 거의 동일한 게이트-소오스 전압을 갖는다. 따라서, 충전 트랜지스터(Q3)의 소오스 - 드레인 전압이 양(+)으로 되고 충전 트랜지스터(Q3)가 도통하기 시작하는 경우, 충전출력 트랜지스터(Q1)는 또한 도통하기 시작한다.
델타온도노드(A)에 접속된 드레인, 및 접지에 접속된 소오스를 갖는 N - 채널 방전출력 트랜지스터(Q2)는 중간전류(Im)를 미러(mirror)시킴으로써 방전전류(Id)를 발생시킨다.
중간전류(Im)는 방전단에 의해 발생된다. 전력공급원(VCC)에 접속된 소오스, 방전 트랜지스터(Q5)의 게이트 및 드레인에 접속된 게이트를 갖는 P - 채널변환 트랜지스터(Q7)는 방전 트랜지스터(Q5)의 게이트에 P - 채널변환 트랜지스터(Q7)의 게이트를 접속시킴으로써 중간전류(Im)를 발생시킨다.
게이트를 함께 접속시킴으로써, 방전 트랜지스터(Q5) 및 변환 트랜지스터(Q7)는 거의 동일한 게이트 - 소오스전압을 갖는다. 따라서, 방전 트랜지스터(Q5)의 소오스 - 드레인 전압이 양(+)으로 되고 방전 트랜지스터(Q5)가 도통하기 시작하는 경우, 변환 트랜지스터(Q7)는 또한 도통하기 시작한다.
변환 트랜지스터(Q7)의 드레인 및 방전출력 트랜지스터(Q2)의 게이트에 접속된 드레인 및 게이트, 및 접지에 접속된 소오스를 갖는 n - 채널출력 트랜지스터(Q8)는 중간전류(Im)를 도통시킨다.
방전출력 트랜지스터(Q2)는 출력 트랜지스터(Q8)의 게이트에 방전출력 트랜지스터(Q2)의 게이트를 접속시킴으로써, 방전전류(Id)를 발생시킨다. 게이트를 함께 접속시킴으로써, 출력 트랜지스터(Q8) 및 방전출력 트랜지스터(Q2)는 거의 동일한 게이트 - 소오스전압을 지닌다. 따라서, 출력 트랜지스터(Q3)의 소오스 - 드레인 전압이 양(+)으로 되고 출력 트랜지스터(Q3)가 도통하기 시작하는 경우, 방전출력 트랜지스터(Q2)는 또한 도통하기 시작한다.
동작시에는, +40℃에서, 충전출력 트랜지스터(Q1)는 방전출력 트랜지스터(Q2)에 의해 발생되는 방전전류(Id)와 동일한 충전전류(Ic)를 발생시킨다. 따라서, +40℃에서, 방전출력 트랜지스터(Q2)는 충전출력 트랜지스터(Q1)에 의해 발생되는 모든 전류를 싱크(sink) 시킨다.
그러나, 온도가 변화함에 따라, 보상차동쌍(1118)에 의해 직접적으로 충전출력 트랜지스터(Q1) 및 방전출력 트랜지스터(Q2)는 서로다른 양의 충전전류(Ic) 및 방전충전 전류(Id)를 각각 발생시킨다. 방전전류(Id)가 충전전류(Ic) 보다 작은 경우, 델타온도 노드(A)는 충전전류(Ic) 및 방전전류(Id) 사이의 차와 동일한 델타온도 전류(Iswd)를 효과적으로 발생시킨다.
마찬가지로, 방전전류(Id)가 충전전류(Ic) 보다 클 경우, 델타온도노드(A)는 VGS 및 VSW 발생회로 및 각각의 발진기 단(318, 320, 322)으로 부터 필요한 전류를 끌어냄으로써 델타온도전류(Iswd)를 효과적으로 싱크시킨다.
본 발명의 바람직한 실시예에서는, 4 개의 출력단이 4 개의 등가델타 온도전류(ISWD1 - 4)(제5도 참조)를 발생시키도록 병렬로 전기접속되어 있다.
고정전류(0.17 ISW)는 거의 일정한 고정전류(ISW)의 대략 17 %이도록 선택된다. -55℃ 내지 +125℃의 범위에 걸쳐있는 온도가 대략 +40℃에서 중심을 이루는 경우 캐패시턴스의 변동을 정확하게 보상하기 위하여, 온도보상회로(314)가,
Iswd= (ISW) (T - To) (1.7e - 3)
(식중, To = +40℃ 임)
과 같은 등식을 구현해야 한다고 결정내렸다.
제12(a)도, 제12(b)도, 제12(c)도 및 제12(d)도에는 본 발명의 바람직한 실시예의 온도보상회로(314) 및 전압변환회로(316)의 일부가 도시되어 있다.
제7도를 다시 참조하면, 상기에 언급한 바와같이, 제 1전류원 트랜지스터(Q50)은 온도에 영향을 받지 않는 스위칭 트랜지스터(618a, 618b)를 통해 고정전류(ISW)를 싱크시킨다. 온도, 결과적으로는 캐패시턴스가 상승함에 따라, 델타온도전류는, 고정전류(ISW)와 결합될 경우, 보다 큰 제 1 전류(ISW1)를 형성하는 부가전류를 싱크시킨다. 이러한 보다 큰 전류는 보다 큰 캐패시턴스를 보상하기에 충분함으로써 일정한 슬루율을 유지한다.
과 같은 등식을 참조하면, C가 온도와 함께 선형방식으로 증가하는 경우, ISW1은 또한 온도와 함께 동일한 선형방식으로 증가하여야 한다.
스위칭 트랜지스터(618a, 618b)를 통해 제 1 전류(ISW1)를 싱크시킴으로써, 잠재적으로 보다 큰 소오스 - 드레인 전압강하는 제 1의 P - 채널 FET(P1, P2) 양단에서 형성될 수 있다. 그러나, 제9도를 참조하면, 제3전류(ISW3) 및 선택된 스위칭용 레지스터(R1 - R5)의 곱은 온도에 거의 영향을 받지 않는다. 이는 온도에 영향을 받지않는 스위칭 전압은 세트시키고, 결과적으로는, 연산증폭기(816)의 피드백 동작에 기인하여 온도에 거의 영향을 받지않는 소오스 - 드레인 전압을 세트시킨다.
상기에 기술한 바와같이, 또한 온도에 거의 영향을 받지않는 제 2 전류(ISW2)는 제 2의 P - 채널 FET(Q20)의 게이트 - 소오스 전압을 세트시킨다. 온도가 상승함에 따라, 델타온도전류(ISWD)는, 제 2전류(ISW2)와 결합될 경우, 보다 큰 제 5 전류(ISW5)를 형성하는 동일한 부가전류를 싱크시킨다.
제 2 FET(Q20)를 통해 보다 큰 제 5 전류(ISW5)를 회복함으로써, 연산증폭기의 피드백 동작은 제 2 FET(Q20)의 게이트 - 소오스 전압을 변화시킨다. 상기에 기술한 바와같이, 이는 그후 제 1 FET(P1, P2)의 게이트 - 소오스 전압을 변화시키므로 제 1 FET(P1, P2)를 통해 증가된 제 1 전류(ISW1)가 회복될 경우 제 1 FET(P1, P2) 양단에 걸린 전압강하는 일정하게 된다.
마찬가지로, 온도가 감소함에 따라, 델타온도전류(ISWD)는, 제 1 전류(ISW1) 및 제 5 전류(ISW5)가 감소되게 하는 부가전류를 발생시킨다.
본원에 기술된 구조의 여러변형예는 본 발명을 실시하는데 사용될 수 있다는 점을 이해하여야 한다. 첨부된 특허청구의 범위는 본 발명을 한정하며 이들 청구범위 및 그의 등가범위에 속하는 구조는 본 발명에 포함하고자 의도된 것이다.

Claims (6)

  1. 주위온도의 변화에 영향을 받지않는 발진 출력신호를 발생시키는 전압제어 발진기에 있어서, 링(ring)구성으로 직렬 접속되어, 각각의 인버터 요소가 직렬을 이루는 바로 전 인버터 요소에 의해 제공된 발진신호에 응답하여 발진신호를 발생시키고 또한 각각의 인버터 요소가 제 1기준전압, 복수개의 델타온도 전류로 부터 제공되는 델타온도전류, 제 1바이어스 전압, 및 제 2바이어스 전압에 응답하는 복수개의 인버터 요소로서, 각각의 인버터 요소에 의해 제공된 발진신호의 주파수는 상기 인버터 요소에 제공된 루프필터 전압에 응답하여 변화하는 것을 특징으로 하는 복수개의 인버터 요소 ; 온도에 무관한 밴드갭 전압에 응답하여 제 1기준전압 및 제 2기준전압을 발생시키는 전압변환수단 ; 복수개의 범위선택신호 중 하나, 상기 제 1 기준전압, 및 상기 복수개의 델타온도 전류중 하나에 응답하여 상기 제 1 바이어스 전압 및 상기 제 2바이어스 전압을 발생시키는 전압발생 수단 ; 및 상기 제 2기준전압에 응답하여 상기 복수개의 델타온도전류를 발생 및 싱크시키는 온도보상수단을 포함하는 전압제어발진기.
  2. 제1항에 있어서, 각각의 인버터 회로는, 고정전류가 가변 저항 수단을 통해 흐르는 경우 각각의 가변 저항 수단 양단에 제 1전압을 발생시키고 고정 전류가 가변 저항 수단을 통해 흐르지 않는 경우 각각의 가변 저항 수단 양단에 제 2전압을 발생시키는 복수개의 가변 저항 수단으로서, 각각의 가변 저항 수단이 상기 제 1바이어스 전압 및 상기 제 2바이어스전압에 응답하여 저항값으로 설정되고 전력 공급원에 접속되어 있는 것을 특징으로 하는 복수개의 가변 저항 수단 ; 관련된 가변 캐패시턴스를 지니는 복수개의 가변 용량 수단으로서, 각각의 가변 용량 수단이 상기 가변 저항 수단중 해당하는 가변 저항 수단과 관련되어 있으며, 각각의 가변 용량 수단의 가변 캐패시턴스가 상기 해당하는 가변 저항 수단 양단에 걸린 제 1 전압 또는 제 2전압 및 루프 필터 전압에 의해 설정되는 것을 특징으로 하는 복수개의 가변 용량 수단 ; 상기 복수개의 저항 수단중 하나를 교번으로 선택하도록 각각의 스위칭 트랜지스터 수단이 상기 복수개의 가변 저항 수단중 해당하는 가변 저항 수단에 접속되어 있는 복수개의 스위칭 트랜지스터 수단 ; 및 고정 전류를 발생시키도록 접지에 및 상기 복수개의 스위칭 트랜지스터 수단각각에 접속되어 있는 전류원 수단을 포함하는 전압 제어 발진기.
  3. 제2항에 있어서, 상기 가변 저항 수단은 선형 영역에서 동작하는 트랜지스터를 포함하는 전압 제어 발진기.
  4. 제3항에 있어서, 상기 가변 용량 수단은 역 바이어스용 트랜지스터를 포함하는 전압 제어 발진기.
  5. 제2항에 있어서, 상기 전류원 수단은 상기 제 1기준 전압에 응답하여 실질적으로 온도에 무관한 고정 전류를 발생시키는 수단을 포함하는 전압 제어 발진기.
  6. 제5항에 있어서, 상기 온도 보상 수단은, 온도가 고정 온도이상으로 증가할 경우 상기 전류원 수단의 입력으로부터 상기 델타 온도 전류를 싱크시키는 수단 및 주위 온도가 고정 온도이하로 감소하는 경우 상기 전류원 수단의 입력에 상기 델타 온도 전류를 발생시키는 수단을 포함하는 전압 제어 발진기.
KR1019930013405A 1992-07-16 1993-07-16 이득이 낮으며, 범위를 프로그램할 수 있고, 온도보상되는 전압제어 발진기 KR100289816B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US92-07/914,977 1992-07-16
US92-07/914,9 1992-07-16
US07/914,977 US5317287A (en) 1992-07-16 1992-07-16 Low-gain, range programmable, temperature compensated voltage controlled ring oscillator

Publications (2)

Publication Number Publication Date
KR940003189A KR940003189A (ko) 1994-02-21
KR100289816B1 true KR100289816B1 (ko) 2001-05-15

Family

ID=25435033

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930013405A KR100289816B1 (ko) 1992-07-16 1993-07-16 이득이 낮으며, 범위를 프로그램할 수 있고, 온도보상되는 전압제어 발진기

Country Status (5)

Country Link
US (1) US5317287A (ko)
EP (1) EP0580209B1 (ko)
JP (1) JP3163205B2 (ko)
KR (1) KR100289816B1 (ko)
DE (1) DE69321169T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9584132B2 (en) 2015-01-20 2017-02-28 Samsung Electronics Co., Ltd. Clock generator with stability during PVT variations and on-chip oscillator having the same

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2726705B1 (fr) * 1994-11-04 1996-12-20 Asulab Sa Generateur de frequence a haute stabilite
FR2781621A1 (fr) * 1998-07-21 2000-01-28 St Microelectronics Sa Amplificateur de sortie cmos independant de la temperature, de la tension d'alimentation et de la qualite de fabrication de ses transistors
US6157270A (en) * 1998-12-28 2000-12-05 Exar Corporation Programmable highly temperature and supply independent oscillator
US7057466B2 (en) * 2004-03-31 2006-06-06 Broadcom Corporation Varactor-based ring oscillator
US7061334B1 (en) * 2004-06-03 2006-06-13 Altera Corporation Apparatus and methods for wide tuning-range ring oscillators
FR2875348B1 (fr) 2004-09-14 2007-07-06 St Microelectronics Rousset Compensation en temperature d'un oscillateur commande en tension
US7528669B2 (en) * 2005-07-11 2009-05-05 Sinisa Milicevic Delay cell for voltage controlled oscillator including delay cells connected as a ring oscillator
US7283010B2 (en) 2005-10-20 2007-10-16 Honeywell International Inc. Power supply compensated voltage and current supply
US7535309B2 (en) * 2006-05-09 2009-05-19 Fairchild Semiconductor Corporation Low power, temperature and frequency, tunable, on-chip clock generator
US7605668B2 (en) * 2006-12-12 2009-10-20 Intel Corporation Delay stage with controllably variable capacitive load
US8289094B2 (en) 2008-06-26 2012-10-16 Freescale Semiconductor, Inc. Voltage controlled oscillator (VCO) circuit with integrated compensation of thermally caused frequency drift
DE102010032574A1 (de) * 2010-07-28 2012-02-02 Krohne Messtechnik Gmbh Schaltungsanordnung zur Erzeugung von Mikrowellen-Schwingungen
JP5502706B2 (ja) * 2010-11-18 2014-05-28 ルネサスエレクトロニクス株式会社 映像処理装置及び映像処理方法
US8797106B2 (en) * 2012-03-28 2014-08-05 Micron Technology, Inc. Circuits, apparatuses, and methods for oscillators
US9116049B2 (en) * 2012-09-27 2015-08-25 Freescale Semiconductor, Inc. Thermal sensor system and method based on current ratio
US9316542B2 (en) 2012-09-27 2016-04-19 Freescale Semiconductor, Inc. Thermal sensor system and method based on current ratio
US9306577B2 (en) 2013-02-27 2016-04-05 Mediatek Inc. Supply voltage drift insensitive digitally controlled oscillator and phase locked loop circuit
US9528883B2 (en) 2014-04-22 2016-12-27 Freescale Semiconductor, Inc. Temperature sensor circuitry with scaled voltage signal
US9719861B2 (en) 2014-08-13 2017-08-01 Nxp Usa, Inc. Temperature sensor circuit
CN113485512B (zh) * 2021-07-26 2022-03-25 大连理工大学 低功耗改进型带隙基准温度读出电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3978431A (en) * 1975-07-03 1976-08-31 Motorola, Inc. Temperature compensated oscillator
US4547749A (en) * 1983-12-29 1985-10-15 Motorola, Inc. Voltage and temperature compensated FET ring oscillator
US4686489A (en) * 1986-06-16 1987-08-11 Tektronix, Inc. Triggered voltage controlled oscillator using fast recovery gate
CA1270911A (en) * 1986-07-18 1990-06-26 Einar O. Traa Programmable high-speed digital delay circuit
US4876519A (en) * 1989-01-23 1989-10-24 National Semiconductor Corporation High frequency ECL voltage controlled ring oscillator
US4978930A (en) * 1989-07-18 1990-12-18 At&E Corporation Low voltage VCO temperature compensation
US5061907A (en) * 1991-01-17 1991-10-29 National Semiconductor Corporation High frequency CMOS VCO with gain constant and duty cycle compensation
JPH06169237A (ja) * 1991-09-13 1994-06-14 Mitsubishi Electric Corp リングオシレータ回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9584132B2 (en) 2015-01-20 2017-02-28 Samsung Electronics Co., Ltd. Clock generator with stability during PVT variations and on-chip oscillator having the same

Also Published As

Publication number Publication date
KR940003189A (ko) 1994-02-21
EP0580209B1 (en) 1998-09-23
JP3163205B2 (ja) 2001-05-08
EP0580209A1 (en) 1994-01-26
DE69321169T2 (de) 1999-05-20
US5317287A (en) 1994-05-31
DE69321169D1 (de) 1998-10-29
JPH06209260A (ja) 1994-07-26

Similar Documents

Publication Publication Date Title
KR100289816B1 (ko) 이득이 낮으며, 범위를 프로그램할 수 있고, 온도보상되는 전압제어 발진기
US5331292A (en) Autoranging phase-lock-loop circuit
US5594388A (en) Self-calibrating RC oscillator
US5552748A (en) Digitally-tuned oscillator including a self-calibrating RC oscillator circuit
US5247241A (en) Frequency and capacitor based constant current source
US5663675A (en) Multiple stage tracking filter using a self-calibrating RC oscillator circuit
US7193929B2 (en) Semiconductor integrated circuit
US9046910B2 (en) Constant current generation circuit and microprocessor including the same
EP1094609B1 (en) PLL circuit which can reduce phase offset without increase in operation voltage
US5057702A (en) Duty radio control circuit apparatus
US5387882A (en) Switched capacitor charge pump and sawtooth oscillator using same
US6377129B1 (en) Programmable relaxation oscillator
US6680654B2 (en) Phase locked loop with offset cancellation
US6112125A (en) Self-tuning method and apparatus for continuous-time filters
US6137375A (en) Loss control loop circuit for controlling the output voltage of a voltage-controlled oscillator
US20200036328A1 (en) Voltage-controlled oscillator, pll circuit, and cdr device
US5585765A (en) Low power RC oscillator using a low voltage bias circuit
US6826248B2 (en) Phase locked loop circuit
US5589802A (en) Circuit for detecting the absence of an external component
JP3561035B2 (ja) 同期クロック生成回路
US6130565A (en) Charge pump circuit, PLL circuit, and pulse-width modulation circuit
US5638029A (en) Circuit for externally overdriving an internal clock
US9954485B2 (en) Amplitude detection with compensation
KR0142471B1 (ko) 클럭발생기의 듀티 제어회로
US20230421100A1 (en) Amplitude regulator for crystal oscillator

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130130

Year of fee payment: 13

EXPY Expiration of term