JP3161784B2 - インバータ装置のプリント基板構造 - Google Patents
インバータ装置のプリント基板構造Info
- Publication number
- JP3161784B2 JP3161784B2 JP30955691A JP30955691A JP3161784B2 JP 3161784 B2 JP3161784 B2 JP 3161784B2 JP 30955691 A JP30955691 A JP 30955691A JP 30955691 A JP30955691 A JP 30955691A JP 3161784 B2 JP3161784 B2 JP 3161784B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- inverter
- pattern
- switching element
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
Description
【０００１】
【産業上の利用分野】本発明は、複数のインバータ装置
を１つのプリント基板上に実装する場合のプリント基板
構造に関するものである。
を１つのプリント基板上に実装する場合のプリント基板
構造に関するものである。
【０００２】
【従来の技術】図４に放電灯点灯装置として用いられた
インバータ装置を示す。このインバータ装置では、直流
電源Ｅ1 の両端にスイッチング素子Ｑ1 ，Ｑ2 を直列接
続し、一方のトランジスタからなるスイッチング素子Ｑ
1 の両端に、駆動トランスＴ1 、コンデンサＣ10及び放
電灯Ｌａからなる負荷回路１を接続してある。ここで、
駆動トランスＴ1 の１次巻線Ｌ1 とコンデンサＣ10とで
共振回路が構成されている。
インバータ装置を示す。このインバータ装置では、直流
電源Ｅ1 の両端にスイッチング素子Ｑ1 ，Ｑ2 を直列接
続し、一方のトランジスタからなるスイッチング素子Ｑ
1 の両端に、駆動トランスＴ1 、コンデンサＣ10及び放
電灯Ｌａからなる負荷回路１を接続してある。ここで、
駆動トランスＴ1 の１次巻線Ｌ1 とコンデンサＣ10とで
共振回路が構成されている。
【０００３】このインバータ装置では、他方のＦＥＴか
らなるスイッチング素子Ｑ2 を制御回路２を用いてオ
ン，オフさせ、このスイッチング素子Ｑ2 のオン時に駆
動トランスＴ1 の１次巻線Ｌ1 に蓄積されたエネルギで
スイッチング素子Ｑ1 をいわゆる自励式でオン，オフさ
せることにより、スイッチング素子Ｑ1 ，Ｑ2 を交互に
オン，オフさせて放電灯Ｌａに高周波電流を供給するよ
うにしてある。つまり、このインバータ装置はいわゆる
自励他制制御方式となっている。なお、詳細な動作説明
は後述する。
らなるスイッチング素子Ｑ2 を制御回路２を用いてオ
ン，オフさせ、このスイッチング素子Ｑ2 のオン時に駆
動トランスＴ1 の１次巻線Ｌ1 に蓄積されたエネルギで
スイッチング素子Ｑ1 をいわゆる自励式でオン，オフさ
せることにより、スイッチング素子Ｑ1 ，Ｑ2 を交互に
オン，オフさせて放電灯Ｌａに高周波電流を供給するよ
うにしてある。つまり、このインバータ装置はいわゆる
自励他制制御方式となっている。なお、詳細な動作説明
は後述する。
【０００４】このインバータ装置の具体構成を図５に示
す。この図５における制御回路２は、スイッチング素子
Ｑ2 の両端に接続された抵抗Ｒ6，Ｒ7 で、インバータ
回路部の動作状態を検出する。つまり、上記抵抗Ｒ6 ，
Ｒ7 で図４における検出部２ｃを構成してある。そし
て、単安定マルチバイブレータ（例えば、ＮＥＣ製μＰ
Ｄ４５３８）３と、トランジスタＱ4 ，Ｑ5 とで、図４
におけるタイマ２ａ及びトリガ部２ｂを構成してある。
なお、上記制御回路２には制御電源Ｅ2 から電源を供給
してある。
す。この図５における制御回路２は、スイッチング素子
Ｑ2 の両端に接続された抵抗Ｒ6，Ｒ7 で、インバータ
回路部の動作状態を検出する。つまり、上記抵抗Ｒ6 ，
Ｒ7 で図４における検出部２ｃを構成してある。そし
て、単安定マルチバイブレータ（例えば、ＮＥＣ製μＰ
Ｄ４５３８）３と、トランジスタＱ4 ，Ｑ5 とで、図４
におけるタイマ２ａ及びトリガ部２ｂを構成してある。
なお、上記制御回路２には制御電源Ｅ2 から電源を供給
してある。
【０００５】上記制御回路２は、スイッチング素子Ｑ2
の両端電圧が所定電圧以下に低下したときに、単安定マ
ルチバイブレータ３にトリガがかかり、このときトラン
ジスタＱ4 をオンとすると共に、トランジスタＱ5 をオ
フとして、図６（ｇ）に示すようにスイッチング素子Ｑ
2 にゲート電圧を印加する。なお、図６（ｅ），（ｆ）
に単安定マルチバイブレータ３の出力Ｑ，Ｒを示す。
の両端電圧が所定電圧以下に低下したときに、単安定マ
ルチバイブレータ３にトリガがかかり、このときトラン
ジスタＱ4 をオンとすると共に、トランジスタＱ5 をオ
フとして、図６（ｇ）に示すようにスイッチング素子Ｑ
2 にゲート電圧を印加する。なお、図６（ｅ），（ｆ）
に単安定マルチバイブレータ３の出力Ｑ，Ｒを示す。
【０００６】この状態は単安定マルチバイブレータ３に
外付けされた抵抗Ｒ9 及びコンデンサＣ4 の時定数で決
まる時間保持される。そして上記時間の経過後にトラン
ジスタＱ4 をオフとすると共に、トランジスタＱ5 をオ
ンとして、スイッチング素子Ｑ2 へのゲート電圧の印加
を停止する。即ち、スイッチング素子Ｑ2 の両端電圧か
らインバータ回路部の動作状態を検知し、その検知出力
をトリガとして一定期間、スイッチング素子Ｑ2 にゲー
ト電圧を印加するのである。
外付けされた抵抗Ｒ9 及びコンデンサＣ4 の時定数で決
まる時間保持される。そして上記時間の経過後にトラン
ジスタＱ4 をオフとすると共に、トランジスタＱ5 をオ
ンとして、スイッチング素子Ｑ2 へのゲート電圧の印加
を停止する。即ち、スイッチング素子Ｑ2 の両端電圧か
らインバータ回路部の動作状態を検知し、その検知出力
をトリガとして一定期間、スイッチング素子Ｑ2 にゲー
ト電圧を印加するのである。
【０００７】なお、上記スイッチング素子Ｑ2 のゲート
・ソース間には、接合容量が存在するので、図６（ｇ）
に示すようにスイッチング素子Ｑ2 が順方向バイアスさ
れてオンされたときには、同図（ｈ）に示す大きなピー
ク値をもつパルス状の電流Ｉ G が流れる。ところで、こ
の種の自励他制式のインバータ装置の場合には、電源ス
イッチＳＷが閉じられて直流電源Ｅ1 が供給された時点
では、インバータ装置が発振動作しておらず、スイッチ
ング素子Ｑ2 の両端電圧が所定電圧以上であるために、
上述した制御回路２によりスイッチング素子Ｑ2 にゲー
ト電圧を印加する動作が働かない。そこで、インバータ
装置の発振動作を開始させるために起動回路４が必要で
ある。この起動回路４は、ダイアック等の２端子サイリ
スタＱ3 、ダイオードＤ3 、コンデンサＣ2 及び抵抗Ｒ
5 で構成してある。
・ソース間には、接合容量が存在するので、図６（ｇ）
に示すようにスイッチング素子Ｑ2 が順方向バイアスさ
れてオンされたときには、同図（ｈ）に示す大きなピー
ク値をもつパルス状の電流Ｉ G が流れる。ところで、こ
の種の自励他制式のインバータ装置の場合には、電源ス
イッチＳＷが閉じられて直流電源Ｅ1 が供給された時点
では、インバータ装置が発振動作しておらず、スイッチ
ング素子Ｑ2 の両端電圧が所定電圧以上であるために、
上述した制御回路２によりスイッチング素子Ｑ2 にゲー
ト電圧を印加する動作が働かない。そこで、インバータ
装置の発振動作を開始させるために起動回路４が必要で
ある。この起動回路４は、ダイアック等の２端子サイリ
スタＱ3 、ダイオードＤ3 、コンデンサＣ2 及び抵抗Ｒ
5 で構成してある。
【０００８】この起動回路４は、電源スイッチＳＷが閉
じられて直流電源Ｅ1 が供給されると、抵抗Ｒ5 を介し
てコンデンサＣ2 が充電され、このコンデンサＣ2 の両
端電圧が２端子サイリタＱ3 のブレークオーバ電圧に達
すると、２端子サイリスタＱ 3 がオンとなり、スイッチ
ング素子Ｑ2 にゲート電圧を印加する。これにより、電
源投入時にスイッチング素子Ｑ2 がオンとなり、抵抗Ｒ
6 ，Ｒ7 により検出電圧が所定電圧以下に低下して、以
降は制御回路２がスイッチング素子Ｑ2 のオン，オフ制
御を行うことにより、インバータ装置が発振動作を継続
する。
じられて直流電源Ｅ1 が供給されると、抵抗Ｒ5 を介し
てコンデンサＣ2 が充電され、このコンデンサＣ2 の両
端電圧が２端子サイリタＱ3 のブレークオーバ電圧に達
すると、２端子サイリスタＱ 3 がオンとなり、スイッチ
ング素子Ｑ2 にゲート電圧を印加する。これにより、電
源投入時にスイッチング素子Ｑ2 がオンとなり、抵抗Ｒ
6 ，Ｒ7 により検出電圧が所定電圧以下に低下して、以
降は制御回路２がスイッチング素子Ｑ2 のオン，オフ制
御を行うことにより、インバータ装置が発振動作を継続
する。
【０００９】なお、このようにしてインバータ装置に起
動をかけた後には、後述する動作によりインバータ装置
は発振動作を継続するので、起動回路４によりスイッチ
ング素子Ｑ2 にゲート電圧を印加する必要はない。この
ため、上記起動回路４にはダイオードＤ3 を設け、スイ
ッチング素子Ｑ2 がオンとなったときにダイオードＤ 3
を介してコンデンサＣ2 の充電電荷を放電することによ
り、インバータ装置の起動後に起動回路４が働かないよ
うにしてある。
動をかけた後には、後述する動作によりインバータ装置
は発振動作を継続するので、起動回路４によりスイッチ
ング素子Ｑ2 にゲート電圧を印加する必要はない。この
ため、上記起動回路４にはダイオードＤ3 を設け、スイ
ッチング素子Ｑ2 がオンとなったときにダイオードＤ 3
を介してコンデンサＣ2 の充電電荷を放電することによ
り、インバータ装置の起動後に起動回路４が働かないよ
うにしてある。
【００１０】以下、上記インバータ装置の主回路部の動
作を説明する。なお、以下の説明は負荷回路１が誘導性
である場合について説明する。いま、制御回路２により
スイッチング素子Ｑ2 がオンされているとすると、この
とき直流電源Ｅ1 →コンデンサＣ0 →負荷回路１→スイ
ッチング素子Ｑ2 の経路で電流が流れる。このときスイ
ッチング素子Ｑ2には図６（ａ）に示す電流Ｉ Q2が流れ
る。このときに、駆動トランスＴ1 の２次巻線Ｌ2 に
は、図６（ｄ）に示すスイッチング素子Ｑ1 を逆バイア
スする電圧が印加され、これにより同図（ｂ）に示すよ
うにスイッチング素子Ｑ2 がオンである間、スイッチン
グ素子Ｑ1 はオフ状態に維持される。なお、図６（ｂ）
にはスイッチング素子Ｑ1 のコレクタ・エミッタ間電圧
ＶQ1を示し、同図（ｃ）にはスイッチング素子Ｑ2 のド
レイン・ソース間電圧ＶQ2を示す。
作を説明する。なお、以下の説明は負荷回路１が誘導性
である場合について説明する。いま、制御回路２により
スイッチング素子Ｑ2 がオンされているとすると、この
とき直流電源Ｅ1 →コンデンサＣ0 →負荷回路１→スイ
ッチング素子Ｑ2 の経路で電流が流れる。このときスイ
ッチング素子Ｑ2には図６（ａ）に示す電流Ｉ Q2が流れ
る。このときに、駆動トランスＴ1 の２次巻線Ｌ2 に
は、図６（ｄ）に示すスイッチング素子Ｑ1 を逆バイア
スする電圧が印加され、これにより同図（ｂ）に示すよ
うにスイッチング素子Ｑ2 がオンである間、スイッチン
グ素子Ｑ1 はオフ状態に維持される。なお、図６（ｂ）
にはスイッチング素子Ｑ1 のコレクタ・エミッタ間電圧
ＶQ1を示し、同図（ｃ）にはスイッチング素子Ｑ2 のド
レイン・ソース間電圧ＶQ2を示す。
【００１１】その後、制御回路２からのゲート電圧の印
加が停止されて、スイッチング素子Ｑ2 がオフとなる
と、駆動トランスＴ1 の１次巻線Ｌ1 に蓄積されたエネ
ルギにより、スイッチング素子Ｑ2 のオン時と同一方向
に流し続ける逆起電力が発生し、これにより駆動トラン
スＴ1 の１次巻線Ｌ1 →ダイオードＤ1 →コンデンサＣ
0 →負荷回路１という経路で電流が流れる。この際にダ
イオードＤ1 には図６（ａ）に示す電流ＩD1が流れる。
また、このとき駆動トランスＴ1 の２次巻線Ｌ2 には上
記逆起電力により図６（ｄ）に示すスイッチング素子Ｑ
1 を順バイアスする電圧が誘起される。
加が停止されて、スイッチング素子Ｑ2 がオフとなる
と、駆動トランスＴ1 の１次巻線Ｌ1 に蓄積されたエネ
ルギにより、スイッチング素子Ｑ2 のオン時と同一方向
に流し続ける逆起電力が発生し、これにより駆動トラン
スＴ1 の１次巻線Ｌ1 →ダイオードＤ1 →コンデンサＣ
0 →負荷回路１という経路で電流が流れる。この際にダ
イオードＤ1 には図６（ａ）に示す電流ＩD1が流れる。
また、このとき駆動トランスＴ1 の２次巻線Ｌ2 には上
記逆起電力により図６（ｄ）に示すスイッチング素子Ｑ
1 を順バイアスする電圧が誘起される。
【００１２】そして、駆動トランジスタＴ1 の１次巻線
Ｌ1 に蓄積されたエネルギが消費されて、ダイオードＤ
1 を介して流れる電流がゼロとなると、スイッチング素
子Ｑ 1 がオンとなる。この際には、上述した電流により
コンデンサＣ0 に充電された電荷を電源として、コンデ
ンサＣ0 →スイッチング素子Ｑ1 →負荷回路１の経路
で、それまでとは逆方向の電流が負荷回路１に流れる。
このときに、スイッチング素子Ｑ1 には駆動トランスＴ
1 の２次巻線Ｌ2 に誘起される電圧で正帰還がかかるこ
とにより、スイッチング素子Ｑ1 のオン状態が深くな
り、コレクタ電流Ｉ Q1が急激に増加してベース電流のｈ
ｆｅ倍の飽和状態に達する。
Ｌ1 に蓄積されたエネルギが消費されて、ダイオードＤ
1 を介して流れる電流がゼロとなると、スイッチング素
子Ｑ 1 がオンとなる。この際には、上述した電流により
コンデンサＣ0 に充電された電荷を電源として、コンデ
ンサＣ0 →スイッチング素子Ｑ1 →負荷回路１の経路
で、それまでとは逆方向の電流が負荷回路１に流れる。
このときに、スイッチング素子Ｑ1 には駆動トランスＴ
1 の２次巻線Ｌ2 に誘起される電圧で正帰還がかかるこ
とにより、スイッチング素子Ｑ1 のオン状態が深くな
り、コレクタ電流Ｉ Q1が急激に増加してベース電流のｈ
ｆｅ倍の飽和状態に達する。
【００１３】その後に、コンデンサＣ0 の充電電荷が放
電されるにつれて、トランジスタＱ 1 のベースに印加さ
れる駆動トランスＴ1 の２次巻線Ｌ2 に誘起される電圧
が低下し、ついにはスイッチング素子Ｑ1 をオン状態に
保持できなくなり、スイッチング素子Ｑ1 がオフとな
る。このときのスイッチング素子Ｑ1 のオフにより、駆
動トランスＴ1 の１次巻線Ｌ1 に蓄積されたエネルギで
上記負荷回路１に流れる電流を維持する逆起電力が発生
し、これにより駆動トランスＴ1 の１次巻線Ｌ1 →負荷
回路１→コンデンサＣ0 →直流電源Ｅ1 →ダイオードＤ
2 の経路で電流が流れる。この際にダイオードＤ2 には
図６（ａ）に示す電流ＩD2が流れる。
電されるにつれて、トランジスタＱ 1 のベースに印加さ
れる駆動トランスＴ1 の２次巻線Ｌ2 に誘起される電圧
が低下し、ついにはスイッチング素子Ｑ1 をオン状態に
保持できなくなり、スイッチング素子Ｑ1 がオフとな
る。このときのスイッチング素子Ｑ1 のオフにより、駆
動トランスＴ1 の１次巻線Ｌ1 に蓄積されたエネルギで
上記負荷回路１に流れる電流を維持する逆起電力が発生
し、これにより駆動トランスＴ1 の１次巻線Ｌ1 →負荷
回路１→コンデンサＣ0 →直流電源Ｅ1 →ダイオードＤ
2 の経路で電流が流れる。この際にダイオードＤ2 には
図６（ａ）に示す電流ＩD2が流れる。
【００１４】このようにしてダイオードＤ2 がオンとな
ることにより、スイッチング素子Ｑ 2 の両端電圧は所定
電圧以下に低下し、これにより制御回路２が動作し、ス
イッチング素子Ｑ2 に図６（ｇ）に示すようにゲート電
圧が印加される。但し、このときにはダイオードＤ2 が
オンであるので、スイッチング素子Ｑ2 がオフとなって
いる。
ることにより、スイッチング素子Ｑ 2 の両端電圧は所定
電圧以下に低下し、これにより制御回路２が動作し、ス
イッチング素子Ｑ2 に図６（ｇ）に示すようにゲート電
圧が印加される。但し、このときにはダイオードＤ2 が
オンであるので、スイッチング素子Ｑ2 がオフとなって
いる。
【００１５】そして、上記駆動トランスＴ1 の１次巻線
Ｌ1 に蓄積されたエネルギが消費されて、ダイオードＤ
2 に流れる電流がゼロとなると、その時点でスイッチン
グ素子Ｑ2 がオンとなり、直流電源Ｅ1 →コンデンサＣ
0 →負荷回路１→スイッチング素子Ｑ2 の経路で電流が
流れる。以下、上述した動作を繰り返すことにより、イ
ンバータ装置は発振動作を継続する。
Ｌ1 に蓄積されたエネルギが消費されて、ダイオードＤ
2 に流れる電流がゼロとなると、その時点でスイッチン
グ素子Ｑ2 がオンとなり、直流電源Ｅ1 →コンデンサＣ
0 →負荷回路１→スイッチング素子Ｑ2 の経路で電流が
流れる。以下、上述した動作を繰り返すことにより、イ
ンバータ装置は発振動作を継続する。
【００１６】ところで、上記インバータ装置の場合には
１つの放電灯Ｌａを点灯するものであったが、図７に示
すように、上述した構成のインバータ装置を複数用い
て、複数個の放電灯を点灯するものがある。ここで、こ
れらインバータ装置は同一の直流電源Ｅ1 から電源の供
給を受けて動作している。そして、装置の小形化及びコ
ストダウンを図るために、夫々のインバータ装置の制御
回路２1 ，２2 は一体に集積化し、さらに夫々のインバ
ータ装置を同一のプリント基板上に実装することが試み
られている。
１つの放電灯Ｌａを点灯するものであったが、図７に示
すように、上述した構成のインバータ装置を複数用い
て、複数個の放電灯を点灯するものがある。ここで、こ
れらインバータ装置は同一の直流電源Ｅ1 から電源の供
給を受けて動作している。そして、装置の小形化及びコ
ストダウンを図るために、夫々のインバータ装置の制御
回路２1 ，２2 は一体に集積化し、さらに夫々のインバ
ータ装置を同一のプリント基板上に実装することが試み
られている。
【００１７】ところが、夫々のインバータ装置は、スイ
ッチング素子Ｑ21，Ｑ22の両端電圧を個別に検出して発
振動作するため、つまりは互いに独立に動作するため、
たとえ夫々のインバータ装置Ｋ1 ，Ｋ2 の発振周波数を
同じであっても、夫々が互いに同じタイミングで発振動
作することにはならない。また、負荷が異なる場合に
は、意識的に夫々のインバータ装置の発振周波数を異な
らせて動作させる場合もある。
ッチング素子Ｑ21，Ｑ22の両端電圧を個別に検出して発
振動作するため、つまりは互いに独立に動作するため、
たとえ夫々のインバータ装置Ｋ1 ，Ｋ2 の発振周波数を
同じであっても、夫々が互いに同じタイミングで発振動
作することにはならない。また、負荷が異なる場合に
は、意識的に夫々のインバータ装置の発振周波数を異な
らせて動作させる場合もある。
【００１８】このような場合において、上述のように夫
々のインバータ装置を同一のプリント基板上に実装する
と、各インバータ装置の間の相互干渉により正常に動作
させることができなくなるという問題があった。例え
ば、夫々のインバータ装置を同一のプリント基板上に実
装したために、例えば図７中に示す一方のインバータ装
置のＸ11−Ｂ1 間、Ｙ11−Ｑ21のゲート間と、他方のイ
ンバータ装置のＸ12−Ｂ2 間、Ｙ12−Ｑ22のゲート間と
の配線パターンとが近接して形成され、このため夫々の
配線パターン間の静電誘導あるいは磁気的結合などによ
り一方のインバータ装置のスイッチング素子Ｑ2 をオン
とするための信号が、他方のインバータ装置のスイッチ
ング素子Ｑ2 をオンとする配線パターンに重畳されるこ
とが起こる。この場合には、図８（ｂ）に示すようにス
イッチング素子Ｑ2 のゲート・ソース間電圧ＶGSの電圧
波形が大きく乱れ、インバータ装置が異常発振を起こ
し、放電灯Ｌａがちらつきなどの現象を生じる場合があ
り、この異常状態がひどい場合にはインバータ装置Ｋが
発振を停止することもある。
々のインバータ装置を同一のプリント基板上に実装する
と、各インバータ装置の間の相互干渉により正常に動作
させることができなくなるという問題があった。例え
ば、夫々のインバータ装置を同一のプリント基板上に実
装したために、例えば図７中に示す一方のインバータ装
置のＸ11−Ｂ1 間、Ｙ11−Ｑ21のゲート間と、他方のイ
ンバータ装置のＸ12−Ｂ2 間、Ｙ12−Ｑ22のゲート間と
の配線パターンとが近接して形成され、このため夫々の
配線パターン間の静電誘導あるいは磁気的結合などによ
り一方のインバータ装置のスイッチング素子Ｑ2 をオン
とするための信号が、他方のインバータ装置のスイッチ
ング素子Ｑ2 をオンとする配線パターンに重畳されるこ
とが起こる。この場合には、図８（ｂ）に示すようにス
イッチング素子Ｑ2 のゲート・ソース間電圧ＶGSの電圧
波形が大きく乱れ、インバータ装置が異常発振を起こ
し、放電灯Ｌａがちらつきなどの現象を生じる場合があ
り、この異常状態がひどい場合にはインバータ装置Ｋが
発振を停止することもある。
【００１９】そこで、この点を改善するために、図９に
示すように、制御回路２1 ，２2 を一体に集積したＩＣ
５を、例えばデュアルインラインパッケージ（ＤＩＰ）
型あるいはそれに相当するパッケージ形状に形成し、夫
々のインバータ装置のスイッチング素子Ｑ21，Ｑ22の両
端電圧の入力端子及びスイッチング素子Ｑ21，Ｑ22のゲ
ート電圧を印加する出力端子とを、スイッチング素子Ｑ
21，Ｑ22毎に両側に配列される端子列に分けて設け、さ
らに夫々のインバータ装置の制御回路２を除く主回路部
Ｋ1 ，Ｋ2 を夫々対応する入出力端子が設けられた側に
実装するようにしたものがある。
示すように、制御回路２1 ，２2 を一体に集積したＩＣ
５を、例えばデュアルインラインパッケージ（ＤＩＰ）
型あるいはそれに相当するパッケージ形状に形成し、夫
々のインバータ装置のスイッチング素子Ｑ21，Ｑ22の両
端電圧の入力端子及びスイッチング素子Ｑ21，Ｑ22のゲ
ート電圧を印加する出力端子とを、スイッチング素子Ｑ
21，Ｑ22毎に両側に配列される端子列に分けて設け、さ
らに夫々のインバータ装置の制御回路２を除く主回路部
Ｋ1 ，Ｋ2 を夫々対応する入出力端子が設けられた側に
実装するようにしたものがある。
【００２０】なお、図９においてはインバータ装置の制
御回路２を除く主回路部をＫ1 ，Ｋ 2 で示してあり、制
御回路２1 ，２2 からなる制御回路部をＦで示し、さら
に交流電源を整流平滑して直流電源を作成する電源回路
部をＧで示してある。このようにすれば、インバータ装
置Ｋ1 のＸ11−Ｂ1 間、Ｙ11−Ｑ21のゲート間と、イン
バータ装置Ｋ2 のＸ12−Ｂ2 間、Ｙ12−Ｑ22のゲート間
との配線パターンとが近接したり、あるいは交差したり
するということがなく、夫々のインバータ装置が互いに
干渉するということを少なくできる。
御回路２を除く主回路部をＫ1 ，Ｋ 2 で示してあり、制
御回路２1 ，２2 からなる制御回路部をＦで示し、さら
に交流電源を整流平滑して直流電源を作成する電源回路
部をＧで示してある。このようにすれば、インバータ装
置Ｋ1 のＸ11−Ｂ1 間、Ｙ11−Ｑ21のゲート間と、イン
バータ装置Ｋ2 のＸ12−Ｂ2 間、Ｙ12−Ｑ22のゲート間
との配線パターンとが近接したり、あるいは交差したり
するということがなく、夫々のインバータ装置が互いに
干渉するということを少なくできる。
【００２１】
【発明が解決しようとする課題】しかしながら、上述の
方法によってもインバータ装置の相互干渉を防止できな
い場合がある。例えば、照明装置の外形や放電灯などの
負荷の形状などによる制約で、図１０（ａ），（ｂ）に
示すように、プリント基板の形状あるいは寸法などに規
制がある場合、図９において説明したように理想の状態
で各回路部を配置することができないことがある。図１
０（ａ）はプリント基板６を細長い長方形に形成しなけ
ればならない場合を示し、同図（ｂ）は円弧状に形成し
なければならない場合を示す。
方法によってもインバータ装置の相互干渉を防止できな
い場合がある。例えば、照明装置の外形や放電灯などの
負荷の形状などによる制約で、図１０（ａ），（ｂ）に
示すように、プリント基板の形状あるいは寸法などに規
制がある場合、図９において説明したように理想の状態
で各回路部を配置することができないことがある。図１
０（ａ）はプリント基板６を細長い長方形に形成しなけ
ればならない場合を示し、同図（ｂ）は円弧状に形成し
なければならない場合を示す。
【００２２】このような場合には、例えば、インバータ
装置のＹ11−Ｑ21のゲート間及びＹ 12−Ｑ22のゲート間
を接続するパターン（図中ａ1 ，ａ2 で示す）と、Ｘ11
−Ｂ 1 間及びＸ12−Ｂ2 間を接続するパターン（図中ｂ
1 ，ｂ2 で示す）とを遠ざけることができない場合があ
り、上述した相互干渉による異常発振などが起こる。
装置のＹ11−Ｑ21のゲート間及びＹ 12−Ｑ22のゲート間
を接続するパターン（図中ａ1 ，ａ2 で示す）と、Ｘ11
−Ｂ 1 間及びＸ12−Ｂ2 間を接続するパターン（図中ｂ
1 ，ｂ2 で示す）とを遠ざけることができない場合があ
り、上述した相互干渉による異常発振などが起こる。
【００２３】本発明は上述の点に鑑みて為されたもので
あり、その目的とするところは、複数のインバータ装置
の相互干渉による影響を極力少なくすることができるイ
ンバータ装置のプリント基板構造を提供することにあ
る。
あり、その目的とするところは、複数のインバータ装置
の相互干渉による影響を極力少なくすることができるイ
ンバータ装置のプリント基板構造を提供することにあ
る。
【００２４】
【課題を解決するための手段】本発明では、上記目的を
達成するために、複数のインバータ装置の制御回路を除
く主回路部と、これら各主回路部に接続された負荷の動
作状態を検出し、主回路部を夫々独立して制御する制御
回路を一体に形成した制御回路部と、上記各回路部に電
源を供給する電源回路部とを１つのプリント基板上にブ
ロック的に実装し、上記各回路部間を分離するように電
源パターンあるいはグランドパターンを形成したインバ
ータ装置のプリント基板構造であって、プリント基板上
における少なくとも２つの主回路部間にグランドパター
ンを複数形成するとともに、プリント基板上における前
記複数のグランドパターンの間に、制御回路部と前記各
主回路部を各別に接続する負荷状態検出用のパターンを
形成してある。
達成するために、複数のインバータ装置の制御回路を除
く主回路部と、これら各主回路部に接続された負荷の動
作状態を検出し、主回路部を夫々独立して制御する制御
回路を一体に形成した制御回路部と、上記各回路部に電
源を供給する電源回路部とを１つのプリント基板上にブ
ロック的に実装し、上記各回路部間を分離するように電
源パターンあるいはグランドパターンを形成したインバ
ータ装置のプリント基板構造であって、プリント基板上
における少なくとも２つの主回路部間にグランドパター
ンを複数形成するとともに、プリント基板上における前
記複数のグランドパターンの間に、制御回路部と前記各
主回路部を各別に接続する負荷状態検出用のパターンを
形成してある。
【００２５】
【００２６】
【作用】本発明は、上述のように構成することにより、
少なくとも２つの主回路部が、電位が安定しインピーダ
ンスの低い複数のグランドパターンで分離されて、前記
２つの主回路部間における静電誘導あるいは磁気的結合
などを少なくし、独立して動作するインバータ装置間の
相互干渉による影響を極力少なくすることができるとと
もに、負荷状態検出用のパターンもグランドパターンで
前記少なくとも２つの主回路部から分離されて、負荷状
態検出用のパターンへの不要な信号の重畳も阻止するこ
とができ、その結果、インバータ装置が誤動作するのを
防止することができる。
少なくとも２つの主回路部が、電位が安定しインピーダ
ンスの低い複数のグランドパターンで分離されて、前記
２つの主回路部間における静電誘導あるいは磁気的結合
などを少なくし、独立して動作するインバータ装置間の
相互干渉による影響を極力少なくすることができるとと
もに、負荷状態検出用のパターンもグランドパターンで
前記少なくとも２つの主回路部から分離されて、負荷状
態検出用のパターンへの不要な信号の重畳も阻止するこ
とができ、その結果、インバータ装置が誤動作するのを
防止することができる。
【００２７】
【実施例】図１に本発明の一実施例を示す。本実施例で
は、細長い長方形のプリント基板６上に２個のインバー
タ装置を構成する回路を実装した場合を示し、主回路部
Ｋ 1 ，Ｋ2 、制御回路Ｆ及び電源回路部Ｇは夫々ブロッ
ク的にプリント基板６上に配置してあり、夫々の回路部
Ｋ1 ，Ｋ2 、Ｆの間には主回路部Ｋ1 ，Ｋ2 のグランド
ラインとなるパターンｇ1 ，ｇ2 を形成して、各回路部
Ｋ1 ，Ｋ2 、Ｆ間を電気的及び磁気的に分離してある。
つまり、各回路部Ｋ1 ，Ｋ2 、Ｆ間に電位が安定しイン
ピーダンスが低いグランドラインを設けることにより、
各回路部Ｋ1 ，Ｋ2 、Ｆ間における静電誘導あるいは磁
気的結合などを少なくして、複数のインバータ装置の相
互干渉による影響を極力少なくするようにしてある。な
お、負荷Ｌａ1 ，Ｌａ2 は夫々プリント基板６の一端側
に接続するようにしてあるので、これに対応して夫々の
主回路部Ｋ1 ，Ｋ2 の出力ラインを形成するパターンｏ
1 ，ｏ2 は一端側に形成してある。
は、細長い長方形のプリント基板６上に２個のインバー
タ装置を構成する回路を実装した場合を示し、主回路部
Ｋ 1 ，Ｋ2 、制御回路Ｆ及び電源回路部Ｇは夫々ブロッ
ク的にプリント基板６上に配置してあり、夫々の回路部
Ｋ1 ，Ｋ2 、Ｆの間には主回路部Ｋ1 ，Ｋ2 のグランド
ラインとなるパターンｇ1 ，ｇ2 を形成して、各回路部
Ｋ1 ，Ｋ2 、Ｆ間を電気的及び磁気的に分離してある。
つまり、各回路部Ｋ1 ，Ｋ2 、Ｆ間に電位が安定しイン
ピーダンスが低いグランドラインを設けることにより、
各回路部Ｋ1 ，Ｋ2 、Ｆ間における静電誘導あるいは磁
気的結合などを少なくして、複数のインバータ装置の相
互干渉による影響を極力少なくするようにしてある。な
お、負荷Ｌａ1 ，Ｌａ2 は夫々プリント基板６の一端側
に接続するようにしてあるので、これに対応して夫々の
主回路部Ｋ1 ，Ｋ2 の出力ラインを形成するパターンｏ
1 ，ｏ2 は一端側に形成してある。
【００２８】ところで、上述のようにグランドラインで
各回路部Ｋ1 ，Ｋ2 、Ｆ間を電気的及び磁気的に分離す
る場合において、単にグランドラインを配線するだけで
は良好な効果を期待することは難しい。つまり、グラン
ドラインも電流に着目すると、比較的に大きく変動して
いるので、グランドラインの電位はいかなる場所でも安
定であるとは言えない。従って、電位の不安定な場所の
グランドラインで分離しても、良好に静電誘導あるいは
磁気的結合などを少なくする効果が望めない。
各回路部Ｋ1 ，Ｋ2 、Ｆ間を電気的及び磁気的に分離す
る場合において、単にグランドラインを配線するだけで
は良好な効果を期待することは難しい。つまり、グラン
ドラインも電流に着目すると、比較的に大きく変動して
いるので、グランドラインの電位はいかなる場所でも安
定であるとは言えない。従って、電位の不安定な場所の
グランドラインで分離しても、良好に静電誘導あるいは
磁気的結合などを少なくする効果が望めない。
【００２９】そこで、本実施例の場合には電位が比較的
に安定な点である電源回路部Ｇの１点（例えば、平滑コ
ンデンサの負極側）Ｐ1 に主回路部Ｋ1 ，Ｋ2 のグラン
ドラインを接続し、パターンｇ1 ，ｇ2 の電位を安定さ
せるようにしてある。なお、その他に電位が安定するポ
イント、例えば、大地に対してグランドされたものがあ
るような場合には、そのポイントに対して接続するよう
にしてもよい。
に安定な点である電源回路部Ｇの１点（例えば、平滑コ
ンデンサの負極側）Ｐ1 に主回路部Ｋ1 ，Ｋ2 のグラン
ドラインを接続し、パターンｇ1 ，ｇ2 の電位を安定さ
せるようにしてある。なお、その他に電位が安定するポ
イント、例えば、大地に対してグランドされたものがあ
るような場合には、そのポイントに対して接続するよう
にしてもよい。
【００３０】ところで、上記電源回路部Ｇの電源ライン
も比較的に電位が安定しインピーダンスも低いので、こ
の電源ラインを形成するパターンｅ1 ，ｅ2 を用いて、
各回路部Ｋ1 ，Ｋ2 、Ｆ間を電気的及び磁気的に分離す
ることも可能である。この際にも、電位が比較的に安定
な点である電源回路部Ｇの１点（例えば、平滑コンデン
サの正極側）Ｐ2 に主回路部Ｋ1 ，Ｋ2 の電源ラインを
接続することが好ましい。
も比較的に電位が安定しインピーダンスも低いので、こ
の電源ラインを形成するパターンｅ1 ，ｅ2 を用いて、
各回路部Ｋ1 ，Ｋ2 、Ｆ間を電気的及び磁気的に分離す
ることも可能である。この際にも、電位が比較的に安定
な点である電源回路部Ｇの１点（例えば、平滑コンデン
サの正極側）Ｐ2 に主回路部Ｋ1 ，Ｋ2 の電源ラインを
接続することが好ましい。
【００３１】そして、本実施例の場合には電源回路部Ｇ
から供給される直流電圧を抵抗ｒ1 ，ｒ2 で分圧した電
圧を制御電源ラインを形成するパターンｄ1 を介して制
御回路部Ｆに供給してあり、この制御回路部Ｆのグラン
ドラインを形成するパターンｇ3 も上記電源回路部Ｇの
Ｐ1 点に接続してある。ところで、上記制御回路部Ｆを
構成する各制御回路２1 ，２2 が負荷の動作状態を検出
し、異常時に発振を停止したり、負荷の動作状態を可変
したりする機能を備えている場合がある。なお、この際
の負荷の動作状態（例えば、負荷が放電灯である場合の
寿命末期におけるエミレス状態、あるいは放電灯の点灯
状態、または負荷を外した場合の無負荷状態など）は、
一般的には主回路部Ｋ1 ，Ｋ2 の出力の電圧変化や電流
変化などより検出される。そして、主回路部Ｋ1 ，Ｋ2
と制御回路部Ｆとの間は負荷動作検出ラインを形成する
パターンｃ1 ，ｃ2 で接続される。
から供給される直流電圧を抵抗ｒ1 ，ｒ2 で分圧した電
圧を制御電源ラインを形成するパターンｄ1 を介して制
御回路部Ｆに供給してあり、この制御回路部Ｆのグラン
ドラインを形成するパターンｇ3 も上記電源回路部Ｇの
Ｐ1 点に接続してある。ところで、上記制御回路部Ｆを
構成する各制御回路２1 ，２2 が負荷の動作状態を検出
し、異常時に発振を停止したり、負荷の動作状態を可変
したりする機能を備えている場合がある。なお、この際
の負荷の動作状態（例えば、負荷が放電灯である場合の
寿命末期におけるエミレス状態、あるいは放電灯の点灯
状態、または負荷を外した場合の無負荷状態など）は、
一般的には主回路部Ｋ1 ，Ｋ2 の出力の電圧変化や電流
変化などより検出される。そして、主回路部Ｋ1 ，Ｋ2
と制御回路部Ｆとの間は負荷動作検出ラインを形成する
パターンｃ1 ，ｃ2 で接続される。
【００３２】このように上記パターンｃ1 ，ｃ2 を備え
る場合において、このパターンｃ1 ，ｃ2 がインバータ
装置（自己が接続されるインバータ装置も含む）に近づ
くと、上述した静電誘導あるいは磁気的結合などによる
信号の重畳により、制御回路部Ｆが誤動作するという問
題を起こす。例えば、上記パターンｃ1 ，ｃ2 がエミレ
ス状態などの異常検出用として用いられている場合に、
制御回路部Ｆが誤動作してインバータ装置の発振を停止
させるというような誤動作が生じる恐れがある。
る場合において、このパターンｃ1 ，ｃ2 がインバータ
装置（自己が接続されるインバータ装置も含む）に近づ
くと、上述した静電誘導あるいは磁気的結合などによる
信号の重畳により、制御回路部Ｆが誤動作するという問
題を起こす。例えば、上記パターンｃ1 ，ｃ2 がエミレ
ス状態などの異常検出用として用いられている場合に、
制御回路部Ｆが誤動作してインバータ装置の発振を停止
させるというような誤動作が生じる恐れがある。
【００３３】そこで、本実施例では上記パターンｃ1 ，
ｃ2 を、グランドラインを形成するパターンｇ1 ，ｇ2
の間に通してある。このようにすれば、負荷状態検出ラ
インへの不要な信号の重畳も阻止することができる。と
ころで、さらに好ましくない状態として、例えば負荷Ｌ
ａ1 ，Ｌａ2 とがプリント基板６の一端側に接続される
場合には、インバータ装置の出力ライン（図中ｏ1 ，ｏ
2 で示す）が他方のインバータ装置の近傍を通ったり、
あるいは図１０（ｂ）に示すように、パターンａ1 ，ａ
2 ，ｂ1 ，ｂ2 の近傍を通ることがある。このような場
合にも、夫々の配線パターン間の静電誘導あるいは磁気
的結合などにより上述した異常発振や発振停止という問
題が起こり、しかもこの場合にはインバータ装置の出力
のエネルギが大きいために、上記現象は顕著なものとな
る。
ｃ2 を、グランドラインを形成するパターンｇ1 ，ｇ2
の間に通してある。このようにすれば、負荷状態検出ラ
インへの不要な信号の重畳も阻止することができる。と
ころで、さらに好ましくない状態として、例えば負荷Ｌ
ａ1 ，Ｌａ2 とがプリント基板６の一端側に接続される
場合には、インバータ装置の出力ライン（図中ｏ1 ，ｏ
2 で示す）が他方のインバータ装置の近傍を通ったり、
あるいは図１０（ｂ）に示すように、パターンａ1 ，ａ
2 ，ｂ1 ，ｂ2 の近傍を通ることがある。このような場
合にも、夫々の配線パターン間の静電誘導あるいは磁気
的結合などにより上述した異常発振や発振停止という問
題が起こり、しかもこの場合にはインバータ装置の出力
のエネルギが大きいために、上記現象は顕著なものとな
る。
【００３４】従って、これを防止するために、各主回路
部Ｋ1 ，Ｋ2 の出力ラインを形成するパターンｏ1 ，ｏ
2 は他方のインバータ装置に極力近付かないように実装
する必要がある。また、図１０（ｂ）に示すように制御
回路部Ｆの制御電源ラインとなるパターンｄ1 がインバ
ータ装置の主回路部Ｋ1 ，Ｋ2 に近いと、静電誘導ある
いは磁気的結合などにより制御電源のリップル成分が大
きくなり、このためＩＣ５が正常に動作しなくなる恐れ
もある。そこで、制御電源ラインとなるパターンｄ1 は
インバータ装置の主回路部Ｋ1 ，Ｋ2 から離すように形
成することが好ましい。
部Ｋ1 ，Ｋ2 の出力ラインを形成するパターンｏ1 ，ｏ
2 は他方のインバータ装置に極力近付かないように実装
する必要がある。また、図１０（ｂ）に示すように制御
回路部Ｆの制御電源ラインとなるパターンｄ1 がインバ
ータ装置の主回路部Ｋ1 ，Ｋ2 に近いと、静電誘導ある
いは磁気的結合などにより制御電源のリップル成分が大
きくなり、このためＩＣ５が正常に動作しなくなる恐れ
もある。そこで、制御電源ラインとなるパターンｄ1 は
インバータ装置の主回路部Ｋ1 ，Ｋ2 から離すように形
成することが好ましい。
【００３５】なお、図２は本発明を図１の場合と同様に
してプリント基板６が略円弧状の場合に適用した場合を
示し、本図の場合には大型部品を表記してある。図中の
ＦＵはフューズ、ＬＦはラインフィルタ、ＤＩ1 ，ＤＩ
2は商用電源の整流ダイオード、ＣＮ1 ，ＣＮ2 は平滑
コンデンサ、ｒ1 は制御回路用のドロップ抵抗、Ｔ
Ｏ 1，ＴＯ2 は負荷を接続する接続部である。
してプリント基板６が略円弧状の場合に適用した場合を
示し、本図の場合には大型部品を表記してある。図中の
ＦＵはフューズ、ＬＦはラインフィルタ、ＤＩ1 ，ＤＩ
2は商用電源の整流ダイオード、ＣＮ1 ，ＣＮ2 は平滑
コンデンサ、ｒ1 は制御回路用のドロップ抵抗、Ｔ
Ｏ 1，ＴＯ2 は負荷を接続する接続部である。
【００３６】ところで、上述の場合には２個のインバー
タ装置を１つのプリント基板に設ける場合について説明
したが、同様の方法により３個以上の場合にも本発明を
適用できる。例えば、３個のインバータ装置を１つのプ
リント基板６上に設けた場合を図３に示す。この場合に
も基本的には図１で説明した構成と何等変わりはない。
なお、第３のインバータ装置の主回路部Ｋ3 の負荷状態
検出ラインを形成するパターンｃ3 はプリント基板６の
最外部を通してあり、その内側に主回路部Ｋ3 のグラン
ドラインを形成するパターンｇ4 を設けてある。主回路
部Ｋ2 ，Ｋ3 との電気的及び磁気的分離は電源ラインを
形成するパターンｅ2 ，ｅ3 で行っている。なおここ
で、電源ラインであるパターンｅ2 ，ｅ3 は同電位であ
るので、一体にすることも考えられるが、ノイズ成分を
考慮した場合には分離形成することが好ましい。しか
も、このようにパターンｅ2 ，ｅ3 は同電位であるの
で、主回路部Ｋ2 ，Ｋ3 をパターンｅ2 とグランドライ
ンを形成するパターンｇ4 で分離するよりも、絶縁距離
などの問題を生じず、配線効率が良くなる利点がある。
タ装置を１つのプリント基板に設ける場合について説明
したが、同様の方法により３個以上の場合にも本発明を
適用できる。例えば、３個のインバータ装置を１つのプ
リント基板６上に設けた場合を図３に示す。この場合に
も基本的には図１で説明した構成と何等変わりはない。
なお、第３のインバータ装置の主回路部Ｋ3 の負荷状態
検出ラインを形成するパターンｃ3 はプリント基板６の
最外部を通してあり、その内側に主回路部Ｋ3 のグラン
ドラインを形成するパターンｇ4 を設けてある。主回路
部Ｋ2 ，Ｋ3 との電気的及び磁気的分離は電源ラインを
形成するパターンｅ2 ，ｅ3 で行っている。なおここ
で、電源ラインであるパターンｅ2 ，ｅ3 は同電位であ
るので、一体にすることも考えられるが、ノイズ成分を
考慮した場合には分離形成することが好ましい。しか
も、このようにパターンｅ2 ，ｅ3 は同電位であるの
で、主回路部Ｋ2 ，Ｋ3 をパターンｅ2 とグランドライ
ンを形成するパターンｇ4 で分離するよりも、絶縁距離
などの問題を生じず、配線効率が良くなる利点がある。
【００３７】
【発明の効果】本発明は上述のように、複数のインバー
タ装置の制御回路を除く主回路部と、これら各主回路部
に接続された負荷の動作状態を検出し、主回路部を夫々
独立して制御する制御回路を一体に形成した制御回路部
と、上記各回路部に電源を供給する電源回路部とを１つ
のプリント基板上にブロック的に実装し、上記各回路部
間を分離するように電源パターンあるいはグランドパタ
ーンを形成したインバータ装置のプリント基板構造であ
って、プリント基板上における少なくとも２つの主回路
部間にグランドパターンを複数形成するとともに、プリ
ント基板上における前記複数のグランドパターンの間
に、制御回路部と前記各主回路部を各別に接続する負荷
状態検出用のパターンを形成してあるので、少なくとも
２つの主回路部が、電位が安定しインピーダンスの低い
複数のグランドパターンで分離されて、前記２つの主回
路部間における静電誘導あるいは磁気的結合などを少な
くし、独立して動作するインバータ装置間の相互干渉に
よる影響を極力少なくすることができるとともに、負荷
状態検出用のパターンもグランドパターンで前記少なく
とも２つの主回路部から分離されて、負荷状態検出用の
パターンへの不要な信号の重畳も阻止することができ、
その結果、インバータ装置が誤動作するのを防止するこ
とができる。
タ装置の制御回路を除く主回路部と、これら各主回路部
に接続された負荷の動作状態を検出し、主回路部を夫々
独立して制御する制御回路を一体に形成した制御回路部
と、上記各回路部に電源を供給する電源回路部とを１つ
のプリント基板上にブロック的に実装し、上記各回路部
間を分離するように電源パターンあるいはグランドパタ
ーンを形成したインバータ装置のプリント基板構造であ
って、プリント基板上における少なくとも２つの主回路
部間にグランドパターンを複数形成するとともに、プリ
ント基板上における前記複数のグランドパターンの間
に、制御回路部と前記各主回路部を各別に接続する負荷
状態検出用のパターンを形成してあるので、少なくとも
２つの主回路部が、電位が安定しインピーダンスの低い
複数のグランドパターンで分離されて、前記２つの主回
路部間における静電誘導あるいは磁気的結合などを少な
くし、独立して動作するインバータ装置間の相互干渉に
よる影響を極力少なくすることができるとともに、負荷
状態検出用のパターンもグランドパターンで前記少なく
とも２つの主回路部から分離されて、負荷状態検出用の
パターンへの不要な信号の重畳も阻止することができ、
その結果、インバータ装置が誤動作するのを防止するこ
とができる。
【００３８】
【図１】本発明の一実施例の配線パターンの形成方法を
示す説明図である。
示す説明図である。
【図２】他の実施例の配線パターンの形成方法を示す説
明図である。
明図である。
【図３】さらに他の実施例の配線パターンの形成方法を
示す説明図である。
示す説明図である。
【図４】同上が適用されるインバータ装置の概略構成を
示す回路図である。
示す回路図である。
【図５】同上のインバータ装置の具体回路図である。
【図６】同上の動作説明図である。
【図７】複数のインバータ装置を備える場合の回路図で
ある。
ある。
【図８】同上の問題点の説明図である。
【図９】従来のインバータ装置間の相互干渉による悪影
響を防止する方法の説明図である。
響を防止する方法の説明図である。
【図１０】（ａ），（ｂ）は同上の問題点の説明図であ
る。
る。
【符号の説明】 Ｋ1 ，Ｋ2 主回路部 Ｆ 制御回路部 Ｇ 電源回路部 ａ1 〜ａ3 ，ｂ1 〜ｂ3 ，ｃ1〜ｃ3 ，ｇ1 〜ｇ4 パタ
ーン ６ プリント基板
ーン ６ プリント基板
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/48 H05B 41/24 H05K 9/00
Claims (1)
- 【請求項１】 複数のインバータ装置の制御回路を除く
主回路部と、これら各主回路部に接続された負荷の動作
状態を検出し、主回路部を夫々独立して制御する制御回
路を一体に形成した制御回路部と、上記各回路部に電源
を供給する電源回路部とを１つのプリント基板上にブロ
ック的に実装し、上記各回路部間を分離するように電源
パターンあるいはグランドパターンを形成したインバー
タ装置のプリント基板構造であって、プリント基板上に
おける少なくとも２つの主回路部間にグランドパターン
を複数形成するとともに、プリント基板上における前記
複数のグランドパターンの間に、制御回路部と前記各主
回路部を各別に接続する負荷状態検出用のパターンを形
成したことを特徴とするインバータ装置のプリント基板
構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30955691A JP3161784B2 (ja) | 1991-11-26 | 1991-11-26 | インバータ装置のプリント基板構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30955691A JP3161784B2 (ja) | 1991-11-26 | 1991-11-26 | インバータ装置のプリント基板構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05153783A JPH05153783A (ja) | 1993-06-18 |
| JP3161784B2 true JP3161784B2 (ja) | 2001-04-25 |
Family
ID=17994441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30955691A Expired - Fee Related JP3161784B2 (ja) | 1991-11-26 | 1991-11-26 | インバータ装置のプリント基板構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3161784B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4838588B2 (ja) * | 2006-01-10 | 2011-12-14 | ローム株式会社 | インバータおよびその制御回路、ならびにそれらを用いた発光装置および液晶テレビ |
-
1991
- 1991-11-26 JP JP30955691A patent/JP3161784B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05153783A (ja) | 1993-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5500576A (en) | Low height ballast for fluorescent lamps | |
| US5396155A (en) | Self-dimming electronic ballast | |
| US6160358A (en) | Ballast circuit with lamp current regulating circuit | |
| WO1995023494A1 (en) | Fault tolerant electronic ballast | |
| US4063108A (en) | Inverter lockout circuit | |
| US5493181A (en) | Capacitive lamp out detector | |
| KR20010072814A (ko) | 스위칭 모드 전원 | |
| US6137239A (en) | Electronic ballast with selective load control | |
| JP3161784B2 (ja) | インバータ装置のプリント基板構造 | |
| JPH02284381A (ja) | 照明負荷制御装置 | |
| US6111365A (en) | Fast starting, surge limited, electronic ballast | |
| EP1103164B1 (en) | Electronic control circuit | |
| JPH0634396B2 (ja) | ランプ異常検出回路 | |
| JPH0733438Y2 (ja) | スイッチング電源装置 | |
| US4928037A (en) | Protected discharge lamp lighting system | |
| JPH0479119B2 (ja) | ||
| JP3447975B2 (ja) | スイッチング電源回路 | |
| JP3718939B2 (ja) | 放電灯点灯装置 | |
| JP2563053Y2 (ja) | プリント基板実装構造 | |
| JP3059524B2 (ja) | 放電灯点灯装置 | |
| JP2721523B2 (ja) | インバータ回路 | |
| JPS5838414Y2 (ja) | スイッチングレギュレ−タ装置 | |
| JP3378509B2 (ja) | 電源装置 | |
| US5712773A (en) | Gas tube sign power supply | |
| JPH02246777A (ja) | インバータ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010206 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080223 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090223 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |