JP3161377B2 - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JP3161377B2 JP3161377B2 JP21602397A JP21602397A JP3161377B2 JP 3161377 B2 JP3161377 B2 JP 3161377B2 JP 21602397 A JP21602397 A JP 21602397A JP 21602397 A JP21602397 A JP 21602397A JP 3161377 B2 JP3161377 B2 JP 3161377B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- clock signal
- inverter
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dram (AREA)
Description
装置に関する。
一例として、文献(NEC技法、Vol.47,No.
3,1994の第76項〜第77項)の記載が参照され
る。上記文献に記載されたシンクロナスDRAM(ダイ
ナミックランダムアクセスメモリ)について図7のタイ
ミングチャートを参照して説明する。図7(a)は、C
ASレーテンシが3の場合の動作説明用タイミングチャ
ートを示した図、図7(b)はCASレーテンシが2の
場合の動作説明用タイミングチャートを示した図、図7
(c)は、これらのタイミングチャートに対応する汎用
DRAMのタイミングチャートを示した図である。図7
を参照すると、外部信号、例えばコマンド信号(COM
MAND)及び外部アドレス信号(ADD)は、クロッ
ク信号(CLOCK)のロウレベルからハイレベルへの
立ち上がりのタイミングに同期してラッチされ、このラ
ッチされた信号をデコードしてそれぞれのコマンドと認
識する。
ムアドレス指定(READコマンド入力)から指定アド
レスデータの出力までの必要サイクル数のことである。
例えば図7(a)において、最初の出力データはREA
Dコマンドを同期させるクロック信号のクロックサイク
ルC4から2クロック信号遅れたクロックサイクルC6
で内部アドレス信号A1のデータが出力され始め、3ク
ロック信号遅れたクロックサイクルC7の立ち上がりの
タイミングで、メモリシステムは、このデータをラッチ
出力するので、CASレーテンシ=3となる。続くクロ
ックサイクルでC8〜C10により、内部のカウンタす
なわちバーストカウンタで生成される内部アドレスA
2,A3,A4のデータが出力される。
マンド入力を同期させるクロック信号のクロックサイク
ルC3から2クロック遅れたクロックサイクルC5でA
1のデータが出力されているのでCASレーテンシ=2
となる。
のクロックサイクルC1に同期してロウアドレス信号
(ROW)およびアクティブコマンド(ACT)が供給
されるということは、汎用DRAMでは、クロックサイ
クルC1におけるRAS(ローアドレスストローブ)反
転信号(RAS ̄)をハイレベルからロウレベルに変化
させることに相当し、ロウアドレス信号を取り込むワー
ド線を選択してメモリセルのデータをセンスアンプで増
幅する。
レス信号A1及びREADコマンドが供給されるという
ことは、図7(c)に示すように、汎用DRAMでは、
クロックサイクルC4における外部アドレス信号A1が
供給されるとともにCAS(カラムアドレスストロー
ブ)反転信号(CAS ̄)をハイレベルからロウレベル
に変化させることに相当し、A1のデータが読み出され
る。
リチャージコマンド(PRE)が供給されるということ
は、汎用DRAMでは,クロックサイクルC13におけ
るRAS反転信号をロウレベルからハイレベルに変化さ
せることに相当する。
ドを表すスピードグレードは−60であるが、このグレ
ードにおいて外部アドレス信号が入力されてからメモリ
セルに記憶されたデータが出力バッファから出力される
までの時間、すなわちアドレスアクセス時間は30ns
である。
合は、READコマンドが供給されてからメモリセルの
データが出力バッファから出力されるまでの内部動作
は、汎用DRAMのアドレスアクセス時間の動作に相当
する。
合、3クロックサイクルで30ns分の内部動作を行う
ので、最小クロック周期は10ns、すなわち最高周波
数は100MHzである。
最小クロック周期15ns、すなわち比較的低い周波数
の67MHzで動作させたい場合を検討すると、3クロ
ックでは45nsとなり、シンクロナスDRAM内部の
内部では前述したようにその動作速度の実力は、最小ク
ロック周期は10ns、3クロックで30nsであるか
らこれよりも遅い45nsは対象外である。
イミングのクロック信号の次のクロック信号(1クロッ
ク目)から内部アドレス信号A1のデータが出力され始
め、2クロック目でそのデータをラッチできるような動
作モード、すなわちCASレーテンシが2のモードを設
定することにより、最小クロック周期15ns、2クロ
ックで30nsとなるから最高周波数は67MHzとな
り、システムの効率を上げることができる。
テンシが3の100MHz動作とCASレーテンシが2
の67MHz動作とはほぼ同じ内部スピードとなる。
は、3クロックサイクルで、3×10=30nsである
に対し、一方のCASレーテンシが2の場合は、2クロ
ックサイクルで、2×15ns=30nsである。
で示した図6を参照すると、この構成による記憶装置は
3段パイプライン方式が適用されており、外部アドレス
信号が供給されてからメモリセルのデータが出力バッフ
ァから出力されるまでの信号が流れ、すなわちアドレス
アクセスパスを3カ所のラッチ回路で分割したものであ
る。
は、外部アドレス信号を入力端子ADDから供給される
入力バッファ1と、クロック信号端子CLKからバッフ
ァ11を介して供給されるクロック信号に同期して外部
アドレス信号出力をラッチして内部アドレスA1,A
2,A3…,を生成するバーストカウンタ2と、バース
トカウンタ2のデータ出力をデコードするカラムデコー
ダ3と、メモリブロック4と、セルデータを増幅するデ
ータアンプ5および6と、クロック信号端子CLKから
バッファ11を介して供給されるクロック信号に同期し
てリードライトバス対16を介して供給されたセルデー
タをラッチする出力データラッチ回路7と、出力の制御
信号ICLKOEから遅延回路DL2を介して出力され
た信号とCASレーテンシが2のときに有効になるモー
ド信号MDCLT2との論理積をとるANDゲートAD
1の出力の制御信号に同期して出力データラッチ回路7
から出力されたデータをラッチする出力データラッチ回
路8と、出力の制御信号ICLKOEと内部から供給さ
れるCASレーテンシが3のとき有効になるモード信号
MDCLT3との論理積をとるANDゲートAD2の出
力の制御信号に同期して出力データラッチ回路8から出
力されたデータをラッチする出力データラッチ回路9
と、出力端子DOUTを介して外部出力する出力バッフ
ァ10と、を備えて構成される。
て、バーストカウンタ2から出力データラッチ回路7ま
でがパイプライン第1段目21、出力データラッチ回路
7から出力データラッチ回路9までがパイプライン第2
段目22、および、出力データラッチ回路9から出力端
子DOUTまでがパイプライン第3段目23を示す。
うに、2クロックサイクルで動作を完了するため、CA
Sレーテンシが3のときに有効になるモード信号MDC
LT3をロウレベルにして、ANDゲートAD3の出力
を強制的にロウレベルに固定し、パイプライン第2段目
をラッチ動作させずにデータを反転出力するだけの状態
にする。すなわち、パイプラインの第1段目および第2
段目を結合させることにより、CASレーテンシ2を実
現する。
御する内部クロック信号ICLKOEについて詳しく示
したものである。
を介して供給されるクロック信号41と、このクロック
信号41を受けるインバータINV1と、インバータI
NV1の出力を受けるインバータINV2と、インバー
タINV2の出力を受けるインバータINV3と、イン
バータINV3の出力を受けるインバータINV4と、
インバータINV4の出力を受けるINV5と、クロッ
ク信号41とインバータINV5の出力とを入力とする
NANDゲートND1と、NANDゲートND1の出力
を受けるインバータINV6と、を備え、インバータI
NV6から内部クロック信号ICLKOEが出力され
る。
ック信号ICLKOEを受ける遅延回路DL2を介して
供給されるクロック信号53と内部から供給されるCA
Sレーテシンが2つのときに有効になるモード信号MD
CLT2の論理積をとるANDゲートAD1の出力の制
御信号に同期して出力データラッチ回路7から出力され
たデータをラッチする出力データラッチ回路8と、内部
クロック信号ICLKOEと内部から供給されるCAS
レーテンシが3のとき有効になるモード信号MDCLT
3の論理積をとるANDゲートAD2の出力の制御信号
に同期して出力データラッチ回路8から出力されたデー
タをラッチする出力データラッチ回路9と、出力端子D
OUTを介して外部出力する出力バッファ10と、を備
えて構成される。
明するためのタイミングチャートであり、図5(a)内
部クロック信号ICLKOEの動作を説明するタイミン
グチャート、図5(b)はCASレーテンシが2の時の
動作を説明するタイミングチャート、図5(c)は、C
ASレーテンシが3のときの動作を説明するタイミング
チャートである。
を介して供給される信号41をNANDゲートND1の
一方の端子に、インバータチェーンを通りインバータI
NV5から出力される信号42をNANDゲートのもう
一方の端子に入力するNANDゲートの出力はインバー
タINV6によって反転され出力され、内部クロック信
号ICLKOEが生成される。
ーテンシが2のときに有効になる内部信号MDCLT2
がハイレベルになるので、ANDゲートAD1は、内部
クロック信号ICLKOEはDATAの出力に合わせる
ために使われている遅延回路DL2を介した信号をその
まま出力する。この内部クロック信号に同期して、出力
ラッチ回路は、出力データラッチ回路7から供給された
データをラッチし出力データラッチ回路8に入力する。
モード信号MDCLT3はロウレベルであるので、出力
データラッチ回路8はデータをそのまま出力し、出力バ
ッファおよびデータ出力端子DOUTを介して外部にデ
ータを出力し始める。
ASレーテンシが2のときに有効になる内部信号MDC
LT2がロウレベルになるので、出力データラッチ回路
8はそのままデータを出力し出力データラッチ回路9に
入力する。CASレーテンシが3のときに有効になる内
部信号MDCLT3はハイレベルであるので、内部クロ
ック信号ICLKOEはそのまま出力され、出力ラッチ
回路8から供給されたデータをラッチし出力バッファお
よびデータ出力端子DOUTを介して外部にデータを出
力し始める。
記憶装置は、CASレーテンシが3のときもCASレー
テンシが2のときも、内部クロック信号ICLKOEの
イネーブル時間が同じであるため、CASレーテンシが
2のときは内部クロック信号ICLKOEに遅延回路D
L2をつけてデータとの調節を行っている。
のクロック信号CLKからのアクセス時間(tAC2)
を速くしようとすると、内部クロック信号ICLKOE
を速くしなければならず、速くしすぎるとデータが通り
抜けられなくなる。
なされたものであって、その目的は、例えばCASレー
テンシが2のときのアクセスタイム(tAC2)をクロ
ックサイクル時間を悪化させることなく、高速化できる
同期型半導体記憶装置を提供することにある。
め、本発明の半導体記憶装置は、メモリデータを読み出
しあらかじめ定められた所定の周期を有する第1のクロ
ック信号に同期してラッチする出力データラッチ回路を
有し、内部から供給されるモード信号が非活性状態のと
きは、第1のクロック信号に同期して外部アドレス信号
をラッチするとともに内部アドレス信号を生成するバー
ストカウンタのラッチタイミングからN(Nは3以上の
整数)クロック後の前記第1のクロック信号から生成さ
れる制御信号に同期して前記内部アドレス信号が指定す
るデータを読み出すとともに、前記出力データラッチ回
路から出力する第1の動作モードと、前記第1のクロッ
ク信号に代えてこの信号よりも周期の長い第2のクロッ
ク信号が供給され、かつ前記モード信号が活性状態のと
きは前記バーストカウンタのラッチタイミングからN−
1クロック後の前記第2のクロック信号から生成される
制御信号に同期して前記内部アドレス信号が指定するデ
ータを読み出すとともに、前記出力データラッチ回路か
ら出力する第2の動作モードとを有することを特徴とす
る。
は、前記モード信号が活性状態の時に遅延回路により所
定の時間遅延され、有効期間が長くなることを特徴とす
る。
第2の動作モードにおいて制御信号が無効になる時間が
データよりも早くならないようにあらかじめ設定される
ことを特徴とする。
に説明する。本発明の半導体記憶装置は、その好ましい
実施の形態において、クロック信号端子からバッファを
介して供給されるクロック信号をセット信号とし、内部
から供給されるCASレーテンシが2のとき有効になる
モード信号(図1のMDCLT2)の受けるインバータ
(図1のINV14)の出力が他方の入力端に接続され
たNORゲート(図1のNR4)の出力から、遅延回路
(図1のDL1)を介して入力されるNORゲート(図
1のNR1)の出力をリセット信号とする、2入力NO
Rゲートで構成されるRS−F/Fの出力を受けるイン
バータ(図1のINV15)から出力される制御信号
(ICLKOE)が、CASレーテンシが2のときと、
CASレーテンシが3のときで内部クロック信号ICL
KOEが有効になる時間は同じで、無効になる時間がC
ASレーテンシが2のときの方が遅くなるように構成
し、出力データラッチ回路のイネーブル時間を長くして
データが通り抜けられなくなることを防ぐようにしたも
のである。
下に説明する。
例の構成を示すブロック図である。本実施例と、従来技
術との相違点は、CASレーテンシが2のときの出力デ
ータラッチ回路の制御信号の供給タイミングはそのまま
にして、イネーブル期間を長くして、データの通り抜け
を妨げないように工夫し、アクセス時間(tAC2)の
高速化と同時に、クロックサイクル時間(tCK2)は
悪化しない様にしたものである。
は、クロック信号端子CLKからバッッファ12を介し
て供給されるクロック信号51をセット信号とし、クロ
ック信号51を受けるインバータINV11と、インバ
ータINV11の出力を受けるインバータINV12
と、インバータINV12の出力を受けるインバータI
NV13と、インバータINV13の出力と、内部から
供給されるCASレーテンシが2のとき有効になるモー
ド信号MDCLT2を受けるインバータINV14と、
インバータINV12の出力が一の入力端に、インバー
タINV14の出力が他の入力端に接続されたNORゲ
ートNR4と、インバータINV13の出力を一の入力
端に入力し、NORゲートNR4の出力の遅延回路DL
1で遅延された信号を他の入力端に入力するNORゲー
トNR1と、NORゲートNR1の出力54をリセット
入力とする、2入力NORゲートNR2、NR3で構成
されるRS−フリップフロップ(F/F)と、RS−フ
リップフロップ(F/F)の出力を受けるインバータI
NV15と、インバータINV15から出力される制御
信号ICLKOEに同期して出力データラッチ回路7か
ら出力されたデータをラッチする出力データラッチ回路
9と、出力端子DOUTを介して外部出力される出力バ
ッファ10と、を備えて構成されている。
明する。
実施例において、CASレーテンシが2のときの動作を
示すタイミングチャートである。CASレーテンシが2
の場合、モード信号MDCLT2はハイレベルとなるの
で、NORゲートNR4はインバータINV12の出力
信号を反転して出力する。遅延回路DL1を介して得ら
れた内部信号53とインバータINV13の出力信号5
2はNORゲートNR1を介して、内部信号54が得ら
れる。
を介して供給されるクロック信号51がハイレベル、内
部信号54がロウレベルとなるとRS−F/Fがセット
され、内部信号55はロウレベルとなる。
がハイレベルとなるとRS−F/Fがリセットされ、内
部信号55はハイレベルとなる。
介して反転され、内部クロック信号ICLKOEとして
出力される。この内部クロック信号に同期して、出力ラ
ッチ回路は供給されたデータをラッチし、出力バッファ
およびデータ出力端子を介して外部にデータを出力し始
める。
例において、CASレーテンシが3のときの動作を示す
タイミングチャートである。CASレーテンシが3の場
合、モード信号MDCLT2はロウレベルとなるので、
NORゲートNR4ロウレベルを出力する。遅延回路D
L1を介して得られた内部信号53とインバータINV
13の出力信号52はNORゲートNR1を介して、内
部信号54が得られる。クロック信号端子CLKからバ
ッファ12を介して供給されるクロック信号51がハイ
レベル、内部信号54がロウレベルとなるとRS−F/
Fがセットされ、内部信号55はロウレベルとなる。
がハイレベルとなるとRS−F/Fがリセットされ、内
部信号55はハイレベルとなる。内部信号55はインバ
ータINV15を介して反転され、内部クロック信号I
CLKOEとして出力される。この内部クロック信号I
CLKOEに同期して、出力ラッチ回路は供給されたデ
ータをラッチし出力バッファおよびデータ出力端子を介
して外部にデータを出力し始める。
および3の場合を例にとって説明したが、CASレーテ
ンシがN(Nは2以上の整数)の場合にも適用できる。
クロナスDRAMを例にとって説明したが、本発明は、
データ出力のタイミングを問題にしているので、例えば
2ビットプリフェッチ方式のシンクロナスDRAMなど
にも適用できる。
ず、クロックに同期して動作する半導体記憶装置、例え
ばシンクロナスSRAMなどにも適用できる。
憶装置によれば、アクセス時間(tAC2)をクッロク
サイクル時間(tCK2)を悪化させることなく高速化
できるという効果を奏する。
ーテンシが2の場合の出力ラッチ回路制御信号であるI
CLKOEがロウレベルからハイレベルになるのを早く
し、ハイレベルからロウレベルになるのを遅くして、出
力ラッチ回路信号ICLKOEのイネーブル時間を長く
したことによる。
ック図である。
2のときの動作を説明する動作タイミングチャートであ
る。
3のときの動作を説明する動作タイミングチャートであ
る。
ある。
ミングチャートである。(a)は内部クロック信号IC
LKOEの動作を説明するタイミングチャートである。
(b)はCASレーテンシが2の時の動作を説明するタ
イミングチャートである。(c)はCASレーテンシが
3のときの動作を説明するタイミングチャートである。
図である。
ンシが3の場合の動作説明用タイミングチャートであ
る。(b)はシンクロナスDRAMのCASレーテンシ
が2の場合の動作説明用タイミングチャートである。
(c)は前記(a)および(b)に対応する汎用DRA
Mの動作説明用タイミングチャートである。
Claims (2)
- 【請求項1】メモリデータを読み出し予め定められた所
定の周期を有する第1のクロック信号に同期してラッチ
する出力データラッチ回路を有し、 内部から供給されるモード信号が非活性状態のときは、
前記第1のクロック信号に同期して外部アドレス信号を
ラッチするとともに内部アドレス信号を生成するバース
トカウンタのラッチタイミングからN(Nは3以上の整
数)クロック後の前記第1のクロック信号から生成され
る制御信号に同期して前記内部アドレス信号が指定する
データを読み出すとともに、前記出力データラッチ回路
から出力する第1の動作モードと、前記第1のクロック
信号に代えて、この信号よりも周期の長い第2のクロッ
ク信号が供給され、かつ前記モード信号が活性状態のと
きは前記バーストカウンタのラッチタイミングからN−
1クロック後の前記第2のクロック信号から生成される
制御信号に同期して前記内部アドレス信号が指定するデ
ータを読み出すとともに、前記出力データラッチ回路か
ら出力する第2の動作モードとを有する半導体記憶装置
において、クロック信号端子から入力されるクロック信号を入力と
するバッファと、 前記バッファの出力クロック信号をセット信号として入
力し、該出力クロック信号の立ち上がり又は立ち下りの
一方の遷移でセットされるRSフリップフロップと、 前記モード信号と、前記バッファの出力クロック信号と
から、前記モード信号が活性化状態のときは、前記出力
クロック信号を遅延回路で遅延させた信号に基づき前記
出力クロック信号の立ち上がり又は立ち下りの他方の遷
移エッジを遅延させて出力する論理回路と、 を備え、 前記RSフリップフロップは、前記論理回路の出力信号
をリセット信号として入力し、前記RSフリップフロッ
プの出力信号に基づき内部クロック信号が生成され、前
記内部クロック信号は、前記出力データラッチ回路のラ
ッチ用のクロック信号として供給され、 前記第2の動作モードときと、前記第1の動作モードの
ときとで、前記内部ク ロック信号の第1の論理値になる
時間は同じとされ、前記第1の論理値から第2の論理値
になる時間は前記第2の動作モードのときの方が遅くな
るように構成されている、 ことを特徴とする半導体記憶
装置。 - 【請求項2】メモリデータを、入力される内部クロック
信号に同期してラッチ出力する出力データラッチ回路
と、 出力データラッチ回路の出力を受けてデータ出力端子か
ら外部に出力する出力バッファと、 を備え、 クロック信号端子から入力されるクロック信号を入力と
するバッファと、 内部から供給されCASレーテンシが2のとき第1の論
理値となるモード信号を受ける第1のインバータと、 前記バッファの出力を入力とする偶数段直列接続された
インバータ列と、 前記第1のインバータの出力と、前記バッファの出力を
前記インバータ列で遅延させた信号と、を入力とし、こ
れら二つの入力が共に第2の論理値のとき、第1の論理
値を出力する第1の論理ゲートと、 前記第1の論理ゲートの出力を遅延させる遅延回路と、 前記遅延回路の出力と、前記インバータ列の出力信号を
第2のインバータで反転した信号と、を入力とし、これ
ら二つの入力が共に第2の論理値のとき第1の論理値を
出力する第2の論理ゲートと、 前記バッファの出力信号をセット信号として入力し、前
記第2の論理ゲートの出力信号をリセット信号として入
力するRSフリップフロップと、 前記RSフリップフロップの出力を受ける第3のインバ
ータと、を備え、 前記第3のインバータから出力される内部クロック信号
は、前記出力データラッチ回路にラッチクロックとして
供給され、前記内部クロック信号は、前記モード信号が
有効と無効のときとで、第1の論理値になる時間は同じ
とされ、第1の論理値から第2の論理値になる時間は、
前記モード信号が有効のときの方が遅くなるように構成
されている、 ことを特徴とする半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21602397A JP3161377B2 (ja) | 1997-07-25 | 1997-07-25 | 半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21602397A JP3161377B2 (ja) | 1997-07-25 | 1997-07-25 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1145573A JPH1145573A (ja) | 1999-02-16 |
JP3161377B2 true JP3161377B2 (ja) | 2001-04-25 |
Family
ID=16682094
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21602397A Expired - Fee Related JP3161377B2 (ja) | 1997-07-25 | 1997-07-25 | 半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3161377B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100446291B1 (ko) | 2001-11-07 | 2004-09-01 | 삼성전자주식회사 | 카스 레이턴시를 이용하여 락킹 레졸루션 조절이 가능한지연동기 루프 회로 |
-
1997
- 1997-07-25 JP JP21602397A patent/JP3161377B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1145573A (ja) | 1999-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6262938B1 (en) | Synchronous DRAM having posted CAS latency and method for controlling CAS latency | |
US8601231B2 (en) | Semiconductor memory asynchronous pipeline | |
US5835443A (en) | High speed semiconductor memory with burst mode | |
US5955905A (en) | Signal generator with synchronous mirror delay circuit | |
JP3013714B2 (ja) | 半導体記憶装置 | |
US6181174B1 (en) | Semiconductor integrated circuit device | |
US6134180A (en) | Synchronous burst semiconductor memory device | |
JP4623788B2 (ja) | ウェーブパイプラインスキムを備える同期型半導体メモリ装置及びそれのデータパス制御方法 | |
JP4499069B2 (ja) | 同期式半導体メモリ装置のカラム選択ライン制御回路及びその制御方法 | |
JP4610691B2 (ja) | 半導体メモリ装置のデータ入力回路及びデータ入力方法 | |
JP2616567B2 (ja) | 半導体記憶装置 | |
US6539454B2 (en) | Semiconductor memory asynchronous pipeline | |
JP2007087436A (ja) | 半導体記憶装置 | |
US8773928B2 (en) | Command latency systems and methods | |
JP3789173B2 (ja) | 半導体記憶装置及び半導体記憶装置のアクセス方法 | |
JP2000030444A (ja) | ウェ―ブパイプライン構造の同期式メモリ装置 | |
KR20010048248A (ko) | 디디알 동기식 메모리 장치의 데이타 출력 장치 | |
US6166970A (en) | Priority determining apparatus using the least significant bit and CAS latency signal in DDR SDRAM device | |
JP4827399B2 (ja) | 半導体記憶装置 | |
US6496443B2 (en) | Data buffer control circuits, integrated circuit memory devices and methods of operation thereof using read cycle initiated data buffer clock signals | |
US6781919B2 (en) | Address selection circuit and semiconductor memory device with synchronous and asynchronous address signal paths | |
JP2956426B2 (ja) | 半導体記憶装置 | |
JP3161377B2 (ja) | 半導体記憶装置 | |
JP4727073B2 (ja) | 半導体メモリ | |
JP4678471B2 (ja) | 均衡が取れたデュアルエッジでトリガーされたデータビットシフトの回路および方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010123 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080223 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090223 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100223 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140223 Year of fee payment: 13 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |