JP3157249B2 - Semiconductor device package and mounting method - Google Patents

Semiconductor device package and mounting method

Info

Publication number
JP3157249B2
JP3157249B2 JP3732692A JP3732692A JP3157249B2 JP 3157249 B2 JP3157249 B2 JP 3157249B2 JP 3732692 A JP3732692 A JP 3732692A JP 3732692 A JP3732692 A JP 3732692A JP 3157249 B2 JP3157249 B2 JP 3157249B2
Authority
JP
Japan
Prior art keywords
chip
semiconductor device
chips
tape carrier
inner leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3732692A
Other languages
Japanese (ja)
Other versions
JPH05206216A (en
Inventor
広之 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP3732692A priority Critical patent/JP3157249B2/en
Publication of JPH05206216A publication Critical patent/JPH05206216A/en
Application granted granted Critical
Publication of JP3157249B2 publication Critical patent/JP3157249B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE:To prevent enlargement of a printed board at the time of final packaging, and restrain the cost increase of the printed board. CONSTITUTION:A square device hole 6 is formed at the central part of a base film 2. Inner leads 8a protrude in the device hole 6 and are bent upward, with which a small-sized IC chip 16 is so connected that the surface faces downward. On the outside of the device hole 6, four device holes 10 are formed so as to surround the device hole 6. Inner leads 12a protrude in the device holes 10 and are bent downward. A large-sized IC chip 16 is so connected with the inner leads 12a that the surface faces upward.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はテープキャリアを用いる
TAB方式の半導体装置実装体及びその実装方法に関す
るものである。
The present invention relates to a semiconductor device mounting body and mounting method thereof TAB method using te Pukyaria.

【0002】[0002]

【従来の技術】近年、半導体装置(以下、ICという)
は仕様が多様化されてきている。仕様の多様化に対応す
るために、仮にIC1チップ内に様々な機能をもたせた
構造とすれば、必然的にICチップが巨大化してしま
い、それにともなって歩留まりが低下する。一方、IC
も小型化に対するニーズが強い。そこで、ある機能をも
つICはそれだけで1チップとし、別の機能をもつIC
はそれだけで別の1チップとすることにより、IC製造
工程での歩留まりを高レベルに維持するようにし、実装
段階では複数個のICチップを実装することが行なわれ
ている。
2. Description of the Related Art In recent years, semiconductor devices (hereinafter referred to as ICs) have been developed.
Have been diversified in specifications. If the IC1 chip is provided with various functions to cope with the diversification of specifications, the IC chip inevitably becomes large, and accordingly, the yield decreases. On the other hand, IC
There is also a strong need for miniaturization. Therefore, an IC having a certain function alone is used as one chip, and an IC having another function is provided.
Is used alone to maintain the yield in the IC manufacturing process at a high level, and a plurality of IC chips are mounted at the mounting stage.

【0003】現在の主流のIC実装方法はSMT(表面
実装)とも呼ばれ、ガラスエポキシ基板などのプリント
基板へICを面実装している。この場合、ICチップが
プリント基板の平面上に配置されるので、プリント基板
が広くて大きいものになり、コスト高にもなる。ICチ
ップ実装の一手段としてTAB(Tape Automated Bondi
ng)方式が用いられている。TAB方式では一般にIC
チップに合わせたテープキャリアが製作され、1つのテ
ープキャリアには1個のICチップのみが実装される。
[0003] The current mainstream IC mounting method is also called SMT (surface mounting), and the IC is surface mounted on a printed board such as a glass epoxy board. In this case, since the IC chip is arranged on the plane of the printed circuit board, the printed circuit board is large and large, and the cost is high. TAB (Tape Automated Bondi)
ng) method is used. In the TAB system, generally IC
A tape carrier according to the chip is manufactured, and only one IC chip is mounted on one tape carrier.

【0004】チップサイズの異なるICチップに対して
共通のテープキャリアを用いることができるようにする
ために、複数のICチップ用のインナーリード群を設け
ておき、実装するICチップに対応したインナーリード
群を使用することにより、テープキャリアの共通化を図
った例がある(特開平3−85752号公報参照)。そ
のテープキャリアでも1つのテープキャリアには1個の
ICチップのみが実装される。
In order that a common tape carrier can be used for IC chips having different chip sizes, inner lead groups for a plurality of IC chips are provided, and inner leads corresponding to the IC chips to be mounted are provided. There is an example in which tape carriers are shared by using a group (see Japanese Patent Application Laid-Open No. 3-85752). Even in this tape carrier, only one IC chip is mounted on one tape carrier.

【0005】[0005]

【発明が解決しようとする課題】従来のICチップの実
装ではICチップをプリント基板の平面上にしか並べる
ことができないため、プリント基板が広くて大きいもの
になっている。そこで、本発明の第1の目的は、最終実
装時のプリント基板の巨大化を防ぎ、プリント基板が高
コスト化するのを防ぐテープキャリアを用いた実装体を
提供することである。本発明の第の目的は、そのテー
プキャリアを用いた実装方法を提供することである。
In the conventional mounting of IC chips, the IC chips can be arranged only on the plane of the printed circuit board, so that the printed circuit board is large and large. Therefore, a first object of the present invention is to provide a mounting body using a tape carrier that prevents the printed circuit board from becoming too large at the time of final mounting and prevents the printed circuit board from increasing in cost.
To provide. A second object of the present invention is to provide a mounting method using the tape carrier.

【0006】[0006]

【課題を解決するための手段】本発明で用いるテープキ
ャリアでは、ICチップと接続されるインナーリードが
突出しているデバイス穴により規定される一ICチップ
用の領域が少なくとも1個のサイズの異なる他の一IC
チップ用の領域と重複している。本発明の実装方法で
は、このテープキャリアの重複領域のインナーリードを
ベースフィルム面に対して互いに反対方向に折り曲げ
(フォーミング工程)、まず小チップ用のインナーリー
ドにそれに対応するICチップをインナーボンディング
し、その後大チップ用のインナーリードにそれに対応す
るICチップを前記小チップとはチップ表面どおしが対
向する方向にしてインナーボンディングする。テープキ
ャリアにICチップを実装した後、テープキャリアのア
ウターリードをプリント基板上に接続することにより、
ICチップがプリント基板に実装される。本発明の実装
体では、このテープキャリアの重複領域のインナーリー
ドが、ベースフィルム面に対して互いに反対方向に折り
曲げられ、各領域にそれぞれのICチップが実装されて
いる。テープキャリアに実装された状態では重複領域で
小チップと大チップが互いに表面を対向させている。
In the tape carrier used in the present invention , at least one area for one IC chip defined by a device hole from which an inner lead connected to the IC chip protrudes has a different size. One IC
It overlaps with the chip area. In the mounting method of the present invention, the inner leads in the overlapping area of the tape carrier are bent in opposite directions to the base film surface (forming step), and first, the corresponding IC chip is inner-bonded to the inner leads for the small chips. , you inner bonding in the direction etc. chip surface which is pushed opposite to the then the small chip IC chips corresponding thereto to the inner leads for a large tip. After mounting the IC chip on Te Pukyaria, by connecting the outer lead of the tape carrier on a printed circuit board,
An IC chip is mounted on a printed circuit board. In the mounting body of the present invention, the inner leads in the overlapping area of the tape carrier are bent in directions opposite to each other with respect to the base film surface, and respective IC chips are mounted in each area. When mounted on the tape carrier, the small chip and the large chip face each other in the overlapping area.

【0007】[0007]

【実施例】図1と図2は一実施例のIC実装体を表わ
す。図1は平面図、図2(A)は斜視図、図2(B)は
図1のB−B線位置での断面図である。図1で、ベース
フィルム2は上下方向に延びており、その両側部にはテ
ープキャリアを送るための穴4があけられている。ベー
スフィルム2の中央部には小サイズのICチップを実装
するための四辺形のデバイス穴6があけられ、デバイス
穴6には小チップ用のリード8のインナーリード8aが
突出している。デバイス穴6の外側には大きいサイズの
ICチップを実装するためのデバイス穴10がデバイス
穴6を取り囲むように4つあけられており、デバイス穴
10には大きいサイズのICチップ用のリード12のイ
ンナーリード12aが突出している。デバイス穴10よ
りも更に外側にはこのテープキャリアにICチップを実
装した後、切断してプリント基板に実装するための切断
用の穴14が4つあけられており、穴14を横切るリー
ド8,12はプリント基板に接続されるアウターリード
となる。
1 and 2 show an IC package according to an embodiment. 1 is a plan view, FIG. 2A is a perspective view, and FIG. 2B is a cross-sectional view taken along a line BB in FIG. In FIG. 1, a base film 2 extends vertically, and holes 4 for feeding a tape carrier are formed on both sides thereof. A quadrangular device hole 6 for mounting a small-sized IC chip is formed in the center of the base film 2, and an inner lead 8 a of a small chip lead 8 protrudes from the device hole 6. Outside the device hole 6, four device holes 10 for mounting a large-sized IC chip are formed so as to surround the device hole 6, and the device hole 10 is provided with a lead 12 for a large-sized IC chip. The inner lead 12a protrudes. Further outside the device hole 10, four cutting holes 14 are provided for mounting the IC chip on the tape carrier and then cutting and mounting the IC chip on a printed circuit board. Reference numeral 12 denotes an outer lead connected to the printed circuit board.

【0008】小さいサイズのICチップ用のインナーリ
ード8aは、図2では上方向に折り曲げられたフォーミ
ング処理が施され、大きいサイズのICチップ用のイン
ナーリード12aはインナーリード8aとは反対方向に
折り曲げられたフォーミング処理が施されている。イン
ナーリード8aには小さいサイズのICチップ16が表
面(パッドが形成されている面)を下に向けてインナー
リード8aに接続されており、大きいサイズのICチッ
プ18は表面を上に向けてインナーリード12aに接続
されている。図2のようにインナーリード8aと12a
がベースフイルム面を挾んで互いに反対方向に折り曲げ
られてフォーミングされているのは、実装されたICチ
ップ16と18とが接触しないように、また、一方のI
Cチップが他方のICチップ用のインナーリードと接触
しないようにするためである。
In FIG. 2, the inner leads 8a for the small-sized IC chips are subjected to a forming process bent upward, and the inner leads 12a for the large-sized IC chips are bent in the opposite direction to the inner leads 8a. The formed forming process is performed. A small-sized IC chip 16 is connected to the inner lead 8a with the front surface (the surface on which the pad is formed) facing down, and the large-sized IC chip 18 is connected to the inner lead 8a with the front surface facing up. It is connected to the lead 12a. As shown in FIG. 2, the inner leads 8a and 12a
Are formed by being bent in opposite directions with the base film surface interposed therebetween so that the mounted IC chips 16 and 18 do not come into contact with each other, and one of the IC chips 16 and 18 is formed.
This is to prevent the C chip from contacting the inner lead for the other IC chip.

【0009】図1、図2のようにICチップ16,18
をそれぞれのインナーリード8a,12aに接続した
後、ICチップ16,18を樹脂封止し、電気検査を行
なった後、穴14の位置でベースフィルム2を切断し、
アウターリードをプリント基板に接続する。
As shown in FIG. 1 and FIG.
Are connected to the inner leads 8a and 12a, the IC chips 16 and 18 are sealed with a resin, an electric test is performed, and then the base film 2 is cut at the position of the hole 14.
Connect the outer leads to the printed circuit board.

【0010】次に、図1、図2に示される実施例の実装
方法を図3により説明する。 (A)小さいサイズのICチップ用のデバイス穴6に突
出したインナーリード8aを図で上方向に折り曲げるフ
ォーミング処理をし、外側の大チップ用のデバイス穴1
0のインナーリード12aを下側へ折り曲げるフォーミ
ング処理を施すために、インナーリード8a用の固定台
20を上側に配置し、下側には可動パンチ22を配置す
る。また大チップ用の固定台24を下側に配置し、大チ
ップ用可動パンチ26を上側に配置する。可動パンチ2
2と26を矢印方向に移動させることにより、インナー
リード8aが上側に折り曲げられ、インナーリード12
aが下側に折り曲げられるフォーミングが施される。
Next, a mounting method of the embodiment shown in FIGS. 1 and 2 will be described with reference to FIG. (A) The inner lead 8a protruding into the device hole 6 for the small-sized IC chip is subjected to a forming process in which the inner lead 8a is bent upward in FIG.
In order to perform a forming process for bending the 0 inner lead 12a downward, the fixed base 20 for the inner lead 8a is disposed on the upper side, and the movable punch 22 is disposed on the lower side. Further, the fixed base 24 for the large chip is arranged on the lower side, and the movable punch 26 for the large chip is arranged on the upper side. Movable punch 2
By moving 2 and 26 in the direction of the arrow, the inner lead 8a is bent upward and the inner lead 12a is bent.
Forming in which a is bent downward is performed.

【0011】(B)はインナーリード8a,12aがフ
ォーミングされた状態を表わしている。 (C)テープキャリアをインナーリード8aが下側にな
るように配置し、小さいサイズのICチップ16をボン
ディングパッドが設けられている表面が上を向く状態で
インナーリードボンディングを行なう。このときのボン
ディングツールは従来から用いられている圧着面が四角
形状のもので行なう。
FIG. 2B shows a state in which the inner leads 8a and 12a are formed. (C) The tape carrier is arranged so that the inner leads 8a are on the lower side, and the inner lead bonding is performed on the small-sized IC chip 16 with the surface on which the bonding pads are provided facing upward. At this time, the bonding tool used here has a conventional crimping surface having a square shape.

【0012】(D)テープキャリアを反転させて大チッ
プ用のインナーリード12aが下側になり、それに接続
される大きいサイズのICチップ18が表面を上に向け
る状態にしてインナーリードボンディングを行なう。こ
の際、すでに小さいサイズのICチップ16がボンディ
ングされているため、ボンディングツールはICチップ
16を避ける形状のボンディングツールを使用する。こ
れで図1、図2の状態の実装体が得られる。
(D) The tape carrier is inverted so that the inner lead 12a for the large chip is on the lower side, and the large-sized IC chip 18 connected to the inner lead 12a is faced upward to perform inner lead bonding. At this time, since the small-sized IC chip 16 has already been bonded, a bonding tool having a shape avoiding the IC chip 16 is used as the bonding tool. As a result, the package in the state shown in FIGS. 1 and 2 is obtained.

【0013】本発明は図1、図2の実施例に示されるよ
うに、小さいサイズの1個のICチップ16と大きいサ
イズの1個のICチップ18とが互いに対面する状態に
実装されたものに限らず、例えば図4に示されるよう
に、大きいサイズの1個のICチップ18が実装されて
いる領域内に、小さいサイズの2個のICチップ16a
と16bが、テープキャリアのベースフィルム2の面に
対して互いに反対方向にフォーミングされたそれぞれの
インナーリードに互いに対面するようにインナーボンデ
ィングすることもできる。
As shown in the embodiments of FIGS. 1 and 2, the present invention has a structure in which one small-sized IC chip 16 and one large-sized IC chip 18 are mounted so as to face each other. For example, as shown in FIG. 4 , as shown in FIG. 4 , two small IC chips 16 a
And 16b may be inner-bonded so as to face each other to the respective inner leads formed in opposite directions to the surface of the base film 2 of the tape carrier.

【0014】[0014]

【発明の効果】本発明ではテープキャリアの1つの領域
に2個以上のICチップがそれぞれの領域を重複させた
状態でボンディングされるので、テープキャリアの面積
が小さくてすみ、テープキャリアのコストが低下する。
1領域に2チップ以上を実装することにより、同一面積
で複数の機能をもたせることになり、ひいてはICを搭
載した機器の小型化を図ることができる。高付加価値で
高機能なICを1チップで作ろうとすると、チップサイ
ズが大きくなって歩留まりが低下し、ひいてはコストが
高くなり、また供給が不安定になるなどの不具合な点が
あるが、本発明により実装すれば、高機能なICを無理
に1チップ化する必要がなく、機能別にそれぞれのIC
チップとして製作すればよいので、製造時の歩留まりが
向上し、コストが低下し、供給が安定化するといった利
点が生まれる。
According to the present invention, since two or more IC chips are bonded to one area of the tape carrier in a state where the respective areas overlap each other, the area of the tape carrier can be small, and the cost of the tape carrier can be reduced. descend.
By mounting two or more chips in one area, a plurality of functions can be provided in the same area, and the size of a device equipped with an IC can be reduced. If a high-value-added, high-performance IC is to be manufactured on a single chip, the chip size will increase, the yield will decrease, the cost will increase, and the supply will be unstable. If implemented according to the invention, it is not necessary to forcibly integrate high-performance ICs into one chip,
Since it may be manufactured as a chip, advantages such as an improvement in manufacturing yield, a reduction in cost, and a stable supply are obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】一実施例の実装体を示す平面図である。FIG. 1 is a plan view showing a package according to an embodiment.

【図2】同実施例を示す図であり、(A)は斜視図、
(B)は図1のB−B線位置での断面図である。
FIG. 2 is a view showing the same embodiment, (A) is a perspective view,
FIG. 2B is a cross-sectional view taken along a line BB in FIG. 1.

【図3】図1の実施例の実装方法を示す工程断面図であ
る。
FIG. 3 is a process sectional view showing a mounting method of the embodiment of FIG. 1;

【図4】他の実施例の実装体を示す断面図である。FIG. 4 is a cross-sectional view showing a package according to another embodiment.

【符号の説明】[Explanation of symbols]

2 テープキャリアのベースフィルム 6 小チップ用のデバイス穴 8a,12a インナーリード 8 大チップ用のデバイス穴 16,16a,16b,18 ICチップ 2 Base film of tape carrier 6 Device hole for small chip 8a, 12a Inner lead 8 Device hole for large chip 16, 16a, 16b, 18 IC chip

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体装置チップと接続されるインナー
リードが突出しているデバイス穴により規定される一半
導体装置チップ用の領域が少なくとも1個のサイズの異
なる他の一半導体装置チップ用の領域と重複しているテ
ープキャリアの重複領域のインナーリードが、ベースフ
ィルム面に対して互いに反対方向に折り曲げられ、各領
域にそれぞれの半導体装置チップが実装されていること
を特徴する半導体装置実装体。
An area for one semiconductor device chip defined by a device hole from which an inner lead connected to the semiconductor device chip protrudes overlaps with at least one area for another semiconductor device chip having a different size. A semiconductor device package wherein inner leads in overlapping regions of the tape carrier are bent in opposite directions to a base film surface, and respective semiconductor device chips are mounted in each region.
【請求項2】 半導体装置チップと接続されるインナー
リードが突出しているデバイス穴により規定される一半
導体装置チップ用の領域が少なくとも1個のサイズの異
なる他の一半導体装置チップ用の領域と重複しているテ
ープキャリアの重複領域のインナーリードをベースフィ
ルム面に対して互いに反対方向に折り曲げるフォーミン
グ工程と、小チップ用のインナーリードにそれに対応す
る半導体装置チップをインナーボンディングする工程
と、その後大チップ用のインナーリードにそれに対応す
る半導体装置チップを前記小チップとはチップ表面どお
しが対向する方向にしてインナーボンディングする工程
と、を備えたことを特徴とする半導体装置の実装方法。
2. A region for one semiconductor device chip defined by a device hole from which an inner lead connected to the semiconductor device chip protrudes overlaps with at least one region for another semiconductor device chip having a different size. Forming step of bending the inner leads in the overlapping region of the tape carrier in the opposite directions to the base film surface, inner bonding the corresponding semiconductor device chips to the inner leads for the small chips, and then forming the large chips A step of inner bonding the semiconductor device chip corresponding to the inner lead to a direction in which the chip surface faces the small chip.
JP3732692A 1992-01-27 1992-01-27 Semiconductor device package and mounting method Expired - Fee Related JP3157249B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3732692A JP3157249B2 (en) 1992-01-27 1992-01-27 Semiconductor device package and mounting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3732692A JP3157249B2 (en) 1992-01-27 1992-01-27 Semiconductor device package and mounting method

Publications (2)

Publication Number Publication Date
JPH05206216A JPH05206216A (en) 1993-08-13
JP3157249B2 true JP3157249B2 (en) 2001-04-16

Family

ID=12494530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3732692A Expired - Fee Related JP3157249B2 (en) 1992-01-27 1992-01-27 Semiconductor device package and mounting method

Country Status (1)

Country Link
JP (1) JP3157249B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3551114B2 (en) 2000-02-25 2004-08-04 日本電気株式会社 Semiconductor device mounting structure and method
US6664618B2 (en) 2001-05-16 2003-12-16 Oki Electric Industry Co., Ltd. Tape carrier package having stacked semiconductor elements, and short and long leads

Also Published As

Publication number Publication date
JPH05206216A (en) 1993-08-13

Similar Documents

Publication Publication Date Title
US7521294B2 (en) Lead frame for semiconductor package
US4994896A (en) Semiconductor device
US4951120A (en) Lead frame and semiconductor device using the same
JP2852178B2 (en) Film carrier tape
US20090045491A1 (en) Semiconductor package structure and leadframe thereof
JP3157249B2 (en) Semiconductor device package and mounting method
US6565008B2 (en) Module card and a method for manufacturing the same
EP0204102A2 (en) Direct connection of lead frame having flexible, tapered leads and mechanical die support
JPH08148623A (en) Semiconductor device
JP2772828B2 (en) Die bonding method
KR20070038234A (en) Flim type semiconductor package with lead changed shape and joining structure of the lead and bump
JP3789741B2 (en) Substrate transport jig
EP0036907B1 (en) Multi-lead plug-in type package for circuit element
JP2947225B2 (en) Method for manufacturing semiconductor device
JP3174238B2 (en) Semiconductor device and method of manufacturing the same
JP2961839B2 (en) Integrated circuit device
JPH06252326A (en) Multi-terminal component, wiring substrate and packaging structure of multi-terminal component
JP2521944B2 (en) Integrated circuit package
JP2642074B2 (en) Ball grid array type semiconductor device and method of manufacturing the same
JPH0199245A (en) Ic package
JPH03265148A (en) Semiconductor device and manufacture thereof
JPH10163408A (en) Manufacturing method for bga-type semiconductor device
JP3192238B2 (en) Method of assembling semiconductor device
JPH01119045A (en) Lead frame
JPS61225827A (en) Mounting structure of semiconductor element

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080209

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090209

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees