JP2961839B2 - Integrated circuit device - Google Patents
Integrated circuit deviceInfo
- Publication number
- JP2961839B2 JP2961839B2 JP2228730A JP22873090A JP2961839B2 JP 2961839 B2 JP2961839 B2 JP 2961839B2 JP 2228730 A JP2228730 A JP 2228730A JP 22873090 A JP22873090 A JP 22873090A JP 2961839 B2 JP2961839 B2 JP 2961839B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- lead
- width
- integrated circuit
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H10W72/701—
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体チップの表面上に形成された金属突起
物（バンプ）とテープキャリアに設けられたリードとが
インナーリードボンディング（Inner Lead Bonding;以
下、ILBという）された集積回路装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] In the present invention, a metal projection (bump) formed on the surface of a semiconductor chip and a lead provided on a tape carrier are formed by inner lead bonding (Inner Lead Bonding; Hereinafter, referred to as an ILB) integrated circuit device.
［従来の技術］ 近時、コンピュータには小型化及び高速化が要求され
ており、これに伴い、コンピュータ等に使用されるLSI
（大規模集積回路）も高速化及び多ピン化が要望されて
いる。[Related Art] Recently, computers have been required to be smaller and faster, and accordingly, LSIs used in computers and the like have been required.
(Large scale integrated circuits) are also required to have higher speeds and more pins.
第７図はこのような高速化及び多ピン化に対応したTA
B（Tape Automated Bonding）技術による従来の集積回
路装置を示す斜視図である。FIG. 7 shows a TA supporting such high speed and multi-pin operation.
It is a perspective view showing the conventional integrated circuit device by the B (Tape Automated Bonding) technology.
LSIチップ21の上面縁部には、複数個のバンプ22が形
成されている。一方、テープキャリア23は、LSIチップ2
1よりも若干大きいデバイスホール25が設けられた絶縁
性フィルム及びこのフィルム上からデバイスホール25内
に導出した複数本のTABリード24等により構成されてい
る。LSIチップ21はデバイスホール25の中央に配置され
ており、各バンプ22は各リード24の先端に個別的にボン
ディングされている。A plurality of bumps 22 are formed on the upper surface edge of the LSI chip 21. On the other hand, the tape carrier 23 has the LSI chip 2
It is composed of an insulating film provided with a device hole 25 slightly larger than 1, and a plurality of TAB leads 24 led out into the device hole 25 from the film. The LSI chip 21 is arranged at the center of the device hole 25, and each bump 22 is individually bonded to the tip of each lead 24.
コンピュータに使用されているこの種の集積回路装置
には、通常、１辺が約15mmの正方形のLSIチップ21が使
用されており、現在、リード24を500本程度有する集積
回路装置が製造されている。この500本のリード24を有
する集積回路装置の場合、LSIチップ21のバンプ22の配
列ピッチは約100μｍである。This type of integrated circuit device used in a computer generally uses a square LSI chip 21 with a side of about 15 mm. Currently, an integrated circuit device having about 500 leads 24 is manufactured. I have. In the case of the integrated circuit device having 500 leads 24, the arrangement pitch of the bumps 22 of the LSI chip 21 is about 100 μm.
バンプ22の大きさは、リード24の幅、ILB時の位置ず
れ並びにボンディングツールの加圧によるバンプ22及び
リード24の横方向の広がり等を考慮して決定されてい
る。通常、バンプ22の幅ＢはTABリード24の幅W0より10
乃至30μｍ広くなっている。The size of the bump 22 is determined in consideration of the width of the lead 24, the displacement during ILB, the lateral spread of the bump 22 and the lead 24 due to the pressing of the bonding tool, and the like. Normally, the width B of the bump 22 is 10 times larger than the width W 0 of the TAB lead 24.
3030 μm wider.
［発明が解決しようとする課題］ しかしながら、上述した従来の集積回路装置において
は、以下に示す問題点がある。[Problem to be Solved by the Invention] However, the above-described conventional integrated circuit device has the following problems.
即ち、従来の集積回路装置においては、ILB時のパン
プ22とTABリード24との目合わせずれ及びボンディング
装置（ボンダー）の精度がバンプ22とTABリード24との
ボンディング位置精度に直接影響する。このため、TAB
リード24がバンプ22にずれて接合され、所定のボンディ
ング強度を確保することができないことがある。また、
特定のバンプ22に接合されたリード24がこのバンプ22に
隣接する他のバンプ22に接触して短絡不良が発生するこ
ともある。That is, in the conventional integrated circuit device, misalignment between the pump 22 and the TAB lead 24 at the time of ILB and the accuracy of the bonding device (bonder) directly affect the bonding position accuracy between the bump 22 and the TAB lead 24. For this reason, TAB
In some cases, the leads 24 are bonded to the bumps 22 while being shifted, so that a predetermined bonding strength cannot be secured. Also,
A lead 24 bonded to a specific bump 22 may come into contact with another bump 22 adjacent to the bump 22 to cause a short circuit failure.
このような短絡不良を回避するためには、TABリード2
4の幅を狭くするか、又はバンプ22の幅を広くすること
が考えられる。しかし、前者の方法では所定のボンディ
ング強度を確保することが困難であると共に、リード24
が変形しやすくなるという欠点がある。また、リード24
の断面積が減少するため、電気抵抗が増大するという欠
点もある。一方、後者の方法においては、必要なバンプ
幅を確保するためにはLSIチップを大型化する必要があ
り、製造コストの上昇を招来すると共に、集積回路装置
の高集積化及び高速化が阻害されるという欠点がある。To avoid such short-circuit failure, use TAB lead 2
It is conceivable to reduce the width of 4 or to increase the width of the bump 22. However, in the former method, it is difficult to secure a predetermined bonding strength, and the lead 24
However, there is a drawback that it is easily deformed. Also, lead 24
There is also a disadvantage that the electric resistance increases because the cross-sectional area of the metal decreases. On the other hand, in the latter method, it is necessary to increase the size of the LSI chip in order to secure the required bump width, which leads to an increase in manufacturing cost and hinders high integration and high speed of the integrated circuit device. Disadvantage.
本発明はかかる問題点に鑑みてなされたものであっ
て、リードとバンプとを常に高精度で接合することがで
き、リードとバンプとの接合部における強度不足及び短
絡不良を回避できる集積回路装置を提供することを目的
とする。The present invention has been made in view of such a problem, and an integrated circuit device capable of always joining a lead and a bump with high accuracy and avoiding insufficient strength and short-circuit failure at a joint between the lead and the bump. The purpose is to provide.
［課題を解決するための手段］ 本発明に係る集積回路装置は、その表面上にバンプが
設けられた半導体チップと、この半導体チップが配置さ
れるデバイスホール及びこのデバイスホールに導出され
て前記バンプに接続されたリードを備えたテープキャリ
アとを有し、前記リードにおける前記バンプとの接続部
には傾斜した壁面を有する凹部が設けられており、前記
リードと前記バンプとは前記凹部の前記壁面で接合され
ており、前記凹部の開口幅が前記バンプの設計幅よりも
大きく、前記凹部の上底部の幅が前記バンプの設計幅よ
りも小さくなっていることを特徴とする。Means for Solving the Problems An integrated circuit device according to the present invention includes a semiconductor chip having a bump provided on a surface thereof, a device hole in which the semiconductor chip is arranged, and the bump which is led out to the device hole. A tape carrier having a lead connected to the lead, a concave portion having an inclined wall surface is provided at a connection portion of the lead with the bump, and the lead and the bump are provided on the wall surface of the concave portion. The width of the opening of the recess is larger than the design width of the bump, and the width of the upper bottom of the recess is smaller than the design width of the bump.
［作用］ 本発明においては、リードにおける前記バンプとの接
続部には傾斜した壁面を有する凹部が設けられており、
リードとバンプとはこの凹部の壁面で係合されている。
従って、半導体チップのバンプとリードとを接合すると
きにバンプとリードとの間に位置ずれがあっても、ボン
ディング装置によりリード先端をバンプに向けて押圧す
ると、リードはその凹部の傾斜した壁面がバンプの縁部
に接触して移動し、少なくとも凹部の２つの壁面がバン
プの２辺に接触した所定の位置で固定される。そして、
更にリードが半導体チップに向けて押圧され、リードと
バンプとが接合される。このようにして、本発明に係る
集積回路装置においては、ILB時に各リードと各バンプ
とが常に高精度で接合されるため、短絡不良及び接合強
度不足を回避することができる。[Operation] In the present invention, a concave portion having an inclined wall surface is provided at a connection portion of the lead with the bump,
The lead and the bump are engaged on the wall surface of the recess.
Therefore, even when there is a displacement between the bump and the lead when joining the bump and the lead of the semiconductor chip, when the tip of the lead is pressed toward the bump by the bonding apparatus, the inclined wall surface of the concave portion of the lead is formed. The bump moves in contact with the edge of the bump, and is fixed at a predetermined position where at least two wall surfaces of the concave portion are in contact with two sides of the bump. And
Further, the lead is pressed toward the semiconductor chip, and the lead and the bump are joined. In this way, in the integrated circuit device according to the present invention, since each lead and each bump are always bonded with high accuracy at the time of ILB, short-circuit failure and insufficient bonding strength can be avoided.
バンプとの接続部におけるリードの幅はバンプの幅に
比して大きい必要がある。しかし、リードの他の部分の
幅をこの接続部における幅よりも細くすると共に、隣接
したリードの長さが交互に異なるようにリードを形成
し、且つ、バンプを前記リードに合わせて半導体チップ
の表面上に千鳥状に配置することにより、リードの配設
ピッチを小さくしてより多くのリードを設けることがで
き、集積回路装置をより一層高集積化することができ
る。The width of the lead at the connection portion with the bump needs to be larger than the width of the bump. However, the width of the other part of the lead is made narrower than the width of this connection part, the lead is formed so that the length of the adjacent lead is alternately different, and the bump of the semiconductor chip is aligned with the lead. By arranging them in a zigzag pattern on the surface, the arrangement pitch of the leads can be reduced and more leads can be provided, so that the integrated circuit device can be further integrated.
［実施例］ 次に、本発明の実施例について添付の図面を参照して
説明する。Example Next, an example of the present invention will be described with reference to the accompanying drawings.
第１図は本発明の第１の実施例に係る集積回路装置を
示す平面図、第２図は同じくそのリードとバンプとの接
合部を示す拡大図、第３図は第２図のIII−III線による
断面図である。FIG. 1 is a plan view showing an integrated circuit device according to a first embodiment of the present invention, FIG. 2 is an enlarged view showing a joint between the lead and the bump, and FIG. It is sectional drawing by the III line.
LSIチップ１の上面縁部には、複数個のバンプ２が周
知のめっき技術により形成されている。また、テープキ
ャリア３にはデバイスホール５が設けられており、リー
ド４はこのデバイスホール５内に導出して形成されてい
る。このリード４は、例えば絶縁フィルム上に厚さが約
35乃至70μｍのCu箔を接合し、このCu箔を周知のエッチ
ング技術により所定の形状に成形することにより形成さ
れており、その表面にはAu、Sn又は半田がめっきされて
いる。A plurality of bumps 2 are formed on the upper surface edge of the LSI chip 1 by a known plating technique. The tape carrier 3 is provided with a device hole 5, and the lead 4 is formed so as to extend into the device hole 5. This lead 4 has a thickness of, for example, approximately
It is formed by bonding a Cu foil of 35 to 70 μm and shaping the Cu foil into a predetermined shape by a known etching technique, and the surface thereof is plated with Au, Sn or solder.
このリード４は、第２図に示すように、その幅W0がバ
ンプ２の幅Ｂよりも大きくなっている。また、リード４
の先端部の下面には凹部６が設けられており、第３図に
示すように、この凹部６の開口幅（リード下面における
凹部６の幅）W1はバンプ２の幅Ｂよりも大きく、凹部６
の上底部の幅はバンプ２の幅Ｂよりも若干小さくなって
いる。従って、この凹部６のリード４の幅方向の２つの
壁面は、傾斜した傾斜面になっている。このような形状
の凹部６は、リード４形成前のCu箔をハーフエッチング
することにより、容易に形成することができる。なお、
凹部６の開口幅W1は、ILB時のバンプ２とリード４との
位置合わせにおける位置ずれとバンプ２の幅Ｂとを加算
した寸法以上に設定される。As shown in FIG. 2, the width W 0 of the lead 4 is larger than the width B of the bump 2. Also, lead 4
Of the lower surface of the tip a recess 6 is provided, as shown in FIG. 3, W 1 (the width of the recess 6 of the lead lower surface) opening width of the recess 6 is larger than the width B of the bump 2, Recess 6
Is slightly smaller than the width B of the bump 2. Therefore, the two wall surfaces of the recess 6 in the width direction of the lead 4 are inclined surfaces. The concave portion 6 having such a shape can be easily formed by half-etching the Cu foil before forming the lead 4. In addition,
The opening width W 1 of the recess 6 is set to a position shifted a higher dimension obtained by adding the width B of the bump 2 in alignment with the bump 2 and the lead 4 during ILB.
LSIチップ１とリード４とは、第３図に示すように、
凹部６の前記２つの傾斜面とバンプ２の上面の相互に対
向する２辺とが接触するようにして接合されている。The LSI chip 1 and the leads 4 are, as shown in FIG.
The two inclined surfaces of the recess 6 and the two opposing sides of the upper surface of the bump 2 are joined so that they contact each other.
第４図（ａ）乃至（ｃ）は本実施例の集積回路装置の
製造方法を工程順に示す断面図である。FIGS. 4A to 4C are cross-sectional views showing a method of manufacturing the integrated circuit device according to the present embodiment in the order of steps.
ボンディング装置はボンディングステージ８及びボン
ディングツール７により構成されている。ボンディング
ステージ８はその上面が平坦な台である。また、ボンデ
ィングツール７はボンディングステージ８の上方に配置
されており、その下面の縁部には下方に向かって突出し
た凸部が設けられている。このボンディングツール７
は、適宜の駆動装置により駆動されて、ボンディングス
テージ８の上方を上下方向に移動するようになってい
る。The bonding apparatus includes a bonding stage 8 and a bonding tool 7. The bonding stage 8 is a table whose upper surface is flat. The bonding tool 7 is disposed above the bonding stage 8, and has a convex portion projecting downward at the edge of the lower surface. This bonding tool 7
Is driven by an appropriate driving device to move vertically above the bonding stage 8.
先ず、第４図（ａ）に示すように、ボンディングステ
ージ８上にLSIチップ１を載置する。そして、デバイス
ホール５内に導出したリード４の先端部とバンプ２とが
略整合するようにして、LSIチップ１上にテープキャリ
ア３を配置する。First, as shown in FIG. 4A, the LSI chip 1 is mounted on the bonding stage 8. Then, the tape carrier 3 is arranged on the LSI chip 1 such that the tip of the lead 4 led into the device hole 5 and the bump 2 are substantially aligned.
次に、第４図（ｂ）に示すように、ボンディングツー
ル７を下方に移動させ、このボンディングツール７の下
面縁部の凸部によりリード４の先端部をバンプ２に向け
て押圧する。そうすると、リード４の凹部６の傾斜面の
いずれか１つの面がバンプ２の縁部に接触し、この傾斜
面に沿ってリード４が移動する。そして、第３図に示す
ように、凹部６の２つの傾斜面がバンプ２の上面の２辺
に接触し、この状態でリード４がバンプ２上に固定され
る。その後、更にボンディングツール７によりリード４
を押圧すると共にリード４とバンプ２との接触部を加熱
することにより、リード４とバンプ２とを加熱圧着す
る。Next, as shown in FIG. 4 (b), the bonding tool 7 is moved downward, and the tip of the lead 4 is pressed toward the bump 2 by the projection on the lower edge of the bonding tool 7. Then, any one of the inclined surfaces of the concave portion 6 of the lead 4 comes into contact with the edge of the bump 2, and the lead 4 moves along the inclined surface. Then, as shown in FIG. 3, the two inclined surfaces of the concave portion 6 come into contact with the two sides of the upper surface of the bump 2, and the lead 4 is fixed on the bump 2 in this state. After that, the bonding tool 7 further leads 4
Is pressed and the contact portion between the lead 4 and the bump 2 is heated, whereby the lead 4 and the bump 2 are thermocompression bonded.
次いで、第４図（ｃ）に示すように、ボンディングツ
ール７を上昇させた後、集積回路装置をボンディングス
テージ８から取り外す。Next, as shown in FIG. 4 (c), after raising the bonding tool 7, the integrated circuit device is removed from the bonding stage 8.
本実施例においては、上述の如く、ILB時のリード４
とバンプ２との位置合わせにおいて位置ずれがあって
も、ILB工程においてこの位置ずれが自動的に修整され
て、凹部６の形状及びバンプ２の大きさ等により決定さ
れる所定の位置でリード４とバンプ２とが固定される。
これにより、リード14とバンプ２とが常に高精度でボン
ディングされる。従って、例えば、１辺が約15mmの正方
形であり、約50乃至70μｍのピッチでバンプが形成され
たLSIチップに約1000本のリードを接合することがで
き、高集積化された集積回路装置を得ることができる。In this embodiment, as described above, the lead 4 at the time of ILB is used.
Even if there is a misalignment in the alignment between the lead 4 and the bump 2, the misalignment is automatically corrected in the ILB process so that the lead 4 And the bump 2 are fixed.
Thus, the lead 14 and the bump 2 are always bonded with high precision. Therefore, for example, about 1000 leads can be bonded to an LSI chip having a square of about 15 mm on a side and bumps formed at a pitch of about 50 to 70 μm, and a highly integrated integrated circuit device can be manufactured. Obtainable.
第５図は本発明の第２の実施例に係る集積回路装置を
示す平面図である。FIG. 5 is a plan view showing an integrated circuit device according to a second embodiment of the present invention.
LSIチップ11の上面にはバンプ12が千鳥状に配列され
て形成されている。一方、テープキャリア13にはデバイ
スホール15が設けられており、TABリード14はこのデバ
イスホール15内に導出して形成されている。リード14に
はデバイスホールへの導出長が交互に異なる２種類のリ
ードが用意されており、これにより千鳥状に配列された
複数のバンプ12に夫々リード14の先端が整合するように
なっている。また、リード14の先端接合部は他の部分に
比して幅が太くなっている。更に、リード14の先端の下
面には、傾斜した４つの壁面を有する凹部16が設けられ
ている。そして、リード14は、この４つの壁面がバンプ
12上面の４辺に接触するようにして、バンプ12に接合さ
れている。On the upper surface of the LSI chip 11, the bumps 12 are formed in a staggered arrangement. On the other hand, the tape carrier 13 is provided with a device hole 15, and the TAB lead 14 is formed to extend into the device hole 15. The lead 14 is provided with two types of leads having alternately different lead-out lengths to the device holes, so that the tips of the leads 14 are aligned with the plurality of bumps 12 arranged in a staggered pattern. . Further, the leading end of the lead 14 has a larger width than other parts. Further, a concave portion 16 having four inclined wall surfaces is provided on the lower surface of the tip of the lead 14. And the lead 14 has bumps on these four walls.
It is joined to the bump 12 so as to contact the four sides of the upper surface 12.
本実施例においては、LSIチップ11にバンプ12が千鳥
状に配列して形成されているため、LISチップ11に第１
の実施例よりも多くのバンプ12を設けることができる。
また、凹部16が傾斜した４つの壁面を有するため、リー
ド14の長さ方向及び幅方向に対して、高精度でリード14
とバンプ12とを接合することができる。これにより、第
１の実施例に比して、より多くのリードを有する集積回
路装置を形成することができる。In this embodiment, since the bumps 12 are formed on the LSI chip 11 in a staggered arrangement, the first
More bumps 12 can be provided than in the embodiment.
Further, since the recess 16 has four inclined wall surfaces, the lead 14 can be formed with high precision in the length direction and the width direction of the lead 14.
And the bump 12 can be joined. As a result, an integrated circuit device having more leads can be formed as compared with the first embodiment.
なお、バンプの形状及び凹部の形状は上述の第１及び
第２の実施例により限定されるものではなく、例えば、
第６図（ａ）乃至（ｆ）に示す種々の形状が考えられ
る。第６図（ａ）乃至（ｃ）に示す集積回路装置におい
ては、バンプ2a,2b,2cが夫々平面視で円形、楕円形及び
六角形状に形成されており、リード4a,4b,4cには、第１
の実施例と同様に、２つの傾斜面が相互に対向して配置
された凹部6a,6b,6cが設けられている。また、第６図
（ｄ）乃至（ｆ）に示す集積回路装置においては、バン
プ2d,2e,2fは夫々平面視で円形、楕円形及び六角形状に
形成されており、リード4d,4e,4fには夫々バンプ2d,2e,
2fと相似形の開口部及び上底面を有する凹部6d,6e,6fが
設けられている。これらの集積回路装置においても、上
述の第１及び第２の実施例と同様の効果を得ることがで
きる。The shape of the bump and the shape of the concave portion are not limited by the above-described first and second embodiments.
Various shapes shown in FIGS. 6A to 6F are conceivable. In the integrated circuit device shown in FIGS. 6 (a) to 6 (c), the bumps 2a, 2b, 2c are formed in a circular, elliptical and hexagonal shape in plan view, respectively, and the leads 4a, 4b, 4c have , First
As in the embodiment, concave portions 6a, 6b, 6c in which two inclined surfaces are arranged to face each other are provided. In the integrated circuit device shown in FIGS. 6 (d) to 6 (f), the bumps 2d, 2e and 2f are formed in a circular, elliptical and hexagonal shape in plan view, respectively, and the leads 4d, 4e and 4f are formed. Have bumps 2d, 2e, respectively.
Concave portions 6d, 6e, 6f having openings and upper bottom surfaces similar to 2f are provided. Also in these integrated circuit devices, the same effects as those of the above-described first and second embodiments can be obtained.
［発明の効果］ 以上説明したように本発明によれば、リードにおける
バンプとの接続部に傾斜した壁面を有する凹部が設けら
れているから、インナーリードボンディング時にはこの
凹部の壁面とバンプの縁部とが接触する位置でリードが
バンプ上に固定されて、この状態でリードとバンプとが
係合される。このため、リードとバンプとのボンディン
グ位置精度が極めて良好であり、常に所定の接合強度を
得ることができると共に、リードが所定のバンプ以外の
バンプに接触することが防止でき、短絡不良の発生を回
避することができる。また、リードとバンプとの間の電
気抵抗が常に一定になり、電気抵抗の安定性が良好であ
る。更に、ボンディング位置精度が良好なため、バンプ
の配列ピッチを従来よりも狭くすることが可能であり、
集積回路装置を従来に比して一層高集積化することがで
きる。[Effects of the Invention] As described above, according to the present invention, the concave portion having the inclined wall surface is provided at the connection portion of the lead with the bump, so that the inner wall surface of the concave portion and the edge of the bump at the time of inner lead bonding. The lead is fixed on the bump at a position where the lead contacts the bump, and the lead and the bump are engaged in this state. For this reason, the bonding position accuracy between the lead and the bump is extremely good, a predetermined bonding strength can always be obtained, and the lead can be prevented from contacting a bump other than the predetermined bump. Can be avoided. Further, the electric resistance between the lead and the bump is always constant, and the electric resistance is stable. Furthermore, since the bonding position accuracy is good, it is possible to make the arrangement pitch of the bumps narrower than before.
The integrated circuit device can be further integrated as compared with the related art.
第１図は本発明の第１の実施例に係る集積回路装置を示
す平面図、第２図は同じくそのリードとバンプとの接合
部を示す拡大図、第３図は第２図のIII−III線による断
面図、第４図（ａ）乃至（ｃ）は同じくその製造方法を
工程順に示す断面図、第５図は本発明の第２の実施例に
係る集積回路装置を示す平面図、第６図（ａ）乃至
（ｆ）はいずれも本発明の他の実施例を示す平面図、第
７図は従来の集積回路装置を示す斜視図である。 1,11,21;LSIチップ、2,12,22;バンプ、3,13,23;テープ
キャリア、4,14,24;リード、5,15,25;デバイスホール、
6,16;凹部、7;ボンディングツール、8;ボンディングス
テージFIG. 1 is a plan view showing an integrated circuit device according to a first embodiment of the present invention, FIG. 2 is an enlarged view showing a joint between the lead and the bump, and FIG. 4 (a) to 4 (c) are cross-sectional views showing the same manufacturing method in the order of steps, FIG. 5 is a plan view showing an integrated circuit device according to a second embodiment of the present invention, 6A to 6F are plan views showing another embodiment of the present invention, and FIG. 7 is a perspective view showing a conventional integrated circuit device. 1,11,21; LSI chip, 2,12,22; bump, 3,13,23; tape carrier, 4,14,24; lead, 5,15,25; device hole,
6,16; recess, 7; bonding tool, 8; bonding stage
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−110739（ＪＰ，Ａ) 特開 昭63−2343（ＪＰ，Ａ) 特開 平１−145827（ＪＰ，Ａ) 特開 昭61−32533（ＪＰ，Ａ) 特開 昭63−228737（ＪＰ，Ａ) 特開 平３−131045（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/60 311 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-63-110739 (JP, A) JP-A-63-1343 (JP, A) JP-A-1-145927 (JP, A) JP-A-61-1 32533 (JP, A) JP-A-63-228737 (JP, A) JP-A-3-131045 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) H01L 21/60 311
Claims (2)
ップと、この半導体チップが配置されるデバイスホール
及びこのデバイスホールに導出されて前記バンプに接続
されたリードを備えたテープキャリアとを有し、前記リ
ードにおける前記バンプとの接続部には傾斜した壁面を
有する凹部が設けられており、前記リードと前記バンプ
とは前記凹部の前記壁面で接合されており、前記凹部の
開口幅が前記バンプの設計幅よりも大きく、前記凹部の
上底部の幅が前記バンプの設計幅よりも小さくなってい
ることを特徴とする集積回路装置。1. A semiconductor device comprising: a semiconductor chip having a bump provided on a surface thereof; a device hole in which the semiconductor chip is disposed; and a tape carrier having a lead led out to the device hole and connected to the bump. A concave portion having an inclined wall surface is provided at a connection portion of the lead with the bump, the lead and the bump are joined at the wall surface of the concave portion, and the opening width of the concave portion is An integrated circuit device, wherein the width is larger than a design width of the bump, and a width of an upper bottom portion of the recess is smaller than a design width of the bump.
る凹部が設けられ、前記凹部の開口幅及び開口長が、夫
々前記バンプの設計幅及び設計長さより大きく、前記凹
部の上底部の幅及び長さが前記バンプの設計幅及び設計
長さよりも小さくなっていることを特徴とする請求項１
に記載の集積回路装置。2. The lead is provided with a recess having four inclined wall surfaces, the opening width and the opening length of the recess are respectively larger than the design width and the design length of the bump, and the width of the upper bottom of the recess is provided. 2. The design width and design length of the bump are smaller than the design width and design length of the bump.
3. The integrated circuit device according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2228730A JP2961839B2 (en) | 1990-08-30 | 1990-08-30 | Integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2228730A JP2961839B2 (en) | 1990-08-30 | 1990-08-30 | Integrated circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04109640A JPH04109640A (en) | 1992-04-10 |
| JP2961839B2 true JP2961839B2 (en) | 1999-10-12 |
Family
ID=16880915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2228730A Expired - Fee Related JP2961839B2 (en) | 1990-08-30 | 1990-08-30 | Integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2961839B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2669756B2 (en) * | 1992-05-12 | 1997-10-29 | 明 北原 | Surface mount components and semi-finished products |
| JP2953424B2 (en) * | 1997-03-31 | 1999-09-27 | 日本電気株式会社 | Lead frame for face down bonding |
| JP2009253120A (en) * | 2008-04-09 | 2009-10-29 | Seiko Epson Corp | Semiconductor apparatus and method of manufacturing the same |
-
1990
- 1990-08-30 JP JP2228730A patent/JP2961839B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04109640A (en) | 1992-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8129263B2 (en) | Wire bond interconnection and method of manufacture thereof | |
| US6081035A (en) | Microelectronic bond ribbon design | |
| JP2004040008A (en) | Semiconductor device | |
| US7421778B2 (en) | Method of making an electronic assembly | |
| US5442229A (en) | Metal lead-film carrier assembly having a plurality of film carriers, and film carrier-semiconductor chip assembly and semiconductor device containing such metal lead-film carrier assembly | |
| JP3246010B2 (en) | Electrode structure of flip-chip mounting substrate | |
| KR950014677B1 (en) | IC mounting device | |
| JP2961839B2 (en) | Integrated circuit device | |
| US6300231B1 (en) | Method for creating a die shrink insensitive semiconductor package and component therefor | |
| JPH10107083A (en) | Electric circuit element and its mounting structure | |
| JPH04261054A (en) | Lead of semiconductor package | |
| JPH0547836A (en) | Semiconductor device mounting structure | |
| JP3157249B2 (en) | Semiconductor device package and mounting method | |
| JP2806816B2 (en) | Bonding apparatus and bonding method using the same | |
| JPH0955404A (en) | TAB tape and semiconductor device | |
| JPS63276235A (en) | Semiconductor integrated circuit device | |
| JP2609663B2 (en) | Tape carrier | |
| JPH0442934Y2 (en) | ||
| JPH0810192Y2 (en) | Semiconductor mounting structure | |
| JP2953125B2 (en) | Film carrier semiconductor device | |
| JPH04267535A (en) | Film carrier tape | |
| JPH0778930A (en) | Semiconductor device and its external leads | |
| JP2811888B2 (en) | Carrier film, method of manufacturing the same, and semiconductor device | |
| JP3008576B2 (en) | Film carrier | |
| JPH02178937A (en) | Semiconductor device and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |