JP3149086B2 - Ｐｌｌプリセットデータ補正方法 - Google Patents
Ｐｌｌプリセットデータ補正方法Info
- Publication number
- JP3149086B2 JP3149086B2 JP26170792A JP26170792A JP3149086B2 JP 3149086 B2 JP3149086 B2 JP 3149086B2 JP 26170792 A JP26170792 A JP 26170792A JP 26170792 A JP26170792 A JP 26170792A JP 3149086 B2 JP3149086 B2 JP 3149086B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- preset
- frequency
- preset data
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は通信機等に用いるＰＬＬ
のプリセットデータ補正方法に関するものである。
のプリセットデータ補正方法に関するものである。
【０００２】
【従来の技術】図４に示すような一般的なＰＬＬ回路で
は、記憶手段としてのランダムアクセスメモリー（以下
ＲＡＭという。）１７からのデータによって，プリセッ
ト周波数ごとに、マイクロプロセッサ（以下ＣＰＵとい
う。）１５が可変分周器１８を制御するとともに、デジ
タル／アナログ変換器（以下Ｄ／Ａ変換器という。）１
３を介して電圧制御型発振器（以下ＶＣＯという。）１
２を制御して、ＰＬＬ回路の発振周波数を高速で切り換
え、周波数スキャンを行っていた。
は、記憶手段としてのランダムアクセスメモリー（以下
ＲＡＭという。）１７からのデータによって，プリセッ
ト周波数ごとに、マイクロプロセッサ（以下ＣＰＵとい
う。）１５が可変分周器１８を制御するとともに、デジ
タル／アナログ変換器（以下Ｄ／Ａ変換器という。）１
３を介して電圧制御型発振器（以下ＶＣＯという。）１
２を制御して、ＰＬＬ回路の発振周波数を高速で切り換
え、周波数スキャンを行っていた。
【０００３】前記プリセットデータは、たとえば可変分
周器１８の分周比（以下Ｎデータという。）ごとに、位
相比較器１１で位相を比較してＰＬＬ回路がロックした
時の、ＶＣＯ１２の入力制御電圧をアナログ／デジタル
変換器（以下Ａ／Ｄ変換器という。）１０でデジタル信
号に直し、一定関数に従って補正するか、機器の発熱の
影響によるＶＣＯ１２の発振の誤差を考えて少し低いめ
に補正するかした後、ＣＰＵ１５を介してＲＡＭ１７に
記憶させ、それを随時取り出して、プリセットデータと
して活用するものであった。
周器１８の分周比（以下Ｎデータという。）ごとに、位
相比較器１１で位相を比較してＰＬＬ回路がロックした
時の、ＶＣＯ１２の入力制御電圧をアナログ／デジタル
変換器（以下Ａ／Ｄ変換器という。）１０でデジタル信
号に直し、一定関数に従って補正するか、機器の発熱の
影響によるＶＣＯ１２の発振の誤差を考えて少し低いめ
に補正するかした後、ＣＰＵ１５を介してＲＡＭ１７に
記憶させ、それを随時取り出して、プリセットデータと
して活用するものであった。
【０００４】以上のＣＰＵ１５による制御は、ふつうリ
ードオンリーメモリー（以下ＲＯＭという。）１６内の
制御プログラム，データによって行われる。
ードオンリーメモリー（以下ＲＯＭという。）１６内の
制御プログラム，データによって行われる。
【０００５】
【発明が解決しようとする課題】しかし、従来の補正方
法では、機器の発熱の影響による誤差を考えて、所望の
周波数にロックしているＶＣＯの印加電圧より少し低め
の値をＲＯＭやＲＡＭ等の半導体メモリーにプリセット
データとして記憶させてあるので、ロックレンジの中心
値を正確にプリセットすることは難しく、所望の周波数
からのある程度の誤差は避けられなくて、そのためプリ
セットデータを与えた後のロックアップタイムが長くな
りがちであった。
法では、機器の発熱の影響による誤差を考えて、所望の
周波数にロックしているＶＣＯの印加電圧より少し低め
の値をＲＯＭやＲＡＭ等の半導体メモリーにプリセット
データとして記憶させてあるので、ロックレンジの中心
値を正確にプリセットすることは難しく、所望の周波数
からのある程度の誤差は避けられなくて、そのためプリ
セットデータを与えた後のロックアップタイムが長くな
りがちであった。
【０００６】これでは、高速周波数ホッピング方式のス
ペクトラム拡散通信や一般の無線通信機の超高速スキャ
ンに使用されるＰＬＬ回路では、ロックする前に周波数
が切り替わってしまい、周波数の精度が悪くなり動作に
支障が出る場合もあった。
ペクトラム拡散通信や一般の無線通信機の超高速スキャ
ンに使用されるＰＬＬ回路では、ロックする前に周波数
が切り替わってしまい、周波数の精度が悪くなり動作に
支障が出る場合もあった。
【０００７】本発明は、上記の問題点にかんがみて提案
されたもので、プリセット型ＰＬＬ回路において、温
度，湿度などその場の環境のもとで、ロックアップタイ
ムの最も短いプリセットデータを得るためのプリセット
データ補正方法を提供することを目的としている。
されたもので、プリセット型ＰＬＬ回路において、温
度，湿度などその場の環境のもとで、ロックアップタイ
ムの最も短いプリセットデータを得るためのプリセット
データ補正方法を提供することを目的としている。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、本発明のＰＬＬプリセットデータ補正方法において
は、位相比較器と、可変分周器と、各分周比に対応する
プリセットデータを記憶する記憶手段と、前記プリセッ
トデータによってプリセットされる電圧制御型発振器と
からなるプリセット型ＰＬＬ回路のＰＬＬプリセットデ
ータ補正方法において、ロック状態にある電圧制御型発
振器のデータを増加させ、前記アンロック信号が出力さ
れた時点のデータを出力するステップと、ロック状態に
ある電圧制御型発振器のデータをを減少させ、前記アン
ロック信号が出力された時点のデータを出力するステッ
プと、出力された２つのデータの平均値を求め、プリセ
ットデータとして上記記憶手段に書き込むステップと、
を設けるという方法を用いた。
に、本発明のＰＬＬプリセットデータ補正方法において
は、位相比較器と、可変分周器と、各分周比に対応する
プリセットデータを記憶する記憶手段と、前記プリセッ
トデータによってプリセットされる電圧制御型発振器と
からなるプリセット型ＰＬＬ回路のＰＬＬプリセットデ
ータ補正方法において、ロック状態にある電圧制御型発
振器のデータを増加させ、前記アンロック信号が出力さ
れた時点のデータを出力するステップと、ロック状態に
ある電圧制御型発振器のデータをを減少させ、前記アン
ロック信号が出力された時点のデータを出力するステッ
プと、出力された２つのデータの平均値を求め、プリセ
ットデータとして上記記憶手段に書き込むステップと、
を設けるという方法を用いた。
【０００９】
【作用】記憶手段からプリセットすべき周波数に対応す
るＮデータとプリセットデータの初期値が取り出され、
可変分周器にはＮデータが、ＶＣＯにはプリセットデー
タの初期値が入力される。ＶＣＯはプリセットデータの
初期値に応じた周波数で発振する。プリセットデータの
初期値は正確で、ＶＣＯの出力周波数は必ずロックレン
ジに入っている。
るＮデータとプリセットデータの初期値が取り出され、
可変分周器にはＮデータが、ＶＣＯにはプリセットデー
タの初期値が入力される。ＶＣＯはプリセットデータの
初期値に応じた周波数で発振する。プリセットデータの
初期値は正確で、ＶＣＯの出力周波数は必ずロックレン
ジに入っている。
【００１０】次にその初期値に規定値を加え、それをＶ
ＣＯに入力して位相比較器でロック状態を監視する。そ
の状態で、ＰＬＬ回路がまだロック状態であれば、更に
規定値を加える。そして、ＰＬＬ回路のロックが外れア
ンロック状態になったら、その時点のＶＣＯへの入力デ
ータを、記憶手段に一時記憶する。
ＣＯに入力して位相比較器でロック状態を監視する。そ
の状態で、ＰＬＬ回路がまだロック状態であれば、更に
規定値を加える。そして、ＰＬＬ回路のロックが外れア
ンロック状態になったら、その時点のＶＣＯへの入力デ
ータを、記憶手段に一時記憶する。
【００１１】次に、前記のプリセットデータの初期値が
再びＶＣＯに入力される。今度は初期値から規定値ずつ
減じていき、それをＶＣＯに入力して位相比較器でロッ
ク状態を監視する。位相比較器がロック状態であれば、
更に規定値を減じる。そして、ＰＬＬ回路のロックが外
れアンロック状態になったら、その時点のＶＣＯの入力
データを、記憶手段に一時記憶する。
再びＶＣＯに入力される。今度は初期値から規定値ずつ
減じていき、それをＶＣＯに入力して位相比較器でロッ
ク状態を監視する。位相比較器がロック状態であれば、
更に規定値を減じる。そして、ＰＬＬ回路のロックが外
れアンロック状態になったら、その時点のＶＣＯの入力
データを、記憶手段に一時記憶する。
【００１２】次に、上述の２つのデータを記憶手段から
取り出して、その平均値を計算してロックレンジの中心
値を求め、それを所望周波数のＮデータとともにプリセ
ットデータとして、前記記憶手段の所定の場所に記憶さ
せておく。
取り出して、その平均値を計算してロックレンジの中心
値を求め、それを所望周波数のＮデータとともにプリセ
ットデータとして、前記記憶手段の所定の場所に記憶さ
せておく。
【００１３】
【実施例】以下に本発明を、実施例を示した図面に基づ
いて、詳細に説明する。図１は本発明のＰＬＬプリセッ
トデータ補正方法を用いたプリセット型ＰＬＬ回路のブ
ロック図で、アンロック検出器を設けたものである。図
２はその制御プログラムのフローチャート図，図３はＣ
ＰＵからの出力データとアンロック信号のタイムチャー
ト図である。
いて、詳細に説明する。図１は本発明のＰＬＬプリセッ
トデータ補正方法を用いたプリセット型ＰＬＬ回路のブ
ロック図で、アンロック検出器を設けたものである。図
２はその制御プログラムのフローチャート図，図３はＣ
ＰＵからの出力データとアンロック信号のタイムチャー
ト図である。
【００１４】図中符号１は位相比較器，２はＶＣＯ，３
はＤ／Ａ変換器，４はＡ／Ｄ変換器，５はＣＰＵ，６は
ＲＯＭ，７はＲＡＭ，８は可変分周器，９は位相比較器
１に内蔵されたアンロック検出器である。なお、データ
はデジタル値であるが、図３の（Ｂ）ではそれをアナロ
グ値に変換してグラフに表している。
はＤ／Ａ変換器，４はＡ／Ｄ変換器，５はＣＰＵ，６は
ＲＯＭ，７はＲＡＭ，８は可変分周器，９は位相比較器
１に内蔵されたアンロック検出器である。なお、データ
はデジタル値であるが、図３の（Ｂ）ではそれをアナロ
グ値に変換してグラフに表している。
【００１５】図２の制御プログラムのフローチャート図
を中心に、図１と図３を参照しながら説明する。本発明
のＰＬＬプリセットデータ補正方法によれば、ステップ
Ｓ１で、先ずＣＰＵ５を介してＲＡＭ７より、プリセッ
ト周波数ｆ１に対応するＮデータＮ1 とプリセットデー
タの初期値Ｓ（Ｎ１）が読み出される。
を中心に、図１と図３を参照しながら説明する。本発明
のＰＬＬプリセットデータ補正方法によれば、ステップ
Ｓ１で、先ずＣＰＵ５を介してＲＡＭ７より、プリセッ
ト周波数ｆ１に対応するＮデータＮ1 とプリセットデー
タの初期値Ｓ（Ｎ１）が読み出される。
【００１６】図２において、プリセット周波数ｆに対応
するＮデータをデータＮとし、プリセット周波数ｆに対
応するプリセットデータの初期値をデータＳ（Ｎ），変
数データをデータＤ（Ｎ）として、ここでは１回目のプ
リセット周波数ｆ１に対応してそれぞれデータＮ１，デ
ータＳ（Ｎ１），データＤ（Ｎ１）としている。これ以
外の記号Ｈ（Ｎ），Ｌ（Ｎ）についても同様である。
するＮデータをデータＮとし、プリセット周波数ｆに対
応するプリセットデータの初期値をデータＳ（Ｎ），変
数データをデータＤ（Ｎ）として、ここでは１回目のプ
リセット周波数ｆ１に対応してそれぞれデータＮ１，デ
ータＳ（Ｎ１），データＤ（Ｎ１）としている。これ以
外の記号Ｈ（Ｎ），Ｌ（Ｎ）についても同様である。
【００１７】ステップＳ２で、取り出されたＮデータＮ
１は可変分周器８に入力され、プリセットデータの初期
値Ｓ（Ｎ１）はデータＤ（Ｎ１）に代入される。図３の
タイミングＴ１で、ステップＳ３のように、データＤ
（Ｎ１）は規定値ｄを加算された後、ステップＳ４でＤ
／Ａ変換器３に入力される。
１は可変分周器８に入力され、プリセットデータの初期
値Ｓ（Ｎ１）はデータＤ（Ｎ１）に代入される。図３の
タイミングＴ１で、ステップＳ３のように、データＤ
（Ｎ１）は規定値ｄを加算された後、ステップＳ４でＤ
／Ａ変換器３に入力される。
【００１８】すると、Ｄ／Ａ変換器３からはそれに応じ
た制御電圧が出てＶＣＯ２に印加され、ＶＣＯ２はその
制御電圧に応じて発振する。ここで、ＶＣＯ２は入力制
御電圧が上がると、出力周波数も高くなるように構成さ
れている。
た制御電圧が出てＶＣＯ２に印加され、ＶＣＯ２はその
制御電圧に応じて発振する。ここで、ＶＣＯ２は入力制
御電圧が上がると、出力周波数も高くなるように構成さ
れている。
【００１９】ＶＣＯ２の出力周波数が可変分周器８に入
ると、それがＮデータに応じて分周されて出力され、そ
の周波数と基準周波数の位相差が位相比較器１で検出さ
れる。前記位相比較器１にはアンロック検出器９が内蔵
され、位相差の状態を監視しており、位相比較器１がア
ンロック状態になると、それを検出してアンロック信号
を出力される。
ると、それがＮデータに応じて分周されて出力され、そ
の周波数と基準周波数の位相差が位相比較器１で検出さ
れる。前記位相比較器１にはアンロック検出器９が内蔵
され、位相差の状態を監視しており、位相比較器１がア
ンロック状態になると、それを検出してアンロック信号
を出力される。
【００２０】アンロック信号が出力されない場合は、ス
テップＳ５とステップＳ３に示すように、ＣＰＵ５の指
令によってデータＤ（Ｎ1 ）を規定値ｄだけ上げ、それ
を再びＤ／Ａ変換器３に入力する。Ｄ／Ａ変換器３が出
力電圧を上げてＶＣＯ２に印加すると、ＶＣＯ２の発振
周波数は上がる。そして上述の経路で位相比較器１でア
ンロック状態をチェックする。以上の動作を、アンロッ
ク信号が出力されるまで繰り返す。このデータの加算の
様子は図３の〔Ｂ〕に表されている。
テップＳ５とステップＳ３に示すように、ＣＰＵ５の指
令によってデータＤ（Ｎ1 ）を規定値ｄだけ上げ、それ
を再びＤ／Ａ変換器３に入力する。Ｄ／Ａ変換器３が出
力電圧を上げてＶＣＯ２に印加すると、ＶＣＯ２の発振
周波数は上がる。そして上述の経路で位相比較器１でア
ンロック状態をチェックする。以上の動作を、アンロッ
ク信号が出力されるまで繰り返す。このデータの加算の
様子は図３の〔Ｂ〕に表されている。
【００２１】位相比較器１のロックレンジから外れる
と、アンロック検出器９は位相比較器１のアンロック状
態を検出し、図３のタイミングＴ２の時点でアンロック
信号Ｕ１を出力する。アンロック信号Ｕ１が出力された
ら、ステップＳ５によってデータの加算を中止し、その
時点でのＣＰＵ５内のデータＤ（Ｎ1'）を読み取り、ス
テップＳ６のように、読み取ったデータＤ（Ｎ1'）をロ
ックレンジの上端周波数のデータＨ（Ｎ1 ）として、Ｒ
ＡＭ７に一時記憶しておく。
と、アンロック検出器９は位相比較器１のアンロック状
態を検出し、図３のタイミングＴ２の時点でアンロック
信号Ｕ１を出力する。アンロック信号Ｕ１が出力された
ら、ステップＳ５によってデータの加算を中止し、その
時点でのＣＰＵ５内のデータＤ（Ｎ1'）を読み取り、ス
テップＳ６のように、読み取ったデータＤ（Ｎ1'）をロ
ックレンジの上端周波数のデータＨ（Ｎ1 ）として、Ｒ
ＡＭ７に一時記憶しておく。
【００２２】次に、ＲＡＭ７から初めに読み込んだプリ
セットデータの初期値Ｓ（Ｎ１）を、タイミングＴ３の
時点でステップＳ７に示すように、再びデータＤ（Ｎ
１）に代入する。続いてステップＳ８で、データＤ（Ｎ
１）から規定値ｄを引き、ステップＳ９でそれをＤ／Ａ
変換器３に入力する。
セットデータの初期値Ｓ（Ｎ１）を、タイミングＴ３の
時点でステップＳ７に示すように、再びデータＤ（Ｎ
１）に代入する。続いてステップＳ８で、データＤ（Ｎ
１）から規定値ｄを引き、ステップＳ９でそれをＤ／Ａ
変換器３に入力する。
【００２３】そして、Ｄ／Ａ変換器３からの制御電圧が
ＶＣＯ２に印加され、可変分周器８で分周され、位相比
較器１で位相を比較してもアンロック信号が出ない時
は、ステップＳ８で、規定値ｄだけ下げる。それを再び
Ｄ／Ａ変換器３に入力して、アンロック信号が出力され
るまで上述の動作を繰り返す。
ＶＣＯ２に印加され、可変分周器８で分周され、位相比
較器１で位相を比較してもアンロック信号が出ない時
は、ステップＳ８で、規定値ｄだけ下げる。それを再び
Ｄ／Ａ変換器３に入力して、アンロック信号が出力され
るまで上述の動作を繰り返す。
【００２４】タイミングＴ４の時点でアンロック信号Ｕ
２が出力されたら、ステップＳ１０でデータの減算を中
止し、その時点でのＣＰＵ５の出力データＤ（Ｎ1"）を
読み取り、ステップＳ１１で、読み取ったデータＤ（Ｎ
1"）をロックレンジの下端周波数のデータＬ（Ｎ１）と
して、ＲＡＭ７に一時記憶しておく。
２が出力されたら、ステップＳ１０でデータの減算を中
止し、その時点でのＣＰＵ５の出力データＤ（Ｎ1"）を
読み取り、ステップＳ１１で、読み取ったデータＤ（Ｎ
1"）をロックレンジの下端周波数のデータＬ（Ｎ１）と
して、ＲＡＭ７に一時記憶しておく。
【００２５】次に、ステップＳ１２で、ロックレンジの
上端周波数のデータＨ（Ｎ１）と下端周波数のデータＬ
（Ｎ１）を平均して、平均値Ｍ（Ｎ１）を出し、それを
周波数ｆ１のプリセットデータとして、ステップＳ１３
で、ＲＡＭ７に書き込む。
上端周波数のデータＨ（Ｎ１）と下端周波数のデータＬ
（Ｎ１）を平均して、平均値Ｍ（Ｎ１）を出し、それを
周波数ｆ１のプリセットデータとして、ステップＳ１３
で、ＲＡＭ７に書き込む。
【００２６】続いてプリセットすべき周波数があれば、
ステップＳ１４によってステップＳ１に戻され、２つめ
のプリセット周波数ｆ２に対応するデータＮ２，データ
Ｓ（Ｎ２）がＲＡＭ７から読み出され、タイミングＴ５
の時点で、可変分周器８にはデータＮ２が、Ｄ／Ａ変換
器３にはデータＳ（Ｎ２）に規定値ｄを足した値がそれ
ぞれ入力される。
ステップＳ１４によってステップＳ１に戻され、２つめ
のプリセット周波数ｆ２に対応するデータＮ２，データ
Ｓ（Ｎ２）がＲＡＭ７から読み出され、タイミングＴ５
の時点で、可変分周器８にはデータＮ２が、Ｄ／Ａ変換
器３にはデータＳ（Ｎ２）に規定値ｄを足した値がそれ
ぞれ入力される。
【００２７】なお、この時はすでにプリセット周波数ｆ
２のロックレンジに入っているのでアンロック信号は出
力されない。以上の動作がプリセットすべき周波数の回
数だけ繰り返される。
２のロックレンジに入っているのでアンロック信号は出
力されない。以上の動作がプリセットすべき周波数の回
数だけ繰り返される。
【００２８】以上の動作のＣＰＵ５による制御は、ＲＯ
Ｍ６に書かれた制御プログラム，データによって実行さ
れる。本実施例ではプリセットデータをデジタル値と
し、それをＤ／Ａ変換器によってアナログ値に変換して
ＶＣＯに入力したが、これをアナログ値として直接ＶＣ
Ｏに印加しても効果は同じである。
Ｍ６に書かれた制御プログラム，データによって実行さ
れる。本実施例ではプリセットデータをデジタル値と
し、それをＤ／Ａ変換器によってアナログ値に変換して
ＶＣＯに入力したが、これをアナログ値として直接ＶＣ
Ｏに印加しても効果は同じである。
【００２９】最初にＤ／Ａ変換器に入力されるプリセッ
トデータ初期値は、本実施例の補正方法を行う前に、予
めＲＡＭ７に記憶させておくが、その値はある程度幅を
持ったロックレンジ内にさえあればよいので、本実施例
のようにアンロック信号を使って求めても、従来例のよ
うにＡ／Ｄ変換器を使って求めてもよく、入力は容易で
ある。
トデータ初期値は、本実施例の補正方法を行う前に、予
めＲＡＭ７に記憶させておくが、その値はある程度幅を
持ったロックレンジ内にさえあればよいので、本実施例
のようにアンロック信号を使って求めても、従来例のよ
うにＡ／Ｄ変換器を使って求めてもよく、入力は容易で
ある。
【００３０】また、本発明のＰＬＬプリセットデータ補
正方法を用いた通信機は、使用者がそれに通電する度に
自動的にプリセットデータを補正する。しかし、使用場
所等の環境の急変化によって、使用者がプリセットデー
タの補正が必要と判断すれば、随時補正できるように通
信機に外部スイッチを設けてもよい。
正方法を用いた通信機は、使用者がそれに通電する度に
自動的にプリセットデータを補正する。しかし、使用場
所等の環境の急変化によって、使用者がプリセットデー
タの補正が必要と判断すれば、随時補正できるように通
信機に外部スイッチを設けてもよい。
【００３１】
【発明の効果】本発明のＰＬＬプリセットデータ補正方
法によると、温度，湿度等の周囲の環境変化に合わせ
て、ロックレンジの中央の周波数を正確にプリセットで
きるので、ロックアップタイムが最も短くてすむ正確な
プリセットデータを得ることができ、特に周波数ホッピ
ング方式のスペクトラム拡散通信で使用されるＰＬＬ回
路に最適で、その他、一般の無線通信機においても周波
数の超高速スキャンがスムーズに行われる。
法によると、温度，湿度等の周囲の環境変化に合わせ
て、ロックレンジの中央の周波数を正確にプリセットで
きるので、ロックアップタイムが最も短くてすむ正確な
プリセットデータを得ることができ、特に周波数ホッピ
ング方式のスペクトラム拡散通信で使用されるＰＬＬ回
路に最適で、その他、一般の無線通信機においても周波
数の超高速スキャンがスムーズに行われる。
【図１】本発明のＰＬＬプリセットデータ補正方法を利
用したアンロック検出器を設けたプリセット型ＰＬＬ回
路のブロック図である。
用したアンロック検出器を設けたプリセット型ＰＬＬ回
路のブロック図である。
【図２】図１のＲＯＭに内蔵された制御プログラムのフ
ローチャート図である。
ローチャート図である。
【図３】図１のＣＰＵの出力データとアンロック信号の
タイムチャート図である。
タイムチャート図である。
【図４】従来のＰＬＬプリセットデータ補正方法を利用
した一般的なプリセット型ＰＬＬ回路の１例のブロック
図である。
した一般的なプリセット型ＰＬＬ回路の１例のブロック
図である。
１ 位相比較器 ２ 電圧制御型発振器（ＶＣＯ） ３ デジタル／アナログ変換器（Ｄ／Ａ変換器） ４ アナログ／デジタル変換器（Ａ／Ｄ変換器） ５ マイクロプロセッサー（ＣＰＵ） ６ リードオンリーメモリー（ＲＯＭ） ７ ランダムアクセスメモリー（ＲＡＭ）〔記憶手段〕 ８ 可変分周器 ９ アンロック検出器
フロントページの続き (56)参考文献 特開 平１−101778（ＪＰ，Ａ) 特開 平３−274917（ＪＰ，Ａ) 特開 平３−247019（ＪＰ，Ａ) 特開 平２−76425（ＪＰ，Ａ) 特開 平４−341014（ＪＰ，Ａ) 実開 平６−19327（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03L 7/06 - 7/187
Claims (1)
- 【請求項１】位相比較器と、可変分周器と、各分周比に
対応するプリセットデータを記憶する記憶手段と、前記
プリセットデータによってプリセットされる電圧制御型
発振器と、前記位相比較器のアンロック状態を検出する
アンロック検出器とを備えたプリセット型ＰＬＬ回路の
ＰＬＬプリセットデータ補正方法において、 ロック状態にある電圧制御型発振器のデータを増加さ
せ、前記アンロック信号が出力された時点のデータを出
力するステップと、 ロック状態にある電圧制御型発振器のデータをを減少さ
せ、前記アンロック信号が出力された時点のデータを出
力するステップと、 出力された２つのデータの平均値を求め、プリセットデ
ータとして上記記憶手段に書き込むステップと、 を含むことを特徴とするＰＬＬプリセットデータ補正方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26170792A JP3149086B2 (ja) | 1992-09-30 | 1992-09-30 | Ｐｌｌプリセットデータ補正方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26170792A JP3149086B2 (ja) | 1992-09-30 | 1992-09-30 | Ｐｌｌプリセットデータ補正方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06112819A JPH06112819A (ja) | 1994-04-22 |
| JP3149086B2 true JP3149086B2 (ja) | 2001-03-26 |
Family
ID=17365594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26170792A Expired - Lifetime JP3149086B2 (ja) | 1992-09-30 | 1992-09-30 | Ｐｌｌプリセットデータ補正方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3149086B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2953992B2 (ja) * | 1995-06-02 | 1999-09-27 | 埼玉日本電気株式会社 | Ｐｌｌ回路 |
| JP4691960B2 (ja) * | 2004-11-09 | 2011-06-01 | 株式会社ケンウッド | Ｐｌｌ回路 |
| JP6239274B2 (ja) * | 2013-06-10 | 2017-11-29 | 古河電気工業株式会社 | 発振回路及びその調整方法 |
-
1992
- 1992-09-30 JP JP26170792A patent/JP3149086B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06112819A (ja) | 1994-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5289506A (en) | Automatic frequency control circuit | |
| US20050105661A1 (en) | Phase-locked loop structures with enhanced signal stability | |
| US5349310A (en) | Digitally controlled fractional frequency synthesizer | |
| US5661440A (en) | PLL frequency synthesizer employing plural control frequencies to minimize overshoot | |
| JP3149086B2 (ja) | Ｐｌｌプリセットデータ補正方法 | |
| US4442413A (en) | Television receiver phase locked loop tuning arrangement | |
| US5900751A (en) | Automatic frequency control circuit with simplified circuit constitution | |
| JPH05347558A (ja) | 高速ロックアップ・シンセサイザ | |
| JP2005531188A (ja) | 同調システム | |
| JPH10145229A (ja) | Ｐｌｌシンセサイザ | |
| JP3326286B2 (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| US11356104B2 (en) | Phase locked loop circuit | |
| JP2658886B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPS60189326A (ja) | 位相同期回路 | |
| JPH0758636A (ja) | 周波数シンセサイザ | |
| KR100557156B1 (ko) | 고속 락 위상동기루프 주파수 합성장치 및 방법 | |
| JP3226838B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH0733467Y2 (ja) | ディジタル位相同期ループ回路 | |
| JPH06112818A (ja) | Ｐｌｌプリセット方法およびプリセット型ｐｌｌ回路 | |
| JP2002158581A (ja) | 周波数可変型ｐｌｌ回路 | |
| JPS6324666Y2 (ja) | ||
| JPH0537370A (ja) | 周波数シンセサイザ | |
| JPH01251840A (ja) | 周波数シフトキーイング式変調器 | |
| JPH05145413A (ja) | 位相同期回路 | |
| JPH0936734A (ja) | 警報機能付発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130119 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130119 Year of fee payment: 12 |