JP3135597B2 - 表示制御装置の同期制御回路 - Google Patents
表示制御装置の同期制御回路Info
- Publication number
- JP3135597B2 JP3135597B2 JP03088096A JP8809691A JP3135597B2 JP 3135597 B2 JP3135597 B2 JP 3135597B2 JP 03088096 A JP03088096 A JP 03088096A JP 8809691 A JP8809691 A JP 8809691A JP 3135597 B2 JP3135597 B2 JP 3135597B2
- Authority
- JP
- Japan
- Prior art keywords
- master
- display
- display data
- slave
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、複数の表示制御部の表
示データを重ね合せて表示させるのに好適な表示制御装
置の同期制御回路に関する。
示データを重ね合せて表示させるのに好適な表示制御装
置の同期制御回路に関する。
【０００２】
【従来の技術】欧米を中心にビジネスや研究など様々な
分野に普及している、国際標準機と呼ばれるパーソナル
コンピュータがある。このパーソナルコンピュータに内
蔵され、ＣＲＴなどの表示データを生成する表示制御部
は、テキストモードとグライックモードのどちらか一方
のモードを選択する構成となっている。このため、テキ
ストモードとグライックモードの重ね合わせ表示を必要
とするプログラムを実行できるように、上記表示制御部
を二つ用いた表示制御装置がある。
分野に普及している、国際標準機と呼ばれるパーソナル
コンピュータがある。このパーソナルコンピュータに内
蔵され、ＣＲＴなどの表示データを生成する表示制御部
は、テキストモードとグライックモードのどちらか一方
のモードを選択する構成となっている。このため、テキ
ストモードとグライックモードの重ね合わせ表示を必要
とするプログラムを実行できるように、上記表示制御部
を二つ用いた表示制御装置がある。
【０００３】図３は、二つの表示制御部の表示データを
重ね合わせ可能なように同期化を行うクロック生成部を
備えた表示制御装置の構成を示すブロック図である。な
お、この種の装置として関連するものに、例えば特開昭
６４−６２６９４号公報等があげられる。同図で、２，
４はドットクロックを基に生成された同期制御信号と、
同期制御信号の位相に合わせた表示データを出力する表
示制御部で、それぞれマスター，スレーブである。６
ａ，８はそれぞれマスター，スレーブのドットクロック
ＭＤＯＴＣＫ，ＳＤＯＴＣＫ、５，７はそれぞれマスタ
ー，スレーブの同期制御信号ＭＶＳＹＮＣ，ＳＶＳＹＮ
Ｃ、１２，１３はそれぞれ表示制御部２，４の表示デー
タ、１５は表示制御部２，４に出力するドットクロック
ＭＤＯＴＣＫ６ａ，ＳＤＯＴＣＫ８を生成するクロック
生成部、３は二つの表示データ１２，１３を重ね合わせ
た表示データ１４を生成する重ね合わせ制御部、１０は
ＣＲＴなどの表示装置、９は表示データを作成するため
表示制御部２，４に対するリード／ライトを行う中央処
理演算装置（以下、ＣＰＵと称する）である。
重ね合わせ可能なように同期化を行うクロック生成部を
備えた表示制御装置の構成を示すブロック図である。な
お、この種の装置として関連するものに、例えば特開昭
６４−６２６９４号公報等があげられる。同図で、２，
４はドットクロックを基に生成された同期制御信号と、
同期制御信号の位相に合わせた表示データを出力する表
示制御部で、それぞれマスター，スレーブである。６
ａ，８はそれぞれマスター，スレーブのドットクロック
ＭＤＯＴＣＫ，ＳＤＯＴＣＫ、５，７はそれぞれマスタ
ー，スレーブの同期制御信号ＭＶＳＹＮＣ，ＳＶＳＹＮ
Ｃ、１２，１３はそれぞれ表示制御部２，４の表示デー
タ、１５は表示制御部２，４に出力するドットクロック
ＭＤＯＴＣＫ６ａ，ＳＤＯＴＣＫ８を生成するクロック
生成部、３は二つの表示データ１２，１３を重ね合わせ
た表示データ１４を生成する重ね合わせ制御部、１０は
ＣＲＴなどの表示装置、９は表示データを作成するため
表示制御部２，４に対するリード／ライトを行う中央処
理演算装置（以下、ＣＰＵと称する）である。
【０００４】図３の表示制御装置におけるマスター，ス
レーブの表示制御部２，４の同期合わせは、ドットクロ
ック６ａ，８の制御により、同期制御信号５，７の位相
を一致させて行う。以下、同期合わせ制御について具体
的に述べる。
レーブの表示制御部２，４の同期合わせは、ドットクロ
ック６ａ，８の制御により、同期制御信号５，７の位相
を一致させて行う。以下、同期合わせ制御について具体
的に述べる。
【０００５】クロック生成部１５において、同期制御信
号５，７の極性が同じ場合ドットクロックＭＤＯＴＣＫ
６ａとＳＤＯＴＣＫ８を供給し、極性が異なる場合、同
期制御信号がアクティブ”Ｈ”になっている表示制御部
のドットクロック（ＭＤＯＴＣＫ６ａまたはＳＤＯＴＣ
Ｋ８）を止める。同期制御信号５，７は周期とアクティ
ブ期間が等しいため、一度位相が合うとずっと極性が同
じなのでドットクロックＭＤＯＴＣＫ６ａとＳＤＯＴＣ
Ｋ８は止まることがなく、表示制御部２，４の同期がと
れた状態が続く。
号５，７の極性が同じ場合ドットクロックＭＤＯＴＣＫ
６ａとＳＤＯＴＣＫ８を供給し、極性が異なる場合、同
期制御信号がアクティブ”Ｈ”になっている表示制御部
のドットクロック（ＭＤＯＴＣＫ６ａまたはＳＤＯＴＣ
Ｋ８）を止める。同期制御信号５，７は周期とアクティ
ブ期間が等しいため、一度位相が合うとずっと極性が同
じなのでドットクロックＭＤＯＴＣＫ６ａとＳＤＯＴＣ
Ｋ８は止まることがなく、表示制御部２，４の同期がと
れた状態が続く。
【０００６】しかし、同期を合わせている間、マスター
のドットクロックＭＤＯＴＣＫ６ａが止まると、マスタ
ーの同期制御信号ＭＶＳＹＮＣ５は、基準となるドット
クロックの停止期間だけ止まった状態が続き”Ｈ”また
は”Ｌ”の期間が長くなり変化する。このため、同期を
合わせている間にマスターの表示データ１３をＣＲＴ１
０に表示させようとしても、同期制御信号ＭＶＳＹＮＣ
５が変化するので、表示の乱れが生じる。
のドットクロックＭＤＯＴＣＫ６ａが止まると、マスタ
ーの同期制御信号ＭＶＳＹＮＣ５は、基準となるドット
クロックの停止期間だけ止まった状態が続き”Ｈ”また
は”Ｌ”の期間が長くなり変化する。このため、同期を
合わせている間にマスターの表示データ１３をＣＲＴ１
０に表示させようとしても、同期制御信号ＭＶＳＹＮＣ
５が変化するので、表示の乱れが生じる。
【０００７】
【発明が解決しようとする課題】本発明の目的は、二つ
の表示制御部の表示データを重ね合わせ可能な使い勝手
の良い表示制御装置の同期制御方式を提供することであ
る。
の表示制御部の表示データを重ね合わせ可能な使い勝手
の良い表示制御装置の同期制御方式を提供することであ
る。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、（１）少なくとも、ドットクロックを基に生成され
た同期制御信号と上記同期制御信号に同期した表示デー
タを出力するマスター（外部クロック入力からドットク
ロックを出力）とスレーブ（外部クロックとしてドット
クロックを入力）二つの表示制御部と、マスター，スレ
ーブ二つの上記表示データを重ね合わせた表示データを
表示装置に出力する重ね合わせ制御部とから成る表示制
御装置において、マスター，スレーブの上記同期制御信
号がそれぞれインアクティブ，アクティブの場合にアク
ティブとする検出信号を出力する極性検出部と、スレー
ブの上記入力ドットクロックを、上記極性検出部がアク
ティブの場合には止め（”Ｈ”または、”Ｌ”に固
定）、それ以外の場合にマスター出力の上記ドットクロ
ックとするクロック制御部から成るクロック生成部を設
けた。
に、（１）少なくとも、ドットクロックを基に生成され
た同期制御信号と上記同期制御信号に同期した表示デー
タを出力するマスター（外部クロック入力からドットク
ロックを出力）とスレーブ（外部クロックとしてドット
クロックを入力）二つの表示制御部と、マスター，スレ
ーブ二つの上記表示データを重ね合わせた表示データを
表示装置に出力する重ね合わせ制御部とから成る表示制
御装置において、マスター，スレーブの上記同期制御信
号がそれぞれインアクティブ，アクティブの場合にアク
ティブとする検出信号を出力する極性検出部と、スレー
ブの上記入力ドットクロックを、上記極性検出部がアク
ティブの場合には止め（”Ｈ”または、”Ｌ”に固
定）、それ以外の場合にマスター出力の上記ドットクロ
ックとするクロック制御部から成るクロック生成部を設
けた。
【０００９】また、（２）上記極性検出部は、マスタ
ー，スレーブの上記同期制御信号がそれぞれアクティ
ブ，インアクティブの場合にアクティブとする検出信号
を出力することを特徴とするクロック生成部を設けた。
ー，スレーブの上記同期制御信号がそれぞれアクティ
ブ，インアクティブの場合にアクティブとする検出信号
を出力することを特徴とするクロック生成部を設けた。
【００１０】また、（３）上記極性検出部は、マスタ
ー，スレーブの上記同期制御信号の極性が互いに異なる
場合にアクティブとする検出信号を出力することを特徴
とするクロック生成部を設けた。
ー，スレーブの上記同期制御信号の極性が互いに異なる
場合にアクティブとする検出信号を出力することを特徴
とするクロック生成部を設けた。
【００１１】また、（４）上記（１）または（２）また
は（３）のクロック生成部において、マスター，スレー
ブの上記同期制御信号の一方または両方に対し、位相調
整を行った信号を極性検出部の入力とする位相調整部を
設けたことを特徴とするクロック生成部を設けた。
は（３）のクロック生成部において、マスター，スレー
ブの上記同期制御信号の一方または両方に対し、位相調
整を行った信号を極性検出部の入力とする位相調整部を
設けたことを特徴とするクロック生成部を設けた。
【００１２】また、（５）上記（１）の表示制御装置に
おいて、上記表示装置に出力する表示データとして、マ
スターの上記表示データと、マスター，スレーブそれぞ
れの表示データを重ね合わせた上記表示データとを切り
替えることを特徴とする重ね合わせ制御部を設けた。
おいて、上記表示装置に出力する表示データとして、マ
スターの上記表示データと、マスター，スレーブそれぞ
れの表示データを重ね合わせた上記表示データとを切り
替えることを特徴とする重ね合わせ制御部を設けた。
【００１３】また、（６）上記（１）の表示制御装置に
おいて、上記表示装置に出力する表示データとして、マ
スターの上記表示データと、スレーブの上記表示データ
と、マスター，スレーブそれぞれの表示データを重ね合
わせた上記表示データとを切り替えることを特徴とする
重ね合わせ制御部を設けた。
おいて、上記表示装置に出力する表示データとして、マ
スターの上記表示データと、スレーブの上記表示データ
と、マスター，スレーブそれぞれの表示データを重ね合
わせた上記表示データとを切り替えることを特徴とする
重ね合わせ制御部を設けた。
【００１４】
【作用】上記クロック生成部において、（１）スレーブ
の上記入力ドットクロックを、マスター，スレーブの上
記同期制御信号がそれぞれインアクティブ，アクティブ
の場合には止め（”Ｈ”または、”Ｌ”に固定）、それ
以外の場合にマスター出力の上記ドットクロックを出力
する。また、（２）スレーブの上記入力ドットクロック
を、マスター，スレーブの上記同期制御信号がそれぞれ
アクティブ，インアクティブの場合には止め（”Ｈ”ま
たは、”Ｌ”に固定）、それ以外の場合にマスター出力
の上記ドットクロックを出力する。また、（３）スレー
ブの上記入力ドットクロックを、マスター，スレーブの
上記同期制御信号の極性が互いに異なる場合には止
め（”Ｈ”または、”Ｌ”に固定）、それ以外の場合に
マスター出力の上記ドットクロックを出力する。マスタ
ー，スレーブの上記同期制御信号は周期とアクティブ期
間が等しいため、一度位相が合うとずっと極性が同じな
のでスレーブのドットクロックは停止されることがな
く、マスター，スレーブの表示制御部の同期が合った状
態が続く。
の上記入力ドットクロックを、マスター，スレーブの上
記同期制御信号がそれぞれインアクティブ，アクティブ
の場合には止め（”Ｈ”または、”Ｌ”に固定）、それ
以外の場合にマスター出力の上記ドットクロックを出力
する。また、（２）スレーブの上記入力ドットクロック
を、マスター，スレーブの上記同期制御信号がそれぞれ
アクティブ，インアクティブの場合には止め（”Ｈ”ま
たは、”Ｌ”に固定）、それ以外の場合にマスター出力
の上記ドットクロックを出力する。また、（３）スレー
ブの上記入力ドットクロックを、マスター，スレーブの
上記同期制御信号の極性が互いに異なる場合には止
め（”Ｈ”または、”Ｌ”に固定）、それ以外の場合に
マスター出力の上記ドットクロックを出力する。マスタ
ー，スレーブの上記同期制御信号は周期とアクティブ期
間が等しいため、一度位相が合うとずっと極性が同じな
のでスレーブのドットクロックは停止されることがな
く、マスター，スレーブの表示制御部の同期が合った状
態が続く。
【００１５】（４）上記位相調整部で同期制御信号の位
相を調整することにより、マスター，スレーブの上記表
示データの位相を自由に調整できる。このため、上記ク
ロック生成部により同期がとれた後でマスター，スレー
ブの上記表示データの位相にズレが生じた場合でも、位
相調整により位相の合った表示ができる。
相を調整することにより、マスター，スレーブの上記表
示データの位相を自由に調整できる。このため、上記ク
ロック生成部により同期がとれた後でマスター，スレー
ブの上記表示データの位相にズレが生じた場合でも、位
相調整により位相の合った表示ができる。
【００１６】（５）上記重ね合わせ制御部では、表示装
置の表示データとしてマスターの表示データを選択でき
る。また、同期合わせはスレーブのドットクロック制御
のみで行うため、マスターのドットクロックは不変で、
表示装置に出力されるマスターの同期制御信号は常に一
定の周期である。このため、同期を合わせている間でも
マスターの表示データを表示装置に正しく表示できる。
置の表示データとしてマスターの表示データを選択でき
る。また、同期合わせはスレーブのドットクロック制御
のみで行うため、マスターのドットクロックは不変で、
表示装置に出力されるマスターの同期制御信号は常に一
定の周期である。このため、同期を合わせている間でも
マスターの表示データを表示装置に正しく表示できる。
【００１７】（６）上記重ね合わせ制御部では、表示装
置の表示データとしてスレーブの表示データも選択でき
る。このため、同期を合った後、スレーブ表示データだ
けの表示も可能である。
置の表示データとしてスレーブの表示データも選択でき
る。このため、同期を合った後、スレーブ表示データだ
けの表示も可能である。
【００１８】
【実施例】図１は、本発明の第一の実施例の表示制御装
置を示すブロック図である。同図で、２，４はドットク
ロックを基に生成された同期制御信号と、同期制御信号
に同期した表示データを出力する表示制御部で、それぞ
れマスター，スレーブである。１６は外部クロック、６
は外部クロックより生成されるドットクロックＤＯＴＣ
Ｋ、８はスレーブ４入力のドットクロックＳＤＯＴＣ
Ｋ、５と７はそれぞれＤＯＴＣＫ６，ＳＤＯＴＣＫ８を
基準にして生成する表示装置用の同期制御信号ＭＶＳＹ
ＮＣ，ＳＶＳＹＮＣ、１はＳＤＯＴＣＫ８を制御しＭＶ
ＳＹＮＣ５とＳＶＳＹＮＣ７を一致させてマスター，ス
レーブの同期を合わせるクロック生成部、１２，１３は
それぞれ表示制御部２，４の表示データ、１０はＣＲＴ
などの表示装置、３は二つの表示データ１２，１３から
表示装置１０用の表示データを生成する重ね合わせ制御
部、９は表示データを作成するため表示制御部２，４等
に対するリード／ライトを行うＣＰＵである。図２は、
第一の実施例のクロック生成部１の内部ブロック図で極
性検出部とクロック制御部から成る。図２で、２０は論
理インバータ回路、２１は論理ＡＮＤ回路、２２は論理
ＯＲ回路、２３は極性検出部出力の検出信号ＣＭＳＫで
ある。２４は、マスター，スレーブの同期合わせを行う
同期イネーブル信号ＳＹＮＣＥＮ−Ｎで、ＣＰＵ９によ
り極性を変えることが出来る。
置を示すブロック図である。同図で、２，４はドットク
ロックを基に生成された同期制御信号と、同期制御信号
に同期した表示データを出力する表示制御部で、それぞ
れマスター，スレーブである。１６は外部クロック、６
は外部クロックより生成されるドットクロックＤＯＴＣ
Ｋ、８はスレーブ４入力のドットクロックＳＤＯＴＣ
Ｋ、５と７はそれぞれＤＯＴＣＫ６，ＳＤＯＴＣＫ８を
基準にして生成する表示装置用の同期制御信号ＭＶＳＹ
ＮＣ，ＳＶＳＹＮＣ、１はＳＤＯＴＣＫ８を制御しＭＶ
ＳＹＮＣ５とＳＶＳＹＮＣ７を一致させてマスター，ス
レーブの同期を合わせるクロック生成部、１２，１３は
それぞれ表示制御部２，４の表示データ、１０はＣＲＴ
などの表示装置、３は二つの表示データ１２，１３から
表示装置１０用の表示データを生成する重ね合わせ制御
部、９は表示データを作成するため表示制御部２，４等
に対するリード／ライトを行うＣＰＵである。図２は、
第一の実施例のクロック生成部１の内部ブロック図で極
性検出部とクロック制御部から成る。図２で、２０は論
理インバータ回路、２１は論理ＡＮＤ回路、２２は論理
ＯＲ回路、２３は極性検出部出力の検出信号ＣＭＳＫで
ある。２４は、マスター，スレーブの同期合わせを行う
同期イネーブル信号ＳＹＮＣＥＮ−Ｎで、ＣＰＵ９によ
り極性を変えることが出来る。
【００１９】まず、スレーブのドットクロックＳＤＯＴ
ＣＫ８の制御について述べる。図２の極性検出部では、
ＭＶＳＹＮＣ５，ＳＶＳＹＮＣ７がそれぞれインアクテ
ィブ”Ｌ”，アクティブ”Ｈ”の場合に検出信号ＣＭＡ
ＳＫ２３をアクティブ”Ｈ”にする。同期合わせを行う
場合を考え、同期イネーブル信号ＳＹＮＣＥＮ−Ｎ２４
をアクティブ”Ｌ”とする。この時、クロック制御部１
では、ＳＤＯＴＣＫ８を、検出信号ＣＭＡＳＫ２３がア
クティブ”Ｈ”の場合に、”Ｈ”として止め、インアク
ティブ”Ｌ”の場合にＤＯＴＣＫ６とする。同期合わせ
をしないＳＹＮＣＥＮ−Ｎ２４がインアクティブ”Ｈ”
の場合、クロック制御部１では、ＳＤＯＴＣＫ８を”
Ｈ”に固定とし止める。
ＣＫ８の制御について述べる。図２の極性検出部では、
ＭＶＳＹＮＣ５，ＳＶＳＹＮＣ７がそれぞれインアクテ
ィブ”Ｌ”，アクティブ”Ｈ”の場合に検出信号ＣＭＡ
ＳＫ２３をアクティブ”Ｈ”にする。同期合わせを行う
場合を考え、同期イネーブル信号ＳＹＮＣＥＮ−Ｎ２４
をアクティブ”Ｌ”とする。この時、クロック制御部１
では、ＳＤＯＴＣＫ８を、検出信号ＣＭＡＳＫ２３がア
クティブ”Ｈ”の場合に、”Ｈ”として止め、インアク
ティブ”Ｌ”の場合にＤＯＴＣＫ６とする。同期合わせ
をしないＳＹＮＣＥＮ−Ｎ２４がインアクティブ”Ｈ”
の場合、クロック制御部１では、ＳＤＯＴＣＫ８を”
Ｈ”に固定とし止める。
【００２０】以下、ＳＤＯＴＣＫ８の制御による同期合
わせの動作について図４を用いて説明する。図４は、図
２のスレーブのドットクロックＳＤＯＴＣＫ８のタイム
チャート図である。同期イネーブル信号ＳＹＮＣＥＮ−
Ｎ２４がインアクティブ”Ｈ”の時、ＳＤＯＴＣＫ８
は”Ｈ”固定となりＳＶＳＹＮＣ７も止まる（図４で
は”Ｌ”のまま）。次に、同期合わせをするためＳＹＮ
ＣＥＮ−Ｎ２４をアクティブ”Ｌ”とする。ＳＶＳＹＮ
Ｃ７がインアクティブ”Ｌ”の場合、検出信号ＣＭＡＳ
Ｋ２３がインアクティブ”Ｌ”なので、ＳＤＯＴＣＫ８
はＤＯＴＣＫ６と等しい。ＭＶＳＹＮＣ５，ＳＶＳＹＮ
Ｃ７が、それぞれインアクティブ，アクティブになる
と、検出信号ＣＭＡＳＫ２３がアクティブ”Ｈ”となり
ＳＤＯＴＣＫ８は”Ｈ”固定で止まる。そして、ＭＶＳ
ＹＮＣ５がアクティブ”Ｈ”になると、ふたたび検出信
号ＣＭＡＳＫ２３がインアクティブ”Ｌ”となりＳＤＯ
ＴＣＫ８はＤＯＴＣＫ６と等しくなる。この時、ＭＶＳ
ＹＮＣ５とＳＶＳＹＮＣ７の位相が合う。ＭＶＳＹＮＣ
５とＳＶＳＹＮＣ７は周期とアクティブ期間が等しいた
め、一度位相が合うと極性が互いに同じなのでＣＭＡＳ
Ｋ２３がインアクティブ”Ｌ”のままとなり、ＳＤＯＴ
ＣＫ８はＤＯＴＣＫ６と等しい状態が続き、ＭＶＳＹＮ
Ｃ５とＳＶＳＹＮＣ７の位相が一致する。この結果、マ
スター，スレーブの表示制御部２，４の同期がとれる。
わせの動作について図４を用いて説明する。図４は、図
２のスレーブのドットクロックＳＤＯＴＣＫ８のタイム
チャート図である。同期イネーブル信号ＳＹＮＣＥＮ−
Ｎ２４がインアクティブ”Ｈ”の時、ＳＤＯＴＣＫ８
は”Ｈ”固定となりＳＶＳＹＮＣ７も止まる（図４で
は”Ｌ”のまま）。次に、同期合わせをするためＳＹＮ
ＣＥＮ−Ｎ２４をアクティブ”Ｌ”とする。ＳＶＳＹＮ
Ｃ７がインアクティブ”Ｌ”の場合、検出信号ＣＭＡＳ
Ｋ２３がインアクティブ”Ｌ”なので、ＳＤＯＴＣＫ８
はＤＯＴＣＫ６と等しい。ＭＶＳＹＮＣ５，ＳＶＳＹＮ
Ｃ７が、それぞれインアクティブ，アクティブになる
と、検出信号ＣＭＡＳＫ２３がアクティブ”Ｈ”となり
ＳＤＯＴＣＫ８は”Ｈ”固定で止まる。そして、ＭＶＳ
ＹＮＣ５がアクティブ”Ｈ”になると、ふたたび検出信
号ＣＭＡＳＫ２３がインアクティブ”Ｌ”となりＳＤＯ
ＴＣＫ８はＤＯＴＣＫ６と等しくなる。この時、ＭＶＳ
ＹＮＣ５とＳＶＳＹＮＣ７の位相が合う。ＭＶＳＹＮＣ
５とＳＶＳＹＮＣ７は周期とアクティブ期間が等しいた
め、一度位相が合うと極性が互いに同じなのでＣＭＡＳ
Ｋ２３がインアクティブ”Ｌ”のままとなり、ＳＤＯＴ
ＣＫ８はＤＯＴＣＫ６と等しい状態が続き、ＭＶＳＹＮ
Ｃ５とＳＶＳＹＮＣ７の位相が一致する。この結果、マ
スター，スレーブの表示制御部２，４の同期がとれる。
【００２１】次に、クロック生成部１の第二の実施例に
ついてのべる。図５は、第二の実施例のクロック生成部
の内部ブロック図である。同図で、２０は論理インバー
タ回路、２５は論理ＮＡＮＤ回路、２７は論理ＡＮＤ回
路、２６は極性検出部出力の検出信号ＣＭＳＫーＮであ
る。図５のＳＤＯＴＣＫ８のタイムチャート図を図６に
示す。図５では、ＳＤＯＴＣＫ８を”Ｌ”固定にして止
める回路で、それ以外の動作は図２と同じである。この
様に、ＳＤＯＴＣＫ８の止め方に”Ｈ”固定，”Ｌ”固
定の二通りあるが、以下、”Ｈ”固定の例で説明する。
ついてのべる。図５は、第二の実施例のクロック生成部
の内部ブロック図である。同図で、２０は論理インバー
タ回路、２５は論理ＮＡＮＤ回路、２７は論理ＡＮＤ回
路、２６は極性検出部出力の検出信号ＣＭＳＫーＮであ
る。図５のＳＤＯＴＣＫ８のタイムチャート図を図６に
示す。図５では、ＳＤＯＴＣＫ８を”Ｌ”固定にして止
める回路で、それ以外の動作は図２と同じである。この
様に、ＳＤＯＴＣＫ８の止め方に”Ｈ”固定，”Ｌ”固
定の二通りあるが、以下、”Ｈ”固定の例で説明する。
【００２２】クロック生成部１の第三の実施例について
のべる。図７は、第三の実施例のクロック生成部の内部
ブロック図である。同図で、３０は論理インバータ回
路、３１は論理ＡＮＤ回路、３２は論理ＯＲ回路であ
る。図７と図２との相違は検出信号ＣＭＡＳＫ２３のア
クティブ条件である。即ち、図７では、ＭＶＳＹＮＣ
５，ＳＶＳＹＮＣ７がそれぞれアクティブ”Ｈ”，イン
アクティブ”Ｌ”の場合にＣＭＡＳＫ２３をアクティ
ブ”Ｈ”にし、この時ＳＤＯＴＣＫ８を”Ｈ”に固定に
して止める。図７のＳＤＯＴＣＫ８の制御による同期合
わせの動作を示したタイムチャート図を図８に示す。以
下、図８を説明する。
のべる。図７は、第三の実施例のクロック生成部の内部
ブロック図である。同図で、３０は論理インバータ回
路、３１は論理ＡＮＤ回路、３２は論理ＯＲ回路であ
る。図７と図２との相違は検出信号ＣＭＡＳＫ２３のア
クティブ条件である。即ち、図７では、ＭＶＳＹＮＣ
５，ＳＶＳＹＮＣ７がそれぞれアクティブ”Ｈ”，イン
アクティブ”Ｌ”の場合にＣＭＡＳＫ２３をアクティ
ブ”Ｈ”にし、この時ＳＤＯＴＣＫ８を”Ｈ”に固定に
して止める。図７のＳＤＯＴＣＫ８の制御による同期合
わせの動作を示したタイムチャート図を図８に示す。以
下、図８を説明する。
【００２３】同期イネーブル信号ＳＹＮＣＥＮ−Ｎ２４
がインアクティブ”Ｈ”の時、ＳＤＯＴＣＫ８は”Ｈ”
固定となりＳＶＳＹＮＣ７も止まる（図８では”Ｌ”の
まま）。次に、同期合わせをするためＳＹＮＣＥＮ−Ｎ
２４をアクティブ”Ｌ”とする。ＭＶＳＹＮＣ５がイン
アクティブ”Ｌ”の場合、検出信号ＣＭＡＳＫ２３がイ
ンアクティブ”Ｌ”なので、ＳＤＯＴＣＫ８はＤＯＴＣ
Ｋ６と等しい。ＭＶＳＹＮＣ５，ＳＶＳＹＮＣ７が、そ
れぞれアクティブ”Ｈ”，インアクティブ”Ｌ”になる
と、検出信号ＣＭＡＳＫ２３がアクティブ”Ｈ”となり
ＳＤＯＴＣＫ８は”Ｈ”固定となりＳＶＳＹＮＣ７も止
まる。ＳＶＳＹＮＣ７の”Ｌ”から”Ｈ”となる時間
は、この止まる期間分遅くなる。そして、ＭＶＳＹＮＣ
５がインアクティブ”Ｌ”になると、ふたたび検出信号
ＣＭＡＳＫ２３がインアクティブ”Ｌ”となり、ＳＤＯ
ＴＣＫ８はＤＯＴＣＫ６と等しくなる。結局、図８の様
に、ＭＶＳＹＮＣ５とＳＶＳＹＮＣ７の位相が合うまで
検出信号ＣＭＡＳＫ２３がアクティブ，インアクティブ
を繰り返す。そして、ＭＶＳＹＮＣ５とＳＶＳＹＮＣ７
の位相が一度合うと、検出信号ＣＭＡＳＫ２３がインア
クティブのままなので位相の一致した状態が続き、マス
ター，スレーブの表示制御部２，４の同期がとれる。
がインアクティブ”Ｈ”の時、ＳＤＯＴＣＫ８は”Ｈ”
固定となりＳＶＳＹＮＣ７も止まる（図８では”Ｌ”の
まま）。次に、同期合わせをするためＳＹＮＣＥＮ−Ｎ
２４をアクティブ”Ｌ”とする。ＭＶＳＹＮＣ５がイン
アクティブ”Ｌ”の場合、検出信号ＣＭＡＳＫ２３がイ
ンアクティブ”Ｌ”なので、ＳＤＯＴＣＫ８はＤＯＴＣ
Ｋ６と等しい。ＭＶＳＹＮＣ５，ＳＶＳＹＮＣ７が、そ
れぞれアクティブ”Ｈ”，インアクティブ”Ｌ”になる
と、検出信号ＣＭＡＳＫ２３がアクティブ”Ｈ”となり
ＳＤＯＴＣＫ８は”Ｈ”固定となりＳＶＳＹＮＣ７も止
まる。ＳＶＳＹＮＣ７の”Ｌ”から”Ｈ”となる時間
は、この止まる期間分遅くなる。そして、ＭＶＳＹＮＣ
５がインアクティブ”Ｌ”になると、ふたたび検出信号
ＣＭＡＳＫ２３がインアクティブ”Ｌ”となり、ＳＤＯ
ＴＣＫ８はＤＯＴＣＫ６と等しくなる。結局、図８の様
に、ＭＶＳＹＮＣ５とＳＶＳＹＮＣ７の位相が合うまで
検出信号ＣＭＡＳＫ２３がアクティブ，インアクティブ
を繰り返す。そして、ＭＶＳＹＮＣ５とＳＶＳＹＮＣ７
の位相が一度合うと、検出信号ＣＭＡＳＫ２３がインア
クティブのままなので位相の一致した状態が続き、マス
ター，スレーブの表示制御部２，４の同期がとれる。
【００２４】クロック生成部１の第四の実施例について
のべる。図９は、第四の実施例のクロック生成部の内部
ブロック図である。同図で、４１は論理ＥＯＲ回路、４
２は論理ＯＲ回路、４３は極性検出部出力の検出信号Ｃ
ＭＳＫである。図９と図２または図７との相違は検出信
号ＣＭＡＳＫ２３のアクティブ条件である。即ち、図９
では、ＭＶＳＹＮＣ５，ＳＶＳＹＮＣ７の極性が異なる
場合にＣＭＡＳＫ２３をアクティブ”Ｈ”にし、この時
ＳＤＯＴＣＫ８を”Ｈ”に固定にして止める。検出信号
ＣＭＡＳＫ２３のアクティブ条件は、図２の検出信号の
アクティブ条件に図７の検出信号のアクティブ条件も加
えたもので、同期合わせの動作を示した図９のＳＤＯＴ
ＣＫ８のタイムチャート図を図１０に示す。以下、図１
０を説明する。
のべる。図９は、第四の実施例のクロック生成部の内部
ブロック図である。同図で、４１は論理ＥＯＲ回路、４
２は論理ＯＲ回路、４３は極性検出部出力の検出信号Ｃ
ＭＳＫである。図９と図２または図７との相違は検出信
号ＣＭＡＳＫ２３のアクティブ条件である。即ち、図９
では、ＭＶＳＹＮＣ５，ＳＶＳＹＮＣ７の極性が異なる
場合にＣＭＡＳＫ２３をアクティブ”Ｈ”にし、この時
ＳＤＯＴＣＫ８を”Ｈ”に固定にして止める。検出信号
ＣＭＡＳＫ２３のアクティブ条件は、図２の検出信号の
アクティブ条件に図７の検出信号のアクティブ条件も加
えたもので、同期合わせの動作を示した図９のＳＤＯＴ
ＣＫ８のタイムチャート図を図１０に示す。以下、図１
０を説明する。
【００２５】同期イネーブル信号ＳＹＮＣＥＮ−Ｎ２４
がインアクティブ”Ｈ”の時、ＳＤＯＴＣＫ８は”Ｈ”
固定となりＳＶＳＹＮＣ７も止まる（図１０では”Ｌ”
のまま）。次に、同期合わせをするためＳＹＮＣＥＮ−
Ｎ２４をアクティブ”Ｌ”とする。ＭＶＳＹＮＣ５，Ｓ
ＶＳＹＮＣ７が共にインアクティブ”Ｌ”の場合、検出
信号ＣＭＡＳＫ２３がインアクティブ”Ｌ”なので、Ｓ
ＤＯＴＣＫ８はＤＯＴＣＫ６と等しい。ＭＶＳＹＮＣ
５，ＳＶＳＹＮＣ７が、それぞれアクティブ”Ｈ”，イ
ンアクティブ”Ｌ”になると、検出信号ＣＭＡＳＫ２３
がアクティブ”Ｈ”となりＳＤＯＴＣＫ８は”Ｈ”固定
となりＳＶＳＹＮＣ７も止まる。ＳＶＳＹＮＣ７の”
Ｌ”から”Ｈ”となる時間は、この止まる期間分遅くな
る。そして、ＭＶＳＹＮＣ５がインアクティブ”Ｌ”に
なると、ふたたび検出信号ＣＭＡＳＫ２３がインアクテ
ィブ”Ｌ”となり、ＳＤＯＴＣＫ８はＤＯＴＣＫ６と等
しくなる。次に、ＭＶＳＹＮＣ５，ＳＶＳＹＮＣ７が、
それぞれインアクティブ，アクティブになると、検出信
号ＣＭＡＳＫ２３がアクティブ”Ｈ”となりＳＤＯＴＣ
Ｋ８は”Ｈ”固定で止まる。そして、ＭＶＳＹＮＣ５が
アクティブ”Ｈ”になると、ふたたび検出信号ＣＭＡＳ
Ｋ２３がインアクティブ”Ｌ”となりＳＤＯＴＣＫ８は
ＤＯＴＣＫ６と等しくなる。この時、ＭＶＳＹＮＣ５と
ＳＶＳＹＮＣ７の位相の合う。その後、検出信号ＣＭＡ
ＳＫ２３がインアクティブのままなので位相の一致した
状態が続き、マスター，スレーブの表示制御部２，４の
同期がとれる。
がインアクティブ”Ｈ”の時、ＳＤＯＴＣＫ８は”Ｈ”
固定となりＳＶＳＹＮＣ７も止まる（図１０では”Ｌ”
のまま）。次に、同期合わせをするためＳＹＮＣＥＮ−
Ｎ２４をアクティブ”Ｌ”とする。ＭＶＳＹＮＣ５，Ｓ
ＶＳＹＮＣ７が共にインアクティブ”Ｌ”の場合、検出
信号ＣＭＡＳＫ２３がインアクティブ”Ｌ”なので、Ｓ
ＤＯＴＣＫ８はＤＯＴＣＫ６と等しい。ＭＶＳＹＮＣ
５，ＳＶＳＹＮＣ７が、それぞれアクティブ”Ｈ”，イ
ンアクティブ”Ｌ”になると、検出信号ＣＭＡＳＫ２３
がアクティブ”Ｈ”となりＳＤＯＴＣＫ８は”Ｈ”固定
となりＳＶＳＹＮＣ７も止まる。ＳＶＳＹＮＣ７の”
Ｌ”から”Ｈ”となる時間は、この止まる期間分遅くな
る。そして、ＭＶＳＹＮＣ５がインアクティブ”Ｌ”に
なると、ふたたび検出信号ＣＭＡＳＫ２３がインアクテ
ィブ”Ｌ”となり、ＳＤＯＴＣＫ８はＤＯＴＣＫ６と等
しくなる。次に、ＭＶＳＹＮＣ５，ＳＶＳＹＮＣ７が、
それぞれインアクティブ，アクティブになると、検出信
号ＣＭＡＳＫ２３がアクティブ”Ｈ”となりＳＤＯＴＣ
Ｋ８は”Ｈ”固定で止まる。そして、ＭＶＳＹＮＣ５が
アクティブ”Ｈ”になると、ふたたび検出信号ＣＭＡＳ
Ｋ２３がインアクティブ”Ｌ”となりＳＤＯＴＣＫ８は
ＤＯＴＣＫ６と等しくなる。この時、ＭＶＳＹＮＣ５と
ＳＶＳＹＮＣ７の位相の合う。その後、検出信号ＣＭＡ
ＳＫ２３がインアクティブのままなので位相の一致した
状態が続き、マスター，スレーブの表示制御部２，４の
同期がとれる。
【００２６】次に、位相調整部を備えたクロック生成部
１の実施例についてのべる。図１１は、第五の実施例の
クロック生成部の内部ブロック図である。極性検出部と
クロック制御部は上述した構成のどれでもよいので、図
２を例にした。５０，５１は、ＭＶＳＹＮＣ５，ＳＶＳ
ＹＮＣ７の位相を調整できる位相調整部である。ＭＶＳ
ＹＮＣ５とＳＶＳＹＮＣ７は、位相調整部５０，５１で
生じた相対的な位相差を保ったまま同期が一致する。図
１２は、５０，５１の位相調整部の内部ブロック図であ
る。同図で、５２はマスターのドットクロックＤＯＴＣ
Ｋ６の周期で入力信号５５をシフトするシフタ、５３は
ＣＰＵ９で値を変更可能なレジスタ、５４はレジスタ５
３の値によりシフトした複数の信号６０の一つを選択す
るセレクタである。
１の実施例についてのべる。図１１は、第五の実施例の
クロック生成部の内部ブロック図である。極性検出部と
クロック制御部は上述した構成のどれでもよいので、図
２を例にした。５０，５１は、ＭＶＳＹＮＣ５，ＳＶＳ
ＹＮＣ７の位相を調整できる位相調整部である。ＭＶＳ
ＹＮＣ５とＳＶＳＹＮＣ７は、位相調整部５０，５１で
生じた相対的な位相差を保ったまま同期が一致する。図
１２は、５０，５１の位相調整部の内部ブロック図であ
る。同図で、５２はマスターのドットクロックＤＯＴＣ
Ｋ６の周期で入力信号５５をシフトするシフタ、５３は
ＣＰＵ９で値を変更可能なレジスタ、５４はレジスタ５
３の値によりシフトした複数の信号６０の一つを選択す
るセレクタである。
【００２７】図１のマスター，スレーブの表示データ１
２，１３は、それぞれＭＶＳＹＮＣ５，ＳＶＳＹＮＣ７
に同期している。従って、図１１のクロック生成部で
は、ＣＰＵ９によりＭＶＳＹＮＣ５，ＳＶＳＹＮＣ７の
位相調整により、マスター，スレーブの表示データ１
２，１３の位相を自由に調整できる。このため、同期が
とれた後でマスター，スレーブの表示データ１２，１３
の位相にズレが生じた場合でも、位相調整により位相の
合った表示ができる。尚、図１１ではＭＶＳＹＮＣ５と
ＳＶＳＹＮＣ７に位相調整部を二つ設けて位相を早めた
り遅くしたりできるが、どちらか一方の位相を遅くする
だけでよい場合は一つでも良い。
２，１３は、それぞれＭＶＳＹＮＣ５，ＳＶＳＹＮＣ７
に同期している。従って、図１１のクロック生成部で
は、ＣＰＵ９によりＭＶＳＹＮＣ５，ＳＶＳＹＮＣ７の
位相調整により、マスター，スレーブの表示データ１
２，１３の位相を自由に調整できる。このため、同期が
とれた後でマスター，スレーブの表示データ１２，１３
の位相にズレが生じた場合でも、位相調整により位相の
合った表示ができる。尚、図１１ではＭＶＳＹＮＣ５と
ＳＶＳＹＮＣ７に位相調整部を二つ設けて位相を早めた
り遅くしたりできるが、どちらか一方の位相を遅くする
だけでよい場合は一つでも良い。
【００２８】図１３は、図１の重ね合わせ制御部３の第
一の実施例の内部ブロック図である。同図で、５７はマ
スターとスレーブの表示データ１２と１３を重ね合わせ
る（例えば、１２が”Ｈ”なら”Ｈ”、１２が”Ｌ”な
ら１３の値とする）重ね合わせ論理部、６１はＣＲＴ１
０の表示データ１４として、マスター表示データ１２
と、重ね合わせデータ５９とを切り替えるセレクタであ
る。
一の実施例の内部ブロック図である。同図で、５７はマ
スターとスレーブの表示データ１２と１３を重ね合わせ
る（例えば、１２が”Ｈ”なら”Ｈ”、１２が”Ｌ”な
ら１３の値とする）重ね合わせ論理部、６１はＣＲＴ１
０の表示データ１４として、マスター表示データ１２
と、重ね合わせデータ５９とを切り替えるセレクタであ
る。
【００２９】図１４は、重ね合わせ制御部３の第二の実
施例の内部ブロック図である。同図で、５８は表示デー
タ１４として、マスター表示データ１２と、スレーブ表
示データ１３と、重ね合わせデータ５９とを切り替える
セレクタである。尚、セレクタ６１、５８での切り替え
は、ＣＰＵ６のソフトウェア、キーボードのキー入力、
または手動スイッチ等で行う。
施例の内部ブロック図である。同図で、５８は表示デー
タ１４として、マスター表示データ１２と、スレーブ表
示データ１３と、重ね合わせデータ５９とを切り替える
セレクタである。尚、セレクタ６１、５８での切り替え
は、ＣＰＵ６のソフトウェア、キーボードのキー入力、
または手動スイッチ等で行う。
【００３０】以上の様に、スレーブのドットクロックＳ
ＤＯＴＣＫ８制御のみで同期合わせを行うため、マスタ
ーのドットクロックＤＯＴＣＫ６は不変で、ＣＲＴ１０
に出力されるマスターの同期制御信号ＭＶＳＹＮＣ５は
常に一定の周期である。また、上記重ね合わせ制御部３
では、表示装置の表示データとしてマスターの表示デー
タを選択できる。このため、同期を合わせている間（Ｓ
ＹＮＣＥＮ−Ｎ２４をアクティブにしてから同期が合う
までの一定期間）でもマスターの表示データ１２をＣＲ
Ｔ１０に対し、表示の乱れることがなく正しく表示でき
る。従って、例えば、マスターの表示データだけを表示
させている状態で、マスター／スレーブの表示データを
重ね合わせるソフトウェアを実行する場合に、次の様な
使い方ができる。この場合、スレーブの表示制御部に対
する初期設定（レジスタや表示メモリに対するアクセ
ス）、及び同期合わせの間、確定していないスレーブの
表示データを表示せずにマスターの表示データだけを表
示させる。同期がとれ、かつスレーブの表示データの確
定後に、表示データを切り替え、重ね合わせ表示データ
を何ら問題なく表示装置に表示させることができる。こ
れは、マスターのドットクロックを止めずに同期制御を
行うため、表示装置の同期制御信号が変化することなく
一定の周期で出力され表示の乱れがないという利点があ
るためである。
ＤＯＴＣＫ８制御のみで同期合わせを行うため、マスタ
ーのドットクロックＤＯＴＣＫ６は不変で、ＣＲＴ１０
に出力されるマスターの同期制御信号ＭＶＳＹＮＣ５は
常に一定の周期である。また、上記重ね合わせ制御部３
では、表示装置の表示データとしてマスターの表示デー
タを選択できる。このため、同期を合わせている間（Ｓ
ＹＮＣＥＮ−Ｎ２４をアクティブにしてから同期が合う
までの一定期間）でもマスターの表示データ１２をＣＲ
Ｔ１０に対し、表示の乱れることがなく正しく表示でき
る。従って、例えば、マスターの表示データだけを表示
させている状態で、マスター／スレーブの表示データを
重ね合わせるソフトウェアを実行する場合に、次の様な
使い方ができる。この場合、スレーブの表示制御部に対
する初期設定（レジスタや表示メモリに対するアクセ
ス）、及び同期合わせの間、確定していないスレーブの
表示データを表示せずにマスターの表示データだけを表
示させる。同期がとれ、かつスレーブの表示データの確
定後に、表示データを切り替え、重ね合わせ表示データ
を何ら問題なく表示装置に表示させることができる。こ
れは、マスターのドットクロックを止めずに同期制御を
行うため、表示装置の同期制御信号が変化することなく
一定の周期で出力され表示の乱れがないという利点があ
るためである。
【００３１】また、図１４の重ね合わせ制御部３では、
表示装置の表示データとしてマスターの表示データを選
択できるので、同期がとれた後、スレーブの表示データ
だけの表示も可能である。この結果、使い勝手を向上で
きる。また、この様に比較的少ない回路で同期制御を実
現できる効果もある。
表示装置の表示データとしてマスターの表示データを選
択できるので、同期がとれた後、スレーブの表示データ
だけの表示も可能である。この結果、使い勝手を向上で
きる。また、この様に比較的少ない回路で同期制御を実
現できる効果もある。
【００３２】上述した図２または図５または図７または
図９のクロック生成部は、表示制御ＬＳＩの中に含めて
も、または汎用ＬＳＩを用いた表示制御回路としてもよ
い。
図９のクロック生成部は、表示制御ＬＳＩの中に含めて
も、または汎用ＬＳＩを用いた表示制御回路としてもよ
い。
【００３３】
【発明の効果】以上説明したように、本発明によれば、
スレーブ表示制御部のドットクロックのみを制御して同
期をとるため、同期を合わせている間でもマスターの表
示データを表示装置に正しく表示でき、使い勝手の良い
同期制御を行うことができる。
スレーブ表示制御部のドットクロックのみを制御して同
期をとるため、同期を合わせている間でもマスターの表
示データを表示装置に正しく表示でき、使い勝手の良い
同期制御を行うことができる。
【図１】本発明の実施例を示す表示制御装置の構成を示
すブロック図。
すブロック図。
【図２】本発明の第一の実施例のクロック生成部の構成
を示すブロック図。
を示すブロック図。
【図３】本発明の従来例を示す表示制御装置の構成を示
すブロック図。
すブロック図。
【図４】本発明の第一の実施例のドットクロックの生成
を示すタイムチャート図。
を示すタイムチャート図。
【図５】本発明の第二の実施例のクロック生成部の構成
を示すブロック図。
を示すブロック図。
【図６】本発明の第二の実施例のドットクロックの生成
を示すタイムチャート図。
を示すタイムチャート図。
【図７】本発明の第三の実施例のクロック生成部の構成
を示すブロック図。
を示すブロック図。
【図８】本発明の第三の実施例のドットクロックの生成
を示すタイムチャート図。
を示すタイムチャート図。
【図９】本発明の第四の実施例のクロック生成部の構成
を示すブロック図。
を示すブロック図。
【図１０】本発明の第四の実施例のドットクロックの生
成を示すタイムチャート図。
成を示すタイムチャート図。
【図１１】本発明の第五の実施例のクロック生成部の構
成を示すブロック図。
成を示すブロック図。
【図１２】本発明の実施例の位相調整部の構成を示すブ
ロック図。
ロック図。
【図１３】本発明の第一の実施例の重ね合わせ制御部の
構成を示すブロック図。
構成を示すブロック図。
【図１４】本発明の第二の実施例の重ね合わせ制御部の
構成を示すブロック図。
構成を示すブロック図。
１…クロック生成部、 ８…スレーブのドットクロック、 ６…マスターのドットクロック、 ５，７…マスター、スレーブの同期制御信号、 ３…重ね合わせ制御部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊東 浩道 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所マイクロエレクトロ ニクス機器開発研究所内 (56)参考文献 特開 昭64−62694（ＪＰ，Ａ) 特開 平２−306297（ＪＰ，Ａ) 特開 平２−158797（ＪＰ，Ａ) 特開 昭63−241591（ＪＰ，Ａ) 特開 昭58−9192（ＪＰ，Ａ) 特開 昭61−97690（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 5/12 G09G 5/18 G09G 5/40
Claims (8)
- 【請求項１】少なくとも、ドットクロックを基に生成さ
れた同期制御信号と上記同期制御信号に同期した表示デ
ータを出力するマスター（外部クロック入力からドット
クロックを出力）とスレーブ（外部クロックとしてドッ
トクロックを入力）二つの表示制御部と、マスター，ス
レーブ二つの上記表示データを重ね合わせた表示データ
を表示装置に出力する重ね合わせ制御部とから成る表示
制御装置において、 マスター，スレーブの上記同期制御信号がそれぞれイン
アクティブ，アクティブの場合にアクティブとする検出
信号を出力する極性検出部と、スレーブの上記入力ドッ
トクロックを、上記極性検出部がアクティブの場合には
止め（”Ｈ”または、”Ｌ”に固定）、それ以外の場合
にマスター出力の上記ドットクロックとするクロック制
御部から成るクロック生成部を設けたことを特徴とする
表示制御装置の同期制御方式。 - 【請求項２】上記請求項１の極性検出部は、マスター，
スレーブの上記同期制御信号がそれぞれアクティブ，イ
ンアクティブの場合にアクティブとする検出信号を出力
することを特徴とする上記請求項１のクロック生成部。 - 【請求項３】上記請求項１の極性検出部は、マスター，
スレーブの上記同期制御信号の極性が互いに異なる場合
にアクティブとする検出信号を出力することを特徴とす
る上記請求項１のクロック生成部。 - 【請求項４】上記請求項１，２または３のクロック生成
部において、マスター，スレーブの上記同期制御信号の
一方または両方に対し、位相調整を行った信号を極性検
出部の入力とする位相調整部を設けたことを特徴とする
クロック生成部。 - 【請求項５】上記請求項１の表示制御装置において、上
記表示装置に出力する表示データとして、マスターの上
記表示データと、マスター，スレーブそれぞれの表示デ
ータを重ね合わせた上記表示データとを切り替えること
を特徴とする上記請求項１の重ね合わせ制御部。 - 【請求項６】上記請求項１の表示制御装置において、上
記表示装置に出力する表示データとして、マスターの上
記表示データと、スレーブの上記表示データと、マスタ
ー，スレーブそれぞれの表示データを重ね合わせた上記
表示データとを切り替えることを特徴とする上記請求項
１の重ね合わせ制御部。 - 【請求項７】上記請求項１，２，３または４のクロック
生成部を具備したことを特徴とする表示制御ＬＳＩ。 - 【請求項８】上記請求項１，２，３または４のクロック
生成部を具備したことを特徴とする表示制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03088096A JP3135597B2 (ja) | 1991-04-19 | 1991-04-19 | 表示制御装置の同期制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03088096A JP3135597B2 (ja) | 1991-04-19 | 1991-04-19 | 表示制御装置の同期制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05303366A JPH05303366A (ja) | 1993-11-16 |
| JP3135597B2 true JP3135597B2 (ja) | 2001-02-19 |
Family
ID=13933344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03088096A Expired - Fee Related JP3135597B2 (ja) | 1991-04-19 | 1991-04-19 | 表示制御装置の同期制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3135597B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018235175A1 (ja) | 2017-06-20 | 2018-12-27 | コクヨ株式会社 | 椅子 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0382478A (ja) * | 1989-08-25 | 1991-04-08 | Terumo Corp | 線材操作器具 |
| JP2521181B2 (ja) * | 1990-07-16 | 1996-07-31 | テルモ株式会社 | 線材操作器具 |
-
1991
- 1991-04-19 JP JP03088096A patent/JP3135597B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018235175A1 (ja) | 2017-06-20 | 2018-12-27 | コクヨ株式会社 | 椅子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05303366A (ja) | 1993-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3865561B2 (ja) | ポステッドｃａｓラテンシ機能を備えた同期式半導体メモリ装置及びｃａｓラテンシ制御方法 | |
| JPH0638644B2 (ja) | 文字図形表示回路 | |
| JP3135597B2 (ja) | 表示制御装置の同期制御回路 | |
| JPH075949A (ja) | ２重化クロック切替えの方法と装置 | |
| JP2557077B2 (ja) | 同期アクセス方式のキヤラクタ表示システム | |
| JPH11176197A (ja) | 集積回路メモリ装置の動作制御回路及び動作制御方法 | |
| JP4121454B2 (ja) | クロック回路のための方法及び装置 | |
| JP2520872B2 (ja) | 画像表示装置 | |
| JPH0322103A (ja) | 数値制御装置の軸制御方法 | |
| KR950013119B1 (ko) | 영상과 그래픽 중첩회로 | |
| JP2890670B2 (ja) | 同期運転適合波形発生装置 | |
| JPH0124654Y2 (ja) | ||
| JPH0653943A (ja) | カード切替回路 | |
| JP2595060B2 (ja) | 表示装置 | |
| JP2719685B2 (ja) | パターン発生装置 | |
| JPH09139730A (ja) | エラステックストア | |
| JP3147367B2 (ja) | 主記憶制御回路 | |
| JPS622292A (ja) | 画像表示装置 | |
| JPH02166503A (ja) | 情報処理装置 | |
| JPH02292613A (ja) | Ｎ倍周期クロック生成方式および回路ならびに情報処理システム | |
| JPH0756506B2 (ja) | パタ−ン発生装置 | |
| JPH04204498A (ja) | 表示制御装置 | |
| JPH02136891A (ja) | 表示制御装置 | |
| JPH0561562A (ja) | 多相クロツク制御回路 | |
| JPH04311120A (ja) | フレームアライナ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |