JPH0653943A - カード切替回路 - Google Patents
カード切替回路Info
- Publication number
- JPH0653943A JPH0653943A JP4202804A JP20280492A JPH0653943A JP H0653943 A JPH0653943 A JP H0653943A JP 4202804 A JP4202804 A JP 4202804A JP 20280492 A JP20280492 A JP 20280492A JP H0653943 A JPH0653943 A JP H0653943A
- Authority
- JP
- Japan
- Prior art keywords
- card
- clock
- active
- switching
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】現用系／予備系で運用する電子機器パネルとし
てのカード切替時のクロック変化点付近でのクロック読
出しデータ誤りをなくす。 【構成】現用系のカード１ＡのＮＡＮＤゲート２３ａの
出力は、通常はＬｏｗレベルで、バッファ３ａはアクテ
ィブに設定されクロック４４ａ，データ４５ａが出力さ
れている。一方、予備系のカード１ＢのＮＡＮＤゲート
２３ｂの出力はＨｉｇｈレベルでバッファ３ｂはノンア
クティブとなりクロック、データは出力されない。切替
のためにＢＬＫ* 信号４２ａをアクティブとすると、Ｎ
ＡＮＤゲート２１ａの出力はＬｏｗからＨｉｇｈとな
る。このタイミングが出力クロックの変化点付近のとき
は切替禁止タイミング発生部５ａからの切替禁止タイミ
ング信号をＬｏｗとして切替を禁止する。
てのカード切替時のクロック変化点付近でのクロック読
出しデータ誤りをなくす。 【構成】現用系のカード１ＡのＮＡＮＤゲート２３ａの
出力は、通常はＬｏｗレベルで、バッファ３ａはアクテ
ィブに設定されクロック４４ａ，データ４５ａが出力さ
れている。一方、予備系のカード１ＢのＮＡＮＤゲート
２３ｂの出力はＨｉｇｈレベルでバッファ３ｂはノンア
クティブとなりクロック、データは出力されない。切替
のためにＢＬＫ* 信号４２ａをアクティブとすると、Ｎ
ＡＮＤゲート２１ａの出力はＬｏｗからＨｉｇｈとな
る。このタイミングが出力クロックの変化点付近のとき
は切替禁止タイミング発生部５ａからの切替禁止タイミ
ング信号をＬｏｗとして切替を禁止する。
Description
【０００１】
【産業上の利用分野】本発明はカード切替回路に関し、
特に電子部品を配設し、電子機器を構成するパネルとし
てのカードを現用系と予備系とを含んで備え、緊急時に
予備系を現用系に切り替えて運用するカード切替回路に
関する。
特に電子部品を配設し、電子機器を構成するパネルとし
てのカードを現用系と予備系とを含んで備え、緊急時に
予備系を現用系に切り替えて運用するカード切替回路に
関する。
【０００２】
【従来の技術】従来のこの種のカード切替回路を図３に
示す。図３において、１ａ，１ｂはそれぞれ現用系（１
ａ），予備系（１ｂ）構成をとるカード、２ａ，２ｂは
切替要因となるＡＬＭ* （アラーム）信号４１ａ，４１
ｂ、ＢＬＫ* （閉そく）信号４２ａ，４２ｂ、相手カー
ドのＡＣＴ* （アクティブ）信号４３ａ，４３ｂを入力
として自カードのＡＣＴ* 信号とするＮＡＮＤゲート、
３ａ，３ｂは自カードのＡＣＴ* 信号によりクロック４
４ａ，４４ｂ、データ４５ａ，４５ｂの出力を制御する
バッファ、４６は現用系として運用するカードからのク
ロック、４７はデータを示す。
示す。図３において、１ａ，１ｂはそれぞれ現用系（１
ａ），予備系（１ｂ）構成をとるカード、２ａ，２ｂは
切替要因となるＡＬＭ* （アラーム）信号４１ａ，４１
ｂ、ＢＬＫ* （閉そく）信号４２ａ，４２ｂ、相手カー
ドのＡＣＴ* （アクティブ）信号４３ａ，４３ｂを入力
として自カードのＡＣＴ* 信号とするＮＡＮＤゲート、
３ａ，３ｂは自カードのＡＣＴ* 信号によりクロック４
４ａ，４４ｂ、データ４５ａ，４５ｂの出力を制御する
バッファ、４６は現用系として運用するカードからのク
ロック、４７はデータを示す。
【０００３】なお、各信号の添字＊はアクティブ状態で
Ｌｏｗ（ロウ）レベルをとることを示す。
Ｌｏｗ（ロウ）レベルをとることを示す。
【０００４】次に、図３の従来のカード切替回路の切替
動作について説明する。
動作について説明する。
【０００５】いま、現用系として運用するカードがカー
ド１ａで、予備系カードとして待機するカードがカード
１ｂであるとする。この時、カード１ａのＮＡＮＤゲー
ト２ａの出力はＬｏｗレベルで、バッファ３ａはアクテ
ィブとなりクロック４４ａ、データ４５ａがクロック４
６，データ４７として出力されている。
ド１ａで、予備系カードとして待機するカードがカード
１ｂであるとする。この時、カード１ａのＮＡＮＤゲー
ト２ａの出力はＬｏｗレベルで、バッファ３ａはアクテ
ィブとなりクロック４４ａ、データ４５ａがクロック４
６，データ４７として出力されている。
【０００６】一方、予備系カード１ｂのＮＡＮＤゲート
２ｂの出力はＨｉｇｈ（ハイ）レベルで、バッファ３ｂ
はノンアクティブとなり、クロック４４ｂ，データ４５
ｂは出力されず、ハイインピーダンスとなっている。
２ｂの出力はＨｉｇｈ（ハイ）レベルで、バッファ３ｂ
はノンアクティブとなり、クロック４４ｂ，データ４５
ｂは出力されず、ハイインピーダンスとなっている。
【０００７】ここで、２つのカードの切替のため現用系
カード１ａのＢＬＫ* 信号４２ａをアクティブとする
と、現用系のカード１ａのＮＡＮＤゲート２ａの出力は
ＬｏｗレベルからＨｉｇｈレベルとなり、これによりカ
ード１ｂのＮＡＮＤゲート２ｂの入力が全てＨｉｇｈレ
ベルとなり、出力はＨｉｇｈレベルからＬｏｗレベルと
なり、バッファ３ｂがアクティブとなり、クロック４４
ｂ、データ４５ｂがクロック４６、データ４７として出
力されることとなる。
カード１ａのＢＬＫ* 信号４２ａをアクティブとする
と、現用系のカード１ａのＮＡＮＤゲート２ａの出力は
ＬｏｗレベルからＨｉｇｈレベルとなり、これによりカ
ード１ｂのＮＡＮＤゲート２ｂの入力が全てＨｉｇｈレ
ベルとなり、出力はＨｉｇｈレベルからＬｏｗレベルと
なり、バッファ３ｂがアクティブとなり、クロック４４
ｂ、データ４５ｂがクロック４６、データ４７として出
力されることとなる。
【０００８】こうして、現用系と予備系カードが切り替
わったこととなる。この後、現用系カードのＢＬＫ* 信
号をノンアクティブとしても現用系／予備系カードの状
態が切り戻ることは起きない。
わったこととなる。この後、現用系カードのＢＬＫ* 信
号をノンアクティブとしても現用系／予備系カードの状
態が切り戻ることは起きない。
【０００９】
【発明が解決しようとする課題】この従来のカード切替
回路では、切替が、切替要因とするアラーム，閉そく、
アクティブの各種信号のタイミングにもとづいて行われ
ているため、もし信号のタイミングが、出力クロックの
立上りや立下り等の変化点付近であった場合、同期が確
保されている現用系からのクロックと予備系からのクロ
ックとのゲートにおける遅延時間の違いのもたらす微小
な位相のずれにより、出力クロックにスパイクノイズ等
が発生してしまい、このクロックを使用してデータを読
み込む場合に誤りが発生することが避けられないという
問題点があった。
回路では、切替が、切替要因とするアラーム，閉そく、
アクティブの各種信号のタイミングにもとづいて行われ
ているため、もし信号のタイミングが、出力クロックの
立上りや立下り等の変化点付近であった場合、同期が確
保されている現用系からのクロックと予備系からのクロ
ックとのゲートにおける遅延時間の違いのもたらす微小
な位相のずれにより、出力クロックにスパイクノイズ等
が発生してしまい、このクロックを使用してデータを読
み込む場合に誤りが発生することが避けられないという
問題点があった。
【００１０】本発明の目的は上述した問題点を解決し、
出力クロックを使用してデータを読み込む場合の変化点
付近の誤り発生を排除したカード切替回路を提供するこ
とにある。
出力クロックを使用してデータを読み込む場合の変化点
付近の誤り発生を排除したカード切替回路を提供するこ
とにある。
【００１１】
【課題を解決するための手段】本発明の回路は、正常／
緊急状態に対応した現用系／予備系構成をとり、電子部
品を配設した予備用パネルとしての予備系カードが現用
パネルとしての現用系カードとの同期を確保して動作待
機し、前記現用系カードと予備系カード間の緊急切替を
可能とするカード切替回路において、前記現用系カード
に対する前記予備系カードの切替をクロックの変化点近
傍で禁止する構成を有する。
緊急状態に対応した現用系／予備系構成をとり、電子部
品を配設した予備用パネルとしての予備系カードが現用
パネルとしての現用系カードとの同期を確保して動作待
機し、前記現用系カードと予備系カード間の緊急切替を
可能とするカード切替回路において、前記現用系カード
に対する前記予備系カードの切替をクロックの変化点近
傍で禁止する構成を有する。
【００１２】また、本発明の回路は、前記クロックの変
化点が、前記クロックの立上りおよび立下りを対象とし
た構成を有する。
化点が、前記クロックの立上りおよび立下りを対象とし
た構成を有する。
【００１３】
【実施例】次に、本発明について図面を参照して説明す
る。図１は、本発明の一実施例のカード切替回路のブロ
ック図、図２（ａ）は、図１の切替禁止タイミング発生
部５ａ，５ｂのブロック図、図２の（ｂ）は図２の
（ａ）の信号Ａ〜Ｆのタイミングチャートである。
る。図１は、本発明の一実施例のカード切替回路のブロ
ック図、図２（ａ）は、図１の切替禁止タイミング発生
部５ａ，５ｂのブロック図、図２の（ｂ）は図２の
（ａ）の信号Ａ〜Ｆのタイミングチャートである。
【００１４】図１の実施例は現用系のカード１Ａと、予
備系のカード１Ｂとを有し、さらに各カードは、切替要
因となるＡＬＭ* 信号４１ａ，４１ｂ、ＢＬＫ* 信号４
２ａ，４２ｂを切替禁止タイミング発生部５ａ，５ｂか
らの切替禁止タイミング信号により制御するＮＡＮＤゲ
ート２１ａ，２２ａおよび２１ｂ，２２ｂと、制御され
た切替要因と相手カードから提供されるＡＣＴ* 信号４
３ａ，４３ｂとを入力として自カードのＡＣＴ* 信号を
生成するＮＡＮＤゲート２３ａ，２３ｂと自カードのＡ
ＣＴ* 信号によりクロック４４ａ，４４ｂ、データ４５
ａ，４５ｂの出力を制御するバッファ３ａ，３ｂと、切
替禁止タイミング信号を生成する切替禁止タイミング発
生部５ａ，５ｂのほか、現用系として運用するカードか
らのクロック４６と、データ４７とを併記して示す。
備系のカード１Ｂとを有し、さらに各カードは、切替要
因となるＡＬＭ* 信号４１ａ，４１ｂ、ＢＬＫ* 信号４
２ａ，４２ｂを切替禁止タイミング発生部５ａ，５ｂか
らの切替禁止タイミング信号により制御するＮＡＮＤゲ
ート２１ａ，２２ａおよび２１ｂ，２２ｂと、制御され
た切替要因と相手カードから提供されるＡＣＴ* 信号４
３ａ，４３ｂとを入力として自カードのＡＣＴ* 信号を
生成するＮＡＮＤゲート２３ａ，２３ｂと自カードのＡ
ＣＴ* 信号によりクロック４４ａ，４４ｂ、データ４５
ａ，４５ｂの出力を制御するバッファ３ａ，３ｂと、切
替禁止タイミング信号を生成する切替禁止タイミング発
生部５ａ，５ｂのほか、現用系として運用するカードか
らのクロック４６と、データ４７とを併記して示す。
【００１５】また図２（ａ）に示す切替禁止タイミング
発生部５ａ，５ｂは、遅延素子６と、ＥＸＯＲ（排他的
論理和）ゲート７１と、インバータ７２とを備え、入力
クロック、入力データを同じ遅延量を持つ遅延素子６で
遅らせたものを出力クロック、出力データとして出力す
るとともに、出力クロックの変化点付近ではＬｏｗレベ
ルとなる切替禁止タイミング信号を生成している。
発生部５ａ，５ｂは、遅延素子６と、ＥＸＯＲ（排他的
論理和）ゲート７１と、インバータ７２とを備え、入力
クロック、入力データを同じ遅延量を持つ遅延素子６で
遅らせたものを出力クロック、出力データとして出力す
るとともに、出力クロックの変化点付近ではＬｏｗレベ
ルとなる切替禁止タイミング信号を生成している。
【００１６】次に、本実施例の動作に付いて説明する。
【００１７】いま、図１のカード１Ａが現用系カード
で、カード１Ｂが予備系カードであるとする。
で、カード１Ｂが予備系カードであるとする。
【００１８】この現用系のカード１ＡのＮＡＮＤゲート
２３ａの出力はＬｏｗレベルで、バッファ３Ａはアクテ
ィブとなりクロック４４ａ，データ４５ａが出力されて
いる。
２３ａの出力はＬｏｗレベルで、バッファ３Ａはアクテ
ィブとなりクロック４４ａ，データ４５ａが出力されて
いる。
【００１９】一方、予備系カードのカード１ＢのＮＡＮ
Ｄゲート２３ｂの出力はＨｉｇｈレベルで、バッファ３
ｂはノンアクティブとなり、クロック４４ｂ，データ４
５ｂは出力されず、ハイインピーダンスとなっている。
Ｄゲート２３ｂの出力はＨｉｇｈレベルで、バッファ３
ｂはノンアクティブとなり、クロック４４ｂ，データ４
５ｂは出力されず、ハイインピーダンスとなっている。
【００２０】ここで切替のため現用系のＢＬＫ* 信号４
２ａをアクティブとすると、現用系のＮＡＮＤゲート２
１ａの出力はＬｏｗレベルからＨｉｇｈレベルとなる。
このタイミングが出力クロックの変化点付近であると、
切替禁止タイミング発生部５ａからの切替禁止タイミン
グ信号がＬｏｗレベルとなっているため、ＮＡＮＤゲー
ト２２ａの出力はＬｏｗレベルとはならず、ＮＡＮＤゲ
ート２３ａの出力もＬｏｗレベルのままで切替は発生し
ない。
２ａをアクティブとすると、現用系のＮＡＮＤゲート２
１ａの出力はＬｏｗレベルからＨｉｇｈレベルとなる。
このタイミングが出力クロックの変化点付近であると、
切替禁止タイミング発生部５ａからの切替禁止タイミン
グ信号がＬｏｗレベルとなっているため、ＮＡＮＤゲー
ト２２ａの出力はＬｏｗレベルとはならず、ＮＡＮＤゲ
ート２３ａの出力もＬｏｗレベルのままで切替は発生し
ない。
【００２１】時間が経過して出力クロックの変化点付近
でなくなった時、または変化点付近でない時は切替禁止
タイミング信号がＨｉｇｈレベルとなっているので、Ｎ
ＡＮＤゲート２３ａの出力はＨｉｇｈレベルとなり、現
用系のバッファ３ａがノンアクティブとなり、クロッ
ク、データは出力されずハイインピーダンスとなる。
でなくなった時、または変化点付近でない時は切替禁止
タイミング信号がＨｉｇｈレベルとなっているので、Ｎ
ＡＮＤゲート２３ａの出力はＨｉｇｈレベルとなり、現
用系のバッファ３ａがノンアクティブとなり、クロッ
ク、データは出力されずハイインピーダンスとなる。
【００２２】同時に、予備系のＮＡＮＤゲートの入力が
全てＨｉｇｈレベルとなり、出力はＨｉｇｈレベルから
Ｌｏｗレベルとなり、バッファ３ｂがアクティブとなり
クロック４４ｂ、データ４５ｂが出力されることとな
る。
全てＨｉｇｈレベルとなり、出力はＨｉｇｈレベルから
Ｌｏｗレベルとなり、バッファ３ｂがアクティブとなり
クロック４４ｂ、データ４５ｂが出力されることとな
る。
【００２３】こうして、現用系と予備系のカードが安定
して切り替わったこととなる。この後、現用系のＢＬＫ
* 信号４２ａをノンアクティブとしても現用系と予備系
が切り戻ることは起きない。
して切り替わったこととなる。この後、現用系のＢＬＫ
* 信号４２ａをノンアクティブとしても現用系と予備系
が切り戻ることは起きない。
【００２４】
【発明の効果】以上説明したように本発明は、カードの
現用系と予備系の切替をクロックの変化点付近では禁止
することにより、カードの現用系と予備系の切替がクロ
ックの変化点付近に遭遇して出力クロックにスパイクノ
イズ等が発生することを防止でき、このクロックによる
読込みデータのデータ誤り発生を無くすことができる。
現用系と予備系の切替をクロックの変化点付近では禁止
することにより、カードの現用系と予備系の切替がクロ
ックの変化点付近に遭遇して出力クロックにスパイクノ
イズ等が発生することを防止でき、このクロックによる
読込みデータのデータ誤り発生を無くすことができる。
【図１】本発明の一実施例のカード切替回路のブロック
図である。
図である。
【図２】図１の切替禁止タイミング５ａ，５ｂのブロッ
ク図（ａ）および（ｂ）である。
ク図（ａ）および（ｂ）である。
【図３】主要信号のカード切替回路のブロック図であ
る。
る。
１ａ，１ｂ，１Ａ，１Ｂ カード ２ａ，２ｂ ＮＡＮＤゲート ３ａ，３ｂ バッファ ５ａ，５ｂ 切替禁止タイミング発生部 ６ 遅延素子 ２１ａ，２１ｂ ＮＡＮＤゲート ２２ａ，２２ｂ ＮＡＮＤゲート ２３ａ，２３ｂ ＮＡＮＤゲート ７１ ＥＸＯＲゲート ７２ インバータ
Claims (2)
- 【請求項１】 正常／緊急状態に対応した現用系／予備
系構成をとり、電子部品を配設した予備用パネルとして
の予備系カードが現用パネルとしての現用系カードとの
同期を確保して動作待機し、前記現用系カードと予備系
カード間の緊急切替を可能とするカード切替回路におい
て、前記現用系カードに対する前記予備系カードの切替
をクロックの変化点近傍で禁止することを特徴とするカ
ード切替回路。 - 【請求項２】 前記クロックの変化点が、前記クロック
の立上りおよび立下りを対象としたものであることを特
徴とする請求項１記載のカード切替回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4202804A JPH0653943A (ja) | 1992-07-30 | 1992-07-30 | カード切替回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4202804A JPH0653943A (ja) | 1992-07-30 | 1992-07-30 | カード切替回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0653943A true JPH0653943A (ja) | 1994-02-25 |
Family
ID=16463476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4202804A Withdrawn JPH0653943A (ja) | 1992-07-30 | 1992-07-30 | カード切替回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0653943A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100603599B1 (ko) * | 2004-11-25 | 2006-07-24 | 한국전자통신연구원 | 이중화된 스위치 보드의 이중화 제어장치 및 그 방법 |
-
1992
- 1992-07-30 JP JP4202804A patent/JPH0653943A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100603599B1 (ko) * | 2004-11-25 | 2006-07-24 | 한국전자통신연구원 | 이중화된 스위치 보드의 이중화 제어장치 및 그 방법 |
| US7623444B2 (en) * | 2004-11-25 | 2009-11-24 | Electronics And Telecommunications Research Institute | Apparatus and method for redundancy control of duplex switch board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5044849B2 (ja) | 遅延線同期装置および方法 | |
| US6657919B2 (en) | Delayed locked loop implementation in a synchronous dynamic random access memory | |
| JP4751178B2 (ja) | 同期型半導体装置 | |
| EP0280258B1 (en) | Fault-tolerant digital timing apparatus | |
| JP4824274B2 (ja) | 同期式半導体メモリ装置の出力制御信号の発生方法及び同期式半導体メモリ装置 | |
| JPH10200380A (ja) | フリップフロップ回路 | |
| US20170148497A1 (en) | Semiconductor system | |
| JPH10208469A (ja) | 半導体メモリ装置 | |
| US7003683B2 (en) | Glitchless clock selection circuit | |
| JPH0653943A (ja) | カード切替回路 | |
| CA1181527A (en) | Elastic memory with arrangement for reducing phase fluctuations in the output clock pulse | |
| JPH08330915A (ja) | クロック信号切替回路 | |
| US6041418A (en) | Race free and technology independent flag generating circuitry associated with two asynchronous clocks | |
| US6320442B1 (en) | Dual clock D type flip-flop | |
| JPH10145230A (ja) | Ｐｌｌ回路 | |
| JPH10145344A (ja) | ビット位相同期回路 | |
| KR20030088324A (ko) | 지연동기루프를 구비하는 반도체 메모리 장치 및 반도체메모리 장치에서의 데이터의 출력방법 | |
| JPH1168529A (ja) | クロック切替装置およびクロック切替方法 | |
| JP3135597B2 (ja) | 表示制御装置の同期制御回路 | |
| JPH09139730A (ja) | エラステックストア | |
| JPH11261387A (ja) | 制御信号整形装置 | |
| KR19980050372A (ko) | 데이타 전송 동기용 클럭 발생장치 | |
| JPH10229390A (ja) | クロック中継方式 | |
| JPH07122837B2 (ja) | クロック切り替え制御方式 | |
| JPH05130087A (ja) | データ切替装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |