JP3130634B2

JP3130634B2 - 可変速再生装置

Info

Publication number: JP3130634B2
Application number: JP04084078A
Authority: JP
Inventors: 一樹東
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1992-04-06
Filing date: 1992-04-06
Publication date: 2001-01-31
Anticipated expiration: 2016-01-31
Also published as: JPH05290457A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は可変速再生装置に関す
る。

【０００２】

【従来の技術】従来、家庭用磁気記録再生装置（以降、
ＶＴＲという）では各種のサーボ機構がもうけられてお
り、これによりトラッキングノイズやジッターなどの発
生が防止されるようになっている。このＶＴＲサーボ機
構には、ビデオヘッドの回転や位相を制御するシリンダ
ドラムサーボ機構とテープ走行の位相と速度制御が行わ
れるキャプスタンサーボ機構などがある。このキャプス
タンサーボ機構では、記録時にビデオ信号の垂直同期信
号に同期したタイミングで磁気テープの長手方向にコン
トロール信号（以下、ＣＴＬ信号という）を記録してお
き、再生時にその再生ＣＴＬ信号と回転ヘッドの回転位
相とが同期するようにキャプスタンモータの位相制御が
行われる。一方、最近ではスロー再生から早送り再生ま
での各種再生スピードモード間において、可変速の可能
なＶＴＲが要求されている。

【０００３】図６に従来の可変速再生装置のブロック図
を示す。図６において、再生コントロール信号であるＰ
−ＣＴＬ信号は入力端子１を介してスイッチ２の第１入
力端子ａと分周器３と位相検出器４の一端とに供給され
る。キャプスタンＦＧ信号であるＣ−ＦＧ信号は入力端
子５を介して分周器６とカウンタ回路７と位相検出器４
の他端とに供給される。分周器６は分周器３からの出力
によりリセットされたのち、分周された出力が位相検出
器８の一端に供給される。アンド回路９にはカウンタ回
路７からの出力と分周器３からの出力とが供給され、ア
ンド回路９の出力がスイッチ10の制御端子に供給され
る。位相検出器４の出力はスイッチ10の入力端子に供給
される。このスイッチ10は、前記アンド回路９からの出
力によりオン・オフされて、その出力がメモリ回路11に
供給される。メモリ回路11の出力は位相検出器８の他端
に供給されて、位相検出器８の一端に供給されている分
周器６からの出力と位相検出されて、その結果がスイッ
チ２の第２の入力端子ｂに出力される。このスイッチ２
は分周器３からの出力によって制御され、第１の入力端
子ａに供給されるＰ−ＣＴＬ信号か第２の入力端子ｂに
供給される位相検出器８からの出力かが選択されて、出
力端子ｃから位相検出器12の一端に出力される。位相検
出器12の他端には基準発振信号（以下、ＳＹＳＴＥＭ・
ＲＥＦという）が供給されており、一端に供給されるス
イッチ２からの出力とこのＳＹＳＴＥＭ・ＲＥＦ信号と
の位相検出が行われ、その結果が位相検出器13の一端に
出力される。位相検出器13の他端にはトラッキング目標
値Ｔ2 が供給されており、一端に供給される位相検出器
12からの位相検出信号とこのトラッキング目標値Ｔ2 と
の位相検出が行われ、その結果が出力端子14を介し位相
検波出力として図示しないキャプスタンモータ駆動回路
に出力される。

【０００４】次に、このように構成された動作について
図７のタイミングチャートを参照して説明する。図７は
６／５倍速再生時の位相処理タイミングチャートを示
し、図７（ａ）はシリンダドラムの回転により発生する
ヘッドの回転位相を表す30Ｈz周期のＰＧ信号を示し、
図７（ｂ）は基準発振回路からの3,58ＭＨzの信号を30
Ｈzに分周した基準発振信号（ＳＹＳＴＥＭ・ＲＥＦ）
を示し、図７（ｃ）は磁気テープより再生される再生コ
ントロール信号（Ｐ−ＣＴＬ）を示し、図７（ｄ）はキ
ャプスタンモータの回転に応じて出力される周波数発電
機（ＦＧコイル）からのＣ−ＦＧ信号を示す。

【０００５】図示しないモード設定手段により、６／５
倍速再生モードが設定されると、図６の回路はまず初期
設定状態に設定される。そして入力端子１を介して最初
のフレームに対応するＰ−ＣＴＬ信号がスイッチ２の第
１入力端子ａと分周器３と位相検出器４の一端とに供給
される。また入力端子５を介してＣ−ＦＧ信号が分周器
６とカウンタ回路７と位相検出器４の他端とに供給され
る。分周器３では、モード設定後、最初に入力されるＰ
−ＣＴＬ信号により初回フレームが検出され、ハイレベ
ル（以下、Ｈレベルという）信号がスイッチ２の制御端
子と分周器６のリセット端子とアンド回路９の一端に出
力される。スイッチ２はＨレベル入力により第１の入力
端子ａ側が選択されており、一方分周器６はリセットさ
れる。分周器６ではリセットされた後、供給されている
Ｃ−ＦＧ信号が分周され、ＦＧナンバー1 のみが出力と
して位相検出器８に供給される。

【０００６】カウンタ回路７では供給されたＣ−ＦＧ信
号がカウントされ、６カウント毎に初回の１回のみＨレ
ベル信号がアンド回路９の他端に出力される。アンド回
路９は両入力端共にＨレベル信号が入力されたことによ
り、スイッチ10の制御端子にＨレベルが出力されスイッ
チ10がオンされる。位相検出器４にてＣ−ＦＧ信号とＰ
−ＣＴＬ信号とが位相検出され、その出力がオンとなっ
たスイッチ10を介しメモリ回路11に供給される。このメ
モリ回路11に入力された演算結果というのは、つまり、
図７（ｃ），（ｄ）に示すＡ区間のＦＧナンバー1とＰ
−ＣＴＬの立上がり部分との位相誤差分Ｔ4であり、こ
の位相誤差分Ｔ4がメモリ回路11にセットされたことに
なる。メモリ回路11から位相誤差分であるＴ4が位相検
出器８の他端に供給され、一端に供給されている分周器
６からの出力とこの位相誤差分のＴ4が位相検出され、
その出力がスイッチ２の入力端子ｂに供給される。

【０００７】スイッチ２は分周器３からの制御により、
第１の入力端子ａが選択され、第１の入力端子ａに供給
されていたＰ−ＣＴＬ信号が出力端子から位相検出器12
の一端に供給される。位相検出器12にて一端に供給され
たＰ−ＣＴＬ信号と他端に供給されているＳＹＳＴＥＭ
・ＲＥＦ信号とが位相検出され、つまり図７のＡ区間の
（ｂ）に示すＳＹＳＴＥＭ・ＲＥＦ信号の立上がりと，
（ｃ）に示すＰ−ＣＴＬの立上がりとで位相検出がおこ
なわれ、その出力が位相検出器13の一端に供給される。
位相検出器13にて一端に供給された位相検出信号と他端
に供給されているトラッキングデータ目標値Ｔ2との位
相が検出され、その差分が位相検波出力信号として出力
端子14から図示しないキャプスタンモータ駆動回路に出
力され、この位相検波出力信号の差分が（＋）である時
にはキャプスタンモータを早めるような制御がなされ、
その差分が（−）である時はキャプスタンモータを遅延
させるような制御がなされるのである。

【０００８】次に、２フレーム目に移り、入力端子１を
介してＰ−ＣＴＬ信号がスイッチ２の第１入力端子ａと
分周器３と位相検出器４の一端とに供給される。一方、
入力端子５を介してＣ−ＦＧ信号が分周器６とカウンタ
回路７と位相検出器４の他端とに供給される。分周器３
からはローレベル（以下、Ｌレベルという）信号が出力
され、スイッチ２の制御端子と分周器６のリセット端子
とアンド回路９の一端に出力される。スイッチ２はＬレ
ベル信号が入力されたことにより入力端子ｂが選択され
る。アンド回路９にはＬレベルが供給されたことにより
オンとはならず、又スイッチ10もオフのままである。

【０００９】分周器６では２フレーム目のＦＧナンバー
1が検出され位相検出器８の一端に供給される。メモリ
ー回路11からは位相誤差Ｔ4が位相検出器８の他端に供
給される。位相検出器８にて、供給されたＣ−ＦＧ信号
と位相誤差Ｔ4分とが位相検出され、つまり、Ｃ−ＦＧ
信号が位相誤差Ｔ4分だけ位相補正されてスイッチ２を
介して位相検出器12の一端に供給される。後の処理は１
フレーム目と同じように、位相検出器12の一端に供給さ
れた位相誤差分の補正されたＣ−ＦＧ信号と他端に供給
されているＳＹＳＴＥＭ・ＲＥＦ信号との位相が検出さ
れ、その出力が位相検出器13の一端に供給される。位相
検出器13にて一端に供給された位相検出信号と他端に供
給されているトラッキングデータ目標値Ｔ2とで位相検
出され、その差分が位相検波出力データとして出力端子
14から図示しないキャプスタンモータ駆動回路に出力さ
れ、位相検波出力信号の差分が（＋）である時にはキャ
プスタンモータを早めるような制御がなされ、その差分
が（−）である時はキャプスタンモータを遅延させるよ
うな制御がなされるのである。以降、３フレームから５
フレームの処理は２フレーム目と同じ処理動作となり、
その後再び１フレーム目の処理に入る。

【００１０】さらに、上記処理をソフトウェアー構成に
て行うと図８に示すフローチャートになる。図８（ａ）
は基準位相時刻データの入力処理を示し、図８（ｂ）は
Ｐ−ＣＴＬの入力処理を示し、図８（ｃ）はＣ−ＦＧ信
号の入力処理を示す。先ず、１フレーム目が入力された
とする。図８（ａ）のＳＹＳＴＥＭ・ＲＥＦ入力処理と
してステップＳa1にて基準位相時刻データ（以下、ＲＥ
Ｆキャプチャデータという）がセットされる。次に図８
（ｂ）のＰ−ＣＴＬ入力処理として、ステップＳb1 に
てＰ−ＣＴＬ入力時刻データ（以下、Ｐ−ＣＴＬキャプ
チャデータという）がセットされる。ステップＳb2 に
てＰ−ＣＴＬ信号のカウンタ値が＋１加算される。

【００１１】ステップＳb3 にてＰ−ＣＴＬ信号の１フ
レーム目か判断され、１フレーム目でなければ終了とな
り、１フレーム目であれば次ステップＳb4に進む。ステ
ップＳb4 にてＰ−ＣＴＬ信号のカウンタ値がクリアさ
れ、ステップＳb5 にてＣ−ＦＧ信号のカウンタ値がク
リアされる。ステップＳb6 にてキャプスタン基準値
（以下、ＣＡＰ・ＲＥＦという）の値にＲＥＦキャプチ
ャデータがセットされる。ステップＳb7 にてＰ−ＣＴ
ＬキャプチャデータからＣＡＰ・ＲＥＦデータが減算さ
れ、その値から位相目標値であるトラッキングデータが
減算される。そしてその差分結果が位相検波出力データ
（ＣＡＰ・ＡＰＣエラー）となる。

【００１２】図８（ｃ）のＣ−ＦＧ入力処理として、ス
テップＳc1 にてＣ−ＦＧ入力時刻データ（以下、Ｃ−
ＦＧキャプチャデータという）がセットされる。ステッ
プＳc2 にてＣ−ＦＧ信号のカウンタ値が＋１加算され
る。ステップＳc3 にてＣ−ＦＧ信号の１フレーム目か
判断され、１フレーム目でなければステップＳc6 に、
１フレーム目であるとき次ステップＳc4に進む。ステッ
プＳc4 にてＣ−ＦＧ信号の先頭か判断され、先頭でな
いときステップＳc6 に、先頭であるとき次ステップＳc
5に進む。ステップＳc5 にてＣ−ＦＧキャプチャデータ
からＰ−ＣＴＬキャプチャデータが減算され、その差分
結果が位相誤差分データ（以下、ＳＵＢデータという）
となるステップＳc6 にてＣ−ＦＧ信号の最終か判断さ
れ、最終であるとき次ステップＳc7に、最終でないとき
Ｃ−ＦＧ入力処理は終了となる。

【００１３】次に、２フレーム目が入力されたとする。
図８（ａ）のＳＹＳＴＥＭ・ＲＥＦ入力処理としてステ
ップＳa1にてＲＥＦキャプチャデータがセットされる。
次に図８（ｂ）のＰ−ＣＴＬ入力処理として、ステップ
Ｓb1 にてＰ−ＣＴＬキャプチャデータがセットされ
る。ステップＳb2 にてＰ−ＣＴＬ信号のカウンタ値が
＋１加算される。ステップＳb3 にてＰ−ＣＴＬの１フ
レーム目か判断され、１フレーム目でないのでＳＹＳＴ
ＥＭ・ＲＥＦ入力処理は終了となる。

【００１４】Ｃ−ＦＧ入力処理として、ステップＳc1
にてＣ−ＦＧキャプチャデータがセットされる。ステッ
プＳc2 にてＣ−ＦＧ信号のカウンタ値が＋１加算され
る。ここでＣ−ＦＧ信号のカウンタ値が６になったとす
る。ステップＳc3 にて１フレーム目か判断され、１フ
レーム目以外であるのでステップＳc6に進む。ステップ
Ｓc6にてＣ−ＦＧ信号の最終か判断され、最終であると
して次ステップＳc7に進む。ステップＳc7にてＣ−ＦＧ
信号のカウンタ値がクリアされ、ステップＳc8に進む。
ステップＳc8にて初回フレームであるか判断され、２フ
レーム目であるのでステップＳc9に進む。ステップＳc9
にてＲＥＦキャプチャデータ値がＣＡＰ・ＲＥＦ値とし
てセットされる。ステップＳc10にてＣ−ＦＧキャプチ
ャデータからＣＡＰ・ＲＥＦデータが減算され、その結
果からＳＵＢデータ（位相誤差分データ）が減算され
る。さらにその結果から位相目標値であるトラッキング
データが減算される。そしてその差分結果が位相検波出
力データ（ＣＡＰ・ＡＰＣエラー）となる。以降、３フ
レームから５フレームの処理は２フレーム目と同じ処理
動作となる。

【００１５】前述したように従来の可変速再生装置にて
可変速再生時の位相検波処理を行うには、ハード構成で
は図６に示すように回路点数が多くコストアップにな
り、ソフトウェア構成では図８に示すようにステップ数
が多くそれに伴う処理時間が長くかかり、又それらを記
憶する記憶装置類が余分に必要になりコストアップにつ
ながるという問題点があった。

【００１６】また、従来の可変速再生装置においては、
例えば６／５倍速再生が行なわれる場合には、１フレー
ム目に参照される位相検出信号はＰ−ＣＴＬ信号が使用
され、２フレームから５フレームにて参照される位相検
出信号にはＣ−ＦＧ信号が使用されるというように、フ
レームによって参照される信号が異なっているため位相
誤差が発生するので、その位相誤差を補正する処理が行
なわれている。

【００１７】しかし記録，再生とが異なるＶＴＲを使用
した場合で、その記録されたテープスピードと再生ＶＴ
Ｒの再生スピードとに差（ＦＧ分周スピードでのわずか
なずれ）が発生している場合には、再生信号は時間方向
で揺らいでしまう。この揺らぎはジッターとなり、再生
画面の揺れや再生画面の曲がりとなって現れたり、テー
プ長手方向に形成されているリニアトラックから再生さ
れる音声信号のワウフラッタが悪化したり、さらにその
スピード差が大きくなると位相制御が不可能となってし
まう問題点があった。

【００１８】さらに、従来の可変速再生時の位相検波処
理における設定スピードは、１フレーム間のＦＧ入力数
の分数間隔でしか設定できない問題点があった。

【００１９】

【発明が解決しようとする課題】前述したような従来の
可変速再生装置では、倍速再生時の位相検波処理が複雑
のためにコストアップを招いている。また倍速再生時の
スピード設定値に制限を受け、さらに記録テープスピー
ドと再生ＶＴＲのＦＧ分周スピードでのずれによりジッ
ターが発生し、そのずれが大きい場合には位相制御が不
可能となってしまう問題があった。

【００２０】そこで、本発明は上記の問題を解決すべ
く、倍速再生時のスピードモードにおいても、設定スピ
ードに制限されず自由にスピードを設定でき、記録，再
生ＶＴＲの違いによるテープ走行スピードのずれにおい
ても位相制御が可能であり、位相検波処理の簡単である
可変速再生装置を提供することを目的としている。

【００２１】

【課題を解決するための手段】本発明による可変速再生
装置では、所定速度で走行され、走行方向に対して斜め
に複数のトラックを形成するように情報信号が記録され
ると共に前記トラックに対応してコントロール信号が記
録された磁気テープを、前記記録時の速度とは異なる速
度で走行させながら前記情報信号を再生する磁気記録再
生装置の可変速再生装置において、前記磁気テープを記
録時のｎ／ｍ倍（ｎ，ｍは整数）の速度で走行させるテ
ープ走行駆動手段と、前記コントロール信号を再生する
再生手段と、前記基準信号がｍ個到来する毎に一回、当
該基準信号の位相情報を基準位相情報として記憶する記
憶手段を含み、当該基準位相情報と再生されたコントロ
ール信号とを位相比較してその結果に基づき制御信号を
導出して前記テープ走行駆動手段を制御しテープ走行位
相を制御するテープ走行位相制御手段であって、前記基
準位相情報が記憶された後最初のコントロール信号が到
来したときに所定の位相情報を前記基準位相に対する目
標位相情報とし、その後コントロール信号が到来する毎
に前記所定位相情報に前記記録コントロール信号の周期
をｍ／ｎした周期を加えたものを前記基準位相に対する
目標位相情報とするように構成されたテープ走行位相制
御手段とを具備している。

【００２２】

【作用】本発明においては、基準信号のｍ個毎に一回、
基準位相情報が記憶され、この基準位相情報に対する再
生コントロール信号の位相差が求められる一方、基準位
相情報が記憶されてから最初のコントロール信号では所
定の位相情報が目標位相情報として使われ、その後コン
トロール信号が到来する毎に前記所定位相情報に記録コ
ントロール信号の周期をｍ／ｎした周期を加えたものが
目標位相情報として使われて前記位相差が当該目標位相
になるように制御信号が導出され、テープ走行位相制御
手段によりテープ走行位相が制御される。これにより、
記録テープ速度と再生テープ速度の僅かな違いにおいて
も精度の高い位相制御を行うことができ、さらにｎ，ｍ
の値を変えることで設定速度を自由に変更することがで
きる。

【００２３】

【実施例】実施例について図面を参照して説明する。図
１は本発明に係る可変速再生装置の一実施例を示すブロ
ック図を示す。図１において、再生コントロール信号で
あるＰ−ＣＴＬ信号は入力端子１を介して位相検出器２
の一端とカウンタ回路３に供給される。カウンタ回路３
は、例えば６／５倍速再生の処理を行う場合には、５フ
レームにつき最初の１回のみ出力をＨレベル信号として
スイッチ５の制御端子に供給する。一方、位相基準デー
タであるＳＹＳＴＥＭ・ＲＥＦ信号は入力端子４を介し
スイッチ５の入力端子に供給される。スイッチ５はカウ
ンタ回路３の出力によってオンオフ制御され、その出力
がメモリ回路６に供給される。メモリ回路６では次回入
力される迄デ−タが記憶される。メモリ回路６の出力は
位相検出器２の他端に供給され、一端に供給されるＰ−
ＣＴＬ信号と他端に供給されるメモリ出力とで位相検出
されてその結果が位相検出信号となり位相検出器７の一
端に供給される。位相検出器７の他端には位相目標値発
生回路８からの出力が供給され、一端に供給される位相
検出器２の出力と他端に供給される位相目標値発生回路
８からの出力とで位相検出が行われて、その結果が位相
検波出力となり、出力端子９を介して出力される。上記
位相目標値発生回路８は、Ｔ2 にはトラッキングデータ
が入力され、Ｐには例えば６／５倍速再生の処理を行う
場合として初回フレームの０から、最終フレームの５迄
のデータが入力され、Ｔ3 には記録時のＣＴＬの周期の
５／６の周期に相当する位相データが入力されて、（Ｔ
2 ＋Ｐ×Ｔ3 ）の演算処理の結果が位相目標値として出
力される。

【００２４】次に、このように構成された動作について
図２のタイミングチャートを参照して説明する。図２は
６／５倍速再生時の位相処理のタイミングチャートを示
し、図２（ａ）はシリンダドラムの回転により発生する
ヘッドの回転位相を表す30ＨzのＰＧ信号を示し、図２
（ｂ）は基準発振回路からの3,58ＭＨzの信号を30Ｈzに
分周した基準発振信号（ＳＹＳＴＥＭ・ＲＥＦ）を示
し、図２（ｃ）は磁気テープより再生される再生コント
ロール信号（Ｐ−ＣＴＬ）を示す。

【００２５】図示しないモード設定手段により６／５倍
速再生モードが設定されると、図１の回路はまず初期状
態に設定され、１フレーム目に対応する最初のＰ−ＣＴ
Ｌ信号が入力されるとこれが入力端子１を介して位相検
出器２とカウンタ回路３に供給される。一方ＳＹＳＴＥ
Ｍ・ＲＥＦ信号が入力端子４を介しスイッチ５の入力端
子に供給される。カウンタ回路３において、Ｐ−ＣＴＬ
信号が初回カウントされることにより、Ｈレベル出力が
スイッチ５の制御端子に出力されてスイッチ５がオンさ
れる。スイッチ５がオンされるとＳＹＳＴＥＭ・ＲＥＦ
信号がスイッチ５を介しメモリ回路６に供給され、図２
（ｂ）に示す１フレーム目のＳＹＳＴＥＭ・ＲＥＦ信号
の立上がりが位相基準データとしてセットされる。

【００２６】この場合図１に示す回路は、例えばすべて
の基準となる時系列信号を発生する所定のクロックをカ
ウントする基準カウンタを含み、メモリ回路６には、Ｓ
ＹＳＴＥＭ・ＲＥＦ信号によってその発生タイミングで
のカウント情報が位相基準データとしてラッチされる。
その位相基準データがメモリ回路６から位相検出器２の
他端に供給され、一端に入力されているＰ−ＣＴＬ信号
の位相の立上がりとで位相検出が行われ、その結果が位
相検出信号として位相検出器７の一端に供給される。実
際にはＰ−ＣＴＬ信号の立ち上がりタイミングで、基準
カウンタの値が読み込まれ、位相基準データを表すカウ
ント値との差に基づき位相検出が行われる。位相目標値
発生回路８からの位相目標値Ｔ2が位相検出器７の他端
に供給され、一端に供給されている位相検出信号とで位
相検出が行われ、その差分が位相検波出力信号として出
力端子９を介し出力される。

【００２７】次に、Ｐ−ＣＴＬ信号の２フレーム目が入
力された場合とする。Ｐ−ＣＴＬ信号は入力端子１を介
して位相検出器２とカウンタ回路３に供給される。一方
ＳＹＳＴＥＭ・ＲＥＦ信号が入力端子４を介しスイッチ
５の入力端子に供給される。カウンタ回路３にて、供給
されたＰ−ＣＴＬ信号によりカウントアップされ、カウ
ンタ値が２となりＬレベル出力がスイッチ５の制御端子
に出力される。スイッチ５はＬレベルが供給されたこと
によりオンせず、メモリ回路６のデータは１フレーム目
の位相基準データのまま上書きされない。その位相基準
データがメモリ回路６から位相検出器２の他端に供給さ
れ、一端に入力されているＰ−ＣＴＬ信号の位相の立上
がりとで、１フレーム目と同様にして位相検出が行わ
れ、その結果が位相検出信号として位相検出器７の一端
に供給される。位相目標値発生回路８からの位相目標値
は、（Ｔ2＋Ｔ3）となり位相検出器７の他端に供給され
る。他端に供給された位相目標値（Ｔ2＋Ｔ3）と位相検
出器７一端に供給されている位相検出信号とで位相検出
が行われ、その差分が位相検波出力信号として出力端子
９を介し出力される。さらに、Ｐ−ＣＴＬの３フレーム
から６フレームの動作は位相目標値発生回路８からの位
相目標値が図２に示すように３フレーム目は（Ｔ2＋２
×Ｔ3），４フレーム目は（Ｔ2＋３×Ｔ3），５フレー
ム目は（Ｔ2＋４×Ｔ3），６フレーム目は（Ｔ2＋５×
Ｔ3）に変更されて出力されることになる。

【００２８】さらに、上記処理をソフトウェア構成にて
行うと図３に示すようになる。図３（ａ）はＳＹＳＴＥ
Ｍ・ＲＥＦ入力処理を示し、図３（ｂ）はＰ−ＣＴＬ入
力処理を示す。所定速度の可変速再生モードが設定され
たとする。図３（ａ）のステップＳa1にてシステム基準
位相時刻データがセットされる。１フレーム目に対応す
るＰ−ＣＴＬが入力されたとすると、図３（ｂ）のステ
ップＳb1にてＰ−ＣＴＬ入力時刻データがセットされ、
ステップＳb2にてＰ−ＣＴＬカウンタが＋１加算され
る。ステップＳb3にてＰ−ＣＴＬカウンタ値が初回であ
るか判断され、初回でないときステップＳb4に進み、初
回であるときステップＳb5でＰ−ＣＴＬカウンタのカウ
ンタ値がクリアされる。ステップＳb6にてＣＡＰ・ＲＥ
Ｆデータにシステム基準位相時刻データがセットされ、
ステップＳb7にてＰ−ＣＴＬ入力時刻データからＣＡＲ
・ＲＥＦデータが減算され、その結果からさらに位相目
標値であるトラッキングデータが減算され、その値が位
相検波出力データ（ＣＡＰ・ＡＰＣエラー）とされる。

【００２９】次に、２フレーム目が入力されたとする。
図３（ａ）に示すＳＹＳＴＥＭ・ＲＥＦ入力処理のステ
ップＳa1にてシステム基準位相時刻データがセットされ
る。図３（ｂ）に示すＰ−ＣＴＬ入力処理のステップＳ
b1にてＰ−ＣＴＬ入力時刻データがセットされ、ステッ
プＳb2にてＰ−ＣＴＬカウンタが＋１加算される。ステ
ップＳb3にてＰ−ＣＴＬカウンタ値が初回であるか判断
され、初回でないのでステップＳb4に進み、ＣＡＰ・Ｒ
ＥＦデータ（システム基準位相時刻データ）にＰ−ＣＴ
Ｌの１周期分の位相（ＣＴＬピリオド）データが加算さ
れる。ステップＳb7にてＰ−ＣＴＬキャプチャデータか
らＣＡＰ・ＲＥＦデータが減算され、その結果からさら
に位相目標値であるトラッキングデータが減算され、そ
の値が位相検波出力データ（ＣＡＰ・ＡＰＣエラー）と
される。以降３フレームから６フレームの処理は２フレ
ーム目の処理と同一となる。

【００３０】上記位相検波処理は、マイクロコンピュー
タのソフトウェアに基づいて行う、いわゆるソフトウェ
アサーボ処理であり、具体的には図４に示す回路構成が
とられる。図４において、キャプスタンモータ１はキャ
プスタンを回転させて磁気テープ２を駆動する。このキ
ャプスタンモータ１はデジタル・アナログ変換器３（以
下、Ｄ／Ａ変換器という）からの駆動信号が供給されて
駆動される。キャプスタンモータ１の周辺部に配設され
た周波数発生器（以下、Ｃ−ＦＧという）４からはキャ
プスタンモータ１の回転に基づく検出信号が出力され
る。その検出信号はＣ−ＦＧアンプ５で増幅された後シ
ュミット回路６に供給され、波形整形されたＣ−ＦＧパ
ルスが出力される。Ｃ−ＦＧパルスはＣ−ＦＧ入力端子
７を介し、速度検波器８に出力される。速度検波器８か
らはＣ−ＦＧパルスの周波数に比例した信号（ＣＡＰ−
ＡＦＣ信号）が出力され、フィルタ９に供給される。Ｃ
ＡＰ−ＡＦＣ信号はフィルタ９でフィルタ処理された後
ミックスアンプ10の一端に供給される。

【００３１】一方、コントロールヘッド（以下、ＣＴＬ
ヘッドという）11で磁気テープ２から再生されたＣＴＬ
パルス（以下、Ｐ−ＣＴＬという）はＣＴＬアンプ12で
増幅された後、シュミット回路13で波形整形されて、Ｐ
−ＣＴＬ入力端子14を介して位相検波回路15に出力され
る。ここで基準位相信号との位相が検波され、その結果
が位相検波出力（ＣＡＰ−ＡＰＣ信号）としてフィルタ
16でフィルタ処理された後、ミックスアンプ10の他端に
供給される。ミックスアンプ10では他端に供給されたＣ
ＡＰ−ＡＰＣ信号と一端に供給された前記ＣＡＰ−ＡＦ
Ｃ信号がミックスされ、キャプスタンモータ１の回転周
波数及び位相を制御するためのキャプスタン制御信号と
して、フィルタ17にてフィルタ処理された後、Ｄ／Ａ変
換器３に供給される。Ｄ／Ａ変換器３にてデジタル・ア
ナログ変換された後、この制御信号に基づいてキャプス
タンモータ１が駆動される。

【００３２】上記のように本実施例によれば、Ｐ−ＣＴ
Ｌカウンタのリセットナンバー値とＰ−ＣＴＬ目標周期
Ｔ3とを変更することにより、例えば、１％づつテープ
スピードをずらす場合には、100フレームを１セットと
して入力Ｐ−ＣＴＬ数を88，89…98，99，100，101，10
2…111とした場合には−22%，−21%…−2%，−1%，0，
＋1%，＋2%…＋11%と、自由に設定スピードを変更する
ことができる。

【００３３】また記録，再生が異なるＶＴＲを使用し
て、その記録されたテープスピードと再生ＶＴＲの再生
スピードに差（ＦＧ分周スピードでのわずかなずれ）が
発生している場合においても、常に位相検出信号（Ｐ−
ＣＴＬ）を用いて位相検波をおこなっていることによ
り、テープスピードの僅かなずれについても、大きなず
れについてもＰ−ＣＴＬ毎に補正されることになる。

【００３４】さらに、本実施例である図１のブロック図
に示したハード構成にした場合、従来の図６のブロック
図に示す部品点数からはかなり削減できる。ここで図５
に通常モードの位相検波処理ブロック図を示す。図５に
おいて、Ｐ−ＣＴＬが入力端子１を介して位相検出器２
の一端に供給され、ＳＹＳＴＥＭ・ＲＥＦが入力端子３
を介して位相検出器２の他端に供給される。位相検出器
２にてＰ−ＣＴＬとＳＹＳＴＥＭ・ＲＥＦとの位相検出
が行われ、その位相結果が位相検出４の一端に供給され
る。位相検出器４の他端にはトラッキングデータＴ2が
供給されており、供給された位相結果出力とトラッキン
グデータＴ2との位相差が検出され、位相検波信号とし
て出力端子６から出力される。このようにして行われる
図５に示す通常モードの位相検波処理ブロック図と本実
施例である図１のブロック図を比較した場合において
も、部品点数の増加は最小限となる。また、ソフト構
成にした場合においても、本実施例である図３のフロー
チャートと、図８に示す従来のフローチャートを比較し
た場合、かなりのステップ数の削減が可能となる。

【００３５】尚、上記実施例では、順方向の可変速再生
について説明したが、逆方向の可変速再生についても同
様な作用効果を得ることができる。

【００３６】

【発明の効果】前述のように本発明によれば、位相検波
処理が簡単になることにより、部品点数の大幅な増加が
なく、倍速再生時のスピード設定値に制限が無くなり、
記録テープスピードと再生ＶＴＲのＦＧ分周スピードで
のずれが発生した場合についてもジッター成分の発生を
抑止することが可能である。

【図面の簡単な説明】

【図１】本発明に係る可変速再生装置の一実施例を示す
ブロック図。

【図２】図１の動作を説明するためのタイミングチャー
ト。

【図３】図１の動作を説明するためのフローチャート。

【図４】本発明に係る可変速再生装置のシステム構成
図。

【図５】通常速度モード時のブロック図。

【図６】従来の可変速再生装置を示すブロック図。

【図７】図６の動作を説明するためのタイミングチャー
ト。

【図８】図６の動作を説明するためのフローチャート。

【符号の説明】

１…Ｐ−ＣＴＬ入力端子２，７…位相検出器３…カウンタ回路４…ＳＹＳＴＥＭ・ＲＥＦ入力端子５…スイッチ６…メモリ回路８…位相目標値生成回路９…位相検波出力端子

Claims

(57)【特許請求の範囲】

【請求項１】所定速度で走行され、走行方向に対して
斜めに複数のトラックを形成するように情報信号が記録
されると共に前記トラックに対応してコントロール信号
が記録された磁気テープを、前記記録時の速度とは異な
る速度で走行させながら前記情報信号を再生する磁気記
録再生装置の可変速再生装置において、前記磁気テープを記録時のｎ／ｍ倍（ｎ，ｍは整数）の
速度で走行させるテープ走行駆動手段と、前記コントロール信号を再生する再生手段と、基準信号がｍ個到来する毎に一回、当該基準信号の位相
情報を基準位相情報として記憶する記憶手段を含み、当
該基準位相情報と再生されたコントロール信号とを位相
比較してその結果に基づき制御信号を導出して前記テー
プ走行駆動手段を制御しテープ走行位相を制御するテー
プ走行位相制御手段であって、前記基準位相情報が記憶
された後最初のコントロール信号が到来したときに所定
の位相情報を前記基準位相に対する目標位相情報とし、
その後コントロール信号が到来する毎に前記所定位相情
報に前記記録コントロール信号の周期をｍ／ｎした周期
を加えたものを前記基準位相に対する目標位相情報とす
るように構成されたテープ走行位相制御手段とを具備し
たことを特徴とする可変速再生装置。