JP3129974B2 - 関数発生回路 - Google Patents
関数発生回路Info
- Publication number
- JP3129974B2 JP3129974B2 JP23622996A JP23622996A JP3129974B2 JP 3129974 B2 JP3129974 B2 JP 3129974B2 JP 23622996 A JP23622996 A JP 23622996A JP 23622996 A JP23622996 A JP 23622996A JP 3129974 B2 JP3129974 B2 JP 3129974B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- diode
- ambient temperature
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electric Clocks (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Description
温度補償に適した関数発生回路に関するものである。
化が求められ、更に高信頼性、高精度であることを望ま
れている。このような背景の中、数々の電子機器でクロ
ック信号の生成等に水晶振動子が多く用いられている。
したがって、水晶振動子を用いた水晶発振回路の発振周
波数も高安定であることを要望され、特に周囲温度の変
化に対して発振周波数が高安定であることを要求されて
いる。このような水晶振動子の中で最も多く利用されて
いるものに、厚み滑り振動子がある。
振周波数は、温度補償がなければ、周囲温度Ta の変化
に対して概略3次関数で表わされた大きな変化を示すこ
とが知られている。例えば、基準周波数f0 (基準温度
T0 :室温)に対する発振周波数f(周囲温度Ta )の
比率は、−30℃から+80℃までの周囲温度Ta の範
囲で数十ppmの変動を示す。また、基準周波数f0 に
もばらつきがある。このような発振周波数の変動やばら
つきは、高精度の電子機器では重大な問題となる。した
がって、発振周波数のより安定な水晶発振回路が望まれ
ている。例えば、周波数比率f/f0 の変動が2.5p
pm以内であり、かつ基準周波数f0 のばらつきが0.
3ppm以内であることが要求される。
波数の温度補償が行われるのが通例である。例えば、水
晶振動子に可変容量ダイオード(バリキャップ・ダイオ
ード)を直列接続し、周囲温度Ta に応じた補償電圧を
可変容量ダイオードに与える。発振周波数fを周囲温度
Ta によらず一定にするための補償電圧Vinは、 Vin=−A(Ta −T0 )3 +B(Ta −T0 )+C …(1) で与えられる。ここに、A、B、Cはいずれも0でない
定数である。つまり、式(1)の補償電圧Vinは、周囲
温度Ta と基準温度T0 との差の3次関数で表わされ
る。この3次関数に対応した3次曲線は、Ta =T0 の
位置に変曲点を有する点対称の曲線である。
償電圧データをプログラマブルROMに格納しておき、
温度センサで検出された周囲温度Ta に応じたデータを
プログラマブルROMから読み出し、該読み出したデー
タをD/A変換器でアナログ信号に変換し、該アナログ
信号に応じた補償電圧Vinを可変容量ダイオードに与え
るようにしていた。
タル方式特有の量子化ノイズが補償電圧Vinに発生し、
発振周波数fに位相ノイズとして現れる問題があった。
また、温度補償精度を上げるためには大容量のプログラ
マブルROMと高分解能のD/A変換器とを必要とする
点でも問題があった。
ROMや高分解能のD/A変換器を用いずに水晶発振周
波数の高精度の温度補償を実現できる関数発生回路を提
供することにある。
に、本発明は、周囲温度と基準温度との差のべき乗に比
例した電流を発生するための関数発生回路を、複数のダ
イオード列と、その各々に電流を流すための複数の電流
源とで構成したものである。具体的に説明すると、本発
明に係る関数発生回路は、第1個数のダイオードからな
り基準電位部に接続された第1のダイオード列と、周囲
温度によらず一定の電流を前記第1のダイオード列に流
すように接続された第1の電流源と、前記第1個数より
も多い第2個数のダイオードからなり前記基準電位部に
接続された第2のダイオード列と、周囲温度と基準温度
との差に比例した電流を前記第2のダイオード列に流す
ように接続された第2の電流源と、電流を出力するため
の出力端子と、該出力端子に接続されたコレクタを有す
る出力トランジスタと、前記第1のダイオード列で発生
した電圧と前記第2のダイオード列で発生した電圧との
差電圧を前記出力トランジスタのベースとエミッタとの
間に供給するための電圧供給手段とを備えた構成とした
ものである。なお、上記各ダイオード列は、例えばトラ
ンジスタのベースと他の端子に得られるダイオード特性
を利用し、複数個のトランジスタを順次接続して構成す
ることができる。
ば、前記第1個数を2に、前記第2個数を3にそれぞれ
設定するとき、周囲温度と基準温度との差の3乗に比例
した出力電流が発生する。出力トランジスタをNPNト
ランジスタで構成すれば出力端子を介して該NPNトラ
ンジスタのコレクタに電流を吸収でき、出力トランジス
タをPNPトランジスタで構成すれば出力端子を介して
該PNPトランジスタのコレクタから電流を排出するこ
とができる。したがって、相補構成を採用すれば、例え
ば、周囲温度が基準温度に等しいか又は基準温度よりも
高い場合には該周囲温度と基準温度との差の3乗に比例
した電流が出力端子を介して吸収され、かつ周囲温度が
基準温度よりも低い場合には該周囲温度と基準温度との
差の3乗に比例した電流が出力端子を介して排出される
ように、3次関数発生回路を構成することができる。更
に、この3次関数発生回路を利用することによって、水
晶発振回路のための前述の式(1)で表わされた補償電
圧を発生するアナログ方式の温度補償回路を実現するこ
とができる。
の具体例について、図面を参照しながら説明する。
例を示している。図1の回路は、Nを1以上の整数とす
るとき、各々コレクタに接続されたベースを有するNP
Nトランジスタで構成されたN個のダイオード2の直列
接続回路からなるダイオード列11と、各々コレクタに
接続されたベースを有するNPNトランジスタで構成さ
れたN+1個のダイオード3の直列接続回路からなるダ
イオード列12とを備えている。両ダイオード列11,
12の各々のカソード端子の電圧は、それぞれ接地電圧
に固定されている。図1の回路は、周囲温度によらず一
定の電流がダイオード列11に流入するように該ダイオ
ード列11のアノード端子へ電流を排出するための電流
源6と、周囲温度と基準温度との差に比例した電流がダ
イオード列12に流入するように該ダイオード列12の
アノード端子へ電流を排出するための電流源7と、電流
を出力するための出力端子1と、該出力端子1を介して
電流を吸収するための出力回路18とを更に備えてい
る。両電流源6,7には、電源電圧Vccが供給される。
出力回路18は、出力NPNトランジスタ8と、演算増
幅器15とで構成されている。出力NPNトランジスタ
8のコレクタは出力端子1に、出力NPNトランジスタ
8のベースはダイオード列12のアノード端子にそれぞ
れ接続されている。演算増幅器15は、ダイオード列1
1のアノード端子の電圧に等しい電圧を出力NPNトラ
ンジスタ8のエミッタに供給するように、電圧フォロア
として機能するものである。したがって、ダイオード列
12のアノード端子の電圧とダイオード列11のアノー
ド端子の電圧との差電圧が出力NPNトランジスタ8の
ベース・エミッタ間に供給されるようになっている。
れる電流をI0 とし、電流源7から排出される電流をI
T とし、ダイオード列11のアノード端子の電圧をV1
とし、ダイオード列12のアノード端子の電圧をV2 と
する。また、各ダイオード及びトランジスタの飽和電流
をIS とする。このとき、 V1 =NVT ln(I0 /IS ) …(2) V2 =(N+1)VT ln(IT /IS ) …(3) VT =kTa /q …(4) である。ここに、kはボルツマン定数、qは電子の電荷
量である。出力NPNトランジスタ8のコレクタ電流を
Iとすると、 I=IS ・exp{(V2 −V1 )/VT } …(5) である。式(2)、(3)、(5)より、 I=I0 (IT /I0 )N+1 …(6) が得られる。
温度Ta が基準温度T0に等しいか又は基準温度T0 よ
りも低い場合にはダイオード列12への電流の流入を遮
断し、周囲温度Ta が基準温度T0 よりも高い場合には
周囲温度Ta が高くなるにつれて増加する電流(Ta −
T0 に比例した電流)IT をダイオード列12に排出す
る。このとき、式(6)、(7)より、Ta ≧T0 にお
いて、 I=I0 {(Ta −T0 )/T0 }N+1 …(9) が得られる。したがって、出力端子1を介して出力NP
Nトランジスタ8のコレクタに吸収される電流Iは、T
a −T0 のべき乗に比例する。例えば、N=2ならば、
電流IはTa −T0 の3乗に比例する。
らば、 IT =0 …(10) が、Ta <T0 ならば、 IT ={|Ta −T0 |/T0 }I0 …(11) が各々成立するものとすると、Ta <T0 において、 I=I0 {|Ta −T0 |/T0 }N+1 …(12) が得られる。
温度Ta と基準温度T0 との差のべき乗に比例した電流
を出力端子1に吸収することができる。
構成例を示している。図2の回路は、各々コレクタに接
続されたベースを有するPNPトランジスタで構成され
たN個のダイオード4の直列接続回路からなるダイオー
ド列13と、各々コレクタに接続されたベースを有する
PNPトランジスタで構成されたN+1個のダイオード
5の直列接続回路からなるダイオード列14とを備えて
いる。両ダイオード列13,14の各々のアノード端子
の電圧は、それぞれ電源電圧Vccに固定されている。図
2の回路は、周囲温度によらず一定の電流がダイオード
列13から流出するように該ダイオード列13のカソー
ド端子から電流を吸収するための電流源16と、周囲温
度と基準温度との差に比例した電流がダイオード列14
から流出するように該ダイオード列14のカソード端子
から電流を吸収するための電流源17と、電流を出力す
るための出力端子1と、該出力端子1を介して電流を排
出するための出力回路28とを更に備えている。出力回
路28は、出力PNPトランジスタ9と、演算増幅器2
5とで構成されている。出力PNPトランジスタ9のコ
レクタは出力端子1に、出力PNPトランジスタ9のベ
ースはダイオード列14のカソード端子にそれぞれ接続
されている。演算増幅器25は、ダイオード列13のカ
ソード端子の電圧に等しい電圧を出力PNPトランジス
タ9のエミッタに供給するように、電圧フォロアとして
機能するものである。したがって、ダイオード列13の
カソード端子の電圧とダイオード列14のカソード端子
の電圧との差電圧が出力PNPトランジスタ9のベース
・エミッタ間に供給されるようになっている。
れる電流をI0 とし、電流源17に吸収される電流をI
T とし、ダイオード列13のカソード端子の電圧をV1
とし、ダイオード列14のカソード端子の電圧をV2 と
する。また、各ダイオード及びトランジスタの飽和電流
をIS とする。このとき、 V1 =NVT ln(I0 /IS ) …(13) V2 =(N+1)VT ln(IT /IS ) …(14) VT =kTa /q …(15) である。出力PNPトランジスタ9のコレクタ電流をI
とすると、 I=IS ・exp{(V1 −V2 )/VT } …(16) である。式(13)、(14)、(16)より、 I=I0 (IT /I0 )N+1 …(17) が得られる。
囲温度Ta が基準温度T0 に等しいか又は基準温度T0
よりも高い場合にはダイオード列14からの電流の流出
を遮断し、かつ周囲温度Ta が基準温度T0 よりも低い
場合には周囲温度Ta が低くなるにつれて増加する電流
(|Ta −T0 |に比例した電流)IT をダイオード列
14から吸収する。このとき、式(17)、(19)よ
り、Ta <T0 において、 I=I0 {|Ta −T0 |/T0 }N+1 …(20) が得られる。したがって、出力端子1を介して出力PN
Pトランジスタ9のコレクタから排出される電流Iは、
|Ta −T0 |のべき乗に比例する。例えば、N=2な
らば、電流Iは|Ta −T0 |の3乗に比例する。
らば、 IT ={(Ta −T0 )/T0 }I0 …(21) が、Ta <T0 ならば、 IT =0 …(22) が各々成立するものとすると、Ta ≧T0 において、 I=I0 {(Ta −T0 )/T0 }N+1 …(23) が得られる。
温度Ta と基準温度T0 との差のべき乗に比例した電流
を出力端子1から排出することができる。
他の構成例を示している。図3の回路は、図1中の出力
回路18の構成を変更したものである。図3中の出力回
路28は、出力PNPトランジスタ9と、演算増幅器2
5とで構成されている。出力PNPトランジスタ9のコ
レクタは出力端子1に、出力PNPトランジスタ9のベ
ースはダイオード列11のアノード端子にそれぞれ接続
されている。演算増幅器25は、ダイオード列12のア
ノード端子の電圧に等しい電圧を出力PNPトランジス
タ9のエミッタに供給するように、電圧フォロアとして
機能するものである。したがって、ダイオード列12の
アノード端子の電圧とダイオード列11のアノード端子
の電圧との差電圧が出力PNPトランジスタ9のベース
・エミッタ間に供給されるようになっている。図3の回
路によれば、図2の場合と同様に、周囲温度Ta と基準
温度T0 との差のべき乗に比例した電流を出力端子1か
ら排出することができる。
Nトランジスタと演算増幅器とで構成された出力回路に
置き換えれば、図1の場合と同様に、周囲温度Ta と基
準温度T0 との差のべき乗に比例した電流を出力端子1
に吸収することができる。この場合には、出力NPNト
ランジスタのコレクタが出力端子1に、該出力NPNト
ランジスタのベースがダイオード列13のカソード端子
にそれぞれ接続され、演算増幅器はダイオード列14の
カソード端子の電圧に等しい電圧を出力NPNトランジ
スタのエミッタに供給するように電圧フォロアとして機
能する。
他の構成例を示している。図4の回路は、各々コレクタ
に接続されたベースを有するNPNトランジスタで構成
されたN個のダイオード2の直列接続回路からなるダイ
オード列11と、各々コレクタに接続されたベースを有
するNPNトランジスタで構成されたN+2個のダイオ
ード3の直列接続回路からなるダイオード列12とを備
えている。両ダイオード列11,12の各々のカソード
端子の電圧は、それぞれ接地電圧に固定されている。図
4の回路は、周囲温度によらず一定の電流がダイオード
列11に流入するように該ダイオード列11のアノード
端子へ電流を排出するための電流源6と、周囲温度と基
準温度との差に比例した電流がダイオード列12に流入
するように該ダイオード列12のアノード端子へ電流を
排出するための電流源7と、電流を出力するための出力
端子1と、該出力端子1を介して電流を吸収するための
出力回路18とを更に備えている。出力回路18は、2
個のNPNトランジスタ8,19のダーリントン接続回
路で構成された出力トランジスタと、カレントミラー回
路を構成するためのNPNトランジスタ20と、電圧フ
ォロアとして機能する演算増幅器15とで構成されてい
る。詳細には、NPNトランジスタ8のコレクタは出力
端子1に、NPNトランジスタ19のエミッタはNPN
トランジスタ8のベースに、NPNトランジスタ19の
ベースはダイオード列12のアノード端子にそれぞれ接
続されている。NPNトランジスタ19のコレクタには
電源電圧Vccが供給される。NPNトランジスタ20
は、ダイオード列11に流れる電流に等しい電流をNP
Nトランジスタ19のエミッタから引き出す。演算増幅
器15は、ダイオード列11のアノード端子の電圧に等
しい電圧をNPNトランジスタ8のエミッタに供給す
る。
れる電流をI0 とし、電流源7から排出される電流をI
T とし、ダイオード列11のアノード端子の電圧をV1
とし、ダイオード列12のアノード端子の電圧をV2 と
し、NPNトランジスタ19のベース・エミッタ間電圧
をV19とする。また、各ダイオード及びトランジスタの
飽和電流をIS とする。このとき、 V1 =NVT ln(I0 /IS ) …(24) V2 =(N+2)VT ln(IT /IS ) …(25) V19=VT ln(I0 /IS ) …(26) VT =kTa /q …(27) である。NPNトランジスタ8のコレクタ電流をIとす
ると、 I=IS ・exp{(V2 −V1 −V19)/VT } …(28) である。式(24)、(25)、(26)、(28)よ
り、 I=I0 (IT /I0 )N+2 …(29) が得られる。
より、Ta ≧T0 において、 I=I0 {(Ta −T0 )/T0 }N+2 …(32) が得られる。したがって、出力端子1を介してNPNト
ランジスタ8のコレクタに吸収される電流Iは、Ta −
T0 のべき乗に比例する。例えば、N=1ならば、電流
IはTa −T0 の3乗に比例する。
らば、 IT =0 …(33) が、Ta <T0 ならば、 IT ={|Ta −T0 |/T0 }I0 …(34) が各々成立するものとすると、Ta <T0 において、 I=I0 {|Ta −T0 |/T0 }N+2 …(35) が得られる。
温度Ta と基準温度T0 との差のべき乗に比例した電流
を出力端子1に吸収することができる。
他の構成例を示している。図5の回路は、図4の構成か
らNPNトランジスタ20を除去したものである。図5
の回路によれば、式(26)が、 V19=VT ln{I/(hFE・IS )} …(36) に置き換えられる。ここに、hFEはNPNトランジスタ
8,19の各々の電流増幅率である。したがって、式
(24)、(25)、(36)、(28)より、 I=I0 (IT /I0 )(N+2)/2 ・(hFE)1/2 …(37) が得られる。
より、Ta ≧T0 において、 I=I0 {(Ta −T0 )/T0 }(N+2)/2 ・(hFE)1/2 …(40) が得られる。したがって、出力端子1を介してNPNト
ランジスタ8のコレクタに吸収される電流Iは、Ta −
T0 のべき乗に比例する。例えば、N=4ならば、電流
IはTa −T0 の3乗に比例する。
らば、 IT =0 …(41) が、Ta <T0 ならば、 IT ={|Ta −T0 |/T0 }I0 …(42) が各々成立するものとすると、Ta <T0 において、 I=I0 {|Ta −T0 |/T0 }(N+2)/2 ・(hFE)1/2 …(43) が得られる。
温度Ta と基準温度T0 との差のべき乗に比例した電流
を出力端子1に吸収することができる。
他の構成例を示している。図6の回路は、図1の回路と
図2の回路とを組み合わせてなるものである。ただし、
N=2である。ここで、電流源6から排出される電流及
び電流源16に吸収される電流をそれぞれI0 とし、電
流源7から排出される電流をIT1とし、電流源17に吸
収される電流をIT2とする。
1を介して出力NPNトランジスタ8のコレクタに吸収
される式(48)の電流IがTa −T0 の3乗に比例
し、かつTa <T0 において出力端子1を介して出力P
NPトランジスタ9のコレクタから排出される式(4
9)の電流Iが|Ta −T0 |の3乗に比例する。
らば、 IT1=0 …(50) IT2={(Ta −T0 )/T0 }I0 …(51) が、Ta <T0 ならば、 IT1={|Ta −T0 |/T0 }I0 …(52) IT2=0 …(53) が各々成立するものとするとき、Ta ≧T0 において、 I=I0 {(Ta −T0 )/T0 }3 …(54) が得られ、Ta <T0 において、 I=I0 {|Ta −T0 |/T0 }3 …(55) が得られる。したがって、Ta ≧T0 において出力端子
1を介して出力PNPトランジスタ9のコレクタから排
出される式(54)の電流IがTa −T0 の3乗に比例
し、かつTa <T0 において出力端子1を介して出力N
PNトランジスタ8のコレクタに吸収される式(55)
の電流Iが|Ta −T0 |の3乗に比例する。
温度Ta の範囲に応じて、周囲温度Ta と基準温度T0
との差の3乗に比例した電流を出力端子1に吸収し、か
つ周囲温度Ta と基準温度T0 との差の3乗に比例した
電流を出力端子1から排出することができる。
他の構成例を示している。図7の回路は、図6中の2つ
の電流源7,17を共通の電流源10に置き換えたもの
である。図7中の電流源10は、Ta ≧T0 の場合には
周囲温度Ta が高くなるにつれて増加する電流(Ta −
T0 に比例した電流)を排出し、かつTa <T0 の場合
には周囲温度Ta が低くなるにつれて増加する電流(|
Ta −T0 |に比例した電流)を吸収するように構成さ
れた2極性の電流源である。したがって、Ta≧T0 に
おいて出力端子1を介して出力NPNトランジスタ8の
コレクタに吸収される電流がTa −T0 の3乗に比例
し、かつTa <T0 において出力端子1を介して出力P
NPトランジスタ9のコレクタから排出される電流が|
Ta −T0|の3乗に比例する。また、Ta ≧T0 の場
合にはTa −T0 に比例した電流を電流源10が吸収
し、かつTa <T0 の場合には|Ta −T0 |に比例し
た電流を電流源10が排出するものとすれば、Ta ≧T
0 において出力端子1を介して出力PNPトランジスタ
9のコレクタから排出される電流がTa −T0 の3乗に
比例し、かつTa <T0 において出力端子1を介して出
力NPNトランジスタ8のコレクタに吸収される電流が
|Ta −T0 |の3乗に比例する。
他の構成例を示している。図8に示された3次関数発生
回路30は、図7中の4つのダイオード列11,12,
13,14及び2つの出力回路18,28の構成を変更
したものである。図8では、3個のダイオード列11,
13,14の各々の中の2個、2個及び3個のダイオー
ド2,4,5がいずれもNPNトランジスタで構成され
ている。ダイオード列12の中の3個のダイオード3の
うちの2個はNPNトランジスタで、1個はPNPトラ
ンジスタでそれぞれ構成されている。出力回路18は5
個のNPNトランジスタ31,32,33,35,36
と1個のPNPトランジスタ34とで、出力回路28は
5個のPNPトランジスタ41,42,43,45,4
6と1個のNPNトランジスタ44とでそれぞれ構成さ
れている。
アノード端子の電圧とダイオード列11のアノード端子
の電圧との差電圧がPNPトランジスタ34のベース・
エミッタ間に供給され、該PNPトランジスタ34のコ
レクタ電流に応じた電流が出力端子1を介して吸収され
る。また、ダイオード列13のカソード端子の電圧とダ
イオード列14のカソード端子の電圧との差電圧がNP
Nトランジスタ44のベース・エミッタ間に供給され、
該NPNトランジスタ44のコレクタ電流に応じた電流
が出力端子1を介して排出されるようになっている。図
8中の120は、出力端子1を流れる電流を表わしてい
る。
ある。したがって、Ta ≧T0 の場合には周囲温度Ta
が高くなるにつれて増加する電流(Ta −T0 に比例し
た電流)を電流源10が排出し、かつTa <T0 の場合
には周囲温度Ta が低くなるにつれて増加する電流(|
Ta −T0 |に比例した電流)を電流源10が吸収する
ものとすれば、Ta ≧T0 において出力端子1を介して
吸収される電流がTa−T0 の3乗に比例し、かつTa
<T0 において出力端子1を介して排出される電流が|
Ta −T0 |の3乗に比例する。
0,16,17の詳細構成を示している。図9の回路
は、バンドギャップ型電流電圧発生回路50と、第1の
電流供給回路60と、第2の電流供給回路80と、第3
の電流供給回路90とで構成されている。
は、2個のPNPトランジスタ51,57と、5個のN
PNトランジスタ52,53,54,55,59と、2
本の抵抗56,58とで構成されており、周囲温度Ta
に比例して増加するコレクタ電流をPNPトランジスタ
51に発生させる。カレントミラー回路を構成する2個
のPNPトランジスタ51,57の共通のベース電圧V
btは、周囲温度Ta の1次関数で表わされる。したがっ
て、PNPトランジスタ57のコレクタ電流Itが周囲
温度Ta に比例して増加し、抵抗58及びNPNトラン
ジスタ59により生成される電圧Vt が同様に周囲温度
Ta に比例して増加する。
1と、3個のNPNトランジスタ62,67,68と、
3個のPNPトランジスタ64,65,66と、1本の
抵抗63とで構成されている。演算増幅器61と、NP
Nトランジスタ62と、抵抗63とで構成された回路
は、バンドギャップ型電流電圧発生回路50から供給さ
れた電圧Vt から、周囲温度Ta によらず一定のコレク
タ電流をNPNトランジスタ62に発生させる。このN
PNトランジスタ62のコレクタ電流は、PNPトラン
ジスタ64,66を介して端子69に伝達され、かつP
NPトランジスタ64,65及びNPNトランジスタ6
7,68を介して端子70に伝達される。つまり、端子
69は周囲温度Ta によらず一定の電流を排出する電流
源6の端子として機能し、端子70は周囲温度Ta によ
らず一定の電流を吸収する電流源16の端子として機能
する。ここで、カレントミラー回路を構成する2個のN
PNトランジスタ67,68の共通のベース電圧V
bcは、周囲温度Ta によらず一定である。
プ型電流電圧発生回路50のベース電圧Vbtを共有する
3個のPNPトランジスタ81,83,85と、第1の
電流供給回路70のベース電圧Vbcを共有する3個のN
PNトランジスタ82,84,86とで構成されてい
る。したがって、3個のPNPトランジスタ81,8
3,85の各々のコレクタ電流は周囲温度Ta に比例し
て増加するのに対して、3個のNPNトランジスタ8
2,84,86の各々のコレクタ電流は周囲温度Taに
よらず一定である。PNPトランジスタ81のコレクタ
電流とNPNトランジスタ82のコレクタ電流とは、足
し合わされて端子87の出力電流となる。したがって、
抵抗63の値を調整することにより、端子87は、Ta
≧T0 の場合には周囲温度Ta が高くなるにつれて増加
する電流(Ta −T0 に比例した電流)を排出し、かつ
Ta <T0 の場合には周囲温度Ta が低くなるにつれて
増加する電流(|Ta −T0 |に比例した電流)を吸収
する2極性の電流源10の端子として機能する。同様
に、PNPトランジスタ83及びNPNトランジスタ8
4からなるトランジスタペアと、PNPトランジスタ8
5及びNPNトランジスタ86からなるトランジスタペ
アとは、各々2極性の電流を第3の電流供給回路90へ
供給する。
トランジスタ91,92,93,99,100と、5個
のNPNトランジスタ94,95,96,97,98と
で構成されている。これらトランジスタの電流伝達作用
及び電流遮断作用により、PNPトランジスタ100の
コレクタに接続された端子101は、Ta ≦T0 の場合
には電流出力を遮断しかつTa >T0 の場合には周囲温
度Ta が高くなるにつれて増加する電流を排出する電流
源7の端子として機能し、NPNトランジスタ98のコ
レクタに接続された端子102は、Ta ≧T0 の場合に
は電流出力を遮断しかつTa <T0 の場合には周囲温度
Ta が低くなるにつれて増加する電流を吸収する電流源
17の端子として機能する。また、PNPトランジスタ
93のコレクタに接続された端子103は、Ta ≧T0
の場合には電流出力を遮断しかつTa <T0 の場合には
周囲温度Ta が低くなるにつれて増加する電流を排出す
る電流源7aの端子として機能し、NPNトランジスタ
95のコレクタに接続された端子104は、Ta ≦T0
の場合には電流出力を遮断しかつTa >T0 の場合には
周囲温度Ta が高くなるにつれて増加する電流を吸収す
る電流源17aの端子として機能する。なお、端子10
3と端子104とを接続すれば、Ta ≧T0の場合には
周囲温度Ta が高くなるにつれて増加する電流を吸収
し、かつTa <T0 の場合には周囲温度Ta が低くなる
につれて増加する電流を排出する2極性の電流源を構成
できる。
備えた本発明の温度補償型水晶発振器の構成例を示して
いる。図10の構成は、コントローラ110と、1次関
数発生回路200と、0次関数発生回路300と、2本
の抵抗111,112と、可変容量ダイオード113
と、水晶発振回路400とを更に備えている。コントロ
ーラ110は、23個のフリップフロップで構成された
1つのシフトレジスタであって、シリアルデータ信号D
in及びシフトクロック信号CLKの入力を受け、前記の
式(1)中の4定数A、B、C及びT0 を示す信号を供
給するものである。信号A、B、C及びT0 は、各々4
ビット、6ビット、8ビット及び5ビットの信号であ
る。1次関数発生回路200は、信号A、B及びT0 の
入力を受け、周囲温度Ta によらず一定のベース電圧V
bcを電流伝達のために供給する機能と、周囲温度Ta に
よらず一定の電流を排出する電流源6の機能と、周囲温
度Taによらず一定の電流を吸収する電流源16の機能
と、Ta ≧T0 の場合にはTa−T0 に比例した電流を
排出しかつTa <T0 の場合には|Ta −T0 |に比例
した電流を吸収する電流源10の機能と、Ta ≧T0 の
場合にはTa −T0 に比例した電流を排出しかつTa <
T0 の場合には|Ta −T0 |に比例した電流を吸収す
る電流源10aの機能とを兼ね備えたものである。電流
源6,10,16に接続された3次関数発生回路30
は、前記のとおり、Ta ≧T0 においてTa−T0 の3
乗に比例した電流を吸収し、かつTa <T0 において|
Ta −T0 |の3乗に比例した電流を排出する。図10
中の120は、3次関数発生回路30の2極性の出力電
流を表わしている。0次関数発生回路300は、ベース
電圧Vbc及び信号Cの入力を受け、周囲温度Ta によら
ず一定の電圧Vc を発生するものである。2本の抵抗1
11,112と可変容量ダイオード113との直列接続
回路は、1次関数発生回路200の1つの機能である電
流源10aの出力電流と、3次関数発生回路30の出力
電流120との和を電圧に変換し、かつ該変換により得
られた電圧と0次関数発生回路300の出力電圧Vc と
の和を水晶発振回路400に補償電圧Vinとして供給す
るための手段を構成するものである。この補償電圧Vin
は、前記の式(1)で与えられる。Vout は、水晶発振
回路400の出力電圧である。
構成を示している。1次関数発生回路200は、バンド
ギャップ型電流電圧発生回路250と、第1の電流供給
回路260と、第2の電流供給回路280と、第3の電
流供給回路290とで構成されている。
回路250の詳細構成を示している。図12の回路は、
図8中のバンドキャップ型電流電圧発生回路50と同様
に、2個のPNPトランジスタ251,257と、5個
のNPNトランジスタ252,253,254,25
5,259と、2本の抵抗256,258とで構成され
ている。Vbtは周囲温度Ta の1次関数で表わされた電
流伝達のためのベース電圧であり、It は周囲温度Ta
に比例して増加する電流であり、Vt は周囲温度Ta に
比例して増加する電圧である。
細構成を示している。図13の回路は、図9中の第1の
電流供給回路60と同様に、演算増幅器261と、3個
のNPNトランジスタ262,267,268と、3個
のPNPトランジスタ264,265,266と、1本
の抵抗263とを備えている。Vbcは、周囲温度Taに
よらず一定のベース電圧であって、電流伝達に供せられ
る。図13の回路は、5ビット信号T0 に対応して、ベ
ース電圧Vbcを共有する5個のPNPトランジスタ26
9と、NPNトランジスタ262のエミッタへの電流帰
還のための5個のPNPトランジスタ270と、スイッ
チングのための5個のNPNトランジスタ271とを更
に備えている。5ビット信号T0 に応じて5個のNPN
トランジスタ271のうちのオン・トランジスタの数が
変更されると、それに応じて電流源6,16の出力電流
が変更される。
細構成を示している。図14の回路は、4ビット信号A
に対応して、ベース電圧Vbtを共有する4個のPNPト
ランジスタ281と、電流排出のための4個のPNPト
ランジスタ282と、スイッチングのための4個のNP
Nトランジスタ283と、ベース電圧Vbcを共有する4
個のPNPトランジスタ284と、電流吸収のための4
個のカレントミラー回路を構成する8個のNPNトラン
ジスタ285と、スイッチングのための4個のNPNト
ランジスタ286とで構成されている。4ビット信号A
に応じて4個のNPNトランジスタ283のうちのオン
・トランジスタの数と4個のNPNトランジスタ286
のうちのオン・トランジスタの数とが変更されると、そ
れに応じて電流源10の出力電流が変更される。
細構成を示している。図15の回路は、6ビット信号B
に対応して、ベース電圧Vbtを共有する6個のPNPト
ランジスタ291と、電流排出のための6個のPNPト
ランジスタ292と、スイッチングのための6個のNP
Nトランジスタ293と、ベース電圧Vbcを共有する6
個のPNPトランジスタ294と、電流吸収のための6
個のカレントミラー回路を構成する12個のNPNトラ
ンジスタ295と、スイッチングのための6個のNPN
トランジスタ296とで構成されている。6ビット信号
Bに応じて6個のNPNトランジスタ293のうちのオ
ン・トランジスタの数と6個のNPNトランジスタ29
6のうちのオン・トランジスタの数とが変更されると、
それに応じて電流源10aの出力電流が変更される。
00の詳細構成を示している。図16の回路は、8ビッ
ト信号Cに対応して、ベース電圧Vbcを共有する8個の
PNPトランジスタ301と、電流排出のための8個の
PNPトランジスタ302と、スイッチングのための8
個のNPNトランジスタ303とで構成された電流源を
備えている。図16の回路は、周囲温度Ta によらず一
定の電圧Vc を供給するためのNPNトランジスタ30
4と、2本の抵抗305,306と、定電圧源307と
を更に備えている。8ビット信号Cに応じて8個のNP
Nトランジスタ303のうちのオン・トランジスタの数
が変更されると、それに応じて電圧Vcが変更される。
を示している。図17の回路は、コルピッツ型の水晶発
振回路であって、水晶振動子401と、NPNトランジ
スタ402と、定電圧源403と、4本の抵抗404,
405,406,407と、2個のコンデンサ408,
409と、1個のカップリングコンデンサ410とで構
成されている。図17ではNPNトランジスタ402の
コレクタから出力電圧Vout が導出されているが、該N
PNトランジスタ402のエミッタから出力電圧Vout
を導出するようにしてもよい。
の温度補償型水晶発振器によれば、大容量のプログラマ
ブルROMや高分解能のD/A変換器を用いずに水晶発
振周波数の高精度の温度補償を実現できる。
ば、周囲温度と基準温度との差のべき乗に比例した電流
を発生するための関数発生回路を、複数のダイオード列
と、その各々に電流を流すための複数の電流源とで構成
することとしたので、大容量のプログラマブルROMや
高分解能のD/A変換器を用いずに水晶発振周波数の高
精度の温度補償を実現できる関数発生回路を提供するこ
とができる。
図である。
回路図である。
示す回路図である。
示す回路図である。
示す回路図である。
示す回路図である。
示す回路図である。
示す回路図である。
路図である。
を示すブロック図である。
すブロック図である。
回路の詳細構成を示す回路図である。
示す回路図である。
示す回路図である。
示す回路図である。
す回路図である。
路図である。
Claims (22)
- 【請求項1】 周囲温度と基準温度との差のべき乗に比
例した電流を発生するための関数発生回路であって、 第1個数のダイオードからなり基準電位部に接続された
第1のダイオード列と、 周囲温度によらず一定の電流を前記第1のダイオード列
に流すように接続された第1の電流源と、 前記第1個数よりも多い第2個数のダイオードからなり
前記基準電位部に接続された第2のダイオード列と、 周囲温度と基準温度との差に比例した電流を前記第2の
ダイオード列に流すように接続された第2の電流源と、 電流を出力するための出力端子と、 前記出力端子に接続されたコレクタを有する出力トラン
ジスタと、前記第1のダイオード列で発生した電圧 と前記第2のダ
イオード列で発生した電圧との差電圧を前記出力トラン
ジスタのベースとエミッタとの間に供給するための電圧
供給手段とを備えたことを特徴とする関数発生回路。 - 【請求項2】 請求項1記載の関数発生回路において、前記基準電位部は接地電圧を供給し、 前記第1及び第2の電流源は、前記第1及び第2のダイ
オード列にそれぞれ電流を流入させることを特徴とする
関数発生回路。 - 【請求項3】 請求項1記載の関数発生回路において、前記基準電位部は電源電圧を供給し、 前記第1及び第2の電流源は、前記第1及び第2のダイ
オード列からそれぞれ電流を流出させることを特徴とす
る関数発生回路。 - 【請求項4】 請求項1記載の関数発生回路において、前記第1のダイオード列 を構成するダイオードの数は2
に、前記第2のダイオード列を構成するダイオードの数
は3にそれぞれ設定されたことを特徴とする関数発生回
路。 - 【請求項5】 請求項1記載の関数発生回路において、 前記出力トランジスタはNPNトランジスタで構成さ
れ、 前記電圧供給手段は、前記第1のダイオード列で発生した電圧 と前記第2のダ
イオード列で発生した電圧とのうちの接地電圧から測っ
て高い方の電圧を前記出力トランジスタのベースに供給
するための手段と、前記第1のダイオード列で発生した電圧 と前記第2のダ
イオード列で発生した電圧とのうちの接地電圧から測っ
て低い方の電圧に等しい電圧を前記出力トランジスタの
エミッタに供給するための電圧フォロアとして機能する
演算増幅器とを備えたことを特徴とする関数発生回路。 - 【請求項6】 請求項1記載の関数発生回路において、 前記出力トランジスタはPNPトランジスタで構成さ
れ、 前記電圧供給手段は、前記第1のダイオード列で発生した電圧 と前記第2のダ
イオード列で発生した電圧とのうちの接地電圧から測っ
て低い方の電圧を前記出力トランジスタのベースに供給
するための手段と、前記第1のダイオード列で発生した電圧 と前記第2のダ
イオード列で発生した電圧とのうちの接地電圧から測っ
て高い方の電圧に等しい電圧を前記出力トランジスタの
エミッタに供給するための電圧フォロアとして機能する
演算増幅器とを備えたことを特徴とする関数発生回路。 - 【請求項7】 請求項1記載の関数発生回路において、 前記出力トランジスタは第1及び第2の同種トランジス
タで構成された複合トランジスタであって、前記第1の
トランジスタのコレクタは前記出力端子に接続され、前
記第2のトランジスタのエミッタは前記第1のトランジ
スタのベースに接続され、かつ前記第2のトランジスタ
のコレクタは基準電位部に接続されたことを特徴とする
関数発生回路。 - 【請求項8】 請求項7記載の関数発生回路において、 前記第1のダイオード列に流れる電流に等しい電流を前
記第2のトランジスタのエミッタに流すための手段を更
に備えたことを特徴とする関数発生回路。 - 【請求項9】 周囲温度と基準温度との差のべき乗に比
例した電流を発生するための関数発生回路であって、第1個数 のダイオードからなり第1の基準電位部に接続
された第1のダイオード列と、 周囲温度によらず一定の電流を前記第1のダイオード列
に流すように接続された第1の電流源と、前記第1個数よりも多い第2個数 のダイオードからなり
前記第1の基準電位部に接続された第2のダイオード列
と、 周囲温度と基準温度との差に比例した電流を前記第2の
ダイオード列に流すように接続された第2の電流源と、前記第1個数 のダイオードからなり第2の基準電位部に
接続された第3のダイオード列と、 周囲温度によらず一定の電流を前記第3のダイオード列
に流すように接続された第3の電流源と、前記第2個数 のダイオードからなり前記第2の基準電位
部に接続された第4のダイオード列と、 周囲温度と基準温度との差に比例した電流を前記第4の
ダイオード列に流すように接続された第4の電流源と、 電流を出力するための出力端子と、 各々前記出力端子に接続されたコレクタを有する出力N
PNトランジスタ及び出力PNPトランジスタと、 前記出力NPNトランジスタのコレクタを介して前記出
力端子から電流が吸収されるように、前記第1のダイオ
ード列で発生した電圧と前記第2のダイオード列で発生
した電圧との差電圧を前記出力NPNトランジスタのベ
ースとエミッタとの間に供給するための第1の電圧供給
手段と、 前記出力PNPトランジスタのコレクタを介して前記出
力端子へ電流が排出されるように、前記第3のダイオー
ド列で発生した電圧と前記第4のダイオード列で発生し
た電圧との差電圧を前記出力PNPトランジスタのベー
スとエミッタとの間に供給するための第2の電圧供給手
段とを備えたことを特徴とする関数発生回路。 - 【請求項10】 請求項9記載の関数発生回路におい
て、 前記第1個数が2であり、前記第2個数が3であること
を特徴とする関数発生回路。 - 【請求項11】 請求項9記載の関数発生回路におい
て、 前記第2の電流源は、周囲温度が基準温度に等しいか又
は基準温度よりも低い場合には前記第2のダイオード列
への電流の流入を遮断し、かつ周囲温度が基準温度より
も高い場合には周囲温度が高くなるにつれて増加する電
流を前記第2のダイオード列に排出する機能を有し、 前記第4の電流源は、周囲温度が基準温度に等しいか又
は基準温度よりも高い場合には前記第4のダイオード列
からの電流の流出を遮断し、かつ周囲温度が基準温度よ
りも低い場合には周囲温度が低くなるにつれて増加する
電流を前記第4のダイオード列から吸収する機能を有す
ることを特徴とする関数発生回路。 - 【請求項12】 請求項9記載の関数発生回路におい
て、前記第2及び第4のダイオード列が 共通接続点に接続さ
れ、該共通接続点に接続された前記第2及び第4の電流
源は、周囲温度が基準温度に等しいか又は基準温度より
も高い場合には該周囲温度と基準温度との差に比例した
電流を前記共通接続点に排出し、かつ周囲温度が基準温
度よりも低い場合には該周囲温度と基準温度との差に比
例した電流を前記共通接続点から吸収するための共通の
電流源で構成されたことを特徴とする関数発生回路。 - 【請求項13】 請求項9記載の関数発生回路におい
て、 前記第2の電流源は、周囲温度が基準温度に等しいか又
は基準温度よりも高い場合には前記第2のダイオード列
への電流の流入を遮断し、かつ周囲温度が基準温度より
も低い場合には周囲温度が低くなるにつれて増加する電
流を前記第2のダイオード列に排出する機能を有し、 前記第4の電流源は、周囲温度が基準温度に等しいか又
は基準温度よりも低い場合には前記第4のダイオード列
からの電流の流出を遮断し、かつ周囲温度が基準温度よ
りも高い場合には周囲温度が高くなるにつれて増加する
電流を前記第4のダイオード列から吸収する機能を有す
ることを特徴とする関数発生回路。 - 【請求項14】 請求項9記載の関数発生回路におい
て、前記第2及び第4のダイオード列が 共通接続点に接続さ
れ、該共通接続点に接続された前記第2及び第4の電流
源は、周囲温度が基準温度に等しいか又は基準温度より
も高い場合には該周囲温度と基準温度との差に比例した
電流を前記共通接続点から吸収し、かつ周囲温度が基準
温度よりも低い場合には該周囲温度と基準温度との差に
比例した電流を前記共通接続点に排出するための共通の
電流源で構成されたことを特徴とする関数発生回路。 - 【請求項15】 水晶発振回路の発振周波数の温度補償
を行うように周囲温度と基準温度との差の3次関数で表
わされた電圧を発生するための関数発生回路であって、 周囲温度と基準温度との差に比例した電流を出力するた
めの第1の回路と、 電流を出力するための出力端子を有し、かつ周囲温度と
基準温度との差の3乗に比例した電流を前記出力端子を
介して出力するための第2の回路と、 周囲温度によらず一定の電圧を発生するための第3の回
路と、 前記第1の回路の出力電流と前記第2の回路の出力電流
との和を電圧に変換し、かつ該変換により得られた電圧
と前記第3の回路の出力電圧との和を温度補償用の電圧
として供給するための手段とを備え、 前記第2の回路は、 2個のダイオードからなり第1の基準電位部に接続され
た第1のダイオード列と、 周囲温度によらず一定の電流を前記第1のダイオード列
に流すように接続された第1の電流源と、 3個のダイオードからなり前記第1の基準電位部に接続
された第2のダイオード列と、 周囲温度と基準温度との差に比例した電流を前記第2の
ダイオード列に流すように接続された第2の電流源と、 2個のダイオードからなり第2の基準電位部に接続され
た第3のダイオード列と、 周囲温度によらず一定の電流を前記第3のダイオード列
に流すように接続された第3の電流源と、 3個のダイオードからなり前記第2の基準電位部に接続
された第4のダイオード列と、 周囲温度と基準温度との差に比例した電流を前記第4の
ダイオード列に流すように接続された第4の電流源と、 各々前記出力端子に接続されたコレクタを有する出力N
PNトランジスタ及び出力PNPトランジスタと、 前記出力NPNトランジスタのコレクタを介して前記出
力端子から電流が吸収されるように、前記第1のダイオ
ード列で発生した電圧と前記第2のダイオード列で発生
した電圧との差電圧を前記出力NPNトランジスタのベ
ースとエミッタとの間に供給するための第1の電圧供給
手段と、 前記出力PNPトランジスタのコレクタを介して前記出
力端子へ電流が排出されるように、前記第3のダイオー
ド列で発生した電圧と前記第4のダイオード列で発生し
た電圧との差電圧を前記出力PNPトランジスタのベー
スとエミッタとの間に供給するための第2の電圧供給手
段とを備えたことを特徴とする関数発生回路。 - 【請求項16】 請求項15記載の関数発生回路におい
て、前記第2及び第4のダイオード列が 共通接続点に接続さ
れ、該共通接続点に接続された前記第2及び第4の電流
源は、周囲温度が基準温度に等しいか又は基準温度より
も高い場合には該周囲温度と基準温度との差に比例した
電流を前記共通接続点に排出し、かつ周囲温度が基準温
度よりも低い場合には該周囲温度と基準温度との差に比
例した電流を前記共通接続点から吸収するための共通の
電流源で構成されたことを特徴とする関数発生回路。 - 【請求項17】 請求項15記載の関数発生回路におい
て、 前記3次関数を規定するように、周囲温度と基準温度と
の差の3乗、1乗及び0乗の各々の係数と、基準温度と
を設定するためのコントローラを更に備えたことを特徴
とする関数発生回路。 - 【請求項18】 周囲温度と基準温度との差のべき乗に
比例した電流を発生するための関数発生回路であって、 第1個数のダイオードからなり周囲温度によらず一定の
電流を与えて動作させ た第1のダイオード列と、 前記第1個数よりも多い第2個数のダイオードからなり
周囲温度と基準温度との差に比例した電流を与えて動作
させた第2のダイオード列と、 電流を出力するための出力端子と、 前記出力端子にコレクタが接続され、基準電位部にエミ
ッタが接続された出力トランジスタと、 前記第1のダイオード列で発生した電圧と前記第2のダ
イオード列で発生した電圧との差電圧に応じた電圧を前
記出力トランジスタのベースとエミッタとの間に供給す
るための電圧供給手段とを備えたことを特徴とする関数
発生回路。 - 【請求項19】 請求項18記載の関数発生回路におい
て、前記電圧供給手段が、略等しい値のエミッタ電流を
流す第1及び第2のトランジスタと、この第1、第2の
トランジスタの各エミッタにベース及びエミッタが接続
された第3のトランジスタと、この第3のトランジスタ
のコレクタ電流を電圧に変換する能動素子とを備え、こ
の能動素子に発生した電圧を前記出力トランジスタのベ
ースとエミッタとの間に供給することを特徴とする関数
発生回路。 - 【請求項20】 周囲温度と基準温度との差のべき乗に
比例した電流を発生するための関数発生回路であって、 第1個数のダイオードからなり周囲温度によらず一定の
電流を与えて動作させた第1のダイオード列と、 前記第1個数よりも多い第2個数のダイオードからなり
周囲温度と基準温度との差に比例した電流を与えて動作
させた第2のダイオード列と、 前記第1個数のダイオードからなり周囲温度によらず一
定の電流を与えて動作させた第3のダイオード列と、 前記第2個数のダイオードからなり周囲温度と基準温度
との差に比例した電流を与えて動作させた第4のダイオ
ード列と、 電流を出力するための出力端子と、 前記出力端子に各々接続されたコレクタを有してエミッ
タが第1及び第2の基準電位部に各々接続された第1及
び第2の出力トランジスタと、 前記第1のダイオード列で発生した電圧と前記第2のダ
イオード列で発生した 電圧との差電圧に応じた電圧を前
記第1の出力トランジスタのベースとエミッタとの間に
供給するための第1の電圧供給手段と、 前記第3のダイオード列で発生した電圧と前記第4のダ
イオード列で発生した電圧との差電圧に応じた電圧を前
記第2の出力トランジスタのベースとエミッタとの間に
供給するための第2の電圧供給手段とを備えたことを特
徴とする関数発生回路。 - 【請求項21】 請求項20記載の関数発生回路におい
て、前記第1及び第2の電圧供給手段が、略等しい値の
エミッタ電流を流す第1及び第2のトランジスタと、こ
の第1、第2のトランジスタの各エミッタにベース及び
エミッタが接続された第3のトランジスタと、この第3
のトランジスタのコレクタ電流を電圧に変換する能動素
子とを備え、前記第1の電圧供給手段の前記能動素子に
発生した電圧を前記第1の出力トランジスタのベースと
エミッタとの間に供給し、前記第2の電圧供給手段の前
記能動素子に発生した電圧を前記第2の出力トランジス
タのベースとエミッタとの間に供給することを特徴とす
る関数発生回路。 - 【請求項22】 請求項20記載の関数発生回路におい
て、前記第1個数が2であり、前記第2個数が3である
ことを特徴とする関数発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23622996A JP3129974B2 (ja) | 1995-09-27 | 1996-09-06 | 関数発生回路 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24904695 | 1995-09-27 | ||
JP7-249046 | 1995-09-27 | ||
JP23622996A JP3129974B2 (ja) | 1995-09-27 | 1996-09-06 | 関数発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09153104A JPH09153104A (ja) | 1997-06-10 |
JP3129974B2 true JP3129974B2 (ja) | 2001-01-31 |
Family
ID=26532561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23622996A Expired - Lifetime JP3129974B2 (ja) | 1995-09-27 | 1996-09-06 | 関数発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3129974B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2294861C (en) * | 1997-07-11 | 2005-12-06 | Matsushita Electric Industrial Co., Ltd. | Function generation circuit, crystal oscillation device, and method of adjusting the crystal oscillation device |
JP4538913B2 (ja) * | 2000-07-03 | 2010-09-08 | エプソントヨコム株式会社 | 温度補償圧電発振器 |
JP4745102B2 (ja) * | 2006-03-29 | 2011-08-10 | パナソニック株式会社 | 基準電流制御回路、温度補償機能付き水晶発振器制御ic、水晶発振器および携帯電話機 |
JP5072418B2 (ja) * | 2007-04-24 | 2012-11-14 | 日本電波工業株式会社 | 表面実装用の温度補償水晶発振器 |
-
1996
- 1996-09-06 JP JP23622996A patent/JP3129974B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
Title |
---|
青木英彦「アナログICの機能回路設計入門」CQ出版,(1992年9月20日),pp.187−200 |
Also Published As
Publication number | Publication date |
---|---|
JPH09153104A (ja) | 1997-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7514987B2 (en) | Bandgap reference circuits | |
US4560959A (en) | Temperature controlled crystal oscillator arrangement | |
KR100418101B1 (ko) | 함수발생회로 | |
CN104850167A (zh) | 低功耗与绝对温度成正比电流和电压发生器 | |
JPH11154833A (ja) | 電圧電流変換回路 | |
KR920006292B1 (ko) | 제어가능한 적분기 | |
JP3129974B2 (ja) | 関数発生回路 | |
JP2000504900A (ja) | 温度補償された対数検出器 | |
US11604487B2 (en) | Low noise reference circuit | |
US5483150A (en) | Transistor current switch array for digital-to-analog converter (DAC) including bias current compensation for individual transistor current gain and thermally induced base-emitter voltage drop variation | |
CN112953465B (zh) | 一种基于阻容阵列的可配置弛张振荡器 | |
US5936391A (en) | Partially temperature compensated low noise voltage reference | |
Waltari et al. | Reference voltage driver for low-voltage CMOS A/D converters | |
JP3730984B2 (ja) | 関数発生回路及び温度補償型水晶発振器 | |
JPH08161414A (ja) | 全伝達関数を持つ回路 | |
US4051446A (en) | Temperature compensating circuit for use with a crystal oscillator | |
JPH1051238A (ja) | 電圧制御発振器 | |
JPS63275212A (ja) | 電圧変換回路 | |
McDonagh et al. | Stable differential voltage to frequency converter with low supply voltage and frequency offset control | |
US11469761B1 (en) | CMOS frequency reference circuit with temperature coefficient cancellation | |
US11431346B2 (en) | Devices and methods for analog-to-digital conversion | |
JP3067286B2 (ja) | モノリシックフィルタ回路 | |
JPH0720960A (ja) | 電流発生装置 | |
JPH0343809A (ja) | 温度補償回路及びそれを備えた印字装置 | |
Xia et al. | An auto-tuning structure for continuous time sigma-delta AD converter and high precision filters |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001024 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071117 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081117 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131117 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term |