JP3122876B2 - トランジスタの構造及び製造方法 - Google Patents

トランジスタの構造及び製造方法

Info

Publication number
JP3122876B2
JP3122876B2 JP09258198A JP25819897A JP3122876B2 JP 3122876 B2 JP3122876 B2 JP 3122876B2 JP 09258198 A JP09258198 A JP 09258198A JP 25819897 A JP25819897 A JP 25819897A JP 3122876 B2 JP3122876 B2 JP 3122876B2
Authority
JP
Japan
Prior art keywords
transistor
active region
region
access transistor
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09258198A
Other languages
English (en)
Other versions
JPH10144805A (ja
Inventor
ション・ゲ・バク
Original Assignee
エルジイ・セミコン・カンパニイ・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジイ・セミコン・カンパニイ・リミテッド filed Critical エルジイ・セミコン・カンパニイ・リミテッド
Publication of JPH10144805A publication Critical patent/JPH10144805A/ja
Application granted granted Critical
Publication of JP3122876B2 publication Critical patent/JP3122876B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/15—Static random access memory [SRAM] devices comprising a resistor load element

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、トランジスタに関
するもので、特にＳＲＡＭセルのアクセストランジスタ
にエッジチャンネルを形成して、低電圧動作に適するよ
うにした、トランジスタの構造及び製造方法に関する。
【０００２】
【従来の技術】以下、添付図面を参照して、従来のトラ
ンジスタ及びＳＲＡＭを説明する。図１は、一般的な単
位トランジスタのレイアウト図で、図２は図１のＡ−
Ａ’で切り取った断面図である。図３は、一般的なＳＲ
ＡＭセルの回路構成図で、図４は従来のＳＲＡＭセルの
アクセストランジスタと、ドライブトランジスタとを示
す構造断面図で、図５は従来の製造方法に関するもの
で、ＳＲＡＭセルのアクセストランジスタとドライブト
ランジスタの部分の工程断面図である。
【０００３】まず、一般的な単位トランジスタは、図１
と図２とに示すように、フィールド領域と活性領域が区
画された基板１のフィールド領域の表面にフィールド酸
化膜２が形成され、活性領域上にフィールド酸化膜２に
かかるようにゲート酸化膜３とゲート電極４とが積層さ
れて形成されており、基板１のゲート電極４の両側のの
所定領域に、ソース／ドレーンの役割をする第１不純物
領域５ａと第２不純物領域５ｂとが形成されている。
【０００４】従来のＳＲＡＭセルのアクセストランジス
タとドライブトランジスタの部分の構造を図４に示す。
フィールド領域と活性領域とが区画された基板１のフィ
ールド領域上に、フィールド酸化膜９が形成されてお
り、そのフィールド酸化膜９によって隔離されたそれぞ
れの活性領域上にゲート酸化膜１１が形成されている。
それぞれの活性領域上のゲート酸化膜１１上に積層され
て、アクセストランジスタのゲート電極１２ａと、ドラ
イブトランジスタのゲート電極１２ｂとが形成されてい
る。
【０００５】次に従来のＳＲＡＭセルのアクセストラン
ジスタと、ドライブトランジスタとを製造する方法を説
明する。基板１の全面に第１パッド酸化膜６と窒化膜７
とを順に堆積してその上に感光膜８を塗布してから、写
真エッチング及び現像工程によって、図５ａのように、
選択的に感光膜８をパターニングする。次に、パターニ
ングされた感光膜８をマスクとして窒化膜７を異方性エ
ッチングした後、感光膜８を除去する。エッチングされ
て残った窒化膜７をマスクとして利用して、熱酸化工程
を通じて基板１にフィールド酸化膜９を形成して、図５
ｂのように、アクセストランジスタの活性領域とドライ
ブトランジスタの活性領域とを隔離させる。
【０００６】次いで、図５ｃのように、窒化膜７と第１
パッド酸化膜６とを除去した後、全面に熱酸化工程やＣ
ＶＤ法によって、第２パッド酸化膜１０を形成する。そ
の後、アクセストランジスタとドライブトランジスタと
の活性領域に、チャンネルストップイオンを注入して、
第２パッド酸化膜１０を除去する。そして、図５ｄのよ
うに、全面に熱酸化工程や、ＣＶＤ法によって酸化膜１
１を堆積し、その上ににポリシリコンを堆積し、前記ポ
リシリコンをドーピングする。そのポリシリコン上に感
光膜を塗布して、露光及び現像工程によって選択的にパ
ターニングする。そのパターニングされた感光膜をマス
クとして利用して、ポリシリコンと酸化膜とを順に除去
して、活性領域上にゲート酸化膜１１と、そのゲート酸
化膜１１上に積層されるように、アクセストランジスタ
のゲート電極１２ａと、ドライブトランジスタのゲート
電極１２ｂとを形成して、感光膜を除去する。
【０００７】次に、図３を参照して、従来のＳＲＡＭセ
ルの読み取り／書き込み動作を説明する。第４コンタク
ト領域Ｃ４にハイを書き込む場合は、ビットライン（Ｂ
／Ｌ）にＶｃｃを加え、ワードライン（Ｗ／Ｌ）と連結
された第１アクセストランジスタＴＡ１のゲートにもＶ
ｃｃを加えて、第１アクセストランジスタＴＡ１をター
ンオンさせて、ビットライン（Ｂ／Ｌ）のＶｃｃを第４
コンタクト領域Ｃ４に貯蔵する。一方、第５コンタクト
領域Ｃ５にロー電圧を書き込む場合は、ビットバーライ
ン（バーＢ／Ｌ）に‘０Ｖ’を加え、ワードラインと連
結された第２アクセストランジスタＴＡ２のゲートにＶ
ｃｃ電圧を加える。すると、第２アクセストランジスタ
ＴＡ２がターンオンし、第５コンタクト領域Ｃ５には、
ビットバーライン（バーＢ／Ｌ）に加えられた０Ｖのロ
ーが書き込まれる。
【０００８】次に、第４コンタクト領域Ｃ４に書かれた
ハイを読む場合は、ワードライン（Ｗ／Ｌ）に連結され
た第１アクセストランジスタＴＡ１のゲートと第２アク
セストランジスタＴＡ２のゲートとにＶｃｃ電圧を加
え、ビットラインにはＶｃｃ電圧を、ビットバーライン
（バーＢ／Ｌ）には０Ｖ電圧を固定させた状態で、両方
の電圧差をセンシングアンプを利用してセンシングし
て、ハイノードであるか、ローノードであるかを判別し
て読み取る。
【０００９】この読み取るときのＳＲＡＭセルの各アク
セストランジスタとドライブトランジスタとの動作を説
明する。第４コンタクト領域Ｃ４は既にハイとなってい
るので、第２ドライブトランジスタＴＤ２はターンオン
される。第５コンタクト領域Ｃ５は、ロー値を貯蔵して
いるので、第１ドライブトランジスタＴＤ１は、オフ
（ＯＦＦ）状態となる。第２アクセストランジスタＴＡ
２はワードラインのＶｃｃによってオン状態となり、第
２ドライブトランジスタＴＤ２もまた、第４コンタクト
領域Ｃ４のハイ状態によってオン状態となっている。第
５コンタクト領域Ｃ５のロー電圧は、導通された第２ア
クセストランジスタＴＡ２と、第２ドライブトランジス
タＴＤ２の抵抗比によって決められる。従って、初期の
ロー電圧を保持し続けるためには、第２ドライブトラン
ジスタＴＤ２の駆動能力が、第２アクセストランジスタ
ＴＡ２の駆動能力より、約３倍程度に大きくなければそ
のまま保持されない。結論的にロー電圧の読み出し動作
時に、初期値を保持するためには、第２アクセストラン
ジスタＴＡ２の電流駆動能力を減少させ、第２ドライブ
トランジスタＴＤ２の駆動能力は増加させることが要求
される。従って、アクセストランジスタとドライブトラ
ンジスタとのディメンジョン(dimension）を考え、第２
アクセストランジスタＴＡ２のしきい値電圧は高め、第
２ドライブトランジスタＴＤ２のしきい値電圧は低める
ことが好ましい。
【００１０】それとは反対に、第４コンタクト領域Ｃ４
のハイ状態を読み取る時、初期のハイ状態を保持し続け
る場合は、第１アクセストランジスタＴＡ１のしきい値
電圧を低め、第１ドライブトランジスタＴＤ１のしきい
値電圧は増加させることが好ましい。前に説明したとお
り、安定した読み取り動作のためには、ローノード側の
アクセストランジスタのしきい値電圧は増加させて、ド
ライブトランジスタのしきい値電圧は減少させると、低
電圧の安定したＳＲＡＭセルの動作マージンを確保する
ことができる。しかし、従来のアクセストランジスタの
チャンネル構造では、低電圧動作マージンを確保するこ
とが難しい。
【００１１】
【発明が解決しようとする課題】前記のように製造され
た従来のトランジスタは、ＳＲＡＭセルで書き込み／読
み取り動作をする場合、アクセストランジスタとドライ
ブトランジスタとを互いに相反する特性を有するように
することが困難である。さらに、従来のＳＲＡＭセル
は、低電圧で動作させる場合、ハイノードではアクセス
トランジスタのしきい値電圧を低め、ローノードではア
クセストランジスタのしきい値電圧を高めなければ、円
滑に動作しないが、従来の平坦なチャンネルでは、前記
のような動作をするトランジスタを製造することが難し
い。本発明は、前記のような問題点を解決するために案
出したもので、アクセストランジスタとドライブトラン
ジスタとを互いに相反する特性を有するようにすること
ができ、かつ低電圧の動作マージンを確保するに適した
トランジスタの構造及びその製造方法を提供することが
目的である。
【００１２】
【課題を解決するための手段】前記のような目的を達成
するための本発明のトランジスタは、半導体基板、半導
体基板に形成された第１及び第２活性領域とフィールド
絶縁膜、第１活性領域の半導体基板に形成された１個以
上の窪み部、第１及び第２活性領域と窪み部上に形成さ
れたゲート電極、ゲート電極の両側の第１及び第２活性
領域に形成された不純物領域とを含んでいることを特徴
とする。
【００１３】
【発明の実施の形態】以下、添付図面を参照して、本発
明実施形態のトランジスタの構造及び製造方法を説明す
る。第１実施形態はトランジスタの構造を示すもので、
その他の実施形態は、そのトランジスタを使用したＳＲ
ＡＭである。図６は、図１のＩ−Ｉ部分で切った、第１
実施形態のトランジスタの斜視図である。本発明の第１
実施形態のトランジスタは、フィールド領域と活性領域
とが区画された基板２０のフィールド領域にフィールド
酸化膜２１が形成されている。従来の一般的なフィール
ド酸化膜は、活性領域に接している縁部分から離れるに
つれて、図２などに示すように、上下両側に均等に膨ら
む形状となっているが、本実施形態におけるフィールド
酸化膜２１は、その縁部分の上側が下側へ窪んで、その
窪んだところから膨らむように形成されている。さら
に、その膨らむのも上側は均一に膨らまずに、図示のよ
うに途中に段部分を形成させてある。ゲート酸化膜２２
とゲート電極２３とは活性領域の中央部分を横切って双
方のフィールド酸化膜２１を通るように形成されてい
る。このゲート酸化膜２２とゲート電極２３とは、フィ
ールド酸化膜２１の上側曲線に沿って、すなわち窪んだ
縁にも入り込むように形成されている。そのゲート電極
２３の両側には従来同様ソース／ドレーンの役割をす
る、第１不純物領域２４ａと第２不純物領域２４ｂとが
形成されている。
【００１４】図７は、本発明の第２実施形態のＳＲＡＭ
セルのアクセストランジスタとドライブトランジスタの
部分の構造を示す断面図で、図８はこの第２実施形態の
工程断面図である。本発明の第１実施形態をＳＲＡＭセ
ルに応用した、本発明の第２実施形態のＳＲＡＭセルの
アクセストランジスタとドライブトランジスタ領域の構
造は、図７の図示のとおり、フィールド領域と活性領域
とが区画された基板３０のフィールド領域上に、フィー
ルド酸化膜３４が形成されている。図には３つのフィー
ルド領域と、そのフィールド領域の間に形成された２つ
の活性領域とが示されている。それぞれの活性領域に
は、ゲート酸化膜３７とゲート電極３８ａ、３８ｂが形
成されている。このうち図面上左側、すなわちアクセス
トランジスタを形成させる側においては、その活性領域
を区画しているフィールド酸化膜３４が前記した縁部に
窪みを有する形状とされ、他方、すなわちドライブトラ
ンジスタが形成される方は通常のフィールド酸化膜の形
状とされている。本実施形態ＳＲＡＭは、そのアクセス
トランジスタを第１実施形態のトランジスタとし、ドラ
イブトランジスタを通常のトランジスタとしている。
【００１５】以下、上記構造の本実施形態の製造方法を
図８に示す。基板３０の全面に第１パット酸化膜３１と
窒化膜３２とを順に堆積する。窒化膜３２の全面に感光
膜３３を塗布した後、写真エッチング及び現像工程によ
って、図８ａの図示ように選択的に感光膜３３をパター
ニングする。次に、パターニングされた感光膜３３をマ
スクとして窒化膜３２を異方性エッチングした後、感光
膜３３を除去する。図８ｂのように、エッチングされて
残った窒化膜３２をマスクとして、熱工程を通じて基板
３０にフィールド酸化膜３４を形成して、アクセストラ
ンジスタの活性領域とドライブトランジスタの活性領域
とを隔離させる。
【００１６】次いで、窒化膜３２と第１パッド酸化膜３
１とを除去してから、熱酸化工程やＣＶＤ法によって、
全面に第２パッド酸化膜３５を形成して、アクセストラ
ンジスタとドライブトランジスタとの活性領域にチャン
ネルストップイオンを注入する。次いで、全面に感光膜
３６を塗布して、図８ｃのように、アクセストランジス
タ形成部分の感光膜３６のみ、露光及び現像工程によっ
て選択的に除去する。その後、除去されて残った感光膜
３６をマスクとして、第２パット酸化膜３５を異方性エ
ッチングした後、感光膜３６を除去する（図８ｄ）。異
方性エッチングであるので平な面がより多くエッチング
される。さらに、マスクなしで異方性エッチングして、
ドライブトランジスタの部分に残った第２パッド酸化膜
３５を除去すると共に、アクセストランジスタ側のフィ
ールド酸化膜の活性領域と接している縁部分が窪むよう
にする。
【００１７】その後、全面に熱酸化工程や、ＣＶＤ法で
酸化膜を堆積して、図８ｅのように、アクセストランジ
スタとドライブトランジスタとのゲート酸化膜３７を形
成して、その上にポリシリコンを堆積し、それをドーピ
ングして、ドーピングされたポリシリコンをパターニン
グする。そのパターニングは、ポリシリコンの上に感光
膜を塗布し、露光及び現像工程によって選択的に感光膜
をパターニングし、そのパターニングされた感光膜をマ
スクとして利用してポリシリコンをエッチングして、ア
クセストランジスタのゲート電極３８ａとドライブトラ
ンジスタのゲート電極３８ｂとを形成する。
【００１８】この時、前記フィールド酸化膜３４の縁部
が窪んだ部分の上側を含むようにポリシリコンをエッチ
ングする。双方のゲート電極３８ａ、ゲート電極３８ｂ
の両側の基板に、ソース／ドレーンの形成のための不純
物をイオン注入して、ソース／ドレーン領域（図面に図
示されていない）を形成する。
【００１９】次いで、図面を参照して、上述のようにし
て形成された第２実施形態のＳＲＡＭセルの動作を説明
する。図９は本第２実施形態のＳＲＡＭセルのアクセス
トランジスタの電流−電圧値を示したデータ図である。
まず、図３の図示のとおり、ＳＲＡＭセルの回路の動作
は、第４コンタクト領域Ｃ４にハイ値を書き込み、第５
コンタクト領域Ｃ５にロー値を書き込もうとする時、ワ
ードラインにＶｃｃを加え、ビットライン（Ｂ／Ｌ）に
もＶｃｃを加える。ビットバーライン（バーＢ／Ｌ）は
‘０’の状態となる。第４コンタクト領域Ｃ４のハイ電
圧は、第１アクセストランジスタのしきい値電圧及びボ
ディー効果(Body effect：γ）によって決定されるの
で、これを式によって表現すると、 ＶH＝Ｖｃｃ−Ｖta・（ＶB）＝Ｖｃｃ−［Ｖta＋γ（２
φf−ＶB）1/2］ となる。ここにおいてＶtaは、アクセストランジスタの
ブレークダウン電圧（ＶB ）が‘０’の場合のしきい値
電圧で、ＶB は、アクセストランジスタのソース領域と
基板間の逆バイアス電圧であり、２φf はソース領域の
ポテンシャルを示す。従って、第４コンタクト領域Ｃ４
で、より高いハイ電圧とするためには、Ｖta及びγが低
い値を有することが好ましい。
【００２０】逆に、第５コンタクト領域Ｃ５は、ワード
ラインと連結された第２コンタクト領域Ｃ２のＶｃｃに
よって第２アクセストランジスタＴＡ２がターンオン
し、ビットバーライン（バーＢ／Ｌ）の‘０’の電位が
加えられる。このローノードが、更に低い電圧を得るた
めには、第２アクセストランジスタＴＡ２のしきい値電
圧を増加させる必要がある。
【００２１】ローノードで、トランジスタのチャンネル
イオン注入濃度が、従来のそれと同様な場合は、活性領
域の窪んだ縁部分を有するアクセストランジスタのゲー
ト電極３８ａは、その窪んだ領域でゲート電極の電界が
重畳される。従って、図９ａの電流−電圧の特性曲線に
図示したように、メーンチャンネル、すなわち活性領域
の中央部分のチャンネルをオンさせるしきい値電圧（Ｖ
t1）より、活性領域の窪んだエッジ領域のチャンネルを
オンさせるしきい値電圧（Ｖte）がより低い。これによ
って、チャンネルが先にターンオンするトランジスタの
ハンプ(hump)特性が現れる。しかし、このように窪んだ
縁領域に形成されたエッジチャンネルは、アクセストラ
ンジスタに漏洩電流を増加させ、メーンチップにスタン
ドバイ電流(stand-by current)を誘発させる問題が発生
することもある。
【００２２】図９ｂのように、前記のような問題を解決
するために本実施形態は、従来の素子より、チャンネル
に注入されるイオンの濃度を増加させて、窪んだエッジ
領域のターンオン始点すなわち、エッジチャンネルのし
きい値電圧（Ｖte）を増加させた。すなわち、本実施形
態のエッジチャンネルのしきい値電圧を従来のアクセス
トランジスタのメーンチャンネルのしきい値電圧
（Ｖt1）と一致させた。それによって、本実施形態のメ
ーンチャンネルのしきい値電圧（Ｖt1）はＶt2に増加す
るようになり、このような動作は、ローノード側に連結
された第２アクセストランジスタＴＡ２のしきい値電圧
を増加させて、ローノードの電圧を更に低くするための
条件を満足させた。
【００２３】本実施形態のＳＲＡＭセル電流−電圧特性
は、図９ｃのように、ブレークダウン電圧（ＶB ）が０
Ｖから−３Ｖに変化する時、従来のＳＲＡＭのエッジチ
ャンネルのしきい値電圧の増加幅より、本実施形態のエ
ッジチャンネル部分のしきい値電圧の増加幅を減少させ
て、アクセストランジスタのしきい値電圧を低くするこ
とによってハイノード電圧を更に高い電圧にすることが
できる。また、図から明らかなように、ブレークダウン
電圧が０Ｖにおいては、本実施形態のしきい値電圧が従
来のものに比べて低くなっているのが分かる。上記動作
は、アクセストランジスタのゲート電極で覆われた、活
性領域エッジの窪んだ部分が、ゲート電極と重畳される
ことによって、ゲート電極によって制御される。したが
って、ソース領域と基板のブレークダウン電圧（ＶB ）
の影響によって、従来に増加していたしきい値電圧の幅
を縮めて、実質的にはエッジチャンネルのしきい値電圧
の増加を減少させることができる。
【００２４】すなわち、ボディー効果(Body effect：
γ）が減少し、ハイノード電圧を更に高いハイ状態にす
る。このように、ハイノード電圧では、更に高いハイ状
態にし、ローノード電圧では更に低いローノード状態に
することによって、ＳＲＡＭセルにおいて、低電圧の動
作マージンを確保するが容易になる。
【００２５】図１０ａは、本発明の第３実施形態のＳＲ
ＡＭセルのアクセストランジスタとドライブトランジス
タ部分の構造断面図で、図１０ｂは、本発明の第４実施
形態のＳＲＡＭセルのアクセストランジスタとドライブ
トランジスタ部分の構造断面図であり、図１１ａ乃至図
１１ｅは、本発明の第３実施形態のＳＲＡＭセルのアク
セストランジスタと、ドライブトランジスタ部分の工程
断面図である。
【００２６】本発明の第３実施形態のＳＲＡＭセルのア
クセストランジスタと、ドライブトランジスタ部分の構
造は、図１０ａのように、フィールド領域と活性領域と
が区画された基板３０のフィールド領域に、フィールド
酸化膜３４が形成され、それらの間に双方のトランジス
タのための活性領域を形成する。一方の活性領域は、基
板３０の中央部分に沿って窪むようにチャンネルが形成
され、その窪んだチャンネル部分の上側に、ゲート酸化
膜３７とアクセストランジスタのゲート電極３８ａが積
層され形成された。そして、ドライブトランジスタ側の
活性領域は、チャンネルを平坦としたままゲート酸化膜
３７とドライブトランジスタのゲート電極３８ｂとが積
層され形成される。
【００２７】さらに、本発明の第４実施形態のＳＲＡＭ
セルのアクセストランジスタとドライブトランジスタの
構造を図１０ｂに示す。一方のトランジスタ、すなわち
アクセストランジスタ側の活性領域が凹凸模様に削られ
て、この凹凸模様に沿って、ゲート酸化膜３７とゲート
電極３８ａとが積層されて形成されている。それ以外、
図１０ａの第３実施形態と同一である。
【００２８】次に、本発明の第３実施形態のＳＲＡＭセ
ルのアクセストランジスタとドライブトランジスタの製
造方法を図１１、１２に基づいて説明する。基板３０の
全面に第１パッド酸化膜３１と窒化膜３２を順に堆積す
る。その窒化膜３２の全面に感光膜３３を塗布してか
ら、写真エッチング及び現像工程によって、図１１ａの
ように、選択的に感光膜３３をパターニングする。その
パターニングされた感光膜３３をマスクとして、窒化膜
３２を異方性エッチングした後、感光膜３３を除去す
る。図１１ｂのように、窒化膜３２をマスクとして、熱
工程を通じて、基板３０にフィールド酸化膜３４を形成
して、アクセストランジスタの活性領域とドライブトラ
ンジスタの活性領域とを隔離させる。
【００２９】次いで、窒化膜３２と第１パッド酸化膜３
１とを除去した後、熱酸化工程やＣＶＤ法によって、全
面に第２パッド酸化膜３５を形成する。そしてアクセス
トランジスタとドライブトランジスタの活性領域にチャ
ンネルストップイオンを注入する。さらに、全面に感光
膜３６を塗布して、露光及び現像工程によって、図１１
ｃのように、選択的にパターニングして、アクセストラ
ンジスタの活性領域の第２パッド酸化膜３５を露出させ
る。そのパターニングされた感光膜３６をマスクとし
て、異方性エッチングによって露出された第２パッド酸
化膜３５を除去する。その露出された基板３０を異方性
エッチングによって、図１２ｄに示すように、アクセス
トランジスタのチャンネル形成部分の中央部分に沿って
窪むようにし、感光膜を除去する。その後、全面に感光
膜３９を塗布した後、露光及び現像工程によって選択的
に感光膜３９を除去して、ドライブトランジスタの活性
領域部分の第２パッドを露出させる。残った感光膜３９
を、マスクによって異方性エッチングして露出された第
２パッド酸化膜３５を除去した後、感光膜３９を除去す
る。
【００３０】そして、図１２ｅのように、全面に熱酸化
工程やＣＶＤ法によってゲート酸化膜３７を形成し、前
記ゲート酸化膜３７上にポリシリコンを堆積してドーピ
ングする。そして、ドーピングされたポリシリコン上に
感光膜を塗布して、露光及び現像工程によって選択的に
感光膜を除去して、除去されて残った感光膜をマスクと
して、ポリシリコンを異方性エッチングして、アクセス
トランジスタのゲート電極３８ａと、ドライブトランジ
スタのゲート電極３８ｂとを形成する。アクセストラン
ジスタの部分では、チャンネル中央部分の窪んだ部分に
もポリシリコンが入り込む。そして、アクセストランジ
スタゲート電極３８ａと、ドライブトランジスタゲート
電極３８ｂの両側に、ソース／ドレーンの形成のための
不純物をイオン注入する。
【００３１】次に、本発明の第４実施形態は、アクセス
トランジスタの活性領域のチャンネル部分の基板を凹凸
模様にエッチングし、この凹凸模様の基板の上側にポリ
シリコンを形成して、凹凸模様のエッジ部分毎にエッジ
チャンネルが形成されることを除いては、図１１に図示
した本発明の第３実施形態と同様な方法によって製造さ
れる。
【００３２】図１３は、本発明の第５実施形態のＳＲＡ
Ｍセルのアクセストランジスタとドライブトランジスタ
部分の構造断面図で、図１４〜１５は、本第５実施形態
のＳＲＡＭセルのアクセストランジスタとドライブトラ
ンジスタ部分で切って示した工程断面図である。本第５
実施形態のＳＲＡＭセルのアクセストランジスタとドラ
イブトランジスタとは、図１３のように、フィールド領
域と活性領域とが区画された基板３０のフィールド領域
上に、フィールド酸化膜３４が形成されている。このフ
ィールド酸化膜３４はその両側の活性領域と隣接した縁
部分が共に窪むように形成されている。そして、それぞ
れのトランジスタ領域にそれぞれゲート電極３８ａ、３
８ｂが形成されるのはいずれの実施形態とも同じであ
る。すなわち、この実施形態は、双方のトランジスタの
チャネルの両端部分に窪んだ部分が形成されている。
【００３３】本第５実施形態のＳＲＡＭセルのアクセス
トランジスタとドライブトランジスタの製造するにあた
っては、まず、図１４ａのように、基板３０の全面に第
１パッド酸化膜３１と窒化膜３２とを順に堆積し、窒化
膜３２の全面に感光膜３３を塗布してから、写真エッチ
ング及び現像工程によって、選択的に感光膜３３をパタ
ーニングする。次に、図１４ｂのように、パターニング
された感光膜３３をマスクとして、窒化膜３２を異方性
エッチングした後、感光膜３３を除去する。そして、エ
ッチングされて残った窒化膜３２をマスクとして、熱工
程を通じて基板３０にフィールド酸化膜３４を形成し
て、アクセストランジスタの活性領域とドライブトラン
ジスタの活性領域とを隔離させる。
【００３４】次いで、窒化膜３２と第１パッド酸化膜３
１を除去した後、熱酸化工程やＣＶＤ法によって、全面
に第２パッド酸化膜３５を形成する（図１４ｃ）。そし
て、アクセストランジスタとドライブトランジスタの活
性領域に、チャンネルストップイオンを注入する。さら
に、マスクなしでエッチングして、第２パッド酸化膜３
５を除去して、図１５ｄのように、フィールド酸化膜３
４の両エッジ部分が窪むようにして、この部分にエッジ
チャンネルを形成する。その後、図１５ｅに示すよう
に、他の実施形態と同様にゲート電極を形成させ、かつ
不純物領域を形成する。
【００３５】
【発明の効果】本発明トランジスタは、チャンネルに窪
み部を形成させたので、エッジチャンネル部分の重畳に
よる電界の増加によって、ボディー効果(Body effect：
γ）が減少して、エッジチャンネルのしきい値電圧が減
少する。また、本発明のＳＲＡＭは、一方のトランジス
タの構造をチャンネルに窪み部を形成させたものを使用
しているので、アクセストランジスタのエッジチャンネ
ル部分の重畳による電界の増加によって、ボディー効果
(Body effect：γ）が減少して、エッジチャンネルのし
きい値電圧が減少される。これによって、ハイノードの
電圧をより高いハイ状態にして、トランジスタの動作を
容易にする。また、本発明のＳＲＡＭ、メーンチャンネ
ルのしきい値電圧が増加するので、ローノードの電圧を
更に低いロー状態にすることができる。さらに、ＳＲＡ
Ｍのハイノード電圧では、更に高いハイ電圧を伝達する
ようになり、ローノード電圧では、更に低いローノード
電圧を伝達することができるので、ＳＲＡＭセルにおけ
る低電圧の動作マージンを確保することができるという
優れた効果がある。本発明による、トランジスタ及びＳ
ＲＡＭの製造方法は、エッチングによる窪み部形成が増
加しただけで、さほど工程が複雑になることはない。
【図面の簡単な説明】
【図１】一般的な単位トランジスタのレイアウト図。
【図２】図１のＩ−Ｉ線によるトランジスタの構造断面
図。
【図３】一般的なＳＲＡＭセルの回路構成図。
【図４】従来のＳＲＡＭセルのアクセストランジスタと
ドライブトランジスタの構造を示す断面図。
【図５】従来のＳＲＡＭセルのアクセストランジスタと
ドライブトランジスタ部分の製造方法を示した工程断面
図。
【図６】図１のＩ−Ｉ線上の、本発明の第１実施形態の
トランジスタの斜視図。
【図７】本発明の第２実施形態のＳＲＡＭセルのアクセ
ストランジスタと、ドライブトランジスタ部分の構造断
面図。
【図８】本発明の第２実施形態のＳＲＡＭセルのアクセ
ストランジスタと、ドライブトランジスタ部分の製造方
法を示した工程断面図。
【図９】本発明の第２実施形態のＳＲＡＭセルのアクセ
ストランジスタの電流−電圧値を示したデータ図。
【図１０】本発明の第３実施形態のＳＲＡＭセルのアク
セストランジスタと、ドライブトランジスタ部分の構造
断面図（ａ）と本発明の第４実施形態のＳＲＡＭセルの
アクセストランジスタと、ドライブトランジスタ部分の
構造断面図（ｂ）。
【図１１】本発明の第４実施形態のＳＲＡＭセルのアク
セストランジスタと、ドライブトランジスタ部分の製造
方法を示した工程断面図。
【図１２】本発明の第４実施形態のＳＲＡＭセルのアク
セストランジスタと、ドライブトランジスタ部分の製造
方法を示した工程断面図。
【図１３】本発明の第５実施形態のＳＲＡＭセルのアク
セストランジスタと、ドライブトランジスタ部分の構造
断面図。
【図１４】本発明の第５実施形態のＳＲＡＭセルのアク
セストランジスタと、ドライブトランジスタ部分の製造
方法を示した工程断面図。
【図１５】本発明の第５実施形態のＳＲＡＭセルのアク
セストランジスタと、ドライブトランジスタ部分の製造
方法を示した工程断面図。
【符号の説明】
４、２３： ゲート電極 ５ａ、２４ａ：
第１不純物領域 ５ｂ、２４ｂ： 第２不純物領域 ２０、３０：
基板 ２１、３４： フィールド酸化膜 ３、２２、３
７： ゲート酸化膜 ３１： 第１パッド酸化膜 ３２：窒化膜 ３３、３６、３９： 感光膜 ３５： 第２パ
ッド酸化膜 ３８ａ： アクセストランジスタのゲート電極 ３８ｂ： ドライブトランジスタのゲート電極 Ｖｃｃ： 供給電圧 ＶB： ブレークダウン電圧 ＶG： ゲート電圧 ＩD： ドレーンの電流 Ｖt1、Ｖt2： メーンチャンネルのしきい値電圧 Ｖte、Ｖte0、Ｖte1、Ｖte2： エッジチャンネルのしき
い値電圧 ＴＡ１： 第１アクセストランジスタ ＴＡ２： 第２アクセストランジスタ ＴＤ１： 第１ドライブトランジスタ ＴＤ２： 第２ドライブトランジスタ Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６： コンタクト部
分
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−129657（ＪＰ，Ａ) 特開 平２−197137（ＪＰ，Ａ) 特開 平８−130253（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/8244 H01L 27/11 H01L 29/78

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板と、 前記半導体基板に形成されたフィールド領域で区画され
    た活性領域と、前記フィールド領域上に形成されたフィールド絶縁膜
    と、 前記活性領域及び前記フィールド絶縁膜の縁部にまたが
    って形成された窪み部と、 前記窪み部を含む活性領域上に形成させたゲート電極
    と、 前記活性領域のゲート電極の両側に形成された不純物領
    域とを含むことを特徴とするトランジスタの構造。
  2. 【請求項２】 半導体基板と、 前記半導体基板に形成され、フィールド絶縁膜で隔離さ
    れた第１及び第２活性領域と、 前記第１活性領域の前記半導体基板に形成された、１個
    以上の窪み部と、 前記窪み部を含む第１活性領域と窪み部を含まない第２
    活性領域との上に形成されたゲート電極と、 前記第１及び第２活性領域のそれぞれのゲート電極の両
    側に形成された不純物領域とを含むことを特徴とするＳ
    ＲＡＭの製造方法。
  3. 【請求項３】 半導体基板にフィールド領域で区画され
    た活性領域を形成する段階と、前記フィールド領域上にフィールド絶縁膜を形成する段
    階と、 前記活性領域及び前記フィールド絶縁膜の縁部にまたが
    って窪み部を形成する段階と、 前記窪み部を含む活性領域の上側にゲート絶縁膜と、そ
    の上にゲート電極を形成する段階と、 前記ゲート電極の両側の活性領域に不純物領域を形成す
    る段階とを含むことを特徴とするトランジスタの製造方
    法。
  4. 【請求項４】 半導体基板にフィールド絶縁膜で隔離さ
    れた第１及び第２活性領域を形成する段階と、 前記第１活性領域の前記半導体基板に窪み部を形成する
    段階と、 前記窪み部を含む第１活性領域と窪み部を含まない第２
    活性領域との上にゲート絶縁膜、及び前記ゲート絶縁膜
    上にゲート電極を形成する段階と、 前記ゲート電極の両側の第１及び第２活性領域に、不純
    物領域を形成する段階とを含むことを特徴とするＳＲＡ
    Ｍの製造方法。
JP09258198A 1996-11-08 1997-09-24 トランジスタの構造及び製造方法 Expired - Fee Related JP3122876B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019960052735A KR100277878B1 (ko) 1996-11-08 1996-11-08 트랜지스터의 구조 및 제조방법
KR52735/1996 1996-11-08

Publications (2)

Publication Number Publication Date
JPH10144805A JPH10144805A (ja) 1998-05-29
JP3122876B2 true JP3122876B2 (ja) 2001-01-09

Family

ID=19481131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09258198A Expired - Fee Related JP3122876B2 (ja) 1996-11-08 1997-09-24 トランジスタの構造及び製造方法

Country Status (4)

Country Link
US (1) US6091106A (ja)
JP (1) JP3122876B2 (ja)
KR (1) KR100277878B1 (ja)
DE (1) DE19719156B4 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068564A (ja) 1999-08-30 2001-03-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2001203347A (ja) 2000-01-18 2001-07-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4592193B2 (ja) * 2001-02-06 2010-12-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US6528422B1 (en) 2001-03-16 2003-03-04 Taiwan Semiconductor Manufacturing Company Method to modify 0.25μm 1T-RAM by extra resist protect oxide (RPO) blocking
US20060240660A1 (en) * 2005-04-20 2006-10-26 Jin-Sheng Yang Semiconductor stucture and method of manufacturing the same
US7968950B2 (en) * 2007-06-27 2011-06-28 Texas Instruments Incorporated Semiconductor device having improved gate electrode placement and decreased area design
JP2010245293A (ja) * 2009-04-06 2010-10-28 Renesas Electronics Corp 半導体装置及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770629B2 (ja) * 1990-03-20 1995-07-31 株式会社東芝 不揮発性半導体記憶装置の製造方法
KR970007589B1 (ko) * 1991-09-13 1997-05-10 니뽄 덴끼 가부시끼가이샤 정적 메모리 장치
JPH0878533A (ja) * 1994-08-31 1996-03-22 Nec Corp 半導体装置及びその製造方法
JPH08316223A (ja) * 1995-05-16 1996-11-29 Mitsubishi Electric Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
DE19719156B4 (de) 2006-02-09
US6091106A (en) 2000-07-18
KR100277878B1 (ko) 2001-02-01
DE19719156A1 (de) 1998-05-14
KR19980034613A (ko) 1998-08-05
JPH10144805A (ja) 1998-05-29

Similar Documents

Publication Publication Date Title
KR100247862B1 (ko) 반도체 장치 및 그 제조방법
US5266507A (en) Method of fabricating an offset dual gate thin film field effect transistor
JP2751909B2 (ja) 半導体装置の製造方法
JP3490746B2 (ja) 半導体メモリ装置およびその製造方法
US6228704B1 (en) Process for manufacturing semiconductor integrated circuit device
JPH03104273A (ja) 半導体記憶装置およびその製造方法
JPH01309382A (ja) 半導体記憶装置の製造方法
JP3122876B2 (ja) トランジスタの構造及び製造方法
JP2912900B2 (ja) 半導体素子及びその製造方法
US5952677A (en) Thin film transistor and method for manufacturing the same
US5234853A (en) Method of producing a high voltage MOS transistor
JP2741190B2 (ja) マスク・ロムの製造方法
JPH05259467A (ja) 特に電気的消去書込み可能な読み出し専用メモリセルにおいて薄い酸化物部分を形成する方法
JP3325437B2 (ja) Ｌｄｄトランジスタを有する半導体装置
JPH0799254A (ja) 半導体装置とその製造方法
US6404024B1 (en) Semiconductor device
US5140392A (en) High voltage mos transistor and production method thereof, and semiconductor device having high voltage mos transistor and production method thereof
JP2733910B2 (ja) マスクｒｏｍの製造方法
JPH06342891A (ja) 揮発性半導体記憶装置及びその製造方法
JPH1050865A (ja) 高抵抗負荷型ｓｒａｍセル及びその製造方法
JP2771903B2 (ja) 高耐圧ｍｏｓトランジスタ及びその製造方法、及び半導体装置及びその製造方法
JP2973752B2 (ja) 半導体記憶回路装置
KR100401488B1 (ko) 에스램의 풀-업 소자용 박막 트랜지스터의 제조방법
JP2755155B2 (ja) 半導体装置の製造方法
JPH05218440A (ja) 不揮発性半導体記憶装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071027

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081027

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091027

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091027

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101027

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111027

Year of fee payment: 11

R154 Certificate of patent or utility model (reissue)

Free format text: JAPANESE INTERMEDIATE CODE: R154

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111027

Year of fee payment: 11

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111027

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121027

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121027

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131027

Year of fee payment: 13

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees