JP3116368B2 - クロツク信号発生回路 - Google Patents
クロツク信号発生回路Info
- Publication number
- JP3116368B2 JP3116368B2 JP02294094A JP29409490A JP3116368B2 JP 3116368 B2 JP3116368 B2 JP 3116368B2 JP 02294094 A JP02294094 A JP 02294094A JP 29409490 A JP29409490 A JP 29409490A JP 3116368 B2 JP3116368 B2 JP 3116368B2
- Authority
- JP
- Japan
- Prior art keywords
- delay
- output
- signal
- circuit
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 以下の順序で本発明を説明する。
Ａ産業上の利用分野 Ｂ発明の概要 Ｃ従来の技術 Ｄ発明が解決しようとする課題 Ｅ課題を解決するための手段（第１図及び第２図） Ｆ作用（第１図及び第２図） Ｇ実施例 （G1）第１実施例（第１図及び第２図） （G2）第２実施例（第３図及び第４図） （G3）他の実施例 Ｈ発明の効果 Ａ産業上の利用分野 本発明はクロツク信号発生回路に関し、例えばVTR
（ビデオテープレコーダ）のクロツク信号発生回路に適
用して好適なものである。
（ビデオテープレコーダ）のクロツク信号発生回路に適
用して好適なものである。
Ｂ発明の概要 本発明は、クロツク信号発生回路において、固定周波
数信号を各々所定時間だけ遅延させて出力する複数の遅
延信号のなかから参照信号のエツジに所定のエツジが同
期又は所定の位相差だけずれた遅延信号を選択し、出力
するようにしたことにより、固定周波数と同一周波数で
なり、かつ参照信号に同期又は所定の位相差でなるクロ
ツク信号を一段と安定して得ることができる。
数信号を各々所定時間だけ遅延させて出力する複数の遅
延信号のなかから参照信号のエツジに所定のエツジが同
期又は所定の位相差だけずれた遅延信号を選択し、出力
するようにしたことにより、固定周波数と同一周波数で
なり、かつ参照信号に同期又は所定の位相差でなるクロ
ツク信号を一段と安定して得ることができる。
Ｃ従来の技術 従来例えばVTR（ビデオテープレコーダ）等において
は、所定の周波数値に固定された基準信号と、所定の参
照信号とに基づいて基準信号と同一周波数でなりかつ参
照信号に位相ロツクしたクロツク信号を発生させる場
相、アナログ回路を用いてこれを発生するようになされ
ていた。
は、所定の周波数値に固定された基準信号と、所定の参
照信号とに基づいて基準信号と同一周波数でなりかつ参
照信号に位相ロツクしたクロツク信号を発生させる場
相、アナログ回路を用いてこれを発生するようになされ
ていた。
Ｄ発明が解決しようとする課題 ところがクロツク信号はそれ自体正確なタイミングが
要求されるのに対して、アナログ回路において温度特性
等の諸特性によつて所定の周波数及び位相のクロツク信
号を正確に発生させることが困難な問題があつた。
要求されるのに対して、アナログ回路において温度特性
等の諸特性によつて所定の周波数及び位相のクロツク信
号を正確に発生させることが困難な問題があつた。
本発明は以上の点を考慮してなされたもので、所定周
波数及び所定位相でなる正確なクロツク信号を発生し得
るクロツク信号発生回路を提案しようとするものであ
る。
波数及び所定位相でなる正確なクロツク信号を発生し得
るクロツク信号発生回路を提案しようとするものであ
る。
Ｅ課題を解決するための手段 かかる課題を解決するため第１の発明においては、遅
延時間τの遅延手段NINVがｎ個縦列に接続されて構成さ
れた遅延ブロツクDELがｍ個縦列に接続されて成り、入
力された周期Ｔの固定周波数信号SREFを遅延して遅延ブ
ロツク毎に出力する遅延線２と、遅延線２の遅延ブロツ
クDEL毎の出力を参照信号STGのエツジに基づいてそれぞ
れラツチするｍ個のラツチ手段LAT1〜LATmと、ｍ個のラ
ツチ手段LAT1〜LATmのうちの隣合う遅延ブロツクの出力
をラツチする２個毎のラツチ手段の出力に基づいて、参
照信号STGのエツジによつてラツチされた遅延線２の１
遅延ブロツク毎の出力状態の最初の変化点を検出するエ
ツジ検出手段５と、エツジ検出手段５の出力に基づい
て、変化点が検出された遅延線２の出力をゲートし、当
該ゲートして得た信号をクロツク信号SCLK1として出力
するゲート手段７とを具え、遅延手段NINVの数ｎ及び遅
延ブロツクDELの数ｍは、クロツク信号SCLK1に要求され
る参照信号STGのエツジとの位相誤差をＱ、遅延時間τ
の誤差を＋α％、−β％とすると、 ｎ×τ×（１＋α/100）＜＜Ｑ ……（5X） ｍ×ｎ×τ×（１−β/100）＞Ｔ ……（6X） なる（5X）式及び（6X）式をそれぞれ満足するように定
められ、クロツク信号SCLK1を参照信号STGに同期して出
力するようにする。
延時間τの遅延手段NINVがｎ個縦列に接続されて構成さ
れた遅延ブロツクDELがｍ個縦列に接続されて成り、入
力された周期Ｔの固定周波数信号SREFを遅延して遅延ブ
ロツク毎に出力する遅延線２と、遅延線２の遅延ブロツ
クDEL毎の出力を参照信号STGのエツジに基づいてそれぞ
れラツチするｍ個のラツチ手段LAT1〜LATmと、ｍ個のラ
ツチ手段LAT1〜LATmのうちの隣合う遅延ブロツクの出力
をラツチする２個毎のラツチ手段の出力に基づいて、参
照信号STGのエツジによつてラツチされた遅延線２の１
遅延ブロツク毎の出力状態の最初の変化点を検出するエ
ツジ検出手段５と、エツジ検出手段５の出力に基づい
て、変化点が検出された遅延線２の出力をゲートし、当
該ゲートして得た信号をクロツク信号SCLK1として出力
するゲート手段７とを具え、遅延手段NINVの数ｎ及び遅
延ブロツクDELの数ｍは、クロツク信号SCLK1に要求され
る参照信号STGのエツジとの位相誤差をＱ、遅延時間τ
の誤差を＋α％、−β％とすると、 ｎ×τ×（１＋α/100）＜＜Ｑ ……（5X） ｍ×ｎ×τ×（１−β/100）＞Ｔ ……（6X） なる（5X）式及び（6X）式をそれぞれ満足するように定
められ、クロツク信号SCLK1を参照信号STGに同期して出
力するようにする。
また第２の発明においては、遅延時間τの遅延手段NI
NVがｎ個縦列に接続されて構成された第１の遅延ブロツ
クDELがｒ個縦列に接続されて第２の遅延ブロツクが構
成され、第２の遅延ブロツクがｍ個縦列に接続されて成
り、入力された周期Ｔの固定周波数信号SREFを遅延して
第１及び第２の遅延ブロツク毎に出力する遅延線22と、
遅延線22の第２の遅延ブロツク毎の出力を参照信号STG
のエツジに基づいてそれぞれラツチするｍ個のラツチ手
段LAT1〜LATmと、ｍ個のラツチ手段LAT1〜LATmのうちの
隣合う第２の遅延ブロツクの出力をラツチする２個毎の
ラツチ手段の出力に基づいて、参照信号STGのエツジに
よつてラツチされた遅延線22の第２の遅延ブロツクの１
遅延ブロツク毎の出力状態の最初の変化点を検出するエ
ツジ検出手段５と、エツジ検出手段５の出力に基づい
て、第１の遅延ブロツクDEL毎の出力のうちの所定出力
をゲートし、当該ゲートして得た信号をクロツク信号SC
LK2として出力するゲート手段27とを具え、遅延手段NIN
Vの数ｎ及び第２の遅延ブロツクの数ｍは、クロツク信
号SCLK2に要求される参照信号STGのエツジとの位相誤差
をＱ、遅延時間τの誤差を＋α％、−β％とすると、 ｎ×τ×（１＋α/100）＜＜Ｑ ……（7X） ｒ×ｍ×ｎ×τ×（１−β/100）＞Ｔ ……（8X） なる（7X）式及び（8X）式をそれぞれ満足するように定
められ、ゲート手段27でゲートされる第１の遅延ブロツ
クDELの出力を選択することにより、クロツク信号SCLK2
を、参照信号STGとの位相差が固定周波数信号SREFと参
照信号STGとの位相差の整数分の１又は整数倍となるよ
うにして出力するようにする。
NVがｎ個縦列に接続されて構成された第１の遅延ブロツ
クDELがｒ個縦列に接続されて第２の遅延ブロツクが構
成され、第２の遅延ブロツクがｍ個縦列に接続されて成
り、入力された周期Ｔの固定周波数信号SREFを遅延して
第１及び第２の遅延ブロツク毎に出力する遅延線22と、
遅延線22の第２の遅延ブロツク毎の出力を参照信号STG
のエツジに基づいてそれぞれラツチするｍ個のラツチ手
段LAT1〜LATmと、ｍ個のラツチ手段LAT1〜LATmのうちの
隣合う第２の遅延ブロツクの出力をラツチする２個毎の
ラツチ手段の出力に基づいて、参照信号STGのエツジに
よつてラツチされた遅延線22の第２の遅延ブロツクの１
遅延ブロツク毎の出力状態の最初の変化点を検出するエ
ツジ検出手段５と、エツジ検出手段５の出力に基づい
て、第１の遅延ブロツクDEL毎の出力のうちの所定出力
をゲートし、当該ゲートして得た信号をクロツク信号SC
LK2として出力するゲート手段27とを具え、遅延手段NIN
Vの数ｎ及び第２の遅延ブロツクの数ｍは、クロツク信
号SCLK2に要求される参照信号STGのエツジとの位相誤差
をＱ、遅延時間τの誤差を＋α％、−β％とすると、 ｎ×τ×（１＋α/100）＜＜Ｑ ……（7X） ｒ×ｍ×ｎ×τ×（１−β/100）＞Ｔ ……（8X） なる（7X）式及び（8X）式をそれぞれ満足するように定
められ、ゲート手段27でゲートされる第１の遅延ブロツ
クDELの出力を選択することにより、クロツク信号SCLK2
を、参照信号STGとの位相差が固定周波数信号SREFと参
照信号STGとの位相差の整数分の１又は整数倍となるよ
うにして出力するようにする。
Ｆ作用 複数の遅延手段DEL11〜DEL1m、DEL21〜DEL2mから固定
周波数信号SREFをそれぞれ所定の遅延時間ずつ遅延させ
て遅延信号SD11〜SD1m、SD21〜ST2m、SP1〜SP（ｍ−
１）として出力すると共に、当該遅延信号のなかから参
照信号に同期又は所定の位相差でなる遅延信号を選択し
て出力することにより、安定したクロツク信号SCLK1、S
CLK2、SCLK3を得ることができる。
周波数信号SREFをそれぞれ所定の遅延時間ずつ遅延させ
て遅延信号SD11〜SD1m、SD21〜ST2m、SP1〜SP（ｍ−
１）として出力すると共に、当該遅延信号のなかから参
照信号に同期又は所定の位相差でなる遅延信号を選択し
て出力することにより、安定したクロツク信号SCLK1、S
CLK2、SCLK3を得ることができる。
Ｇ実施例 以下図面について、本発明の一実施例を詳述する。
（G1）第１実施例 第１図において10は全体としてクロツク信号発生回路
を示し、所定の周波数値に固定された固定周波数信号SR
EFを遅延線回路部２の入力端ａに入力する。
を示し、所定の周波数値に固定された固定周波数信号SR
EFを遅延線回路部２の入力端ａに入力する。
この遅延線回路部２は入力信号をそれぞれ所定時間τ
だけ遅延させて出力するｎ個の非反転回路NINV1、NINV
2、……NINVnを第１の遅延ブロツクDEL11として、さら
に第２の遅延ブロツクDEL12、第３の遅延ブロツクDEL1
3、……第ｍの遅延ブロツクDEL1mからなり、各遅延ブロ
ツクDEL11、DEL12、……DEL1mの出力端T11、T12、……T
1mごとに固定周波数信号SREFを所定の遅延時間τ×ｎず
つ順次遅延させてなる第１の遅延信号SD11、第２の遅延
信号SD12、第３の遅延信号SD13、……第ｍの遅延信号SD
1mをそれぞれ続くラツチ回路LAT1、LAT2、……LATmの入
力端に入力すると共に、論理積回路AND1、AND2、……AN
D（ｍ−１）の第１の入力端に入力する。
だけ遅延させて出力するｎ個の非反転回路NINV1、NINV
2、……NINVnを第１の遅延ブロツクDEL11として、さら
に第２の遅延ブロツクDEL12、第３の遅延ブロツクDEL1
3、……第ｍの遅延ブロツクDEL1mからなり、各遅延ブロ
ツクDEL11、DEL12、……DEL1mの出力端T11、T12、……T
1mごとに固定周波数信号SREFを所定の遅延時間τ×ｎず
つ順次遅延させてなる第１の遅延信号SD11、第２の遅延
信号SD12、第３の遅延信号SD13、……第ｍの遅延信号SD
1mをそれぞれ続くラツチ回路LAT1、LAT2、……LATmの入
力端に入力すると共に、論理積回路AND1、AND2、……AN
D（ｍ−１）の第１の入力端に入力する。
これに対してラツチ回路LAT1、LAT2、……LATmはそれ
ぞれ互いにトリガ端子を接続し、各トリガ端子に参照信
号STGを入力する。
ぞれ互いにトリガ端子を接続し、各トリガ端子に参照信
号STGを入力する。
このとき各ラツチ回路LAT1、LAT2、……LATmはそれぞ
れ入力される参照信号STGの立ち上がりエツジにおいて
トリガ動作するようになされており、当該トリガ動作に
よつて得られる各Ｑ端子の非反転出力信号SQ11、SQ12、
SQ13、……SQ1（ｍ−１）はそれぞれ続くエツジ検出回
路部５において各エツジ検出回路EDG1、EDG2、EDG3、…
…EDG（ｍ−１）の否定論理和回路NOR1、NOR2、NOR3、
……NOR（ｍ−１）の第１の入力端にそれぞれ入力され
る。
れ入力される参照信号STGの立ち上がりエツジにおいて
トリガ動作するようになされており、当該トリガ動作に
よつて得られる各Ｑ端子の非反転出力信号SQ11、SQ12、
SQ13、……SQ1（ｍ−１）はそれぞれ続くエツジ検出回
路部５において各エツジ検出回路EDG1、EDG2、EDG3、…
…EDG（ｍ−１）の否定論理和回路NOR1、NOR2、NOR3、
……NOR（ｍ−１）の第１の入力端にそれぞれ入力され
る。
また第２のラツチ回路LAT2の反転出力信号SQN12は第
１のエツジ検出回路EDG1の否定論理和回路NOR1の第２の
入力端に入力され、第３のラツチ回路LAT3の反転出力信
号SQN13は第２のエツジ検出回路EDG2の否定論理和回路N
OR2の第２の入力端に入力されるようになされ、このよ
うにして第２〜第ｍ番目のラツチ回路LAT2〜LATmの反転
出力信号SQN12〜SQN1mはそれぞれ一段前のエツジ検出回
路EDG1〜EDG（ｍ−１）の否定論理和回路NOR1〜NOR（ｍ
−１）の第２の入力端に入力されるようになされてい
る。
１のエツジ検出回路EDG1の否定論理和回路NOR1の第２の
入力端に入力され、第３のラツチ回路LAT3の反転出力信
号SQN13は第２のエツジ検出回路EDG2の否定論理和回路N
OR2の第２の入力端に入力されるようになされ、このよ
うにして第２〜第ｍ番目のラツチ回路LAT2〜LATmの反転
出力信号SQN12〜SQN1mはそれぞれ一段前のエツジ検出回
路EDG1〜EDG（ｍ−１）の否定論理和回路NOR1〜NOR（ｍ
−１）の第２の入力端に入力されるようになされてい
る。
従つて各エツジ検出回路EDG1〜EDG（ｍ−１）の否定
論理和回路NOR1〜NOR（ｍ−１）においては、対応する
ラツチ回路から出力される非反転出力信号（すなわちＱ
端子出力信号）を第１の入力端に入力すると共に、当該
対応するラツチ回路に隣合う後段側のラツチ回路から出
力される反転出力信号を第２の入力端に入力するように
なされている。
論理和回路NOR1〜NOR（ｍ−１）においては、対応する
ラツチ回路から出力される非反転出力信号（すなわちＱ
端子出力信号）を第１の入力端に入力すると共に、当該
対応するラツチ回路に隣合う後段側のラツチ回路から出
力される反転出力信号を第２の入力端に入力するように
なされている。
従つて例えば第１のエツジ検出回路EDG1の否定論理和
回路NOR1の第１及び第２の入力端に出力信号を送出する
第１及び第２のラツチ回路LAT1及びLAT2の状態が異なる
状態となつたとき、このことは第１の遅延ブロツクDEL1
1から出力される第１の遅延信号SD11及び第２の遅延ブ
ロツクDEL12から出力される第２の遅延信号SD12の状態
が異なつて出力端T11及びT12間において固定周波数信号
SREFのエツジが有る状態であることを表しており、この
ときエツジ検出回路EDG1の否定論理和回路NOR1から出力
されるエツジ検出信号SEG11が「Ｈ」レベルに立ち上が
るようになされている。
回路NOR1の第１及び第２の入力端に出力信号を送出する
第１及び第２のラツチ回路LAT1及びLAT2の状態が異なる
状態となつたとき、このことは第１の遅延ブロツクDEL1
1から出力される第１の遅延信号SD11及び第２の遅延ブ
ロツクDEL12から出力される第２の遅延信号SD12の状態
が異なつて出力端T11及びT12間において固定周波数信号
SREFのエツジが有る状態であることを表しており、この
ときエツジ検出回路EDG1の否定論理和回路NOR1から出力
されるエツジ検出信号SEG11が「Ｈ」レベルに立ち上が
るようになされている。
この実施例の場合、例えば第２の遅延ブロツクDEL12
内において固定周波数信号SREFの立ち下がりエツジが有
る場合、第１のラツチ回路LAT1の非反転出力信号SQ11が
参照信号STGの立ち上がりに応じて「Ｌ」レベルに立ち
下がると共に、第２のラツチ回路LAT2の非反転出力信号
SQ12は参照信号STGが立ち上がつて当該第２のラツチ回
路LAT2がトリガ動作しても第２の遅延ブロツクDEL12の
遅延時間分だけ前の状態を表すことにより「Ｈ」レベル
を維持し、これにより当該第２のラツチ回路LAT2の反転
出力信号SQN12は「Ｌ」レベルを維持する。
内において固定周波数信号SREFの立ち下がりエツジが有
る場合、第１のラツチ回路LAT1の非反転出力信号SQ11が
参照信号STGの立ち上がりに応じて「Ｌ」レベルに立ち
下がると共に、第２のラツチ回路LAT2の非反転出力信号
SQ12は参照信号STGが立ち上がつて当該第２のラツチ回
路LAT2がトリガ動作しても第２の遅延ブロツクDEL12の
遅延時間分だけ前の状態を表すことにより「Ｈ」レベル
を維持し、これにより当該第２のラツチ回路LAT2の反転
出力信号SQN12は「Ｌ」レベルを維持する。
従つてこのときエツジ検出回路EDG1の否定論理和回路
NOR1においては第１及び第２の入力端にそれぞれ「Ｌ」
レベルの信号が入力されると共に、第３の入力端はアー
スGNDに接続されていることにより、「Ｈ」レベルのエ
ツジ検出信号SEG11をデータセレクタ回路部７の第１の
論理積回路AND1の第１の入力端に送出する。
NOR1においては第１及び第２の入力端にそれぞれ「Ｌ」
レベルの信号が入力されると共に、第３の入力端はアー
スGNDに接続されていることにより、「Ｈ」レベルのエ
ツジ検出信号SEG11をデータセレクタ回路部７の第１の
論理積回路AND1の第１の入力端に送出する。
論理積回路AND1は第１の入力端に入力されるエツジ検
出信号SEG11が「Ｈ」レベルに立ち上がると、第１の遅
延ブロツクDEL11から出力される第１の遅延信号SD11の
状態をそのまま論理和回路９に送出する。
出信号SEG11が「Ｈ」レベルに立ち上がると、第１の遅
延ブロツクDEL11から出力される第１の遅延信号SD11の
状態をそのまま論理和回路９に送出する。
このようにして、エツジ検出回路部５の各エツジ検出
回路EDG1〜EDG（ｍ−１）において、各遅延ブロツクDEL
11〜DEL1mの遅延信号SD11〜SD1（ｍ−１）のなかから固
定周波数信号SREFの立ち下がりエツジによつて「Ｌ」レ
ベルに状態変化した信号を検出すると共に、当該エツジ
検出した遅延信号を以後参照信号STGが再び立ち上がる
までの間、そのまま論理和回路９に送出する。
回路EDG1〜EDG（ｍ−１）において、各遅延ブロツクDEL
11〜DEL1mの遅延信号SD11〜SD1（ｍ−１）のなかから固
定周波数信号SREFの立ち下がりエツジによつて「Ｌ」レ
ベルに状態変化した信号を検出すると共に、当該エツジ
検出した遅延信号を以後参照信号STGが再び立ち上がる
までの間、そのまま論理和回路９に送出する。
ここで固定周波数信号SREFの周期をＴとし、論理和回
路９から出力されるクロツク信号SCLK1に要求される参
照信号STGの立ち上がりエツジとの位相誤差（すなわち
位相分解能）をＱとすると、次式、 ｎ×τ×（１＋α/100）＜＜Ｑ ……（１） を満足するように各遅延ブロツクDEL11〜DEL1mを構成す
る非反転回路NINV1〜NINVnの個数ｎを選定する（但し各
非反転回路NINV1〜NINVnのそれぞれの遅延時間τの誤差
を＋α％、−β％とする）。
路９から出力されるクロツク信号SCLK1に要求される参
照信号STGの立ち上がりエツジとの位相誤差（すなわち
位相分解能）をＱとすると、次式、 ｎ×τ×（１＋α/100）＜＜Ｑ ……（１） を満足するように各遅延ブロツクDEL11〜DEL1mを構成す
る非反転回路NINV1〜NINVnの個数ｎを選定する（但し各
非反転回路NINV1〜NINVnのそれぞれの遅延時間τの誤差
を＋α％、−β％とする）。
また遅延ブロツクDEL11〜DEL1mのブロツク数ｍを、次
式、 ｍ×ｎ×τ×（１−β/100）＞Ｔ ……（２） を満足するようにブロツク数ｍを選定する。
式、 ｍ×ｎ×τ×（１−β/100）＞Ｔ ……（２） を満足するようにブロツク数ｍを選定する。
従つてこのようにして構成された遅延線回路部２の入
力端ａより固定周波数信号SREFを入力すると、必ず当該
遅延線回路２のなかに１周期以上遅延した信号が存在す
ることになる。
力端ａより固定周波数信号SREFを入力すると、必ず当該
遅延線回路２のなかに１周期以上遅延した信号が存在す
ることになる。
従つて参照信号STGの立ち上がりエツジにおいてトリ
ガされたラツチ回路LAT1〜LATmの出力は、トリガされた
瞬時の遅延線回路部２の状態を記憶することにより、こ
の結果ラツチ回路LAT1〜LATmの出力は、１周期以上の遅
延線回路２の状態を記憶し、この記憶結果は隣合う各遅
延ブロツクどうしの状態の変化点が少なくとも２つ以上
含んだ状態となる。
ガされたラツチ回路LAT1〜LATmの出力は、トリガされた
瞬時の遅延線回路部２の状態を記憶することにより、こ
の結果ラツチ回路LAT1〜LATmの出力は、１周期以上の遅
延線回路２の状態を記憶し、この記憶結果は隣合う各遅
延ブロツクどうしの状態の変化点が少なくとも２つ以上
含んだ状態となる。
従つて２個所以上のエツジ検出回路のエツジ検出信号
が「Ｈ」レベルを示す状態となることがあり、この場合
各エツジ検出回路EDG1〜EDG（ｍ−１）の論理和回路OR1
〜OR（ｍ−１）によつて遅延線回路部２の各出力端T11
〜T1（ｍ−１）において入力端ａに最も近い「Ｈ」レベ
ルから「Ｌ」レベルへの変化点のみを検出し得るように
なされている。
が「Ｈ」レベルを示す状態となることがあり、この場合
各エツジ検出回路EDG1〜EDG（ｍ−１）の論理和回路OR1
〜OR（ｍ−１）によつて遅延線回路部２の各出力端T11
〜T1（ｍ−１）において入力端ａに最も近い「Ｈ」レベ
ルから「Ｌ」レベルへの変化点のみを検出し得るように
なされている。
すなわち第１のエツジ検出回路EDG1は論理和回路OR1
の第１の入力端に否定論理和回路NOR1の出力信号を入力
すると共に、第２の入力端をアースGNDに接続する。
の第１の入力端に否定論理和回路NOR1の出力信号を入力
すると共に、第２の入力端をアースGNDに接続する。
また第２のエツジ検出回路EDG2は論理和回路OR1の出
力信号を否定論理和回路NOR2の第３の入力端に入力する
と共に、論理和回路OR2の第２の入力端に入力し、さら
に否定論理和回路NOR2の出力信号を論理和回路OR2の第
１の入力端に入力する。
力信号を否定論理和回路NOR2の第３の入力端に入力する
と共に、論理和回路OR2の第２の入力端に入力し、さら
に否定論理和回路NOR2の出力信号を論理和回路OR2の第
１の入力端に入力する。
このようにして続く第３〜第（ｍ−１）のエツジ検出
回路EDG2〜EDG（ｍ−１）においても同様にして前段の
エツジ検出回路における論理和回路の出力信号を否定論
理和回路の第３の入力端に入力すると共に、論理和回路
の第２の入力端に入力し、さらに否定論理和回路の出力
信号を論理和回路の第１の入力端に入力する。
回路EDG2〜EDG（ｍ−１）においても同様にして前段の
エツジ検出回路における論理和回路の出力信号を否定論
理和回路の第３の入力端に入力すると共に、論理和回路
の第２の入力端に入力し、さらに否定論理和回路の出力
信号を論理和回路の第１の入力端に入力する。
従つて例えば第１のエツジ検出回路EDG1において遅延
線回路２の変化点を検出し、否定論理和回路NOR1の出力
信号が「Ｈ」レベルに立ち上がると、これに応じて論理
和回路OR1の出力信号が「Ｈ」レベルに立ち上がる。
線回路２の変化点を検出し、否定論理和回路NOR1の出力
信号が「Ｈ」レベルに立ち上がると、これに応じて論理
和回路OR1の出力信号が「Ｈ」レベルに立ち上がる。
従つて当該論理和回路OR1の出力信号を入力する第２
のエツジ検出回路EDG2の否定論理和回路NOR2の出力信号
は強制的に「Ｌ」レベルを保持するようになされると共
に、論理和回路OR1の出力信号を入力する論理和回路OR2
の出力信号は強制的に「Ｈ」レベルに立ち上がる。
のエツジ検出回路EDG2の否定論理和回路NOR2の出力信号
は強制的に「Ｌ」レベルを保持するようになされると共
に、論理和回路OR1の出力信号を入力する論理和回路OR2
の出力信号は強制的に「Ｈ」レベルに立ち上がる。
このようにして以下第３〜第（ｍ−１）のエツジ検出
回路EDG3〜EDG（ｍ−１）においても同様にして否定論
理和回路NOR〜NOR（ｍ−１）の出力信号（すなわちエツ
ジ検出信号）が強制的に「Ｌ」レベルを保持するように
なされることにより、この場合第１のエツジ検出回路ED
G1のエツジ検出信号SEG11だけが「Ｈ」レベルに立ち上
がるようになされている。
回路EDG3〜EDG（ｍ−１）においても同様にして否定論
理和回路NOR〜NOR（ｍ−１）の出力信号（すなわちエツ
ジ検出信号）が強制的に「Ｌ」レベルを保持するように
なされることにより、この場合第１のエツジ検出回路ED
G1のエツジ検出信号SEG11だけが「Ｈ」レベルに立ち上
がるようになされている。
従つてこの場合当該エツジ検出回路EDG1に対応した論
理積回路AND1の出力信号（すなわち第１の遅延ブロツク
DEL11からの遅延信号SD11）だけが論理和回路９を介し
てクロツク信号SCLK1として出力される。
理積回路AND1の出力信号（すなわち第１の遅延ブロツク
DEL11からの遅延信号SD11）だけが論理和回路９を介し
てクロツク信号SCLK1として出力される。
このようにして遅延線回路部２において２個所以上の
変化点が存在する場合においては、当該遅延線回路部２
の入力端ａ側に最も近い変化点を検出するエツジ検出回
路のエツジ検出信号だけを「Ｈ」レベルに立ち上げ、デ
ータセレクタ回路部７の論理積回路AND1〜AND（ｍ−
１）のうち当該エッジ検出したエツジ検出回路に対応し
た論理積回路の出力信号だけを、以後参照信号STGが立
ち上がるまでの間クロツク信号として出力するようにな
されている。
変化点が存在する場合においては、当該遅延線回路部２
の入力端ａ側に最も近い変化点を検出するエツジ検出回
路のエツジ検出信号だけを「Ｈ」レベルに立ち上げ、デ
ータセレクタ回路部７の論理積回路AND1〜AND（ｍ−
１）のうち当該エッジ検出したエツジ検出回路に対応し
た論理積回路の出力信号だけを、以後参照信号STGが立
ち上がるまでの間クロツク信号として出力するようにな
されている。
以上の構成において、クロツク信号発生回路10は所定
の固定周波数でなる固定周波数信号SREF（第２図
（Ａ））を遅延線回路部２の入力端ａに入力すると当該
固定周波数信号SREFに対して第１の遅延ブロツクDEL11
の遅延時間τ×ｎだけ遅延した遅延信号SD11を出力端T1
1から出力し、また当該第１の遅延信号SD11に対して第
２の遅延ブロツクDEL12の遅延時間τ×ｎだけ遅延した
第２の遅延信号SD12を出力端T12から出力し、また当該
第２の遅延信号SD12に対して第３の遅延ブロツクDEL13
の遅延時間τ×ｎだけ遅延した第３の遅延信号SD13を出
力端T13から出力し、以下同様にして各遅延ブロツクDEL
14〜DEL1mのそれぞれの遅延時間τ×ｎだけ遅延した遅
延信号SD14〜SD1mをそれぞれ各遅延ブロツクDEL14〜DEL
1mの出力端から出力する。
の固定周波数でなる固定周波数信号SREF（第２図
（Ａ））を遅延線回路部２の入力端ａに入力すると当該
固定周波数信号SREFに対して第１の遅延ブロツクDEL11
の遅延時間τ×ｎだけ遅延した遅延信号SD11を出力端T1
1から出力し、また当該第１の遅延信号SD11に対して第
２の遅延ブロツクDEL12の遅延時間τ×ｎだけ遅延した
第２の遅延信号SD12を出力端T12から出力し、また当該
第２の遅延信号SD12に対して第３の遅延ブロツクDEL13
の遅延時間τ×ｎだけ遅延した第３の遅延信号SD13を出
力端T13から出力し、以下同様にして各遅延ブロツクDEL
14〜DEL1mのそれぞれの遅延時間τ×ｎだけ遅延した遅
延信号SD14〜SD1mをそれぞれ各遅延ブロツクDEL14〜DEL
1mの出力端から出力する。
ここでラツチ回路LAT1〜LATmにそれぞれ入力される参
照信号STG（第２図（Ｂ））が「Ｈ」レベルに立ち上が
つて各ラツチ回路LAT1〜LATmがトリガ動作すると、各ラ
ツチ回路LAT1〜LATmはトリガされた時点の遅延線回路部
２の状態を記憶し、これを出力する。
照信号STG（第２図（Ｂ））が「Ｈ」レベルに立ち上が
つて各ラツチ回路LAT1〜LATmがトリガ動作すると、各ラ
ツチ回路LAT1〜LATmはトリガされた時点の遅延線回路部
２の状態を記憶し、これを出力する。
このとき遅延回路部２において参照信号STGが立ち上
がつた時点t1において「Ｌ」レベルを示す最も入力端ａ
に近い出力端からの遅延信号がエツジ検出回路において
検出され、当該遅延信号がデータセレクタ回路部７を介
してクロツク信号SCLK1（第２図（Ｃ））として出力さ
れる。
がつた時点t1において「Ｌ」レベルを示す最も入力端ａ
に近い出力端からの遅延信号がエツジ検出回路において
検出され、当該遅延信号がデータセレクタ回路部７を介
してクロツク信号SCLK1（第２図（Ｃ））として出力さ
れる。
従つて参照信号STGの立ち上がりエツジに立ち下がり
エツジが位相分解能Ｑの範囲で同期し、かつ固定周波数
信号SREFと同一周波数でなるクロツク信号SCLK1を出力
することができる。
エツジが位相分解能Ｑの範囲で同期し、かつ固定周波数
信号SREFと同一周波数でなるクロツク信号SCLK1を出力
することができる。
以上の構成によれば、固定周波数信号SREFを各々所定
時間だけ遅延させて出力する複数の遅延信号SD11〜SD1m
のなかから参照信号STGの立ち上がりエツジに立ち下が
りエツジが位相分解能Ｑの範囲で同期した遅延信号を選
択し、出力するようにしたことにより、固定周波数信号
SREFと同一周波数でなり、参照信号STGに同期したクロ
ツク信号SCLK1を得ることができる。
時間だけ遅延させて出力する複数の遅延信号SD11〜SD1m
のなかから参照信号STGの立ち上がりエツジに立ち下が
りエツジが位相分解能Ｑの範囲で同期した遅延信号を選
択し、出力するようにしたことにより、固定周波数信号
SREFと同一周波数でなり、参照信号STGに同期したクロ
ツク信号SCLK1を得ることができる。
なお上述の実施例においては、参照信号STGのエツジ
に対して立ち下がりエツジが同期した出力信号を得る場
合について述べたが、本発明はこれに限らず、参照信号
STGのエツジに対して立ち上がりエツジが同期した出力
信号を得るようにしても良い。
に対して立ち下がりエツジが同期した出力信号を得る場
合について述べたが、本発明はこれに限らず、参照信号
STGのエツジに対して立ち上がりエツジが同期した出力
信号を得るようにしても良い。
（G2）第２実施例 第１図との対応部分に同一符号を付して示す第２図は
本発明によるクロツク信号発生回路の第２実施例を示す
もので、クロツク信号発生回路20は所定の周波数に固定
された固定周波数信号SREFを遅延線回路部22の入力端ａ
に入力する。
本発明によるクロツク信号発生回路の第２実施例を示す
もので、クロツク信号発生回路20は所定の周波数に固定
された固定周波数信号SREFを遅延線回路部22の入力端ａ
に入力する。
この遅延線回路部22は入力信号をそれぞれ所定時間τ
だけ遅延させて出力するｎ個の非反転回路NINV1、NINV
2、……NINVnでなるブロツクを第１の遅延ブロツクDEL2
1として、さらに第２の遅延ブロツクDEL22、第３の遅延
ブロツクDEL23、……第（ｒ×ｍ）の遅延ブロツクDEL2
（ｒ×ｍ）からなり、この実施例の場合、２つの遅延ブ
ロツクごとに設けられた出力端T21、T22、……T2mから
それぞれ遅延信号SD21、SD22、SD23、……SD2mが出力さ
れるようになされている。
だけ遅延させて出力するｎ個の非反転回路NINV1、NINV
2、……NINVnでなるブロツクを第１の遅延ブロツクDEL2
1として、さらに第２の遅延ブロツクDEL22、第３の遅延
ブロツクDEL23、……第（ｒ×ｍ）の遅延ブロツクDEL2
（ｒ×ｍ）からなり、この実施例の場合、２つの遅延ブ
ロツクごとに設けられた出力端T21、T22、……T2mから
それぞれ遅延信号SD21、SD22、SD23、……SD2mが出力さ
れるようになされている。
従つてこの場合、上述の遅延線回路部22の遅延ブロツ
ク数はｒ（＝２）×ｍとなる。
ク数はｒ（＝２）×ｍとなる。
従つて２つの遅延ブロツクごとに出力される遅延信号
SD21〜SD2mをそれぞれ続くラツチ回路LAT1、LAT2、……
LATmに出力すると共に、当該ラツチ回路LAT1、LAT2、…
…LATmにおいて参照信号STGの立ち上がりエツジによつ
てトリガ動作することにより、当該トリガ動作した時点
の各遅延信号SD21〜SD2mの状態（すなわち遅延線回路部
22の状態）を記憶し、これを非反転出力端子（Ｑ端子）
から出力する。
SD21〜SD2mをそれぞれ続くラツチ回路LAT1、LAT2、……
LATmに出力すると共に、当該ラツチ回路LAT1、LAT2、…
…LATmにおいて参照信号STGの立ち上がりエツジによつ
てトリガ動作することにより、当該トリガ動作した時点
の各遅延信号SD21〜SD2mの状態（すなわち遅延線回路部
22の状態）を記憶し、これを非反転出力端子（Ｑ端子）
から出力する。
ここで遅延線回路部22の入力端ａに入力される固定周
波数信号SREFが立ち下がると、当該立ち下がりエツジは
各遅延ブロツクごとに順次遅延して遅延信号SD21〜SD2m
としてラツチ回路LAT1〜LATmに出力される。
波数信号SREFが立ち下がると、当該立ち下がりエツジは
各遅延ブロツクごとに順次遅延して遅延信号SD21〜SD2m
としてラツチ回路LAT1〜LATmに出力される。
従つて例えば出力端T21〜T2mのうち隣合う出力端T21
及びT23において前段側の出力端から出力される遅延信
号SD21が「Ｌ」レベルであり、さらに後段側の出力端T2
2から出力される遅延信号SD22が「Ｈ」レベルである場
合には、当該隣合う出力端T21及びT22の間の遅延ブロツ
クDEL23又はDEL24のなかに固定周波数信号SREFの立ち下
がりエツジが有る状態であることを表しており、エツジ
検出回路EDG1においてこれを検出することによつて否定
論理和回路NOR1の出力信号（すなわちエツジ検出信号SE
D21）が「Ｈ」レベルに立ち上がるようになされてい
る。
及びT23において前段側の出力端から出力される遅延信
号SD21が「Ｌ」レベルであり、さらに後段側の出力端T2
2から出力される遅延信号SD22が「Ｈ」レベルである場
合には、当該隣合う出力端T21及びT22の間の遅延ブロツ
クDEL23又はDEL24のなかに固定周波数信号SREFの立ち下
がりエツジが有る状態であることを表しており、エツジ
検出回路EDG1においてこれを検出することによつて否定
論理和回路NOR1の出力信号（すなわちエツジ検出信号SE
D21）が「Ｈ」レベルに立ち上がるようになされてい
る。
このようにして各エツジ検出回路EDG1〜EDG（ｍ−
１）において遅延線回路部22における立ち上がりエツジ
の有無をそれぞれ検出するようになされている。
１）において遅延線回路部22における立ち上がりエツジ
の有無をそれぞれ検出するようになされている。
ここで１つの遅延ブロツクを構成する非反転回路の個
数ｎは、固定周波数信号SREFの周期をＴとし、さらにク
ロツク信号SCLK2として要求される位相誤差（すなわち
位相分解能）がＱであるとすると、次式、 ｎ×τ×（１＋α/100）＜＜Ｑ ……（３） を満足するように選定する。
数ｎは、固定周波数信号SREFの周期をＴとし、さらにク
ロツク信号SCLK2として要求される位相誤差（すなわち
位相分解能）がＱであるとすると、次式、 ｎ×τ×（１＋α/100）＜＜Ｑ ……（３） を満足するように選定する。
また遅延ブロツク数ｒ×ｍのうちのｍは、次式 ｒ×ｍ×ｎ×τ×（１−β/100）＞Ｔ ……（４） を満足するように選定する（但し各非反転回路NINV1〜N
INVnのそれぞれの遅延時間τの誤差を＋α％、−β％と
する）。
INVnのそれぞれの遅延時間τの誤差を＋α％、−β％と
する）。
従つて遅延線回路部22の入力端ａに固定周波数信号SR
EFを入力すると、当該遅延線回路部22には１周期以上遅
延した信号が存在することになる。
EFを入力すると、当該遅延線回路部22には１周期以上遅
延した信号が存在することになる。
従つて各エツジ検出回路EDG1〜EDG（ｍ−１）におい
ては第１実施例について上述した場合と同様にして、エ
ツジ検出をしたエツジ検出回路のうち最も前段側にある
エツジ検出回路からのエツジ検出信号だけを「Ｈ」レベ
ルに立ち上げるようになされている。
ては第１実施例について上述した場合と同様にして、エ
ツジ検出をしたエツジ検出回路のうち最も前段側にある
エツジ検出回路からのエツジ検出信号だけを「Ｈ」レベ
ルに立ち上げるようになされている。
従つて例えばエッジ検出回路EDG1においてエツジ検出
をした場合、当該エツジ検出回路EDG1から送出されるエ
ツジ検出信号SEG21だけが「Ｈ」レベルに立ち上がるこ
とにより、これを続くデータセレクタ回路部27の論理積
回路ANDIの第１の入力端に入力する。
をした場合、当該エツジ検出回路EDG1から送出されるエ
ツジ検出信号SEG21だけが「Ｈ」レベルに立ち上がるこ
とにより、これを続くデータセレクタ回路部27の論理積
回路ANDIの第１の入力端に入力する。
ここでデータセレクタ回路部27の各論理積回路AND1、
AND2、……AND（ｍ−１）の第１の入力端にはそれぞれ
第１〜第（ｍ−１）のエツジ検出回路EDG1〜EDG（ｍ−
１）のエツジ検出信号SEG21〜SEG2（ｍ−１）が入力さ
れるようになされていると共に、第２の入力端にはそれ
ぞれ対応する遅延線回路部22の出力端T21〜T2（ｍ−
１）における遅延時間の1/2の遅延時間でなる遅延線回
路部22の各出力端P1〜Ｐ（ｍ−１）の遅延信号SP1〜SP
（ｍ−１）が入力されるようになされている。
AND2、……AND（ｍ−１）の第１の入力端にはそれぞれ
第１〜第（ｍ−１）のエツジ検出回路EDG1〜EDG（ｍ−
１）のエツジ検出信号SEG21〜SEG2（ｍ−１）が入力さ
れるようになされていると共に、第２の入力端にはそれ
ぞれ対応する遅延線回路部22の出力端T21〜T2（ｍ−
１）における遅延時間の1/2の遅延時間でなる遅延線回
路部22の各出力端P1〜Ｐ（ｍ−１）の遅延信号SP1〜SP
（ｍ−１）が入力されるようになされている。
すなわち第１の論理積回路AND1の第１の入力端には遅
延線回路部22の出力端T21の遅延信号SD21に基づいたエ
ツジ検出信号SEG21が入力されるのに対して、第２の入
力端には出力端T1における遅延時間の1/2の遅延時間分
だけ固定周波数信号SREFを遅延させ、これを遅延信号と
して出力する端子P1からの当該遅延信号SP1が入力され
る。
延線回路部22の出力端T21の遅延信号SD21に基づいたエ
ツジ検出信号SEG21が入力されるのに対して、第２の入
力端には出力端T1における遅延時間の1/2の遅延時間分
だけ固定周波数信号SREFを遅延させ、これを遅延信号と
して出力する端子P1からの当該遅延信号SP1が入力され
る。
従つて例えば第１のエツジ検出回路EDG1においてエツ
ジ検出信号SEG21が「Ｈ」レベルに立ち上がつた場合、
端子T21における遅延時間の1/2の遅延時間でなる出力端
P1からの遅延信号SP1が論理積回路AND1を介して出力さ
れる。
ジ検出信号SEG21が「Ｈ」レベルに立ち上がつた場合、
端子T21における遅延時間の1/2の遅延時間でなる出力端
P1からの遅延信号SP1が論理積回路AND1を介して出力さ
れる。
このようにして第２〜第（ｍ−１）の論理積回路AND2
〜AND（ｍ−１）においても同様にして対応する遅延線
回路22の出力端T22〜T2（ｍ−１）における遅延時間の
それぞれ1/2の遅延時間分だけ固定周波数信号SREFを遅
延させて出力する出力端P2〜Ｐ（ｍ−１）が接続されて
いる。
〜AND（ｍ−１）においても同様にして対応する遅延線
回路22の出力端T22〜T2（ｍ−１）における遅延時間の
それぞれ1/2の遅延時間分だけ固定周波数信号SREFを遅
延させて出力する出力端P2〜Ｐ（ｍ−１）が接続されて
いる。
従つて各エツジ検出回路EDG1〜EDG（ｍ−１）のいず
れかにおいてエツジ検出信号が「Ｈ」レベルに立ち上が
ると、対応する遅延線回路部22の出力端T21〜T2（ｍ−
１）のそれぞれ1/2の遅延時間で固定周波数信号SREFを
出力するようになされている。
れかにおいてエツジ検出信号が「Ｈ」レベルに立ち上が
ると、対応する遅延線回路部22の出力端T21〜T2（ｍ−
１）のそれぞれ1/2の遅延時間で固定周波数信号SREFを
出力するようになされている。
以上の構成において、クロツク信号発生回路20は所定
の周波数でなる固定周波数信号SREFを遅延線回路部22の
入力端ａに入力すると、当該固定周波数信号SREFを第１
及び第２の遅延ブロツクDEL21及びDEL22の遅延時間ｒ×
ｎ×２だけ遅延してなる遅延信号SD21を第２の遅延ブロ
ツクDEL22の出力端T21から出力すると共に、当該遅延信
号SD21に対して第３及び第４の遅延ブロツクDEL23及びD
EL24の遅延時間τ×ｎ×２だけさらに遅延した遅延信号
SD22を第４の遅延ブロツクDEL24の出力端T24から出力す
る。
の周波数でなる固定周波数信号SREFを遅延線回路部22の
入力端ａに入力すると、当該固定周波数信号SREFを第１
及び第２の遅延ブロツクDEL21及びDEL22の遅延時間ｒ×
ｎ×２だけ遅延してなる遅延信号SD21を第２の遅延ブロ
ツクDEL22の出力端T21から出力すると共に、当該遅延信
号SD21に対して第３及び第４の遅延ブロツクDEL23及びD
EL24の遅延時間τ×ｎ×２だけさらに遅延した遅延信号
SD22を第４の遅延ブロツクDEL24の出力端T24から出力す
る。
このようにして２ブロツク分の遅延時間τ×ｎ×２だ
け順次遅延した遅延信号SD21〜SD2mを各出力端T21、T2
2、T23……T2mから出力する。
け順次遅延した遅延信号SD21〜SD2mを各出力端T21、T2
2、T23……T2mから出力する。
これに対して第１の遅延ブロツクDEL21の出力端P1か
らは遅延線回路部22の入力端ａに入力される固定周波数
信号SREFを当該第１の遅延ブロツクDEL21の遅延時間τ
×ｎだけ遅延してなる遅延信号SP1を出力すると共に、
当該遅延信号SP1に対して第２の遅延ブロツクDEL22の遅
延時間τ×ｎだけさらに遅延した遅延信号SP2を第２の
遅延ブロツクDEL22の出力端P2から出力する。
らは遅延線回路部22の入力端ａに入力される固定周波数
信号SREFを当該第１の遅延ブロツクDEL21の遅延時間τ
×ｎだけ遅延してなる遅延信号SP1を出力すると共に、
当該遅延信号SP1に対して第２の遅延ブロツクDEL22の遅
延時間τ×ｎだけさらに遅延した遅延信号SP2を第２の
遅延ブロツクDEL22の出力端P2から出力する。
このようにして１ブロツク分の遅延時間τ×ｎだけ順
次遅延した遅延信号SP1〜SP（ｍ−１）を各出力端P1、P
2、P3、……Ｐ（ｍ−１）から出力する。
次遅延した遅延信号SP1〜SP（ｍ−１）を各出力端P1、P
2、P3、……Ｐ（ｍ−１）から出力する。
ここで第４図に示すように、ラツチ回路LAT1〜LATmの
トリガ端子に入力される参照信号STG（第４図（Ｂ））
が時点t3において立ち上がると、例えば当該立ち上がり
時点t3において出力端T21から出力される遅延信号SD21
に立ち下がりエツジが検出されると、当該出力端T21に
おける遅延時間の1/2の遅延時間だけ固定周波数信号SRE
F（第４図（Ａ））を遅延させて出力する端子P1の遅延
信号SP1（すなわち時点t1及びT3間の時間の1/2の時間で
なる時点t2において立ち下がるような遅延信号）が論理
積回路AND1及び論理和回路９を介してクロツク信号SCLK
2（第４図（Ｃ））として出力される。
トリガ端子に入力される参照信号STG（第４図（Ｂ））
が時点t3において立ち上がると、例えば当該立ち上がり
時点t3において出力端T21から出力される遅延信号SD21
に立ち下がりエツジが検出されると、当該出力端T21に
おける遅延時間の1/2の遅延時間だけ固定周波数信号SRE
F（第４図（Ａ））を遅延させて出力する端子P1の遅延
信号SP1（すなわち時点t1及びT3間の時間の1/2の時間で
なる時点t2において立ち下がるような遅延信号）が論理
積回路AND1及び論理和回路９を介してクロツク信号SCLK
2（第４図（Ｃ））として出力される。
このようにして各出力端T21〜T2（ｍ−１）のなかか
ら参照信号STGの立ち上がりエツジに位相分解能Ｑの範
囲で同期した遅延信号の立ち下がりエツジが検出された
とき、当該遅延信号の遅延時間に対して1/2の遅延時間
で固定周波数信号SREFを出力する。
ら参照信号STGの立ち上がりエツジに位相分解能Ｑの範
囲で同期した遅延信号の立ち下がりエツジが検出された
とき、当該遅延信号の遅延時間に対して1/2の遅延時間
で固定周波数信号SREFを出力する。
従つて参照信号STGの立ち上がりエツジ及び固定周波
数信号SREFの立ち下がりエツジとの位相差の1/2の位相
差であり、かつ固定周波数信号SREFと同一周波数でなる
クロツク信号SCLK2を得ることができる。
数信号SREFの立ち下がりエツジとの位相差の1/2の位相
差であり、かつ固定周波数信号SREFと同一周波数でなる
クロツク信号SCLK2を得ることができる。
以上の構成によれば、固定周波数信号SREFを各々所定
時間ずつ遅延させて出力する複数の遅延信号SD21〜SD2m
のなかから参照信号STGの立ち上がりエツジに立ち下が
りエツジが位相分解能Ｑの範囲で同期した遅延信号を選
択すると共に、当該遅延信号の遅延時間の1/2の遅延時
間で出力される遅延信号をクロツク信号SCLK2として出
力するようにしたことにより、固定周波数信号SREFと同
一周波数でなり、かつ参照信号STGの立ち上がりエツジ
と固定周波数信号SREFの立ち下がりエツジとの位相差の
1/2の位相差でなるクロツク信号SCLK2を得ることができ
る。
時間ずつ遅延させて出力する複数の遅延信号SD21〜SD2m
のなかから参照信号STGの立ち上がりエツジに立ち下が
りエツジが位相分解能Ｑの範囲で同期した遅延信号を選
択すると共に、当該遅延信号の遅延時間の1/2の遅延時
間で出力される遅延信号をクロツク信号SCLK2として出
力するようにしたことにより、固定周波数信号SREFと同
一周波数でなり、かつ参照信号STGの立ち上がりエツジ
と固定周波数信号SREFの立ち下がりエツジとの位相差の
1/2の位相差でなるクロツク信号SCLK2を得ることができ
る。
なお上述の実施例においては、参照信号STGの立ち上
がりエツジ及び固定周波数信号SREFの立ち下がりエツジ
の位相差の1/2の位相差でなるクロツク信号SCLK2を得る
場合について述べたが、本発明はこれに限らず、データ
セレクタ回路部27の各論理積回路AND1〜AND（ｍ−１）
の第２の入力端に入力される遅延信号SP1〜SP（ｍ−
１）を取り出す出力端P1〜Ｐ（ｍ−１）を他の遅延ブロ
ツクの出力端とすることにより、例えば1/3、1/4等、他
の整数分の１の位相差でなるクロツク信号を得るように
しても良い。
がりエツジ及び固定周波数信号SREFの立ち下がりエツジ
の位相差の1/2の位相差でなるクロツク信号SCLK2を得る
場合について述べたが、本発明はこれに限らず、データ
セレクタ回路部27の各論理積回路AND1〜AND（ｍ−１）
の第２の入力端に入力される遅延信号SP1〜SP（ｍ−
１）を取り出す出力端P1〜Ｐ（ｍ−１）を他の遅延ブロ
ツクの出力端とすることにより、例えば1/3、1/4等、他
の整数分の１の位相差でなるクロツク信号を得るように
しても良い。
この場合、２つの遅延ブロツクごとに設けられていた
出力端T21〜T2mを、それぞれ３つ又は４つ等の遅延ブロ
ツクごとに設けるようにすれば良い。
出力端T21〜T2mを、それぞれ３つ又は４つ等の遅延ブロ
ツクごとに設けるようにすれば良い。
また上述の実施例においては、エツジ検出された遅延
信号SD21〜SD2mの出力端の前段側の端子から出力信号を
取り出す場合について述べたが、本発明はこれに限ら
ず、後段側から出力信号を取り出すようにすれば、参照
信号STGの立ち上がりエツジ及び固定周波数信号SREFの
立ち下がりエツジの位相差の整数倍の位相差でなるクロ
ツク信号を得ることができる。
信号SD21〜SD2mの出力端の前段側の端子から出力信号を
取り出す場合について述べたが、本発明はこれに限ら
ず、後段側から出力信号を取り出すようにすれば、参照
信号STGの立ち上がりエツジ及び固定周波数信号SREFの
立ち下がりエツジの位相差の整数倍の位相差でなるクロ
ツク信号を得ることができる。
例えば第３図において、第１のエツジ検出回路EDG1に
おいてエツジ検出がなされた場合、対応する論理積回路
AND1の第２の入力端に遅延線回路部22の出力端P4から出
力される遅延信号SP4を入力するようにすれば、参照信
号STGの立ち上がりエツジ及び固定周波数信号SREFの立
ち下がりエツジの位相差の２倍の位相差でなるクロツク
信号SCLK3（すなわち第４図（Ｄ）に示すように時点t1
及びt3間の時間の２倍の時間でなる時点t4において立ち
下がるクロツク信号）を得ることができる。
おいてエツジ検出がなされた場合、対応する論理積回路
AND1の第２の入力端に遅延線回路部22の出力端P4から出
力される遅延信号SP4を入力するようにすれば、参照信
号STGの立ち上がりエツジ及び固定周波数信号SREFの立
ち下がりエツジの位相差の２倍の位相差でなるクロツク
信号SCLK3（すなわち第４図（Ｄ）に示すように時点t1
及びt3間の時間の２倍の時間でなる時点t4において立ち
下がるクロツク信号）を得ることができる。
また上述の実施例においては、参照信号STGのエツジ
に対して所定の位相差を立ち下がりエツジに与えてなる
クロツク信号を得る場合について述べたが、本発明はこ
れに限らず、所定の位相差を立ち上がりエツジに与えて
なる出力信号を得るようにしても良い。
に対して所定の位相差を立ち下がりエツジに与えてなる
クロツク信号を得る場合について述べたが、本発明はこ
れに限らず、所定の位相差を立ち上がりエツジに与えて
なる出力信号を得るようにしても良い。
（G3）他の実施例 （１） 上述の実施例においては、参照信号STGの立ち
上がりエツジによつてラツチ回路LAT1〜LATmをトリガ動
作させる場合について述べたが、本発明はこれに限ら
ず、参照信号STGの立ち下がりエツジによつて各ラツチ
回路LAT1〜LATmをトリガ動作させるようにしても良い。
上がりエツジによつてラツチ回路LAT1〜LATmをトリガ動
作させる場合について述べたが、本発明はこれに限ら
ず、参照信号STGの立ち下がりエツジによつて各ラツチ
回路LAT1〜LATmをトリガ動作させるようにしても良い。
（２） 上述の実施例においては、遅延手段として多段
の非反転回路NINV1〜NINVnを用いた場合について述べた
が、本発明はこれに限らず、例えば反転回路を偶数段並
べる等、他の種々の遅延手段を適用し得る。
の非反転回路NINV1〜NINVnを用いた場合について述べた
が、本発明はこれに限らず、例えば反転回路を偶数段並
べる等、他の種々の遅延手段を適用し得る。
（３） 上述の実施例においては、本発明をVTRのクロ
ツク信号発生回路に適用した場合について述べたが、本
発明はこれに限らず、他の種々の電子機器のクロツク信
号発生回路に広く適用することができる。
ツク信号発生回路に適用した場合について述べたが、本
発明はこれに限らず、他の種々の電子機器のクロツク信
号発生回路に広く適用することができる。
Ｈ発明の効果 上述のように本発明によれば、固定周波数信号を各々
所定時間単位に固定周波数信号の１周期以上にわたつて
遅延させて出力する複数の遅延信号のなかから参照信号
のエツジに所定のエツジが同期又は所定の位相差だけず
れた遅延信号を選択し、出力するようにしたことによ
り、固定周波数と同一周波数でなり、かつ固定周波数信
号の全一周期にわたる広い同期範囲をもつて参照信号に
同期、又は固定周波数信号と参照信号との位相差の整数
分の１若しくは整数倍の位相差でなるクロツク信号を一
段と正確かつ安定して得ることができるクロツク信号発
生回路を実現できる。
所定時間単位に固定周波数信号の１周期以上にわたつて
遅延させて出力する複数の遅延信号のなかから参照信号
のエツジに所定のエツジが同期又は所定の位相差だけず
れた遅延信号を選択し、出力するようにしたことによ
り、固定周波数と同一周波数でなり、かつ固定周波数信
号の全一周期にわたる広い同期範囲をもつて参照信号に
同期、又は固定周波数信号と参照信号との位相差の整数
分の１若しくは整数倍の位相差でなるクロツク信号を一
段と正確かつ安定して得ることができるクロツク信号発
生回路を実現できる。
第１図は本発明によるクロツク信号発生回路の第１実施
例を示すブロツク図、第２図はその動作の説明に供する
信号波形図、第３図は本発明によるクロツク信号発生回
路の第２実施例を示すブロツク図、第４図はその動作の
説明に供する信号波形図である。 10、20……クロツク信号発生回路、２、22……遅延線回
路部、５……エツジ検出回路部、７、27……データセレ
クタ回路部、NINV1〜NINVn……非反転回路、DEL11〜DEL
1m、DEL21〜DEL2（2m）……遅延ブロツク、LAT1〜LATm
……ラツチ回路、EDG1〜EDG（ｍ−１）……エツジ検出
回路、AND1〜AND（ｍ−１）……論理積回路。
例を示すブロツク図、第２図はその動作の説明に供する
信号波形図、第３図は本発明によるクロツク信号発生回
路の第２実施例を示すブロツク図、第４図はその動作の
説明に供する信号波形図である。 10、20……クロツク信号発生回路、２、22……遅延線回
路部、５……エツジ検出回路部、７、27……データセレ
クタ回路部、NINV1〜NINVn……非反転回路、DEL11〜DEL
1m、DEL21〜DEL2（2m）……遅延ブロツク、LAT1〜LATm
……ラツチ回路、EDG1〜EDG（ｍ−１）……エツジ検出
回路、AND1〜AND（ｍ−１）……論理積回路。
Claims (2)
- 【請求項１】遅延時間τの遅延手段がｎ個縦列に接続さ
れて構成された遅延ブロツクがｍ個縦列に接続されて成
り、入力された周期Ｔの固定周波数信号を遅延して上記
遅延ブロツク毎に出力する遅延線と、 上記遅延線の上記遅延ブロツク毎の出力を参照信号のエ
ツジに基づいてそれぞれラツチするｍ個のラツチ手段
と、 上記ｍ個のラツチ手段のうちの上記隣合う遅延ブロツク
の出力をラツチする２個毎のラツチ手段の出力に基づい
て、上記参照信号のエツジによつてラツチされた上記遅
延線の上記１遅延ブロツク毎の出力状態の最初の変化点
を検出するエツジ検出手段と、 上記エツジ検出手段の出力に基づいて、上記変化点が検
出された上記遅延線の出力をゲートし、当該ゲートして
得た信号をクロツク信号として出力するゲート手段と を具え、 上記遅延手段の数ｎ及び上記遅延ブロツクの数ｍは、上
記クロツク信号に要求される上記参照信号のエツジとの
位相誤差をＱ、上記遅延時間τの誤差を＋α％、−β％
とすると、 ｎ×τ×（１＋α/100）＜＜Ｑ ……（1X） ｍ×ｎ×τ×（１−β/100）＞Ｔ ……（2X） なる上記（1X）式及び（2X）式をそれぞれ満足するよう
に定められ、 上記クロツク信号を上記参照信号に同期して出力するよ
うにした ことを特徴とするクロツク信号発生回路。 - 【請求項２】遅延時間τの遅延手段がｎ個縦列に接続さ
れて構成された第１の遅延ブロツクがｒ個縦列に接続さ
れて第２の遅延ブロツクが構成され、上記第２の遅延ブ
ロツクがｍ個縦列に接続されて成り、入力された周期Ｔ
の固定周波数信号を遅延して上記第１及び第２の遅延ブ
ロツク毎に出力する遅延線と、 上記遅延線の上記第２の遅延ブロツク毎の出力を参照信
号のエツジに基づいてそれぞれラツチするｍ個のラツチ
手段と、 上記ｍ個のラツチ手段のうちの上記隣合う第２の遅延ブ
ロツクの出力をラツチする２個毎のラツチ手段の出力に
基づいて、上記参照信号のエツジによつてラツチされた
上記遅延線の上記第２の遅延ブロツクの１遅延ブロツク
毎の出力状態の最初の変化点を検出するエツジ検出手段
と、 上記エツジ検出手段の出力に基づいて、上記第１の遅延
ブロツク毎の出力のうちの所定出力をゲートし、当該ゲ
ートして得た信号をクロツク信号として出力するゲート
手段と を具え、 上記遅延手段の数ｎ及び上記第２の遅延ブロツクの数ｍ
は、上記クロツク信号に要求される上記参照信号のエツ
ジとの位相誤差をＱ、上記遅延時間τの誤差を＋α％、
−β％とすると、 ｎ×τ×（１＋α/100）＜＜Ｑ ……（3X） ｒ×ｍ×ｎ×τ×（１−β/100）＞Ｔ ……（4X） なる上記（3X）式及び（4X）式をそれぞれ満足するよう
に定められ、 上記ゲート手段でゲートされる上記第１の遅延ブロツク
の出力を選択することにより、上記クロツク信号を、上
記参照信号との位相差が上記固定周波数信号と上記参照
信号との位相差の整数分の１又は整数倍となるようにし
て出力する ことを特徴とするクロツク信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02294094A JP3116368B2 (ja) | 1990-10-31 | 1990-10-31 | クロツク信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02294094A JP3116368B2 (ja) | 1990-10-31 | 1990-10-31 | クロツク信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04167811A JPH04167811A (ja) | 1992-06-15 |
| JP3116368B2 true JP3116368B2 (ja) | 2000-12-11 |
Family
ID=17803212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02294094A Expired - Fee Related JP3116368B2 (ja) | 1990-10-31 | 1990-10-31 | クロツク信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3116368B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100333717B1 (ko) * | 1998-12-30 | 2002-06-20 | 박종섭 | 입력신호의에지검출을이용한클럭발생장치 |
| JP4199473B2 (ja) | 2002-04-03 | 2008-12-17 | 株式会社ルネサステクノロジ | 同期クロック位相制御回路 |
-
1990
- 1990-10-31 JP JP02294094A patent/JP3116368B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04167811A (ja) | 1992-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2909740B2 (ja) | 位相整合回路 | |
| US5389830A (en) | Clock generation | |
| US5365119A (en) | Circuit arrangement | |
| JP2745869B2 (ja) | 可変クロック分周回路 | |
| KR100512935B1 (ko) | 내부 클럭신호 발생회로 및 방법 | |
| US5789953A (en) | Clock signal generator providing non-integer frequency multiplication | |
| US6448825B1 (en) | Synchronizing to an input signal | |
| JPH07101847B2 (ja) | デジタルフェイズロックドループ装置 | |
| JP3116368B2 (ja) | クロツク信号発生回路 | |
| US4970588A (en) | Video monitoring apparatus with plural inputs | |
| US6198326B1 (en) | Delay time compensation circuit for clock buffer | |
| KR960006293A (ko) | 위상고정루프를 구비하는 전송시스템 및 위상고정루프 | |
| US6329861B1 (en) | Clock generator circuit | |
| US6115442A (en) | Programmable divider and a method for dividing the frequency of a pulse train | |
| JP2615810B2 (ja) | クロック選択装置 | |
| JP2998501B2 (ja) | クロック信号・同期リセット信号発生回路 | |
| KR950013707B1 (ko) | 펄스폭 신장회로 | |
| JPS63136814A (ja) | デイジタル遅延回路 | |
| JP2592522B2 (ja) | Ｐｎ符号の位相変調回路 | |
| JPH03262210A (ja) | 可変分周方式 | |
| JP2001144735A (ja) | クロック乗換回路及びその方法 | |
| JPH087558B2 (ja) | 走査型表示回路の同期補償回路 | |
| JPH04102080U (ja) | 波形発生器 | |
| JPH01190121A (ja) | リセット同期遅延回路 | |
| JPH0712140B2 (ja) | 信号切替回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |