JP3115291U - ソレノイド駆動回路 - Google Patents

Abstract

【課題】インターロック用ソレノイドの応答時間中は動作に必要な電流を流し、保持時は保持に必要なだけの少ない電流を流す、インターロックに最適な、ソレノイドの発熱量を抑えた省電力駆動回路を提供する。
【解決手段】ソレノイドに直列に電流制限抵抗を入れ、ソレノイドの応答時間中は電流制限抵抗を短絡し、保持状態になったときに短絡を開放して保持に必要なだけの少ない電流を流すように、時定数回路を構成する。
【選択図】図４

Description

本考案は、直流ソレノイド駆動回路に係り、特にインターロックに最適な、ソレノイドの発熱量を抑えた省電力駆動回路に関する。

装置が動作中に操作員が手を入れたりしないようにドアを閉めてロックしておき、停止時や停電時はインターロックを解除し、操作員がドアを開けて処理するようなインターロック機構が例えば特許文献１〜３に開示されている。

特開平５−２９１０３３号公報 特開平１０−１８４９７４号公報 特開２０００−１７３８２２号公報

特許文献１〜３に記載のインターロック機構では、プル型直流ソレノイドによりドアをロックする場合、動作・保持中はソレノイドに動作電流を通電したままになり、ソレノイドの発熱量が大になる。そこで、インターロックに最適な、ソレノイドの発熱量を抑えた省電力駆動回路として本方式を考案した。

本考案の目的は、インターロック用ソレノイドの動作時は動作に必要な電流を流し、保持時は保持に必要なだけの少ない電流を流す、インターロックに最適な、ソレノイドの発熱量を抑えた省電力駆動回路を提供することを目的とする。

本考案の方式は、ソレノイドに直列に電流制限抵抗を入れ、ソレノイドの動作中は電流制限抵抗を短絡し、保持状態になったときに短絡を開放して保持に必要なだけの少ない電流を流すように、時定数回路を構成することにより実現できる。

以上説明したように、ソレノイドに直列に電流制限抵抗を入れ、ソレノイドの応答時間中は電流制限抵抗を短絡し、保持状態になったときに短絡を開放して、電流制限抵抗により保持に必要なだけの少ない電流を流すように回路を構成することにより、長い保持時間において電流を少なくし、発熱量を抑えることができる。

本考案の実施例を図１から図８に基づき説明する。図１に、インターロック機構の構成の例を示す。ソレノイド１はプル型直流ソレノイドで、制御装置２のオンオフ信号によりドア７をロック，開放する。ソレノイド１と制御装置２の間に本考案の電流制限回路３が接続される。ソレノイド１にリンク機構４を介してフック６を接続し、ソレノイド１がオフしているときは、バネ５によりドア７を開放し、自由にドア７を開くことができる。ソレノイド１がオンするとソレノイド１の可動片が吸引されてフック６によりドア７を開かないようにロックする。

図２は、制御装置２のソレノイド駆動回路の例を示す。ソレノイド１は、スイッチング素子Ｔｒ１と電源Ｖｃｃに接続され、スイッチング素子Ｔｒ１が制御信号Ｖｏｎによりオンすると、可動片を吸引する。ダイオードＤ１はソレノイド１がオフしたときの高電圧発生を吸収するために入れてある。この回路では、電流制限回路はなく、ソレノイド１がオンしている間Ｖｃｃが供給され、ソレノイド１の発熱量は大きい。

図３に、ソレノイド１の動作電流，電圧の例を示す。（ａ）は動作電流の例で時刻ｔ０でＶｏｎによりスイッチング素子Ｔｒ１がオンし、ソレノイド１は可動片を吸引開始する。ｔ０からｔ１までが可動片が動いている応答時間でｔ１以降は可動片は吸引側に固定されて静止し、保持状態になる。ｔ１以降は保持に必要な電流を流せばよく、電源電圧による電流値Ｉｃは必要なく保持電流Ｉｈに抑えて、ソレノイド１の発熱量を少なくする。プル型ソレノイドは、ほぼ吸引ストロークに反比例した吸引力が出るので、吸引しきった保持状態ではストローク０であり、電流値を減少させても保持状態を維持することができる。図３（ｂ）に印加電圧の例を示す。（１）は電源電圧を常に印加した場合で、（２）はｔ１で電流をＩｈに抑えるために印加電圧をＶｈに切り換えた例である。また（３）は
ｔ１から緩やかに電流値を抑えるように印加電圧を変化させた例である。（４）は、ソレノイド１をオンしたｔ０から電流を緩やかに制限するようにＶｃｃからＶｈに変化させた例で、ｔ０からｔ１においてソレノイド１の可動片の位置が変化し、電流が（ａ）のように変化するのに合わせて低減する。

図４に、本考案の電流制限回路の１例を示す。電流制限抵抗Ｒ１とコンデンサＣを並列接続した時定数回路をソレノイド１と制御装置２のスイッチング素子Ｔｒ１の間に接続する。オフ時にはコンデンサＣの電荷は放電されて０になり、電流制限抵抗Ｒ１を短絡状態になっている。スイッチング素子Ｔｒ１がオンすると、ソレノイド１，Ｒ１とＣの時定数回路に電圧Ｖｃｃが印加される。ソレノイド１への印加電圧は図３（ｂ）の（４）に示すようになり、オン直後はコンデンサＣの電荷は０で電流制限抵抗Ｒ１は短絡状態で、ソレノイド１には電源電圧Ｖｃｃが印加される。その後、徐々にコンデンサＣは充電され、ソレノイド１の印加電圧は低下し、最終的には、ソレノイド１の直流抵抗と電流制限抵抗
Ｒ１で分圧された電圧がソレノイド１に印加され、このときの電流値が保持に必要な電流値Ｉｈになるようにする。また、ＣとＲ１で決まる時定数はソレノイド１の応答時間に合わせて設定する。通常のインターロックでは、人間がドアの開閉等を行うので応答時間に厳密さは要求されない。ソレノイド１の応答時間は、リンク機構やバネ力，ストロークによるが、数ｍｓから１００ｍｓ程度であり、時定数誤差は１００ｍｓ程度、あるいは１時間に対し、１ｓ程度の時間遅れは許容され、発熱量による温度上昇にはほとんど影響しない。ソレノイド１の直流抵抗と電流制限抵抗Ｒ１の抵抗値を同じにすると、ソレノイド１の印加電圧，電流がともに１／２になり、ソレノイド１の発熱量は１／４になる。電流制限抵抗Ｒ１の発熱量と合わせても、従来の１／２に低減する。装置の稼動時間のほとんどがソレノイド１がオンしている時間であり、オフするのは消耗品の供給やアラームにより停止し、それを復旧させる場合等の短時間で、１日８時間の稼動に対し、１回の停止時間１分以内が数回から１０数回程度である。ソレノイド１の直流抵抗値は数１０Ω程度であり、数１００ｍｓの時定数にするには、コンデンサＣの容量は数１００μＦを要する。しかし、極性は決まっているので、電解コンデンサ，タンタルコンデンサ等の有極性コンデンサが使用でき、小型化は可能である。

図５に、他の実施例を示す。電流制限抵抗Ｒ１にＮＰＮトランジスタのスイッチング素子Ｔｒ２を並列接続した例である。スイッチング素子Ｔｒ２をオンして電流制限抵抗Ｒ１を短絡し、電源電圧Ｖｃｃ全電圧をソレノイド１に印加する。スイッチング素子Ｔｒ２をオフすれば、電流制限抵抗Ｒ１とソレノイド１の抵抗値で分圧された電圧がソレノイド１に印加され、電流は減少する。スイッチング素子Ｔｒ２のベース回路にコンデンサＣ，抵抗Ｒ２，Ｒ３を接続し、これらの時定数をソレノイド１の応答時間に合わせて、スイッチング素子Ｔｒ２をオン・オフする。スイッチング素子Ｔｒ１がオフしているときはコンデンサＣの電荷は放電されていて、スイッチング素子Ｔｒ２のベースには電源電圧Ｖｃｃを抵抗Ｒ２とＲ３で分圧した電圧が印加され、スイッチング素子Ｔｒ２はオンして抵抗Ｒ１を短絡し、ソレノイド１には電源電圧Ｖｃｃ全電圧が印加される。コンデンサＣと抵抗
Ｒ２，Ｒ３による時定数ののちコンデンサＣは充電され、スイッチング素子Ｔｒ２のベース電圧は低下し、スイッチング素子Ｔｒ２はオフして、ソレノイド１に電流制限抵抗Ｒ１が直列に接続され、ソレノイド１の電流は低下する。時定数はコンデンサＣと抵抗Ｒ２，Ｒ３の値で決まり、抵抗Ｒ２，Ｒ３はスイッチング素子Ｔｒ２をオンするだけのベース電流を得られればよく、数１０ｍＡ程度であるので、数ｋΩの抵抗値、数μＦの容量でよい。スイッチング素子Ｔｒ２にダーリントン接続トランジスタを用いて感度を上げることもでき、さらに高抵抗，低容量コンデンサで構成することもできる。

図６は、スイッチング素子Ｔｒ２にＰＮＰトランジスタを使用した例である。図５と同様に電流制限抵抗Ｒ１に並列にスイッチング素子Ｔｒ２を接続し、オンオフすることで電流制限抵抗Ｒ１を短絡，開放して、ソレノイド１の電流を低減する。図５と同様に、スイッチング素子Ｔｒ２のベースにコンデンサＣと抵抗Ｒ２，Ｒ３による時定数回路を接続して時間を設定する。

スイッチング素子Ｔｒ１，Ｔｒ２には、ＦＥＴ（電界効果トランジスタ）等の半導体素子を使用することもできる。

以上説明したように、ソレノイド１に電流制限抵抗Ｒ１を直列接続し、短絡，開放することでソレノイドの保持時に電流を保持に必要なだけに低減することで、発熱量を低減し、温度上昇を低減することができる。これらの回路は構成部品も少なく、電源もソレノイド１の電源から供給される構成なので、ソレノイド１と一体化することも、制御装置２とソレノイド１の２本の配線の途中に接続することもでき、既存の装置にも容易に追加することができる。

インターロック機構の一例を示す図である。 ソレノイド駆動回路の一例を示す図である。 ソレノイドの駆動電流，印加電圧の例を示す図である。 ソレノイドの電流制限回路の一例を示す図である。 ソレノイドの電流制限回路の他の例を示す図である。 ソレノイドの電流制限回路のさらに別の例を示す図である。

符号の説明

１…ソレノイド、２…制御装置、３…電流制限回路、Ｔｒ１…スイッチング素子、Ｒ１…電流制限抵抗、Ｃ…コンデンサ。

Claims (6)

1. プル型直流ソレノイド，前記ソレノイドを駆動する第１のスイッチング素子，前記ソレノイドと前記第１のスイッチング素子の間にソレノイドに直列に電流制限抵抗を接続し、前記ソレノイドの応答時間には前記電流制限抵抗を短絡して第１の電流値を前記ソレノイドに通電し、ソレノイドの応答時間後の保持状態では、前記電流制限抵抗により保持に必要な第２の電流値を前記ソレノイドに通電することを特徴とするソレノイド駆動回路。
2. 請求項１項記載のソレノイド駆動回路において、前記ソレノイドに直列に接続した前記電流制限抵抗に並列にコンデンサを接続し、前記ソレノイドの応答時間に合わせた時定数回路を構成することを特徴とするソレノイド駆動回路。
3. 請求項１項記載のソレノイド駆動回路において、前記ソレノイドに直列に電流制限抵抗を接続し、前記電流制限抵抗を短絡する第２のスイッチング素子を、前記電流制限抵抗に並列に接続し、前記ソレノイドの応答時間に合わせた時定数回路により、前記第２のスイッチング素子をオン・オフすることを特徴とするソレノイド駆動回路。
4. 請求項２項記載のソレノイド駆動回路において、前記電流制限抵抗を短絡する前記第２のスイッチング素子として、トランジスタ等の半導体素子を使用し、前記ソレノイドの応答時間に合わせた時定数回路を前記トランジスタ等のベース回路に接続して、前記第２のスイッチング素子をオン・オフすることを特徴とするソレノイド駆動回路。
5. 請求項１から４項のいずれかに記載のソレノイド駆動回路において、前記電流制限抵抗，前記第２のスイッチング素子、時定数回路を前記ソレノイドと一体に構成することを特徴とするソレノイド駆動回路。
6. 請求項１から４項のいずれかに記載のソレノイド駆動回路において、前記電流制限抵抗，前記第２のスイッチング素子、時定数回路を前記ソレノイドと前記第１のスイッチング素子との間に配置することを特徴とするソレノイド駆動回路。
   
   

Images